JPH0951099A - Semiconductor device, manufacture thereof, display device and manufacture of the display device - Google Patents

Semiconductor device, manufacture thereof, display device and manufacture of the display device

Info

Publication number
JPH0951099A
JPH0951099A JP19997995A JP19997995A JPH0951099A JP H0951099 A JPH0951099 A JP H0951099A JP 19997995 A JP19997995 A JP 19997995A JP 19997995 A JP19997995 A JP 19997995A JP H0951099 A JPH0951099 A JP H0951099A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
heat
semiconductor
method
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19997995A
Other languages
Japanese (ja)
Inventor
Kiichi Hirano
Yoshihiro Morimoto
Naoya Sotani
Toshifumi Yamaji
Kiyoshi Yoneda
敏文 山路
貴一 平野
直哉 曽谷
佳宏 森本
清 米田
Original Assignee
Sanyo Electric Co Ltd
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device such as a thin film transistor having a small irregularity in the characteristics. SOLUTION: A WSi2 film 2 is formed on a glass substrate 1, patterned, covered with an Si oxide film 3, which is covered with a polycrystal Si film 4, which is formed with a gate electrode via a gate insulating film 5, impurity regions to become source and drain region 6 is formed on the film 4, and the impurity regions are heat treated by an RTA method to be activated. The film 2 has an action for absorbing the heat of the RTA. The film 4 is heated directly and indirectly by the heat of the RTA and the heat radiated from the film 2 thereby to uniformly heat the entire film 4, and hence the activation of the impurities is conducted satisfactorily without irregularity.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ BACKGROUND OF THE INVENTION The present invention relates to a thin film transistor
(Thin Film Transistor)などの半導体装置、その製造方法、液晶ディスプレイ(LCD:Liqid Crystal Displa (Thin Film Transistor) semiconductor devices such as, a method of manufacturing a liquid crystal display (LCD: Liqid Crystal Displa
y)などの表示装置及びその製造方法に関するものである。 y) relates a display device and a manufacturing method thereof, such as.

【0002】 [0002]

【従来の技術】近年、アクティブマトリクス方式LCD In recent years, active matrix LCD
の画素駆動用素子(画素駆動用トランジスタ)として、 As the pixel driving element (pixel driving transistor),
透明絶縁基板上に形成された多結晶シリコン膜を能動層に用いた薄膜トランジスタ(以下、多結晶シリコンTF A thin film transistor using the formed on a transparent insulating substrate a polycrystalline silicon film on the active layer (hereinafter, polysilicon TF
Tという)の開発が進められている。 Development of T that) has been promoted.

【0003】多結晶シリコンTFTは、非晶質シリコン膜を能動層に用いた薄膜トランジスタに比べ、移動度が大きく駆動能力が高いという利点がある。 [0003] polycrystalline silicon TFT as compared to a thin film transistor using an amorphous silicon film on the active layer, has the advantage of high mobility is large driving capability. そのため、多結晶シリコンTFTを用いれば、高性能なLCDを実現できる上に、画素部(表示部)だけでなく周辺駆動回路(ドライバ部)までを同一基板上に一体に形成することができる。 Therefore, by using the polycrystalline silicon TFT, may be formed on that can achieve a high-performance LCD, together pixel portion to the peripheral driving circuit (display unit) as well (driver) on the same substrate.

【0004】このような多結晶シリコンTFTにおいて、能動層としての多結晶シリコン膜の形成方法としては、基板上に直接多結晶シリコン膜を堆積させる方法や基板上に非晶質シリコン膜を形成した後に、これを多結晶化する方法等がある。 In such a polycrystalline silicon TFT, as a method of forming a polycrystalline silicon film as an active layer to form an amorphous silicon film to a method and substrate for depositing directly polycrystalline silicon film on a substrate later, there is a method in which multi-crystallized. このうち、多結晶シリコン膜を直接基板に堆積させる方法は、例えば、CVD法を用い、高温下で堆積させるという比較的簡単な工程である。 Among them, a method of depositing a substrate directly polycrystalline silicon film, for example, a CVD method, a relatively simple process that is deposited at high temperatures.

【0005】また、非晶質シリコン膜を堆積した後にこれを多結晶化するには、固相成長法が一般的である。 [0005] To the multi-crystallized after depositing the amorphous silicon film, a solid-phase growth method is generally used. この固相成長法は、非晶質シリコン膜に熱処理を行うことにより、固体のままで多結晶化させて多結晶シリコン膜を得る方法である。 The solid phase growth method, by performing heat treatment on the amorphous silicon film, by polycrystalline remains solid a method for obtaining a polycrystalline silicon film. 多結晶シリコンTFTの製造方法の一例を図16及び図17に基づいて説明する。 An example of a method for producing polycrystalline silicon TFT is described with reference to FIGS. 16 and 17.

【0006】工程A(図16参照):絶縁基板(例えば石英ガラス)51上に、通常の減圧CVD法を用いて非晶質シリコン膜を形成し、更に、窒素(N 2 )雰囲気中、温度900℃程度で熱処理を行うことにより、前記非晶質シリコン膜を固相成長させて多結晶シリコン膜5 [0006] Step A (see FIG. 16): on the insulating substrate (e.g., quartz glass) 51, an amorphous silicon film is formed by using a normal pressure CVD method, further, nitrogen (N 2) atmosphere, temperature by performing the heat treatment at about 900 ° C., said amorphous silicon film by solid phase growth polycrystalline silicon film 5
2を形成する。 To form a 2. 前記多結晶シリコン膜52を薄膜トランジスタの能動層として用いるために、フォトリソグラフィ技術、RIE法によるドライエッチング技術により前記多結晶シリコン膜52を所定形状に加工する。 Wherein in order to use the polycrystalline silicon film 52 as an active layer of a thin film transistor, to process the polycrystalline silicon film 52 into a predetermined shape photolithography, dry etching by RIE.

【0007】前記多結晶シリコン膜52の上に、減圧C [0007] On the polycrystalline silicon film 52, vacuum C
VD法を用いて、ゲート絶縁膜53としてのシリコン酸化膜を堆積する。 With VD method, to deposit a silicon oxide film as a gate insulating film 53. 工程B(図17参照):前記ゲート絶縁膜53上に、減圧CVD法により多結晶シリコン膜を堆積した後、この多結晶シリコン膜に不純物を注入し、更に熱処理を行って不純物を活性化させる。 Step B (see FIG. 17): on the gate insulating layer 53, after depositing a polycrystalline silicon film by a low pressure CVD method, the polycrystalline silicon film impurities are implanted into, to activate the impurities performing further thermal treatment .

【0008】次に、常圧CVD法により、この多結晶シリコン膜の上にシリコン酸化膜54を堆積した後、フォトリソグラフィ技術、RIE法によるドライエッチング技術を用いて、前記多結晶シリコン膜及びシリコン酸化膜54を所定形状に加工する。 [0008] Next, the atmospheric pressure CVD method, after depositing the silicon oxide film 54 on the polycrystalline silicon film, a photolithography technique using dry etching by RIE method, the polycrystalline silicon film and the silicon processing the oxide film 54 into a predetermined shape. 前記多結晶シリコン膜はゲート電極55として使用する。 The polycrystalline silicon film is used as the gate electrode 55. 次に、自己整合技術により、ゲート電極55及びシリコン酸化膜54をマスクとして、多結晶シリコン膜52に不純物を注入し、ソース/ドレイン領域56を形成する。 Then, the self-alignment technique using the gate electrode 55 and the silicon oxide film 54 as a mask, impurities are implanted into the polycrystalline silicon film 52, to form a source / drain region 56.

【0009】最後に、更に熱処理を行って、ソース/ドレイン領域56としての不純物を活性化させる。 [0009] Finally, further heat treatment is performed to activate the impurities as a source / drain region 56. このような方法は、固相成長や不純物活性化の時に900℃程度の高い温度を使用することから、高温プロセスと呼ばれており、耐熱性の高い基板(例えば、石英基板)を用いた場合には、処理時間が短く済むという利点がある。 Such methods range from the use of temperatures as high as 900 ° C. When the solid-phase growth and impurity activation is called a high-temperature process, in the case of using a substrate having high heat resistance (e.g., quartz substrate) the processing time is advantage that short.

【0010】一方では、基板に熱歪みが生じる心配がなく、比較的安価なガラス基板を用いることのできる低温プロセスを用いた開発も盛んである。 [0010] On the other hand, there is no fear that thermal strain is generated in the substrate, the development is also popular with low-temperature process which can be used a relatively inexpensive glass substrate. 特に、駆動デバイスであるTFTにおいては、高性能化が必須であり、このために、各プロセスを用いたTFTの構成材料の高品質化をはじめとする様々なアプローチがなされている。 In particular, in the TFT is a driving device, a high performance essential, for this purpose, various approaches have been made, including higher quality of the material of the TFT using the process.

【0011】例えば、デバイス特性を左右する不純物領域の活性化技術として、レーザーアニール法やRTA法が用いられている。 [0011] For example, as an activating technique of governing impurity regions the device characteristics, a laser annealing method or a RTA method is used. 特に、RTA法は、700℃以上の高温を用いるが、きわめて短時間で終えることができるので基板に悪影響を与えず且つ短い処理時間で活性化を行うことができる。 In particular, RTA method can uses a high temperature of 700 ° C., activation is performed in and short processing time without adversely affecting the substrate because it can finish in a very short time.

【0012】 [0012]

【発明が解決しようとする課題】レーザーアニール法は、ビーム走査を何度も繰り返して行う必要があるため、活性化プロセスに時間がかかるという問題がある。 Laser annealing method [0005], it is necessary to perform with the beam scanning repeatedly, there is a problem that it takes time to activate the process.
一方、RTA法は、不純物領域が形成された半導体膜の温度上昇が不均一になって、活性化が良好に行われにくく、素子特性が劣化する問題がある。 On the other hand, RTA method, the temperature rise of the semiconductor film to which an impurity region is formed becomes uneven, hardly activation is performed satisfactorily, there is a problem that device characteristics are degraded. また、素子を多数製造した場合に、個々の素子の特性にバラツキが生じる問題がある。 Further, when manufacturing a large number of elements, there is a problem that variations in the characteristics of the individual elements.

【0013】特に、画素駆動用素子や周辺駆動回路用素子として、この素子を数十〜数百万個も使用する液晶ディスプレイなどの表示装置にあっては、素子特性のバラツキによって、表示が良好に行われない問題がある。 [0013] In particular, as an element for a pixel driving element and a peripheral driver circuit, in the display device such as a liquid crystal display using this element as several tens to several millions, due to variations in device characteristics, excellent display there is a problem that is not done in. 本発明は、半導体装置、表示装置及びこれらの製造方法に関し、斯かる問題点を解決するものである。 The present invention relates to a semiconductor device, a display device and a method for their preparation, and solves the such problems.

【0014】 [0014]

【課題を解決するための手段】請求項1の半導体装置にあっては、基板上に形成された熱吸収膜と、この熱吸収膜の上に形成された半導体膜と、この半導体膜の上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体膜に形成された不純物領域とを具備したものである。 In the semiconductor device according to claim 1 Means for Solving the Problems], and the heat absorbing film formed on a substrate, a semiconductor film formed on the heat absorbing film, on the semiconductor film in which a gate electrode formed through a gate insulating film, equipped with a impurity region formed in said semiconductor film.

【0015】また、請求項2の半導体装置にあっては、 Further, in the semiconductor device according to claim 2,
前記熱吸収膜と半導体膜との間に絶縁膜を形成したものである。 It is obtained by forming an insulating film between the heat absorption layer and the semiconductor film. また、請求項3の半導体装置にあっては、前記熱吸収膜を前記半導体膜にほぼ対応して設けたものである。 Further, in the semiconductor device according to claim 3, in which the heat absorption layer is provided substantially corresponds to the semiconductor film. また、請求項4の半導体装置にあっては、前記熱吸収膜として、金属などの導電物質又はシリコンなどの半導体物質を用いたものである。 Further, in the semiconductor device according to claim 4, as the heat absorption layer, in which a semiconductor material such as a conductive material or silicon, such as metals.

【0016】また、請求項5の半導体装置にあっては、 [0016] In the semiconductor device according to claim 5,
前記熱吸収膜が遮光性を有するものである。 The heat absorption layer are those having a light shielding property. また、請求項6の半導体装置にあっては、前記基板として透明基板を用いたものである。 Further, in the semiconductor device according to claim 6, in which a transparent substrate as the substrate. また、請求項7の表示装置にあっては、請求項1乃至6のいずれか1項に記載の半導体装置を、画素駆動用素子及び周辺駆動回路用素子のうち少なくとも一方の素子としてとして用いるものである。 Further, in the display device according to claim 7, which is used as a semiconductor device according to any one of claims 1 to 6, as at least one of elements of the pixel driving element and a peripheral driver circuit elements it is.

【0017】また、請求項8の半導体装置の製造方法にあっては、基板上に、熱吸収膜を介して、トランジスタの能動層としての半導体膜を設け、この半導体膜に設けられた不純物領域をを熱処理して活性化したものである。 Further, in the manufacturing method of a semiconductor device according to claim 8 on a substrate through the heat absorbing film, it provided a semiconductor film as an active layer of a transistor, the impurity region provided in the semiconductor film the those activated by heat-treating. また、請求項9の半導体装置の製造方法にあっては、透明基板上に熱吸収膜を形成する工程と、この熱吸収膜の上に半導体膜を形成する工程と、この半導体膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体膜に不純物領域を形成する工程と、この不純物領域を熱処理して活性化する工程とを含むものである。 Further, in the manufacturing method of a semiconductor device according to claim 9, forming a heat absorbing film on a transparent substrate, forming a semiconductor film on the heat absorbing film on top of the semiconductor film , it is intended to include a step of forming a gate electrode via a gate insulating film, forming an impurity region in the semiconductor film, and a step of activating by heat-treating the impurity regions.

【0018】また、請求項10の半導体装置の製造方法にあっては、透明基板上に熱吸収膜を形成する工程と、 Further, in the manufacturing method of a semiconductor device according to claim 10, forming a heat absorbing film on a transparent substrate,
この熱吸収膜を所定形状に加工する工程と、前記熱吸収層を絶縁膜で覆う工程と、前記絶縁膜の上にトランジスタの能動層としての半導体膜を形成する工程と、この半導体膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体膜に不純物領域を形成する工程と、この不純物領域を熱処理して活性化する工程とを含むものである。 A step of processing the heat absorbing film into a predetermined shape, a step of covering the heat-absorbing layer with an insulating film, forming a semiconductor film as an active layer of a transistor on the insulating film, over the semiconductor film to, those comprising a step of forming a gate electrode via a gate insulating film, forming an impurity region in the semiconductor film, and a step of activating by heat-treating the impurity regions.

【0019】また、請求項11の半導体装置の製造方法にあっては、前記半導体膜が、非晶質シリコン膜を熱処理して多結晶化したものである。 Further, in the method according to claim 11, wherein the semiconductor film is obtained by multi-crystallized through the heat treatment of the amorphous silicon film. また、請求項12の半導体装置の製造方法にあっては、前記熱処理に、レーザーアニール法を用いたものである。 Further, in the method according to claim 12, in the heat treatment, in which a laser annealing method. また、請求項13の半導体装置の製造方法にあっては、前記熱吸収膜として、金属などの導電物質又はシリコンなどの半導体物質を用いたものである。 Further, in the method according to claim 13, as the heat absorption layer, in which a semiconductor material such as a conductive material or silicon, such as metals.

【0020】また、請求項14の半導体装置の製造方法にあっては、前記熱吸収膜が遮光性を有するものである。 Further, in the manufacturing method of a semiconductor device according to claim 14, wherein the heat absorption layer are those having a light shielding property. また、請求項15の半導体装置の製造方法にあっては、前記熱処理としてRTA法を用いるものである。 Further, in the method according to claim 15, in which using an RTA method as the heat treatment. また、請求項16の半導体装置の製造方法にあっては、前記RTA法の熱源としてキセノンアークランプを用いたものである。 Further, in the method according to claim 16, in which using a xenon arc lamp as a heat source of the RTA method.

【0021】また、請求項17の表示装置の製造方法にあっては、請求項8乃至16のいずれか1項に記載の半導体装置の製造方法によって製造した半導体装置を、画素駆動用素子及び周辺駆動回路用素子のうち少なくとも一方の素子として用いるものである。 Further, in the method of manufacturing a display device according to claim 17, claim 8 or the semiconductor device manufactured by the manufacturing method of a semiconductor device according to any one of 16, the pixel driving element and the peripheral it is to use as at least one of elements of the driving circuit for the element. 即ち、熱吸収膜は、熱を吸収し、吸収した熱を放出する機能を有するので、請求項1乃至6の発明によれば、熱吸収膜の存在により、不純物領域の活性化状態が均一な半導体装置を得ることができる。 That is, the heat absorbing film absorbs heat, because it has a function of releasing the absorbed heat, according to the invention of claims 1 to 6, by the presence of the heat absorbing film, a uniform activation state of impurity regions it is possible to obtain a semiconductor device.

【0022】特に、請求項3の発明によれば、熱吸収膜を半導体膜ほぼ対応する大きさとしたので、熱吸収膜の機能を必要な部分に的確に作用させ、その他の部分(例えば基板)に熱による悪影響を与えない。 [0022] In particular, according to the third aspect of the present invention, since the size of the corresponding heat absorbing film semiconductor film almost precisely to act on required portions of the functions of the heat absorbing film, other parts (e.g., the substrate) It does not have an adverse effect of the heat on. また、請求項4の発明によれば、熱吸収膜が導電物質又は半導体物質であるので、基板内に存在するイオンを静電的にシールドする。 Further, according to the invention of claim 4, since the heat absorbing film is a conductive material or a semiconductor material, shielding electrostatically ions present in the substrate.

【0023】また、請求項5の発明によれば、熱吸収層が遮光性を有するので、これをLCDなどの表示装置に用いた場合、半導体装置に直接入る光の量を減少させることができる。 Further, according to the invention of claim 5, since the heat absorbing layer has a light shielding property, when this is used in the display device such as LCD, it is possible to reduce the amount of light entering directly into a semiconductor device . また、請求項7の発明によれば、均一で且つ優れた品質の半導体装置を画素駆動用素子や周辺駆動回路用素子として用いた優れた表示装置を得ることができる。 Further, according to the invention of claim 7, it is possible to obtain an excellent display device using a semiconductor device and excellent quality uniform as a pixel driving element and a peripheral driver circuit element.

【0024】また、請求項8乃至16の発明によれば、 Further, according to the invention of claims 8 to 16,
不純物領域の活性化状態が良好で且つ均一な半導体装置を得ることができる。 Activated state of the impurity region can be obtained and uniform semiconductor device good. 特に、請求項13の発明によれば、熱吸収層が導電物質又は半導体物質であるので、基板内に存在するイオンを静電的にシールドする。 In particular, according to the present invention 13, the heat absorbing layer is a conductive material or a semiconductor material, shielding electrostatically ions present in the substrate. また、 Also,
請求項14の発明によれば、熱吸収層が遮光性を有するので、これをLCDなどの表示装置に用いた場合、半導体装置に直接入る光の量を減少させることができる。 According to the invention of claim 14, since the heat absorbing layer has a light shielding property, when this is used in the display device such as LCD, it is possible to reduce the amount of light entering directly into a semiconductor device.

【0025】また、請求項15の発明によれば、RTA Further, according to the invention of claim 15, RTA
法を用いることにより、短時間で且つ基板に影響を与えることなく不純物の活性化を行う。 By using the law, the impurity is activated without giving and impact on the substrate in a short time. また、請求項16の発明によれば、RTA法の熱源としてキセノンアークランプを用いたので、熱吸収層による熱吸収が効率的に行われる。 According to the invention of claim 16, since using a xenon arc lamp as a heat source for RTA method, heat absorption by the heat absorbing layer is performed efficiently. また、請求項17の発明によれば、短時間で製造された均一で且つ優れた品質の半導体装置を画素駆動用素子や周辺駆動回路用素子として用いることにより、 Further, according to the invention of claim 17, by using the semiconductor device and excellent quality uniform manufactured in a short time as a pixel driving element and a peripheral driver circuit element,
優れた表示装置を短時間で製造することができる。 It can be produced in a short time superior display device.

【0026】 [0026]

【発明の実施の形態】本発明を具体化した一実施形態を図1乃至図10に従って説明する。 An embodiment embodying the present invention DETAILED DESCRIPTION OF THE INVENTION be described with reference to FIG 1 to FIG 10. 工程1(図1参照):石英ガラスや無アルカリガラスなどの基板1上に、スパッタ法を用いて、タングステンシリサイド(WSi x )膜2(膜厚1000Å、但し50 Step 1 (see Figure 1): on a substrate 1 such as quartz glass or alkali-free glass, by sputtering, a tungsten silicide (WSi x) layer 2 (film thickness 1000 Å, except 50
〜2000Åの範囲で調整可能である))を形成する。 Adjustable is in a range of ~2000Å)) to form a.
スパッタ法では、Wシリサイドの合金ターゲットを使用する。 In the sputtering method, using an alloy target of W silicide. Wシリサイド(WSi X )の化学量論的組成はX W silicide stoichiometry of (WSi X) is X
=2であるが、合金ターゲットの組成はX>2に設定する。 = 2, but the composition of the alloy target is set to X> 2. これはWシリサイド膜2の組成がX=2に近いと、 This is the composition of the W silicide layer 2 is close to X = 2,
その後の熱処理時に非常に大きな引っ張り応力が生じ、 Very large tensile stress is generated at the time of the subsequent heat treatment,
Wシリサイド膜2にクラックが発生したり、剥離したりする恐れがあるためである。 W or cracks occur in the silicide film 2, there is a possibility to or peeled off. 但し、Wシリサイドの抵抗値はX=2の場合に最も低くなるため、クラックや剥離が生じない程度にXの上限を設定する必要がある。 However, the resistance value of the W silicide to become the lowest in the case of X = 2, it is necessary to set the upper limit of X to the extent that cracking and peeling do not occur.

【0027】工程2(図2参照):前記Wシリサイド膜2を、リソグラフィ技術、エッチング技術を用いて、後述するトランジスタの能動層としての多結晶シリコンと同じパターンに加工する。 [0027] Step 2 (see Figure 2): the W silicide layer 2, photolithography, using an etching technique, is processed into the same pattern as the polycrystalline silicon as an active layer described later transistors. 工程3(図3参照):前記基板1及びWシリサイド膜2 Step 3 (see Figure 3): the substrate 1 and W silicide film 2
を覆うように、SiO So as to cover, SiO 2やSiNなどの絶縁性薄膜3をCVD法やスパッタ法などにより形成する。 The insulating thin film 3, such as 2 or SiN is formed by CVD or sputtering. 具体的には、基板1として無アルカリガラスを使用し、その表面上に常圧又は減圧CVD法により、形成温度350℃ Specifically, using a non-alkali glass as the substrate 1, by an atmospheric pressure or reduced pressure CVD method on the surface, formation temperature 350 ° C.
で、膜厚3000〜5000ÅのSiO 2膜を形成する。 In, to form a SiO 2 film having a thickness 3000~5000A.

【0028】このSiO 2膜の膜厚は、後工程の熱処理やビーム照射などで基板1中の不純物がこのSiO 2膜を通過して上層へ拡散しない程度の厚みが必要で、10 The thickness of the SiO 2 film, impurities in the substrate 1 by heat treatment or the like and the beam irradiation in the subsequent step is necessary thickness so as not to diffuse into the upper layer through the SiO 2 film, 10
00〜6000Åの範囲が適切で、2000〜6000 Range of 00~6000Å is appropriate, 2000 to 6000
Åにしたときに拡散防止効果が良好で、その中でも30 Diffusion preventing effect when the Å is good, 30 among them
00〜5000Åの場合がもっとも適している。 In the case of 00~5000Å it is most suitable. また、 Also,
絶縁性薄膜3としてSiNを用いた場合の膜厚としては、1000〜5000Åの範囲が適切で、2000〜 The thickness of the case of using SiN as the insulating thin film 3, the range of 1000~5000Å is appropriate, 2,000
5000Åにしたときに拡散防止効果が良好で、その中でも2000〜3000Åの場合がもっとも適している。 Diffusion preventing effect when the 5000Å is good, if the 2000~3000Å ​​is most suitable among them.

【0029】工程4(図4参照):前記絶縁性薄膜3の上に、非晶質シリコン膜4a(膜厚500Å)を形成する。 [0029] Step 4 (see FIG. 4): on the insulating thin film 3, an amorphous silicon film 4a (thickness 500 Å). この非晶質シリコン膜4aをTFTの能動層として用いた場合、この能動層が厚すぎると、多結晶シリコンTFTのオフ電流が増大し、薄すぎるとオン電流が減少するため、このときの非晶質シリコン膜4aの膜厚は、 When using the amorphous silicon film 4a as the active layer of the TFT, when the active layer is too thick, polycrystalline off current of the silicon TFT is increased, because too thin on current decreases, non of the time the thickness of the amorphous silicon film 4a is,
400〜800Åの範囲が適切で、500〜700Åにしたときに特性が良好で、その中でも500〜600Å Range 400~800Å is appropriate, a good characteristics when the 500~700A, among which 500~600Å
の場合がもっとも適している。 In the case of it is most suitable.

【0030】前記非晶質シリコン膜4aの形成方法には以下のものがある。 The above method for forming the amorphous silicon film 4a are as follows. 減圧CVDを用いる方法:減圧CVD法でシリコン膜を形成するには、モノシラン(SiH 4 )又はジシラン(Si 26 )の熱分解を用いる。 The method using vacuum CVD: To form a silicon film at a reduced pressure CVD method, using the thermal decomposition of monosilane (SiH 4) or disilane (Si 2 H 6). モノシランを用いた場合、処理温度が550℃以下では非晶質、620℃以上では多結晶となる。 If monosilane is used, the processing temperature of 550 ° C. or less amorphous, a polycrystalline at 620 ° C. or higher. そして、550〜620℃では微結晶を含む非晶質が多くなり、温度が低くなるほど非晶質に近づいて微結晶が少なくなる。 Then, amorphous is increased containing from 550 to 620 ° C. In microcrystal microcrystals is less close to amorphous as the temperature decreases. 従って、温度条件を変えるだけで、非晶質シリコン膜4a中の微結晶の量を調整することができる。 Therefore, only by changing the temperature conditions, it is possible to adjust the amount of the fine crystals in the amorphous silicon film 4a.

【0031】プラズマCVD法を用いる方法:プラズマCVD法で非晶質シリコン膜を形成するには、プラズマ中でのモノシランまたはジシランの熱分解を用いる。 The method using a plasma CVD method: To form an amorphous silicon film by plasma CVD, using the thermal decomposition of the monosilane or disilane in the plasma.
実際の工程では、前記の方法を採用し、使用ガス:モノシラン、温度:350℃の条件で、微結晶を含まない非晶質シリコン膜を形成している。 In the actual process, employing the method, the gas used: monosilane, temperature under the condition of 350 ° C., to form an amorphous silicon film containing no microcrystalline. 工程5(図5参照):前記非晶質シリコン膜4aの表面に波長λ=248nmのKrFエキシマレーザービームを走査してアニール処理を行い、非晶質シリコン膜4a Step 5 (see FIG. 5): an annealing process by scanning the KrF excimer laser beam having a wavelength lambda = 248 nm on the surface of the amorphous silicon film 4a, the amorphous silicon film 4a
を溶融再結晶化して、多結晶シリコン薄膜4を形成する。 The by melt recrystallization, a polycrystalline silicon thin film 4.

【0032】この時のレーザー条件は、アニール雰囲気:1×10 -4 Pa以下、基板温度:室温〜600℃、 The laser conditions at this time, annealing atmosphere: 1 × 10 -4 Pa or less, the substrate temperature: room temperature to 600 ° C.,
照射エネルギー密度:100〜500mJ/cm 2 、走査速度:1〜10mm/sec(実際には、0.1〜1 Irradiation energy density: 100 to 500 mJ / cm 2, scanning speed: 1 to 10 mm / sec (in reality, 0.1-1
00mm/secの範囲の速度で走査可能)である。 A scannable) at a rate in the range of 300 mm / sec. 前記レーザービームとしては、波長λ=308nmのXe As the laser beam, the wavelength lambda = 308 nm Xe
Clエキシマレーザーを使用してもよい。 The Cl excimer laser may be used. この時のレーザー条件は、アニール雰囲気:1×10 -4 Pa以下、基板温度:室温〜600℃、照射エネルギー密度:100 Laser conditions at this time, annealing atmosphere: 1 × 10 -4 Pa or less, the substrate temperature: room temperature to 600 ° C., the irradiation energy density: 100
〜500mJ/cm 2 、走査速度:1〜10mm/se ~500mJ / cm 2, scanning speed: 1~10mm / se
c(実際には、0.1〜100mm/secの範囲の速度で走査可能)である。 c (in fact, scannable at a rate in the range of 0.1 to 100 mm / sec) is.

【0033】また、波長λ=193nmのArFエキシマレーザーを使用してもよい。 [0033] It is also possible to use an ArF excimer laser with a wavelength λ = 193nm. この場合のレーザー条件は、アニール雰囲気:1×10 -4 Pa以下、基板温度: Laser conditions in this case, the annealing atmosphere: 1 × 10 -4 Pa or less, a substrate temperature:
室温〜600℃、照射エネルギー密度:100〜500 Room temperature to 600 ° C., the irradiation energy density: 100 to 500
mJ/cm 2 、走査速度:1〜10mm/secである。 mJ / cm 2, scanning speed: a 1~10mm / sec. いずれのレーザービームを用いても、照射エネルギー密度及び照射回数に比例して、多結晶シリコンの粒径は大きくなるので、所望の大きさの粒径が得られるように、エネルギー密度を調整すればよい。 Using either of the laser beam, proportional to the irradiation energy density and irradiation times, since the particle size of the polycrystalline silicon increases as the particle size of the desired size is obtained, by adjusting the energy density good.

【0034】本実施例では、このエキシマレーザーアニールに、高スループットレーザー照射法を用いる。 [0034] In this embodiment, the excimer laser annealing, using a high-throughput laser irradiation method. 即ち、図14において、101はKrFエキシマレーザー、102はこのレーザー101からのレーザービームを反射する反射鏡、103は反射鏡102からのレーザービームを所定の状態に加工し、基板1に照射するレーザービーム制御光学系である。 That is, in FIG. 14, 101 KrF excimer laser, 102 a reflecting mirror for reflecting the laser beam from the laser 101, 103 is processed with a laser beam from the reflecting mirror 102 to a predetermined state, irradiating the substrate 1 Laser a beam control optical system.

【0035】このような構成において、高スループットレーザー照射法とは、レーザービーム制御光学系103 [0035] In such a configuration, the high-throughput laser irradiation, the laser beam control optical system 103
によってシート状(150mm×0.5mm)に加工されたレーザービームを、複数パルスの重ね合わせにより照射する方法で、ステージ走査とパルスレーザ照射を完全に同期させ、きわめて高精度な重複でレーザーを照射することによりスループットを高めるものである。 Irradiating the processed laser beam into a sheet (150 mm × 0.5 mm), a method of irradiating by overlapping the plurality of pulses, fully synchronize the stage scanning a pulsed laser irradiation, the laser in a very precise duplication by it is intended to increase the throughput by.

【0036】工程6(図6参照):前記多結晶シリコン膜4を薄膜トランジスタの能動層として用いるために、 [0036] Step 6 (see Fig. 6): In order to use the polycrystalline silicon film 4 as an active layer of a thin film transistor,
フォトリソグラフィ技術、RIE法によるドライエッチング技術により前記多結晶シリコン膜4を所定形状に加工する。 Photolithography to process the polycrystalline silicon film 4 into a predetermined shape by dry etching by RIE. そして、前記多結晶シリコン膜4の上に、ロードロック式減圧CVD装置を用いた減圧CVD法により、ゲート絶縁膜としてのLTO膜(Low Temperature Then, on the polycrystalline silicon film 4, by a low pressure CVD method using a load-lock type vacuum CVD device, LTO film (Low Temperature as a gate insulating film
Oxide:シリコン酸化膜)5(膜厚1000Å)を形成する。 Oxide: silicon oxide film) is formed 5 (film thickness 1000 Å).

【0037】工程7(図7参照):前記ゲート絶縁膜5 [0037] Step 7 (see FIG. 7): the gate insulating film 5
の上に、減圧CVD法により非晶質シリコン膜(膜厚2 On the amorphous silicon film by low pressure CVD (film thickness 2
000Å)6aを堆積する。 Depositing a 000Å) 6a. この非晶質シリコン膜6a This amorphous silicon film 6a
は、その形成時に不純物(N型ならヒ素やリン、P型ならボロン)がドープされているが、ノンドープ状態で堆積し、その後に不純物を注入してもよい。 An impurity during its formation but (arsenic or phosphorus if N-type, if P-type, boron) is doped, deposited by a non-doped state, may then implanting impurities into. 次に、スパッタ法を用い、前記非晶質シリコン膜6aの上にタングステンシリサイド(WSi x )膜6b(膜厚1000Å) Next, using a sputtering method, the tungsten silicide on amorphous silicon film 6a (WSi x) layer 6b (thickness 1000 Å)
を形成する。 To form.

【0038】そして、常圧CVD法により、前記Wシリサイド膜6bの上にシリコン酸化膜7を堆積した後、フォトリソグラフィ技術、RIE法によるドライエッチング技術を用いて、前記多結晶シリコン膜6a、Wシリサイド膜6b及びシリコン酸化膜7を所定形状に加工する。 [0038] Then, by atmospheric pressure CVD, wherein W after depositing a silicon oxide film 7 on the silicide film 6b, photolithography using dry etching by RIE method, the polycrystalline silicon film 6a, W processing the silicide film 6b and the silicon oxide film 7 in a predetermined shape. 前記非晶質シリコン膜6aは、前記Wシリサイド膜6bとともにポリサイド構造のゲート電極6として使用する。 The amorphous silicon film 6a is used as the gate electrode 6 of the polycide structure together with the W silicide film 6b.

【0039】工程8(図8参照):前記ゲート絶縁膜5 [0039] Step 8 (see FIG. 8): the gate insulating film 5
及びシリコン酸化膜7の上に、常圧CVD法によりシリコン酸化膜を堆積し、これを異方性全面エッチバックすることにより、前記ゲート電極6及びシリコン酸化膜7 And on the silicon oxide film 7, by depositing a silicon oxide film, which anisotropically etching back the entire surface by atmospheric pressure CVD, the gate electrode 6 and silicon oxide film 7
の側方にサイドウォール8を形成する。 To form a side wall 8 to the side. そして、自己整合技術により、サイドウォール8をマスクとして、多結晶シリコン膜4に、加速電圧:80KeV、ドーズ量3 Then, by a self-aligning technique, the sidewall 8 as a mask, the polycrystalline silicon film 4, the acceleration voltage: 80 KeV, a dose of 3
×10 13 cm -2の条件で、リン(P)イオンを不純物として注入し、低濃度の不純物領域9aを形成する。 In the conditions of × 10 13 cm -2, by implanting phosphorus (P) ions as impurities, to form a low concentration impurity region 9a.

【0040】工程9(図9参照):前記サイドウォール8及びシリコン酸化膜7をレジスト10で覆い、再び自己整合技術により、レジスト10をマスクとして多結晶シリコン膜4に、加速電圧:80KeV、ドーズ量1× [0040] Step 9 (see FIG. 9): the cover sidewall 8 and the silicon oxide film 7 with a resist 10, again by self-alignment techniques, the polycrystalline silicon film 4 using the resist 10 as a mask, the accelerating voltage: 80 KeV, dose The amount 1 ×
10 15 cm -2の条件で、リン(P)イオンを不純物として注入し、高濃度の不純物領域9bを形成することにより、LDD(Lightly Doped Drain)構造のソース/ドレイン領域9を形成する。 10 15 In the conditions of cm -2, by implanting phosphorus (P) ions as an impurity, by forming a high-concentration impurity regions 9b, to form source / drain regions 9 of an LDD (Lightly Doped Drain) structure.

【0041】工程10(図10参照):この状態で、R [0041] Step 10 (see FIG. 10): In this state, R
TA(Rapid Thermal Annealing)法による急速加熱を行う。 Performing rapid heating by TA (Rapid Thermal Annealing) method. 即ち、図15において、105はシート状のアニール光を発する光源であり、キセノン(Xe)アークランプ106とそれを包む反射鏡107を1組として、これを上下に相対向させることにより構成している。 That is, in FIG. 15, 105 is a light source that emits sheet-like annealing light, the reflecting mirror 107 to wrap it and xenon (Xe) arc lamp 106 as one set, constituted by opposed it vertically there. 10 10
8、108は基板1を搬送するためのローラー、109 8,108 Roller for transporting the substrate 1, 109
は予熱用のプリヒーター、110は加熱後の基板が急激に冷却されてひび割れしないようにするための補助ヒーターである。 The pre-heater for preheating, 110 is an auxiliary heater so that the substrate after heating does not crack is rapidly cooled.

【0042】このような構成において、基板1をプリヒーター106で予熱した後、シート状のアニール光源1 [0042] In such a configuration, after preheating the substrate 1 by the pre-heater 106, a sheet-like annealing light source 1
05を通して、熱処理する。 Through 05, it is heat-treated. この時のRTAの条件は、 Conditions at this time of the RTA,
熱源:Xeアークランプ、温度:700〜950℃(パイロメータ)、雰囲気:N 2 、時間:1〜3秒である。 Heat source: Xe arc lamp, temperature: 700 to 950 ° C. (pyrometer), Atmosphere: N 2, Time: 1 to 3 seconds.
RTA法による加熱は、高温を用いるが、きわめて短時間で終えることができるので、基板1が変形する心配はない。 Heating by RTA method uses a high temperature, it is possible to finish in a very short time, there is no fear that the substrate 1 is deformed.

【0043】尚、基板1に対し、急激に高い温度を加えることが心配な場合は、RTAを複数回に分けて行ってもよい。 Incidentally, with respect to the substrate 1, when are concerned that the addition of sudden high temperatures, may be performed separately RTA multiple times. 即ち、各回の時間は1〜3秒とし、回を重ねる毎に温度を、初回:400℃〜最終回:700〜950 In other words, each time the time is 1 to 3 seconds, the temperature in each inning, the first time: 400 ℃ ~ the last round: 700-950
℃というように段階的に上昇させる。 ℃ stepwise increase and so on. 前記Xeアークランプの光熱は、多結晶部よりも非晶質部やシリサイド部に強く吸収されるため、必要な部分のみを重点的に加熱することが可能になり、(ゲート)配線の低抵抗化や不純物の活性化に適している。 Photothermal of the Xe arc lamp, since the polycrystalline portion is strongly absorbed in the amorphous portion and the silicide portion, it is possible to intensively heat only the portion required (gate) low resistance wiring It is suitable for activating the reduction and impurities. また、後述するようにWシリサイド膜2を用いた加熱も有効に行うことができる。 Moreover, it can be effectively carried out even heating with W silicide film 2 as will be described later.

【0044】そして、この急速加熱により、前記ソース/ドレイン領域9の不純物が活性化するとともに前記非晶質シリコン膜6aが多結晶化され、更には、この多結晶シリコン膜6aとWシリサイド膜6bとによるポリサイド構造のゲート電極6のシート抵抗が、約20〜22 [0044] Then, this by rapid heating, an impurity of the source / drain region 9 is the amorphous silicon film 6a is polycrystalline with activation, furthermore, the polycrystalline silicon film 6a and the W silicide film 6b the sheet resistance of the gate electrode 6 of the polycide structure according to have about 20 to 22
Ω/□にまで下がる。 Down to the Ω / □. また、活性化処理を行ったソース/ドレイン領域6のシート抵抗も、n型で1〜1.5k The sheet resistance of the source / drain regions 6 of performing an activation treatment also, 1~1.5K with n-type
Ω/□、p型で1〜1.2kΩ/□と、高温プロセスで用いられる拡散炉による高温熱処理と同等のものとなる。 Omega / □, and 1~1.2kΩ / □ in p-type, and equivalent to the high-temperature heat treatment by diffusion furnace used in high temperature process.

【0045】特に、本実施例では、多結晶シリコン膜4 [0045] Particularly, in the present embodiment, the polycrystalline silicon film 4
に対応して、その下方にWシリサイド膜2を形成している。 In response to, form a W silicide film 2 thereunder. このWシリサイド膜2は、RTAの熱を吸収する作用があり、熱を吸収したWシリサイド膜2からの放射熱によっても前記多結晶シリコン膜4の不純物の活性化が行われる。 The W silicide film 2 has an effect of absorbing the heat of the RTA, the activation of the impurity of the polycrystalline silicon film 4 is carried out by radiant heat from the W silicide film 2 that has absorbed the heat. 即ち、多結晶シリコン膜4を、Xeアークランプによる熱とWシリサイド膜2からの放射熱とにより、直接及び間接的に加熱することにより、多結晶シリコン膜4全体を均一に加熱し、活性化がバラツクことなく良好に行われるようにする。 That is, the polycrystalline silicon film 4, by the radiant heat from the heat and the W silicide film 2 by Xe arc lamp, by directly and indirectly heated, polycrystalline silicon film 4 whole was uniformly heated, activated There is to be satisfactorily performed without varies.

【0046】Wシリサイド膜2の大きさは、基本的に、 [0046] The size of the W silicide film 2 is, basically,
多結晶シリコン膜4と同じか又はそれ以上であればよいが、面内でのパターンの大きさに対応した面積となるように調整すれば、なお好ましい。 It may be at the same or greater than the polycrystalline silicon film 4 is, by adjusting such that the area corresponding to the size of the pattern in the plane, further preferred. 即ち、集積化半導体デバイスでは、パターンの疎密が基板上に発生するため、 That is, in the integrated semiconductor device, since the density of the pattern is generated on the substrate,
各トランジスタに均等にWシリサイド膜2を設けたのでは、場所によって単位面積当りの熱吸収率が異なり、均一な熱処理が行えず、また、Wシリサイド膜2が集中する場所での温度が非常に高くなって基板1が変形する場合がある。 Than evenly provided W silicide film 2 in each of the transistors are of different heat absorption rate per unit area depending on the location, can not be performed uniformly heat treatment and the temperature at the location where W silicide film 2 is concentrated very there are cases where the substrate 1 is deformed higher.

【0047】そこで、下層に配置した熱吸収膜の単位面積当りの密度を、その上層に形成されるパターンに係わらずほぼ一定となるようにすれば、RTAで活性化するときの温度分布の偏りを解消することができる。 [0047] Therefore, the density per unit area of ​​the heat absorbing film disposed on the lower layer, if to be substantially constant regardless of the pattern to be formed on the upper layer, unevenness of temperature distribution when activated by RTA it can be eliminated. 具体的にドライバー一体型のLCDパネルでは、ドライバ部に比べて画素部のトランジスタの密度が高いので、ドライバ部のトランジスタに対応するWシリサイド膜2の大きさを、画素部のそれに比べて大きくしてやることで、基板1全体の温度分布がほぼ均一になる。 The LCD panel of the specific driver integrated, because of the high density of transistors in the pixel portion as compared with the driver unit, the W size of the silicide film 2 corresponding to the transistor of the driver section, it'll make larger than that of the pixel portion it is, temperature distribution of the entire substrate 1 is substantially uniform.

【0048】LCDパネルにあっては、回路の面積の約10%がWシリサイド膜2となるように調整することが好ましい。 [0048] In the LCD panel, it is preferred to adjust so that about 10% of the area of ​​the circuit becomes the W silicide film 2. この工程により、多結晶シリコンTFT(T This process, polycrystalline silicon TFT (T
FT:Thin Film Transistor)(A)が形成される。 FT: Thin Film Transistor) (A) is formed. 次に、上記のように製造された多結晶シリコンTFT Next, a polycrystalline silicon TFT produced as described above
(A)を画素駆動素子として用いた透過型構成をとるL Taking a transmission configuration using (A) as pixel driving elements L
CDの画素部の構成を図11に基づいて説明する。 It will be described with reference to FIG. 11 the structure of a pixel portion of the CD.

【0049】工程:層間絶縁膜11の形成に先立ち、 [0049] Step: prior to forming the interlayer insulating film 11,
スパッタ法により、前記基板1の画素部領域上にITO By sputtering, ITO on the substrate 1 of the pixel portion region
(Indium Tin Oxide)からなる補助容量の蓄積電極12 (Indium Tin Oxide) of the storage capacitor consisting of the storage electrode 12
を形成する。 To form. 工程:デバイスの全面に絶縁膜13を形成する。 Step: the entire surface of the device forming the insulating film 13. 絶縁膜13の材質としては、シリコン酸化膜、シリケートガラス、シリコン窒化膜などが用いられ、その形成にはC The material of the insulating film 13, a silicon oxide film, silicate glass, silicon nitride film is used, and its form C
VD法又はPVD法が用いられる。 VD method or PVD method is used.

【0050】次に、絶縁膜13にソース/ドレイン電極14とコンタクトするためのコンタクトホールを形成し、スパッタ法により、そのコンタクトホールを含むデバイスの全面にITO膜を形成し、そのITO膜をパターニングして表示電極15を形成する。 Next, a contact hole for contact with the source / drain electrodes 14 on the insulating film 13 is formed, by sputtering, an ITO film is formed on the entire surface of the device including the contact hole, patterning the ITO film to form a display electrode 15. 工程:多結晶シリコンTFT(A)が形成された透明絶縁基板1と、表面に共通電極16が形成された透明絶縁基板17とを相対向させ、各基板1、17の間に液晶を封入して液晶層18を形成する。 Step: a transparent insulating substrate 1, a polycrystalline silicon TFT (A) is formed, the surface on the common electrode 16 is opposed to the transparent insulating substrate 17 is formed, liquid crystals are sealed between the substrates 1, 17 Te to form a liquid crystal layer 18. その結果、LCDの画素部が完成する。 As a result, the pixel portion of the LCD is completed.

【0051】次に、図12に本実施例におけるアクティブマトリクス方式LCDのブロック構成図を示す。 Next, a block diagram of an active matrix type LCD according to this embodiment in FIG. 12. 画素部19には各走査線(ゲート配線)G1 ・・・Gn,Gn+1 ・・・G Each scan line in the pixel portion 19 (the gate line) G1 ··· Gn, Gn + 1 ··· G
mと各データ線(ドレイン配線)D1 ・・・Dn,Dn+1 ・・・Dmとが配置されている。 m and the data lines (drain lines) D1 ··· Dn, and the Dn + 1 ··· Dm are arranged. 各ゲート配線と各ドレイン配線とはそれぞれ直交し、その直交部分に画素20が設けられている。 Perpendicular respectively to the gate lines and the drain wiring, the pixel 20 is provided at the orthogonal portion. そして、各ゲート配線は、ゲートドライバ21に接続され、ゲート信号(走査信号)が印加されるようになっている。 Then, the gate lines is connected to a gate driver 21, a gate signal (scanning signal) is adapted to be applied. また、各ドレイン配線は、ドレインドライバ(データドライバ)22に接続され、データ信号(ビデオ信号)が印加されるようになっている。 Each drain wiring is connected to a drain driver (data driver) 22, a data signal (video signal) is adapted to be applied. これらのドライバ21、22によって周辺駆動回路23が構成されている。 Peripheral driver circuit 23 is constituted by these drivers 21 and 22.

【0052】そして、各ドライバ21、22のうち少なくともいずれか一方を画素部19と同一基板上に形成したLCDは、一般にドライバ一体型(ドライバ内蔵型) [0052] Then, LCD formed in the pixel portion 19 and the same substrate at least either one of the drivers 21 and 22, generally the driver-integrated (built-in driver)
LCDと呼ばれている。 It has been referred to as the LCD. 尚、ゲートドライバ21が、画素部19の両端に設けられている場合もある。 The gate driver 21 in some cases are provided at both ends of the pixel portions 19. また、ドレインドライバ22が、画素部19の両側に設けられている場合もある。 The drain driver 22 is sometimes provided on both sides of the pixel portion 19.

【0053】この周辺駆動回路23のスイッチング用素子にも前記多結晶シリコンTFT(A)と同等の製造方法で作成した多結晶シリコンTFTを用いており、多結晶シリコンTFT(A)の作製に並行して、同一基板上に形成される。 [0053] Parallel to the production of the even switching element of the peripheral driver circuits 23 and a polycrystalline silicon TFT created in the polycrystalline silicon TFT (A) and comparable production methods, polycrystalline silicon TFT (A) and, it is formed on the same substrate. 尚、この周辺駆動回路23用の多結晶シリコンTFTは、LDD構造ではなく、通常のシングルドレイン構造を採用している(もちろん、LDD構造であってもよい)。 Incidentally, a polycrystalline silicon TFT for the peripheral driving circuit 23 is not a LDD structure is adopted a conventional single drain structure (of course, may have a LDD structure).

【0054】また、この周辺駆動回路23の多結晶シリコンTFTは、CMOS構造に形成することにより、各ドライバ21、22としての寸法の縮小化を実現している。 [0054] In addition, the polycrystalline silicon TFT of the peripheral driving circuit 23, by forming a CMOS structure, realizes a reduction in the size of the respective drivers 21, 22. 図13にゲート配線Gnとドレイン配線Dnとの直交部分に設けられている画素20の等価回路を示す。 It shows an equivalent circuit of the pixel 20 which is provided on the orthogonal portions of the gate line Gn and the drain wire Dn in FIG. 画素20は、画素駆動素子としてのTFT(前記薄膜トランジスタAと同様)、液晶セルLC、補助要領CSから構成される。 Pixel 20, (similar to the thin film transistor A) TFT as a pixel driving element, a liquid crystal cell LC, composed of an auxiliary manner CS. ゲート配線GnにはTFTのゲートが接続され、ドレイン配線DnにはTFTのドレインが接続されている。 The gate of the TFT is connected to the gate line Gn, the drain of the TFT is connected to the drain wiring Dn. そして、TFTのソースには、液晶セルLCの表示電極(画素電極)と補助容量(蓄積容量又は付加容量)CSとが接続されている。 Then, the source of the TFT, the display electrodes (pixel electrodes) and the auxiliary capacitance of the liquid crystal cell LC (storage capacitor or additional capacitor) CS and are connected.

【0055】この液晶セルLCと補助容量CSとにより、信号蓄積素子が構成される。 [0055] The liquid crystal cell LC and the auxiliary capacitance CS, the signal storage device is constructed. 液晶セルLCの共通電極(表示電極の反対側の電極)には電圧Vcomが印加されている。 The common electrode of the liquid crystal cell LC (opposite electrode of the display electrode) voltage Vcom is applied. 一方、補助容量CSにおいて、TFTのソースと接続される側の反対側の電極には定電圧VRが印加されている。 On the other hand, in the auxiliary capacitor CS, a constant voltage VR is applied to the opposite side of the electrodes of the side connected to the source of the TFT. この液晶セルLCの共通電極は、文字通り全ての画素20に対して共通した電極となっている。 Common electrode of the liquid crystal cell LC is a common electrode with respect to literally all pixels 20. そして、液晶セルLCの表示電極と共通電極との間には静電容量が形成されている。 Then, the electrostatic capacitance is formed between the display electrode and the common electrode of the liquid crystal cell LC. 尚、補助容量CSにおいて、 It should be noted that, in the auxiliary capacity CS,
TFTのソースと接続される側の反対側の電極は、隣のゲート配線Gn+1と接続されている場合もある。 Opposite electrode on the side to be connected to the source of the TFT may also be connected to the gate wiring Gn + 1 of the next.

【0056】このように構成された画素20において、 [0056] In the thus constructed pixel 20,
ゲート配線Gnを正電圧にしてTFTのゲートに正電圧を印加すると、TFTがオンとなる。 When the gate line Gn and the positive voltage to a positive voltage is applied to the gate of the TFT, TFT is turned on. すると、ドレイン配線Dnに印加されたデータ信号で、液晶セルLCの静電容量と補助容量CSとが充電される。 Then, in the data signal applied to the drain wire Dn, the capacitance of the liquid crystal cell LC and the auxiliary capacitor CS is charged. 反対に、ゲート配線Gnを負電圧にしてTFTのゲートに負電圧を印加すると、TFTがオフとなり、その時点でドレイン配線Dnに印加されていた電圧が、液晶セルLCの静電容量と補助容量CSとによって保持される。 Conversely, when using the gate line Gn to a negative voltage to a negative voltage is applied to the gate of the TFT, TFT is turned off, the voltage applied to the drain wire Dn at that time, the capacitance of the liquid crystal cell LC and the storage capacitor It is held by the CS. このように、画素20へ書き込みたいデータ信号をドレイン配線に与えてゲート配線の電圧を制御することにより、画素20に任意のデータ信号を保持させておくことができる。 Thus, by controlling the voltage of the given gate wiring a data signal to be written to the pixel 20 to the drain wiring, it can be allowed to hold any data signals to the pixels 20. その画素20の保持しているデータ信号に応じて液晶セルL The liquid crystal cell L in response to the data signal held in the pixel 20
Cの透過率が変化し、画像が表示される。 C transmittance is changed, the image is displayed.

【0057】ここで、画素20の特性として重要なものに、書き込み特性と保持特性とがある。 [0057] Here, the important as a characteristic of the pixel 20, there is a holding characteristic and writing characteristic. 書き込み特性に対して要求されるのは、画素部19の仕様から定められた単位時間内に、信号蓄積素子(液晶セルLC及び補助容量CS)に対して所望のビデオ信号電圧を十分に書き込むことができるかどうかという点である。 Being required for the writing characteristic, in the unit defined time from the specification of the pixel portion 19, sufficiently written that the desired video signal voltage to the signal storage element (liquid crystal cell LC and the auxiliary capacitor CS) is that whether it is. また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかどうかという点である。 Moreover, what is required for retention characteristic is that whether it is possible to hold only the time required once written video signal voltage to the signal storage element.

【0058】補助容量CSが設けられているのは、信号蓄積素子の静電容量を増大させて書き込み特性及び保持特性を向上させるためである。 [0058] The auxiliary capacitance CS is provided, in order to improve the writing characteristic and retention characteristics to increase the capacitance of the signal storage elements. すなわち、液晶セルLC In other words, the liquid crystal cell LC
は、その構造上、静電容量の増大には限界がある。 , The over the structure, increasing the capacitance is limited. そこで、補助容量CSによって液晶セルLCの静電容量の不足分を補うわけである。 Therefore, it is not compensate for the shortage of the capacitance of the liquid crystal cell LC by the auxiliary capacitor CS. 以上、本実施形態により製造した多結晶シリコンTFTにあっては、いわゆる低温プロセスで行うことができ、しかも、良質の多結晶シリコン膜を能動層として使用している。 Or, in the polycrystalline silicon TFT produced by this embodiment can be carried out in so-called low temperature process, moreover, using polycrystalline silicon film of good quality as the active layer.

【0059】本発明者の実験によれば、nチャネルのM According to the [0059] The present invention's experiment, the n-channel M
OS型多結晶シリコンTFTでの移動度μnが200c Mobility μn is 200c of the OS-type polycrystalline silicon TFT
2 /V・S以上、pチャネルのMOS型多結晶シリコンTFTでの移動度μpが150cm 2 /V・S以上と、高い性能のトランジスタを実現できることが分かった。 m 2 / V · S or more, and mobility μp is 150cm 2 / V · S or more at MOS-type polycrystalline silicon TFT of a p-channel was found to be realized a transistor having high performance. このような高性能TFTにあっては、例えば、μn In such an high-performance TFT, for example, μn
=50cm 2 /V・S、μp=20cm 2 /V・Sが要求されるNTSCテレビ信号表示用LCDパネルにも十分に適用可能であり、μn=50cm 2 /V・S、μp= = 50cm 2 / V · S, μp = 20cm 2 / V · S is sufficiently applicable to the required NTSC television signal display LCD panel, μn = 50cm 2 / V · S, μp =
20cm 2 /V・S、しきい値電圧:2V(nチャネル)、−5V(pチャネル)、S値(Sub-threshold sw 20cm 2 / V · S, threshold voltage: 2V (n-channel), - 5V (p-channel), S value (Sub-threshold sw
ing):0.2V/decade、オン・オフ比:1× ing): 0.2V / decade, on-off ratio: 1 ×
10 7の特性を得ることができる。 10 can be obtained 7 properties.

【0060】また、移動度が高いぶん、TFTの駆動能力が向上するので、TFTのサイズを小さくすることができ、従来能動層として非晶質シリコンを用いたトランジスタのサイズ(W/L=34/10μm)に比べて、 [0060] Furthermore, sentence mobility is high, since the TFT driving capability is improved, it is possible to reduce the size of the TFT, the size of a transistor using amorphous silicon as a conventional active layer (W / L = 34 / 10μm) compared to,
1/8以下のサイズ(W/L=8/5μm)に縮小することができる。 It can be reduced to 1/8 or less of the size (W / L = 8 / 5μm). 更には、高品質の能動層であるので、トランジスタOFF時のリーク電流も少なく、そのぶん補助容量の面積も1/3以下に縮小することができる。 Furthermore, since an active layer of high quality, leak current less when the transistor is OFF, can be reduced to 1/3 or less the area of ​​the correspondingly auxiliary capacitor.

【0061】具体的には、サイズ2.4型で、画素ピッチ:50.0(H)μm×1500(V)μm、画素数:23万ドット(320×3(RGB)×240) [0061] Specifically, 2.4-inch size, pixel pitch: 50.0 (H) μm × 1500 (V) μm, the number of pixels: 230,000 dots (320 × 3 (RGB) × 240)
と、従来型のパネルに比べて3倍以上の高密度画素を有しながらも、55%という高開口率(従来比:1.5 If, while having a more than three times higher density pixels as compared with conventional panels, high aperture ratio of 55% (conventional ratio: 1.5
倍)のものを得ることができ、高輝度化を実現できる。 You can get what times), it is possible to realize a high luminance.
以上の実施形態は以下のように変更してもよく、その場合でも同様の作用、効果を得ることができる。 Above embodiments may be modified as follows, can be obtained the same effects even if, effect.

【0062】1)Wシリサイド膜2に代えて、非結晶質シリコン膜や多結晶シリコン膜などの半導体膜を用いる。 [0062] 1) in place of the W silicide layer 2, a semiconductor film such as amorphous silicon film or polycrystalline silicon film. これらのシリコン膜には不純物がドープされていてもよい。 Impurities These silicon film may be doped. このように、導電性膜又は半導体膜を用いることにより、この熱吸収膜に電圧を印加することで、TF Thus, by using a conductive film or a semiconductor film, by applying a voltage to the heat absorbing film, TF
Tを、LSIに用いられるMOSトランジスタのように4端子デバイスとして動作させて、しきい値電圧をコントロールできると共に、ガラス基板を用いた場合には、 The T, is operated as a 4-terminal device like a MOS transistor used to the LSI, if it is possible control the threshold voltage, using a glass substrate,
基板内のイオンを静電的にシールドするため、ガラス基板内のイオンによるトランジスタの特性劣化及び可動イオンが形成する電位によるTFTへの悪影響を防止することができる。 For shielding electrostatically ions in the substrate, it is possible to prevent an adverse effect on the TFT according to the potential of the ion due to the characteristic degradation and mobile ions of the transistor in the glass substrate is formed.

【0063】2)Wシリサイド膜2に代えて、MoSi [0063] 2) in place of the W silicide film 2, MoSi
2 、TiSi 2 、TaSi 2 、CoSi 2などの高融点金属シリサイド、その他、W、Mo、Co、Cr、Ti、T 2, TiSi 2, TaSi 2, refractory metal silicide such as CoSi 2, other, W, Mo, Co, Cr , Ti, T
aなどの高融点金属を用いてもよい。 It may be used high-melting metal such as a. 更には、使用温度が低い場合には(約450℃以下)、AlやAuなどのいわゆる低融点金属を用いてもよい。 Furthermore, when using temperature is low (about 450 ° C. or less), it may be used so-called low-melting-point metal such as Al or Au. Wシリサイド膜も含めて、これらの金属膜は、光を通さない性質を有しているので、以下の通りの効果を有する。 W silicide film is also included, these metal films, because it has a property impervious to light, has the effect of following.

【0064】a)光の散乱を防止すると共に液晶セルに斜めから入ろうとする不要な光を遮るので、LCDデバイスとしてコントラストが高くなる。 [0064] Since block the unwanted light trying to enter obliquely from the liquid crystal cell thereby preventing scattering of a) light, the contrast becomes higher as the LCD device. b)TFTに入ろうとする光を遮るので、光によるリーク電流を減少させてTFTとしての特性を向上させると共に光によるTFT自身の劣化を防止する。 Since block light you try to enter b) TFT, reduces the leakage current due to light to prevent degradation of the TFT itself due to light improves the characteristics of the TFT.

【0065】3)工程4において、非晶質シリコン膜を減圧CVD法により、例えば、モノシランガスを用い、 [0065] 3) in step 4, by the amorphous silicon film pressure CVD method, for example, using a monosilane gas,
温度580℃で堆積させる。 It is deposited at a temperature of 580 ℃. これにより、非晶質シリコン膜4aは微結晶を含んだ膜となる。 Thereby, the amorphous silicon film 4a becomes a film containing microcrystals. 微結晶を含んだ非晶質シリコン膜を固相成長法により多結晶化することにより、結晶粒径が小さくなるぶん移動度は若干低下するが、結晶成長を短時間で終えることができる。 By polycrystalline by solid phase growth method, an amorphous silicon film containing microcrystals, Bun mobility grain size decreases but slightly reduced, can be completed in a short time crystal growth.

【0066】4)工程4において、非晶質シリコン膜4 [0066] 4) In step 4, the amorphous silicon film 4
aを減圧CVD法、プラズマCVD法によらず、常圧C Reduced pressure CVD method a, regardless of the plasma CVD method, atmospheric pressure C
VD法、光励起CVD法、蒸着法、EB(Electron Bea VD method, photo-excited CVD method, a vapor deposition method, EB (Electron Bea
m)蒸着法、MBE(Molecular Beam Epitaxy)法、スパッタ法からなるグループの内のいずれか一つの方法によって形成する。 m) deposition method, MBE (Molecular Beam Epitaxy) method, formed by any one of methods of the group consisting of sputtering. 5)多結晶シリコン膜4のチャネル領域に相当する部分に不純物をドーピングして多結晶シリコンTFTのしきい値電圧(Vth)を制御する。 5) to control a threshold voltage (Vth) of the polycrystalline silicon film 4 with an impurity in a portion corresponding to the channel region is doped polycrystalline silicon TFT. 固相成長法で形成した多結晶シリコンTFTにおいては、Nチャネルトランジスタではディプレッション方向にしきい値電圧がシフトし、Pチャネルトランジスタではエンハンスメント方向にしきい値電圧がシフトする傾向にある。 In the polycrystalline silicon TFT formed by solid phase growth method, shifts the threshold voltage in the depletion direction in N-channel transistor, there is a tendency to shift the threshold voltage in the enhancement direction by P-channel transistor. また、水素化処理を行った場合には、その傾向がより顕著となる。 Also, when performing hydrotreating, the tendency becomes more remarkable. このしきい値電圧のシフトを抑えるには、チャネル領域に不純物をドーピングすればよい。 To suppress the shift of the threshold voltage, it may be doped with an impurity in the channel region.

【0067】6)前記工程5に代えて以下の工程を行う。 [0067] 6) performs the following steps in place of the step 5. 工程5a:電気炉により、窒素(N 2 )雰囲気中、温度600℃程度で約20時間の熱処理を行うことにより、 Step 5a: an electric furnace in a nitrogen (N 2) atmosphere, by heat treatment of about 20 hours at a temperature of about 600 ° C.,
前記非晶質シリコン膜4aを固相成長させて多結晶シリコン膜4を形成する。 The amorphous silicon film 4a to form a polycrystalline silicon film 4 by solid phase growth. 7)工程5aで形成したこの多結晶シリコン膜4は、膜を構成する結晶に転位等の欠陥が多く存在するとともに、結晶間に非晶質部分が残っている可能性があり、リーク電流が多くなる危惧がある。 7) Step 5a polycrystalline silicon film 4 formed in the well as there are many defects such as dislocations in the crystal that constitutes the film, there may remain amorphous portion between crystal, leakage current there is increased concern.

【0068】そこで、工程5aの後、基板1をRTA法又はレーザーアニール法により急速加熱し、多結晶シリコン膜2の膜質を改善する。 [0068] Therefore, after the step 5a, the substrate 1 is rapidly heated by an RTA method or a laser annealing method, to improve the quality of the polycrystalline silicon film 2. 8)工程1や工程7において、スパッタ法以外のPVD 8) In step 1 and step 7, PVD of a method other than sputtering
方法(真空蒸着法、イオンプレーティング法、イオンビームデポジション法、クラスターイオンビーム法など) The method (vacuum evaporation, ion plating, ion beam deposition method, a cluster ion beam method, etc.)
を用いて、Wシリサイド膜2、6bを形成する。 It is used to form a W silicide film 2,6B. この場合にも、前記したスパッタ法の場合と同様な理由により、Wシリサイド(WSi X )の組成をX>2に設定する。 Also in this case, for the same reason as in the case of the above-described sputtering, setting the composition of the W silicide (WSi X) to X> 2.

【0069】9)工程1や工程7において、CVD法を用いてWシリサイド膜2、6bを形成する。 [0069] 9) In step 1 and step 7, to form a W silicide film 2,6b by CVD. そのソースガスとしては、六フッ化タングステン(WF 6 )とシラン(SiH 4 )を用いればよい。 As the source gas, it may be used tungsten hexafluoride (WF 6) and silane (SiH 4). 成膜温度は、350〜 The film forming temperature is, 350
450℃前後とする。 450 ℃ to front and rear. この場合にも、前記したスパッタ法の場合と同様な理由により、Wシリサイド(WS In this case, for the same reason as in the case of the above-described sputtering, W silicide (WS
i X )の組成をX>2に設定する。 The composition of X) is set to X> 2. CVD法はPVD法に比べ、段差被覆性が優れているため、Wシリサイド膜の膜厚をより均一にすることができる。 CVD method compared to the PVD method, since the step coverage is excellent, it is possible to make the thickness of the W silicide film more uniform.

【0070】10)プレーナ型だけでなく、逆プレーナ型、スタガ型、逆スタガ型などあらゆる構造の多結晶シリコンTFTに適用する。 [0070] 10) but also planar, opposite planar type, stagger type, applied to the polycrystalline silicon TFT of any structure such as an inverted staggered. 11)多結晶シリコンTFTだけでなく、絶縁ゲート型半導体素子全般に適用する。 11) as well as polycrystalline silicon TFT, it is applied to the insulated gate semiconductor device in general. また、太陽電池や光センサなどの光電変換素子、バイポーラトランジスタ、静電誘導型トランジスタ(SIT:Static Induction Transist The photoelectric conversion element such as solar cells and light sensors, bipolar transistors, static induction transistor (SIT: Static Induction Transist
or)などの多結晶シリコン膜を用いるあらゆる半導体装置に適用する。 or) using a polycrystalline silicon film, such as applied to any semiconductor device.

【0071】 [0071]

【発明の効果】本発明にあっては、以下の通りの優れた効果を奏する。 In the present invention exhibits superior effect of following. 1)熱吸収膜の存在により、不純物領域の活性化状態が均一で優れた品質の半導体装置を得ることができる。 1) The presence of the heat absorbing film can be activated state of the impurity region to obtain a superior quality semiconductor device uniform. 2)良質な半導体膜を有する半導体装置を短時間で得ることができる。 2) it is possible to obtain a semiconductor device having a high-quality semiconductor film in a short time.

【0072】3)特性が均一で且つ優れた品質の半導体装置を画素駆動用素子や周辺駆動回路用素子として用いることにより、表示性能に優れたLCDデバイスなどの表示装置を提供することができる。 [0072] 3) characteristics by the use as a uniform and excellent pixel driving element of the semiconductor device of the quality and the peripheral driver circuit elements, it is possible to provide a display device, such as a superior LCD devices display performance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明を具体化した一実施例の製造工程を説明するための断面図である。 1 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図2】本発明を具体化した一実施例の製造工程を説明するための断面図である。 2 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図3】本発明を具体化した一実施例の製造工程を説明するための断面図である。 3 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図4】本発明を具体化した一実施例の製造工程を説明するための断面図である。 Is a sectional view for explaining a manufacturing process of an embodiment embodying the present invention; FIG.

【図5】本発明を具体化した一実施例の製造工程を説明するための断面図である。 5 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図6】本発明を具体化した一実施例の製造工程を説明するための断面図である。 6 is a sectional view for explaining a manufacturing process of an embodiment of the present invention is embodied.

【図7】本発明を具体化した一実施例の製造工程を説明するための断面図である。 7 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図8】本発明を具体化した一実施例の製造工程を説明するための断面図である。 8 is a cross-sectional view for explaining the manufacturing process of one embodiment of the present invention has been materialized.

【図9】本発明を具体化した一実施例の製造工程を説明するための断面図である。 9 is a sectional view for explaining the manufacturing steps of one embodiment of the present invention has been materialized.

【図10】本発明を具体化した一実施例の製造工程を説明するための断面図である。 Is a sectional view for explaining a manufacturing process of an embodiment embodying the present invention; FIG.

【図11】LCDの画素部の製造方法を説明するための概略断面図である。 11 is a schematic sectional view for explaining the manufacturing method of the LCD pixel portion.

【図12】アクティブマトリクス方式LCDのブロック構成図である。 12 is a block diagram of an active matrix type LCD.

【図13】画素の等価回路図である。 13 is an equivalent circuit diagram of the pixel.

【図14】エキシマレーザーアニール装置の構成図である。 14 is a block diagram of an excimer laser annealing device.

【図15】RTA装置の構成図である。 FIG. 15 is a configuration diagram of an RTA apparatus.

【図16】従来例の製造工程を説明するための断面図である。 16 is a cross-sectional view for explaining a conventional example of a manufacturing process.

【図17】従来例の製造工程を説明するための断面図である。 17 is a sectional view for explaining a conventional example of a manufacturing process.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 絶縁基板 2 Wシリサイド膜(熱吸収膜) 3 絶縁性薄膜(絶縁膜) 4 多結晶シリコン膜(半導体膜) 5 LTO膜(ゲート絶縁膜) 6 ゲート電極 9 不純物領域 1 insulating substrate 2 W silicide film (heat absorbing film) 3 insulating thin film (insulating film) 4 polycrystalline silicon film (semiconductor film) 5 LTO film (gate insulating film) 6 gate electrode 9 impurity regions

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 627G (72)発明者 森本 佳宏 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 米田 清 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 6 identification symbol Agency in the docket number FI technology display location H01L 29/78 627G (72) inventor Yoshihiro Morimoto Osaka Prefecture Moriguchi Keihanhondori 2-chome No. 5 No. 5 Sanyo electric Co., Ltd. in the (72) inventor Kiyoshi Yoneda Osaka Prefecture Moriguchi Keihanhondori 2-chome No. 5 No. 5 Sanyo electric Co., Ltd. in

Claims (17)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に形成された熱吸収膜と、この熱吸収膜の上に形成された半導体膜と、この半導体膜の上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体膜に形成された不純物領域とを具備したことを特徴とする半導体装置。 And 1. A heat absorbing film formed on a substrate, a semiconductor film formed on the heat absorbing film, a gate electrode formed through a gate insulating film over the semiconductor film, wherein wherein a provided with the impurity region formed in the semiconductor film.
  2. 【請求項2】 前記熱吸収膜と半導体膜との間に絶縁膜を形成したことを特徴とする請求項1に記載の半導体装置。 2. A semiconductor device according to claim 1, characterized in that an insulating film is formed between the heat absorption layer and the semiconductor film.
  3. 【請求項3】 前記熱吸収膜を前記半導体膜にほぼ対応して設けたことを特徴とする請求項1又は2に記載の半導体装置。 3. A semiconductor device according to claim 1 or 2, characterized in that the heat absorption layer is provided substantially corresponds to the semiconductor film.
  4. 【請求項4】 前記熱吸収膜が、金属などの導電物質又はシリコンなどの半導体物質であることを特徴とした請求項1乃至3のいずれか1項に記載の半導体装置。 Wherein said heat absorbing film, the semiconductor device according to any one of claims 1 to 3 characterized in that it is a semiconductor material such as a conductive material or silicon, such as metals.
  5. 【請求項5】 前記熱吸収膜が遮光性を有することを特徴とした請求項1乃至4のいずれか1項に記載の半導体装置。 5. A semiconductor device according to any one of claims 1 to 4 characterized in that the heat absorption layer has a light shielding property.
  6. 【請求項6】 前記基板が透明基板であることを特徴とした請求項1乃至5のいずれか1項に記載の半導体装置。 6. The semiconductor device according to any one of claims 1 to 5 characterized in that said substrate is a transparent substrate.
  7. 【請求項7】 請求項1乃至6のいずれか1項に記載の半導体装置を、画素駆動用素子及び周辺駆動回路用素子のうち少なくとも一方の素子としてとして用いることを特徴とした表示装置。 7. A display device characterized by using as the as least one element of the semiconductor device, the pixel driving element and a peripheral driver circuit device according to any one of claims 1 to 6.
  8. 【請求項8】 基板上に、熱吸収膜を介して、トランジスタの能動層としての半導体膜を設け、この半導体膜に設けられた不純物領域を熱処理して活性化したことを特徴とする半導体装置の製造方法。 8. A substrate, via the heat absorbing film, provided a semiconductor film as an active layer of a transistor, wherein a activated by heat treating the impurity region provided in the semiconductor film the method of production.
  9. 【請求項9】 透明基板上に熱吸収膜を形成する工程と、 この熱吸収膜の上に半導体膜を形成する工程と、 この半導体膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、 前記半導体膜に不純物領域を形成する工程と、 この不純物領域を熱処理して活性化する工程と、を含むことを特徴とした半導体装置の製造方法。 A step 9. forming a heat absorbing film on a transparent substrate, forming a semiconductor film on the heat absorbing film on top of the semiconductor film, forming a gate electrode via a gate insulating film step and said forming an impurity region in the semiconductor film, a manufacturing method of a semiconductor device and a step, the activating by heat-treating this impurity region.
  10. 【請求項10】 透明基板上に熱吸収膜を形成する工程と、 この熱吸収膜を所定形状に加工する工程と、 前記熱吸収層を絶縁膜で覆う工程と、 前記絶縁膜の上にトランジスタの能動層としての半導体膜を形成する工程と、 この半導体膜の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、 前記半導体膜に不純物領域を形成する工程と、 この不純物領域を熱処理して活性化する工程と、を含むことを特徴とした半導体装置の製造方法。 10. A process for forming a heat absorbing film on a transparent substrate, a step of processing the heat absorbing film into a predetermined shape, a step of covering the heat-absorbing layer with an insulating film, a transistor on the insulating film forming a semiconductor film as an active layer of, on the semiconductor film, forming a gate electrode via a gate insulating film, forming an impurity region in the semiconductor film, the impurity regions method of manufacturing a semiconductor device comprising the the steps of activating and heat-treated.
  11. 【請求項11】 前記半導体膜は、非晶質シリコン膜を熱処理して多結晶化したものであることを特徴とした請求項8乃至10のいずれか1項に記載の半導体装置の製造方法。 Wherein said semiconductor film is a method of manufacturing a semiconductor device according to any one of claims 8 to 10 characterized in that is obtained by multi-crystallized through the heat treatment of the amorphous silicon film.
  12. 【請求項12】 前記熱処理は、レーザーアニール法により行うことを特徴とした請求項11に記載のを含むことを特徴とした半導体装置の製造方法。 12. The heat treatment method of a semiconductor device characterized in that it comprises from claim 11 characterized by performing the laser annealing.
  13. 【請求項13】 前記熱吸収膜が、金属などの導電物質又はシリコンなどの半導体物質であることを特徴とした請求項8乃至12のいずれか1項に記載の半導体装置の製造方法。 Wherein said heat absorbing film, a manufacturing method of a semiconductor device according to any one of claims 8 to 12 characterized in that it is a semiconductor material such as a conductive material or silicon, such as metals.
  14. 【請求項14】 前記熱吸収膜が遮光性を有することを特徴とした請求項8乃至13のいずれか1項に記載の半導体装置の製造方法。 14. The method of manufacturing a semiconductor device according to any one of claims 8 to 13 characterized in that the heat absorption layer has a light shielding property.
  15. 【請求項15】 前記熱処理としてRTA法(Rapid Th 15. RTA method as the heat treatment (Rapid Th
    ermal Annealing)を用いることを特徴とした請求項8 Claim and characterized by using the ermal Annealing) 8
    乃至14のいずれか1項に記載の半導体装置の製造方法。 To a method of manufacturing a semiconductor device according to any one of 14.
  16. 【請求項16】 前記RTA法の熱源としてキセノンアークランプを用いたことを特徴とする請求項15に記載の半導体装置の製造方法。 16. The method according to claim 15, characterized by using a xenon arc lamp as a heat source of the RTA method.
  17. 【請求項17】 請求項8乃至16のいずれか1項に記載の半導体装置の製造方法によって製造した半導体装置を、画素駆動用素子及び周辺駆動回路用素子のうち少なくとも一方の素子として用いることを特徴とした表示装置の製造方法。 17. The semiconductor device manufactured by the manufacturing method of a semiconductor device according to any one of claims 8 to 16, the use as at least one of elements of the pixel driving element and a peripheral driver circuit elements method of manufacturing a display device characterized.
JP19997995A 1995-08-04 1995-08-04 Semiconductor device, manufacture thereof, display device and manufacture of the display device Pending JPH0951099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19997995A JPH0951099A (en) 1995-08-04 1995-08-04 Semiconductor device, manufacture thereof, display device and manufacture of the display device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP19997995A JPH0951099A (en) 1995-08-04 1995-08-04 Semiconductor device, manufacture thereof, display device and manufacture of the display device
US08677424 US5771110A (en) 1995-07-03 1996-07-02 Thin film transistor device, display device and method of fabricating the same
KR19960026820A KR100375289B1 (en) 1995-07-03 1996-07-03 The semiconductor device and display device and a method for their preparation
US09056604 US6500704B1 (en) 1995-07-03 1998-04-08 Semiconductor device, display device and method of fabricating the same
KR20000046550A KR100376905B1 (en) 1995-07-03 2000-08-11 A semiconductor device and a display, and a method for manufacturing thereof
US09813866 US6790714B2 (en) 1995-07-03 2001-03-22 Semiconductor device, display device and method of fabricating the same
US10917394 US7084052B2 (en) 1995-07-03 2004-08-13 Semiconductor device, display device and method of fabricating the same

Publications (1)

Publication Number Publication Date
JPH0951099A true true JPH0951099A (en) 1997-02-18

Family

ID=16416770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19997995A Pending JPH0951099A (en) 1995-08-04 1995-08-04 Semiconductor device, manufacture thereof, display device and manufacture of the display device

Country Status (1)

Country Link
JP (1) JPH0951099A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537864B1 (en) 1999-10-19 2003-03-25 Sanyo Electric Co., Ltd. Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film
US6830616B1 (en) 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830616B1 (en) 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
US7300826B2 (en) 1997-02-10 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
US6537864B1 (en) 1999-10-19 2003-03-25 Sanyo Electric Co., Ltd. Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film

Similar Documents

Publication Publication Date Title
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US6169292B1 (en) Thin film type monolithic semiconductor device
US5508216A (en) Thin film transistor, solid device, display device and manufacturing method of a thin film transistor
US6020224A (en) Method for making thin film transistor
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
US5696011A (en) Method for forming an insulated gate field effect transistor
US6204519B1 (en) Thin film semiconductor device
US5953598A (en) Thin film transistor and fabrication process of the same
US20030201442A1 (en) Semiconductor device and method for fabricating the same
US5837568A (en) Manufacturing method of semiconductor devices
US5471330A (en) Polysilicon pixel electrode
US6569716B1 (en) Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal
US6566179B2 (en) Method of manufacturing a transistor
US5306651A (en) Process for preparing a polycrystalline semiconductor thin film transistor
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US20040110329A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
US5834827A (en) Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US6569720B2 (en) Method for fabricating thin-film transistor
JPH10189998A (en) Thin-film semiconductor device for display and its manufacture
US6335232B1 (en) Method of manufacturing a thin film transistor
JPH10104659A (en) Production of polycrystalline silicon thin-film transistor
US6838698B1 (en) Semiconductor device having source/channel or drain/channel boundary regions
US5733793A (en) Process formation of a thin film transistor
JPH0792500A (en) Semiconductor device
Aoyama et al. Inverse staggered poly-Si and amorphous Si double structure TFT's for LCD panels with peripheral driver circuits integration