JPH0934596A - Portable information processor - Google Patents

Portable information processor

Info

Publication number
JPH0934596A
JPH0934596A JP19929595A JP19929595A JPH0934596A JP H0934596 A JPH0934596 A JP H0934596A JP 19929595 A JP19929595 A JP 19929595A JP 19929595 A JP19929595 A JP 19929595A JP H0934596 A JPH0934596 A JP H0934596A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
means
storage
step
processing apparatus
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19929595A
Other languages
Japanese (ja)
Inventor
Akihiko Hamamoto
Shigehiro Kadota
昭彦 濱本
茂宏 門田
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To extend the life of battery driving time and to optimize power consumption. SOLUTION: The processing time required for the transfer from an internal main memory 19 to an HD 26a at the time of 0V suspend is predicted from the memory size α of the internal main memory 19 by the main CPU 9 of a BIOSROM 8. The power characteristic β of the HD 26a is predicted by a BIOSI/F task to be executed in a sub-CPU 14 and a battery remaining amount detection task. A discriminating reference value (%) discriminating whether battery remaining amount is lowered or not is determined based on the both of the predicted values.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は携帯型情報処理装置に関し、より詳しくは、必要に応じて電源の供給を一時停止するサスペンド機能と電源を再びオンしたときに即座に以前の状態に復帰するレジューム機能とを備えたノート型パーソナルコンピュータ(以下、「ノートパソコン」という)等の携帯型情報処理装置に関する。 Relates to a portable type information processing apparatus the invention BACKGROUND OF THE INVENTION, and more particularly, to return to a previous state immediately upon re-enable Suspend and Supply to temporarily stop the supply of power if necessary a notebook personal computer that includes a resume function (hereinafter, referred to as a "laptop") relates to a portable information processing apparatus such as a.

【0002】 [0002]

【従来の技術】従来より、ノートパソコン等のバッテリ(電池)駆動可能な携帯型情報処理装置において、長時間に亙って動作が可能となるように、必要に応じて電源の供給を一時停止するサスペンド処理を内蔵した省電力形の携帯型情報処理装置が開発され、市販されている。 Conventionally, in the battery (batteries) drivable portable information processing apparatus such as a notebook computer, so as to allow operation over a long period of time, suspend the supply of power as needed portable information processing apparatus of the power saving type which incorporates a suspension process that has been developed and are commercially available.

【0003】上記サスペンド処理としては、内部メモリの情報をハードディスク等の外部記憶装置に保存してメモリに対する電力供給を停止する0Vサスペンドと、内部メモリに微小電力を供給して該内部メモリに格納されたデータを保護する5Vサスペンドとが知られている。 [0003] As the suspend process is storing information in the internal memory and 0V suspend stopping the power supply to the memory and stored in an external storage device such as a hard disk, to the internal memory by supplying a minute power to the internal memory It was 5V and suspend are known to protect the data.
また、サスペンド状態への移行は、スイッチなどの押下や表示パネルの開閉等により使用者が意識的にサスペンドする方式とバッテリ残量の残量率低下を検知して自動的にサスペンドするローローサスペンド方式とが知られている。 Also, transition to the suspended state, Low Low suspend system that automatically suspend detects a decrease residual rate of the system and the remaining battery capacity for the user to suspend consciously by opening or closing the pressing and the display panel such as a switch door are known.

【0004】さらに、近年、この種の携帯型情報処理装置においても、デスクトップ型パソコンのように、演算処理部の高速化や内部メモリ或いは外部記憶装置の容量増大化が行われた機種も既に開発されている。 [0004] Further, in recent years, even in the portable information processing apparatus of this kind, as a desktop personal computer, have already developed speed and the internal memory or the capacity increase in the external storage device of the arithmetic processing unit is performed models It is.

【0005】ところで、このような携帯型情報処理装置において、特に0Vサスペンド方式で前記ローローサスペンドを行う場合、バッテリ容量の残量率低下の検知基準となる判断基準値(%)としては、内部メモリに記憶されているメモリ情報を確実に外部記憶装置に格納することができる程度の値に設定しなければならない。 [0005] In such a portable information processing apparatus, especially when performing the Low Low suspend 0V suspend mode, the detection reference becomes the criterion value of the drop remaining rate of the battery capacity as (%), the internal memory It must be set to a value enough to be stored securely in the external storage device memory information stored in the. すなわち、上記携帯型情報処理装置においては、少なくともサスペンド処理中に消費電力が低下して内部メモリからの外部記憶装置への転送に支障が生じることは避けなければならず、また使用者が短時間使用を繰り返すことも考慮する必要がある。 That is, the in the portable information processing apparatus has to be avoided that a trouble in the transfer to the external storage device from the internal memory to decrease power consumption in at least suspend process occurs, also the user a short time repeating the use must also be considered. したがって、携帯型情報処理装置の消費電力はその使用態様により異なるものの、前記判断基準値(%)は消費電力の最も大きい場合を想定し且つ安全率を考慮した消費電力的に余裕を持った所定値(固定値)に設定され、前記バッテリ容量の残量率(%)が該判断基準値(%)より小さな値になったときにサスペンド状態に移行し、所定のサスペンド処理を行っている。 Therefore, although the power consumption of a portable information processing apparatus differs by its use aspects, the criterion value (%) had a greatest when assumed and power to margin in consideration of the safety factor of the power given is set to a value (fixed value), the remaining rate of the battery capacity (%) is shifted to the suspension state when it is smaller than the criterion value (%), and performs a predetermined suspend process.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、上記0 The object of the invention is to be Solved However, the above-mentioned 0
Vサスペンド方式は、内部メモリのデータを外部記憶装置に格納するのでデータ保存性に優れ、さらに内部メモリへの電源供給を停止しているのでバッテリ寿命が延命化するという利点は有するものの、メモリ容量が大きくなるにつれてサスペンド処理やレジューム処理に要する時間が長くなるという問題点があった。 V Suspend method is excellent in the data storage property since storing the data in the internal memory to the external storage device, but since the further stops power supply to the internal memory battery life has the advantage of extended life, memory capacity there was a problem that the time required for the suspend process and resume process becomes longer as the increase.

【0007】図19は外部記憶装置が駆動を停止しているスタンバイ状態から定速回転となって読み書き可能なアイドル状態に到達するまでの電流特性を示したものであり、A、Bは共に外部記憶装置の記憶容量が200メガバイトの場合を示し、Cは外部記憶装置の記憶容量が500メガバイトの場合を示している。 [0007] Figure 19 is shows the current characteristics from the standby state external storage device has stopped driving to reach the writable idle becomes constant rotation, A, B are both external storage capacity of the storage device indicates a case of 200 megabytes, C is the storage capacity of the external storage device indicates the case of 500 megabytes. また、AとBとは前記記憶容量は同一であるが、外部記憶装置のディスク回転速度や動作クロックが異なる場合である。 Further, although A and B the storage capacity is the same, a case where the disk rotation speed and the operating clock of the external storage device are different.

【0008】この図19に示すように、消費電力は記憶容量やディスク回転速度或いは動作クロックの相違によりかなり異なり、記憶容量が大きい程大きな消費電力を要することが判る。 [0008] As shown in FIG. 19, the power consumption is quite different due to the difference in storage capacity and disk rotation speed or operation clock, it is understood that requires a large power consumption as large storage capacity.

【0009】また、図20はサスペンド処理(0Vサスペンド)の所要時間と内部メモリの有する記憶容量との関係を示した図である。 [0009] FIG. 20 is a diagram showing the relationship between the storage capacity has required a time and the internal memory of the suspend process (0V Suspend).

【0010】この図20から明らかなように、内部メモリの記憶容量が大きくなるに連れてサスペンド処理に要する所要時間が増大してゆき、サスペンド処理時間は内部メモリのメモリサイズによって大きな影響を受けることが判る。 [0010] FIG 20 As is apparent from, as the storage capacity of the internal memory is increased so on are increased time required to suspend process, the suspension process time significantly affected by the memory size of the internal memory It is seen. そして、これら消費電力や所要時間についてはレジューム処理においても同様の傾向を有する。 Then, with a similar tendency in the resume processing for these power and time required.

【0011】このような状況下、ローローサスペンド方式で0Vサスペンドを行う場合、上述した基準で前記判断基準値(%)を設定すると、残量に余裕があるにもかかわらずサスペンド状態に移行することとなる。 [0011] Under such circumstances, when performing 0V suspend Low Low suspend mode, setting the determination reference value in the reference mentioned above (%), even though it moves to the suspended state can afford the remaining to become. 例えば、最も消費電力が大きい場合を想定し且つ安全率を加味することにより、ローローサスペンドの判断基準値(%)は、一般に残量率(%)が18%程度に設定され、斯かる残量率(%)でもって、すなわち18%前後のバッテリ容量を残してサスペンド状態に移行することとなる。 For example, by adding the assumed and safety factor where most power consumption is large, the criterion value of the Low Low Suspend (%) is generally the remaining ratio (%) is set to about 18%, such remaining with a rate (%), i.e., leaving a battery capacity of around 18% so that the transitions to the suspended state. このため、バッテリで駆動する上記携帯型情報処理装置においては、バッテリ駆動での動作時間が短くなるばかりか、充電・放電を繰り返すことにより、見かけ上のバッテリ駆動時間が減少する所謂メモリ効果現象が生じるという問題点があった。 Therefore, in the portable information processing apparatus driven by a battery, not only the operation time in the battery is shortened by repeating the charging and discharging, a so-called memory effect phenomenon battery life the apparent decrease there is a problem that arises points.

【0012】図21は、判断基準値(%)をパラメータとしてバッテリ電圧(V)と時間(t)との関係を示した放電特性図であり、横軸が時間(t)、縦軸がバッテリ電圧(V)を示している。 [0012] Figure 21 is a discharge characteristic diagram showing the relationship of the battery voltage criterion value (%) as a parameter (V) and time (t), the horizontal axis the time (t), the vertical axis indicates the battery shows the voltage (V). 破線は判断基準値が18% The dashed line is the criterion value 18%
の場合、実線は判断基準値が7%の場合の放電特性を示している。 For, the solid line determination reference value indicates the discharge characteristics when 7%.

【0013】この図21から判るように、例えば、電力消費が少ない使用状態を対象とし判断基準値(%)を7 [0013] As can be seen from FIG. 21, for example, the criterion value intended for low use state power consumption (%) 7
%に設定したときは、実線で示すように、バッテリ電圧Vは自然な状態で徐々に低下して行くのに対し、判断基準値(%)を18%に設定したときは、判断基準値(%)である18%前後で充放電が繰り返される結果、 When set to%, as shown by the solid line, while the battery voltage V gradually decreases in a natural state, when the set criterion value (%) to 18%, the criterion value ( %) and a 18% results charge and discharge are repeated before and after,
充電終了後、短時間の放電でバッテリ電圧Vが階段状に低下するメモリ効果現象が生じる。 After charging, the memory effect phenomenon battery voltage V decreases stepwise occurs in a short time of discharge. このため数十サイクル程度しか使用していないにも拘わらず、使用者はバッテリ寿命と判断してバッテリ交換する可能性があり、使い勝手が悪くなるという問題点があった。 Thus despite not using only about several tens of cycles, the user may be battery replacement is determined that battery life, there is a problem that usability is deteriorated.

【0014】一方、5Vサスペンド方式は、内部メモリにメモリ情報が残存しているためサスペンド処理を実行するためのメモリ情報の保存処理を必要とせず、しかもレジューム処理においても上述の如く内部メモリにメモリ情報が既に存在しており、したがってサスペンド処理やレジューム処理へのアクセスを高速で行うことができるという利点を有するものの、前記内部メモリに格納されたメモリ情報を保持するために常時通電する必要があり、バックアップしているバッテリの寿命が短くなり、 [0014] On the other hand, 5V suspend scheme, memory in the internal memory without requiring storage processing of the memory information for executing the suspend process for the memory information is left, yet the internal memory as described above also in the resume process information already exists, thus although access to suspend process and resume process has the advantage that it can be performed at high speed, it is necessary to constantly energized to hold the memory information stored in the internal memory , the life of the battery that you are backing up becomes shorter,
しかもサスペンド状態を長時間持続した場合に前記バッテリの残量が無くなったときは前記メモリ情報が消去されるという問題点があった。 Moreover there is a problem that when the remaining capacity of the battery runs out when long-lasting the suspended state the memory information is erased.

【0015】このように、従来のサスペンド方式においては、0Vサスペンド方式を採用する場合であっても5 [0015] Thus, in the conventional suspension system, 5 even when adopting the 0V suspension system
Vサスペンド方式を採用する場合であっても一長一短であり、従来よりより効果的に消費電力を節約すると共に電池駆動時間の延命化やサスペンド・レジューム処理の高速化が望まれていた。 An advantages and disadvantages even when employing the V suspend mode, life and speed of the suspend resume processing of battery life has been desired together with saving power consumption more effectively than before.

【0016】本発明はこのような事情に鑑みなされたものであって、本発明のうち請求項1乃至請求項9記載の発明は、メモリ効果現象を抑制してバッテリ駆動時間の延命化を図ると共に消費電力を最適なものとする携帯型情報処理装置を提供することを目的とし、請求項10乃至請求項15は、サスペンド処理及びレジューム処理を高速化することによりこれらの所要時間を短縮化し、低消費電力化を実現した携帯型情報処理装置を提供することを目的とする。 [0016] The present invention has been made in view of such circumstances, the invention of claims 1 to 9, wherein of the present invention, achieve longevity of battery life by suppressing the memory effect phenomenon power consumption is an object to provide a portable information processing apparatus to optimum with, claims 10 to 15 shortening these time required by the speed of the suspend process and resume process, and to provide a portable information processing apparatus that realizes low power consumption.

【0017】 [0017]

【課題を解決するための手段】上記目的を達成するために本発明のうち請求項1記載の発明は、装置本体に電源を供給するバッテリと、通電状態で記憶内容を保持する第1の記憶手段と、非通電状態で記憶内容を保持する第2の記憶手段と、前記通電状態のときに前記第1の記憶手段に記憶された記憶内容を前記第2の記憶手段に転送する転送手段と、前記バッテリの残容量を検出する残容量検出手段と、前記残容量検出手段の検出結果により前記バッテリの残容量が第1の所定基準値より低下したことを検出したときは前記転送手段による前記記憶内容の転送後に非通電状態とする通電停止手段とを備えた携帯型情報処理装置において、前記転送手段の処理時間を予測する第1の予測手段と、前記第2の記憶手段のの電力特性を予測する第 According to one aspect of the present invention in order to achieve the above object In order to achieve the above, a first memory for holding a battery for supplying power to the apparatus body, the memory contents when the power is means, second storage means for retaining stored contents in a non-energized state, and transfer means for transferring said first stored memory contents in the storage means when the energized state in the second storage means a remaining capacity detecting means for detecting a remaining capacity of the battery, when the remaining capacity of the battery by the detection result of the remaining capacity detection means detects that falls below the first predetermined reference value said by the transfer means a portable information processing apparatus that includes a power supply stop means for the non-conductive state after the transfer of the contents, the power characteristics of the first prediction means and said second storage means for predicting the processing time of the transfer means the first to predict the の予測手段とを備え、前記残容量検出手段は、前記第1及び第2の予測手段の予測結果に基づいて前記第1の所定基準値を設定する基準値設定手段を有していることを特徴としている。 And a prediction unit, the remaining capacity detection means, that it has a reference value setting means for setting the first predetermined reference value based on the prediction result of said first and second prediction means It is characterized.

【0018】ここで、上記第1の記憶手段及び第2の記憶手段は、発明の実施の形態では、夫々内部メインメモリ及び外部記憶装置としてのハードディスクが使用される。 [0018] Here, the first storage means and second storage means, in the embodiment of the invention, each internal main memory and a hard disk as an external storage device is used. また、請求項2記載の発明は、請求項1記載の発明に加えて、基本入出力システム(BIOS)が格納されたプログラム格納手段(BIOSROM)を有し、前記基本入出力システムは、前記第1の予測手段を実行する第1の予測実行手段と、前記バッテリの残容量が前記第1の所定基準値より大きい第2の所定基準値以上のときに前記第2の予測手段の実行を許可する実行許可手段とを含んでいることを特徴としている。 Further, an invention according to claim 2, wherein, in addition to the first aspect of the invention, has a basic input output system program storage means (BIOS) is stored (BIOSROM), the basic input output system, the first a first prediction execution means for executing a prediction unit, permits execution of said second prediction means when the remaining capacity of the battery of the first or predetermined reference value is greater than a second predetermined reference value It is characterized in that it contains a running permission means for.

【0019】また、請求項3記載の発明は、前記第1の予測手段が、前記装置本体に内蔵される少なくとも1つ以上の制御系構成要素の属性に基づいて前記処理時間を予測することを特徴とし、さらに請求項4記載の発明は、前記制御系構成要素の属性は、具体的には、少なくとも装置本体全体の制御を司る第1の制御手段の演算処理速度と、前記第1の記憶手段の記憶容量と、前記第2 [0019] According to a third aspect of the invention, said first prediction means, for predicting the processing time based on the attributes of the at least one control system components incorporated in the device body characterized further fourth aspect of the present invention, the attribute of the control system components, specifically, the arithmetic processing speed of the first control means for controlling the entire at least the apparatus main body, said first memory a storage capacity of means, the second
の記憶手段の記憶容量とが含まれていることを特徴としている。 It is characterized in that it contains a storage capacity of the storage means is.

【0020】さらに、請求項5記載の発明は、前記第2 Furthermore, the invention of claim 5, wherein, the second
の予測手段が、前記第2の記憶手段駆動時における前記第2の記憶手段の電流ピーク値と電流平均値とに基づいて前記電力特性を予測することを特徴とし、また請求項6記載の発明は、前記第1の記憶手段が、着脱自在な増設モジュールを有していることを特徴としている。 Invention of the prediction means, the second based on the current peak value and the current average value of the storage means is characterized by predicting the power characteristics, also claim 6, wherein when the second storage means drive , said first storage means is characterized by having a removable expansion module.

【0021】また、請求項7記載の発明は、上記請求項1乃至請求項6記載の発明において、前記装置本体全体を制御する第1の制御手段と、該第1の制御手段への電源供給を制御する第2の制御手段と、少なくとも前記第2の記憶手段を含む入出力群を制御して前記第1の制御手段に割込信号を供給する割込信号供給手段とを有していることを特徴とし、さらに、請求項8記載の発明は、 Further, an invention according to claim 7, wherein, the power supply of the invention described in claims 1 to 6, wherein a first control means for controlling the entire apparatus main body, the first control means a second control means for controlling the, and a interrupt signal supply means for supplying an interrupt signal to said first control means controls the output group including at least the second memory means it features a further invention of claim 8,
第1の予測手段が、前記第1の制御手段で実行され、請求項9記載の発明は、第2の予測手段が、前記第2の制御手段で実行されることを特徴としている。 The first prediction means, the runs in the first control means, an invention according to claim 9, wherein the second prediction means is characterized by being executed by the second control means.

【0022】上記請求項1乃至請求項9記載の発明によれば、制御系構成要素(演算処理手段の演算処理速度、 According to the invention described in claims 1 to 9, wherein the arithmetic processing speed of the control system components (arithmetic processing means,
第1及び第2の記憶手段の記憶容量等)に基づいて転送手段の処理時間が予測され、転送手段実行時における電流ピーク値と電流平均値とに基づいて転送時の電力特性が予測される。 Is processing time prediction of the transfer means based on the storage capacity etc.) of the first and second storage means, the power characteristics during the transfer is predicted based on the current peak value and the average current value at the transfer means execute . そして、これらの予測値に基づいて所定基準値が決定され、バッテリ残容量が前記所定基準値を下廻ったときに0Vサスペンド処理が実行される。 Then, a predetermined reference value is determined based on these predicted values, 0V suspend process is executed when the remaining battery capacity is Shitamawa' the predetermined reference value. すなわち、第1の記憶手段の記憶内容が第2の記憶手段に転送された後、装置本体への電源供給が停止される。 That is, after the storage contents of the first storage means is transferred to the second storage means, the power supply to the apparatus main body is stopped.

【0023】また、本発明のうち請求項10記載の発明は、装置本体に電源を供給するバッテリと、通電状態で記憶内容を保持する第1の記憶手段と、非通電状態で記憶内容を保持する第2の記憶手段と、前記通電状態のときに前記第1の記憶手段に記憶された記憶内容を前記第2の記憶手段に転送する転送手段と、前記バッテリの残容量を検出する残容量検出手段と、前記残容量検出手段の検出結果により前記バッテリの残容量が所定基準値より低下したことを検出したときは前記転送手段による前記記憶内容の転送後に非通電状態とする通電停止手段とを備えた携帯型情報処理装置において、前記第1の記憶手段が、空間内を複数のブロックに分割してなる拡張記憶領域と、前記各ブロックに対応して割り当てられる複数のページフレー [0023] The invention of claim 10, wherein one of the present invention, holding a battery for supplying power to the apparatus main body, a first storage means for holding the stored contents when the power is on, the stored contents in a non-energized state second storage means for a transfer means for transferring said first stored memory contents in the storage means when the energized state in the second storage means, the remaining capacity of detecting the remaining capacity of the battery a detection means, a current supply stopping means remaining capacity of the battery by the detection result of the remaining capacity detection means when it is detected that falls below a predetermined reference value to the non-conductive state after the transfer of the stored content by said transfer means a portable information processing apparatus having a first storage means, and extended storage areas formed by dividing the space into a plurality of blocks, a plurality of pages frame allocated in correspondence with the respective blocks からなる拡張メモリシステムとを含み、さらに、前記拡張記憶領域の各ブロックと前記拡張メモリシステムの各ページフレームの対応付けを管理する拡張メモリ管理手段を有していることを特徴としている。 And a extended memory system consisting, further characterized by having an extended memory management means for managing a correspondence of each page frame of the extended memory system and each block of the extended storage area.

【0024】上記請求項10においても、上記第1及び第2の記憶手段としては、発明の実施の形態では、夫々内部メインメモリ及び外部記憶装置としてのハードディスクが使用される。 [0024] Also in the claims 10, as the first and second storage means, in the embodiment of the invention, each internal main memory and a hard disk as an external storage device is used.

【0025】また、請求項11記載の発明は、前記拡張記憶領域の各ブロックのアドレスを環境情報として前記第2の記憶手段に保存する保存手段を有していることを特徴としている。 Further, an invention according to claim 11, and the address of each block of the extended storage area is characterized by having a storage means for storing in the second storage means as the environment information.

【0026】また、請求項12記載の発明は、前記保存手段により保存された各ブロックの記憶情報を優先して前記第1の記憶手段に転送し復元する第1の復元手段を有していることを特徴とし、請求項13記載の発明は、 Further, an invention according to claim 12, and a first restoring means for the stored information of each block stored by storage means in preference transferred to the first storage unit restores it was characterized by an invention of claim 13 wherein the
前記第1の復元手段により前記第1の記憶手段に復元された後前記第1の復元手段により復元されなかった残余の第2の記憶手段の記憶情報を前記第1の記憶手段に転送し復元する第2の復元手段を有していることを特徴としている。 Restore to transfer information stored in the second storage means of the remainder was not restored by the first restoring means after being restored to the first storage unit by said first restoring means to the first storage unit It is characterized by having a second restoring means for.

【0027】さらに、請求項14記載及び請求項15記載の発明は、前記第2の復元手段が、前記第2の記憶手段が通電状態になったとき、或いは前記第2の記憶手段へのアクセスがあったときに、前記復元されなかった残余の第2の記憶手段の記憶情報を前記第1の記憶手段に転送し復元することを特徴としている。 Furthermore, the invention of claim 14 and claim 15 wherein, said second restoring means is, when the second storage means becomes energized, or access to the second storage means when there was is characterized transferred to restore in the first storage means storing information of the second storage means of said not restored residual.

【0028】上記請求項10乃至請求項15記載の発明によれば、拡張メモリ管理手段により拡張記憶領域の各ブロックと拡張メモリシステムの各ページフレームの対応付けがなされ、拡張記憶領域の各ブロックのアドレスを環境情報として前記第2の記憶手段に保存された後、 According to the invention described in claims 10 to 15, wherein, the association of each page frame of the extended memory system and each block of the extended memory area is performed by the extended memory management unit, for each block of extended storage area after being stored in the second storage unit address as environmental information,
サスペンド状態に移行する。 To shift to the suspended state. 一方、レジューム処理を行う場合は第2の記憶手段に保存されているページフレームに割り当てられているアドレス情報を優先して該第2 On the other hand, when performing a resume process in favor of address information assigned to the page frames stored in the second storage means said second
の記憶手段から読み出され、第1の記憶手段の記憶領域に復元される。 Read out from the memory means are restored in the storage area of ​​the first storage means.

【0029】 [0029]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づき説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained based on the embodiment of the present invention with reference to the drawings.

【0030】図1は本発明に係る携帯型情報処理装置の一実施の形態としてのとしてのノートパソコンの外観図であって、該ノートパソコンは、パソコン本体1の下面にキーボード2が配設されると共に、その側面部には該パソコン本体1に電力を供給する充電可能な複数の二次バッテリを備えたバッテリパック3が装着される。 [0030] Figure 1 is a perspective view of notebook computer as as an embodiment of a portable information processing apparatus according to the present invention, the laptop keyboard 2 is disposed on the lower surface of the PC main body 1 Rutotomoni, battery pack 3 having a plurality of secondary rechargeable battery for supplying power to the personal computer 1 is mounted on the side surface portion.

【0031】該バッテリパック3は、所謂ワンチップマイコンが内蔵されたスマートバッテリで構成され、バッテリ容量の残量率(%)やパソコン本体1の残存動作時間を周期的に算出し、その算出結果を小型液晶パネル(小型LCD)4に表示する。 [0031] The battery pack 3 is constituted by a smart battery is a so-called one-chip microcomputer built, the remaining rate of the battery capacity (%) and the remaining operating time of the personal computer 1 periodically calculating, the calculation result the display on the small LCD panel (small LCD) 4.

【0032】5は発光ダイオード(LED)であって、 [0032] 5 is a light-emitting diode (LED),
バッテリパック2の充電中は点灯し、充電が終了すると消灯する。 During charging of the battery pack 2 is turned on, turns off when charging is completed.

【0033】6はパワースイッチであって、電源オフ状態やサスペンド状態のときに該パワースイッチ6を押下することによりパソコン本体1は動作状態となり、さらに動作状態において、パソコン本体1は、パワースイッチ6の所定時間(例えば、2秒)以内の再押下(ショート・オン)でサスペンド状態に移行し、前記所定時間(例えば、2秒)以上の再押下(ロング・オン)で電源オフ状態に移行する。 [0033] 6 is a power switch, the personal computer 1 by pressing the power switch 6 when the power-off state or the suspend state is an operating state, in addition the operating state, the personal computer 1, the power switch 6 predetermined time (e.g., 2 seconds) of shifts to the suspend state within the pressed again (short oN), the predetermined time (e.g., 2 seconds) to shift to the power-off state by the above re-pressed (long on) .

【0034】7は矢印A方向に開蓋閉蓋自在とされた液晶表示パネル(本体LCD)であって、該本体LCD7 [0034] 7 is a liquid crystal display panel which is freely lid opening closed in the arrow A direction (main LCD), body LCD7
を開蓋閉蓋するための回転部にはコンタクトセンサ(不図示)が配設され、セットアップメニューのパワーマネジメント(PM)設定により、前記本体LCD7を動作状態で閉蓋したときはパソコン本体1はサスペンド状態に移行可能とされ、サスペンド状態で前記本体LCD7 The rotating parts for lid opening closing the contact sensor (not shown) is disposed, the power management (PM) setting in the setup menu, the personal computer 1 when closed in the operating state body LCD7 is is a migratable suspended, the suspend state body LCD7
を開蓋したときは動作状態に移行可能とされている。 When lid opening a is a migratable to the operating state.
尚、該ノートパソコンは、パソコン本体1の背面部にA Incidentally, the laptop, A on the rear portion of the personal computer 1
Cアダプタが挿着可能とされている。 C adapter is configured to be inserted.

【0035】図2は前記ノートパソコンの制御系を示すブロック構成図であって、該ノートパソコンの制御系は、基本入出力プログラム(Basic Input/Output Syste [0035] Figure 2 is a block diagram showing a control system of the notebook computer, the control system of the laptop, the basic input output program (Basic Input / Output Syste
m :BIOS)が格納されたROM8(以下、「BIO m: ROM8 BIOS) is stored (hereinafter referred to as "BIO
SROM」という)と、装置全体のシステム制御を司るメインCPU9と、各種入力情報が記憶される内部メインメモリ10と、電源のオフ状態でも小型バッテリ11 And that SROM "), a main CPU9 responsible for system control of the entire apparatus, an internal main memory 10 to various input information is stored, a small battery 11 even in the off state of the power supply
によりセットアップ情報やブートストラップ情報(以下、「ブート情報」という)等をバックアップするRT The setup information and bootstrap information (hereinafter referred to as "boot information") RT to back up, etc.
C12と、主として各種入出力ユニット(I/Oユニット)のパワー制御を司るチップセット13と、主として電源関係の制御を司るサブCPU14と、該サブCPU And C12, the sub CPU14 which controls a chipset 13, mainly control of the power supply relationship primarily responsible power control of various types of input and output units (I / O unit), the sub CPU
14とメインCPU9との間で通信を行うための拡張レジスタ15とを備え、該拡張レジスタ15と前記サブC And a extension register 15 for communicating with the 14 and the main CPU 9, wherein the said extended register 15 sub C
PU14とはデータ・制御信号線16により互いに接続されると共に、BIOSROM8、メインCPU9、内部メインメモリ10、RTC12、チップセット13及び拡張レジスタ15はISA(Industry Standard Arch With the PU14 are connected to each other by the data control signal line 16, BIOSROM8, main CPU 9, the internal main memory 10, RTC12, chipset 13 and extended register 15 ISA (Industry Standard Arch
itecture)に準拠したシステムバス17を介して互いに接続されている。 They are connected to each other via a system bus 17 that conforms to itecture).

【0036】サブCPU14は、具体的には、パワースイッチ6、ACアダプタ18、バッテリパック2及びD The sub CPU14, specifically, the power switch 6, AC adapter 18, the battery pack 2 and D
C/DCコンバータ19が接続されている。 C / DC converter 19 is connected. DC/DC DC / DC
コンバータ19は、サブCPU14の制御下、ACアダプタ18やバッテリパック2からの入力電圧を所望の出力電圧に変換したりメインCPU9への電力供給をオン・オフ制御する。 Converter 19, under the control of the sub CPU 14, on-off control of the power supply of the input voltage from the AC adapter 18 or the battery pack 2 to the or main CPU9 converted into a desired output voltage.

【0037】また、チップセット13は、本体LCD7 [0037] In addition, the chip set 13, the main body LCD7
のバックライト20、キーボード2を制御するキーボードコントローラ(KBC)21、PCMCIA22及びスーパーI/023が夫々接続され、さらにスーパーI The backlight 20, a keyboard controller (KBC) 21, PCMCIA22 and Super I / 023 for controlling the keyboard 2 is respectively connected, further super I
/023にはフロッピーディスクドライブ(FDD)2 The / 023 floppy disk drive (FDD) 2
4、RS232Cインターフェース25及びハードディスクドライブ(HDD)26が接続されている。 4, RS232C interface 25 and a hard disk drive (HDD) 26 is connected.

【0038】また、内部メモリ10は、装置本体1の基板上に固定して設けられた固定メモリ10a(例えば、 Further, the internal memory 10, the fixed memory 10a provided fixed on a substrate of the apparatus main body 1 (for example,
記憶容量(以下、「メモリサイズ」という)が8MB) Storage capacity (hereinafter referred to as "memory size") is 8MB)
と、着脱可能な記憶容量増設用のSIMM(Single In- If, removable storage capacity for expansion of SIMM (Single In-
line Memory Module) 等の拡張メモリ10b(例えば、 line Memory Module) extended memory 10b such as (e.g.,
メモリサイズが32MB)とから構成されている。 Memory size is configured from the 32MB). これにより、内部メインメモリ10は、固定メモリ10aの他、所望の記憶容量を有する任意の拡張メモリ10bを増設することが可能となり、本実施の形態では後述するように斯かる内部メインメモリ10のメモリサイズを重要な要素としてバッテリパック2のローローレベルを決定している。 Thus, the internal main memory 10, other fixed memory 10a, it is possible to add more optional expansion memory 10b having a desired storage capacity, in this embodiment of such an internal main memory 10 as described below and determines the low low level of the battery pack 2 memory size as an important element.

【0039】尚、本実施の形態では、上記拡張メモリ1 [0039] In the present embodiment, the extended memory 1
0bの他、メインCPU9及びHDD26も着脱自在とされ、使用者の欲する演算処理速度や記憶容量等に応じて交換可能に構成されている。 Other 0b, the main CPU9 and HDD26 also be detachable, and is replaceably configured in accordance with the processing speed and storage capacity, etc. desired by a user.

【0040】図3は図2の要部詳細図であって、バッテリパック2は、その環境情報としてのバッテリステータス(例えば、残容量、残動作時間、充放電電流、電圧、 [0040] Figure 3 is a main part detail view of FIG. 2, the battery pack 2, the battery status as the environment information (e.g., remaining capacity, remaining operating time, the charge and discharge current, voltage,
温度等)をバス27を介してサブCPU14に通知する。 The temperature, etc.) to notify the sub CPU14 through a bus 27. バッテリ電圧については、特に電圧信号線28によりサブCPU14で常時モニタされる。 The battery voltage, in particular constantly monitored with sub CPU14 through voltage signal line 28. また、ACアダプタ18とバッテリパック2との接続はサブCPU14 In addition, the connection between the AC adapter 18 and the battery pack 2 is sub-CPU14
からのAC制御信号線29により行われる。 It is performed by the AC control signal line 29 from. すなわちサブCPU14からAC制御信号線29にオン信号が送出されているときはACアダプタ18とバッテリパック2 That AC adapter 18 and the battery pack 2 when the on signal is sent from the sub CPU14 to the AC control signal line 29
とが接続状態とされ、サブCPU14はACアダプタ有り(ACON)と判断する。 : It is a connected state, sub CPU14 determines that there AC adapter (ACON). 一方、サブCPU14からAC制御信号線29にオフ信号が送出されているときはACアダプタ18とバッテリパック2とが非接続状態とされ、サブCPU14はACアダプタ無し(ACOF On the other hand, the AC adapter 18 and the battery pack 2 is disconnected when the off signal to the AC control signal line 29 is sent from the sub CPU 14, the sub CPU 14 is no AC adapter (ACOF
F)と判断する。 F) and to determine.

【0041】サブCPU用電源線30aは、サブCPU [0041] The power supply line 30a for the sub CPU, the sub-CPU
14からの電源信号線30によりDC/DCコンバータ19内部でオン・オフ制御され、メインCPU用電源線31bは、サブCPU14からのDC/DC制御信号線31によりDC/DCコンバータ19内部でオン・オフ制御される。 Internal DC / DC converter 19 by the power supply signal line 30 from the 14 is on-off controlled, power line 31b for the main CPU is turned on and within the DC / DC converter 19 by DC / DC control signal line 31 from the sub CPU14 It is off control.

【0042】また、サブCPU14からはシステム管理割込み信号(System Management Interrupt Sigmnal:以下、「SMI信号」という)がSMI信号線32によりチップセット13を経てメインCPU9に送られる。 Further, the system management interrupt signal from the sub CPU14 (System Management Interrupt Sigmnal: hereinafter, referred to as "SMI signal") is sent to the main CPU9 through the chip set 13 by SMI signal line 32. また、サブCPU14とチップセット13とは各種制御信号を介して接続されている。 Also connected via various control signals and sub CPU14 and chipset 13. すなわち、例えば、SUS That is, for example, SUS
制御信号線33によりサスペンド要求(SUSREQ) Suspend request by the control signal line 33 (SUSREQ)
信号がサブCPU14からチップセット13に送信可能とされている。 Signal is possible transmitted from the sub CPU14 to the chipset 13. さらに、メインCPU9からはSYSO In addition, SYSO from the main CPU9
FF制御信号線34によりSYSOFF信号をチップセット13経由で送出可能とされている。 And it is capable sent via chipset 13 SYSOFF signal by FF control signal line 34. そして、SYS Then, SYS
OFF制御信号線34によりハイレベルのSYSOFF SYSOFF the OFF control signal line 34 of the high level
信号がメインCPU9からサブCPU14に供給されたときは、サブCPU14はDC/DC制御信号線31を介してDC/DCコンバータ19にメインCPU用電源線31bのオフ指令を発してメインCPU9をノンアクティブ状態とし、ローレベルのSYSOFF信号がメインCPU9からサブCPU14に供給されたときは、サブCPU14はDC/DC制御信号線31を介してDC When a signal is supplied from the main CPU9 the sub CPU14, the sub CPU14 is inactive main CPU9 emit OFF command of the main CPU power supply line 31b to the DC / DC converter 19 via the DC / DC control signal line 31 a state, when the SYSOFF signal of a low level is supplied from the main CPU9 the sub CPU14, the sub CPU14 via the DC / DC control signal line 31 DC
/DCコンバータ19にメインCPU用電源線31bのオン指令を発してメインCPU9をアクティブ状態とする。 / DC converter 19 issues an ON command of the power supply line 31b for the main CPU to the active state of the main CPU9 by.

【0043】図4はチップセット13の内部構成を示した模式図である。 [0043] FIG. 4 is a schematic diagram showing the internal structure of the chip set 13.

【0044】チップセット13は、各種のシステム管理割込信号(KBCSMI、PMタイマSMI、SUSR The chip set 13, a variety of system management interrupt signal (KBCSMI, PM timer SMI, SUSR
EQSMI、サブCPUSMI、HDチェックSMI) EQSMI, sub-CPUSMI, HD check SMI)
のビットデータが格納されるSMIソースレジスタ群1 SMI source register group bit data is stored 1
3Aと、前記SMIソースレジスタ群13Aに各種割込許可情報を供給する割込許可信号群13Bとを有している。 And 3A, and a interrupt permission signal group 13B supplies various interrupt permission information to the SMI source register group 13A. そして、SMIソースレジスタ群13Aの各ソースレジスタ(KBCSMIソースレジスタ13a、PMタイマSMIソースレジスタ13b、SUSREQSMI Each source register of SMI source register group 13A (KBCSMI source register 13a, PM timer SMI source register 13b, SUSREQSMI
ソースレジスタ13c、サブCPUSMI13ソースレジスタd、HDチェックSMIソースレジスタ13e) Source register 13c, sub-CPUSMI13 source register d, HD check SMI source register 13e)
にはハイレベル信号又はローレベル信号のいずれかのビットデータが格納され、ビットデータがハイレベル信号のときにアクティブ状態となり、ローレベル信号のときにノンアクティブ状態となる。 One of bit data of the high-level signal or a low level signal is stored, an active state when the bit data is high level signal, the non-active state at a low level signal. そして、前記各ソースレジスタ13a〜13eの夫々と、サブCPU14からのサブCPU信号線32とは、論理和回路(オア回路)を介して接続され、各ソースレジスタ13a〜13eのビットデータ又はSMI信号のビットデータのいずれかがハイレベル信号になったときに割込信号をメインCPU Then, the and each of the source registers 13 a to 13 e, the sub-CPU signal line 32 from the sub-CPU 14, is connected via a logic OR circuit (OR circuit), bit data or SMI signal of each source register 13 a to 13 e the main CPU an interrupt signal when any of the bit data becomes the high level signal
9に供給する。 Supplied to the 9.

【0045】タイマ信号13fは、PM設定によりパソコン本体1が一定時間非動作状態にあるときに割込許可情報をSUSREQSMIソースレジスタ13cに供給する。 The timer signal 13f supplies the interrupt enable information to SUSREQSMI source register 13c when the PM setting the personal computer 1 is in a predetermined time non-operating state. また、閉蓋信号13gは、該ノートパソコンが閉蓋されて非動作状態にあるときにその割込許可情報をS Furthermore, the lidding signal 13g is the interrupt permission information when said notebook computer is in a non-operating state is closed S
USREQSMIソースレジスタ13cに供給する。 USREQSMI supplied to the source register 13c. さらに、ショートオン信号13fは、動作状態でパワースイッチ6の所定時間(例えば、2秒)以内の再押下があったときに割込許可情報をSUSREQSMIソースレジスタ13cに供給する。 Moreover, short-on signal 13f a predetermined time of the power switch 6 in the operating state (e.g., 2 seconds) for supplying the interrupt enable information to SUSREQSMI source register 13c when there is less re-pressing.

【0046】また、バッテリステータス変化レジスタ1 [0046] In addition, the battery status change register 1
3iは、バッテリ状態が変化したときにそのビットデータをハイレベル信号に設定して割込許可情報をサブCP 3i is sub CP interrupt permission information by setting the bit data to the high-level signal when the battery state changes
USMIソースレジスタ13dに供給し、HDパワーチェック終了レジスタ13jは後述するサブCPU14で処理されるHDパワーチェックが終了したときにそのビットデータをハイレベル信号に設定して割込許可情報をサブCPUSMIソースレジスタ13dに供給する。 Supplied to USMI source register 13d, HD power check end register 13j sub CPUSMI source is set to the high level signal interrupt permission information that bit data when the HD power check that is processed in a sub CPU14 described below has been completed It is supplied to the register 13d. そして、これらいずれか1つ以上の割込許可情報が供給されたサブCPUSMIソースレジスタ13dは、該サブCPUSMIソースレジスタ13dのビットデータをハイレベル信号に設定してメインCPU9に送出される。 And these any one or more of the sub CPUSMI source register 13d interrupt permission information is supplied, is sent to the main CPU9 by setting the bit data of the sub CPUSMI source register 13d to the high-level signal.
このとき、拡張レジスタ15内でサブCPU14がセットしたステータスを取得する。 In this case, to get the status of sub CPU14 is set in the extension register 15. 一方、メインCPU9は拡張レジスタ15にコマンドを設定し、サブCPU14 On the other hand, the main CPU9 sets the command extension register 15, sub CPU14
がポーリングでコマンド有りを検出し所定のコマンド処理を実行する。 There executing a predetermined command process to detect the presence of command in the polling.

【0047】また、HDパワーチェック要求レジスタ1 [0047] In addition, HD power check request register 1
3kは、後述するシステムブート処理においてメインC 3k is the main C in a system boot process to be described later
PU9により、或る程度のバッテリ残量が確認されたときにそのビットデータをハイレベル信号に設定して割込許可情報をHDチェックSMIソースレジスタ13eに出力し、HD動作モードレジスタ13lは、HDD26 The PU9, outputs by setting the bit data to the high-level signal interruption permission information when some degree of remaining battery capacity was observed in HD check SMI source register 13e, HD operation mode register 13l is, HDD 26
によりHD26aのディスク回転が停止したスタンバイ状態から読み書き可能なアイドル状態に遷移したときにそのビットデータをハイレベル信号に設定して割込許可情報をHDチェックSMIソースレジスタ13eに出力する。 By setting the bit data to the high-level signal when the disc rotation HD26a transitions to read-write idle from the standby state of being stopped by outputting the interrupt permission information to the HD check SMI source register 13e. そして、HDパワーチェック要求レジスタ13k Then, HD power check request register 13k
とHD動作モードレジスタ13lとは論理積回路(AN AND circuit (AN and the HD operation mode register 13l
D回路)を介して接続され、双方のビットデータが共にハイレベル信号とされて出力されたときにHDチェックSMIソースレジスタ13eのビットデータがハイレベル信号に設定され、メインCPU9に送出される。 Is connected via a D circuit), both bit data bit data of HD check SMI source register 13e is set to a high level signal when the output is a high level signal together, it is sent to the main CPU 9. すなわち、HDパワーチェック要求レジスタ13kのビットデータがハイレベル信号に設定された後一定時間HD2 That is, certain time HD2 after the bit data of the HD power check request register 13k is set to the high level signal
6aへのアクセスがないときは、前記PM設定により本パソコンはサスペンド状態に移行し、HD26aはディスク回転を停止してスタンバイ状態に遷移する。 When there is no access to 6a, the present personal computer by the PM set transitions to the suspended state, HD 26a transitions to stop the disc rotation to the standby state. そして、その後HD26aへのアクセスが発生したときはH Then, H is when the subsequent access to the HD26a has occurred
D26aのディスクは回転を開始し、スタンバイ状態からアイドル状態に遷移すると共に、HDチェックSMI Disk D26a starts rotating, with a transition from the standby state to the idle state, HD check SMI
ソースレジスタ13eのビットデータはハイレベル信号に設定され、メインCPU9に送出される。 Bit data of the source register 13e is set to the high level signal is sent to the main CPU 9.

【0048】図5はチップセット13からメインCPU [0048] FIG. 5 is the main CPU from the chip set 13
9に各種SMI信号が入力されたときにメインCPU9 Main CPU9 when various SMI signal is input to the 9
で実行されるBIOSSMI処理手順のフローチャートである。 In a flow chart of BIOSSMI process executed.

【0049】ステップS501ではメインCPUの状態及びシステム状態を内部メインメモリ10に格納し、次いでチップセット13のSMIソースレジスタ群13A [0049] storing the state and system state at step S501 the main CPU in the internal main memory 10, then SMI source register group 13A chipset 13
のビットデータを全てローレベル信号にリセットし、ノンアクティブ状態に設定し(ステップS502)、次いで、割込許可信号群13Bからの割込許可情報がSMI Reset the bit data to all low level signals, set non-active state (step S502), then the interrupt permission information from the interrupt permission signal group 13B is SMI
ソースレジスタ群13Aに供給されると該当するソースレジスタ13a〜13eのビットデータがハイレベル信号(アクティブ状態)に変換され、SMI信号がメインCPU9に入力され、各処理が実行される。 Bit data of the source register 13a~13e and the appropriate supplied to the source register group 13A is converted into a high level signal (active state), SMI signal is input to the main CPU 9, the process is executed.

【0050】すなわち、サブCPU14で実行される後述のBIOSI/Fタスク(図10、図11)により、 [0050] That is, by the later executed by the sub CPU14 BIOSI / F task (10, 11),
バッテリステータスに変化があった場合、或いはHDパワーチェックコマンドの実行が終了した場合は、サブC If there is a change in the battery status, or if the HD execution of power check command has been completed, the sub-C
PU14が拡張レジスタ15の内容、すなわちバッテリステータスに変化があったか、HDパワーチェックコマンドの実行が終了したかいずれかの内容を取得し(ステップS503)、HDパワーチェック終了のときはHD PU14 contents of the extended register 15, i.e. whether or not there is a change in the battery status, to retrieve the contents of either the execution of the HD power check command has been completed (step S503), when the HD power check end HD
パワーチェック要求レジスタ35のビットデータをノンアクティブ状態にリセットし、ステップS512に進む。 Reset the bit data of the power check request register 35 in the non-active state, the process proceeds to step S512. そして、これ以後は後述するブート処理時にHDパワーチェッ要求35のビットデータがハイレベル信号に変換されるまではアクティブ状態になることはなく、したがってHDチェックSMIソースレジスタ13dがアクティブになることはない。 And, are not equal to the active state, thus HD check SMI source register 13d does not become active until this point on bit data of HD power check request 35 during the boot process to be described later is converted to a high-level signal . すなわち、HDパワーチェックはブート処理後最初の動作時に1回のみ実行されることとなる。 That, HD power check becomes only be performed once during the initial operation after the boot process.

【0051】一方、拡張レジスタ15の内容がバッテリステータス変化の場合はAC制御信号29がオフ信号で且つバッテリ容量の残量率を示すバッテリレベルがローローレベルか否かを判断する(ステップS505)。 Meanwhile, contents of the extended register 15 in the case of battery status change AC control signal 29 is and battery level indicating percentage of remaining battery capacity to determine whether a low low level OFF signal (step S505). ここで、バッテリレベルは、バッテリの残容量に応じて、 Here, battery level, depending on the remaining capacity of the battery,
本実施の形態ではハイレベル、アッパーミドルレベル、 High, upper middle level in this embodiment,
ロウアーミドルレベル、ローレベル、ローローレベルの5段階に設定され、ハイレベル、アッパーミドルレベル、ロウアーミドルレベル、ローレベルの判断基準値Y Row Ah middle level, the low level is set to five levels of low low level, high level, upper middle level, the row ah middle level, the low level of the criterion value Y
について固定基準値とされ、ローローレベルの判断基準値Yについては可変基準値γとされている(後述するバッテリ残量検出タスクで算出される、図13参照)。 For the a fixed reference value, the determination reference value Y of a low low level is a variable reference value gamma (calculated by the battery remaining amount detecting task to be described later, see FIG. 13). そして、ステップS505の答が肯定(Yes)のときはステップS507に進んで後述する0Vサスペンド処理を実行する一方、ステップS505の答が否定(No) Then, one answer to step S505 is to execute the 0V suspend process to be described later proceed to step S507 is affirmative (Yes), the answer to step S505 is negative (No)
のときはPMの管理するバッテリステータスを更新し(ステップS506)、ステップS512に進む。 Update the battery status managed by the PM when the (step S506), the process proceeds to step S512.

【0052】また、サブCPU14でパワースイッチ6 [0052] In addition, the power switch 6 in the sub-CPU14
がショートオンしたことを検出されたときや本体LCD And body LCD when but detected that the short-on
7が閉蓋されて一定時間開蓋されなかったとき等においては、SUSREQSMIソースレジスタ13cのビットデータがハイレベル信号(アクティブ状態)にセットされ、ステップS507以降の0Vサスペンド処理を実行する。 In such case the 7 is not closed by a predetermined time open lid, bit data of SUSREQSMI source register 13c is set to a high level signal (an active state), executes the 0V suspend processing of step S507 and later.

【0053】ステップS507では、内部メインメモリ10の内容をHD26aに転送し、小型バッテリ11により0Vサスペンド中もその内容が保持されるRTC1 [0053] At step S507, RTC 1 to transfer the contents of the internal main memory 10 to the HD 26a, during 0V suspended by small battery 11 also its contents are retained
2内のブート情報領域に格納されている0VサスペンドフラグFSUSを「1」にセットする(ステップS50 The 0V suspend flag FSUS stored in the boot information region within 2 is set to "1" (step S50
8)。 8). ここで、0VサスペンドフラグFSUSは、サスペンド処理が終了したときに「1」に設定され、レジューム処理が終了したときに「0」にリセットされる。 Here, 0V suspend flag FSUS is set to "1" when the suspend process is finished, and is reset to "0" when the resume process has been completed. 次いで、ステップS509に進み、SYSOFF信号をローレベル信号にして処理を終了する。 Then, the process proceeds to step S509, the and the process is terminated the SYSOFF signal to the low level signal. これによりサブC This sub-C
PU14はDC/DC制御信号線31によりDC/DC PU14 by DC / DC control signal line 31 DC / DC
コンバータ19を介してメインCPU用電源線31aをオンし、本ノートパソコンのシステム制御を可能とする。 It turns on the power supply line 31a for the main CPU via the converter 19, to allow system control of the laptop.

【0054】また、HDパワーチェック要求レジスタ3 [0054] In addition, HD power check request register 3
5のビットデータがハイレベル信号(アクティブ状態) 5-bit data is a high level signal (an active state)
にセットされ、その後不図示のHDC(ハードディスクコントローラ)からの通知により、HD26aの動作モードがスタンバイ状態からアイドル状態に遷移してHD Is set to, then the notification from the unshown HDC (hard disk controller), HD transitions from the operation mode is the standby state of HD26a idle
動作モードレジスタがハイレベル信号にセットされたときはHDチェックSMIソースレジスタ13eのビットデータがハイレベル信号(アクティブ状態)となり、H Bit data high signal HD check SMI source register 13e when the operation mode register is set to the high level signal (an active state), H
DパワーチェックコマンドをサブCPU14に送出して後述するBIOSI/FタスクのHDパワーチェックを起動させ、ステップS512に進む。 D sends out a power check command to the sub CPU14 to activate the HD power check of BIOSI / F task to be described later, the flow proceeds to step S512.

【0055】また、KBCSMIソースレジスタ13a [0055] In addition, KBCSMI source register 13a
及びPMタイマSMIソースレジスタ13bがハイレベル信号(アクティブ状態)になったときはいずれも周知のパワーマネジメント処理を実行し(ステップS51 And PM timer SMI source register 13b is either when it becomes a high level signal (active state) to perform the well-known power management process (step S51
1)ステップS512に進む。 1), the process proceeds to step S512.

【0056】ステップS512ではステップS501で格納されたメインCPU9及びシステムの状態を内部メインメモリ10に再格納して復元しSMI処理を終了し、該SMI処理の実行以前の中断していた処理を再開する。 [0056] The state of the stored main CPU9 and systems in step S512 step S501 and terminates the re-stored to recovered SMI handler in the internal main memory 10, resumes the processing that has been interrupted in the previous execution of the SMI processing to.

【0057】次に、メインCPU9で実行されるシステムブート処理について詳述する。 Next, it will be described in detail the system boot process to be executed in the main CPU9.

【0058】図6はシステムブート処理の処理手順を示すフローチャートであって、メインCPU9に電力が供給されていない状態でサブCPU14がパワースイッチ6の押下を検出し、DC/DC制御信号線31を介してメインCPU9に電源が供給されたときに、メインCP [0058] Figure 6 is a flow chart showing a processing procedure of the system boot process, sub CPU14 detects the depression of the power switch 6 in a state in which the power to the main CPU9 not supplied, the DC / DC control signal line 31 when power is supplied to the main CPU9 through the main CP
U9がBIOSROM8から本プログラムを読み出して該メインCPU9で実行される。 U9 is executed by the main CPU9 reads this program from BIOSROM8.

【0059】まず、ステップS1ではメインCPU9及パソコン本体1からの取り外しが不可能な第1の構成要素群のPOST(Power On Self Test) 処理を実行する。 [0059] First, the first component group POST (Power On Self Test) removal is impossible from the main CPU9 及 personal computer 1 at step S1 executes the processing. すなわち、メインCPU9の初期化テスト、LED In other words, initialization test of the main CPU9, LED
5の表示テスト、固定メモリ10aの読み書きテスト及びFDD24の初期化テスト等を実行する。 5 of the display test executes initialization test, such as read-write test and FDD24 fixed memory 10a. 次いで、ステップS2に進み、SMI信号の割込みを禁止した後、 Then, the process proceeds to a step S2, after prohibiting interrupt SMI signal,
ステップS3では拡張メモリ10bのメモリサイズをチェックし(ステップS3)、この後内部メインメモリ1 In step S3 to check the memory size of the extended memory 10b (step S3), and the internal main memory 1 after this
0の全メモリサイズαを拡張レジスタ15を介してサブCPU14に通知する(ステップS4)。 All memory size α of 0 notifies the sub CPU14 through the extension register 15 (step S4). 尚、サスペンド処理の所要時間としては、メインCPU9の処理速度や動作クロック或いはHD26aへのディスク回転速度等が関係するが、〔発明が解決しようとする課題〕の項で述べたように、前記メモリサイズαは非常に大きな影響を与えるものであり、後述するバッテリ残量検出タスクでローローレベルの判断基準値となる可変基準値γを決定する際に使用される。 As the time required for the suspend process, as is the disc rotation speed of the processing speed and the operating clock or HD26a main CPU9 is concerned, described in the section of [Problems to be Solved by the Invention, the memory size α is intended to provide a very large impact, it is used in determining the variable reference value γ as a criterion value of the low low battery remaining amount detecting task to be described later.

【0060】次に、ステップS5ではメインCPU9がバッテリパック2のバッテリステータスをサブCPU1 Next, the sub-main CPU9 step S5 is the battery status of the battery pack 2 CPU 1
4から拡張レジスタ15を経て取得し、ステップS6で該バッテリステータスの1つであるバッテリの残容量を示すバッテリレベルがローローレベルか否かを判断する。 4 acquired via the extension register 15, the battery level indicating the remaining battery capacity is one of the battery status to determine whether a low low level in step S6. そして、その答が肯定(Yes)のときは、本システムブート処理の実行中にバッテリ容量が低下し、メインCPU9への電力供給が停止される可能性があるため、ステップS7に進み、パワーダウンコマンドを拡張レジスタ15を介してサブCPU14に送出し、処理を終了する。 If the answer is affirmative (Yes), the battery capacity is reduced during the execution of the system boot process, since the power supply to the main CPU9 is likely to be stopped, the process proceeds to step S7, power down the command is sent to the sub CPU14 through the extension register 15, the process ends.

【0061】一方、ステップS6の答が否定(No)のとき、すなわち、本システムブート処理の実行が可能なバッテリステータスにあるときは、RTC12内にバックアップされて記憶されているブート情報やセットアップ情報を取得する(ステップS8)。 [0061] On the other hand, when a negative answer at step S6 (No), i.e., when in the battery status capable execution of the system boot process, the boot information and setup information stored is backed up in the RTC12 to get (step S8). ここで、ブート情報には前述したように、0VサスペンドフラグFSUS Here, as described above in the boot information, 0V Suspend Flag FSUS
が含まれており、0Vサスペンド処理が終了した時点で「1」に設定される。 Are included, it is set to "1" when the 0V suspend process is completed. すなわち、0VサスペンドフラグFSUSが「1」のときは今回のブート処理は0Vサスペンドからのレジューム処理の場合であり、FSUSが「0」のときは今回のブート処理は通常のブート処理の場合を示す。 That is, the current boot process when the 0V suspend flag FSUS is "1" is the case of resume processing from 0V suspend the current boot process when the FSUS is "0" indicates the case of the normal boot process . また、セットアップ情報としては、FDD In addition, as the setup information, FDD
24やHDD26の種類と接続情報、FDD24等の記憶容量などシステムの構成情報或いはチップセット13 Connection information 24 and HDD26 type, FDD 24 configuration information or chip set of storage capacity such as a system such as 13
に接続される各種入出力群のパワーマネジメント設定等が含まれている。 Power management settings, etc. of the connected various input and output unit is included in.

【0062】続くステップS9ではメインCPU9を除く着脱可能な第2の構成要素群、すなわち拡張メモリ1 [0062] the following step S9, detachable second set of components except for the main CPU 9, i.e. extended memory 1
0b、HDD25について、前記セットアップ情報に基づくPOST処理を実行し、本体LCD7のバックライト20への電源供給をチップセット13を介して開始する(ステップS10)。 0b, the HDD 25, executes the POST operation based on the setup information, the power supply to the backlight 20 of the body LCD7 starts via the chip set 13 (step S10).

【0063】次いで、ステップS11では上述した0V [0063] Next, step S11, described above 0V
サスペンドフラグFSUSが「1」か否かを判断する。 Suspend flag FSUS it is determined whether or not "1".
そして、その答が肯定(Yes)のときは今回のブート処理は0Vサスペンドからのレジューム処理であり、H Then, the current boot process when the answer to this question is affirmative (Yes) is a resume processing from 0V suspend, H
D26a上に保存しているサスペンド直前のデータを内部メインメモリ10に転送して再格納し(ステップS1 Transferring data of suspended just before being stored in the internal main memory 10 and re-stored on D26a (step S1
2)0Vサスペンドからのレジューム処理を終了する。 2) to end the resume processing from 0V suspend.

【0064】一方、ステップS11の答が否定(No) [0064] On the other hand, if the answer to the question of the step S11 is negative (No)
のときは、ステップS13に進み、ステップS1或いはステップS9のPOST処理が成功したか否かを判断する。 When the proceeds to step S13, POST processing in step S1 or step S9, it is determined whether or not successful. そして、その答が否定(No)、すなわちPOST If the answer to this question is negative (No), i.e. POST
処理でエラーが発生したときはセットアップメニューを本体LCD7に表示し(ステップS14)、使用者に再設定を促してステップS1に戻り、上述の処理を繰り返す。 The setup menu when an error occurs in the processing and displays the body LCD 7 (step S14), and returns to step S1 to encourage re-setting to the user, and the above processing is repeated.

【0065】また、ステップS13の答が肯定(Ye [0065] In addition, the answer to the question of the step S13 is affirmative (Ye
s)、すなわち通常のブート処理の実行が可能なときはバッテリレベルがローレベルより大きいか否かを判断する(ステップS15)。 s), i.e. when it is capable of executing normal boot process determines whether the battery level is higher than the low level (step S15). そして、その答が否定(No) And, the answer to this question is negative (No)
のときはステップS17に進む一方、ステップS15の答が肯定(Yes)のとき、すなわち或る程度のバッテリ残量が確認されたときはHDパワーチェック要求35 While advances to step S17 when, when the answer is affirmative in step S15 (Yes), i.e. HD power check request when a degree of the remaining battery amount is confirmed 35
のビットデータをハイレベル信号に設定してアクティブ状態とする。 The active state by setting the bit data to the high-level signal. そして、これにより、HDチェックSMI And, this way, HD check SMI
ソースレジスタ13eのビットデータがハイレベル信号に設定されてアクティブ状態とされ、SMI信号がメインCPU9に入力され(ステップS17)、BIOSによるシステムブート処理が終了する。 Bit data of the source register 13e is set to the high level signal to the active state, SMI signal is input to the main CPU 9 (step S17), the system boot process is completed by BIOS. 尚、詳細は省略するが、この後OS(オペレーションシステム)によるブート処理が実行されることとなる。 Incidentally, details are omitted, by OS (Operating System) Thereafter so that the boot process is executed.

【0066】次に、サブCPU14で実行される供給電源に関する各種制御について詳述する。 Next, it will be described in detail various control related to supply power to be executed by the sub CPU 14.

【0067】図7はサブCPU14で実行される全体の制御手順を示したフローチャートである。 [0067] FIG. 7 is a flowchart showing the entire control procedure executed by the sub CPU 14.

【0068】サブCPU14は、例えばバッテリパック2がパソコン本体1に挿着された場合、所定時間(例えば、50msec )は無条件にDC/DCコンバータ19 [0068] Sub CPU14, for example, when the battery pack 2 is inserted into the personal computer 1, a predetermined time (e.g., 50 msec) is unconditionally DC / DC converter 19
からサブCPU用電源線30aを介してサブCPU14 Sub CPU14 through the power line 30a for the sub CPU from
に電力が供給される。 Power is supplied to. そしてステップS21でサブCP And sub-CP in step S21
U14を初期化し、次いでバッテリ電圧Vが8V以上か否かを判断する(ステップS22)。 The U14 is initialized and then the battery voltage V is determined whether or 8V (step S22). そしてその答が否定(No)、すなわちバッテリ電圧Vが8V以下のときはサブCPU14を継続して動作させるとバッテリパック2が過放電状態となってバッテリ寿命が劣化すると判断し、電源信号線30をオフしDC/DCコンバータ1 And the answer is negative (No), i.e. determines that the battery voltage V is deteriorated battery life when operating continuously sub CPU14 battery pack 2 is the over-discharge state when the 8V below, the power supply signal line 30 Turn off the DC / DC converter 1
9からのサブCPU用電源線30aへの電源供給を遮断して電源から全ての負荷を開放する。 Shut off the power supply to the sub CPU power supply line 30a from 9 to release all of the load from the power source.

【0069】一方、ステップS22の答が肯定(Ye [0069] On the other hand, the answer to step S22 is affirmative (Ye
s)のときは電源信号線30を介してDC/DCコンバータ19によりサブCPU14に電源を供給する(ステップS24)。 Supplying power to the sub CPU14 through DC / DC converter 19 via a power signal line 30 when the s) (step S24). そしてサブCPU14はμITRONに準拠した実時間処理用OSを初期化して始動させ(ステップS25)、次いでメインタスクを実行する(ステップS26)。 The sub CPU14 causes the startup to initialize the real-time processing for the OS that conforms to ÁITRON (step S25), and then executes a main task (step S26).

【0070】ところで、サブCPU14は、ACアダプタ18の有無とSYSOFF制御信号線34のSYSO [0070] Incidentally, the sub CPU14 is the presence and SYSOFF control signal line 34 of the AC adapter 18 SYSO
FF信号の信号状態に応じて表1に示すように4種類の動作状態が存在し、これら動作状態に応じて実行されるタスクが異なってくる。 There are four operating states as shown in Table 1 in accordance with the signal state of the FF signal becomes different tasks performed in accordance with these operating conditions.

【0071】 [0071]

【表1】 [Table 1] メインタスクは、全状態に共通するタスクであって、上記4種類の動作状態の切換と下位に属する各タスクの開始及び停止を制御する。 The main task is a task that is common to all states, controls the starting and stopping of each task belonging to the switching and the lower the four operating states.

【0072】すなわち、上記 1のときはACアダプタ1 [0072] In other words, AC adapter 1 when the above-mentioned 1
8が無く、したがってバッテリパック2が挿着されていないと擬なされ、且つ0Vサスペンド状態にあり、このときはスイッチ検出タスクのみを実行して(ステップS 8 without, therefore made pseudo When the battery pack 2 is not inserted, and is in 0V suspended state, this time by performing only the switch detection task (step S
27)パワースイッチ6の押下と押下時間を検出し、ステップS26に戻る。 27) detects pressing the pressing time of the power switch 6, the flow returns to step S26.

【0073】上記 2のときはACアダプタ18が有り、 [0073] AC adapter 18 when the two are there,
したがってバッテリパック2が挿着されていると判断された場合であり、且つ0Vサスペンドにあり、このときはパッテリパック2のバッテリ残量を検出し、必要に応じて充電を行ったり小型LCD4にACアダプタ18の有無やバッテリ残量を表示等を行う必要があることから、スイッチ検出タスク(ステップS28)、バッテリ残量タスク(ステップS29)、充電タスク(ステップS30)、小型LED表示タスク(ステップS31)を適宜実行しステップS26に戻る。 Therefore a case where the battery pack 2 is judged to have been inserted, and is in the 0V suspended, this time detects the battery remaining amount of the Patteripakku 2, AC adapter or small LCD4 to charge if necessary since 18 is necessary to perform a presence and displays the remaining battery capacity or the like, the switch detection task (step S28), battery remaining tasks (step S29), the charging task (step S30), small LED display task (step S31) run appropriate to return to step S26. ここで、充電タスクはACアダプタ18とバッテリパック2の双方がサブC Here, the charging task sub both AC adapter 18 and the battery pack 2 is C
PU14に接続されている状態で充電機能を果たすように制御される。 In the connected state is controlled so as to perform charging function to PU14.

【0074】上記 3のときはACアダプタ18が無く、 [0074] AC adapter 18 when the above three is no,
したがってパッテリーパック2が挿着されていないと擬なされ、アクティブ状態となってシステム側のメインC Therefore made pseudo When on Battery pack 2 is not inserted, the main C system side becomes active
PU9に電源が供給されている場合であり、スイッチ検出タスクを実行した後(ステップS32)、メインCP PU9 to a case where power is supplied, after performing the switch detection task (step S32), the main CP
U9との間でBIOSに関するデータ通信処理を行うべくBIOSI/Fタスクを実行し(ステップS33)、 Run the BIOSI / F task to perform the data communication processing regarding BIOS between U9 (step S33),
次いで、バッテリ残量検出タスク(ステップS34)及び小型LED表示タスク(ステップS35)を適宜実行しステップS26に戻る。 Then, run the battery remaining amount detecting task (step S34) and small LED display task (step S35) appropriately returns to step S26.

【0075】上記 4のときはACアダプタ18が有り、 [0075] AC adapter 18 when the above-mentioned 4 there,
したがってパッテリーパック2が挿着されていると判断され、しかもシステム側のメインCPU9に電源が供給されている場合である。 Therefore it is determined that on Battery pack 2 is inserted, moreover a case where the power supply to the main CPU9 on the system side is supplied. この場合はスイッチ検出タスク(ステップS36)、BIOSI/Fタスク(ステップS37)、バッテリ残量検出タスク(ステップS3 In this case, the switch detects the task (step S36), BIOSI / F task (step S37), battery remaining amount detecting task (step S3
8)、充電タスク(ステップS39)及び小型LED表示タスク(ステップS40)を適宜実行してステップS 8) Step S running properly charging task (step S39) and small LED display task (step S40)
26に戻る。 Back to 26.

【0076】次に、メインタスクについて詳述する。 [0076] Next, will be described in detail the main task.

【0077】図8及び図9はメインタスクの制御手順を示したフローチャートである。 [0077] FIGS. 8 and 9 are a flowchart showing the control procedure of the main task. ここで、サブCPU14 Here, sub-CPU14
は自身の内部状態を把握するために上記した4つの動作状態のうちのいずれかの動作状態を保持している。 Holds one of the operating states of the four operating states described above in order to grasp the internal state of its own.

【0078】図8において、ステップS51ではSYS [0078] In FIG. 8, in step S51 SYS
OFF信号がローレベル信号か否かを判断する。 OFF signal to determine whether the low level signal. そしてその答が否定(No)のとき、すなわちSYSOFF信号がハイレベル信号信号のときはACアダプタ18が有るか否かを判断する(ステップS52)。 And the answer is when negative (No), i.e. SYSOFF signal is at the high level signal signal determines whether the AC adapter 18 is present (step S52). そして、その答が否定(No)、すなわち、SYSOFF信号がハイレベル信号でACアダプタが無いとき、つまり、ACO If the answer to this question is negative (No), i.e., when SYSOFF signal is no AC adapter in a high-level signal, i.e., ACO
FF&SYSOFF「ハイ」のときは現在のサブCPU FF & SYSOFF the current sub-CPU when the "high"
14の内部状態がACOFF&SYSOFF「ハイ」か否かを判断する(ステップS53)。 14 internal state of it is determined whether or not the ACOFF & SYSOFF "high" (step S53). そして、その答が肯定(Yes)、すなわち、入力信号とサブCPU14 If the answer to this question is affirmative (Yes), i.e., the input signal and the sub CPU14
の内部状態とが一致するときはスイッチ検出タスクでパワースイッチ6の押下と押下時間を検出したか否かを判断し(ステップS54)、所定時間以上の押下が検出されなかったときはステップS84に進む一方、所定時間以上の押下が検出されたときはDC/DCコンバータ1 Switch detection task when the internal state matching determines whether it has detected the depression and depression time of the power switch 6 (step S54), the step S84 when the predetermined time or more pressing is not detected in the advances one, DC / DC converter 1 when a predetermined time or more depressed is detected
9によりDC/DC制御信号線31をオンしてメインC The main C by turning on the DC / DC control signal line 31 by 9
PU9に電源の供給を開始し(ステップS55)ステップS84に進む。 PU9 to start the supply of power flow proceeds to (step S55) Step S84.

【0079】一方、ステップS53の答が否定(N [0079] On the other hand, if the answer to the question of the step S53 is negative (N
o)、すなわち入力信号とサブCPU14の内部状態が異なるとき、つまり内部状態に変化があったときは現在実行中のメインタスク以外の全てのタスクの実行を中止し、入力信号に適合するタスク、すなわちACOFF& o), i.e. when the internal state of the input signal and the sub-CPU14 are different, i.e. when there is a change in the internal state stops the execution of all the tasks other than the main task currently running, compatible with the input signal task, That ACOFF &
SYSOFF「ハイ」に適合するタスク、具体的にはこの場合はスイッチ検出タスクの実行を開始し(ステップS57)、サブCPU14の内部状態をACOFF&S SYSOFF fits "high" task, in particular starts executing this case switch detecting task (step S57), the internal state of the sub-CPU 14 ACOFF & S
YSOFF「ハイ」にして(ステップS58)DC/D In the YSOFF "high" (step S58) DC / D
Cコンバータ19によりDC/DC制御信号線31をオフにしメインCPU9への電源供給を遮断し(ステップS59)ステップS84に進む。 Turn off the DC / DC control signal line 31 to shut off the power supply to the main CPU9 by C converter 19 proceeds to (step S59) Step S84.

【0080】また、ステップS52の答が肯定(Ye [0080] In addition, the answer to the question of the step S52 is affirmative (Ye
s)、すなわち、ACON&SYSOFF「ハイ」のときは、現在のサブCPU14の内部状態がACON&S s), ie, when ACON & SYSOFF of "high", the internal state of the current sub-CPU14 is ACON & S
YSOFF「ハイ」か否かを判断する(ステップS6 YSOFF determines whether or not "high" (step S6
0)。 0). そして、その答が肯定(Yes)、すなわち、入力信号とサブCPU14の内部状態とが一致するときはスイッチ検出タスクでパワースイッチ6の押下を検出したか否かを判断し(ステップS61)、所定時間以上の押下が検出されなかったときはステップS84に進む一方、所定時間以上の押下が検出されたときはDC/DC If the answer to this question is affirmative (Yes), i.e., when the internal state of the input signal and the sub CPU14 match determines whether it has detected a depression of the power switch 6 by the switch detection task (step S61), a predetermined while the process proceeds to step S84 when the time more pressing is not detected, when a predetermined time or more depressed is detected DC / DC
コンバータ19によりDC/DC制御信号線31をオンしてメインCPU9に電源供給を開始し(ステップS6 It turns on the DC / DC control signal line 31 starts the power supply to the main CPU9 by the converter 19 (step S6
2)ステップS84に進む。 2), the process proceeds to step S84.

【0081】一方、ステップS60の答が否定(N [0081] On the other hand, if the answer to the question of the step S60 is negative (N
o)、すなわち入力信号とサブCPU14の内部状態が異なるとき、つまり状態変化があったときは現在実行中のメインタスク以外の全てのタスクの実行を中止し、入力信号に適合するタスク、すなわち図7のステップS2 o), i.e. when the internal state of the input signal and the sub-CPU14 are different, that is to cancel the execution of all the tasks other than the main task currently executing when there is a state change, adapted to the input signal task, ie FIG. 7 of the step S2
8〜ステップS31の実行を適宜開始し(ステップS6 The execution of 8 to step S31 to start properly (step S6
4)、サブCPU14の内部状態をACON&SYSO 4), ACON & SYSO the internal state of the sub-CPU14
FF「ハイ」にして(ステップS65)DC/DCコンバータ19によりDC/DC制御信号線31をオフにし、メインCPU31への電源供給を遮断し(ステップS66)ステップS84に進む。 In the FF "high" (step S65) by the DC / DC converter 19 turns off the DC / DC control signal line 31, the process proceeds to cut off the power supply to the main CPU 31 (step S66) Step S84.

【0082】また、ステップS51の答が肯定(Ye [0082] In addition, the answer to the question of the step S51 is affirmative (Ye
s)、すなわちSYSOFF信号がローレベル信号のときは図9のステップS67に進み、ACアダプタ18が有るか否かを判断する。 s), i.e. when the SYSOFF signal is at a low level signal proceeds to step S67 of FIG. 9, it is determined whether AC adapter 18 is present. そして、その答が否定(N And, the answer to this question is negative (N
o)、すなわち、SYSOFF信号がローレベル信号でACアダプタ18が無いとき、つまり、ACOFF&S o), that is, when SYSOFF signal is AC adapter 18 is not at a low level signal, in other words, ACOFF & S
YSOFF「ロー」のときは現在のサブCPU14の内部状態がACOFF&SYSOFF「ロー」か否かを判断する(ステップS68)。 When YSOFF "low" internal state of the current sub CPU14 determines whether ACOFF & SYSOFF "low" (step S68). そして、その答が肯定(Y And, the answer to this question is affirmative (Y
es)、すなわち、入力信号とサブCPU14の内部状態とが一致するときはスイッチ検出タスクでパワースイッチ6の押下を検出したか否かを判断し(ステップS6 es), i.e., when the internal state of the input signal and the sub CPU14 match determines whether it has detected a depression of the power switch 6 by the switch detection task (step S6
9)、押下が検出されなかったときはステップS84に進む。 9), the flow proceeds to step S84 when the pressing is not detected. 一方、押下が検出されたときはその押下が所定時間以下か否か、すなわちショートオン(例えば、2秒以下)か否かを判断する(ステップS70)。 On the other hand, when the pressing is detected whether the depression is less than or equal to a predetermined hour, i.e. short one (for example, 2 seconds or less) determines whether (step S70). そして、その答が否定(No)、すなわちロングオン(例えば、2 If the answer to this question is negative (No), i.e. long-on (for example, 2
秒以上)のときはDC/DCコンバータ19によりDC DC by the DC / DC converter 19 when the second or more)
/DC制御信号線31をオフしてメインCPU9に電源供給を開始し(ステップS55)ステップS84に進む。 / DC control signal line 31 to turn off the system starts power supply to the main CPU9 proceeds to (step S55) Step S84.

【0083】一方、ステップS70の答が肯定(Ye [0083] On the other hand, if the answer to the question of the step S70 is affirmative (Ye
s)のときは使用者は作業を一時中断し、サスペンド処理をして作業を再開することを意図していると判断し、 s) the user when the temporarily suspended the work, determines that are intended to resume work with the suspend process,
チップセット13のSUSREQSMIソースレジスタ13cからSUSREQ信号をメインCPU9に出力し(ステップS72)ステップS84(図8)に進む。 Proceeds to output from the SUSREQSMI source register 13c chipset 13 SUSREQ signal to the main CPU 9 (step S72) Step S84 (FIG. 8).

【0084】また、ステップS68の答が否定(N [0084] In addition, the answer to the question of the step S68 is negative (N
o)、すなわち入力信号とサブCPU14の内部状態が異なるときは、メインタスク以外の全てのタスクの実行を中止し(ステップS73)、ACOFF&SYSOF o), i.e. when the internal state of the input signal and the sub-CPU14 are different, stops the execution of all the tasks other than the main task (step S73), ACOFF & SYSOF
F「ロー」に適合する図7のステップS32〜ステップS35のタスク実行を適宜開始し(ステップS74)、 F starts task execution steps S32~ step S35 compatible Figure 7 to a "low" as appropriate (step S74),
サブCPU14の内部状態をACOFF&SYSOFF The internal state of the sub-CPU14 ACOFF & SYSOFF
「ロー」にして(ステップS75)ステップS84に進む。 In the "low", the process proceeds to (step S75) step S84.

【0085】また、ステップS67の答が肯定(Ye [0085] In addition, the answer to the question of the step S67 is affirmative (Ye
s)、すなわち、ACON&SYSOFF「ロー」のときは、現在のサブCPU14の内部状態がACON&S s), ie, when ACON & SYSOFF of "low", the internal state of the current sub-CPU14 is ACON & S
YSOFF「ロー」か否かを判断する(ステップS7 YSOFF determines whether or not "low" (step S7
6)。 6). そして、その答が肯定(Yes)、すなわち、入力信号とサブCPU14の内部状態とが一致するときはスイッチ検出タスクでパワースイッチ6の押下を検出したか否かを判断し(ステップS77)、押下が検出されなかったときはステップS84に進む。 If the answer to this question is affirmative (Yes), i.e., when the internal state of the input signal and the sub CPU14 match determines whether it has detected a depression of the power switch 6 by the switch detection task (step S77), depression proceeds to step S84 when but was not detected. 一方、押下が検出されたときはその押下がショートオン(例えば、2秒以下)か否かを判断する(ステップS78)。 On the other hand, when the pressing is detected depression thereof short one (for example, 2 seconds or less) determines whether (step S78). そして、 And,
その答が否定(No)、すなわちロングオン(例えば、 If the answer to this question is negative (No), i.e. long-on (for example,
2秒以上)のときはDC/DCコンバータ19によりD D The DC / DC converter 19 when at least 2 seconds)
C/DC制御信号線31をオフしてメインCPU9に電源供給を開始し(ステップS79)ステップS84に進む。 It turns off the C / DC control signal line 31 starts the power supply to the main CPU9 proceeds to (step S79) Step S84.

【0086】一方、ステップS78の答が肯定(Ye [0086] On the other hand, if the answer to the question of the step S78 is affirmative (Ye
s)のときはチップセット13のSUSREQSMIソースレジスタ13cからSUSREQ信号をメインCP Main CP a SUSREQ signal from SUSREQSMI source register 13c chipset 13 when the s)
U9に出力し(ステップS80)ステップS84(図8)に進む。 Output to U9 proceeds to (step S80) Step S84 (FIG. 8).

【0087】また、ステップS76の答が否定(No) [0087] In addition, the answer to the question of the step S76 is negative (No)
のときはメインタスク以外の全てのタスクの実行を中止し(ステップS81)、ACON&SYSOFF「ハイ」に適合するタスク、具体的には図7のステップS3 Stops execution of all the tasks other than the main tasks when the (step S81), ACON & SYSOFF task fits "high", step S3 of specifically Figure 7
6〜ステップS40の実行を適宜開始し(ステップS8 The execution of the 6 step S40 starts as appropriate (step S8
2)、サブCPU14の内部状態をACON&SYSO 2), ACON & SYSO the internal state of the sub-CPU14
FF「ロー」にして(ステップS75)ステップS84 In the FF "low" (step S75) step S84
に進む。 Proceed to.

【0088】そして、ステップS84(図8)では10 [0088] Then, in step S84 (FIG. 8) 10
msecの待機処理により実時間的OS処理によるタスク制御でリソース占有権を他のタスクに切換えメインタスクを終了する。 The resource usage right in the task control by real-time OS processed by the standby processing msec to other tasks terminates the switching main task.

【0089】図10及び図11はBIOSI/Fタスクの制御手順を示すフローチャートであって、本BIOS [0089] FIGS. 10 and 11 is a flow chart showing a control procedure of BIOSI / F task, the BIOS
I/Fタスクでは、バッテリパック2の有するバッテリレベルとACアダプタ18の有無についてメインCPU The I / F task, the main CPU for the presence of battery level and AC adapter 18 having the battery pack 2
9に通知した最新値を予め常に保持している。 In advance always holds the latest value notification to 9.

【0090】ステップS91ではACアダプタ18の有無及びバッテリレベルに基づき新たにバッテリステータスを更新する。 [0090] newly updated battery status based on the presence or absence and the battery level of the step S91 in the AC adapter 18. そして、ステップS92では何らかのコマンドを受信したか否かを判断する。 Then, it is determined whether it has received any command in step S92. そして、コマンドを受信したときはそのコマンドがパワーダウンコマンドのとき(図6のステップS7でサブCPU14にパワーダウンコマンドが送出されたとき)は、DC/DCコンバータ19によりDC/DC制御信号線31をオフしてメインCPU9への電源供給を遮断し(ステップS9 Then, when upon receiving the command is the command of the power-down command (when the power down command is sent to the sub CPU14 at step S7 in FIG. 6) is the DC / DC converter 19 DC / DC control signal line 31 the off to cut off the power supply to the main CPU 9 (step S9
3)、ステップS114に進む。 3), the process proceeds to step S114.

【0091】また、サブCPU14が受信したコマンドが図6のメモリサイズ通知コマンドのときはサブCPU [0091] Further, the command sub CPU14 receives the sub CPU when the memory size notification command of FIG. 6
14がメインCPU9に該メモリサイズ通知コマンドを受信したことを返答した後、メモリサイズαを拡張レジスタ15に保存し(ステップS94)ステップS114 14 after replying that it has received the memory size notification command to the main CPU 9, and save the memory size α in the extension register 15 (step S94) Step S114
に進む。 Proceed to.

【0092】また、サブCPU14が受信したコマンドがバッテリステータスコマンドのときは前記ステップS [0092] The when command sub CPU14 receives the battery status command step S
91で更新したバッテリステータスを拡張レジスタ15 91 extend register 15 the updated battery status
に設定し、これをメインCPU9(BIOS)に通知する。 Set in, and notifies the main CPU9 (BIOS). そして、10msec 待機処理を実行し(ステップS Then, run the 10msec standby process (step S
97)メインCPU9がバッテリステータスを取得して拡張レジスタ15のバッテリステータスが再びフリーなステータスになったか否かを判断する。 97) The main CPU9 determines whether the battery status of the extension register 15 acquires the battery status is again free status. そして、その答が肯定(Yes)になるとバッテリ容量の残量率(%) Then, the remaining rate of the battery capacity when the answer is affirmative (Yes) (%)
を拡張レジスタ15にセットして(ステップS99)ステップS114に進む。 The Set the extension register 15 proceeds to (step S99) step S114.

【0093】また、サブCPU14が受信したコマンドがHDパワーチェックコマンドのときはステップS91 [0093] In addition, step when command the sub-CPU14 has received is of the HD power check command S91
で更新されたバッテリレベルがローローレベルより大きなバッテリレベルか否かを判断する(ステップS10 In the updated battery level determines large battery level or from a low low level (step S10
0)。 0). 尚、前記HDパワーチェックコマンドは、上述したように、図6のシステムブート処理が終了した後、最初にHDD26にアクセスしたときにおいて、チップセット13からのSMI信号信号をトリガとしてメインC Note that the HD power check command, as described above, the main C after system boot process of Figure 6 has been completed, the first time you access HDD 26, the SMI signal signals from the chip set 13 as a trigger
PU9から送出される。 It is sent from PU9. そして、ステップS100の答が否定(No)のときはステップS114に進む一方、 Then, while the process proceeds to step S114 when the answer to step S100 is negative (No),
その答が肯定(Yes)のときはAC制御信号線29をオンして本ノートパソコンの電源を強制的にバッテリパック2側に切り換え(ステップS101)、10秒間のバッテリステータスを測定するためのループカウンタ(100msec で100回)を初期化し(ステップS1 Loop for the answer to measure the affirmative (Yes) forcibly switched to the battery pack 2 side the power of the notebook computer to turn on the AC control signal line 29 when the (step S101), the 10 seconds Battery status counter (100 x 100 msec) is initialized (step S1
02)、100msec の待機処理をした後(ステップS 02), after the standby process of 100msec (step S
103)、放電電流値An(50msec 周期で更新される)及びそのピーク電流値Apを検出する。 103), the discharge current value An (updated in 50msec cycle) and for detecting the peak current value Ap. そして、ステップS105ではループカウンタが「0」になったか否かを判断し、その答が否定(No)のときは上記ステップS103〜ステップS105の処理を繰り返す。 Then, step S105 loop counter in it is determined whether it is "0". If the answer is negative (No) and repeats the processes in steps S103~ step S105. そして、10秒間に亙って100回計測された各放電電流値Anの電流平均値Amを算出し、次いでパワーレベル選択テーブルを検索して電力特性βを読み出す。 Then, it calculates the discharge current value An of the current average value Am, which is measured 100 times over 10 seconds, then read the power characteristic β searching for power level selection table.

【0094】パワーレベル選択テーブルは、図12に示すように、電流平均値Am(0.2A、0.4A、0. [0094] Power level selection table, as shown in FIG. 12, a current average value Am (0.2A, 0.4A, 0.
6A、0.8A、1.0A)及びピーク電流値Ap 6A, 0.8A, 1.0A) and peak current Ap
(0.2A、0.4A、0.6A)に基づいてパワーレベル(Lev1、…、Lev5) が設定されており、電力特性β (0.2 A, 0.4 A, 0.6 A) power level (Lev1, ..., Lev5) based on is set, the power characteristic β
は斯かるパワーレベル選択テーブルを検索することにより読み出され、或いは補間法により算出される。 It is by retrieving such power level selection table, and additionally by interpolation, if required. 次いでステップS108ではAC制御信号線29をオフして電源をパワースイッチ6側に切り換え、HDパワーチェック終了を拡張レジスタ15にセットし(ステップS10 Then switching power to the power switch 6 side to turn off the AC control signal line 29 in step S108, it sets the HD power check ended extension register 15 (step S10
9)、この状態をSMI信号によりメインCPU9に通知しステップS114に進む。 9), and notifies the state to the main CPU9 by SMI signal proceeds to step S114.

【0095】また、ステップS92の答が否定(N [0095] In addition, the answer to the question of the step S92 is negative (N
o)、すなわちコマンドを受信しなかったときはバッテリステータスが変化したか否かを判断し(ステップS1 o), i.e. when not received a command determines whether the battery status has changed (step S1
11)、その答が否定(No)のときはステップS11 11), step S11. If the answer is negative (No)
4に進む一方、その答が肯定(Yes)のときは拡張レジスタ15に最新のバッテリステータスを設定し、この状態をSMI信号によりメインCPU9に通知しステップS114に進む。 The process proceeds to 4, sets the latest battery status extension register 15 when the answer is affirmative (Yes), and notifies the state to the main CPU9 by SMI signal proceeds to step S114.

【0096】そして、ステップS114では50msec [0096] Then, in step S114 50msec
の待機処理により実時間的OSによるタスク制御を行い、リソース占有権を他のタスクに切り換えBIOSI Performed task control by real-time OS by the standby processing, BIOSI switched resources exclusive rights to other tasks
/Fタスクを終了する。 / F to end the task.

【0097】図13はバッテリ残量検出タスクの制御手順を示すフローチャートである。 [0097] Figure 13 is a flow chart showing the control procedure of the battery remaining amount detecting task.

【0098】ステップS121でバッテリパック2がパソコン本体1に挿着されているか否かを判断する。 [0098] battery pack 2 in step S121, it is determined whether or not it is inserted into the PC 1. そして、その答が否定(No)のときはステップS128に進む一方、その答が肯定(Yes)のときは可変基準値選択テーブルを検索してローローレベルの判定基準である可変基準値γを読み出す。 If the answer is negative (No) the process proceeds to step S128, the answer is read the variable reference value γ is a criterion of a low low level to find a variable reference value selection table affirmative (Yes) .

【0099】可変基準値選択テーブルは、図14に示すように、内部メインメモリ10のメモリサイズα(M [0099] variable reference value selection table, as shown in FIG. 14, the memory size of the internal main memory 10 alpha (M
B)(8、16、32、40)及び電力特性β(Lev1、 B) (8,16,32,40) and power characteristics beta (Lev1,
…、Lev5)に対して残量率(%)が設定されており、可変基準値γは斯かる可変基準値選択テーブルを検索することにより読み出され、或いは補間法により算出される。 ..., Lev5) is set remaining ratio (%) is relative, the variable reference value γ by retrieving such variable reference value selection table, and additionally by interpolation, if required. すなわち、ローローレベル以外のハイレベルやアッパーミドルレベル等の判断基準値は固定値とされているが、バッテリ容量が極めて少ないローローレベルの判断基準値としては、〔発明が解決しようとする課題〕の項で述べた理由から、固定値とするとその使用態様によっては電池駆動時間が極端に短くなって使用者にとって不都合な点が生じる虞がある。 That is, the criterion value such as high or upper-middle level other than a low low level is a fixed value, as the judgment reference value of the battery capacity is very low low low level, the [Problems to be Solved by the Invention for the reasons described in the section, there is a possibility that disadvantages for the user and battery life becomes extremely short occurs by the use mode when a fixed value. そこで、本実施の形態では、バッテリレベルがローローレベル以上のときの消費電流から算出された電力特性βとメモリサイズαとに基づいてローローレベルの判断基準値を決定し、バッテリ駆動時間及びバッテリ寿命の延命化を図っている。 Therefore, in this embodiment, to determine the criterion value of the low-low level on the basis of the battery level is the memory size α and power characteristics calculated from the current consumption when the above low-low level beta, battery life and battery life thereby achieving the extended life.

【0100】尚、メモリサイズα及び電力特性βはサブCPU14の初期化処理でメモリサイズαが8MB、電力特性βはLev2に設定されており、上記したHDパワーチェックコマンドに関するBIOSI/Fタスク(図1 [0100] Incidentally, the memory size α is 8MB memory size α and power characteristics β initialization process of the sub CPU 14, the power characteristics β is set to Lev2, BIOSI / F task regarding HD power check command as described above (FIG. 1
0、図11)が実行される以前においては斯かる初期値が使用される。 0, the initial value such is used in previous Figure 11) is executed.

【0101】次いで、ステップS123では前記可変基準値γに基づいてバッテリレベル決定用テーブルを再構築する。 [0102] Then, to reconstruct the determination table battery level based on said variable reference value in step S123 gamma.

【0102】次に、ステップS124ではサブCPU1 [0102] Next, the sub-CPU1 in step S124
4はバス27を介して現在のバッテリパック2の残量率X及び放電電流値Anを取得し、サブCPU14のRA 4 obtains the current remaining ratio of the battery pack 2 X and the discharge current value An via the bus 27, RA sub CPU14
M(不図示)に斯かる更新値を格納する。 Storing such updated values ​​M (not shown). 尚、該放電電流値Anは、上述した図10のHDパワーチェックコマンド受信時に実行されるBIOSI/Fタスク処理で参照される。 Incidentally, the discharge current value An is referred to in BIOSI / F task processing to be executed when HD power check command reception of FIG. 10 described above.

【0103】次いで、ステップS125ではバッテリレベルがローローレベルか否かを判断する。 [0103] Next, step S125 in the battery level is determined whether a low low level. そして、その答が肯定(Yes)のときはステップS128に進む一方、その答が否定(No)のときはバッテリレベル決定テーブルを検索し、判別基準値Yを算出する。 If the answer is affirmative (Yes) the process proceeds to step S128, searches the battery level determination table when the answer is negative (No), calculating a discrimination reference value Y.

【0104】バッテリレベル決定テーブルは、図15に示すように、バッテリレベルに応じて判定基準値Yが設定されており、判定基準値Yは斯かるバッテリレベル決定テーブルを検索することにより読み出され、決定される。 [0104] Battery level determination table as shown in FIG. 15, the determination reference value Y in accordance with the battery level is set, the criterion value Y by retrieving such battery level determination table ,It is determined. 続くステップS126では残量率Xと前記判別基準値Yとを比較し、残量率Xが前記判別基準値Yより大きいときはそのままステップS128に進む一方、残量率Xが前記判別基準値Yより小さいときはバッテリの残量が少ないためバッテリレベルを1段階下げてステップS Following step S126 in the remaining ratio X is compared with the determination reference value Y, while the remaining rate X is directly proceeds to step S128 when the greater discrimination reference value Y, the remaining rate X is the discrimination reference value Y step S when smaller is lowered by one stage battery level for a small remaining amount of the battery
128に進む。 Proceed to 128.

【0105】そして、ステップS128では50msec [0105] Then, in step S128 50msec
の待機処理により実時間的OSによるタスク制御を行い、リソース占有権を他のタスクに切り換えバッテリ残量検出タスクを終了する。 The standby process performed task control by real-time OS, it ends the battery remaining amount detecting task switching resources exclusive rights to other tasks.

【0106】尚、上記実施の形態では、内部メモリ10 [0106] In the above embodiment, the internal memory 10
の記憶情報をHDD26を介してHD26aに転送する場合について述べたが、本発明はこれに限定されるものではなく、非通電状態で記憶内容が保存されるデバイスならばよく、例えばFDD24を介してFDに転送してもよく、また光磁気ディスクや書き込み可能なコンパクトディスク等についても同様に適用できる。 Storing information of a case has been described to be transferred to HD26a through the HDD 26, the present invention is not limited thereto, may if devices stored data is stored in a non-energized state, for example through the FDD24 It may be transferred to the FD, or can also be applied to a magneto-optical disc or a writable compact disk or the like.

【0107】また、本発明ではサスペンド処理の所要時間を内部メモリ10のメモリサイズにより決定しているが、メインCPU9の演算処理速度やHD26aのディスク回転速度等のいずれか1つ、或いはこれらの組み合わせに基づいて推定することにより、より高精度なサスペンド所要時間の予測を行うことが可能となる。 [0107] Further, although the present invention is determined by the memory size of the internal memory 10 the time required for the suspend process, one of the disk rotation speed of arithmetic processing speed and HD26a main CPU 9, or a combination thereof by estimated based on, it is possible to perform more accurate suspend duration prediction.

【0108】また、上記実施の形態ではメインCPU9 [0108] In addition, the main CPU9 in the form of the above-described
の負荷を軽減するためにサブCPU14が全ての電源関係の制御を司っているが、処理速度に十分な余裕のあるメインCPU9を使用することにより、電力特性の判定処理等サブCPU14が行っている制御のうちの1つ或いは全部をメインCPU9で行うように構成することも可能である。 Although sub CPU14 in order to reduce the loads are responsible for the control of all power relations, by using a main CPU9 with sufficient margin in the processing speed by performing the determination processing and the like sub CPU14 of power characteristics it is also possible to configure one or all of the control are to be performed by the main CPU 9.

【0109】また、上記ノートパソコンにおいては、レジューム処理は単にHD26aの内容を順次内部メインメモリ10に転送してメモリ内容を該内部メインメモリ10に再格納しているが、図16(a)に示すように、 [0109] In the above notebook computer, but resume processing is re-stored memory contents to the internal main memory 10 by merely sequentially transferred to the internal main memory 10 the contents of the HD 26a, in FIG. 16 (a) as shown,
内部メインメモリ10の固定メモリ10a内部を通常メモリ領域51と拡張メモリ領域52とに分割し、該拡張メモリ領域52に図16(b)に示すようなページフレームを割り当ててサスペンド・レジューム処理を行い、 Dividing the internal fixed memory 10a of the internal main memory 10 in the normal memory area 51 and the extended memory area 52, performs suspend resume process by assigning a page frame as shown in FIG. 16 (b) to the extended memory area 52 ,
処理の高速化を図ることもできる。 It is also possible to increase the speed of processing.

【0110】すなわち、図16(a)は内部メインメモリ10のメモリ領域を示したメモリマップであって、該固定メインメモリ10aは、この図16(a)に示すように、例えば、仮想8086モード(インテル社、80 [0110] That is, FIG. 16 (a) a memory map showing a memory area of ​​the internal main memory 10, the fixed main memory 10a, as shown in FIG. 16 (a), the example, virtual 8086 mode (Intel Corporation, 80
386プロセサなど)のアクセスが可能な通常メモリ領域51(例えば、メモリサイズが1MB)と、EMM 386 processor, etc.) of access usually available memory area 51 (e.g., the memory size is 1MB), EMM
(Expanded Memory Manager :メモリ拡張管理 )により分割管理されるEMS(Expanded Memory System:メモリ拡張システム)の適用が可能となるように前記仮想8 EMS divided managed by: (Expanded Memory Manager Memory Expansion Management): wherein, as the application of (Expanded Memory System memory expansion system) can be virtual 8
086モードでのアクセスが不可能とされた拡張メモリ領域52(例えば、メモリサイズが7MB)とに領域分割され、さらに該拡張メモリ領域52の空間内には第1 Access in 086 mode is impossible extended memory area 52 (e.g., memory size 7MB) and to be divided into areas, and more space of the extended memory area 52 first
〜第4のメモリブロック53a〜53d(例えば、メモリサイズ16KB)が設けられている。 To fourth memory blocks 53 a to 53 d (for example, memory size 16KB) is provided.

【0111】また、EMS54は、図16(b)に示すように、各々が、例えば16KBのメモリサイズを有する空間を単位とした第1〜第4のページフレーム54a [0111] Further, EMS54, as shown in FIG. 16 (b), respectively, for example the first to fourth page frame 54a in which the space with a memory size of 16KB units
〜54dからなる。 Consisting of ~54d. そして、これら第1〜第4のページフレーム54a〜54dは、前記第1〜第4のメモリブロック53a〜53dに割り当てられ、前記第1〜第4 Then, these first to fourth page frame 54a~54d is assigned to the first through fourth memory blocks 53 a to 53 d, the first to fourth
のページフレーム54a〜54dは、前記第1〜第4のメモリブロック53a〜53dに対する入出力が可能となっている。 Page frame 54a~54d of is capable of inputting and outputting with respect to the first to fourth memory blocks 53 a to 53 d.

【0112】図17はサスペンド処理の制御手順を示すフローチャートであって、本プログラムはSUSREQ [0112] Figure 17 is a flowchart showing the control procedure of the suspend process, the program SUSREQ
SMI信号がSUSREQSMIソースレジシタ13c SMI signal is SUSREQSMI Sosurejishita 13c
からCPU9に入力されたときに実行される。 Is executed when the input to the CPU9 from.

【0113】ステップS131ではメインCPU9がE [0113] In step S131 the main CPU9 E
MMに対し第1〜第4のページフレーム54a〜54d First to fourth page frames 54a~54d to MM
に割り当てられている第1〜第4のメモリブロック53 The assigned to fourth memory block 53
a〜53dの物理アドレスを問い合わせ、次いで、これら第1〜第4のメモリブロック53a〜53dの物理アドレスを環境情報としてHD26aに保存し(ステップS132)、通常のサスペンド処理を実行して(ステップS133)制御を終了する。 Query the physical address of A~53d, then the physical address of the first through fourth memory blocks 53a~53d saved HD26a as environment information (step S132), and executes the normal suspension process (step S133 ) to terminate the control.

【0114】図18はレジューム処理の制御手順を示すフローチャートであって、本プログラムは0VサスペンドフラグFSUSが「1」に設定されているときに実行される。 [0114] Figure 18 is a flowchart showing the control procedure of the resume processing, which is executed when a 0V suspend flag FSUS is set to "1".

【0115】ステップS141では通常メモリの内容をHD26aから読み出して通常メモリ領域51に復元し格納する。 [0115] Restoring stores the contents of the step S141 normal memory in the normal memory area 51 is read out from the HD 26a. 次いで、ステップS142では上記サスペンド処理によりHD26aに保存されている環境情報に基づき第1〜第4のページフレーム54a〜54dに割り当てられている第1〜第4のメモリブロック53a〜5 Then, first through fourth memory blocks allocated to the first to fourth page frame 54a~54d based on the environment information stored in HD26a by the suspension process in step S142 53A~5
3dの物理アドレスを読み出し、続くステップS143 It reads the physical address of the 3d, the subsequent step S143
でHD26aに保存されている前記第1〜第4のページフレーム54a〜54dに相当するメモリ内容を第1〜 In the first through the memory contents corresponding to the first to fourth page frame 54a~54d stored in HD26a
第4のメモリブロック53a〜53d上に復元し、次いでステップS144で通常のレジューム処理を実行し、 Restored to the fourth memory block 53 a to 53 d, then performs a normal resume processing at step S144,
制御を終了する。 The control is ended.

【0116】これにより、レジューム処理でサスペンド時に行っていた処理の続行が可能となり、その後処理を続行してアイドル状態になったとき又は復元されていないメモリへのアクセスがなされたときでも残余の拡張メモリ領域の復元を行うことにより、使用者がサスペンド時におこなっていた処理を続行している間に全てのメモリの復元を行うことができる。 [0116] This enables continuation of processing which has been performed at the time of suspend resume processing, extended access is residual even when made to subsequent processing time was now an idle state continues or recovered non memory by performing restoration of memory areas, it is possible to perform restoration of all memory while the user is to continue the process that was performed at the time of the suspend.

【0117】 [0117]

【発明の効果】以上詳述したように本発明のうち請求項1乃至請求項9記載の発明によれば、基本入出力システム実行時に第1の記憶手段の記憶容量等制御系構成要素の属性に基づいて転送手段による転送に要する処理時間(0Vサスペンド処理時間)の予測がなされ、第2の予測手段による電力特性と共に使用態様に応じた第1の所定基準値が設定され、メモリ効果を減少させることができると共に、消費電力の少ない使用態様での電池駆動時間の使用時間を長くすることができ、消費電力の節約と低消費電力モードでの電池駆動時間の延命化を図ることができる。 According to the invention of claims 1 to 9, wherein one of the invention as described in detail above, according to the present invention, the storage capacity such as the control system components of the first storage means when the output system execution attributes prediction of transfer required processing time by transferring means (0V suspend process time) is made based on the first predetermined reference value corresponding to a use mode with power characteristics according to the second prediction means is set, reduce the memory effect it is possible to use the time of battery life at low power consumption mode of use can be lengthened, it is possible to prolong life of the power savings and battery life with low power consumption mode.

【0118】また、請求項10乃至請求項15記載の発明によれば、サスペンド状態にある携帯型情報処理装置がレジューム処理を行うときに第2の記憶手段から第1 [0118] Also, according to the invention of claims 10 to 15, wherein, the first from the second storage means when the portable information processing apparatus performs the resume process in the suspend state
の記憶手段に記憶内容を転送して復元するときに時間が短縮化され、またレジュームに対する処理待ちに要する時間が短縮される。 Time when restoring to transfer the stored contents in the storage means is shortened, and also the time required for processing waiting for resume is shortened.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る携帯型情報処理装置としてのノートパソコンの一実施の形態を示す外観図である。 1 is an external view of an embodiment of a notebook computer as a portable information processing apparatus according to the present invention.

【図2】上記ノートパソコンの内部構成の一実施の形態を示すブロック構成図である。 2 is a block diagram showing an embodiment of an internal configuration of the laptop.

【図3】上記ノートパソコンの要部を示すブロック構成図である。 3 is a block diagram showing a main part of the laptop.

【図4】チップセットの詳細を示すブロック構成図である。 4 is a block diagram showing details of the chipset.

【図5】BIOSSMI処理の制御手順を示すフローチャートである。 5 is a flowchart showing the control procedure of BIOSSMI process.

【図6】システムブート処理の制御手順を示すフローチャートである。 6 is a flowchart showing the control procedure of the system boot process.

【図7】サブCPUで処理される制御手順のフローチャートである。 7 is a flowchart of a control procedure to be processed by the sub CPU.

【図8】メインタスクの制御手順を示すフローチャート(1/2)である。 8 is a flowchart showing the control procedure of the main task (1/2).

【図9】メインタスクの制御手順を示すフローチャート(2/2)である。 9 is a flowchart showing the control procedure of the main task (2/2).

【図10】BIOSI/Fタスクの制御手順を示すフローチャート(1/2)である。 10 is a BIOSI / F flowchart showing a control procedure of a task (1/2).

【図11】BIOSI/Fタスクの制御手順を示すフローチャート(2/2)である。 11 is a BIOSI / F flowchart showing a control procedure of a task (2/2).

【図12】パワーレベル選択テーブル図である。 12 is a power level selection table view.

【図13】バッテリ残量検出タスクの制御手順を示すフローチャートである。 13 is a flowchart showing the control procedure of the battery remaining amount detecting task.

【図14】可変基準値選択テーブル図である。 14 is a variable reference value selection table view.

【図15】バッテリテーブル判別テーブル図である。 15 is a battery table determination table view.

【図16】内部メインメモリの他の実施の形態を示すメモリマップである。 16 is a memory map showing another embodiment of the internal main memory.

【図17】サスペンド処理の他の実施の形態を示すフローチャートである。 17 is a flowchart showing another embodiment of the suspend process.

【図18】レジューム処理の他の実施の形態を示すフローチャートである。 18 is a flowchart showing another embodiment of the resume process.

【図19】ハードディスク(HD)の停止状態から動作可能状態に至るまでの消費電流の変化を示す消費電流特性図である。 19 is a current consumption characteristic diagram showing a change in current consumption of up to an operable state from the stopped state of the hard disk (HD).

【図20】サスペンド所要時間とメモリサイズとの関係を示す特性図である。 FIG. 20 is a characteristic diagram showing the relationship between the suspend duration and memory size.

【図21】メモリ効果現象を説明するための放電特性図である。 FIG. 21 is a discharge characteristic diagram for explaining a memory effect phenomenon.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 パソコン本体(装置本体) 8 BIOSROM(プログラム格納手段、予測実行手段、実行許可手段) 9 メインCPU(第1の制御手段、転送手段、第1の予測手段、保存手段、第1及び第2の復元手段) 10 内部メインメモリ(第1の記憶手段) 13 チップセット(割込信号供給手段) 14 サブCPU(第2の制御手段、残容量検出手段、通電停止手段、第2の予測手段、基準値設定手段) 26a HD(第2の記憶手段) 52 拡張メモリ領域 53a〜53d 第1〜第4のメモリブロック(ブロック) 54a〜54d ページフレーム 54 拡張メモリシステム 1 PC (apparatus main body) 8 BIOSROM (program storage means, prediction execution unit, the execution permission means) 9 main CPU (first control means, transfer means, the first prediction means, storage means, the first and second restoration means) 10 internal main memory (first storage means) 13 chipset (interrupt signal supplying means) 14 sub CPU (second control unit, the remaining capacity detection means, energization stopping means, the second prediction means, the reference value setting means) 26a HD (second storage means) 52 extended memory area 53a~53d first to fourth memory block (block) 54a to 54d page frame 54 extended memory system

Claims (15)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 装置本体に電源を供給する電池と、通電状態で記憶内容を保持する第1の記憶手段と、非通電状態で記憶内容を保持する第2の記憶手段と、前記通電状態のときに前記第1の記憶手段に記憶された記憶内容を前記第2の記憶手段に転送する転送手段と、前記電池の残容量を検出する残容量検出手段と、前記残容量検出手段の検出結果により前記電池の残容量が第1の所定基準値より低下したことを検出したときは前記転送手段による前記記憶内容の転送後に非通電状態とする通電停止手段とを備えた携帯型情報処理装置において、 前記転送手段の処理時間を予測する第1の予測手段と、 And 1. A battery for supplying power to the apparatus main body, a first storage means for holding the stored contents when the power is on, a second storage means for retaining stored contents in a non-energized state, the energizing state detection result of said transfer means for transferring the first said stored memory contents in the storage means a second storage means, and the remaining capacity detecting means for detecting a remaining capacity of the battery, the remaining capacity detection means when in the portable information processing apparatus remaining capacity of the battery is that when it is detected that falls below the first predetermined reference value and a current supply stopping means for the non-conductive state after the transfer of the stored content by said transfer means by a first prediction means for predicting the processing time of the transfer means,
    前記第2の記憶手段のの電力特性を予測する第2の予測手段とを備え、 前記残容量検出手段は、前記第1及び第2の予測手段の予測結果に基づいて前記第1の所定基準値を設定する基準値設定手段を有していることを特徴とする携帯型情報処理装置。 Wherein a second prediction means for predicting a power characteristic of the second storage means, said remaining capacity detecting means, the first and on the basis of the prediction result of the second prediction means first predetermined criterion portable information processing apparatus characterized in that it has a reference value setting means for setting the value.
  2. 【請求項2】 基本入出力システムが格納されたプログラム格納手段を有し、前記基本入出力システムは、前記第1の予測手段を実行する第1の予測実行手段と、前記電池の残容量が前記第1の所定基準値より大きい第2の所定基準値以上のときに前記第2の予測手段の実行を許可する実行許可手段とを含んでいることを特徴とする請求項1記載の携帯型情報処理装置。 2. A has a program storage means output system is stored, the output system includes a first prediction execution means for executing said first prediction means, the remaining capacity of the battery the portable according to claim 1, characterized in that it comprises an execution permission means for permitting execution of said second prediction means when said first or predetermined reference value is greater than a second predetermined reference value the information processing apparatus.
  3. 【請求項3】 前記第1の予測手段は、前記装置本体に内蔵される少なくとも1つ以上の制御系構成要素の属性に基づいて前記処理時間を予測することを特徴とする請求項1又は請求項2記載の携帯型情報処理装置。 Wherein said first predicting means, according to claim 1 or claim, characterized in that predicting the processing time based on the attributes of the at least one control system components incorporated in the device body portable information processing apparatus of claim 2 wherein.
  4. 【請求項4】 前記制御系構成要素の属性には、少なくとも装置本体全体の制御を司る第1の制御手段の演算処理速度と、前記第1の記憶手段の記憶容量と、前記第2 Attributes of claim 4, wherein the control system components, and processing speed of the first control means for controlling the entire at least the apparatus main body, and the storage capacity of the first storage unit, the second
    の記憶手段の記憶容量とが含まれていることを特徴とする請求項3記載の携帯型情報処理装置。 Portable information processing apparatus according to claim 3, wherein the storage capacity of the storage means is included in.
  5. 【請求項5】 前記第2の予測手段は、前記第2の記憶手段駆動時における前記第2の記憶手段の電流ピーク値と電流平均値とに基づいて前記電力特性を予測することを特徴とする請求項1乃至請求項4のいずれかに記載の携帯型情報処理装置。 Wherein said second prediction means includes a feature to predict the power characteristics based on the current peak value and the current average value of the second storage unit when the second storage means drive portable information processing apparatus according to any one of claims 1 to 4.
  6. 【請求項6】 前記第1の記憶手段は、着脱自在な増設モジュールを有していることを特徴とする請求項1乃至請求項5のいずれかに記載の携帯型情報処理装置。 Wherein said first storage means, the portable information processing apparatus according to any one of claims 1 to 5, characterized in that it has a removable expansion module.
  7. 【請求項7】 前記装置本体全体を制御する第1の制御手段と、該第1の制御手段への電源供給を制御する第2 7. A second controlling power supply to the first control means and, said first control means for controlling the entire apparatus main body
    の制御手段と、少なくとも前記第2の記憶手段を含む入出力群を制御して前記第1の制御手段に割込信号を供給する割込信号供給手段とを有していることを特徴とする請求項1乃至請求項6のいずれかに記載の携帯型情報処理装置。 To control means, characterized by having a interrupt signal supply means for supplying an interrupt signal to said first control means controls the output group including at least the second memory means portable information processing apparatus according to any one of claims 1 to 6.
  8. 【請求項8】 第1の予測手段は、前記第1の制御手段で実行されることを特徴とする請求項7記載の携帯型情報処理装置。 8. A first prediction means, portable information processing apparatus according to claim 7, characterized in that it is executed by the first control means.
  9. 【請求項9】 第2の予測手段は、前記第2の制御手段で実行されることを特徴とする請求項7記載の携帯型情報処理装置。 9. The second prediction means, portable information processing apparatus according to claim 7, characterized in that it is executed by the second control means.
  10. 【請求項10】 装置本体に電源を供給する電池と、通電状態で記憶内容を保持する第1の記憶手段と、非通電状態で記憶内容を保持する第2の記憶手段と、前記通電状態のときに前記第1の記憶手段に記憶された記憶内容を前記第2の記憶手段に転送する転送手段と、前記電池の残容量を検出する残容量検出手段と、前記残容量検出手段の検出結果により前記電池の残容量が所定基準値より低下したことを検出したときは前記転送手段による前記記憶内容の転送後に非通電状態とする通電停止手段とを備えた携帯型情報処理装置において、 前記第1の記憶手段が、空間内を複数のブロックに分割してなる拡張記憶領域と、前記各ブロックに対応して割り当てられる複数のページフレームからなる拡張メモリシステムとを含み、 さらに、前記 10. A supplies power to the apparatus body cell, a first storage means for holding the stored contents when the power is on, a second storage means for retaining stored contents in a non-energized state, the energizing state detection result of said transfer means for transferring the first said stored memory contents in the storage means a second storage means, and the remaining capacity detecting means for detecting a remaining capacity of the battery, the remaining capacity detection means when in the portable information processing apparatus remaining capacity of the battery is provided with an energizing stop means for the non-conductive state after the transfer of the stored content by said transfer means when it is detected that falls below a predetermined reference value by the second comprising first storage means, and extended storage areas formed by dividing the space into a plurality of blocks, and an extended memory system including a plurality of page frames allocated in correspondence with the respective blocks, furthermore, the 張記憶領域の各ブロックと前記拡張メモリシステムの各ページフレームの対応付けを管理する拡張メモリ管理手段を有していることを特徴とする携帯型情報処理装置。 Portable information processing apparatus characterized by having an extended memory management means for managing a correspondence of each page frame of the extended memory system and each block of Zhang storage area.
  11. 【請求項11】 前記拡張記憶領域の各ブロックのアドレスを環境情報として前記第2の記憶手段に保存する保存手段を有していることを特徴とする請求項10記載の携帯型情報処理装置。 11. The portable information processing apparatus according to claim 10, wherein the address of each block, characterized in that it comprises a storage means for storing in the second storage means as the environment information of the extended memory area.
  12. 【請求項12】 前記保存手段により保存された各ブロックの記憶情報を優先して前記第1の記憶手段に転送し復元する第1の復元手段を有していることを特徴とする請求項11記載の携帯型情報処理装置。 12. The method of claim 11, characterized in that it has a first restoring means for the stored information of each block stored by storage means in preference transferred to the first storage unit restores portable information processing apparatus according.
  13. 【請求項13】 前記第1の復元手段により前記第1の記憶手段に復元された後前記第1の復元手段により復元されなかった残余の第2の記憶手段の記憶情報を前記第1の記憶手段に転送し復元する第2の復元手段を有していることを特徴とする請求項12記載の携帯型情報処理装置。 Wherein said first restoring means by the first of the first storage information stored in the second storage means have not been restored residual by the first restoring means after being restored in the storage means portable information processing apparatus according to claim 12, characterized in that it has a second restoring means for transfers to the means restoration.
  14. 【請求項14】 前記第2の復元手段は、前記第2の記憶手段が通電状態になったときに、前記復元されなかった残余の第2の記憶手段の記憶情報を前記第1の記憶手段に転送し復元することを特徴とする請求項13記載の携帯型情報処理装置。 14. The second restoring means, said second when the storage means becomes energized, the first storage unit storing information of the second storage means of the remaining which has not been the restored portable information processing apparatus according to claim 13, wherein the forwarding restored to.
  15. 【請求項15】 前記第2の復元手段は、前記第2の記憶手段へのアクセスがあったときに、前記復元されなかった残余の第2の記憶手段の記憶情報を前記第1の記憶手段に転送し復元することを特徴とする請求項13記載の携帯型情報処理装置。 15. The second restoring means, said second when there is access to the storage means, the first storage unit storing information of the second storage means of the remaining which has not been the restored portable information processing apparatus according to claim 13, wherein the forwarding restored to.
JP19929595A 1995-07-13 1995-07-13 Portable information processor Granted JPH0934596A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19929595A JPH0934596A (en) 1995-07-13 1995-07-13 Portable information processor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19929595A JPH0934596A (en) 1995-07-13 1995-07-13 Portable information processor
US08523239 US5710931A (en) 1994-09-07 1995-09-05 Suspension state control for information processing devices such as battery powered computers
KR19950029391A KR100235567B1 (en) 1994-09-07 1995-09-07 Computer device

Publications (1)

Publication Number Publication Date
JPH0934596A true true JPH0934596A (en) 1997-02-07

Family

ID=16405437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19929595A Granted JPH0934596A (en) 1995-07-13 1995-07-13 Portable information processor

Country Status (1)

Country Link
JP (1) JPH0934596A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311237B1 (en) 1998-01-05 2001-10-30 Canon Kabushiki Kaisha System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311237B1 (en) 1998-01-05 2001-10-30 Canon Kabushiki Kaisha System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected

Similar Documents

Publication Publication Date Title
US5564015A (en) CPU activity monitoring through cache watching
US6418535B1 (en) Bi-level power saver method for portable or laptop computer
US5926404A (en) Computer system with unattended operation power-saving suspend mode
US7017060B2 (en) Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US6795927B1 (en) Power state resynchronization
US5752050A (en) Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US5423045A (en) System for distributed power management in portable computers
US5983357A (en) Computer power management
US5535401A (en) Method and system of power and thermal management for a data processing system using object-oriented program design
US20050046400A1 (en) Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20060123253A1 (en) System and method for adaptive power management
US5903764A (en) Smart battery selector offering power conversion internally within a portable device
US6393584B1 (en) Method and system for efficiently saving the operating state of a data processing system
US5875345A (en) Information processing system having dual power saving modes
US6664764B1 (en) Apparatus and method for detecting a battery use state and mitigating battery deterioration
US20060123252A1 (en) System and method for adaptive power management
US20090235105A1 (en) Hardware Monitoring and Decision Making for Transitioning In and Out of Low-Power State
US20090249103A1 (en) Platform power management based on latency guidance
US6711447B1 (en) Modulating CPU frequency and voltage in a multi-core CPU architecture
US5339444A (en) Portable computer resetting resume error caused from HDD loaded condition being changed and starting OS
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
US5903765A (en) Power management system for a computer
US20100058078A1 (en) Protocol for Power State Determination and Demotion
US5784628A (en) Method and system for controlling power consumption in a computer system
US6681336B1 (en) System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040707

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040810

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20040812

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080820

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080820

LAPS Cancellation because of no payment of annual fees