JPH0933604A - Method and apparatus for specification of failure mode - Google Patents

Method and apparatus for specification of failure mode

Info

Publication number
JPH0933604A
JPH0933604A JP18697395A JP18697395A JPH0933604A JP H0933604 A JPH0933604 A JP H0933604A JP 18697395 A JP18697395 A JP 18697395A JP 18697395 A JP18697395 A JP 18697395A JP H0933604 A JPH0933604 A JP H0933604A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
characteristic
supply
failure
power
device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18697395A
Other languages
Japanese (ja)
Other versions
JP2734416B2 (en )
Inventor
Katsu Sanada
克 真田
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To specify a failure mode in a short time and precisely by a configuration in which the feature of a power-supply voltage-to-power-supply current characteristic extracted by a specific procedure is compared with the similarity of a failure mode stored in a database and with that of data on the power- supply voltage-to-power-supply current characteristic. SOLUTION: The voltage-to-current V-I characteristic of a power supply used as a reference and data on a failure mode are stored at the inside of a personal computer 61 or in an external storage device 63, and a database is constituted. The singularity-point parametervalue of the V-I characteristic of a power supply for an LSI which comprises a failure is measured in advance so as to be stored in a storage device 65. The personal computer 61 takes into the parameter value of the LSI comprising the failure from the device 65, and it is compared with the parameter of the V-I characteristic of the power supply as the reference from the device (database) 63. Thereby retrieving, a similarity characteristic, specifying a failure mode comprising the characteristic, it is displayed on a display 62, and it is output to an output device 64.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明が属する技術分野】本発明は故障モードの特定方法及び装置に係り、特にある論理テストパターンを入力したときにIddqと称する論理動作の静止状態におけるリーク電流異常が発生するCMOS論理回路に発生した故障モードを特定する方法及び特定するための装置に関する。 The present invention relates] relates to a particular method and apparatus of the failure mode, occurs CMOS logic circuit leakage current abnormality occurs in the stationary state of the logical operation called Iddq when they enter the logical test pattern in particular an apparatus for the method and the specific identifying the failure modes.

【0002】 [0002]

【従来の技術】従来より、CMOS論理回路に発生した故障モードの特定方法には、代表的に2つの方法が知られている。 Conventionally, the method of specifying the failure mode caused CMOS logic circuits, are known typically two ways. 1つは完全な故障解析を行う特定方法である。 One is a specific method for performing a complete failure analysis. この方法では、まず、論理テストパターンを用いて故障発生箇所の絞り込みを行い、次に、絞り込んだ故障箇所の物理解析を行って故障原因を検出する方法である。 In this method, first, to narrow down the failure occurrence location using the logical test pattern, then, it is a method of detecting a failure cause performing physical analysis of failure location narrowed down.

【0003】故障箇所の絞り込みはEBテスターと称する、電子を大規模集積回路(LSI)の配線上に照射し、発生する2次電子を検出することにより照射点の電位マップや論理波形を抽出する手法が代表的であった。 [0003] Filters of the failure point is called EB tester, electrons irradiated on the wiring of a large scale integrated circuit (LSI), to extract potential map and logic waveforms of irradiation point by detecting the secondary electrons generated approach was typical.
また、故障箇所の検出は顕微鏡(SEM、光学顕微鏡等) Further, the detection of a fault point microscope (SEM, optical microscope, etc.)
を用いて、外観観察を行ったり、さらにはレーザ等により所望の層までエッチングして故障箇所を露出させたり、FIBと称する集束したイオンビームにより限定した箇所の断面出しを行い、観察することにより故障モードを検出していた。 With, or perform external observation, further or exposes etched to fault location to a desired layer by a laser or the like, performing sectional out locations for limiting the focused ion beam, referred to as FIB, by observing the failure mode was detected.

【0004】もう1つの方法は、エミッション顕微鏡 [0004] Another method, an emission microscope
(以降、EMSと記す)を用いた方法であり、文献(日本信頼性学会誌(REAJ)第4回信頼性シンポジウム (Hereinafter, referred to as EMS) is a method of using the literature (Japan reliability Journal (REAJ) 4th reliability Symposium
(Vol.13,No.3,1991年1月)pp. (Vol.13, No.3, 1 January 1991) pp. 71 71
〜76「発光波長分布によるLSIの故障解析手法の検討」)により提案されている。 It has been proposed by to 76 "Study of the failure analysis method of the LSI by the light emission wavelength distribution"). すなわち、この方法では、EMSにて検出した光量を積算する機能とバンドパスフィルタにより任意の光波長帯域だけを通過させるフィルタを組み合わせることにより、各光波長帯域毎の発光量を測定し、各故障モードに起因したスペクトルを観察することにより故障モードを推定する方法である。 That is, in this way, by combining a filter which passes only the arbitrary optical wavelength band of the function and a band pass filter for integrating the quantity of light detected by the EMS, to measure the light emission amount for each light wavelength bands, each fault a method of estimating the failure mode by observing the spectrum due to mode.

【0005】EMSによるLSIの解析のための装置では、DUTボード上に搭載されたLSIを観察するためにLSI上方に置かれた光学顕微鏡により、LSIの故障箇所から発する発光を観察する。 [0005] In apparatus for the analysis of LSI by EMS is an optical microscope placed in LSI upward to observe the LSI mounted on the DUT board, observing the light emission emanating from the failure point of the LSI. 観察された発光はバンドパスフィルタと称する任意の光波長帯域だけを通過させるフィルタを介してイメージインテンシファイヤーと称するフォトン増幅管にて増幅され、更にCCDカメラにより撮像されて画像処理装置に送られる。 The observed emission is amplified by photon multiplier tube called an image intensifier via a filter that passes only arbitrary optical wavelength band referred to as band-pass filter, sent further captured by the CCD camera to an image processing apparatus . 画像処理装置では、各光波長帯域毎の発光量を計算して各故障モードに起因したスペクトルを観察することにより、故障モードを推定する。 In the image processing apparatus, by observing the spectrum due to the failure mode to calculate the light emission amount for each light wavelength band, it estimates the failure mode.

【0006】以上の物理的な解析方法に対して、シミュレーションを用いた故障診断方法も従来より提案されている(特開平4−66884号公報:発明の名称「集積回路試験装置」)。 [0006] For more physical analysis method, failure diagnosis method using simulation has also been conventionally proposed (JP-A-4-66884 JP: entitled "Integrated Circuit testing device"). この従来装置は、LSI内部の信号配線上に電子ビーム、レーザビーム又は金属針を用いて直接プロービングして信号の論理動作波形を抽出し、その抽出波形をファイルに格納されているシミュレーション波形と比較し、抽出波形が正常波形と異なるとき、その波形から考えられる故障を定義し、その故障を設定した論理シミュレーションを行い、故障の判断が正しいかどうか判定する。 The conventional apparatus, compares electron beam onto the LSI of the signal wiring, directly probed by a laser beam or metal needle extracts logical operation waveforms of the signal, the simulated waveform stored the extracted waveform file and, when the extraction waveform is different from the normal waveform, to define the possible fault from the waveform, it determines whether the failure to perform the logic simulation set, or the determination of fault is correct.

【0007】 [0007]

【発明が解決しようとする課題】しかるに、上記の従来の故障モードの特定方法のうち、完全な故障解析を行う特定方法では、論理テストパターンを用いて故障発生箇所の絞り込みを行い、次に、絞り込んだ故障箇所の物理解析を行って故障原因を検出しなければならないため、 [SUMMARY OF THE INVENTION] However, among the specific method of conventional failure modes described above, in certain way to do a complete failure analysis, to narrow down the failure occurrence location using the logical test pattern, then, since it is necessary to detect the failure cause by performing a physical analysis of the narrowed-down failure location,
膨大な工数がかかる欠点があった(LSI1個あたり、 Enormous amount of man-hours there has been a consuming drawback (LSI1 per,
約1週間/技術者)。 About 1 week / engineer).

【0008】また、EMSを用いた故障モードの特定方法は、バンドパスフィルタの光波長帯域が400nmから1000nmと限定されているため、その帯域で検出される故障モードはCMOS論理回路上のゲート電極オープン不良やゲート酸化膜破壊によるリーク不良等であり、検出される故障モードが限定されていた。 Further, the particular method of failure mode with the EMS, the light wavelength band of the band-pass filter is limited and 1000nm from 400 nm, the failure mode gate electrode on the CMOS logic circuit which is detected by the band a leakage failure due open defect and the gate oxide film breakdown, failure modes to be detected is limited. さらに検出された故障モードは“発光スペクトル”と称するX軸に光波長を、Y軸に各光波長帯域の発光量を表示したグラフとして表示されるが、上述した故障モードの発光スペクトルにばらつきがあり、さらに論理的にスペクトル表示の解釈ができていないため、検出された“発光スペクトル”表示から故障モードを推定することは困難であった。 The light wavelength X-axis further detected failure mode is referred to as "emission spectrum", it is displayed as a graph that displays the amount of light emission of each light wavelength band in the Y-axis, a variation in emission spectrum of the failure modes described above There, because not be more logically spectral display interpretation, it is difficult to estimate the failure mode from the detected "emission spectrum" display.

【0009】さらにEMSを用いた故障モードの特定方法は、まず故障個所の検出から行わねばならないため、 [0009] To further method of identifying the failure mode using the EMS is, it must be first carried out from the detection of the fault location,
故障モードの特定までに多大な工数と時間がかかる(故障解析時間の約70%は故障個所の検出に時間をかけている)。 By a certain failure mode takes a lot of effort and time (approximately 70% of the failure analysis time and over time the detection of the fault location). また、EMSは微小発光を検出するため、発光観察経路は暗室に置かねばならなく、使用環境が限定される問題があり、さらにリーク電流が大きいと莫大な光量となるため、EMS解析ができなくなる欠点があった。 Also, EMS for detecting weak light emission, the light emitting observation path is not must put in a dark room, there is a problem that use environment is limited, to further the enormous amount of light leakage current is large, it becomes impossible EMS analysis there is a drawback. また、EMSは配線下の発光が検出できないため、 Further, since the EMS the emission of lower wires can not be detected,
多層配線構造を有するLSIでの解析は不可能である。 Analysis of an LSI having a multilayer wiring structure is not possible.

【0010】また、第3の従来方法であるシミュレーションを用いた故障モードの特定方法は、まずLSI内部の配線上に直接プロービングして動作波形を計測するため、プロービング手段に多大な工数がかかり、次に観測結果から故障を定義し、シミュレーションにより故障の判断が正しいかどうか判定するため、試行錯誤の繰り返しによる膨大な解析時間がかかる欠点があった。 Further, the particular method of the third conventional method is a simulation failure mode using the, first to measure the direct probing to operation waveforms in the LSI on the wiring, it takes a large number of steps to probing means, then define the fault from the observations, for the determination of the failure by simulation to determine whether correct, there is a disadvantage that it takes enormous analysis time by trial and error.

【0011】本発明は以上の点に鑑みなされたもので、 [0011] The present invention has been made in view of the above,
Iddqと称する論理の静止状態におけるリーク電流以上が発生したテストパターンでの電源電圧対電源電流特性を解析し、予めデータベース化されている電源電圧対電源電流特性との類似性の検索から故障モードを短時間に正確に特定する故障モードの特定方法及び装置を提供することを目的とする。 Analyzing the source voltage to power-current characteristics of the test pattern more than the leakage current is generated in the logic state of quiescence called a Iddq, the failure mode from the similarity search between the power supply voltage to power-current characteristic which is previously database and to provide a specific method and apparatus for failure modes to pinpoint in a short time.

【0012】また、本発明の他の目的は、外部環境やL [0012] It is another object of the present invention, the external environment and L
SIの内部構造に影響されずに、すべてのCMOS論理回路の故障モードを特定し得る故障モードの特定方法及び装置を提供することにある。 Without being affected by the internal structure of the SI, it is to provide a specific method and apparatus for failure modes that can specify the failure mode for all CMOS logic circuit.

【0013】 [0013]

【課題を解決するための手段】本発明は上記の目的を達成するため、集積回路の内部回路であるCMOS論理回路の入力端子より論理動作テストパターンを入力したときに、CMOS論理回路の論理動作の静止状態における電源電流が予め定めた所定値を越えて流れる異常が発生する論理動作テストパターンを検出し、この検出した論理動作テストパターンをCMOS論理回路の入力端子に入力した状態で調査した電源電圧対電源電流特性の特徴を抽出し、抽出した電源電圧対電源電流特性の特徴と予めデータベースに格納してある故障モードと電源電圧対電源電流特性のデータとの類似性を比較することにより、CMOS論理回路に発生した故障モードを特定するようにしたものである。 The present invention SUMMARY OF] in order to achieve the above object, when you enter a logical operation test pattern from the input terminal of the CMOS logic circuit is an internal circuit of the integrated circuit, the logic operation of the CMOS logic circuit power supply current in the stationary state is abnormal flowing over a predetermined value to detect a logical operation test pattern produced was investigated the detected logical operation test pattern in a state where the input to the input terminal of the CMOS logic circuit by comparing the similarity of the voltage-power characteristic to extract the current characteristics, extracted supply voltage to power-current characteristic features as previously failure modes are stored in the database and the power supply voltage to power-current characteristics of the data, it is obtained so as to identify a failure mode caused CMOS logic circuit.

【0014】また、本発明は、故障モードを特定するための電源電圧対電源電流特性の形状を特徴づけるパラメータを、電源電圧対電源電流特性カーブ上の、電流が急激に流れ始める電圧値と勾配が変化する電源電圧対電源電流特性カーブの特異点としたものである。 Further, the present invention is a parameter characterizing the shape of the supply voltage to power-current characteristic for identifying the failure mode, on the power supply voltage to power-current characteristic curve, a voltage value which current begins to flow suddenly gradient There is obtained by the singular point of the supply voltage to power-current characteristic curve changes.

【0015】また、本発明におけるデータベースに格納してある故障モードと電源電圧対電源電流特性のデータは、あらかじめ想定した物理故障のモードと、物理故障を作り込んだ集積回路を用いて、物理故障に対応する論理動作の静止状態電源電流があらかじめ定められた所定値を越える論理動作テストパターンでの電源電圧対電源電流特性のデータであることを特徴とする。 Further, data of the failure mode and the power supply voltage to power-current characteristic that is stored in the database in the present invention, using a mode of physical faults previously assumed, the integrated circuit elaborate make physical failure, physical failure It characterized in that it is a data of the power supply voltage to power-current characteristics of a logical operation test pattern exceeds a predetermined value quiescent power supply current predetermined logic operations corresponding to.

【0016】そして、上記の物理故障は、集積回路の配線レイアウトパターン上に作り込む、又は集積回路の断面構造方向に作り込む、又は集積回路の半導体素子を形成するPN接合領域中に作り込むことを特徴とする。 [0016] Then, the above physical failure, fabricated on the wiring layout pattern of an integrated circuit, or fabricated in the cross-sectional structure direction of the integrated circuit, or be fabricated in the PN junction region to form a semiconductor element of the integrated circuit the features.

【0017】また、データベースに格納してある故障モードと電源電圧対電源電流特性のデータは、不具合品集積回路として解析された故障モードと論理動作テストパターン入力時の電源電圧対電源電流特性のデータ、あるいは、集積回路上に定義した故障モードと、定義した故障モードの故障箇所を介して流れる電源電流を回路シミュレーションにより抽出して得られた、シミュレーションによる電源電圧対電源電流特性のデータであることを特徴とする。 Further, the failure mode and the data of the power supply voltage to power-current characteristics were analyzed as defective product integrated circuit failure mode and the data of the power supply voltage to power-current characteristics at the time of the logical operation test pattern input are stored in the database or, it the failure modes defined on an integrated circuit, obtained by extraction by a circuit simulation of the power supply current flowing through the fault point failure modes defined, the data of the power supply voltage to power-current characteristic simulation the features.

【0018】また、前記目的を達成するため、本発明の故障モードの特定装置は、基準とする電源電圧対電源電流特性の形状と故障モードに関するデータが予め格納されている記憶手段と、故障を有する集積回路の電源電圧対電源電流特性のデータを入力する入力手段と、入力手段により入力された電源電圧対電源電流特性のデータを記憶手段からの基準の電源電圧対電源電流特性のデータとを比較し、形状の類似性に基づいて対応する故障モードを特定する検索手段とを有する構成としたものである。 [0018] To achieve the above object, a particular device of failure mode of the present invention includes a storage unit for data about the shape and the failure mode of the power supply voltage to power-current characteristics as a reference is stored in advance, the failure input means for inputting data of the power supply voltage to power-current characteristics of an integrated circuit having, a data power supply voltage to power-current characteristics of a reference from the storage means the data of the power supply voltage to power-current characteristic that has been input by the input means comparison, in which a structure having a search means for identifying the failure mode corresponding based on the similarity of shape.

【0019】ところで、大規模集積回路(LSI)の内部回路を構成するCMOS論理回路が回路内部に物理欠陥を有すると、一般的傾向として“Iddq(Quiesent Vdd By the way, when the CMOS logic circuit constituting an internal circuit of a large scale integrated circuit (LSI) has a physical defect in the internal circuit, as a general trend "Iddq (Quiesent Vdd
Supply Current)”と称する静止状態電源電流に異常値が現れる。このことは、本発明者が「マイクロエレクトロニクスと信頼性」の第33巻第7号、第35巻第3号にて開示したように明らかである(M.Sanada“New Applicatio Supply Current) "outliers quiescent power supply current appears referred. This invention's Vol. 33 No. 7 in" Microelectronics and Reliability ", as disclosed in Vol. 35, No. 3 it is clear in (M.Sanada "New Applicatio
n of Laser Beam to Failure Analysis of LSI with Mu n of Laser Beam to Failure Analysis of LSI with Mu
lti-Metal Layers”,Microelectronics and Reliabili lti-Metal Layers ", Microelectronics and Reliabili
ty,Vol.33,No.7,pp.993-1009,1993、及びM.Sanada“Eva ty, Vol.33, No.7, pp.993-1009,1993, and M.Sanada "Eva
luation and Detection of CMOS-LSI with Abnormal Id luation and Detection of CMOS-LSI with Abnormal Id
dq”,Microelectronics and Reliability,Vol.35,No. dq ", Microelectronics and Reliability, Vol.35, No.
3,pp.619-629,1995)。 3, pp.619-629,1995). 本発明はこの性質を利用したものである。 The present invention utilizes this property.

【0020】すなわち、本発明により故障モードの特定に利用するIddq異常は、LSI回路内部の物理故障を顕在化させるシグナルである。 [0020] That is, the abnormality Iddq utilized in a particular failure mode in accordance with the present invention is a signal to elicit a physical failure of the LSI circuit. そして、そのシグナルを発生させる論理動作テストパターンを入力端子に設定することで検出される電源のV−I特性(電源電圧対電源電流特性)は、Iddq異常そのものである。 Then, V-I characteristics of the power supply to be detected by setting a logic operation test pattern for generating the signal to the input terminal (power supply voltage to power-current characteristic) are Iddq abnormality itself. 従って、電源V−I特性は物理故障情報を内蔵しており、さらにそのV−I特性カーブは貫通電流が流れる等価回路により定量的に説明できる。 Therefore, the power supply V-I characteristic has a built-in physical failure information, further the V-I characteristic curve can be quantitatively described by the equivalent circuit in which a through current flows. そして、得られたV−I特性を解析することにより故障モードを正確に特定できる。 Then, it can accurately identify the failure mode by analyzing the obtained V-I characteristics. さらに、効率をあげるため、故障モードとその故障に起因する電源のV−I特性をデータベースとし、故障品の電源V−I特性を取得してそのデータベースを参照して比較することにより、故障モードを特定できる。 Furthermore, in order to increase the efficiency, the V-I characteristics of the power supply caused by the failure mode and its failure as a database, by comparing with reference to the database to obtain the power V-I characteristics of fault products, failure mode It can be identified.

【0021】そこで、本発明は“FTP(Function Test Pa [0021] Accordingly, the present invention is "FTP (Function Test Pa
ttern)”と称する論理動作テストパターンをCMOS論理回路の入力端子より入力したとき、所定値を越えて流れるIddq異常が発生したとき、そのFTPにおいて“V ttern) "and referred when the logical operation test pattern inputted from the input terminal of the CMOS logic circuit, when an abnormal Iddq flowing over a predetermined value has occurred in the FTP" V
−I特性”と称する電源電圧を変化させたとき変化する、電源電流の関係を調査することにより故障モードを特定することを特徴としている。 Changes when the supply voltage is varied termed -I Characteristics ", is characterized by identifying the failure mode by examining the relationship between the supply current.

【0022】 [0022]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Next, a description with reference to the drawings, embodiments of the present invention. 図1は本発明になる故障モードの特定方法の一実施の形態のフローチャートを示す。 Figure 1 shows a flow chart of an embodiment of a specific method of failure mode according to the present invention. 同図に示すように、まず、CMOS論理回路の入力端子より既知の複数の論理動作テストパターン(FT As shown in the drawing, first, a plurality of known logical operation test pattern from the input terminal of the CMOS logic circuit (FT
P)を順次に入力したときの、論理動作の静止状態におけるリーク電流(静的電源電流)Iddqをそれぞれ測定して、そのうち所定値を越えて流れるIddq異常が発生した時のFTPを抽出する(ステップ11)。 When sequentially enter P), by measuring respectively the leakage current (IDDQ) Iddq in the still state of the logical operation, of which extracts the FTP when the abnormality Iddq flowing over a predetermined value is generated ( step 11).

【0023】図2はこのときのFTPとIddq値との関係を示すグラフであり、x軸はFTPの番号を、y軸はIddq値を示している。 [0023] Figure 2 is a graph showing the relationship between the FTP and Iddq value at this time, x-axis is the number of FTP, y axis represents the Iddq value. CMOS論理回路上に貫通電流が発生しない正常状態において、Iddq値は1μ In a normal state where no through current occurs on a CMOS logic circuit, Iddq value 1μ
A以下であるのに対して回路内部に欠陥があり、その欠陥が回路に影響を与える不具合品においては、一般に規格上限値の数百倍から数千倍以上のIddq値が発生する(前述の文献参考)。 Defective internal circuit whereas at A or less, in the defective product to which the defect affects the circuit, generally Iddq value of more than several thousand times from several hundred times the standard upper limit value is generated (the above literature reference).

【0024】図2に示すグラフにおいて、FTP(P [0024] In the graph shown in FIG. 2, FTP (P
1),(P2)にてIddq値異常が発生している。 1), it is Iddq value abnormality occurs in (P2). 故障モードの特定はこのFTP(P1),(P2)を用いる。 Particular failure mode The FTP (P1), using (P2).

【0025】次に、Iddq異常パターンでのFTPにおける電源電圧を変化させたとき変化する電源電流の関係である、“V−I特性”を調査する(ステップ1 Next, a relationship between the power supply current changes when changing the power supply voltage in the FTP in Iddq failure pattern, to investigate the "V-I characteristics" (Step 1
2)。 2). 図3は図2におけるFTP対Iddq値の測定より検出したIddq値異常を示すFTP(P1)のV−I Figure 3 is V-I of FTP (P1) indicating the Iddq abnormalities detected from the measurement of the FTP vs. Iddq value in FIG. 2
特性の一例である。 It is an example of characteristics.

【0026】続いて、ステップ12で得られたV−I特性のカーブの特異性(特徴)が抽出される(ステップ1 [0026] Subsequently, the curve of the specificity of the V-I characteristics obtained in step 12 (features) are extracted (Step 1
3)。 3). その抽出結果はコンピュータに入力される。 The extraction result is inputted to the computer. V− V-
I特性の特異性の抽出はコンピュータに直接カーブを入力してコンピュータ処理させるか又は、検出した特異性パラメータをコンピュータに入力するかどちらでもよい。 Extraction of the specificity of I characteristics or to computer processing to input directly curve computer, may be either inputs the detected specific parameter into the computer.

【0027】コンピュータにはあらかじめ明確な故障モードとその故障に起因して発生する電源のV−I特性がデータベース14として登録されており、入力されたV [0027] A V-I characteristics of the power supply to the computer that occurs due to the fault and pre-clear failure mode is registered as a database 14, the input V
−I特性の特徴の抽出結果とデータベース14の上記の故障モードと電源のV−I特性を有するデータとの類似性を調査、あるいは比較する(ステップ15)。 Investigate the similarity between the data having the above-mentioned failure modes and V-I characteristics of the power supply of the extraction results and the database 14 of characteristics of -I properties, or comparing (step 15). このとき、V−I特性の特異点のパラメータが比較される。 At this time, parameters of the singularities of V-I characteristic is compared. これにより、故障を有するLSIの内部回路に発生した故障モードが特定される(ステップ16)。 Thus, failure mode caused the internal circuit of the LSI having the failure is identified (step 16).

【0028】このようにして、この実施の形態によれば、非破壊にて、外部端子での電源電圧と電源電流の測定のみで故障モードを特定できるため、効率的にCMO [0028] Thus, according to this embodiment, for nondestructively, it can identify the failure modes only the measurement of the supply voltage and supply current at the external terminal, efficiently CMO
S論理回路内部に発生した故障モードを短時間に正確に特定化できる(例えば、LSI1個あたり、約10分/ Can be a short time accurately identify the failure mode caused the internal S logic circuit (e.g., per LSI1, about 10 minutes /
技術者)。 engineer).

【0029】データベース14は故障モードと電源のV [0029] The database 14 V of the failure mode and the power supply
−I特性が明確になっているデータを記憶したものである。 -I characteristics is obtained by storing the data that is clear. その記憶データは、簡単な回路構成を有するLSI Its storage data, LSI having a simple circuit configuration
を用いて、あらかじめ考えられる物理故障を作り込み、 Using, of building a physical failures considered in advance,
その故障モードに起因してIddq異常が発生するところの電源電圧対電流特性を収集したもの(図1に1〜3 As those Iddq due to failure mode abnormality was collected power supply voltage versus current characteristic where generated (Figure 1 to 3
で示すV−I特性)である。 A V-I characteristic) indicated by.

【0030】さらに、データベース14の記憶データには、不具合品LSIとして解析された故障モードと電源の“V−I特性”の関係を有するデータ(図1に4で示すV−I特性)があり、さらに、LSI上に定義した故障と、回路シミュレーションによりその故障箇所を介して流れる電源電圧対電流特性との関係を有するデータ(図1に5で示すV−I特性)がある。 Furthermore, the stored data of the database 14, there is data having a relationship parsed as defective product LSI "V-I characteristics" failure modes and power (V-I characteristic indicated by 4 in Figure 1) further, faults and defined on LSI, there is data having a relationship between the power supply voltage versus current characteristic flowing through the fault point by circuit simulation (V-I characteristic indicated by 5 in Figure 1). 類似性を調査するために用いる電源V−I特性は、後述するV−I特性の特異点に注目した特性の形状パラメータである。 Power V-I characteristic used to investigate the similarity is the shape parameter of the characteristics noted singularity V-I characteristics will be described later.

【0031】次に、データベース14に格納されている“明確な故障モードと電源V−I特性”のデータの収集方法について説明する。 Next, a description how to collect data in the database 14 is stored in the "clear failure modes and power V-I characteristics". LSIにあらかじめ考えられる物理故障を作り込んで行うデータの収集方法には大別して図1に1〜3で示した3つのV−I特性のデータ収集方法、すなわち、LSIの配線レイアウトパターン上に物理故障を作り込む方法、LSIの断面構造方向に物理故障を作り込む方法、及びLSIのデバイスを形成しているPN接合領域に故障を作り込む方法がある。 Data collection method of the three V-I characteristic shown in method of collecting data to be crowded make physical failures considered in advance in LSI roughly at 1-3 in Figure 1, i.e., the physical on the wiring layout pattern of the LSI how failure to fabricate, there is a method to fabricate a failure PN junction region forming method to fabricate a physical failure in the cross-sectional structure direction of the LSI, and the LSI device.

【0032】これらの3つのデータ収集方法のうち、まずLSIの配線レイアウトパターン上に物理故障を作り込む方法について説明する。 [0032] Of these three methods of data collection, first described how to fabricate a physical failure LSI wiring layout pattern. 図4はLSIの配線レイアウトパターン上に物理故障を作り込み、その電源V− 4 of building physical fault on the wiring layout pattern of the LSI, the power supply V-
I特性を検出する方法を説明する図であり、測定装置2 Are views for explaining a method of detecting the I characteristic, measuring device 2
5と、配線レイアウトパターンに物理故障を作り込んだLSI20の拡大説明図21と、作り込んだ物理故障の一例を示す回路図22、そして各物理故障に対して検出された電源V−I特性群23を示す。 5 and, the enlarged view 21 of elaborate make physical fault LSI20 the wiring layout pattern circuit diagram 22 showing an example of the elaborate make physical failure, and a power supply V-I characteristic group is detected for each physical fault It shows the 23.

【0033】測定装置25は電源V−I特性を検出する測定する形態を示しており、LSI20と、LSI20 The measuring device 25 indicates a mode of measuring detects the power V-I characteristic, the LSI 20, LSI 20
のVddとGND端子に接続された電源17と、電源1 The Vdd and the power supply 17 connected to the GND terminal, a power supply 1
7からLSI20のVddへつながる配線と電源17からLSI20のGNDへつながる配線間に設けられた電圧計18と、電源17からLSI20のGNDへつながる配線の途中に設けられた電流計19とから構成されている。 7 from wiring and a power supply 17 connected to LSI20 the Vdd voltage meter 18 provided between the wiring leading to LSI20 the GND, is constructed from ammeter 19 for provided in the middle of the wiring extending from the power source 17 to the LSI20 the GND ing.

【0034】データ収集に用いるLSI20は、解析が容易になるように簡単な論理回路を搭載したLSIであり、配線レイアウトパターン上への配線の切断や配線間のショート等といった物理故障の作り込みが、公知の手法であるFIB(Focused Ion Beam)やFLB(Focused Laser B [0034] LSI20 used for data collection, an LSI equipped with simple logic circuitry such analysis is facilitated, but of building physical failure such as short circuit or the like between wirings cutting and wiring to the wiring layout pattern on , FIB is a known technique (Focused Ion Beam) and FLB (Focused Laser B
eam)等を用いて行われている。 It has been carried out using a eam) and the like. また、LSI20の入力端子はIddq異常が発生するFTPに設定されている。 Also, LSI 20 of the input terminal is set to FTP the Iddq abnormality occurs.

【0035】LSIの拡大図21はLSI20の一部を拡大した配線レイアウトパターン図であり、複数の物理故障1〜nが作り込まれている。 [0035] is an enlarged view 21 wiring layout pattern view showing an enlarged part of LSI20 of LSI, it is built multiple physical fault 1 to n. 例えば、作り込まれた物理故障1は配線のオープン故障である。 For example, physical fault 1 which is built is the open failure of the wiring. このオープン故障の回路は例えば、回路図22に示すように、P型チャネルトランジスタ(以降Pchトランジスタと記載)Q Circuit of the open failure, for example, as shown in the circuit diagram 22, (described later than the Pch transistor) P-type channel transistor Q
1とN型チャネルトランジスタ(以降Nchトランジスタと記載)Q2が、それぞれゲート同士及びドレイン同士が接続されたCMOSインバータ回路の、PchトランジスタQ1のゲート電極がオープンになった故障である。 1 and N-type channel transistor (hereinafter described as Nch transistor) Q2 is a CMOS inverter circuit gates and drains are respectively connected, the gate electrode of the Pch transistor Q1 is faulty became open.

【0036】LSI20の入力端子にIddq異常が発生するFTPを設定することにより、このCMOSインバータ回路の入力に“H”(高電位)レベルが印加された時、PchトランジスタQ1はノーマリーオン状態、N [0036] By abnormal Iddq the LSI20 input terminal sets the FTP to occur, when the input to the "H" (high potential) level of the CMOS inverter circuit is applied, Pch transistor Q1 is normally turned on, N
chトランジスタQ2はオン状態に設定されるため、V Since ch transistor Q2 is set to ON, V
ddからGNDにトランジスタQ1及びQ2を介して貫通電流が流れる。 Through current flows to GND dd through transistor Q1 and Q2. その状態での電源V−I特性は、各物理故障に対して検出された電源V−I特性群23のうちの特性カーブIにて示される。 Power V-I characteristics in that state, indicated by the characteristic curve I of the power supply V-I characteristic group 23 that is detected for each physical failure.

【0037】すなわち、この特性カーブIはNchトランジスタQ2のスレショールド電圧(約1.3V)以上にて電流が流れはじめ、それ以降のI/V勾配はPchトランジスタQ1のチャネル抵抗とNchトランジスタQ2 [0037] That is, this characteristic curve I is Nch transistor Q2 threshold voltage (about 1.3V) current starts to flow at least, the subsequent I / V slope channel resistance and the Nch transistor Q2 of the Pch transistor Q1
のチャネル抵抗との和として現れてくることを示している。 It is shown that the emerge as the sum of the channel resistance. このように、配線のオープン故障モードと電源V− In this way, open failure modes of the wiring and the power supply V-
I特性との関係はIの例で示したような明確な因果関係を有し、それらの関係をデータベース化することで同類の故障が発生した不具合品の故障モードを特定することが可能となる。 Relationship between I characteristic has a clear causal relationship as shown in the example I, it becomes possible to identify a failure mode of defective product which similar failure has occurred by a database of their relationship .

【0038】次に、のLSIの断面構造方向に物理故障を作り込む方法について説明する。 Next, a description will be given of a method in the cross-sectional structure direction of the LSI fabricated physical failure. 図5はLSIの断面構造方向に物理故障を作り込み、その電源V−I特性を検出する方法を説明する図であり、測定装置25と、 5 of building a physical failure in the cross-sectional structure direction of the LSI, a diagram illustrating a method of detecting the power V-I characteristic, the measuring device 25,
LSIの断面構造方向の各層間に物理故障を作り込んだLSI30の拡大説明図31と、作り込んだ物理故障の一例を示す回路図32と、そして各物理故障に対して検出された電源V−I特性群33とを示している。 The enlarged view 31 of elaborate make physical failure between layers of the LSI in the cross-sectional structure direction LSI 30, a circuit diagram 32 showing an example of a physical failure elaborate making, and is detected for each physical failed power supply V- It shows the I characteristic group 33. 同図中、図4と同一構成部分には同一符号を付してある。 In the figure, the same components as in FIG. 4 are denoted by the same reference numerals.

【0039】LSI30は簡単な論理回路を搭載したL [0039] LSI30 is equipped with a simple logic circuit L
SIである。 Is the SI. LSI断面構造方向の各層間のショートやスルーホールやコンタクト上のオープンによる配線層間のオープン等といった物理故障の作り込みは公知の手法であるFIB(Focused Ion Beam)やFLB(Focused Laser Bea LSI sectional FIB (Focused Ion Beam) is a known technique of building physical failure such as open or the like of the wiring layers with open on short and through hole and contact between each layer of the structure direction and FLB (Focused Laser Bea
m)等を用いてあらかじめ製造工程途中にて欠陥を作り込むことで容易に形成できる。 m) and the like can be easily formed by fabricated defects in prefabricated process halfway with.

【0040】断面構造図31はLSI30の一部を拡大した断面構造図であり、複数の物理故障が作り込まれている。 The cross-sectional structure view 31 is a sectional view of an enlarged portion of the LSI 30, a plurality of physical failure has been built. LSI30に作り込まれた物理故障2は層間ショート故障であり、その回路を回路図32に示す。 Physical fault 2 which is built in LSI30 is interlayer short-circuit failure, shows the circuit schematic 32. 回路図32に示すように、層間ショート故障は例えばCMOS As shown in the circuit diagram 32, the interlayer short-circuit failure, for example CMOS
インバータ回路を構成するPchトランジスタQ3とN Pch transistor Q3 that constitutes the inverter circuit and N
chトランジスタQ4のそれぞれのゲートがNchトランジスタQ5のドレインに接続された回路の、PchトランジスタQ3のゲート酸化膜上にピンホールが形成された故障である。 ch circuits each gate is connected to the drain of the Nch transistor Q5 of the transistors Q4, a failure pin hole is formed on the gate oxide film of the Pch transistor Q3.

【0041】このLSI30の入力端子にFTPを設定することにより、回路図32に示すインバータ回路の入力に“L”(低電位)レベルが印加された時、VddからPchトランジスタQ3のゲート酸化膜上のピンホールを介してゲート電極のLレベルを決定している前段の論理回路のNchトランジスタQ5のドレイン、ソースを通ってGNDへ貫通電流が流れる。 [0041] By setting the FTP to the input terminal of the LSI 30, circuit diagram to the input of the inverter circuit shown in 32 "L" when the (low potential) level is applied, the gate oxide film of the Pch transistor Q3 from Vdd the drain of the Nch transistor Q5 of the logic circuit of the previous stage which determines the L level of the gate electrode through the pin hole, a through current to GND through the source flows in.

【0042】この層間ショート故障により貫通電流が流れる状態の電源V−I特性は、図5に示す各物理故障に対して検出された電源V−I特性群33の特性カーブI The power supply V-I characteristic of the state of through current by the interlayer short circuit failure flows, characteristic curve I of the power supply V-I characteristic group 33 that is detected for each physical failure shown in FIG. 5
Iにて示される。 It is shown by the I. すなわち、この特性カーブIIは、N That is, the characteristic curve II is, N
chトランジスタQ5のスレショールド電圧(約1.3V) Threshold voltage of ch transistor Q5 (about 1.3V)
以上にて電流が流れ始め、それ以降のI/V勾配はPc Current starts to flow under the above, the subsequent I / V gradient Pc
hトランジスタQ3側ゲート電極のピンホール抵抗とN Pinhole resistance and N of h transistor Q3 side gate electrode
chトランジスタQ5のチャネル抵抗との和として現れてくることを示している。 ch indicates that emerge as the sum of the channel resistance of the transistor Q5.

【0043】このように、層間ショート故障モードと電源V−I特性との関係はIIの例で示したような明確な因果関係を有し、前述と同様、それらの関係をデータベース化することで同類の故障が発生した不具合品の故障モードを特定することが可能となる。 [0043] Thus, the relationship between the inter-layer short-circuit failure mode and the power V-I characteristic has a clear causal relationship as shown in the example II, similar to the above, that a database of their relationship it is possible to identify the failure mode of the defective product to the likes of failure has occurred.

【0044】次に、のLSIのデバイスを形成しているPN接合領域に故障を作り込む方法について説明する。 Next, a description will be given of a method to fabricate a failure PN junction region forming a LSI device. 図6はLSIのデバイスを形成しているPN接合領域に故障を作り込み、その電源V−I特性を検出する方法を説明する図であり、測定装置25と、PN接合領域に物理故障を作り込んだLSI40の拡大説明図41 6 of building a fault in the PN junction region forming the LSI devices are views for explaining a method of detecting the power V-I characteristics, make the measuring device 25, a physical failure PN junction region enlarged view of the elaborate LSI40 41
と、作り込んだ物理故障の一例を示す回路図42と、各物理故障に対して検出された電源V−I特性群43とを示す。 If shows a circuit diagram 42 showing an example of elaborate make physical failure, and a power supply V-I characteristic group 43 that is detected for each physical failure. 同図中、図4と同一構成部分には同一符号を付してある。 In the figure, the same components as in FIG. 4 are denoted by the same reference numerals.

【0045】図4及び図5と同じ構成の装置25によりV−I特性が測定されるLSI40は、前述同様、簡単な論理回路を搭載したLSIを用いた。 [0045] LSI40 the V-I characteristic with reference to FIG. 4 and 25 of the same configuration as FIG. 5 is measured, with use of the LSI mounted with the same manner as described above, simple logic circuit. ただし、LSI However, LSI
40はそのデバイスを形成しているPN接合領域中の主にPN接合間ショートやSi半導体とAl金属間の熱による共晶反応に伴うアロイスパイク等といった故障の擬似的な作り込みは、FIB(Focused Ion Beam)やEB(Electr 40 mainly pseudo making inclusive failure such alloy spike, etc. due to eutectic reaction by heat between a PN junction between short and Si semiconductor and the Al metal in the PN junction region which forms the device, FIB ( Focused Ion Beam) and EB (Electr
on Beam)さらにはエキシマレーザ等といった公知の技術を用いてあらかじめ製造工程中に欠陥として作り込まれている。 on Beam) further it is fabricated as defects in advance manufacturing process using known techniques such as excimer laser or the like.

【0046】このLSI40のPN接合領域部はLSI [0046] PN junction region part of this LSI40 is LSI
全体の一部を拡大したデバイス素子構成図41に示すように、複数の物理故障が作り込まれている。 As shown a portion of a whole device element configuration diagram 41 is an enlarged, multiple physical fault is fabricated. 作り込まれた物理故障3はPN接合間ショート故障であり、その回路を回路図42に示す。 Physical failure 3 which is built is a short circuit failure between the PN junction, it shows the circuit schematic 42. このPN接合間ショート故障の回路は例えば回路図42に示すように、PchトランジスタQ6とNchトランジスタQ7がそれぞれゲート同士及びドレイン同士が接続されたCMOSインバータ回路の、PchトランジスタQ6のドレイン部を構成しているNウェル(N−well)に形成されたP型領域とN−well間のPN接合破壊故障により、PchトランジスタQ6のドレイン・ソース間が極めて小さな値の抵抗R1で接続されている回路として表される。 The circuit of the PN junction between the short-circuit failure, as shown in the circuit diagram 42 example, the configuration of the CMOS inverter circuit Pch transistor Q6 and the Nch transistor Q7 is gates and drains respectively connected to the drain of the Pch transistor Q6 the PN junction breakdown failure between N-well (N-well) which is formed in P-type region and the N-well in which, as a circuit between the drain and source of the Pch transistor Q6 is connected by a resistor R1 a very small value expressed.

【0047】LSI40の入力端子にFTPを設定することにより、このインバータ回路の入力に“H”(高電位)レベルが印加された時、PchトランジスタQ6はVddからPchトランジスタQ6のドレイン部にN− By setting the FTP to the input terminal of the [0047] LSI 40, when the "H" to the input of the inverter circuit (a high potential) level is applied, the Pch transistor Q6 is connected to the drain of the Pch transistor Q6 from Vdd N-
well(前記R1)を介して直接電流が流れ込み、オン状態に設定されているNchトランジスタQ7のドレイン、ソースを通り、GNDに貫通電流が流れる。 Direct current flows through the well (the R1), the drain of the Nch transistor Q7 which is set in the ON state, through the source, through current flows to GND.

【0048】このPN接合間ショート故障により貫通電流が流れる状態の電源V−I特性は、図6に示す各物理故障に対して検出された電源V−I特性群43の特性カーブIIIにて示される。 The power supply V-I characteristic of the state of through current by the PN junction between the short-circuit failure flows, indicated by the characteristic curve III of the power supply V-I characteristic group 43 that is detected for each physical failure shown in FIG. 6 It is. すなわち、この特性カーブIII That is, this characteristic curve III
は、NchトランジスタQ7のスレショールド電圧(約 Is, threshold voltage of the Nch transistor Q7 (about
1.3V)以上にて電流が流れ始め、それ以降のI/V勾配はほとんどNchトランジスタQ7のチャネル抵抗にて決定される。 Current starts to flow at 1.3V) or more, subsequent I / V slope is determined in most channel resistance of the Nch transistor Q7.

【0049】このように、PN接合間ショート故障モードと電源V−I特性との関係はIIIの例で示したような明確な因果関係を有し、それらの関係をデータベース化することで同類の故障が発生した不具合品の故障モードを特定することが可能となる。 [0049] Thus, the relationship between the short-circuit failure mode and the power V-I characteristic between the PN junction has a clear causal relationship as shown in the example III, the likes by a database of their relationship failure it is possible to identify the failure mode of defective product that occurred.

【0050】次に、データベース化できる他の“明確な故障モードと電源V−I特性”のデータとして、不具合品LSIとして完全に解析された故障モードと電源の“V−I特性”の関係を示すデータについて説明する。 Next, as the data for other "clear failure modes and power V-I characteristics" that can database, the relationship between the failure mode and the power that is fully analyzed as defective product LSI "V-I characteristics" the data shown will be explained.
このデータは設計ルールの縮小化やプロセスの高精度化に伴って新たに発覚する、従来考えつかなかった故障モードを含んでいる。 This data includes failure mode newly discovered, which have not come up conventionally with the accuracy of reduction and process design rules.

【0051】例えば、デバイスの微細化や高速度化に伴い、PchトランジスタやNchトランジスタのソース部、ドレイン部はそれらの電極表面をPt、Ti等の高融点金属を用いてシリサイド化される傾向にある。 [0051] For example, with miniaturization and high speed of the device, the source of the Pch transistor and an Nch transistor, the drain part their electrode surfaces Pt, tend to be silicided with a refractory metal such as Ti is there. これは電極の配線抵抗を小さくするためである。 This is to reduce the wiring resistance of the electrode. このシリサイド化は電極領域を囲む絶縁体との界面で剥れが発生した場合、その間隙からアロイスパイクが発生し、浅いP In this case silicidation of peeling at the interface between the insulator surrounding the electrode region occurs, alloy spike is generated from the gap, shallow P
型領域とそれを囲むN型の井戸領域間で、さらには浅いN型領域とそれを囲むP型の井戸領域間でリークやショートを発生させる。 Between -type region and the N-type well region surrounding it, further generates a leakage or a short circuit between the shallow N-type region and the P-type well region surrounding it. このリークやショートの発生はプロセスの揺らぎと共にLSIのレイアウトに大きく依存する。 This of leakage or a short circuit occurs largely depends on the LSI layout with fluctuations in the process. このように、新たな故障モードと電源V−I特性の関係のデータを収集することにより、以後に発生する類似の故障モードを特定化できるためのデータベースとなる。 Thus, by collecting data of the relationship between the new failure modes and power V-I characteristic, the database for that can identify the failure mode similar to occur later.

【0052】次に、データベース化できる他のデータとして、LSI上に定義した故障と、回路シミュレーションによりその故障箇所を介して流れる電源電圧電流特性との関係を有するデータについて説明する。 Next, as another data which can be a database, faults and defined on LSI, the data having a relationship between the power supply voltage-current characteristic flowing through the fault point by circuit simulation will be described. 回路上の故障の設定とその故障に伴う電源電圧電流特性のシミュレーションによる関係は故障を作り込むにはあまりに多くのケースを考えなければならないため、作り込みに限界がある。 Since the relationship by simulation of the power supply voltage-current characteristics due to setting and the failure of the failure on the circuit is to fabricate the fault must consider too many cases, there is a limit to lump made. そのため、回路シミュレーションを利用した解析方式が用いられる。 Therefore, the analysis method using circuit simulation is used.

【0053】図7は上記の回路シミュレーションを利用した解析方式を説明するための、論理ブロック記述による電気回路の一部をあらわした回路図である。 [0053] Figure 7 is for explaining the analysis method using circuit simulation described above is a circuit diagram indicating a part of the electric circuit by the logic block description. 同図は、 The figure,
2個のインバータ回路51及び52の出力配線間がショートした故障を示している。 Between the output lines of the two inverter circuits 51 and 52 indicates a failure shorted. 計算を容易にするために各インバータ回路51及び52はPchトランジスタとN Each inverter circuit 51 and 52 for ease of calculation Pch transistor and N
chトランジスタが一個ずつ直列に接続された、CMO ch transistors are connected in series one by one, CMO
Sインバタータ構造とする。 And S Inbatata structure.

【0054】図8は図7の故障に起因する電源電圧対電流特性(V−I特性)を示す。 [0054] Figure 8 shows a supply voltage-current characteristics caused by the failure of FIG 7 (V-I characteristics). 貫通電流は各々の出力端子の出力レベルが逆の時発生する。 Through current output level of each output terminal is generated when the reverse. 通常、CMOSインバータ回路のNchトランジスタのインピーダンス“Z Usually, the impedance of the Nch transistor of the CMOS inverter circuit "Z
n”とPchトランジスタのインピーダンス“Zp”の関係は Zn≒2・Zpと表される。従って、貫通電流はPchトランジスタ又はNchトランジスタのスレショールド電圧(約1.3V)以上にて電流が流れ始め、それ以降のI/V勾配は“3Zp”となる。 n "the impedance of the Pch transistor" relationship Zp "is represented as Zn ≒ 2 · Zp. Thus, through current current starts to flow in the Pch transistor or threshold voltage of the Nch transistor (approximately 1.3V) or higher since the I / V slope it becomes a "3Zp".

【0055】以上のように、シミュレーションによる故障モードと電源V−I特性との関係は、実際にLSI上の故障の作り込みに限界があるときに有用であり、それらの関係をデータベース化することで同類の故障が発生した不具合品の故障モードを特定することが可能となる。 [0055] As described above, the relationship between the failure mode and the power supply V-I characteristics by simulation is useful when actually there is a limit to lump made of a failure of the LSI, to database of their relationship in it is possible to identify the failure mode of the defective product to the likes of failure has occurred.

【0056】以上の実施の形態によれば、測定は外部環境に左右されないため、簡単に故障モードの特定ができ、また、解析は外部端子での電源電圧と電源電流の測定のみのため、LSIの内部構造、特に微細化、多層配線構造化に影響されず、すべてのCMOS論理回路に適用できる。 According to [0056] above embodiment, since the measurement is not influenced by the external environment, easy certain failure modes, also, for the analysis only the measurement of the supply voltage and supply current at the external terminal, LSI of the internal structure, particularly fine, without being affected by the multi-layer wiring structure of, applicable to all CMOS logic circuit.

【0057】次に、故障モードの特定装置について説明する。 Next, for a particular device failure mode will be described. 図9は本発明になる故障モード特定装置の一実施の形態のシステム構成図を示す。 Figure 9 shows a system diagram of an embodiment of the failure mode identification device according to the present invention. この故障モード特定装置は、コンピュータを用いて故障モードを特定する装置で、パーソナルコンピュータ61、ディスプレイ62、 The failure mode identification apparatus, an apparatus for identifying a failure mode by using a computer, a personal computer 61, display 62,
データベースである外部記憶装置63、出力装置64及び記憶装置65より構成されている。 The external storage device 63 is a database, and is configured from the output device 64 and storage device 65. パーソナルコンピュータ61は、図1のステップ15及び16の処理を実行する。 Personal computer 61 executes the processing of steps 15 and 16 in FIG. 1.

【0058】上述した、基準とする電源の“V−I特性”と故障モードのデータは、コンピュータ61内部又は外付けされた情報記憶媒体となるディスク等の外部記憶装置63に記憶されており、前記データベース14を構成している。 [0058] described above, data of "V-I characteristics" and failure mode of the power supply as a reference is stored in the external storage device 63, such as disks comprising a computer 61 internal or external information storage medium, constituting the database 14. その保存は後述するV−I特性カーブの特異点をパラメータとした定量値で保存されている。 Its storage is conserved in quantitative values ​​singularities V-I characteristic curve, which will be described later as parameters. 故障を有するLSIの電源“V−I特性”の特異点パラメータ値は、予め測定されて記憶装置65に記憶されている。 Singularity parameter values ​​LSI power supply "V-I characteristics" with fault is stored in the storage device 65 are measured in advance. なお、カーブトレーサ等の測定器とコンピュータ6 Incidentally, a measuring instrument such as a curve tracer computer 6
1と直接連結させることにより瞬時に読み込ませたり、 Or to read instantaneously by linking 1 directly,
スキャナーと称する画像取り込み装置を用いて、抽出した特性の特異点を入力することも可能である。 Using an image capture device called a scanner, it is also possible to enter a specific point of the extracted characteristics. さらにはV−I特性のパラメータをコンピュータ61に直接入力することもできる。 Furthermore it is also possible to directly input the parameters of the V-I characteristic in the computer 61.

【0059】パーソナルコンピュータ61は、記憶装置65から故障を有するLSIのパラメータ値を取り込み、これを外部記憶装置(データベース)63からの基準とする電源の“V−I特性”パラメータとを比較することにより、類似の特性を検索し、その特性を有する故障モードを特定し、これをディスプレイ62に表示し、 [0059] Personal computer 61 takes in the parameter values ​​of the LSI having the fault from the storage device 65, which supply a reference from an external storage device (database) 63 "V-I characteristics" by comparing the parameters the searches similar properties to identify failure modes having the characteristics, and displays it on the display 62,
出力装置64へ出力する。 To output to the output device 64.

【0060】次に、前述したV−I特性カーブの特異点をパラメータとした定量値抽出について図10を用いて詳細に説明する。 Next, it will be described in detail with reference to FIG. 10 Quantitative value extraction as a parameter singularities V-I characteristic curve described above. V−I特性カーブにおいて電圧を増加していくと電流が流れ始め、特異な勾配を描きながら電流は増加していく。 V-I when characteristic curve increases the voltage at the current starts to flow, the current increases while drawing a specific gradient. その変化における勾配と曲線の特異点を抽出する。 Extracting the singular point of the gradient and the curve in the change.

【0061】すなわち図10(A)において、電流が流れ始める点をa、以後電圧を増加していったときのV− [0061] That is, in FIG. 10 (A), the point where the current starts to flow a, when began to increase subsequent voltage V-
I特性カーブの特異点をb、c及びdとすると、これらの特異点a〜dのそれぞれの電圧値と電流値は図10 When the singularity of the I characteristic curve b, or c and d, respectively of the voltage and current values ​​of these singularities a~d Figure 10
(B)に示すように、aでは(Va,0)、bでは(V (B), the in a (Va, 0), the b (V
b,Ib)、cでは(Vc,Ic)、dでは(Vd,I b, Ib), the c (Vc, Ic), in d (Vd, I
d)であるものとする。 Assumed to be d). この場合の、ab間の勾配値α、bc間の勾配値β及びcd間の勾配値γは、図10 In this case, the gradient value between ab alpha, the gradient value γ between the gradient values ​​β and cd between bc, 10
(C)に示すように、α=Ib/(Vb−Va),β=(Ic−Ib) As shown in (C), α = Ib / (Vb-Va), β = (Ic-Ib)
/(Vc−Vb),γ=(Id−Ic)/(Vd−Vc)と表される。 / (Vc-Vb), γ = denoted (Id-Ic) / (Vd-Vc). これらのパラメータによる故障モードの特定は、各故障モードの特徴を定量的に把握できるため、確実に故障モードを特定化できる。 Specific failure mode of these parameters, the characteristics of each failure mode for quantitatively grasped, can identify the reliable failure modes.

【0062】以上のようにCMOS論理回路の内部に物理故障を有するとき、検出される電源のV−I特性は各々の物理故障に対して特異な特性をえることができるため、データベース化による探索が可能となり、V−I特性の比較により一致又は、類似のカーブを抽出することにより故障を有するLSIがIddq異常として発覚するFTPにて抽出する電源V−I特性から故障モードを特定できる。 [0062] When having physical failure inside the CMOS logic circuit as described above, V-I characteristics of the power supply to be detected because it can obtain a unique characteristic for each of the physical failure, search by database becomes possible, consistent by comparing the V-I characteristics, or can identify the failure mode from the power supply V-I characteristics extracted by FTP for LSI having a failure by extracting a similar curve is discovered as an abnormal Iddq.

【0063】 [0063]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
Iddq異常が発生する論理動作テストパターンでの電源のV−I特性は物理故障情報を内蔵しており、さらに貫通電流が流れる等価回路により定量的にV−I特性カーブを説明できるため、Iddq異常が発生する論理動作テストパターンを集積回路に入力することにより得られた電源のV−I特性を解析することにより、ばらつきのない正確な故障モードの特定ができる。 V-I characteristics of the power supply of a logic operation test pattern Iddq abnormality occurs incorporates a physical failure information, it is possible to explain quantitatively V-I characteristic curve by the equivalent circuit flows further through current, Iddq abnormality There by analyzing the V-I characteristics of the power supply obtained by inputting the logical operation test pattern generated in the integrated circuit, it is certain no variations exact failure mode.

【0064】また、本発明によれば、故障モードとその故障に起因する電源のV−I特性をデータベースとすることで、故障品の電源V−I特性の取得のみで そのデータベースを参照して故障モードを簡単に迅速に特定できる。 [0064] Further, according to the present invention, the V-I characteristics of the power supply caused by the failure mode and its failure by a database, with reference to the database in obtaining power V-I characteristics of fault products only the failure mode can be easily and quickly identified.

【0065】さらに、それらのデータベースは“Idd [0065] In addition, these databases are "Idd
q異常が発生するFTPでの電源のV−I特性は物理故障情報を内蔵している”ため、履歴の正確な“故障モードとその故障に起因する電源のV−I特性”データ(L q V-I characteristics of the power supply of the FTP abnormality occurs "because, accurate history" has a built-in physical failure information V-I characteristics of the power supply caused by the failure mode and its failure "data (L
SI上に作り込んだ物理故障のデータ、正確な故障解析品のデータ)を記録しておくことにより、同種の故障に対して正確な故障モードの判定が可能となる効果がある。 Data of physical fault elaborate made on SI, by recording the exact data of the failure analysis products), there is an effect that it is possible to determine the exact fault mode for failure of the same type.

【0066】また、それらのデータベースは“貫通電流が流れる等価回路により定量的にV−I特性カーブを説明できるため、LSI内部に故障を定義したシミュレーション結果を記録しておくことにより、同種の故障に対して正確な故障モードの判定ができる。 [0066] Further, since it explain quantitatively V-I characteristic curve by their databases "through current flows equivalent circuit, by recording the simulation results of the defined failure inside LSI, failure of the same type It can determine accurate failure mode for.

【0067】以上より、本発明方法及び装置によれば、 [0067] From the above, according to the present invention a method and apparatus,
非破壊にて、外部端子での電源電圧と電源電流の測定のみで故障モードを特定できるため、効率的にCMOS論理回路内部に発生した故障モードを短時間に正確に特定化できる(LSI1個あたり、約10分/技術者)。 Nondestructively, since the failure mode can be identified only by the measurement of the supply voltage and supply current at the external terminal can be efficiently short time accurately identify the failure modes generated inside CMOS logic circuit (LSI 1 per , about 10 minutes / engineer).

【0068】さらに、本発明によれば、測定は外部環境に左右されないため、簡単に故障モードの特定ができ、 [0068] Further, according to the present invention, the measurement because they are not influenced by external environment, can be easily failure modes identified,
また、解析は外部端子での電源電圧と電源電流の測定のみのため、LSIの内部構造、特に微細化、多層配線構造化に影響されず、すべてのCMOS論理回路に適用できる効果がある。 Also, the analysis for only the measurement of the supply voltage and supply current at the external terminal, the internal structure of the LSI, especially fine, without being affected by the multilayered wiring structure of an effect that can be applied to any CMOS logic circuit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明方法の一実施の形態のフローチャートである。 1 is a flow chart of an embodiment of the present invention method.

【図2】図1のフローチャートにおけるFTPとIdd FTP and Idd in the flowchart of FIG. 1. FIG
q値の関係の一例を示すグラフである。 Is a graph showing an example of the relationship between the q value.

【図3】図2のグラフから抽出したIddq値異常を有するFTPでのV−I特性の一例を示す図である。 3 is a diagram showing an example of the V-I characteristic of the at FTP with Iddq abnormalities extracted from the graph of FIG.

【図4】LSIの配線レイアウトパターン上に物理故障を作り込み、その電源V−I特性を検出する方法を説明する図である。 [4] of building a physical failure LSI wiring layout pattern on a diagram for explaining a method for detecting the power V-I characteristic.

【図5】LSIの断面構造方向に物理故障を作り込み、 [Figure 5] of building a physical failure in the cross-sectional structure direction of the LSI,
その電源V−I特性を検出する方法を説明する図である。 It is a diagram for explaining a method of detecting the power V-I characteristic.

【図6】LSIのデバイスを形成しているPN接合領域に故障を作り込み、その電源V−I特性を検出する方法を説明する図である。 [6] of building a fault in the PN junction region forming the LSI device, it is a diagram for explaining a method for detecting the power V-I characteristic.

【図7】回路シミュレーションを利用した解析方式を説明するための論理ブロック記述による電気回路の一例を示す回路図である。 7 is a circuit diagram showing an example of an electrical circuit by the logic block description for explaining the analysis method using circuit simulation.

【図8】図7の故障に起因する電源電圧対電源電流特性の一例を示す図である。 8 is a diagram illustrating an example of a power supply voltage to power-current characteristics due to the failure of FIG.

【図9】本発明装置の一実施の形態を示すブロック図である。 9 is a block diagram showing an embodiment of the present invention device.

【図10】故障モード特定のためのパラメータとして用いるV−I特性カーブの特異点と勾配の一例を示す図である。 10 is a diagram showing an example of a singularity and slope of V-I characteristic curve used as a parameter for the failure mode identified.

【符号の説明】 DESCRIPTION OF SYMBOLS

1〜n 作り込まれた故障 11〜13、15、16 本発明方法の一実施の形態におけるステップ 20、30、40 大規模集積回路(LSI) 17 電源 18 電圧計 19 電流計 21 配線レイアウトの拡大図 22 配線レイアウトの故障を含む等価回路図 23、33、43 検出されるV−I特性 25 測定装置 31 LSIの断面構造方向のパターンの拡大図 32 LSI断面構造方向の故障を含む等価回路図 41 PN接合領域の拡大図 42 PN接合領域の故障を含む等価回路図 61 パーソナルコンピュータ 62 ディスプレイ 63 外部記憶装置 Expansion steps 20, 30, 40 large-scale integrated circuit (LSI) 17 power supply 18 voltmeter 19 ammeter 21 wiring layout according to an embodiment of the 1~n crafted fault 11~13,15,16 present invention method equivalent circuit diagram including a failure of the enlargement 32 LSI sectional structure direction sectional structure direction of the pattern of the V-I characteristic 25 measuring device 31 LSI which is an equivalent circuit diagram 23, 33 and 43 detect that includes the failure of the 22 wiring layout 41 equivalent circuit diagram 61 personal computer 62 display 63 an external storage device including a failure of the enlargement 42 PN junction region of the PN junction region

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 集積回路の内部回路であるCMOS論理回路の入力端子より論理動作テストパターンを入力したときに、該CMOS論理回路の論理動作の静止状態における電源電流が予め定めた所定値を越えて流れる異常が発生する論理動作テストパターンを検出し、この検出した論理動作テストパターンを前記CMOS論理回路の入力端子に入力した状態で調査した電源電圧対電源電流特性の特徴を抽出し、抽出した該電源電圧対電源電流特性の特徴と予めデータベースに格納してある故障モードと電源電圧対電源電流特性のデータとの類似性を比較することにより、前記CMOS論理回路に発生した故障モードを特定することを特徴とする故障モードの特定方法。 1. A when they enter the logical operation test pattern from the input terminal of the CMOS logic circuit is an internal circuit of the integrated circuit, exceeds a predetermined value the power source current is determined in advance in the still state of the logical operation of the CMOS logic circuit abnormality detecting logic operation test pattern generated flowing Te, the detected logical operation test pattern extracting features of the power supply voltage to power-current characteristics were investigated in a state input to the input terminal of the CMOS logic circuit, extracted by comparing the similarity between the power supply failure mode voltage are stored in advance in a database, wherein the pair supply current characteristic and supply voltage to power-current characteristics of the data, identifies the failure mode occurring in the CMOS logic circuit how to identify failure modes, characterized in that.
  2. 【請求項2】 前記故障モードを特定するための電源電圧対電源電流特性の形状を特徴づけるパラメータは、該電源電圧対電源電流特性カーブ上の、電流が急激に流れ始める電圧値と勾配が変化する該電源電圧対電源電流特性カーブの特異点であることを特徴とする請求項1記載の故障モードの特定方法。 2. A parameter characterizing the shape of the supply voltage to power-current characteristic for identifying the failure mode of the power supply voltage to power-current characteristic curves, current voltage value and gradient begins to flow suddenly changes how to identify failure modes according to claim 1, which is a singular point of the power supply voltage to power-current characteristic curves for.
  3. 【請求項3】 前記データベースに格納してある故障モードと電源電圧対電源電流特性のデータは、あらかじめ想定した物理故障のモードと、該物理故障を作り込んだ集積回路を用いて、該物理故障に対応する論理動作の静止状態電源電流があらかじめ定められた所定値を越える論理動作テストパターンでの電源電圧対電源電流特性のデータであることを特徴とする請求項1記載の故障モードの特定方法。 3. Data failure modes and the power supply voltage to power-current characteristic that is stored in the database, using a mode of physical faults previously assumed, the integrated circuit elaborate make the physical failure, the physical failure particular method of claim 1 failure modes, wherein the the data of the power supply voltage to power-current characteristics of a logical operation test pattern exceeds a predetermined value quiescent power supply current predetermined logic operations corresponding to .
  4. 【請求項4】 前記物理故障は、前記集積回路の配線レイアウトパターン上に作り込むことを特徴とする請求項3記載の故障モードの特定方法。 Wherein said physical failure, the particular method of failure mode as claimed in claim 3, wherein the fabricated on the wiring layout pattern of the integrated circuit.
  5. 【請求項5】 前記物理故障は、前記集積回路の断面構造方向に作り込むことを特徴とする請求項3記載の故障モードの特定方法。 Wherein said physical failure, the particular method of failure mode as claimed in claim 3, wherein the fabricated in the cross-sectional structure direction of the integrated circuit.
  6. 【請求項6】 前記物理故障は、前記集積回路の半導体素子を形成するPN接合領域中に作り込むことを特徴とする請求項3記載の故障モードの特定方法。 Wherein said physical failure, the particular method of failure mode as claimed in claim 3, wherein the fabricated in PN junction region for forming a semiconductor device of the integrated circuit.
  7. 【請求項7】 前記データベースに格納してある故障モードと電源電圧対電源電流特性のデータは、不具合品集積回路として解析された故障モードと論理動作テストパターン入力時の電源電圧対電源電流特性のデータであることを特徴とする請求項1記載の故障モードの特定方法。 Data 7. failure mode and the power supply voltage to power-current characteristic that is stored in the database has been analyzed as a defective product integrated circuit failure mode and the power supply voltage to power-current characteristics of the logical operation test pattern at the input how to identify failure modes according to claim 1, characterized in that the data.
  8. 【請求項8】 前記データベースに格納してある故障モードと電源電圧対電源電流特性のデータは、集積回路上に定義した故障モードと、該定義した故障モードの故障箇所を介して流れる電源電流を回路シミュレーションにより抽出して得られた、該シミュレーションによる電源電圧対電源電流特性のデータであることを特徴とする請求項1記載の故障モードの特定方法。 8. Data failure modes and the power supply voltage to power-current characteristic that is stored in the database, the failure mode defined on the integrated circuit, the power supply current flowing through the fault point of the failure modes the defined obtained was extracted with circuit simulation, a particular method of failure mode according to claim 1, characterized in that the data of the power supply voltage to power-current characteristic according to the simulation.
  9. 【請求項9】 基準とする電源電圧対電源電流特性の形状と故障モードに関するデータが予め格納されている記憶手段と、 故障を有する集積回路の電源電圧対電源電流特性のデータを入力する入力手段と、 該入力手段により入力された電源電圧対電源電流特性のデータを前記記憶手段からの前記基準の電源電圧対電源電流特性のデータとを比較し、形状の類似性に基づいて対応する故障モードを特定する検索手段とを有することを特徴とする故障モードの特定装置。 9. A storage means data about the shape and the failure mode of the power supply voltage to power-current characteristics as a reference is previously stored, input means for inputting data of the power supply voltage to power-current characteristics of an integrated circuit having a fault If, failure mode data of the power supply voltage to power-current characteristic that is input by the input means compares the data of the power supply voltage to power-current characteristic of the reference from the storage means, corresponding based on the similarity of shape particular device failure mode characterized by having a search means for identifying.
JP18697395A 1995-07-24 1995-07-24 Specific methods and apparatus of the failure mode Expired - Fee Related JP2734416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18697395A JP2734416B2 (en) 1995-07-24 1995-07-24 Specific methods and apparatus of the failure mode

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18697395A JP2734416B2 (en) 1995-07-24 1995-07-24 Specific methods and apparatus of the failure mode
DE1996126103 DE19626103A1 (en) 1995-06-30 1996-06-28 Fault judgement system for detection of abnormalities in semiconductor device
US08672925 US5889789A (en) 1995-06-30 1996-06-28 Fault mode estimating system using abnormal current and V-I characteristics
KR19960026063A KR100188173B1 (en) 1995-06-30 1996-06-29 Fault mode estimating system using abnormal current and v-i characteristics

Publications (2)

Publication Number Publication Date
JPH0933604A true true JPH0933604A (en) 1997-02-07
JP2734416B2 JP2734416B2 (en) 1998-03-30

Family

ID=16197970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18697395A Expired - Fee Related JP2734416B2 (en) 1995-07-24 1995-07-24 Specific methods and apparatus of the failure mode

Country Status (1)

Country Link
JP (1) JP2734416B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684170B2 (en) 1999-06-29 2004-01-27 Nec Corporation Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same
JP2008091902A (en) * 2006-09-29 2008-04-17 Samsung Electronics Co Ltd Method and system of analyzing failure in semiconductor integrated circuit device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389914B2 (en) 2000-03-03 2003-03-24 日本電気株式会社 Sampling method of the power supply current value of the integrated circuits and devices, and a storage medium storing the control program
CN103018658B (en) * 2012-12-27 2015-02-04 中国人民解放军海军航空工程学院 Circuit board health condition monitoring method based on volt-ampere characteristic curves

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684170B2 (en) 1999-06-29 2004-01-27 Nec Corporation Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same
US6694274B2 (en) 1999-06-29 2004-02-17 Nec Corporation Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same
US6704675B1 (en) 1999-06-29 2004-03-09 Nec Corporation Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same
US6931336B2 (en) 1999-06-29 2005-08-16 Nec Corporation Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same
JP2008091902A (en) * 2006-09-29 2008-04-17 Samsung Electronics Co Ltd Method and system of analyzing failure in semiconductor integrated circuit device

Also Published As

Publication number Publication date Type
JP2734416B2 (en) 1998-03-30 grant

Similar Documents

Publication Publication Date Title
US7739065B1 (en) Inspection plan optimization based on layout attributes and process variance
Sachdev et al. Defect detection with transient current testing and its potential for deep sub-micron CMOS ICs
McCluskey et al. Stuck-fault tests vs. actual defects
US20110080180A1 (en) Varying capacitance voltage contrast structures to determine defect resistance
US5726997A (en) Apparatus and method for testing of integrated circuits
US6140832A (en) Method of utilizing IDDQ tests to screen out defective parts
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
US5519333A (en) Elevated voltage level IDDQ failure testing of integrated circuits
US6788093B2 (en) Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies
US6043672A (en) Selectable power supply lines for isolating defects in integrated circuits
Thibeault An histogram based procedure for current testing of active defects
US20090055783A1 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US20080167829A1 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US6901564B2 (en) System and method for product yield prediction
US7003742B2 (en) Methodology for the optimization of testing and diagnosis of analog and mixed signal ICs and embedded cores
Soden et al. IC failure analysis: techniques and tools for quality reliability improvement
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
Feltham et al. Current sensing for built-in testing of CMOS circuits
US6172512B1 (en) Image processing methods for the optical detection of dynamic errors in integrated circuits
US5530372A (en) Method of probing a net of an IC at an optimal probe-point
US20060164115A1 (en) Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
US7786436B1 (en) FIB based open via analysis and repair
US20090043527A1 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US6185707B1 (en) IC test software system for mapping logical functional test data of logic integrated circuits to physical representation
US6771077B2 (en) Method of testing electronic devices indicating short-circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees