JPH09326494A - Semiconductor circuit and formation thereof - Google Patents

Semiconductor circuit and formation thereof

Info

Publication number
JPH09326494A
JPH09326494A JP16527396A JP16527396A JPH09326494A JP H09326494 A JPH09326494 A JP H09326494A JP 16527396 A JP16527396 A JP 16527396A JP 16527396 A JP16527396 A JP 16527396A JP H09326494 A JPH09326494 A JP H09326494A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring
forming
anodic
anodic oxidation
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16527396A
Other languages
Japanese (ja)
Inventor
Kenji Fukunaga
Naoaki Yamaguchi
直明 山口
健司 福永
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To simplify the process by reforming at least a part of wiring into an anode oxide through an anodic oxidation process thereby insulating and breaking the wiring electrically through single anodic oxidation. SOLUTION: An anodic oxidation AO wire 201 is constricted partially to form a thin wire part 202. When anodic oxidation is started under that state, an oxide is deposited gradually on the surface touching a catalytic solution and the AO wire 201 becomes thinner as the thickness of the oxide increases. When the anodic oxidation is continued, the AO wire is entirely subjected to anodic oxidation at the thin wire part 202. More specifically, the thin wire part 202 is insulated to lose the electric conductivity and it is broken electrically. According to the method, the AO wire is broken automatically at the time of anodic oxidation without requiring any breaking process by simply making thin a part of the AO wire at the time of patterning a first wiring.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明が属する技術分野】本明細書で開示する発明は、 It disclosed THE INVENTION TECHNICAL FIELD] herein invention,
結晶性を有する薄膜半導体を用いた半導体装置で構成される半導体回路および半導体回路の形成方法に関する。 Forming a semiconductor circuit and a semiconductor circuit including a semiconductor device using a thin film semiconductor having crystallinity related.
代表的な半導体装置装置としては薄膜トランジスタ(T Exemplary semiconductor device device TFT (T
FT)が挙げられる。 FT) and the like.

【0002】 [0002]

【従来の技術】半導体回路を形成する過程において、配線の分断工程を必要とする場合がある。 BACKGROUND OF THE INVENTION process of forming a semiconductor circuit, may require cutting process of the wiring. 例えば、特開平 For example, JP-A
5-224432号公報に記載される様な発明がこれに該当する。 Such invention is described in 5-224432 JP corresponds to this. この公報に記載される様に、薄膜トランジスタのL As described in this publication, the thin film transistor L
DD領域やオフセット領域といった緩衝領域の幅(陽極酸化物の膜厚で決定される)を目的に応じて異なるものとする場合、陽極酸化工程の途中で配線の一部を分断しなくてはならない。 If a different depending DD region or an offset region such width of the buffer area (determined by the thickness of the anodic oxide) to the purpose, must be separated a part of the wiring during the anodic oxidation process . 即ち、分断部以降の配線がそれ以上陽極酸化されない(陽極酸化物の膜厚が増加しない)様にすることで緩衝領域の幅を調節するなどの工夫が必要であった。 That is, the wiring after dividing portion was necessary to devise such (film thickness of the anodic oxide is not increased) not more anodized adjusting the width of the buffer area by the customers.

【0003】以上の様な分断工程を必要とする場合の配線分断技術としては、パターニングにより分断する領域のみを露呈させ、ドライまたはウェットエッチング法により除去する手段が一般的である。 [0003] As wiring dividing technique may require more such dividing step is to expose only the area to be divided by patterning means is removed by dry or wet etching method is generally used. また、他の例としてはレーザー光による分断を行う例も報告されている。 Further, there has been reported an example of performing cutting by laser light is another example.

【0004】レーザー光による分断は前者の様なパターニングおよびエッチングによる分断工程よりも工程が簡略化される利点があるが、それでも分断工程のために陽極酸化工程を一時的に中断する必要があった。 [0004] divided by the laser beam has the advantage that process can be simplified than the division step by such patterning and etching the former, but still it is necessary to temporarily suspend the anodization step for dividing step .

【0005】また、上記理由以外にも配線の分断工程を必要とする場合がある。 Further, it may require dividing step also wire in addition to the above reasons. 例えば、多層配線構造の半導体回路などにおいて各層の配線同士を常に短絡した状態としておいて、半導体回路が完成した時にまとめて全てを分断するプロセスが、静電破壊を防止する手段として用いられている。 For example, keep in a state of constantly shorted wirings of each layer in a semiconductor circuit of multi-layer wiring structure, the process of cutting all together when the semiconductor circuit is completed is used as a means for preventing electrostatic breakdown .

【0006】しかし、上記手段は分断工程のためだけに余計にパターニング工程を増やすなどのデメリットがあり、量産性を考慮すると好ましいものではない。 However, the above means has disadvantages such as increasing the extra patterning process only for dividing step is not preferable in consideration of the mass productivity. また、 Also,
例えば層間絶縁膜に開孔を形成してその下にある配線の一部を分断する場合、配線分断後のオーバーエッチにより層間絶縁膜下にえぐれが形成され、そこに薬液やエッチングガスが残留するといった問題もある。 For example, when forming an opening in the interlayer insulating film to divide a part of the wiring in the underlying, it scooped under the interlayer insulating film is formed by over-etching after the wiring division, there chemical or etching gas remains there is also a problem, such as. さらに、この様にしてエッチングされた配線はそのエッチング面が露呈したままとなる場合もあり、汚染管理上好ましいものではない。 Further, wirings are etched in this manner sometimes remain its etched surface is exposed, not the pollution control preferred.

【0007】 [0007]

【発明が解決しようとする課題】本明細書で開示する発明は、陽極酸化工程を利用して意図的に配線の分断を行うことで、半導体回路の形成方法を簡略化する技術を提供することを課題とするものである。 It disclosed herein [0008] invention, by performing the division of intentionally wiring by utilizing the anodic oxidation process, to provide a technique to simplify the method of forming a semiconductor circuit the one in which an object of the present invention.

【0008】 [0008]

【課題を解決するための手段】本明細書で開示する発明の構成は、絶縁性を有する基板上に陽極酸化可能な材料でなる配線を形成する工程と、前記配線を陽極酸化する工程と、を少なくとも有し、前記陽極酸化工程によって前記配線の少なくとも一部を陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする。 Means for Solving the Problems The structure of the invention disclosed herein includes the steps of forming a wiring comprising anodic oxidizable material over an insulating substrate, a step of anodizing the wiring, at least has, at least a portion of the wiring by the anodic oxidation process was insulated by brought transformed into anodic oxide, and performing electrical cutting of the wiring.

【0009】即ち、導電性を有する配線が陽極酸化工程を行うことにより絶縁性を有する陽極酸化に変成するのを利用し、配線の一部分を完全に陽極酸化物としてその部分の電気的接続を分断することが主旨である。 [0009] That is, the wiring having conductivity using the transformed into anodic oxidation having an insulating property by performing anodic oxidation step, dividing the complete electrical connection of the part as an anode oxide portion of wire it is the spirit that.

【0010】また、他の発明の構成は、絶縁性を有する基板上に陽極酸化可能材料でなる配線を形成する工程と、前記配線を陽極酸化する工程と、を少なくとも有し、前記配線は少なくとも一部に局所的に配線幅が狭まった領域を有しており、該領域を前記陽極酸化工程によって選択的に陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする。 [0010] According to another aspect of the present invention, a step of forming a wiring made of anodized material over an insulating substrate, comprising the steps of anodizing the wiring, at least, the wiring is at least part has a region narrowed locally wiring width, selectively insulated by brought transformed into anodic oxide region by the anodic oxidation process, to make the electrical decoupling of the wiring and features.

【0011】また、他の発明の構成は、LDD領域またはオフセット領域の幅が異なる少なくとも2種類の薄膜トランジスタで構成される半導体回路を形成するにあたって、陽極酸化可能な材料でもって前記薄膜トランジスタのゲイト線、該ゲイト線から延在するゲイト電極、陽極酸化線となる配線を形成する工程と、前記配線を陽極酸化する工程と、を少なくとも有し、前記陽極酸化工程の途中において前記配線の少なくとも一部を選択的に陽極酸化物に変成することで絶縁化して前記配線の電気的な分断を行い、前記薄膜トランジスタの少なくとも1種類において、前記分断の時点で陽極酸化物の形成を中断することを特徴とする。 [0011] Other configurations of the invention, when the width of the LDD region or an offset region to form a semiconductor circuit composed of at least two different thin film transistors, gate lines of the thin film transistor with anodic oxidizable material, the gate line extending gate electrode from forming a wiring made of anodized wire, a step of anodizing the wiring has at least a at least a portion of the wiring in the middle of the anodic oxidation step selectively insulated by transformed into anodic oxide an electrically decoupling of the wiring in at least one of the thin film transistor, characterized by interrupting the formation of anodic oxide at the time of the division .

【0012】上記構成でなる発明の概略を図1、2を用いて説明する。 [0012] will be described with reference to FIGS an outline of the invention having the above construction. 図1はアクティブマトリクス型表示装置に配置されるアクティブマトリクス回路と周辺駆動回路を模式的に示したものである。 1, there is an active matrix circuit and peripheral driving circuits are arranged in an active matrix display device shown schematically. なお、図中の実線はゲイト線(ゲイト電極)等を構成する第1の配線であり、点線は半導体回路の完成時に構成されるべき配線およびT Note that the solid line in the figure is a first wiring constituting a gate line (gate electrode) or the like, the dotted line wiring and T to be configured upon completion of the semiconductor circuit
FTを示している。 Shows the FT.

【0013】図1において、アクティブマトリクス回路においてはゲイト線101とデータ線102とが格子状に配列され、その交点に画素TFT103が形成される。 [0013] In FIG. 1, the active matrix circuit and the gate line 101 and data line 102 is formed in a lattice pattern, pixel TFT103 is formed in the intersection. この画素TFT103のスイッチングはゲイト線1 Switching of the pixel TFT103 is gate line 1
01から延在するゲイト電極によって行われる。 01 is performed by extending the gate electrode from.

【0014】また、周辺駆動回路においては画素TFT Further, the pixel TFT in the peripheral drive circuit
103を駆動するための回路TFT104が配置される。 Circuit TFT104 is arranged to drive the 103. なお、図1は簡略化して記載してあるが周辺駆動回路は通常Nチャネル型TFTとPチャネル型TFTとを相補的に組み合わせたCMOS回路等の論理回路を用いて構成される。 Incidentally, FIG. 1 is constructed using logic circuits such as a CMOS circuit that combines complementary the are described in a simplified but peripheral driving circuit and the normal N-channel type TFT and the P-channel type TFT. 本明細書中では周辺駆動回路に配置されるTFTを総称して回路TFTと呼ぶことにしている。 In this specification it is to be referred to as a circuit TFT are collectively TFT disposed around the drive circuit.

【0015】アクティブマトリクス回路に配置される複数の画素TFT103のゲイト電極は、一行ごとに全てゲイト線101によって接続されている。 The gate electrodes of the plurality of pixels TFT103 arranged in an active matrix circuit are connected by all the gate lines 101 for each row. そして、複数本のゲイト線101は全て陽極酸化線(AO線)105 Then, all the plurality of gate lines 101 anodizing line (AO line) 105
と接続している。 It is connected to the. ここでAO線105とはゲイト電極やゲイト線といった配線を陽極酸化するための電流供給線として機能する接続線である。 Here, the AO line 105 is a connection line which functions as a current supply line for the anodic oxidation of the wiring such as a gate electrode and gate lines.

【0016】また、回路TFTのゲイト電極も同様に全てAO線105を介して接続しており、基板上の全てのゲイト電極がAO線105を介して接続した状態となっている。 Further, gate electrodes of the circuit TFT is also connected via the same all AO lines 105, in a state of all of the gate electrode on the substrate is connected via the AO line 105. 勿論、ゲイト電極、ゲイト線101、AO線1 Of course, the gate electrodes, gate lines 101, AO line 1
05は全て同一配線(第1の配線)から形成されている。 05 is formed of all the same wiring (first wiring). なお、106で示される端子はAO線105の始点であり、電流を外部から供給する外部端子である。 The terminal indicated by 106 is the starting point of the AO line 105, which is an external terminal for supplying a current from the outside.

【0017】この様な構成であるので、AO線105に電流を供給することで第1の配線全てが同時に陽極酸化されることになる。 [0017] Since in this configuration, so that all of the first wiring by supplying a current to the AO line 105 is anodized simultaneously. 従って、例えば画素TFTと回路T Thus, for example, the pixel TFT and the circuit T
FTとでLDD領域の幅を異なるものとしたい時などは、107で示される領域で配線を分断することが必要となる。 FT and the like when you want to and the width of the LDD region differs, it is necessary to divide the wiring region indicated by 107.

【0018】本発明は、その分断工程を陽極酸化工程を行っている間に同時に行うことを特徴としている。 [0018] The present invention is characterized by performing at the same time while performing the dividing step the anodic oxidation process. 即ち、107で示される領域においてAO線105を完全に陽極酸化物として絶縁化し、電気的に分断したと同様の効果を得るものである。 That is, the AO line 105 insulated by completely as an anode oxide in the area indicated by 107, is intended to obtain the same effect as the electrically isolated.

【0019】図2(A)において、201は図1の分断部107の領域におけるAO線105の形状を示している。 [0019] In FIG. 2 (A), 201 represents the shape of the AO line 105 in the region of the divided portion 107 of FIG. 図2(A)が示す様に、AO線201の一部は細くくびれた形状を有している。 As shown in FIG. 2 (A), the portion of the AO line 201 has an hourglass shape. 以後、202で示される領域を細線部と呼ぶ。 Hereinafter, it referred to the area indicated by 202 and the fine line portions.

【0020】この状態で陽極酸化を開始すると、電解溶液に接している面から徐々に酸化物が形成され、同時にAO線201は酸化物の膜厚が厚くなるに従って線幅が細くなっていく(図2(B)) [0020] Upon starting the anodic oxidation in this state, gradually oxide is formed from the surface in contact with the electrolytic solution, the line width is gradually tapered as the film thickness of the AO line 201 oxide is thicker at the same time ( see FIG. 2 (B))

【0021】そして、陽極酸化を続けていくと最終的には細線部202においてAO線が全て陽極酸化されてしまう。 [0021] When the continue anodic oxidation ultimately results in the AO line all anodized in fine line portion 202. 即ち、細線部202は絶縁化して電気的導電性を失い、AO線201は電気的に分断される。 That is, the fine line portion 202 loses electrical conductivity by insulated, AO line 201 is electrically isolated.

【0022】ただし、図1に示す様な回路構成で本発明を実施すると、電流の供給が外部端子106から行われるため、分断後は周辺駆動回路側への電流供給が遮断されてアクティブマトリクス回路側のゲイト電極のみが選択的に陽極酸化されることになる。 [0022] However, when practicing the present invention by a circuit configuration such as shown in FIG. 1, the supply of current is carried out from the external terminal 106, after cutting is cut off a current supply to the peripheral driver circuit side active matrix circuit only the gate electrode side is to be selectively anodized.

【0023】以上の様に、本発明を利用すれば特に分断工程を必要とせず、第1の配線をパターニングする際にAO線の一部を細く加工しておくだけで、陽極酸化時に自動的に分断される構成とすることが可能となる。 [0023] As described above, given the benefit of this invention is not particularly require a cutting step, simply by processing thinner part of the AO line in patterning the first wiring, automatically during anodization it is possible to adopt a configuration which is divided into.

【0024】また、他の発明の構成は、絶縁性を有する基板上に陽極酸化可能な配線を形成する工程と、前記配線上に絶縁膜を成膜する工程と、前記絶縁膜の少なくとも一部に開孔を形成し、前記配線の一部を露呈せしめる工程と、前記配線の露呈した部分を選択的に陽極酸化する工程と、を少なくとも有し、前記陽極酸化工程により前記配線の露呈した部分を選択的に陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする。 Further, another structure of the invention, a step of forming an anodic oxidizable wiring on an insulating substrate, a step of forming an insulating film on the wiring, wherein at least a portion of the insulating film forming an opening in the steps of allowed to expose a portion of the wiring, a step of selectively anodizing the exposed portion of the wiring, comprising at least, exposed portions of the wiring by the anodic oxidation process selectively insulated by brought transformed into anodic oxide, and performing electrical cutting of the wiring.

【0025】また、他の発明の構成は、陽極酸化可能な配線を有する半導体装置で構成される半導体回路において、前記配線の少なくとも一部は陽極酸化物に変成して絶縁化しており、そこを境に前記配線は電気的に分断されていることを特徴とする。 Further, another structure of the invention, in a semiconductor circuit including a semiconductor device having an anode oxidizable wire, at least a portion of the wiring is insulated by being transformed into the anodic oxide, there the wiring boundary is characterized by being electrically isolated.

【0026】前述の発明は第1の配線の様に配線の全面が露呈した状態で配線の分断を行うものであるが、時には層間絶縁膜下の配線の一部分のみを分断する必要があるといった場合もあり得る。 [0026] When such foregoing invention has performs a cutting wire in a state where the entire surface of the wiring is exposed as the first wiring, it is necessary to sometimes divided only a portion of the wiring under the interlayer insulating film also it may be. 本発明はそのような場合においても、何ら問題なく陽極酸化による分断が可能である。 Even when the present invention is such, it is possible to divide by anodic oxidation without any problem.

【0027】上記構成でなる本発明について、以下に記載する実施例でもって詳細な説明を行うこととする。 [0027] The present invention having the above structure, with in the examples described below it is assumed that a detailed description.

【0028】 [0028]

【実施例】 【Example】

〔実施例1〕本発明によりアクティブマトリクス回路を構成する画素TFTと周辺駆動回路を構成するCMOS Example 1 CMOS constituting the pixel TFT and a peripheral driver circuit including an active matrix circuit according to the present invention
回路(回路TFT)を形成する過程を図3を用いて説明する。 It will be described with reference to FIG. 3 to the process of forming the circuit (circuit TFT). なお、本実施例は一例を示すものであり、文章中に記載される数値等はこれに限定されるものではない。 Incidentally, this embodiment is merely an example, and numerical values ​​are is not limited thereto described in the text.

【0029】また、本実施例は図1に示した様な回路構成で駆動電圧の高い画素TFTにおいて1.0 μmのLD Further, this embodiment is 1.0 [mu] m of the LD in the circuit high pixel TFT driving voltage in the configuration such as shown in FIG. 1
D領域を設ける構成とし、高速動作を要求される回路T And it is provided with a D region, circuit T which is required high-speed operation
FT(CMOS回路のNチャネル型TFTとなるTFT FT (the N-channel type TFT of the CMOS circuit TFT
のみ)において0.5 μmのLDD領域を設ける構成とする例を示す。 It shows an example of a configuration in which an LDD region of 0.5 [mu] m in only).

【0030】図3において、ガラス基板301上には下地膜302として酸化珪素膜が2000Åの厚さに成膜されている。 [0030] In FIG. 3, on a glass substrate 301 a silicon oxide film is deposited to a thickness of 2000Å as a base film 302. 勿論、ガラス基板の代わりに石英基板やシリコンウェハーを用いることもできる。 Of course, it is also possible to use a quartz substrate or a silicon wafer instead of a glass substrate. また、下地膜302 In addition, the base film 302
は窒化珪素膜等の絶縁膜であっても良い。 It may be an insulating film such as a silicon nitride film.

【0031】次に、図示しない非晶質珪素膜(アモルファスシリコン膜)を500 Åの厚さに成膜して、それを結晶化して図示しない結晶性珪素膜を得る。 Next, by forming an amorphous silicon film (not shown) (the amorphous silicon film) with a thickness of 500 Å, a crystalline silicon film it is not shown crystallized. 結晶化手段としては、公知の加熱処理やレーザーアニール処理を単独もしくは併用して行えば良い。 The crystallization unit may be performed alone or in combination of known heat treatment or laser annealing. また、結晶化を助長する金属元素を導入しても構わない。 In addition, it is also possible to introduce a metal element for promoting crystallization.

【0032】そして、この結晶性珪素膜をパターニングして薄膜トランジスタの活性層を構成する島状半導体層303〜305を形成する。 [0032] Then, to form an island-shaped semiconductor layer 303 to 305 constituting the active layer of the thin film transistor by patterning the crystalline silicon film. 島状半導体層303、30 The island-shaped semiconductor layer 303,30
4はそれぞれ後にCMOS回路を構成するNチャネル型TFT、Pチャネル型TFTの活性層となり、305は後にアクティブマトリクス回路を構成する画素TFTの活性層となるものである。 4 N-channel TFT constituting the CMOS circuit after each becomes an active layer of a P-channel type TFT, 305 is made of an active layer of the pixel TFT constituting the active matrix circuit later.

【0033】活性層303〜305を形成したら、ゲイト絶縁膜306として1000Åの厚さの酸化珪素膜を成膜する。 [0033] After forming the active layer 303 to 305, a silicon oxide film having a thickness of 1000Å as a gate insulating film 306. 他の絶縁膜としては窒化珪素膜や酸化窒化珪素膜 Other silicon nitride as the insulating film layer and a silicon oxynitride film
( 例えば SiO x N yで示される) を用いることができる。 Can be used (e.g., represented by SiO x N y).

【0034】次に、第1の配線としてアルミニウムを主成分とする材料を2500Åの厚さに成膜する(図示せず)。 Next, depositing a material mainly containing aluminum as the first wiring in a thickness of 2500 Å (not shown). 本実施例では、0.2wt%のスカンジウムを含有したアルミニウム膜を用いる。 In this embodiment, an aluminum film containing 0.2 wt% of scandium. スカンジウムはアルミニウム膜表面にヒロックやウィスカーといった突起物が発生するのを抑制する効果がある。 Scandium has the effect of suppressing the protrusion such hillocks and whiskers aluminum membrane surface occurs.

【0035】また、第1の配線は陽極酸化可能な材料を用いる。 [0035] The first wiring using anodic oxidizable materials. 望ましい材料としては、アルミニウム、タンタル、チタン、タングステン、モリブデン、シリコン等の単体金属や半導体、もしくはこれらの合金、さらに、窒化タンタル、窒化チタン、珪化タングステン、珪化モリブデン等の非酸化状態の金属化合物が挙げられる。 Desirable materials, aluminum, tantalum, titanium, tungsten, molybdenum, elemental metal or a semiconductor such as silicon or alloys thereof, and further, tantalum nitride, titanium nitride, tungsten silicide, metal compounds of the non-oxidized state such as molybdenum silicide is and the like.

【0036】次に、図3(A)に示す様に図示しないアルミニウム膜をパターニングして、後のゲイト電極(およびゲイト線)の原型となるパターン307〜309、 Next, by patterning the aluminum film (not shown) as shown in FIG. 3 (A), a prototype of a gate electrode after (and gate lines) pattern 307 to 309,
陽極酸化線(AO線)310を形成する。 Forming an anodic oxide lines (AO line) 310.

【0037】なお、図3(A)においては周辺駆動回路とアクティブマトリクス回路とを結ぶAO線が1本であるかの様に記載されているが、実際には安定な電流供給を行うために複数本のAO線でもって、周辺駆動回路とアクティブマトリクス回路とを接続しておく。 [0037] Although AO line connecting the peripheral driving circuit and active matrix circuit in FIG. 3 (A) have been described as if they were one, in fact in order to perform a stable current supply with a plurality of lines of AO lines in advance by connecting the peripheral driver circuit and the active matrix circuit.

【0038】本実施例では、AO線310の一部分のみ(図2における細線部202のみ)を記載している。 [0038] In this example describes only a portion of the AO line 310 (in FIG. 2 thin line portion 202 only). この時、AO線310の横方向の幅は、後にCMOS回路を構成するNチャネル型TFTに形成されるLDD領域の幅の2倍(0.5 μm×2 =1.0 μm) 以下であることが重要である。 At this time, the lateral width of AO lines 310, after two times the width of the LDD region formed in the N-channel TFT constituting the CMOS circuit (0.5 μm × 2 = 1.0 μm) is important that less is is there. これは次の陽極酸化工程の際に必要な条件となる。 This is a necessary condition during the next anodic oxidation step.

【0039】この様にして図3(A)に示す状態が得られたら、この状態で陽極酸化を行い、多孔質の陽極酸化物を形成する。 [0039] Once obtained the state shown in FIG. 3 in this manner (A), carried out anodic oxidation in this state, to form an anodic oxide porous. 陽極酸化の条件は、3%シュウ酸水溶液を電解溶液とし、白金を陰極、基板を陽極として化成電流2〜3mA、到達電圧8Vとして処理する。 Conditions for the anodic oxidation of 3% oxalic acid aqueous solution as an electrolytic solution, for processing a platinum cathode, formation current 2~3mA the substrate as an anode, a final voltage 8V.

【0040】この陽極酸化工程は、アルミニウム膜のパターン307〜310の上面にパターニングに利用したレジストマスク残して行う。 [0040] The anodic oxidation process is performed to leave the resist mask used in patterning the upper surface of the pattern 307 to 310 of the aluminum film. 従って、パターン307〜 Therefore, the pattern 307 to
310の上面は電解溶液と接していないので、基板に対して平行な方向に陽極酸化物が形成される。 Since 310 the upper surface of the not in contact with the electrolyte solution, the anodic oxide is formed in a direction parallel to the substrate. (図3 (Fig. 3
(B)) (B))

【0041】図3(B)に示す状態は、CMOS回路のゲイト電極の原型となるパターン307、308の側面に形成される多孔質の陽極酸化物311、312の膜厚が0.5 μmに達した状態である。 The state shown in FIG. 3 (B), the film thickness of the anodic oxide 311 and 312 of the porous formed on the side surface of the pattern 307, 308 which is a prototype of a gate electrode of the CMOS circuit has reached 0.5 [mu] m it is a state.

【0042】この時、画素TFT側の陽極酸化物313 [0042] At this time, the pixel TFT side of the anodic oxide 313
の膜厚も0.5 μmとなっている。 The film thickness of the well and has a 0.5 μm. また、AO線310は両側面から陽極酸化され、図3(B)の状態ではちょうど配線全体が多孔質の陽極酸化物314となった状態となっている。 Further, AO line 310 is anodized from both sides, the whole just wiring in the state shown in FIG. 3 (B) is a condition that anodic oxide 314 of porous. AO線310の配線幅を1.0 μmの設定したのはこのためである。 Was the line width of the AO line 310 1.0 Set of μm is for this.

【0043】即ち、図3(B)に示す状態が得られた時点で画素TFTとCMOS回路とを結ぶAO線310が絶縁化して電気的に分断される。 [0043] That is, AO line 310 connecting the pixel TFT and the CMOS circuit at the time when the state shown in FIG. 3 (B) obtained are electrically separated by insulated. 従って、CMOS回路に対してはこれ以上の電流の供給が行われなくなり、C Thus, no longer carried out supply of no more current for CMOS circuits, C
MOS回路側の陽極酸化物311、312の膜厚の成長が止まる。 Growth of the film thickness of the anodic oxide 311 and 312 of the MOS circuit side stops.

【0044】さらに陽極酸化を継続すると、画素TFT [0044] With further continued anodization, the pixel TFT
側の陽極酸化物313は電流が供給され続けて膜厚が増加してゆく。 Side of the anodic oxide 313 thickness in current continues to be supplied slide into increased. 本実施例では、膜厚が1.0 μmとなる所で陽極酸化を終了する。 In this embodiment, it ends the anodization where the film thickness of 1.0 [mu] m. (図3(C)) (FIG. 3 (C))

【0045】なお、この様にして形成される陽極酸化物315の膜厚は、電圧印加時間(電流を供給する時間) [0045] The thickness of the anodic oxide 315 is formed in this manner, the voltage application time (time to supply current)
を制御することで容易に所望の厚さに調節することが可能である。 It can be adjusted to readily desired thickness can be controlled. 本発明者らの研究によると、多孔質状の陽極酸化物の膜厚は2.0 μm程度までは問題なく成長することが確認されている。 Studies of the present inventors, the thickness of the porous anodic oxide up to about 2.0 [mu] m has been confirmed to grow without problem.

【0046】図3(C)に示す状態において、CMOS [0046] In the state shown in FIG. 3 (C), CMOS
回路を構成する回路TFTには厚さ0.5 μmの陽極酸化物311、312が形成され、アルミニウム膜のパターン316、317が残存する。 The circuit TFT constituting the circuit is formed anodic oxide 311 and 312 having a thickness of 0.5 [mu] m, the pattern of the aluminum film 316 is left. また、アクティブマトリクス回路を構成する画素TFTには厚さ1.0 μmの陽極酸化物315が形成され、アルミニウム膜のパターン3 Also, active matrix pixel TFT constituting the circuit is formed anodic oxide 315 having a thickness of 1.0 [mu] m, the pattern of the aluminum film 3
18が残存する。 18 remain.

【0047】次に、図3(C)に示す状態において活性層303〜305にN型を付与する不純物であるP(リン)イオンの注入を行い、高濃度不純物領域319〜3 [0047] Next, a P (phosphorus) ions are injected which is an impurity imparting N-type active layer 303 to 305 in the state shown in FIG. 3 (C), the high concentration impurity regions 319-3
24を形成する。 To form a 24.

【0048】そして、高濃度不純物領域319〜324 [0048] And, the high concentration impurity regions 319 to 324
の形成が終了したら、多孔質の陽極酸化物311、31 When the formation of finished, porous anodic oxide 311,31
2、315の除去を行う。 The removal of 2,315. この除去工程は酢酸、硝酸、 This removal step is acetic acid, nitric acid,
リン酸を混合した混酸に対してクロムを含有させたクロム混酸を用いることで陽極酸化物のみを選択的に除去することが可能である。 It is possible to selectively remove only the anodic oxide by using the chromium mixed acid which contains chromium against mixed acid of phosphoric acid. また、この時多孔質状の陽極酸化物に変成したAO線314は同時に除去され、AO線が完全に分断される。 Further, AO line 314 transformed into the time porous anodic oxide is removed at the same time, AO lines are completely separated. その後、アルミニウム膜のパターン上に残したままとなっている図示しないレジストマスクを専用の剥離液で除去する。 Thereafter, the resist mask is removed (not shown) has a leaving on the pattern of the aluminum film is dedicated stripper.

【0049】さらに、この状態で公知のプラズマ酸化を行い、残存したアルミニウム膜のパターン316〜31 [0049] Further, performs known plasma oxidation in this state, the pattern of the remaining aluminum film 316 to 31
8の表面に薄いアルミニウムの酸化物325〜327を形成する。 8 to form a thin aluminum oxide 325-327 on the surface of the. 後の工程において加熱処理の温度を300 ℃前後に抑えれば、これらの酸化物でもって十分ヒロック等の発生を抑制することができる。 If Osaere the temperature of the heat treatment before and after 300 ° C. in a later step, it is possible to suppress the generation of sufficient hillocks with these oxides. (図3(D)) (FIG. 3 (D))

【0050】次いで、図4(A)に示す様に、再度Pイオンの注入を、先のイオン注入よりも低いドーズ量で行う。 [0050] Then, as shown in FIG. 4 (A), the injection again P ions is carried out at a lower dose than the previous ion implantation. このイオン注入により、陽極酸化物311、31 By this ion implantation, anodic oxide 311,31
2、315の存在した領域の下には、319〜324で示される領域よりも低濃度にPイオンを含む低濃度不純物領域325〜330が形成される。 Under the existing areas of 2,315, the low-concentration impurity regions 325 to 330 are formed containing P ions at a low concentration than the region indicated by 319 to 324.

【0051】この状態で、CMOS回路を構成するNチャネル型TFTにはソース領域319、ドレイン領域3 [0051] In this state, the source region 319 to the N-channel TFT constituting the CMOS circuit, the drain region 3
20、低濃度不純物領域(LDD領域)325、326 20, the low concentration impurity regions (LDD regions) 325 and 326
およびチャネル形成領域331が形成される。 And a channel forming region 331 are formed. また、画素TFTとなるNチャネル型TFTにはソース領域32 The source region 32 is the N-channel type TFT as a pixel TFT
3、ドレイン領域324、低濃度不純物領域(LDD領域)329、330およびチャネル形成領域332が形成される。 3, the drain region 324, low-concentration impurity regions (LDD regions) 329, 330 and a channel forming region 332 are formed.

【0052】なお、前述の2度目のPイオン注入を行わない場合には、領域325〜330は実質的に真性な半導体層(i層)となり、一般的にオフセットと呼ばれる領域となる。 [0052] Incidentally, in the case of not performing his second P ion implantation described above, the region 325 to 330 is substantially intrinsic semiconductor layer (i layer), and the area commonly referred to as the offset. この場合も、LDD領域を配置したのと同様の効果が得られる。 In this case, the same effects as those arranged LDD region is obtained.

【0053】次に、レジストマスク333、334でN Next, a resist mask 333,334 N
チャネル型TFTとなる領域を遮蔽して、P型を付与する不純物としてB(ボロン)イオンの注入を行う(図4 Shields the region to be a channel type TFT, and performs the injection of B (boron) ions as an impurity imparting P-type (Fig. 4
(B))。 (B)). このイオン注入により高濃度不純物領域32 The high concentration impurity region 32 by the ion implantation
1、322と、低濃度不純物領域327、328の導電型がN型からP型へと反転する。 And 1,322, conductivity type low-concentration impurity regions 327 and 328 is inverted to P-type N-type.

【0054】従って、図4(B)に示す状態において、 [0054] Thus, in the state shown in FIG. 4 (B),
CMOS回路を構成するPチャネル型TFTには、ドレイン領域335、ソース領域336、チャネル形成領域337が形成される。 The P-channel TFT constituting the CMOS circuit, the drain region 335, source region 336, a channel forming region 337 are formed.

【0055】図4(B)に示す状態が得られたら、第1 [0055] After the state shown in is obtained FIG. 4 (B), the first
の層間絶縁膜338として酸化珪素膜を3000Åの厚さに成膜する。 Deposited as the interlayer insulating film 338 a silicon oxide film with a thickness of 3000 Å. なお、酸化珪素膜の代わりに窒化珪素膜を用いても構わない。 Incidentally, it may be used a silicon nitride film instead of the silicon oxide film.

【0056】第1の層間絶縁膜338を成膜したらコンタクトホールを形成し、第2の配線となる導電性材料を成膜およびパターニングして、ソース電極339〜34 [0056] The first interlayer insulating film 338 a contact hole is formed Once formed, the conductive material serving as a second wiring is formed and patterned, the source electrode 339 to 34
1、ドレイン電極342、343を形成する。 1, the drain electrode 342 and 343. この時、 At this time,
CMOS回路を構成するNおよびPチャネル型TFTはドレイン電極342を共有した構造とする。 N and P-channel type TFT constituting the CMOS circuit is shared by a structure in which the drain electrode 342.

【0057】そして、第2の層間絶縁膜344として有機性樹脂膜(例えばポリイミド)を2μmの厚さに成膜する。 [0057] Then, the film-forming organic resin film (e.g., polyimide) with a thickness of 2μm as a second interlayer insulating film 344. 有機性樹脂膜の利点は平坦性に優れることと、比誘電率が低いので寄生容量を低減する効果があることである。 Advantages of the organic resin film is that the effect of reducing the parasitic capacitance that and, because of the low dielectric constant excellent in flatness. 勿論、他の酸化珪素膜や窒化珪素膜といった絶縁膜を用いても良い。 Of course, it may be an insulating film such as another silicon oxide film or a silicon nitride film.

【0058】次に、第2の層間絶縁膜344にコンタクトホールを形成し、透明導電膜でなる画素電極345を形成する。 Next, a contact hole is formed in the second interlayer insulating film 344 to form a pixel electrode 345 made of a transparent conductive film. そして、水素雰囲気で300 ℃1hrの加熱処理 Then, heat treatment of 300 ° C. 1hr in a hydrogen atmosphere
( 水素化処理) を行って図4(C)に示す半導体回路が完成する。 (Hydrotreating) performs the semiconductor circuit shown in FIG. 4 (C) is completed.

【0059】本実施例に従って作製した図4(C)に示す半導体回路はCMOS回路を構成するNチャネル型T [0059] The semiconductor circuit shown in FIG. 4 (C) prepared in accordance with the present embodiment N-channel type constituting a CMOS circuit T
FTには0.5 μmの幅を有するLDD領域が形成され、 The FT is formed LDD region having a width of 0.5 [mu] m,
アクティブマトリクス回路を構成するNチャネル型TF N-channel type TF constituting the active matrix circuit
Tには1.0 μmの厚さを有するLDD領域が形成される。 The T LDD region having a thickness of 1.0 [mu] m is formed.

【0060】従って、周辺駆動回路は高速動作性を重視したCMOS回路によって構成して、アクティブマトリクス回路は高耐圧性を重視した画素TFTでもって構成することが可能となる。 [0060] Thus, the peripheral driving circuit is constituted by a CMOS circuit with an emphasis on high speed operation, the active matrix circuit is can be configured with the pixel TFT with an emphasis on high pressure resistance. さらに、本実施例で示した作製工程は特に分断工程を必要としないで上記構成でなる半導体回路を構成することが可能であり、大幅に作製工程を簡略化することができる。 Furthermore, the manufacturing steps shown in this embodiment is particularly possible to configure the semiconductor circuit formed in the above configuration without the need for a cutting process can be simplified greatly manufacturing process.

【0061】〔実施例2〕本実施例では実施例1とは異なる方法により低濃度不純物領域を形成する例を示す。 [0061] An example of forming a low concentration impurity region by a method different from the first embodiment in Example 2 embodiment.
TFT作製工程および本発明についての説明は実施例1 The description of the TFT manufacturing process and present invention Examples 1
で詳細に説明したので、本実施例では実施例1と異なる点のみを記載する。 In Having described in detail, in the present embodiment describes only differences from the first embodiment.

【0062】まず、実施例1と同様の工程を経て図5 [0062] First, the same process as in Example 1 5
(A)に示す状態を得る。 A state shown in (A). この状態は図3(C)と全く同じ状態である。 This condition is exactly the same state as FIG. 3 (C). 即ち、アルミニウム膜のパターン31 That is, the aluminum film pattern 31
6〜318の側面には多孔質の陽極酸化物311〜31 The sides of 6-318 porous anodic oxide 311-31
3が配置され、完全に陽極酸化物に変成したAO線31 3 are arranged, completely transformed into the anodic oxide AO line 31
4がある。 4 there is. また、これらのパターン上にはパターニングに利用した図示しないレジストマスクが配置されている。 The resist mask (not shown) using the patterned on those patterns are arranged.

【0063】この状態でゲイト絶縁膜306を公知のドライエッチング法によりエッチングする。 [0063] etched by a known dry etching a gate insulating film 306 in this state. 本実施例ではエッチングガスとしてCHF 3ガスを用いる。 In this embodiment, a CHF 3 gas as an etching gas. すると、 Then,
図5(B)に示す様に、ゲイト絶縁膜306の露呈した領域は除去され、島状に加工されたゲイト絶縁膜501 Figure 5 As shown (B), the exposed region of the gate insulating film 306 is removed, the gate insulating film 501 is processed into an island shape
〜503が自己整合的に形成される。 ~503 are formed in a self-aligned manner.

【0064】さらに、多孔質の陽極酸化物311〜31 [0064] Furthermore, the porous anodic oxide 311 to 31
4をクロム混酸により除去して図5(B)に示す状態を得る。 4 was removed by chromic acid mixture, a state shown in FIG. 5 (B). この状態では、ゲイト絶縁膜501〜503の一部(多孔質の陽極酸化物311、312、315の直下に位置した部分)が露呈した状態となっている。 In this state, in a state in which a part of the gate insulating film 501 to 503 (located portion directly below the porous anodic oxide 311,312,315) is exposed.

【0065】図5(B)の状態が得られたら、実施例1 [0065] After the state shown in FIG. 5 (B) obtained in Example 1
と同様にプラズマ酸化を行って、アルミニウム膜のパターン316〜318の表面に薄い酸化物504〜506 Performing plasma oxidation in the same manner as a thin oxide on the surface of the pattern of the aluminum film 316 to 318 504 to 506
を形成する。 To form.

【0066】次に、N型を付与する不純物イオンとしてPイオンの注入を行う。 [0066] Next, the implantation of P ions as impurity ions for imparting N-type. イオン注入は2度に分けて行い、1度目はドーズ量1.2 ×10 13 /cm 2 、加速電圧90kVとし、2度目はドーズ量5.0 ×10 14 /cm 2 、加速電圧10kVとする。 Ion implantation is performed in two degrees, first time the dose 1.2 × 10 13 / cm 2, and an acceleration voltage 90 kV, the second time a dose of 5.0 × 10 14 / cm 2, and an acceleration voltage 10 kV. 1度目は加速電圧が比較的高いのでPイオンはゲイト絶縁膜を突き抜けてゲイト絶縁膜下の活性層に対しても注入されるが、2度目は加速電圧が低いので露呈したゲイト絶縁膜が存在する領域はゲイト絶縁膜の遮蔽されて活性層にPイオンが届かない。 Although first time since the acceleration voltage is relatively high P ions are also implanted into the active layer below the gate insulating film penetrates through the gate insulating film, there is exposed the gate insulating film because the second time has a low acceleration voltage region does not reach the P ions into the active layer is shielded of the gate insulating film.

【0067】従って、図5(C)において、507〜5 [0067] Thus, in FIG. 5 (C), from 507 to 5
12で示される領域は高濃度不純物領域となり、513 Area indicated by 12 is a high-concentration impurity regions, 513
〜518で示される領域は、結果的に1度目のイオン注入の分しかPイオンが注入されず、領域507〜512 Area indicated by ~518, the partial only P ions results in 1 round of ion implantation are not injected, the regions 507 to 512
と比較して不純物濃度の低い低濃度不純物領域となる。 A low impurity concentration low concentration impurity regions as compared to.
また、519、520で示される領域は後にNチャネル型TFTのチャネル形成領域となる。 The region indicated by 519 and 520 serves as a channel formation region of the N-channel type TFT later.

【0068】次に、図5(D)に示す様にレジストマスク521、522を設けてP型を付与する不純物イオンであるBイオンの注入を行う。 [0068] Next, the B ions are implanted as impurities ions imparting P-type by providing a resist mask 521 and 522 as shown in FIG. 5 (D). 本実施例ではこのイオン注入条件を、ドーズ量1.0 ×10 14 /cm 2 、加速電圧65kVとする。 In this embodiment the ion implantation conditions, a dose of 1.0 × 10 14 / cm 2, and an acceleration voltage 65 kV. このイオン注入により領域509、510、51 Region by the ion implantation 509,510,51
5、516はN型からP型へと反転し、P型を示す高濃度不純物領域523、524と、後にPチャネル型TF 5,516 is inverted to P-type N-type, and the high concentration impurity regions 523 and 524 indicating the P-type, P-channel type after TF
Tのチャネル形成領域となる領域525が形成される。 Region 525 serving as a channel formation region of the T is formed.

【0069】これ以降の作製工程は実施例1と同様の工程に従えば、図5(E)に示す様な構造の半導体回路を形成することができる。 [0069] According to the subsequent manufacturing steps are the same steps as in Example 1, it is possible to form a semiconductor circuit having a structure as shown in FIG. 5 (E). なお、実施例1で詳細な説明を既に行っているので、本実施例では半導体回路の構造のみを図5(E)で示すにとどめることにする。 Since already made detailed description in Example 1, in the present embodiment will be kept to shown in FIG. 5 (E) only the structure of the semiconductor circuit.

【0070】〔実施例3〕実施例1、2では周辺駆動回路とアクティブマトリクス回路とでLDD領域(またはオフセット領域)の領域幅を異なるものとする例を示した。 [0070] Example 3 shows an example of the different regions width of LDD regions in a peripheral driver circuit in Examples 1 and 2 and an active matrix circuit (or offset region). 本発明を応用すれば複数種類の異なる緩衝領域幅を有する薄膜トランジスタでもって半導体回路を構成することも可能である。 It is also possible to configure the semiconductor circuit with a thin film transistor having a plurality of different buffer area width when applying the present invention.

【0071】例えば、図11においてアクティブマトリクス回路を構成する画素TFT11の緩衝領域幅を1.2 [0071] For example, the buffer region width of the pixel TFT11 constituting the active matrix circuit 11 1.2
μmとする。 μm to. また、周辺駆動回路を構成する第1の回路TFT12の緩衝領域幅を1.0 μmとし、第2の回路T Further, the buffer area width of the first circuit TFT12 constituting a peripheral driving circuit and 1.0 [mu] m, the second circuit T
FT13の緩衝領域幅を0.5μmとする。 The buffer region width FT13 to 0.5 [mu] m.

【0072】この場合、AO線14の分断を15、16 [0072] in this case, division of AO lines 14 15, 16
で示される領域で行うことになる。 In possibly in the region indicated. その際、配線形成の段階において分断部15の細線部の幅を1.0 μmとし、 At that time, the width of the thin line portion of the divided portion 15 a 1.0 [mu] m at the stage of wiring formation,
分断部16の細線部の幅を2.0 μmとしておく。 The width of the thin line portion of the divided portion 16 keep the 2.0 [mu] m.

【0073】すると、実施例1で説明したのと同様に、 [0073] Then, in the same manner as described in Example 1,
第2の回路TFT13に膜厚0.5 μmの多孔質状の陽極酸化物が形成された時点で分断部15が完全に絶縁化して電気的に分断される。 Dividing unit 15 when the porous anodic oxide having a thickness of 0.5 [mu] m is formed is electrically separated completely insulated to the second circuit TFT 13. そして、そのまま陽極酸化を継続すると第1の回路TFT12に膜厚1.0 μmの多孔質状の陽極酸化物が形成された時点で分断部16が電気的に分断される。 The divided portion 16 are electrically separated when the porous anodic oxide having a thickness of 1.0 [mu] m was formed on the first circuit TFT12 is continued as it is anodized.

【0074】さらに陽極酸化を継続すると、画素TFT [0074] With further continued anodization, the pixel TFT
11の陽極酸化物のみが電流供給を受けて成長を続けるので、膜厚が1.2 μmに達した時点で電流供給を停止し、陽極酸化工程を終了する。 Since only the anodic oxide 11 continues to grow by receiving a current supply to stop the current supply when the thickness reaches 1.2 [mu] m, and ends the anodic oxidation process.

【0075】以上の様に、本発明はAO線14の線幅を調節することで異なる膜厚の陽極酸化物を有する複数の薄膜トランジスタを同時に形成することが可能である。 [0075] As described above, the present invention is capable of simultaneously forming a plurality of thin film transistors having an anode oxide films different thicknesses by adjusting the line width of the AO line 14.
また、本発明はさらに複雑な回路構成を必要とする場合においても、分断部や外部端子の位置を適当に配置することで容易に対応することができる。 Further, the present invention even in the case of requiring a more complex circuit structure, can be easily handled by suitably arranging the positions of the divided portion and the external terminal.

【0076】〔実施例4〕本実施例では配線の分断工程を必要とする例として実施例1〜3とは異なる場合の例を示す。 [0076] In Example 4 This example shows a case different from the first to third embodiments as an example that requires cutting process of the wiring. 具体的には、絶縁膜の下に配置されている配線の一部を露呈させ、その領域を選択的に絶縁化して電気的な接続を絶つ場合の例である。 Specifically, to expose a portion of the wire disposed under the insulating layer, an example in which cutting off the electrical connection is selectively insulated the area.

【0077】本実施例による半導体回路の作製工程を図6を用いて説明する。 [0077] The manufacturing process of a semiconductor circuit according to this embodiment will be described with reference to FIG. なお、本実施例の半導体回路は殆ど実施例1と同様の工程で作製されるので、詳細な説明は実施例1との相違点のみとし、必要に応じて図3、4 Since the semiconductor circuit of this embodiment is fabricated by the same process as in Example 1 most, a detailed description is only difference from the first embodiment, if necessary FIGS
および実施例1の記載を参照する。 And refer to the description of Example 1.

【0078】図6(A)に示す状態は図3(A)と同じ状態であり、ゲイト電極、ゲイト線、AO線の原型となるアルミニウム膜(第1の配線)のパターン601〜6 [0078] the state shown in FIG. 6 (A) is the same state as FIG. 3 (A), the pattern of the gate electrode, a gate line, an aluminum film serving as a prototype of AO line (first wiring) 601-6
04が形成された状態である。 04 is a state that has been formed. ただし、本実施例ではアルミニウム膜の膜厚は多くとも4000Å以下、好ましくは However, the thickness of the aluminum film in this embodiment 4000Å most less, preferably
2500Å以下である。 2500Å is less than or equal to. これは半導体回路の完成直前に行う分断工程(陽極酸化工程)の際に必要な条件である。 This is a necessary condition in the dividing step performed immediately before completion of the semiconductor circuit (anodic oxidation process).

【0079】そして、3%酒石酸のエチレングリコール溶液をアンモニア水で中和してPH=6.92に調節した電解溶液に浸漬し、化成電流5〜6mA、到達電圧100Vで陽極酸化工程を行う。 [0079] Then, an ethylene glycol solution of 3% tartaric acid and neutralized with ammonia water and immersed in the electrolytic solution was adjusted to PH = 6.92, formation current 5~6MA, anodic oxidation process with ultimate voltage 100 V. この陽極酸化工程によりアルミニウム膜のパターン601〜604の表面には緻密な陽極酸化物が形成され、図6(B)に示す状態となる。 By this anodic oxidation step dense anodic oxide on the surface of the pattern of the aluminum film 601 to 604 is formed, a state shown in FIG. 6 (B). また、図6(B)において、緻密な陽極酸化物604〜607の膜厚は1500Å程度となる。 Further, in FIG. 6 (B), the dense film thickness of the anode oxide 604-607 is about 1500 Å. また、ゲイト電極608〜6 In addition, the gate electrode 608-6
10とAO線611が画定する。 10 and AO lines 611 define.

【0080】次に、図6(C)に示す様に活性層に対して公知のイオン注入法またはプラズマドーピング法によりPイオンの注入を行い、続いてBイオンの注入を行う。 [0080] Next, the implantation of P ions by a known ion implantation or plasma doping to the active layer as shown in FIG. 6 (C), carried out followed by implantation of B ions. なお、図示しないがBイオンを注入する際、Nチャネル型TFTとなる素子上にはレジストマスクを配置しておくことは言うまでもない。 Note that when not shown that B ions are implanted, it is needless to say to be arranged resist mask on the element to be N-channel type TFT.

【0081】このイオン注入工程によりNチャネル型T [0081] N-channel-type by the ion implantation step T
FTのソース領域612、ドレイン領域613、チャネル形成領域614が形成される。 FT of the source region 612, drain region 613, a channel formation region 614 is formed. また、CMOS回路を構成するPチャネル型TFTのドレイン領域615、ソース領域616、チャネル形成領域617ならびにアクティブマトリクス回路を構成するPチャネル型TFTのソース領域618、ソース領域619、チャネル形成領域620が形成される。 The drain region 615 of the P-channel TFT constituting the CMOS circuit, the source region 616, a source region 618 of the P-channel TFT constituting the channel forming region 617 and the active matrix circuit, a source region 619, a channel formation region 620 is formed It is. なお、どの素子においてもチャネル形成領域とソース/ドレイン領域との間には1500Å Incidentally, 1500 Å is formed between the channel formation region and the source / drain regions in any element
程度のオフセット領域が配置されている(図示せず)。 The extent of the offset region is arranged (not shown).

【0082】次に、図6(D)に示す様に第1の層間絶縁膜621、ソース電極622〜624、ドレイン電極625を形成して、その上に第2の層間絶縁膜626を成膜する。 [0082] Next, a first interlayer insulating film 621 as shown in FIG. 6 (D), the source electrode 622 to 624, to form a drain electrode 625, forming the second interlayer insulating film 626 thereon to. そして、第2の層間絶縁膜626に開孔62 The apertures 62 in the second interlayer insulating film 626
7、628を形成する。 To form a 7,628. 開孔627は画素TFTのドレイン領域と後に形成する画素電極とを電気的に接続させるためのものであり、開孔628はAO線611を電気的に分断するためのものである。 Aperture 627 is for electrically connecting the pixel electrode to be formed later and the drain region of the pixel TFT, apertures 628 are provided to electrically separate the AO line 611.

【0083】図6(D)に示す状態が得られたら、ここで再び緻密な陽極酸化物を形成する条件で陽極酸化工程を行う。 [0083] After the state shown in is obtained FIG. 6 (D), the anodic oxidation step under conditions to form again dense anodic oxide here. ただし、今回の陽極酸化では到達電圧を200 V However, 200 V to reach voltage in this anodization
とする。 To. 本発明者らの実験結果によると、アルミニウム膜を陽極酸化した場合、緻密な陽極酸化物の膜厚は到達電圧で決定され、200 Vとした場合は2800Å程度の膜厚となることが判明している。 Experimental results of the present inventors, when the aluminum film was anodized, the thickness of the dense anodic oxide is determined by the ultimate voltage, the case of a 200 V was found to have a thickness of about 2800Å ing.

【0084】これは、陽極酸化物の膜厚が増加すると次第に電解溶液と配線間の抵抗が高くなり、到達電圧(例えば200 V)に対応した、ある膜厚(例えば2800Å) に達すると陽極酸化がそれ以上行われなくなるためである。 [0084] This is the resistance between the film thickness of the anodic oxide gradually increases and the electrolyte solution wiring becomes high, corresponding to the ultimate voltage (e.g. 200 V), reaches a certain thickness (e.g., 2800 Å) anodizing There is because it will not take place any more.

【0085】従って、被処理配線(本実施例では第1の配線)の膜厚が厚いとそれに応じて陽極酸化時の到達電圧を高くする必要があり、例えば4000Å厚の緻密な陽極酸化物を形成するためには約300 Vの高電圧を印加することになる。 [0085] Therefore, it is necessary to increase the film thickness is thick and reaches the voltage during the anodization accordingly of the treatment line (first wiring in the present embodiment), for example, 4000Å dense anodic oxide thickness to form will applying a high voltage of about 300 V. しかし、これ以上の高電圧を扱うのは非常に危険であるため、本実施例では多くとも4000Å以下、 However, since in dealing with more high voltage is extremely dangerous, most in this embodiment 4000Å or less,
好ましくは2500Å以下の膜厚とすることが望ましいのである。 Preferably than it is preferably less than or equal to a film thickness of 2500 Å.

【0086】なお、上記条件はアルミニウム膜を陽極酸化した場合の実験事実であり、実施例1に記載した様な他の陽極酸化可能な材料を用いた場合はそれぞれ異なる条件で陽極酸化物の形成が進行することを考慮しなくてはならない。 [0086] Note that the above conditions are true experiment in the case where an aluminum film is anodized, the formation of the anodic oxide in different conditions when using other anodizable material, such as that described in Example 1 There must be considered to proceed.

【0087】本実施例においてはアルミニウム膜でなるAO線611の膜厚が2500Å程度(実際には、その内15 [0087] about 2500Å thickness of the AO line 611 consisting of an aluminum film in this embodiment (in fact, among the 15
00Å程度は既に陽極酸化物となっている) であるので、 Since 00Å about is already a anodic oxide),
AO線611は完全に緻密な陽極酸化物629となり絶縁化する。 AO line 611 fully dense anodic oxide 629 becomes insulated. 即ち、AO線611の一部分が電気的に分断された状態となる。 In other words, a state in which a portion of the AO line 611 is electrically isolated.

【0088】分断が終了したら、透明導電膜でなる画素電極630を形成し、水素化工程を行って図6(E)に示す半導体回路が完成する。 [0088] After the cutting is completed, to form a pixel electrode 630 made of a transparent conductive film, the semiconductor circuit shown in FIG. 6 (E) is completed by performing the hydrogenation step.

【0089】本実施例による分断工程は、配線を物理的に分断するのではなく、電気的に分断することに特徴がある。 [0089] dividing step according to this embodiment, rather than physically dividing the wiring, it is characterized in that electrically separated. その利点を以下に説明する。 Explaining the advantages below.

【0090】まず、分断工程のための開孔628を形成する工程は、画素電極を形成するための開孔627を形成する工程と同時に行われるので、工程数を増やすことがない。 [0090] First, the step of forming an opening 628 for dividing step, because at the same time carried out with the step of forming an opening 627 for forming the pixel electrode, is not increasing the number of steps.

【0091】また、従来は図7(A)に示す様に配線7 [0091] Further, the conventional wiring as shown in FIG. 7 (A) 7
01上の層間絶縁膜702に開孔を形成し、露呈した配線701をエッチング除去していた。 Forming an opening in the interlayer insulating film 702 on 01, the wiring 701 exposed were removed by etching. しかしこの方法では等方性エッチングのために層間絶縁膜702下にえぐれ部分703が形成され、この部分に薬液やエッチングガスが残留してしまい信頼性上問題があった。 However, this method is part 703 scooped under the interlayer insulating film 702 for isotropic etching is formed, the chemical liquid or etching gas was a cause reliability problems remaining in this part. また、えぐれ部分703はカバレッジが悪いため、配線分断面が露呈したままとなってしまうことも汚染等を考慮すると望ましくない。 Moreover, since hollow recess portion 703 has poor coverage, it is undesirable in consideration of the contamination the wiring component section becomes remains exposed.

【0092】一方、本実施例によれば図7(B)に示す様に、配線701の露呈した領域が選択的に絶縁性を有する陽極酸化物704となるので、配線701は電気的にのみ分断される。 [0092] On the other hand, as shown in FIG. 7 (B) according to the present embodiment, since the exposed area of ​​the wiring 701 becomes anodic oxide 704 having a selectively insulating, a wiring 701 is only electrically It is divided. 即ち、えぐれ部分が生じることもなく、また配線701そのものが露呈することもないため、信頼性を損なうことのない分断を行うことが可能となる。 That is, without the scooped portion is generated, and because the wiring 701 itself is nor exposed, it is possible to perform without impairing reliability division.

【0093】〔実施例5〕本発明者らの知見によると、 [0093] According to the findings of Example 5 present inventors,
緻密な陽極酸化物で被覆された配線に対して多孔質状の陽極酸化物を形成するのは困難であることが判っている。 It has been found that to form a porous anodic oxide it is difficult with respect coated with dense anodic oxide wire. これは、必要な到達電圧や電解溶液の違いに起因するものである。 This is due to the difference of the required final voltage and electrolyte solution. 従って、実施例4では分断工程を緻密な陽極酸化物を形成する条件でもって行った。 Thus it was performed with Example 4 In dividing step under conditions that form a dense anodic oxide.

【0094】しかし、実施例4において、図6(B)で説明した緻密な陽極酸化物604〜607の形成(少なくとも陽極酸化物607の形成)を行わなければ、図6 [0094] However, in Example 4, to be carried out the formation of the dense anodic oxide 604-607 described in FIG. 6 (B) (formation of at least anodic oxide 607), 6
(D)に示した分断のための陽極酸化を多孔質状の陽極酸化物を形成する条件で行うことが可能となる。 The anodic oxidation for cutting shown in (D) can be performed at a condition for forming a porous anodic oxide.

【0095】多孔質状の陽極酸化物とした場合、比較的低電圧で膜厚を厚くすることができるため、装置の安全性からも好ましく、また、必要に応じて混酸による除去が容易であるといった利点を有する。 [0095] When the porous anodic oxide, it is possible to increase the film thickness at a relatively low voltage, preferably also from the safety of the apparatus, also, it is easy removal by mixed acid as needed It has the advantage.

【0096】〔実施例6〕実施例1〜5に記載した陽極酸化工程は、配線を形成した基板(陽極)と白金電極(陰極)を電解溶液に浸漬した液相処理である。 [0096] Example 6 anodic oxidation process described in Example 1-5, the substrate formed with wiring (anode) and the platinum electrode (cathode) is immersed liquid phase process in the electrolytic solution. 装置の概略は図9(A)に示す様になる。 Schematic of the apparatus becomes as shown in FIG. 9 (A).

【0097】図9(A)において、恒温槽901内は電解溶液902で満たされている。 [0097] In FIG. 9 (A), the thermostatic chamber 901 is filled with electrolyte solution 902. 電解溶液902は、多孔質状の陽極酸化物を形成するのであれば3%シュウ酸水溶液、緻密な陽極酸化物を形成するのであれば3%酒石酸のエチレングリコール溶液などが用いられる。 Electrolytic solution 902, as long as to form a porous anodic oxide 3% oxalic acid aqueous solution, as long as to form a dense anodic oxide 3% tartaric acid and ethylene glycol solution is used.

【0098】そして、電解溶液902には陽極となる被処理基板903および陰極となる白金電極904が浸漬され、それぞれの端子から引き出された接続線はポテンシオメーター905へと接続される。 [0098] Then, platinum electrode 904 serving as a target substrate 903 and the cathode as the anode is immersed in the electrolytic solution 902, connecting lines drawn from the respective terminals are connected to a potentiometer 905. ポテンシオメーター905とは、電流・電圧を一定に保つための制御装置である。 A potentiometer 905 is a control device for maintaining the current and voltage constant.

【0099】図9(A)に示す様な状態で電気化学的な回路を構成したら、最初は定電流処理を行い、基板90 [0099] After configuring the electrochemical circuit in the state as shown in FIG. 9 (A), initially a constant current process, the substrate 90
3と白金電極904との間(正確には基板903上の配線と電解溶液との間)の電圧が到達電圧に達したら、そのままの電圧を保持したまま定電圧処理を行う。 3 and (more precisely between the wiring and the electrolytic solution on the substrate 903) between the platinum electrode 904 reaches the voltage reaches the voltage of the constant voltage process while maintaining intact voltage. この時、図中矢印で示すような方向に電流が流れ、基板上の配線は電流を供給されて陽極酸化される。 At this time, current flows in the direction as indicated by the arrow, the wiring on the substrate is anodized supplied with a current.

【0100】他の酸化物形成方法としては、プラズマ酸化法が知られている。 [0100] Other oxides forming method, a plasma oxidation method is known. だが、プラズマ酸化法は被処理配線の表面近傍に酸化物を形成する分には問題ないが、本発明の様に配線そのものを酸化物に変成する目的には適していない。 However, the plasma oxidation method there is no problem in minutes to form an oxide in the vicinity of the surface of the treated wire, not suitable for the purpose of transforming the oxide wiring itself as in the present invention. しかし、配線を保護する目的で配線表面に酸化物を形成する場合においては、前述の陽極酸化と同様の効果を得ることができる。 However, in the case of forming an oxide on the wiring surface in order to protect the wiring, it is possible to obtain the same effect as anodic oxidation described above. 図9(B)に、プラズマ酸化法を用いる場合の装置構成の一例を示す。 In FIG. 9 (B), shows an example of the structure of the case of using the plasma oxidation method.

【0101】図9(B)において、接地された処理室9 [0102] In FIG. 9 (B), the grounded process chamber 9
06内には、互いに対向した第1の電極907、第2の電極908が設置されている。 Within 06, the first electrode 907, second electrode 908 is disposed facing each other. 基板909は第1の電極907に保持されており、第1の電極907は接地されている。 Substrate 909 is held by a first electrode 907, the first electrode 907 is grounded. また、第2の電極908はブロッキングコンデンサ910を介して交流電源911に接続され、交流電圧が印加される構成となっている。 The second electrode 908 is connected to an AC power supply 911 through a blocking capacitor 910 has a structure in which an AC voltage is applied.

【0102】なお、912で示されるのはプラズマ励起ガスの導入口であり、913で示されるのは励起ガスを処理室906外へと排出する排出口であって図示しない真空ポンプへ連結している。 [0102] Incidentally, what is indicated by 912 is an inlet of the plasma excitation gas, is shown by 913 is connected to a vacuum pump (not shown) to a discharge port for discharging to the processing chamber 906 outside the excitation gas there. なお、本装置にマグネット等を設けて磁場を形成し、いわゆるECRモードのプラズマ装置とすることもできる。 Note that a magnetic field by providing a magnet or the like to the apparatus may be a plasma apparatus of a so-called ECR mode.

【0103】図9(B)に示すプラズマ装置において、 [0103] In the plasma apparatus shown in FIG. 9 (B),
導入口912からプラズマ励起ガスとして酸素を含むガスを処理室906内へ導入し、交流電圧を第2の電極9 Introduced from the inlet 912 of the gas containing oxygen into the processing chamber 906 as a plasma excitation gas, an AC voltage the second electrode 9
08に対して印加する。 It is applied to 08. すると、第1の電極907と第2の電極908との間にプラズ914が発生する。 Then, plasma 914 is generated between the first electrode 907 and the second electrode 908. そして、基板909上に形成された配線は酸素プラズマにより酸化され、その表面には配線材料と同じ物質をその組成に含む酸化物が形成される。 The wiring formed on the substrate 909 is oxidized by oxygen plasma, on the surface oxide containing the same material as the wiring material in the composition is formed.

【0104】以上の様に、配線を保護する目的に形成される酸化物は液相陽極酸化法のみでなく、プラズマ酸化法を用いても得ることが可能である。 [0104] As described above, the oxides formed on the purpose of protecting the wiring not only the liquid phase anodic oxidation method, it is possible to obtain also by plasma oxidation.

【0105】〔実施例7〕本発明は実施例1〜5で例にとったプレーナ型TFTのみに限らず、逆スタガ型、順スタガ型、逆プレーナ型等のあらゆるTFTに応用するが可能である。 [0105] Example 7 The present invention is not limited to planar type TFT taken as an example in Example 1-5, the reverse stagger type, staggered, possible but applicable to any TFT opposite planar like is there.

【0106】例えば、陽極酸化法を含む公知の作製方法に従った逆スタガ型TFTの完成図は図8に示す様な構造となる。 [0106] For example, complete view of the inverted staggered TFT in accordance with a known manufacturing method comprising the anodic oxidation becomes such a structure shown in FIG. なお、図8において左側の薄膜トランジスタ801と右側の薄膜トランジスタ802とでゲイト電極803、804表面の陽極酸化物805、806の膜厚を異なるものとした例である。 Incidentally, an example in which the left side of the thin film transistor 801 and the right side of the thin film transistor 802 and the thickness of the anodic oxide 805 and 806 of the gate electrode 803 and 804 surfaces different in FIG.

【0107】図8に示す逆スタガ型TFTはゲイト電極(ゲイト線)803、804がゲイト絶縁膜807の下に存在するといった違いがあるものの、必要とする配線や電極等の基本的の構成はプレーナ型TFTとあまり変わらず、問題なく本発明を実施することが可能である。 [0107] Although the reverse stagger type TFT shown in FIG. 8 there are differences such as gate electrodes (gate lines) 803 and 804 is present below the gate insulating film 807, a basic such as a wiring or an electrode which require configuration not much different planar type TFT, and it is possible to implement the present invention without any problem.

【0108】〔実施例8〕本発明はTFT(Thin Film [0108] EXAMPLE 8 The present invention is TFT (Thin Film
Transistor、薄膜トランジスタ)に代表される半導体装置を利用した半導体回路を有する電気光学装置全般に応用することができる。 Transistor, may be applied to the electro-optical device which has a semiconductor circuit using the semiconductor device represented by a thin-film transistor). 電気光学装置としては、液晶表示装置、EL(エレクトロルミネッセンス)表示装置、E The electro-optical device, a liquid crystal display device, EL (electroluminescence) display device, E
C(エレクトロクロミックス)表示装置などが挙げられる。 Such as C (electrochromic) display device and the like.

【0109】また、応用商品としてはTVカメラ、パーソナルコンピュータ、カーナビゲーション、TVプロジェクション等が挙げられる。 [0109] In addition, application products as the TV cameras, personal computers, car navigation, TV projection, and the like. それら応用用途の簡単な説明を図10を用いて行う。 A brief description of their applications applications performed with reference to FIG.

【0110】図10(A)はTVカメラであり、本体2 [0110] FIG. 10 (A) is a TV camera, the main body 2
001、カメラ部2002、表示装置2003、操作スイッチ2004で構成される。 001, a camera section 2002, a display device 2003, and operation switches 2004. 表示装置2003はビューファインダーとして利用される。 Display device 2003 is used as a view finder.

【0111】図10(B)はパーソナルコンピュータであり、本体2101、カバー部2102、キーボード2 [0111] FIG. 10 (B) is a personal computer, a main body 2101, a cover portion 2102, a keyboard 2
103、表示装置2104で構成される。 103, and a display device 2104. 表示装置21 Display device 21
04はモニターとして利用され、対角十数インチもサイズが要求される。 04 is utilized as a monitor, sizes diagonal ten inches is required.

【0112】図10(C)はカーナビゲーションであり、本体2201、表示装置2202、操作スイッチ2 [0112] FIG. 10 (C) is a car navigation, a main body 2201, a display device 2202, operation switches 2
203、アンテナ2204で構成される。 203, and an antenna 2204. 表示装置22 The display device 22
02はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。 02 is used as a monitor, the allowable range of the resolution because the map display is main objective can be said to relatively wide.

【0113】図10(D)はTVプロジェクションであり、本体2301、光源2302、表示装置2303、 [0113] FIG. 10 (D) is a TV projection, body 2301, a light source 2302, a display device 2303,
ミラー2304、2305、スクリーン2306で構成される。 Mirror 2304 and 2305, and a screen 2306. 表示装置2303に映し出された画像がスクリーン2306に投影されるので、表示装置2303は高い解像度が要求される。 Since image displayed on the display device 2303 is projected on a screen 2306, the display device 2303 has a high resolution is required.

【0114】以上の様に、本発明の応用範囲は極めて広く、半導体回路を有する製造品の全てに適用することが可能である。 [0114] As described above, the application range of the present invention is so wide, it can be applied to all articles of manufacture having a semiconductor circuit.

【0115】 [0115]

【発明の効果】本発明は、例えば実施例1の様に同一層の配線に異なる膜厚の陽極酸化物を形成する必要がある場合に、陽極酸化−分断−陽極酸化と行われてきた工程を、他の工程を増やすことなく1回の陽極酸化で行えるため、工程簡略化に大きく貢献する。 According to the present invention, for example when it is necessary to form different thicknesses of the anodic oxides to the wiring in the same layer as in Example 1, anodic oxidation - cutting - has been made with the anodic oxidation step the, since that allows a single anodization without increasing the other process, greatly contributes to simplifying the process.

【0116】また、実施例3の様に層間絶縁膜下の配線の一部を分断する必要がある場合に、配線の分断を物理的に行うのでなく、電気的に行うことで分断面の露呈、 [0116] When it is necessary to divide a part of the wiring under the interlayer insulating film as in Example 3, rather than physically perform cutting of the wiring, exposure of divided surfaces in electrically conducted that ,
層間絶縁膜のえぐれといった問題を改善し、信頼性の高い半導体回路を形成することが可能である。 To improve the problem of gouging the interlayer insulating film, it is possible to form a highly reliable semiconductor circuit.

【0117】以上の様に、本発明は半導体回路を有する全ての製造品に応用することが可能であり、工業上、非常に有益な技術である。 [0117] As described above, the present invention can be applied to all the articles of manufacture having a semiconductor circuit, industrially, a very useful technique.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 半導体回路の概略を示す図。 FIG. 1 shows a schematic of a semiconductor circuit.

【図2】 陽極酸化による分断過程を説明するための図。 Figure 2 is a diagram for explaining a cutting process by anodic oxidation.

【図3】 薄膜トランジスタの作製工程を示す図。 FIG. 3 shows a manufacturing process of a thin film transistor.

【図4】 薄膜トランジスタの作製工程を示す図。 4 is a diagram showing a manufacturing process of a thin film transistor.

【図5】 薄膜トランジスタの作製工程を示す図。 5 is a diagram showing a manufacturing process of a thin film transistor.

【図6】 薄膜トランジスタの作製工程を示す図。 6 shows a manufacturing process of a thin film transistor.

【図7】 陽極酸化による分断過程を説明するための図。 Figure 7 is a diagram for explaining a cutting process by anodic oxidation.

【図8】 陽極酸化法およびプラズマ酸化法を説明するための図。 Figure 8 is a diagram for explaining an anodic oxidation method and a plasma oxidation method.

【図9】 逆スタガ型TFTの構造を示す図。 9 is a diagram showing a structure of a reverse stagger type TFT.

【図10】 半導体回路を有する製造品の例を示す図。 10 is a view showing an example of an article of manufacture having a semiconductor circuit.

【図11】 半導体回路の概略を示す図。 11 is a diagram showing an outline of a semiconductor circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

101 ゲイト線 102 データ線 103 画素TFT 104 回路TFT 105 陽極酸化(AO)線 106 外部端子 107 分断部 202 細線部 101 gate lines 102 data lines 103 pixel TFT 104 circuit TFT 105 anodization (AO) line 106 external terminal 107 divided portion 202 fine line portion

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】絶縁性を有する基板上に陽極酸化可能な材料でなる配線を形成する工程と、 前記配線を陽極酸化する工程と、 を少なくとも有し、 前記陽極酸化工程によって前記配線の少なくとも一部を陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする半導体回路の形成方法。 1. A forming a wiring made of anodizable material on an insulating substrate, the wiring has at least a step of anodizing, the at least one of the wiring by the anodic oxidation process parts insulated by brought transformed into anodic oxide method for forming a semiconductor circuit, characterized in that for electrically decoupling of the wiring.
  2. 【請求項2】絶縁性を有する基板上に陽極酸化可能な材料でなる配線を形成する工程と、 前記配線を陽極酸化する工程と、 を少なくとも有し、 前記配線は少なくとも一部に局所的に配線幅が狭まった領域を有しており、該領域を前記陽極酸化工程によって選択的に陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする半導体回路の形成方法。 2. A process of forming a wiring comprising anodic oxidizable material over an insulating substrate, the wiring has at least a step of anodizing, and the wiring is at least in part on the locally has a region in which the wiring width is narrowed, the semiconductor circuit, characterized in that selectively insulated by brought transformed into anodic oxide region by the anodic oxidation step, for electrically decoupling said interconnect forming method.
  3. 【請求項3】LDD領域またはオフセット領域の幅が異なる少なくとも2種類の薄膜トランジスタで構成される半導体回路を形成するにあたって、 陽極酸化可能な材料でもって前記薄膜トランジスタのゲイト線、該ゲイト線から延在するゲイト電極、陽極酸化線となる配線を形成する工程と、 前記配線を陽極酸化する工程と、 を少なくとも有し、 前記陽極酸化工程の途中において前記配線の少なくとも一部を選択的に陽極酸化物に変成することで絶縁化して前記配線の電気的な分断を行い、 前記薄膜トランジスタの少なくとも1種類において、前記分断の時点で陽極酸化物の形成を中断することを特徴とする半導体回路の形成方法。 In the width of 3. LDD region or an offset region to form a semiconductor circuit composed of at least two different thin film transistors, gate lines of the thin film transistor with anodic oxidizable material, extending from the gate line gate electrode, forming a wiring comprising the anodizing line, the wiring has at least a step of anodic oxidation, and the selective anodic oxide at least a portion of the wiring in the middle of the anodic oxidation step and insulated by transforming an electrically decoupling of the wiring in at least one of the thin film transistor, method of forming a semiconductor circuit, characterized by interrupting the formation of anodic oxide at the time of the division.
  4. 【請求項4】請求項1乃至請求項3において、陽極酸化工程に用いる電解溶液として3%のシュウ酸水溶液を用い、前記陽極酸化物は多孔質状を有していることを特徴とする半導体回路の形成方法。 4. The method of claim 1 to claim 3, with 3% oxalic acid aqueous solution as an electrolytic solution used for anodic oxidation process, the anodic oxide is characterized by having a porous semiconductor the method of forming the circuit.
  5. 【請求項5】絶縁性を有する基板上に陽極酸化可能な配線を形成する工程と、 前記配線を陽極酸化する工程と、 を少なくとも有し、 前記陽極酸化工程は前記配線の電気的な分断を目的としていることを特徴とする半導体回路の形成方法。 5. A process for forming an anodic oxidizable wiring on an insulating substrate, a step of anodizing the wiring has at least a said anodic oxidation process is an electrical decoupling of the wiring method of forming a semiconductor circuit, characterized in that for the purpose.
  6. 【請求項6】絶縁性を有する基板上に陽極酸化可能な配線を形成する工程と、 前記配線上に絶縁膜を成膜する工程と、 前記絶縁膜の少なくとも一部に開孔を形成し、前記配線の一部を露呈せしめる工程と、 前記配線の露呈した部分を選択的に陽極酸化する工程と、 を少なくとも有し、 前記陽極酸化工程により前記配線の露呈した部分を選択的に陽極酸化物に変成せしめて絶縁化し、前記配線の電気的な分断を行うことを特徴とする半導体回路の形成方法。 6. A forming an anodic oxidizable wiring on an insulating substrate, a step of forming an insulating film on the wiring, forming a hole in at least a portion of said insulating film, a step allowed to expose a portion of the wiring, the includes a step of selectively anodizing the exposed portions of the wires, at least selectively anodic oxide exposed portion of the wiring by the anodic oxidation process method of forming a semiconductor circuit transformer allowed to insulated, and performing electrical decoupling of the wiring.
  7. 【請求項7】陽極酸化可能な配線を有する半導体装置で構成される半導体回路において、 前記配線の少なくとも一部は陽極酸化物に変成して絶縁化しており、その領域でもって前記配線は電気的に分断されていることを特徴とする半導体回路。 7. The semiconductor circuit including a semiconductor device having an anode oxidizable wire, at least a portion of the wiring is insulated by being transformed into the anodic oxide and the interconnect with its region electrically semiconductor circuit, characterized in that it is divided into.
JP16527396A 1996-06-04 1996-06-04 Semiconductor circuit and formation thereof Pending JPH09326494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16527396A JPH09326494A (en) 1996-06-04 1996-06-04 Semiconductor circuit and formation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16527396A JPH09326494A (en) 1996-06-04 1996-06-04 Semiconductor circuit and formation thereof

Publications (1)

Publication Number Publication Date
JPH09326494A true true JPH09326494A (en) 1997-12-16

Family

ID=15809205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16527396A Pending JPH09326494A (en) 1996-06-04 1996-06-04 Semiconductor circuit and formation thereof

Country Status (1)

Country Link
JP (1) JPH09326494A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028399A (en) * 2006-07-21 2008-02-07 Toppoly Optoelectronics Corp Display with thin film transistor device having different electrical characteristics in pixel and driving regions, and method for fabricating the same
JP2011077532A (en) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd Method for preparing wiring
JP2012019237A (en) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
JP2008028399A (en) * 2006-07-21 2008-02-07 Toppoly Optoelectronics Corp Display with thin film transistor device having different electrical characteristics in pixel and driving regions, and method for fabricating the same
JP2011077532A (en) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd Method for preparing wiring
JP2012019237A (en) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US6790749B2 (en) Method of manufacturing a semiconductor device
US6028325A (en) Semiconductor device contact registration structure
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US5920362A (en) Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode
US20050287722A1 (en) Method of fabricating semiconductor device
US6320224B1 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5470762A (en) Method of fabricating a thin film transistor
US6411351B1 (en) Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same
US6396147B1 (en) Semiconductor device with metal-oxide conductors
US5739549A (en) Thin film transistor having offset region
US6417896B1 (en) Active matrix display device
US6121652A (en) Semiconductor device including active matrix circuit
US6630687B1 (en) Active matrix display device having wiring layers which are connected over multiple contact parts
US5824235A (en) Method of manufacturing semiconductor device
US5926735A (en) Method of forming semiconductor device
US5686328A (en) Semiconductor device and process for fabricating the same
US5818070A (en) Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
US5942768A (en) Semiconductor device having improved crystal orientation
US5847410A (en) Semiconductor electro-optical device
US5866444A (en) Integrated circuit and method of fabricating the same
US5936698A (en) Manufacturing a display device using anodization
US6013542A (en) Method of manufacturing a semiconductor device
US6300659B1 (en) Thin-film transistor and fabrication method for same