JPH09307022A - Surface mount semiconductor package, printed wiring board and module substrate - Google Patents

Surface mount semiconductor package, printed wiring board and module substrate

Info

Publication number
JPH09307022A
JPH09307022A JP12146996A JP12146996A JPH09307022A JP H09307022 A JPH09307022 A JP H09307022A JP 12146996 A JP12146996 A JP 12146996A JP 12146996 A JP12146996 A JP 12146996A JP H09307022 A JPH09307022 A JP H09307022A
Authority
JP
Japan
Prior art keywords
solder
pads
wiring board
printed wiring
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12146996A
Other languages
Japanese (ja)
Inventor
Kenji Kaji
健二 梶
Yoshinori Kamikawa
喜規 上川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12146996A priority Critical patent/JPH09307022A/en
Publication of JPH09307022A publication Critical patent/JPH09307022A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

PROBLEM TO BE SOLVED: To obtain a surface mount semiconductor package capable of preventing defective soldering, a printed wiring board and a module substrate. SOLUTION: A semiconductor package 3 is provided with a rectangular package body 15. A large number of solder balls 22 covered each with a semiconductor layer 23 are arranged in a matrix shape on the rear 16b of the package main body and solder balls 22 are reflowed and soldered on the pads of a printed wiring board 2. Of the solder balls 22, at least those solder balls 22 to be positioned on the outermost periphery of their arranging areas have a larger diameter than the other solder balls.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップに接続
された多数の半田ボールを有する面実装型半導体パッケ
ージ、およびこの半導体パッケージの実装に適したプリ
ント配線板、ならびにプリント配線板にボールグリッド
アレイ型の半導体パッケージを実装してなるモジュール
基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount semiconductor package having a large number of solder balls connected to an IC chip, a printed wiring board suitable for mounting the semiconductor package, and a ball grid array on the printed wiring board. The present invention relates to a module substrate on which a semiconductor package of mold is mounted.

【0002】[0002]

【従来の技術】面実装型の半導体パッケージとして、ボ
ールグリッドアレイ型(以下BGAと称す)の半導体パ
ッケージが知られている。この種の半導体パッケージに
は、パッケージ基材がプリント基板からなるプラスチッ
クBGA、パッケージ基材がセラミック等からなるセラ
ミックBGAおよびパッケージ基材がフィルム状の部材
からなるテープBGA等の種類があり、これらBGAは
用途に応じて使い分けられている。
2. Description of the Related Art As a surface mount type semiconductor package, a ball grid array type (hereinafter referred to as BGA) semiconductor package is known. This type of semiconductor package includes types such as a plastic BGA whose package base material is a printed circuit board, a ceramic BGA whose package base material is ceramic, and a tape BGA whose package base material is a film-shaped member. Is used according to the purpose.

【0003】これらBGAのうち、上記プラスチックB
GAは、上記プリント基板にボンディングされたICチ
ップと、このICチップをモールドする合成樹脂製のモ
ールド材とを有し、これらモールド材とプリント基板と
によって矩形状のパッケージ本体が構成されている。そ
して、プリント基板の裏面には、多数の半田ボールがマ
トリクス状に並べて配置されている。半田ボールは、半
導体パッケージの外部端子として機能するものであり、
上記プリント基板の裏面のパッドに半田付けされてい
る。
[0003] Of these BGAs, the plastic B
The GA has an IC chip bonded to the printed circuit board and a synthetic resin molding material for molding the IC chip, and the molding material and the printed circuit board form a rectangular package body. A large number of solder balls are arranged in a matrix on the back surface of the printed circuit board. The solder ball functions as an external terminal of the semiconductor package,
It is soldered to the pad on the back surface of the printed circuit board.

【0004】このようなBGA型の半導体パッケージ
は、プリント配線板に実装されている。プリント配線板
は、半導体パッケージが実装される実装面を有し、この
実装面には、多数のパッドがマトリクス状に並べて配置
されている。パッドは、プリント配線板の導体パターン
に電気的に接続されており、これらパッドに半導体パッ
ケージの半田ボールが接合されるようになっている。
Such a BGA type semiconductor package is mounted on a printed wiring board. The printed wiring board has a mounting surface on which a semiconductor package is mounted, and on this mounting surface, a large number of pads are arranged in a matrix. The pads are electrically connected to the conductor patterns of the printed wiring board, and the solder balls of the semiconductor package are joined to these pads.

【0005】ところで、上記構成の半導体パッケージ
は、例えばリフロー・半田付け方式によりプリント配線
板に実装されている。この半導体パッケージをプリント
配線板に実装するには、まず、プリント配線板のパッド
の上に半田ペーストを印刷する。次に、プリント配線板
上に半導体パッケージを装着し、その半田ボールをパッ
ドに接触させる。この状態でプリント配線板をリフロー
炉に収容し、プリント配線板および半導体パッケージを
加熱することにより、上記半田ペーストを溶融させる。
このことにより、半田ボールとパッドとが互いに接合さ
れ、半導体パッケージがプリント配線板に電気的かつ機
械的に接続される。
Incidentally, the semiconductor package having the above configuration is mounted on a printed wiring board by, for example, a reflow soldering method. To mount this semiconductor package on a printed wiring board, first, a solder paste is printed on the pads of the printed wiring board. Next, the semiconductor package is mounted on the printed wiring board, and its solder balls are brought into contact with the pads. In this state, the printed wiring board is housed in a reflow furnace, and the printed wiring board and the semiconductor package are heated to melt the solder paste.
As a result, the solder balls and the pads are joined to each other, and the semiconductor package is electrically and mechanically connected to the printed wiring board.

【0006】[0006]

【発明が解決しようとする課題】ところが、BGA型の
半導体パッケージをプリント配線板に半田付けする際、
この半導体パッケージは、プリント配線板と共に加熱さ
れるために、パッケージ本体の熱膨張係数とプリント配
線板の熱膨張係数とが相違していると、プリント基板を
含むパッケージ本体の外周部がプリント配線板の実装面
から遠ざかる方向に反るように変形する場合があり得
る。そして、このパッケージ本体の反り量は、パッケー
ジ本体が大型化する程に増大する傾向にある。
However, when soldering a BGA type semiconductor package to a printed wiring board,
Since this semiconductor package is heated together with the printed wiring board, if the thermal expansion coefficient of the package main body and the thermal expansion coefficient of the printed wiring board are different, the outer peripheral portion of the package main body including the printed board is printed wiring board. There may be a case where it is deformed so as to warp in the direction away from the mounting surface. The amount of warpage of the package body tends to increase as the size of the package body increases.

【0007】そのため、マトリクス状に配置された半田
ボールのうち、特にパッケージ本体の外周部に近い最外
周の半田ボールとパッドの半田付け部に機械的なストレ
スが加わり、この半田付け部にクラック等の不良が発生
し易くなる。特にBGA型の半導体パッケージでは、半
田ボールとパッドとの半田付け部が、パッケージ本体と
プリント配線板との間の微細な隙間に入り込んでいるた
め、通常の面実装型のIC部品のように、半田付け部に
異常があるか否かを外観的に検査することができない。
Therefore, among the solder balls arranged in a matrix, a mechanical stress is applied to the soldering portion of the pad and the soldering portion of the outermost peripheral portion near the outer peripheral portion of the package body, and the soldering portion is cracked or the like. Is likely to occur. In particular, in a BGA type semiconductor package, a soldering portion between a solder ball and a pad enters a minute gap between the package body and a printed wiring board. It is not possible to visually inspect whether there is an abnormality in the soldered portion.

【0008】また、半田付け部の異常が外観的に認めら
れない場合でも、上記ストレスの存在によって半田付け
部に微細なクラックが生じていることがある。このクラ
ックの存在は、半導体パッケージの機能テストにおいて
も発見が困難であり、上記半田付け不良の発生と合わせ
て、半田付けの信頼性が低下するといった問題がある。
Even when no abnormality is visually recognized in the soldered portion, the presence of the stress may cause fine cracks in the soldered portion. The existence of these cracks is difficult to find even in the functional test of the semiconductor package, and there is a problem that the reliability of soldering is lowered together with the occurrence of the soldering failure.

【0009】本発明は、このような事情にもとづいてな
されたもので、その目的は、半田付け不良を防止するこ
とができ、半田付けの信頼性に優れた面実装型半導体パ
ッケージ、および面実装に用いるプリント配線板、なら
びにモジュール基板を得ることにある。
The present invention has been made under such circumstances, and an object thereof is a surface-mounting type semiconductor package which is capable of preventing a soldering failure and is excellent in soldering reliability, and a surface-mounting type semiconductor package. The purpose is to obtain a printed wiring board used for, and a module board.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に係る面実装型半導体パッケージは、矩形
状をなすパッケージ本体の裏面に、半田層によって被覆
されるとともに、プリント配線板のパッドに半田付けさ
れる多数の半田ボールをマトリクス状に並べて配置し、
これら半田ボールのうち、少なくともその配置エリアの
最外周に位置される半田ボールは、他の半田ボールより
も大きな径を有していることを特徴としている。
In order to achieve the above object, a surface mount semiconductor package according to a first aspect of the present invention has a rectangular package body having a back surface covered with a solder layer and a printed wiring board. Many solder balls to be soldered to the pads are arranged side by side in a matrix,
Among these solder balls, at least the solder ball located at the outermost periphery of the arrangement area has a larger diameter than other solder balls.

【0011】このような構成の半導体パッケージによれ
ば、最外周の半田ボールの径の増大に伴い、これら半田
ボールを覆う半田量が増えるために、これら最外周の半
田ボールとパッドとを接合するための半田量が、他の半
田ボールとパッドとを接合するための半田量よりも多く
なる。そのため、最外周の半田ボールをパッドに強固に
接合することができる。
According to the semiconductor package having such a structure, as the diameter of the solder balls on the outermost circumference increases, the amount of solder covering the solder balls increases, so that the solder balls on the outermost circumference are bonded to the pads. Therefore, the amount of solder is larger than the amount of solder for joining other solder balls and pads. Therefore, the outermost solder balls can be firmly bonded to the pads.

【0012】しかも、半田ボールの径の増大に伴って、
パッケージ本体をプリント配線板に実装した時に、この
パッケージ本体の裏面からプリント配線板までの高さ寸
法が大きくなる。そのため、半導体パッケージの半田付
け時に、そのパッケージ本体とプリント配線板との熱膨
張係数の相違に起因する負荷が最外周の半田ボールの半
田付け部に作用した場合には、径の大きな半田ボールが
上記負荷を吸収するように変形する。したがって、最外
周の半田ボールとパッドとの接合が強固となることと合
わせて、半田付け部に不良が発生し難くなる。
Moreover, as the diameter of the solder ball increases,
When the package body is mounted on the printed wiring board, the height dimension from the back surface of the package body to the printed wiring board becomes large. Therefore, when soldering the semiconductor package, if a load due to the difference in thermal expansion coefficient between the package body and the printed wiring board acts on the soldering portion of the outermost solder ball, a solder ball with a large diameter may be generated. It deforms to absorb the above load. Therefore, the joint between the outermost solder ball and the pad is strengthened, and the soldered portion is less likely to be defective.

【0013】請求項2に係る面実装型半導体パッケージ
は、矩形状をなすパッケージ本体の裏面に、プリント配
線板のパッドにリフロー・半田付けされる多数の半田ボ
ールをマトリクス状に並べて配置し、これら半田ボール
は共晶半田にて構成されているとともに、これら半田ボ
ールのうち、少なくともその配置エリアの最外周に位置
される半田ボールは、他の半田ボールよりも大きな径を
有していることを特徴としている。
According to a second aspect of the surface mount type semiconductor package, a large number of solder balls to be reflowed and soldered to the pads of the printed wiring board are arranged in a matrix on the back surface of the rectangular package body. The solder balls are composed of eutectic solder, and at least the solder balls located at the outermost periphery of the arrangement area have a larger diameter than other solder balls. It has a feature.

【0014】このような構成の半導体パッケージによれ
ば、最外周の半田ボール自体の半田量が増えるために、
リフロー・半田付けに溶融する半田量が、他の半田ボー
ルの半田量よりも多くなる。そのため、最外周の半田ボ
ールは、パッドに強固に接合されることになる。
According to the semiconductor package having such a structure, the amount of solder of the outermost solder ball itself increases,
The amount of solder that melts during reflow and soldering becomes larger than the amount of solder in other solder balls. Therefore, the outermost solder balls are firmly bonded to the pads.

【0015】しかも、半田ボールの径の増大に伴って、
パッケージ本体をプリント配線板に実装した時に、この
パッケージ本体の裏面からプリント配線板までの高さ寸
法が大きくなる。そのため、半導体パッケージのリフロ
ー・半田付け時に、そのパッケージ本体とプリント配線
板との熱膨張係数の相違に起因する負荷が最外周の半田
ボールの半田付け部に作用した場合には、径の大きな半
田ボールが上記負荷を吸収するように変形する。したが
って、最外周の半田ボールとパッドとの接合が強固とな
ることと合わせて、半田付け部に不良が発生し難くな
る。
Moreover, as the diameter of the solder ball increases,
When the package body is mounted on the printed wiring board, the height dimension from the back surface of the package body to the printed wiring board becomes large. Therefore, when a semiconductor package is reflowed and soldered, and the load resulting from the difference in the coefficient of thermal expansion between the package body and the printed wiring board acts on the soldering part of the outermost solder ball, the solder with a large diameter is used. The ball is deformed to absorb the load. Therefore, the joint between the outermost solder ball and the pad is strengthened, and the soldered portion is less likely to be defective.

【0016】また、請求項3に記載したように、径の大
きな半田ボールをパッケージ本体の四つの角部に対応し
た位置に配置すれば、このパッケージ本体を四隅でしっ
かりとプリント配線板に接合することができ、半田付け
部の不良をより確実に防止できる。
Further, as described in claim 3, when the solder balls having a large diameter are arranged at the positions corresponding to the four corners of the package body, the package body is firmly bonded to the printed wiring board at the four corners. Therefore, it is possible to more reliably prevent defects in the soldered portion.

【0017】請求項4に係る面実装型半導体パッケージ
は、矩形状をなすパッケージ本体の裏面に、半田層によ
って被覆されるとともに、プリント配線板のパッドに半
田付けされる多数の外部端子をマトリクス状に並べて配
置し、これら外部端子は、少なくともその配置エリアの
最外周に位置される柱状の第1の端子部と、これら第1
の端子部よりも内側に位置されるボール状の第2の端子
部とを有し、上記第1の端子部の形状は、上記第2の端
子部の形状よりも大きく設定されていることを特徴とし
ている。
According to another aspect of the surface mount semiconductor package of the present invention, the back surface of the rectangular package body is covered with a solder layer, and a large number of external terminals to be soldered to the pads of the printed wiring board are arranged in a matrix. Are arranged side by side, and these external terminals are provided with at least a columnar first terminal portion located at the outermost periphery of the arrangement area and these first terminals.
And a ball-shaped second terminal portion located inside the terminal portion, and the shape of the first terminal portion is set to be larger than the shape of the second terminal portion. It has a feature.

【0018】このような構成の半導体パッケージによれ
ば、最外周に位置する第1の端子部を覆う半田量が増え
るために、これら第1の端子部をパッドに接合するため
の半田量が、第2の端子部をパッドに接合するための半
田量よりも多くなる。そのため、第1の端子部をパッド
に強固に接合することができ、パッケージ本体とプリン
ト配線板との熱膨張係数の相違に起因する負荷が第1の
端子部とパッドとの半田付け部に作用した場合でも、こ
の半田付け部に不良が発生し難くなる。
According to the semiconductor package having such a structure, the amount of solder covering the first terminal portions located at the outermost periphery increases, so that the amount of solder for joining the first terminal portions to the pads is The amount is larger than the amount of solder for joining the second terminal portion to the pad. Therefore, the first terminal portion can be firmly joined to the pad, and the load caused by the difference in thermal expansion coefficient between the package body and the printed wiring board acts on the soldered portion between the first terminal portion and the pad. Even in this case, the soldered portion is less likely to have a defect.

【0019】請求項5に係る面実装型半導体パッケージ
は、矩形状をなすパッケージ本体の裏面に、多数の外部
端子をマトリクス状に並べて配置し、これら外部端子
は、少なくともその配置エリアの最外周に位置される柱
状の第1の端子部と、これら第1の端子部よりも内側に
位置されるボール状の第2の端子部とを有し、上記第1
の端子部は、共晶半田にて構成されているとともに、上
記第1の端子部の形状は、上記第2の端子部の形状より
も大きく設定されていることを特徴としている。
According to a fifth aspect of the surface mount type semiconductor package, a large number of external terminals are arranged in a matrix on the back surface of a rectangular package body, and these external terminals are provided at least on the outermost periphery of the arrangement area. A columnar first terminal portion positioned and a ball-shaped second terminal portion positioned inside the first terminal portion;
The terminal portion is formed of eutectic solder, and the shape of the first terminal portion is set to be larger than the shape of the second terminal portion.

【0020】このような構成の半導体パッケージによれ
ば、最外周に位置する第1の端子部自体の半田量が増え
るために、リフロー・半田付け時に溶融する半田量が第
2の端子部の半田量よりも多くなる。そのため、第1の
端子部をパッドに強固に接合することができ、パッケー
ジ本体とプリント配線板との熱膨張係数の相違に起因す
る負荷が第1の端子部とパッドとの半田付け部に作用し
た場合でも、この半田付け部に不良が発生し難くなる。
According to the semiconductor package having such a structure, since the amount of solder in the first terminal portion itself located at the outermost periphery increases, the amount of solder that melts during reflow / soldering is the solder in the second terminal portion. More than the amount. Therefore, the first terminal portion can be firmly joined to the pad, and the load caused by the difference in thermal expansion coefficient between the package body and the printed wiring board acts on the soldered portion between the first terminal portion and the pad. Even in this case, the soldered portion is less likely to have a defect.

【0021】請求項6に記載されているように、プリン
ト配線板のパッドを、夫々半田層によって被覆する構成
とすれば、第1の端子部とパッドとを接合する半田量が
より多くなり、これら第1の端子部とパッドとの半田付
け強度が増大する。
If the pads of the printed wiring board are each covered with a solder layer as described in claim 6, the amount of solder for joining the first terminal portion and the pad is increased, The soldering strength between the first terminal portion and the pad is increased.

【0022】請求項7に係るプリント配線板は、多数の
半田ボールを有するボールグリッドアレイ型の半導体パ
ッケージが実装される実装面を有し、この実装面に半田
層によって被覆されるとともに、上記半田ボールが半田
付けされる多数のパッドをマトリクス状に並べて配置
し、これらパッドのうち、少なくともその配置エリアの
最外周に位置されるパッドの平面形状を、他のパッドの
平面形状よりも大きく設定したことを特徴としている。
A printed wiring board according to a seventh aspect has a mounting surface on which a ball grid array type semiconductor package having a large number of solder balls is mounted, and the mounting surface is covered with a solder layer and the solder A large number of pads to which the balls are soldered are arranged side by side in a matrix, and the plane shape of at least the pad located at the outermost periphery of the arrangement area is set to be larger than the plane shapes of other pads. It is characterized by that.

【0023】このような構成のプリント配線板によれ
ば、平面形状の大きなパッドでは、このパッドを覆う半
田量が増えるために、これらパッドと半田ボールとを接
合するための半田量が、その他のパッドと半田ボールと
を接合するための半田量よりも多くなる。そのため、最
外周のパッドを半田ボールに強固に半田付けすることが
でき、パッケージ本体とプリント配線板との熱膨張係数
の相違に起因する負荷が最外周のパッドと半田ボールと
の半田付け部に作用した場合でも、この半田付け部に不
良が発生し難くなる。
According to the printed wiring board having such a structure, in the case of a pad having a large planar shape, the amount of solder covering the pad increases, so that the amount of solder for joining these pads and the solder balls is different from that of other pads. The amount is larger than the amount of solder for joining the pad and the solder ball. Therefore, the outermost peripheral pad can be firmly soldered to the solder ball, and the load caused by the difference in thermal expansion coefficient between the package body and the printed wiring board is applied to the soldering portion between the outermost peripheral pad and the solder ball. Even if it works, it is difficult for a defect to occur in the soldered portion.

【0024】また、請求項8に記載されているように、
平面形状の大きなパッドを、配置エリアの四つの角部に
対応した位置に配置すれば、半導体パッケージを四隅で
しっかりとプリント配線板に接合することができ、半田
付け部の不良をより確実に防止できる。
Further, as described in claim 8,
By arranging the large planar pads at the positions corresponding to the four corners of the layout area, the semiconductor package can be firmly bonded to the printed wiring board at the four corners, and defects in the soldered part can be prevented more reliably. it can.

【0025】請求項9に係るプリント配線板は、多数の
半田ボールを有するボールグリッドアレイ型の半導体パ
ッケージが実装される実装面を有し、この実装面に多数
のパッドをマトリクス状に並べて配置するとともに、こ
れらパッドのうち、少なくともその配置エリアの最外周
に位置されるパッドの肉厚を、他のパッドの肉厚よりも
厚く形成したことを特徴としている。
A printed wiring board according to a ninth aspect has a mounting surface on which a ball grid array type semiconductor package having a large number of solder balls is mounted, and a large number of pads are arranged side by side in a matrix on the mounting surface. At the same time, among these pads, at least the pad located on the outermost periphery of the arrangement area is formed to have a wall thickness thicker than the other pads.

【0026】このような構成のプリント配線板によれ
ば、半導体パッケージを実装面に実装した時に、この半
導体パッケージから実装面までの高さ寸法が大きくな
る。そのため、半導体パッケージとプリント配線板との
熱膨張係数の相違に起因する負荷がパッドと半田ボール
との半田付け部に作用した場合には、厚いパッドが上記
負荷を吸収するように変形することになり、上記半田付
け部に不良が発生し難くなる。
According to the printed wiring board having such a structure, when the semiconductor package is mounted on the mounting surface, the height dimension from the semiconductor package to the mounting surface becomes large. Therefore, when a load caused by the difference in thermal expansion coefficient between the semiconductor package and the printed wiring board acts on the soldering portion between the pad and the solder ball, the thick pad is deformed to absorb the load. As a result, it becomes difficult for a defect to occur in the soldered portion.

【0027】また、請求項10に記載されているよう
に、少なくとも最外周に位置されるパッドを半田層によ
って被覆する構成とすれば、最外周のパッドと半田ボー
ルとを接合する半田量が多くなり、これらパッドと半田
ボールとを強固に接合することができる。
Further, as described in claim 10, when at least the pads located at the outermost periphery are covered with the solder layer, a large amount of solder joins the pads at the outermost periphery and the solder balls. Therefore, these pads and the solder balls can be firmly bonded.

【0028】請求項11に係るモジュール基板は、多数
のパッドがマトリクス状に並べて配置された実装面を有
するプリント配線板と;このプリント配線板の実装面に
実装されたボールグリッドアレイ型の半導体パッケージ
と;を備えている。そして、上記半導体パッケージは、
上記実装面と向かい合う裏面を含むパッケージ本体と、
このパッケージ本体の裏面にマトリクス状に並べて配置
され、半田層によって被覆されるとともに、上記プリン
ト配線板のパッドに半田付けされた多数の半田ボール
と、を備えており、これら半田ボールのうち、少なくと
もその配置エリアの最外周に位置される半田ボールは、
他の半田ボールよりも大きな径を有していることを特徴
としている。
A module substrate according to claim 11 is a printed wiring board having a mounting surface on which a large number of pads are arranged side by side in a matrix; and a ball grid array type semiconductor package mounted on the mounting surface of the printed wiring board. And; And, the semiconductor package is
A package body including a back surface facing the mounting surface,
A large number of solder balls, which are arranged side by side in a matrix on the back surface of the package body, are covered with a solder layer, and are soldered to the pads of the printed wiring board, of which at least The solder balls located on the outermost periphery of the placement area are
It is characterized by having a larger diameter than other solder balls.

【0029】このような構成のモジュール基板によれ
ば、最外周の半田ボールの径の増大に伴い、この半田ボ
ールを覆う半田層の半田量が増えるので、これら最外周
の半田ボールとパッドとを接合するための半田量が、他
の半田ボールとパッドとを接合するための半田量よりも
多くなる。そのため、最外周の半田ボールをパッドに強
固に接合することができる。
According to the module board having such a structure, as the diameter of the outermost solder balls increases, the amount of solder in the solder layer covering the solder balls increases, so that the outermost solder balls and pads are separated from each other. The amount of solder for joining is larger than the amount of solder for joining other solder balls and pads. Therefore, the outermost solder balls can be firmly bonded to the pads.

【0030】しかも、半田ボールの径の増大に伴って、
半導体パッケージをプリント配線板に実装した時に、こ
の半導体パッケージの裏面からプリント配線板までの高
さ寸法が大きくなる。そのため、半導体パッケージの半
田付け時に、この半導体パッケージとプリント配線板と
の熱膨張係数の相違に起因する負荷が径の大きな半田ボ
ールの半田付け部に作用した場合には、この径の大きな
半田ボールが変形し、上記負荷を吸収する。したがっ
て、最外周の半田ボールとパッドとの接合が強固となる
ことと合わせて、上記半田付け部に不良が発生し難くな
る。
Moreover, as the diameter of the solder ball increases,
When the semiconductor package is mounted on a printed wiring board, the height dimension from the back surface of the semiconductor package to the printed wiring board increases. Therefore, when a semiconductor package and a printed wiring board are soldered, a load resulting from a difference in thermal expansion coefficient between the semiconductor package and the printed wiring board acts on the soldering portion of the solder ball having a large diameter. Deforms and absorbs the above load. Therefore, the joint between the outermost solder ball and the pad is strengthened, and the soldered portion is less likely to be defective.

【0031】請求項12に記載されたモジュール基板
は、多数のパッドがマトリクス状に並べて配置された実
装面を有するプリント配線板と;このプリント配線板の
実装面に実装されたボールグリッドアレイ型の半導体パ
ッケージと;を備えている。そして、上記半導体パッケ
ージは、上記実装面と向かい合う裏面を含むパッケージ
本体と、このパッケージ本体の裏面にマトリクス状に並
べて配置された多数の半田ボールと、を有し、これら半
田ボールは共晶半田にて構成され、上記プリント配線板
のパッドにリフロー・半田付けされているとともに、こ
れら半田ボールのうち、少なくともその配置エリアの最
外周に位置される半田ボールは、他の半田ボールよりも
大きな径を有していることを特徴としている。
A module board according to a twelfth aspect of the present invention is a printed wiring board having a mounting surface on which a large number of pads are arranged side by side in a matrix; and a ball grid array type mounted on the mounting surface of the printed wiring board. And a semiconductor package. The semiconductor package has a package body including a back surface facing the mounting surface, and a large number of solder balls arranged in a matrix on the back surface of the package body, and these solder balls are eutectic solder. Of these solder balls, the solder balls located at the outermost periphery of at least the arrangement area have a larger diameter than other solder balls. It is characterized by having.

【0032】このような構成のモジュール基板によれ
ば、最外周の半田ボール自体の半田量が増えるために、
リフロー・半田付けに溶融する半田量が、他の半田ボー
ルの半田量よりも多くなる。そのため、最外周の半田ボ
ールをパッドに強固に接合することができる。
According to the module board having such a configuration, the amount of solder of the outermost solder ball itself increases,
The amount of solder that melts during reflow and soldering becomes larger than the amount of solder in other solder balls. Therefore, the outermost solder balls can be firmly bonded to the pads.

【0033】しかも、半田ボールの径の増大に伴って、
パッケージ本体をプリント配線板に実装した時に、この
パッケージ本体の裏面からプリント配線板までの高さ寸
法が大きくなる。そのため、半導体パッケージのリフロ
ー・半田付け時に、そのパッケージ本体とプリント配線
板との熱膨張係数の相違に起因する負荷が最外周の半田
ボールの半田付け部に作用した場合には、径の大きな半
田ボールが上記負荷を吸収するように変形する。したが
って、最外周の半田ボールとパッドとの接合が強固とな
ることと合わせて、半田付け部に不良が発生し難くな
る。
Moreover, as the diameter of the solder ball increases,
When the package body is mounted on the printed wiring board, the height dimension from the back surface of the package body to the printed wiring board becomes large. Therefore, when a semiconductor package is reflowed and soldered, and the load resulting from the difference in the coefficient of thermal expansion between the package body and the printed wiring board acts on the soldering part of the outermost solder ball, the solder with a large diameter is used. The ball is deformed to absorb the load. Therefore, the joint between the outermost solder ball and the pad is strengthened, and the soldered portion is less likely to be defective.

【0034】また、請求項13に記載されているよう
に、プリント配線板のパッドを、半田層によって被覆す
る構成とすれば、半田ボールとパッドとを接合する半田
量がより多くなり、これら半田ボールとパッドとの半田
付け強度が増大する。
Further, when the pads of the printed wiring board are covered with the solder layer as described in claim 13, the amount of solder for joining the solder balls and the pads is increased, and these solders are used. The soldering strength between the ball and the pad is increased.

【0035】さらに、請求項14に記載されているよう
に、径の大きな半田ボールに半田付けされるパッドの平
面形状を、他のパッドの平面形状よりも大きく設定すれ
ば、これらパッドと溶けた半田との接触面積が増えるた
めに、全てのパッドの平面形状が同一である場合に比べ
て、最外周の半田ボールをプリント配線板により強固に
半田付けすることができる。
Further, as described in claim 14, if the plane shape of the pads to be soldered to the solder balls having a large diameter is set to be larger than the plane shapes of the other pads, it melts with these pads. Since the contact area with the solder is increased, the outermost solder ball can be soldered more firmly to the printed wiring board than in the case where all the pads have the same planar shape.

【0036】請求項15に係るモジュール基板は、実装
面に半田層によって被覆された多数のパッドがマトリク
ス状に並べて配置されたプリント配線板と;このプリン
ト配線板の実装面に実装され、上記パッドに接合された
多数の半田ボールを有するボールグリッドアレイ型の半
導体パッケージと;を備えている。
A module board according to a fifteenth aspect of the invention is a printed wiring board in which a large number of pads covered with a solder layer are arranged side by side in a matrix on a mounting surface; and the pads are mounted on the mounting surface of the printed wiring board and the pads are mounted on the mounting surface. And a ball grid array type semiconductor package having a large number of solder balls bonded to each other.

【0037】そして、上記プリント配線板のパッドのう
ち、少なくともその配置エリアの最外周に位置されるパ
ッドは、他のパッドよりも大きな平面形状を有し、これ
らパッドに上記半田ボールが半田付けされていることを
特徴としている。
Among the pads of the printed wiring board, at least the pads located at the outermost periphery of the arrangement area have a plane shape larger than other pads, and the solder balls are soldered to these pads. It is characterized by

【0038】このような構成のモジュール基板によれ
ば、平面形状の大きなパッドでは、このパッドを覆う半
田量が増えるために、これらパッドと半田ボールとを接
合するための半田量が、その他のパッドと半田ボールと
を接合するための半田量よりも多くなる。そのため、最
外周のパッドを半田ボールに強固に半田付けすることが
でき、パッケージ本体とプリント配線板との熱膨張係数
の相違に起因する負荷が上記パッドと半田ボールとの半
田付け部に作用した場合でも、この半田付け部に不良が
発生し難くなる。
According to the module board having such a structure, in the case of a pad having a large planar shape, the amount of solder covering this pad increases, so that the amount of solder for joining these pads and the solder balls is different from that of other pads. Is larger than the amount of solder for joining the solder ball with the solder ball. Therefore, the pads on the outermost periphery can be firmly soldered to the solder balls, and the load caused by the difference in the thermal expansion coefficient between the package body and the printed wiring board acts on the soldering portion between the pads and the solder balls. Even in this case, the soldered portion is less likely to be defective.

【0039】請求項16に係るモジュール基板は、実装
面を有するプリント配線板と;このプリント配線板の実
装面に実装されたボールグリッドアレイ型の半導体パッ
ケージと;を備えている。
A module board according to a sixteenth aspect comprises a printed wiring board having a mounting surface; and a ball grid array type semiconductor package mounted on the mounting surface of the printed wiring board.

【0040】そして、上記プリント配線板は、上記実装
面にマトリクス状に並べて配置された多数のパッドと、
これらパッドの配置エリアの外側に配置された複数のダ
ミーパッドとを有し、また、上記半導体パッケージは、
上記パッドに対応する多数の半田ボールと、上記ダミー
パッドに対応する複数のダミーボールとを有し、上記パ
ッドと半田ボールおよびダミーパッドとダミーボールと
は、互いに半田付けされていることを特徴としている。
The printed wiring board has a large number of pads arranged in a matrix on the mounting surface,
And a plurality of dummy pads arranged outside the area where these pads are arranged, and the semiconductor package has
It has a large number of solder balls corresponding to the pad, and a plurality of dummy balls corresponding to the dummy pad, wherein the pad and the solder ball and the dummy pad and the dummy ball are soldered to each other. There is.

【0041】このような構成のモジュール基板によれ
ば、半導体パッケージとプリント配線板とは、最外周の
半田ボールよりも外側で互いに接合されているので、半
導体パッケージとプリント配線板との熱膨張係数の相違
に起因する負荷は、その多くをダミーパッドとダミーボ
ールとの半田付け部が荷担することになる。そのため、
半田ボールとパッドとの半田付け部に上記負荷が直接作
用し難くなり、これら半田ボールとパッドとの半田付け
部に不良が発生し難くなる。
According to the module board having such a structure, the semiconductor package and the printed wiring board are bonded to each other outside the outermost solder balls, so that the thermal expansion coefficient of the semiconductor package and the printed wiring board is large. Most of the load caused by the difference is the soldering portion of the dummy pad and the dummy ball. for that reason,
It becomes difficult for the above-mentioned load to directly act on the soldered portion between the solder ball and the pad, and a defect is less likely to occur at the soldered portion between the solder ball and the pad.

【0042】[0042]

【発明の実施の形態】以下本発明の第1の実施の形態
を、図1ないし図3にもとづいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below with reference to FIGS.

【0043】図1に示すように、本発明に係るモジュー
ル基板1は、プリント配線板2と、このプリント配線板
2に実装されたボールグリッドアレイ型の半導体パッケ
ージ3とを備えている。
As shown in FIG. 1, the module substrate 1 according to the present invention comprises a printed wiring board 2 and a ball grid array type semiconductor package 3 mounted on the printed wiring board 2.

【0044】プリント配線板2は、例えばガラスエポキ
シあるいはポリイミド等により形成された絶縁基板5
と、この絶縁基板5上に形成された導体パターン6とを
有している。絶縁基板5の表面は、平坦な実装面5aを
なしている。実装面5aには、多数のパッド8がマトリ
クス状に並べて配置されている。パッド8は、上記導体
パターン6に電気的に接続されている。パッド8は、夫
々円形の平面形状を有し、これらパッド8の形状は、互
いに同一となっている。そして、パッド8の表面は、半
田層9によって覆われており、この半田層9は、パッド
8の表面に半田ペーストを印刷することにより構成され
ている。
The printed wiring board 2 is an insulating substrate 5 made of, for example, glass epoxy or polyimide.
And a conductor pattern 6 formed on the insulating substrate 5. The surface of the insulating substrate 5 forms a flat mounting surface 5a. A large number of pads 8 are arranged side by side in a matrix on the mounting surface 5a. The pad 8 is electrically connected to the conductor pattern 6. The pads 8 each have a circular planar shape, and the shapes of the pads 8 are the same as each other. The surface of the pad 8 is covered with a solder layer 9, and the solder layer 9 is formed by printing a solder paste on the surface of the pad 8.

【0045】図3に示すように、絶縁基板5は、ソルダ
レジスト層11によって覆われている。このソルダレジ
スト層11は、上記パッド8に対応した部分において除
去されている。そのため、パッド8は、上記プリント配
線板2の外方に露出されている。
As shown in FIG. 3, the insulating substrate 5 is covered with the solder resist layer 11. The solder resist layer 11 has been removed at a portion corresponding to the pad 8. Therefore, the pad 8 is exposed outside the printed wiring board 2.

【0046】一方、図1や図2に示すように、上記半導
体パッケージ3は、パッケージ本体15を有している。
パッケージ本体15は、四つの角部15a〜15dを有
する偏平な矩形状をなしている。このパッケージ本体1
5は、パッケージ基材としてのプリント基板16と、こ
のプリント基板16の表面16aに実装されたICチッ
プ17と、このICチップ17をプリント基板16上に
モールドする合成樹脂あるいはセラミック製のモールド
材18とを備えている。ICチップ17は、プリント基
板16にモールドされる以前に、このプリント基板16
の表面16aの配線パターン19にワイヤーボンディン
グされている。
On the other hand, as shown in FIGS. 1 and 2, the semiconductor package 3 has a package body 15.
The package body 15 has a flat rectangular shape having four corners 15a to 15d. This package body 1
Reference numeral 5 denotes a printed board 16 as a package base material, an IC chip 17 mounted on the surface 16a of the printed board 16, and a molding material 18 made of synthetic resin or ceramic for molding the IC chip 17 on the printed board 16. It has and. Before the IC chip 17 is molded on the printed board 16,
Is wire-bonded to the wiring pattern 19 on the surface 16a.

【0047】図3に示すように、プリント基板16の裏
面16bは、モールド材18によって覆われることなく
露出されている。この裏面16bには、多数の接続パッ
ド20がマトリクス状に並べて配置されている。接続パ
ッド20は、上記導体パターン19に導通されている。
As shown in FIG. 3, the back surface 16b of the printed board 16 is exposed without being covered with the molding material 18. A large number of connection pads 20 are arranged on the back surface 16b in a matrix. The connection pad 20 is electrically connected to the conductor pattern 19.

【0048】プリント基板16の接続パッド20には、
夫々球形の半田ボール22が接合されている。半田ボー
ル22は、半導体パッケージ3の外部端子として機能す
るものであり、上記プリント配線板2のパッド8と対応
するように、上記プリント基板16の裏面16bにマト
リクス状に並べて配置されている。これら半田ボール2
2は、半田層23を介して接続パッド20に接合されて
おり、各半田ボール22の外周面は、上記半田層23に
よって覆われている。
The connection pad 20 of the printed board 16 is
The spherical solder balls 22 are joined to each other. The solder balls 22 function as external terminals of the semiconductor package 3, and are arranged in a matrix on the back surface 16b of the printed circuit board 16 so as to correspond to the pads 8 of the printed wiring board 2. These solder balls 2
2 is bonded to the connection pad 20 via the solder layer 23, and the outer peripheral surface of each solder ball 22 is covered with the solder layer 23.

【0049】なお、上記半田ボール22は、上記半田層
9および23よりも高融点の半田にて構成されている。
The solder balls 22 are made of solder having a melting point higher than that of the solder layers 9 and 23.

【0050】図2および図3に示すように、上記マトリ
クス状に配置された半田ボール22のうち、その配置エ
リアの最外周に位置する全ての半田ボール22aは、そ
の径D1 が他の半田ボール22の直径D2 よりも大きく
定められている。そのため、配置エリアの最外周に位置
する全ての半田ボール22aは、他の半田ボール22に
比べてプリント基板16の裏面16bからの突出量が大
きくなっている。
As shown in FIGS. 2 and 3, among the solder balls 22 arranged in the matrix, all the solder balls 22a located at the outermost periphery of the arrangement area have the diameter D1 of other solder balls 22a. It is set to be larger than the diameter D2 of 22. Therefore, all the solder balls 22a located on the outermost periphery of the arrangement area have a larger protrusion amount from the back surface 16b of the printed board 16 than the other solder balls 22.

【0051】このような構成の半導体パッケージ3は、
リフロー・半田付け方式によりプリント配線板2に実装
されている。すなわち、半導体パッケージ3をプリント
配線板2に実装するには、各半田ボール22,22aが
所望のパッド8上に位置するように、半導体パッケージ
3をプリント配線板2の実装面5aに装着する。この
時、マトリクス状に並べられた半田ボール22のうち、
その配置エリアの最外周に位置する全ての半田ボール2
2aは、他の半田ボール22に比べて径が大きいので、
これら半田ボール22aがパッド8上の半田層9に接触
し、他の半田ボール22は、パッド8の半田層9から僅
かに浮き上がった状態に保たれる。
The semiconductor package 3 having the above structure is
It is mounted on the printed wiring board 2 by a reflow / solder method. That is, to mount the semiconductor package 3 on the printed wiring board 2, the semiconductor package 3 is mounted on the mounting surface 5 a of the printed wiring board 2 such that the solder balls 22, 22 a are located on the desired pads 8. At this time, of the solder balls 22 arranged in a matrix,
All solder balls 2 located on the outermost periphery of the placement area
Since 2a has a larger diameter than other solder balls 22,
These solder balls 22a come into contact with the solder layer 9 on the pad 8, and the other solder balls 22 are kept slightly lifted from the solder layer 9 of the pad 8.

【0052】そして、この状態で半導体パッケージ3が
装着されたプリント配線板2をリフロー炉に収容し、プ
リント配線板2および半導体パッケージ3全体を加熱す
る。この加熱温度は、半田層9,23を溶融させるに充
分な温度であれば良く、上記半田ボール22,22aの
融点よりも低く定められている。
Then, in this state, the printed wiring board 2 on which the semiconductor package 3 is mounted is housed in a reflow furnace and the entire printed wiring board 2 and the semiconductor package 3 are heated. The heating temperature may be a temperature sufficient to melt the solder layers 9 and 23, and is set lower than the melting point of the solder balls 22 and 22a.

【0053】この加熱により、半田層9,23が溶融し
て一体化され、これら半田層9,23を介して半田ボー
ル22,22aとパッド8とが接合される。この結果、
半導体パッケージ3は、パッド8に電気的に接続される
とともに、プリント配線板2に固着される。
By this heating, the solder layers 9 and 23 are melted and integrated, and the solder balls 22 and 22a and the pad 8 are bonded via the solder layers 9 and 23. As a result,
The semiconductor package 3 is electrically connected to the pads 8 and is fixed to the printed wiring board 2.

【0054】このような構成の第1の実施の形態による
と、多数の半田ボール22のうち、その配置エリアの最
外周に位置する全ての半田ボール22aの径D1 は、他
の半田ボール22の径D2 よりも大きく形成されてい
る。そのため、最外周の半田ボール22aの表面積が大
きくなり、これら半田ボール22aを覆う半田層23の
半田量が増える。したがって、最外周の半田ボール22
aとパッド8とを接合する半田量が、他の半田ボール2
2とパッド8とを接合する半田量よりも多くなり、最外
周の半田ボール22aをパッド8に強固に接合すること
ができる。
According to the first embodiment having such a structure, the diameter D1 of all the solder balls 22a located at the outermost periphery of the arrangement area among the many solder balls 22 is equal to that of the other solder balls 22. It is formed larger than the diameter D2. Therefore, the surface area of the outermost solder balls 22a becomes large, and the amount of solder in the solder layer 23 covering these solder balls 22a increases. Therefore, the outermost solder balls 22
The amount of solder that joins a with the pad 8 is equal to that of the other solder balls 2.
The amount of solder is larger than the amount of solder that bonds 2 to the pad 8, and the outermost solder ball 22a can be firmly bonded to the pad 8.

【0055】しかも、上記構成によると、半田ボール2
2,22aの融点は、リフロー・半田付け時の加熱温度
よりも高く設定されているため、半導体パッケージ3を
プリント配線板2にリフロー・半田付けした状態におい
ても、半田ボール22,22aは潰れることなく一定の
高さを維持する。
Moreover, according to the above configuration, the solder ball 2
Since the melting points of the solder balls 22 and 22a are set higher than the heating temperature at the time of reflow and soldering, the solder balls 22 and 22a should be crushed even when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2. Maintain a certain height without.

【0056】このことから、最外周の半田ボール22a
の径が大きい分だけ、パッケージ本体15の裏面16b
からプリント配線板2の実装面5aまでの高さ寸法Hが
大きくなる。この結果、リフロー・半田付け時に、パッ
ケージ本体15とプリント配線板2との熱膨張係数の相
違に起因する負荷が最外周の半田ボール22aとパッド
8との半田付け部に作用した場合には、これら径の大き
な半田ボール22aが上記負荷を吸収するように変形す
る。
From this, the outermost solder balls 22a
Since the diameter of the package is large, the back surface 16b of the package body 15
The height dimension H from to the mounting surface 5a of the printed wiring board 2 increases. As a result, at the time of reflow / soldering, when a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the solder ball 22a on the outermost periphery and the pad 8, The solder balls 22a having a large diameter are deformed so as to absorb the load.

【0057】したがって、上記半田ボール22aとパッ
ド8との接合が強固となることと合わせて、半田ボール
22aとパッド8との半田付け部に不良が発生し難くな
り、半田付けの信頼性が向上する。
Accordingly, the solder ball 22a and the pad 8 are firmly joined together, and the soldered portion between the solder ball 22a and the pad 8 is less likely to be defective, and the reliability of soldering is improved. To do.

【0058】なお、本発明は、上記第1の実施の形態に
特定されるものではなく、図4に本発明の第2の実施の
形態を示す。
The present invention is not limited to the first embodiment described above, and FIG. 4 shows a second embodiment of the present invention.

【0059】この第2の実施の形態は、径の大きな半田
ボール22aの配列が上記第1の実施の形態と相違して
おり、それ以外の構成は、上記第1の実施の形態と同様
である。
The second embodiment is different from the first embodiment in the arrangement of the solder balls 22a having a large diameter, and the other structures are the same as those in the first embodiment. is there.

【0060】図4に示すように、配置エリアの最外周に
位置された半田ボール22のうち、パッケージ本体15
の各角部15a〜15dに対応する三個の半田ボール2
2aは、その径D1 が他の半田ボール22の径D2 より
も大きく定められている。そのため、パッケージ本体1
5の角部15a〜15dに位置する半田ボール22a
は、他の半田ボール22に比べてプリント基板16の裏
面16bからの突出量が大きくなっている。
As shown in FIG. 4, of the solder balls 22 positioned at the outermost periphery of the arrangement area, the package body 15
Three solder balls 2 corresponding to the respective corners 15a to 15d of
The diameter 2a of 2a is set to be larger than the diameter D2 of the other solder balls 22. Therefore, the package body 1
Solder balls 22a located at corners 15a to 15d of No. 5
Has a larger protrusion amount from the back surface 16b of the printed circuit board 16 than the other solder balls 22.

【0061】このような構成の第2の実施の形態におい
ても、パッケージ本体15を四つの角部15a〜15d
においてプリント配線板2の実装面5aにしっかりと接
合することができる。したがって、上記第1の実施の形
態と同様に、最外周の半田ボール22,22aとパッド
8との半田付け部に不良が発生し難くなり、半田付けの
信頼性が向上する。
Also in the second embodiment having such a structure, the package main body 15 has four corners 15a to 15d.
At, it can be firmly joined to the mounting surface 5a of the printed wiring board 2. Therefore, as in the case of the above-described first embodiment, the soldering portions between the outermost solder balls 22 and 22a and the pads 8 are less likely to have defects, and the reliability of soldering is improved.

【0062】また、図5および図6は、本発明の第3の
実施の形態を開示している。
5 and 6 disclose a third embodiment of the present invention.

【0063】この第3の実施の形態は、主に半導体パッ
ケージ3の外部端子の形状が上記第1の実施の形態と相
違しており、それ以外の構成は、上記第1の実施の形態
と同様である。
The third embodiment is different from the first embodiment mainly in the shape of the external terminals of the semiconductor package 3, and the other structures are the same as those in the first embodiment. It is the same.

【0064】図5に示すように、パッケージ本体15の
裏面16bには、多数の外部端子31がマトリクス状に
並べて配置されている。外部端子31は、角柱状をなす
複数の第1の端子部31aと、ボール状の多数の第2の
端子部31bとを有している。第1の端子部31aは、
外部端子31の配置エリアの最外周であり、かつパッケ
ージ本体15の各角部15a〜15dに対応する位置に
配置されている。
As shown in FIG. 5, a large number of external terminals 31 are arranged in a matrix on the back surface 16b of the package body 15. The external terminal 31 has a plurality of prismatic first terminal portions 31a and a large number of ball-shaped second terminal portions 31b. The first terminal portion 31a is
It is located at the outermost periphery of the area where the external terminals 31 are arranged and at positions corresponding to the corners 15 a to 15 d of the package body 15.

【0065】図6に示すように、第1および第2の端子
部31a,31bの外周面は、夫々半田層23によって
覆われている。そして、個々の第1の端子部31aの表
面積は、個々の第2の端子部31bの表面積よりも大き
く定められており、これら第1の端子部31aの先端に
は、パッド8に突き合わされる平坦な合面32が形成さ
れている。
As shown in FIG. 6, the outer peripheral surfaces of the first and second terminal portions 31a and 31b are covered with the solder layer 23, respectively. The surface area of each of the first terminal portions 31a is set to be larger than the surface area of each of the second terminal portions 31b, and the tips of the first terminal portions 31a are abutted against the pad 8. A flat mating surface 32 is formed.

【0066】なお、第1の端子部31aと全長Lは、第
2の端子部31bの直径Dと同等に設定されている。
The first terminal portion 31a and the total length L are set to be equal to the diameter D of the second terminal portion 31b.

【0067】このような構成の第3の実施の形態による
と、パッケージ本体15の角部15a〜15dに位置さ
れる第1の端子部31aは、第2の端子部31bとは形
状が異なる角柱状をなしており、これら第1の端子部3
1aの表面積は、第2の端子部31bの表面積よりも大
きくなっている。
According to the third embodiment having such a configuration, the first terminal portions 31a located at the corner portions 15a to 15d of the package body 15 have different corners from the second terminal portion 31b. It has a columnar shape, and these first terminal portions 3
The surface area of 1a is larger than the surface area of the second terminal portion 31b.

【0068】そのため、第1の端子部31aを覆う半田
層23の半田量が増えるので、これら第1の端子部31
aとパッド8とを接合する半田量が、第2の端子部31
bとパッド8とを接合する半田量よりも多くなる。した
がって、第1の端子部31aをパッド8に強固に接合す
ることができ、半導体パッケージ3とプリント配線板2
との接合が確実となる。
Therefore, the amount of solder in the solder layer 23 covering the first terminal portions 31a increases, so that the first terminal portions 31
The amount of solder that joins a with the pad 8 is equal to the second terminal portion 31
The amount is larger than the amount of solder that joins b and the pad 8. Therefore, the first terminal portion 31a can be firmly bonded to the pad 8, and the semiconductor package 3 and the printed wiring board 2 can be connected.
And the bonding with the solid.

【0069】なお、上記第3の実施の形態では、第1の
端子部31aと全長Lと、第2の端子部31bの径Dと
を同等に設定したが、本発明はこれに限らず、第1の端
子部31aと全長Lを第2の端子部31bの径Dよりも
僅かに大きく設定しても良い。
In the third embodiment, the first terminal portion 31a, the total length L, and the diameter D of the second terminal portion 31b are set to be equal, but the present invention is not limited to this. The first terminal portion 31a and the total length L may be set to be slightly larger than the diameter D of the second terminal portion 31b.

【0070】この構成によれば、第1の端子部31aの
全長Lが長い分だけ、パッケージ本体15の裏面16b
からプリント配線板2の実装面5aまでの高さ寸法が大
きくなる。そのため、リフロー・半田付け時に、パッケ
ージ本体15とプリント配線板2との熱膨張係数の相違
に起因する負荷が第1の端子部31aとパッド8との半
田付け部に作用した場合には、上記第1の端子部31a
が変形することによって上記負荷を吸収する。したがっ
て、第1の端子部31aとパッド8との半田付け部に不
良が発生し難くなる。
According to this structure, since the total length L of the first terminal portion 31a is long, the back surface 16b of the package body 15 is increased.
The height dimension from to the mounting surface 5a of the printed wiring board 2 increases. Therefore, during reflow / soldering, when a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the first terminal portion 31a and the pad 8, First terminal portion 31a
The load is absorbed by the deformation of. Therefore, a defect is less likely to occur in the soldered portion between the first terminal portion 31a and the pad 8.

【0071】図7および図8は、本発明の第4の実施の
形態を開示している。
7 and 8 disclose a fourth embodiment of the present invention.

【0072】この第4の実施の形態は、主にプリント配
線板2のパッド8の形状が上記第1の実施の形態と相違
している。すなわち、プリント配線板2の実装面5a
は、多数のパッド8がマトリクス状に配置された配置エ
リア7を有している。配置エリア7は、図7に二点鎖線
で示す半導体パッケージ3の外形に沿うような矩形状を
なしており、この配置エリア7は、四つの角部7a〜7
dを有している。そして、多数のパッド8のうち、配置
エリア7の最外周の角部7a〜7dに位置する四個のパ
ッド8aは、その径d1 がその他のパッド8の径d2 よ
りも大きく設定されており、これらパッド8aは、半田
層9によって覆われている。
In the fourth embodiment, the shape of the pad 8 of the printed wiring board 2 is mainly different from that of the first embodiment. That is, the mounting surface 5a of the printed wiring board 2
Has an arrangement area 7 in which a large number of pads 8 are arranged in a matrix. The arrangement area 7 has a rectangular shape that follows the outline of the semiconductor package 3 shown by the chain double-dashed line in FIG. 7, and the arrangement area 7 has four corners 7a to 7a.
d. Of the many pads 8, the four pads 8a located at the outermost corners 7a to 7d of the arrangement area 7 have the diameter d1 set to be larger than the diameter d2 of the other pads 8, These pads 8 a are covered with a solder layer 9.

【0073】また、この第4の実施の形態の場合、パッ
ド8,8aに接合される半導体チップ3の半田ボール2
2は、その径および形状が全て同一となっている。
Further, in the case of the fourth embodiment, the solder balls 2 of the semiconductor chip 3 bonded to the pads 8 and 8a.
No. 2 has the same diameter and shape.

【0074】このような構成の第4の実施の形態におい
て、半導体パッケージ3をプリント配線板2にリフロー
・半田付けすると、半田層9,23が溶融して一体化さ
れ、これら半田層9,23を介して半田ボール22とパ
ッド8,8aとが接合される。この際、配置エリア7の
各角部7a〜7dに位置する四個のパッド8aは、その
径が他のパッド8の径よりも大きいために、これらパッ
ド8aを覆う半田層23の半田量が増える。この結果、
配置エリア7の角部7a〜7dに位置する四個のパッド
8aと半田ボール22とを接合する半田量が、その他の
多数のパッド8と半田ボール22とを接合する半田量よ
りも多くなり、これら四個のパッド8aと半田ボール2
2とを強固に接合することができる。
In the fourth embodiment having such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2, the solder layers 9 and 23 are melted and integrated, and these solder layers 9 and 23 are integrated. The solder ball 22 and the pads 8 and 8a are bonded via the. At this time, since the diameters of the four pads 8a located at the corners 7a to 7d of the arrangement area 7 are larger than the diameters of the other pads 8, the solder amount of the solder layer 23 covering these pads 8a is large. Increase. As a result,
The amount of solder that bonds the four pads 8a located at the corners 7a to 7d of the arrangement area 7 and the solder balls 22 becomes larger than the amount of solder that bonds the other many pads 8 and the solder balls 22, These four pads 8a and solder balls 2
2 can be firmly joined.

【0075】したがって、リフロー・半田付け時に、パ
ッケージ本体15とプリント配線板2との熱膨張係数の
相違に起因する負荷が最外周のパッド8,8aと半田ボ
ール22との半田付け部に作用した場合でも、上記半田
付けによる接合力が上記負荷に対抗し、上記最外周のパ
ッド8,8aと半田ボール22との半田付け部に不良が
発生し難くなる。
Therefore, at the time of reflow / soldering, the load caused by the difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldering portion between the outermost pads 8, 8a and the solder ball 22. Even in this case, the joining force due to the soldering opposes the load, and the soldered portion between the outermost peripheral pads 8 and 8 and the solder ball 22 is less likely to be defective.

【0076】なお、上記第4の実施の形態では、配置エ
リア7の角部7a〜7dに位置する四個のパッド8aの
径d1 を大きく形成したが、本発明はこれに限らず、図
9に示す本発明の第5の実施の形態のように、配置エリ
ア7の角部7a〜7dにおいて、夫々三個のパッド8a
の径d1 を大きく形成し、拡大されたパッド8aを合計
12個としても良い。
In the fourth embodiment described above, the diameter d1 of the four pads 8a located at the corners 7a to 7d of the arrangement area 7 is formed to be large, but the present invention is not limited to this, and FIG. As in the fifth embodiment of the present invention shown in FIG. 3, three pads 8a are provided at each of the corners 7a to 7d of the arrangement area 7.
The diameter d1 of the pad 8a may be formed to be large so that the total number of the enlarged pads 8a is 12.

【0077】この構成によれば、半導体パッケージ3と
プリント配線板2との接合力がより増大することにな
り、半田付け不良の発生を確実に防止することができ
る。
According to this structure, the bonding force between the semiconductor package 3 and the printed wiring board 2 is further increased, and it is possible to reliably prevent defective soldering.

【0078】なお、上記第4および第5の実施の形態で
は、径d1 の大きなパッド8aを配置エリア7の角部7
a〜7dに部分的に配置したが、本発明はこれに限ら
ず、配置エリア7の最外周に位置する全てのパッドの直
径を、その他のパッドの径よりも大きく設定しても良
い。
In the fourth and fifth embodiments, the pad 8a having a large diameter d1 is formed on the corner portion 7 of the arrangement area 7.
Although they are partially arranged in a to 7d, the present invention is not limited to this, and the diameters of all pads located at the outermost periphery of the arrangement area 7 may be set larger than the diameters of the other pads.

【0079】さらに、図10は、本発明の第6の実施の
形態を開示している。
Furthermore, FIG. 10 discloses a sixth embodiment of the present invention.

【0080】この第6の実施の形態は、上記第4の実施
の形態を発展させたものである。
The sixth embodiment is a development of the fourth embodiment.

【0081】この第6の実施の形態においては、図10
の(A)に示すように、径d1 の大きなパッド8aに対
応する半田ボール22aの径D1 が、他のパッド8に対
応する半田ボール22の径D2 よりも大きく形成されて
いる。
In the sixth embodiment, FIG.
(A), the diameter D1 of the solder ball 22a corresponding to the pad 8a having a large diameter d1 is formed larger than the diameter D2 of the solder ball 22 corresponding to the other pad 8.

【0082】この構成によれば、配置エリア7の角部7
a〜7dに位置されたパッド8aを覆う半田層9の半田
量およびこれらパッド8aに接合される半田ボール22
aを覆う半田層23の半田量が共に増大するので、これ
らパッド8aと半田ボール22とを接合する半田量が、
その他の多数のパッド8と半田ボール22とを接合する
半田量よりも格段に多くなる。そのため、配置エリア7
の四隅のパッド8と半田ボール22とをより強固に接合
することができ、半田付け部の補強効果が増大する。
According to this structure, the corner portion 7 of the arrangement area 7 is
amount of solder in the solder layer 9 covering the pads 8a located at a to 7d and solder balls 22 bonded to these pads 8a
Since the amount of solder in the solder layer 23 that covers a increases together, the amount of solder that joins the pads 8a and the solder balls 22 is
It is significantly larger than the amount of solder that joins the other many pads 8 and solder balls 22. Therefore, placement area 7
The pads 8 at the four corners and the solder balls 22 can be joined more firmly, and the effect of reinforcing the soldered portion is increased.

【0083】それとともに、図10の(B)に示すよう
に、半田ボール22aの径が大きい分だけ、パッケージ
本体15の裏面16からプリント配線板2の実装面5a
までの高さ寸法Hが増大するので、リフロー・半田付け
時に生じる負荷が半田ボール22aとパッド8aとの半
田付け部に作用した場合には、半田ボール22aが変形
することで上記負荷を吸収する。
At the same time, as shown in FIG. 10B, the solder ball 22a has a large diameter, and the mounting surface 5a of the printed wiring board 2 from the back surface 16 of the package body 15 is increased.
Since the height H up to the point increases, when a load generated during reflow / soldering acts on the soldered portion between the solder ball 22a and the pad 8a, the solder ball 22a is deformed to absorb the load. .

【0084】この結果、半田ボール22aとパッド8a
との半田付け部に不良が発生するのを確実に防止でき、
半田付けの信頼性が向上する。
As a result, the solder balls 22a and the pads 8a
It is possible to reliably prevent the occurrence of defects in the soldered part with
The reliability of soldering is improved.

【0085】なお、上記第5および第6の実施の形態に
おいては、多数のパッドのうち、その配置エリアの角部
に位置する一部のパッドの径を大きく設定したが、本発
明はこれに限らず、配置エリアの最外周に位置する全て
のパッドの径を大きく設定しても良い。
In the fifth and sixth embodiments, the diameter of a part of the pads located at the corners of the arrangement area is set large, but the present invention is not limited to this. Not limited to this, the diameters of all pads located at the outermost periphery of the arrangement area may be set to be large.

【0086】また、図11は、本発明の第7の実施の形
態を開示している。
Further, FIG. 11 discloses a seventh embodiment of the present invention.

【0087】この第7の実施の形態は、プリント配線板
2のパッド8の形状が上記第4の実施の形態と相違して
おり、それ以外の構成は、上記第4の実施の形態と同様
である。
The seventh embodiment is different from the fourth embodiment in the shape of the pad 8 of the printed wiring board 2, and the other structure is the same as that of the fourth embodiment. Is.

【0088】図11の(A)に示すように、配置エリア
7の角部7a〜7dに位置された四個のパッド8a上に
は、偏平な円盤状をなすバンプ41が形成されている。
バンプ41は、円盤状の高融点半田層42と、この高融
点半田層42の上に積層された共晶半田層43とで構成
されている。高融点半田層42は、パッド8a上に積層
されており、この高融点半田層42の融点は、上記半田
ボール22の融点と同等であり、かつ、共晶半田層43
の融点よりも高くなっている。
As shown in FIG. 11A, flat disc-shaped bumps 41 are formed on the four pads 8a located at the corners 7a to 7d of the arrangement area 7.
The bump 41 includes a disc-shaped high melting point solder layer 42 and a eutectic solder layer 43 stacked on the high melting point solder layer 42. The high melting point solder layer 42 is laminated on the pad 8a, the melting point of the high melting point solder layer 42 is equal to that of the solder ball 22, and the eutectic solder layer 43 is formed.
Higher than the melting point of.

【0089】そして、バンプ41を含む四つのパッド8
aの肉厚T1 は、その他のパッド8の肉厚T2 よりも大
きく設定されている。
Then, the four pads 8 including the bumps 41
The wall thickness T1 of a is set to be larger than the wall thickness T2 of the other pads 8.

【0090】このような構成の第7の実施の形態におい
て、半導体パッケージ3をプリント配線板2にリフロー
・半田付けすると、肉厚の厚いパッド8aの部分では、
半田層9と共晶半田層43とが溶融して一体化され、こ
れら半田層9,43を介して半田ボール22とバンプ4
1の高融点半田層42とが接合される。同様に、その他
のパッド8の部分では、半田層9,23が溶融して一体
化され、これら半田層9,23を介して半田ボール22
とパッド8とが接合される。
In the seventh embodiment having such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2, the thick pad 8a is
The solder layer 9 and the eutectic solder layer 43 are melted and integrated with each other, and the solder ball 22 and the bump 4 are interposed via the solder layers 9 and 43.
The high melting point solder layer 42 of No. 1 is joined. Similarly, in the other pads 8, the solder layers 9 and 23 are melted and integrated, and the solder balls 22 are inserted through these solder layers 9 and 23.
And the pad 8 are joined.

【0091】この際、高融点半田層42および半田ボー
ル22の融点は、リフロー・半田付け時の加熱温度より
も高く設定されているため、これら高融点半田層42お
よび半田ボール22は、潰れることなく一定の高さを維
持する。そのため、配置エリア7の角部7a〜7dに位
置された複数のパッド8aは、バンプ41の分だけプリ
ント配線板2の実装面5aからの突出高さが増大するの
で、半導体パッケージ3は、バンプ41を介してパッド
8aの上に実装された状態となり、実装面5aからパッ
ケージ本体15の裏面16bまでの高さ寸法Hが大きく
なる。
At this time, since the melting points of the high melting point solder layer 42 and the solder balls 22 are set higher than the heating temperature at the time of reflow / soldering, the high melting point solder layer 42 and the solder balls 22 are crushed. Maintain a certain height without. Therefore, the plurality of pads 8a located at the corners 7a to 7d of the arrangement area 7 have an increased protrusion height from the mounting surface 5a of the printed wiring board 2 by the amount of the bump 41. After being mounted on the pad 8a via 41, the height dimension H from the mounting surface 5a to the back surface 16b of the package body 15 increases.

【0092】よって、リフロー・半田付け時に、パッケ
ージ本体15とプリント配線板2との熱膨張係数の相違
に起因する負荷が半田ボール22とパッド8aとの半田
付け部に作用した場合に、上記高融点半田層42および
半田ボール22が変形して上記負荷を吸収する。したが
って、半田ボール22とパッド8aとの半田付け部に不
良が発生し難くなり、半田付けの信頼性が向上する。
Therefore, during reflow / soldering, when a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the solder ball 22 and the pad 8a, the above-mentioned high The melting point solder layer 42 and the solder balls 22 are deformed to absorb the load. Therefore, the solder ball 22 and the pad 8a are less likely to be defective in the soldered portion, and the reliability of soldering is improved.

【0093】さらに、図12および図13は、本発明の
第8の実施の形態を開示している。
12 and 13 disclose the eighth embodiment of the present invention.

【0094】この第8の実施の形態は、実装面5aに配
置されるパッド8の数が少なく、これらパッド8の配置
エリア7がパッケージ本体15の裏面16bよりもかな
り小さい場合に好適する例を示している。
The eighth embodiment is an example suitable for the case where the number of pads 8 arranged on the mounting surface 5a is small and the arrangement area 7 of these pads 8 is considerably smaller than the back surface 16b of the package body 15. Shows.

【0095】図12に示すように、プリント配線板5の
実装面5aには、多数のパッド8の他に、四つのダミー
パッド51a〜51dが配置されている。ダミーパッド
51a〜51dは、配置エリア7の外側に位置されてお
り、夫々配置エリア7の角部7a〜7dに隣接されてい
る。そして、各ダミーパッド51a〜51dは、半田層
52によって覆われており、これらダミーパッド51a
〜51dに対応した部分では、ソルダレジスト層11が
除去されている。
As shown in FIG. 12, on the mounting surface 5a of the printed wiring board 5, in addition to the large number of pads 8, four dummy pads 51a to 51d are arranged. The dummy pads 51a to 51d are located outside the arrangement area 7 and are adjacent to the corners 7a to 7d of the arrangement area 7, respectively. The dummy pads 51a to 51d are covered with the solder layer 52, and the dummy pads 51a
The solder resist layer 11 is removed at the portions corresponding to 51d.

【0096】パッケージ本体15の裏面16bには、四
つの接続パッド53が配置されている。接続パッド53
は、上記接続パッド20の配置エリアの外側に配置され
ており、これら接続パッド53には、夫々球形のダミー
ボール54が接合されている。ダミーボール54は、半
導体パッケージ3を実装面5aに装着した時に、上記ダ
ミーパッド51a〜51dに対応するようになってい
る。これらダミーボール54は、半田層55を介して上
記接続パッド53に接合されており、各ダミーボール5
4の外周面は、上記半田層55によって覆われている。
Four connection pads 53 are arranged on the back surface 16b of the package body 15. Connection pad 53
Are arranged outside the arrangement area of the connection pads 20, and spherical dummy balls 54 are joined to the connection pads 53, respectively. The dummy balls 54 correspond to the dummy pads 51a to 51d when the semiconductor package 3 is mounted on the mounting surface 5a. These dummy balls 54 are bonded to the connection pads 53 via the solder layer 55, and each dummy ball 5
The outer peripheral surface of No. 4 is covered with the solder layer 55.

【0097】なお、上記ダミーボール54は、上記半田
層52,55よりも高融点の半田にて構成され、これら
ダミーボール54の径は、その他の半田ボール22の径
と同等となっている。
The dummy balls 54 are made of solder having a higher melting point than the solder layers 52 and 55, and the diameters of the dummy balls 54 are the same as the diameters of the other solder balls 22.

【0098】このような構成の第8の実施の形態におい
て、半導体パッケージ3をプリント配線板2にリフロー
・半田付けすると、ダミーボール54の部分では、半田
層52,55が溶融して一体化され、これら半田層5
2,55を介してダミーボール54とダミーパッド51
a〜51dとが接合される。また、その他の半田ボール
22の部分では、半田層9,23が溶融して一体化さ
れ、これら半田層9,23を介して半田ボール22とパ
ッド8とが接合される。
In the eighth embodiment having such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2, the solder layers 52 and 55 are melted and integrated in the dummy ball 54 portion. , These solder layers 5
2, 55 through dummy ball 54 and dummy pad 51
a-51d are joined. In the other solder ball 22, the solder layers 9 and 23 are melted and integrated, and the solder ball 22 and the pad 8 are bonded via the solder layers 9 and 23.

【0099】この構成の場合、ダミーボール54とダミ
ーパッド51a〜51dとの接合部分は、丁度配置エリ
ア7の角部7a〜7dに対応して位置されるとともに、
最外周の半田ボール22と接続パッド8との接合部分よ
りも外側にずれているので、リフロー・半田付け時に、
パッケージ本体15とプリント配線板2との熱膨張係数
の相違に起因する負荷がパッケージ本体15とプリント
配線板2との半田付け部に作用した場合、この負荷の多
くは、上記ダミーボール54とダミーパッド51a〜5
1dとの半田付け部が荷担することになる。
In the case of this structure, the joints between the dummy balls 54 and the dummy pads 51a to 51d are located just corresponding to the corners 7a to 7d of the arrangement area 7, and
Since the outermost solder ball 22 and the connection pad 8 are displaced to the outside of the joint, the reflow / soldering process
When a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the package body 15 and the printed wiring board 2, most of the load is the dummy ball 54 and the dummy. Pads 51a-5
The soldering portion with 1d will bear the load.

【0100】そのため、パッド8と半田ボール22との
半田付け部に上記負荷が直接作用するのを防止でき、こ
れらパッド8と半田ボール22との半田付け部に不良が
発生し難くなる。
Therefore, it is possible to prevent the load from directly acting on the soldered portion between the pad 8 and the solder ball 22, and it becomes difficult for the soldered portion between the pad 8 and the solder ball 22 to have a defect.

【0101】図14は、本発明の第9の実施の形態を開
示している。
FIG. 14 discloses a ninth embodiment of the present invention.

【0102】この第9の実施の形態は、上記第1の実施
の形態と極めて類似しており、その主要な構成は、上記
第1の実施の形態と同様である。この第9の実施の形態
では、半導体パッケージ3の半田ボール22,22aが
共晶半田にて構成されており、これら半田ボール22,
22aが接合されるパッド8の表面には、クリーム半田
61が塗布されている。このクリーム半田61の融点と
半田ボール22,22aを構成する共晶半田の融点は、
略同等となっている。
The ninth embodiment is very similar to the first embodiment, and its main configuration is the same as that of the first embodiment. In the ninth embodiment, the solder balls 22 and 22a of the semiconductor package 3 are made of eutectic solder.
Cream solder 61 is applied to the surface of the pad 8 to which 22a is joined. The melting point of the cream solder 61 and the melting point of the eutectic solder forming the solder balls 22 and 22a are
It is almost the same.

【0103】上記半田ボール22,22aは、リフロー
・半田付け方式によりプリント基板16の接続パッド2
0に接合されている。すなわち、半田ボール22,22
aを接続パッド20に半田付けするには、接続パッド2
0上に半田ボール22,22aを載置し、この状態で半
導体パッケージ3をリフロー炉に収容して加熱する。こ
の加熱により、半田ボール22,22a自体が溶融し、
接続パッド20に一体的に接合される。この場合、半田
ボール22,22aは、熱による変形を起こし、略楕円
形状に潰れた状態で接続パッド20に接合される。
The solder balls 22 and 22a are connected to the connection pads 2 of the printed circuit board 16 by the reflow soldering method.
It is joined to 0. That is, the solder balls 22, 22
To solder a to the connection pad 20,
The solder balls 22 and 22a are placed on the semiconductor chip 0, and in this state, the semiconductor package 3 is housed in a reflow furnace and heated. This heating melts the solder balls 22 and 22a,
It is integrally bonded to the connection pad 20. In this case, the solder balls 22 and 22a are deformed by heat and are bonded to the connection pad 20 in a state of being crushed into a substantially elliptical shape.

【0104】このような半田ボール22,22aを有す
る半導体パッケージ3は、リフロー・半田付け方式によ
りプリント配線板2に実装される。この半導体パッケー
ジ3の実装に当たっては、まず、プリント配線板2のパ
ッド8にクリーム半田61を塗布する。そして、各半田
ボール22,22aが所望のパッド8上に位置するよう
に、半導体パッケージ3をプリント配線板2の実装面5
aに装着し、このプリント配線板2を半導体パッケージ
3と共にリフロー炉に収容して加熱する。この加熱によ
り、半田ボール22,22aおよびクリーム半田61が
溶融して一体化され、これら半田ボール22,22aと
パッド8とが接合される。
The semiconductor package 3 having such solder balls 22 and 22a is mounted on the printed wiring board 2 by the reflow soldering method. In mounting the semiconductor package 3, first, the cream solder 61 is applied to the pad 8 of the printed wiring board 2. Then, the semiconductor package 3 is mounted on the mounting surface 5 of the printed wiring board 2 so that the solder balls 22 and 22a are located on the desired pads 8.
The printed wiring board 2 is mounted together with the semiconductor package 3 in a reflow furnace and heated. By this heating, the solder balls 22 and 22a and the cream solder 61 are melted and integrated, and the solder balls 22 and 22a and the pad 8 are joined.

【0105】このような構成によると、最外周の半田ボ
ール22aの径が大きい分だけ、これら半田ボール22
a自体の半田量が多くなるので、リフロー・半田付け時
に溶融する半田量が、他の半田ボール22とパッド8と
を接合する半田量よりも多くなる。したがって、最外周
の半田ボール22aとパッド8との接合強度が増大す
る。
According to this structure, the solder balls 22a on the outermost circumference have a large diameter, and therefore the solder balls 22a
Since the amount of solder of a itself increases, the amount of solder that melts during reflow / soldering becomes greater than the amount of solder that joins the other solder balls 22 and the pads 8. Therefore, the bonding strength between the outermost solder ball 22a and the pad 8 is increased.

【0106】また、最外周の半田ボール22aの径が大
きいために、パッケージ本体15の裏面16bからプリ
ント配線板2の実装面5aまでの高さ寸法Hが大きくな
る。そのため、リフロー・半田付け時に、パッケージ本
体15とプリント配線板2との熱膨張係数の相違に起因
する負荷が最外周の半田ボール22aとパッド8との半
田付け部に作用した場合には、径の大きな半田ボール2
2aが上記負荷を吸収するように変形する。よって、上
記第1の実施の形態と同様に、半田ボール22aとパッ
ド8との半田付け部に不良が発生し難くなる。
Since the diameter of the outermost solder ball 22a is large, the height H from the back surface 16b of the package body 15 to the mounting surface 5a of the printed wiring board 2 is large. Therefore, during reflow / soldering, when a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the solder ball 22a on the outermost periphery and the pad 8, the diameter is reduced. Big solder ball 2
2a is deformed so as to absorb the load. Therefore, as in the first embodiment, the solder ball 22a and the pad 8 are less likely to be defective in the soldered portion.

【0107】なお、上記第9の実施の形態においては、
パッドにクリーム半田を塗布したが、このクリーム半田
を省略し、リフロー・半田付け時の半田ボール自体の溶
融により、これら半田ボールとパッドとを接合するよう
にしても良い。
In the ninth embodiment described above,
Although the cream solder is applied to the pads, the cream solder may be omitted and the solder balls themselves may be melted at the time of reflow / soldering to bond the solder balls to the pads.

【0108】図15は、本発明の第10の実施の形態を
開示している。
FIG. 15 discloses a tenth embodiment of the present invention.

【0109】この第10の実施の形態は、上記第3の実
施の形態と極めて類似しており、その主要な構成は、上
記第3の実施の形態と同様である。この第10の実施の
形態では、半導体パッケージ3の第1の端子部31aが
共晶半田にて構成されており、これら第1の端子部31
aは、プリント配線板2の接続パッド20にリフロー・
半田付けされている。そして、第1の端子部31aに接
合されるパッド8の表面には、クリーム半田71が塗布
されている。このクリーム半田71の融点と第1の端子
部31aを構成する共晶半田の融点は、略同等となって
いる。
The tenth embodiment is very similar to the third embodiment, and its main structure is the same as that of the third embodiment. In the tenth embodiment, the first terminal portion 31a of the semiconductor package 3 is made of eutectic solder.
a is reflowed to the connection pad 20 of the printed wiring board 2.
It is soldered. The cream solder 71 is applied to the surface of the pad 8 joined to the first terminal portion 31a. The melting point of the cream solder 71 and the melting point of the eutectic solder forming the first terminal portion 31a are substantially the same.

【0110】このような構成によると、半導体パッケー
ジ3が装着されたプリント配線板2をリフロー炉に収容
して加熱すると、第1の端子部31aの部分では、この
端子部31aおよびクリーム半田71が溶融して一体化
され、第2の端子部31bの部分では、半田層9,23
が溶融して一体化される。この場合、角柱状をなす第1
の端子部31aの表面積は、球形をなす第2の端子部3
1bの表面積よりも大きいために、リフロー・半田付け
時に溶融する第1の端子部31aの半田量が、第2の端
子部31bとパッド8とを接合する半田量よりも多くな
る。したがって、最外周の第1の端子部31aとパッド
8との接合強度が増大する。
According to this structure, when the printed wiring board 2 on which the semiconductor package 3 is mounted is housed in the reflow furnace and heated, the terminal portion 31a and the cream solder 71 are removed at the first terminal portion 31a. It is melted and integrated, and the solder layers 9 and 23 are formed at the second terminal portion 31b.
Are melted and integrated. In this case, the prismatic first
The surface area of the terminal portion 31a of the second terminal portion 3a is spherical.
Since it is larger than the surface area of 1b, the amount of solder of the first terminal portion 31a that melts during reflow / soldering becomes larger than the amount of solder that joins the second terminal portion 31b and the pad 8. Therefore, the bonding strength between the outermost first terminal portion 31a and the pad 8 is increased.

【0111】また、この第10の実施の形態において、
図15の(A)に示すように、第1の端子部31aの全
長Lを、第2の端子部31bの径Dよりも僅かに大きく
すれれば、パッケージ本体15の裏面16bからプリン
ト配線板2の実装面5aまでの高さ寸法Hが大きくな
る。そのため、リフロー・半田付け時に、パッケージ本
体15とプリント配線板2との熱膨張係数の相違に起因
する負荷が第1の端子部31aとパッド8との半田付け
部に作用した場合には、第1の端子部31aが上記負荷
を吸収するように変形することになり、第1の端子部3
1aとパッド8との半田付け部に不良が発生し難くな
る。
In addition, in the tenth embodiment,
As shown in FIG. 15 (A), if the total length L of the first terminal portion 31a is slightly larger than the diameter D of the second terminal portion 31b, the printed wiring board can be removed from the back surface 16b of the package body 15. The height dimension H to the second mounting surface 5a increases. Therefore, during reflow / soldering, if a load caused by a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the first terminal portion 31a and the pad 8, The first terminal portion 31a is deformed so as to absorb the load, and the first terminal portion 3
A defect is less likely to occur in the soldered portion between the 1a and the pad 8.

【0112】なお、上記第10の実施の形態において
は、パッドにクリーム半田を塗布したが、このクリーム
半田を省略し、リフロー・半田付け時の第1の端子部自
体の溶融により、これら第1の端子部とパッドとを接合
するようにしても良い。
In the tenth embodiment, the cream solder is applied to the pad, but the cream solder is omitted and the first terminal portion itself is melted at the time of reflow / soldering, so that the first solder You may make it join the terminal part and pad.

【0113】図16は、本発明の第11の実施の形態を
開示している。
FIG. 16 discloses an eleventh embodiment of the present invention.

【0114】この第11の実施の形態は、上記第4の実
施の形態と極めて類似しており、その主要な構成は、上
記第4の実施の形態と同様である。この第11の実施の
形態では、半導体パッケージ3の半田ボール22が共晶
半田にて構成されている。これら半田ボール22は、プ
リント基板16の接続パッド20にリフロー・半田付け
されている。また、半田ボール22が接合されるパッド
8,8aの表面には、クリーム半田81が塗布されてい
る。このクリーム半田81の融点と半田ボール22を構
成する共晶半田の融点は、略同等となっている。
The eleventh embodiment is very similar to the fourth embodiment, and its main structure is the same as that of the fourth embodiment. In the eleventh embodiment, the solder balls 22 of the semiconductor package 3 are made of eutectic solder. These solder balls 22 are reflowed and soldered to the connection pads 20 of the printed board 16. Further, cream solder 81 is applied to the surfaces of the pads 8 and 8a to which the solder balls 22 are joined. The melting point of the cream solder 81 and the melting point of the eutectic solder forming the solder balls 22 are substantially the same.

【0115】このような構成において、半導体パッケー
ジ3をプリント配線板2にリフロー・半田付けすると、
半田ボール22およびクリーム半田81が溶融して一体
化され、半田ボール22とパッド8,8aとが接合され
る。この際、配置エリア7の四隅に位置する四個のパッ
ド8aは、その他のパッド8よりも径が大きいため、こ
れらパッド8aに塗布されたクリーム半田81の半田量
が増える。
With such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2,
The solder ball 22 and the cream solder 81 are melted and integrated, and the solder ball 22 and the pads 8 and 8a are joined. At this time, since the four pads 8a located at the four corners of the arrangement area 7 have a larger diameter than the other pads 8, the amount of cream solder 81 applied to these pads 8a increases.

【0116】したがって、配置エリア7の四隅に位置す
るパッド8aと半田ボール22とを接合する半田量が、
その他の多数のパッド8と半田ボール22とを接合する
半田量よりも多くなり、配置エリア7の四隅に位置する
パッド8aと半田ボール22とを強固に接合することが
できる。
Therefore, the amount of solder for joining the pads 8a located at the four corners of the arrangement area 7 and the solder balls 22 is
The amount of solder is larger than the amount of solder that bonds the other many pads 8 and the solder balls 22, and the pads 8a located at the four corners of the arrangement area 7 can be firmly bonded to the solder balls 22.

【0117】なお、上記第11の実施の形態において
も、パッドにクリーム半田を塗布したが、このクリーム
半田を省略し、リフロー・半田付け時の半田ボール自体
の溶融により、これら半田ボールとパッドとを接合する
ようにしても良い。
In the eleventh embodiment as well, the cream solder is applied to the pads, but this cream solder is omitted and the solder balls themselves are melted at the time of reflow and soldering, so that the solder balls and pads You may make it join.

【0118】図17は、本発明の第12の実施の形態を
開示している。
FIG. 17 discloses a twelfth embodiment of the present invention.

【0119】この第12の実施の形態は、上記第11の
実施の形態をさらに発展させたものであって、径d1 の
大きなパッド8aに対応する半田ボール22aの径が、
他のパッド8に対応する半田ボール22の径よりも大き
く形成されている。半田ボール22,22aは、夫々共
晶半田にて構成されており、これら半田ボール22,2
2aは、プリント基板16の接続パッド20にリフロー
・半田付けされている。
The twelfth embodiment is a further development of the eleventh embodiment, in which the diameter of the solder ball 22a corresponding to the pad 8a having a large diameter d1 is
The diameter is larger than the diameter of the solder ball 22 corresponding to the other pad 8. The solder balls 22 and 22a are made of eutectic solder, respectively.
2a is reflowed and soldered to the connection pad 20 of the printed board 16.

【0120】このような構成において、半導体パッケー
ジ3をプリント配線板2にリフロー・半田付けすると、
半田ボール22,22aおよびクリーム半田81が溶融
して一体化され、半田ボール22,22aとパッド8,
8aとが接合される。この際、配置エリア7の四隅に位
置する四個のパッド8aを覆うクリーム半田81の半田
量およびリフロー・半田付け時に溶融する半田ボール2
2a自体の半田量が、その他の半田ボール22とパッド
8とを接合する半田量よりも格段に多くなる。そのた
め、配置エリア7の四隅に位置するパッド8aと半田ボ
ール22aとをより強固に接合することができ、半田付
けの信頼性が向上する。
With such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2,
The solder balls 22, 22a and the cream solder 81 are melted and integrated, and the solder balls 22, 22a and the pad 8,
8a is joined. At this time, the solder amount of the cream solder 81 covering the four pads 8a located at the four corners of the arrangement area 7 and the solder ball 2 that melts at the time of reflow / soldering
The amount of solder of 2a itself is significantly larger than the amount of solder that joins the other solder balls 22 and pads 8. Therefore, the pads 8a located at the four corners of the placement area 7 and the solder balls 22a can be joined more firmly, and the reliability of soldering is improved.

【0121】なお、この第12の実施の形態において
は、パッドにクリーム半田を塗布したが、このクリーム
半田を省略し、リフロー・半田付け時の半田ボール自体
の溶融により、これら半田ボールとパッドとを接合する
ようにしても良い。
In the twelfth embodiment, the cream solder is applied to the pads, but the cream solder is omitted and the solder balls themselves are melted during reflow / soldering, thereby You may make it join.

【0122】図18は、本発明の第13の実施の形態を
開示している。
FIG. 18 discloses a thirteenth embodiment of the present invention.

【0123】この第13の実施の形態は、上記第7の実
施の形態と極めて類似しており、その主要な構成は、上
記第7の実施の形態と同様である。この第13の実施の
形態では、半導体パッケージ3の半田ボール22が共晶
半田にて構成されている。これら半田ボール22は、プ
リント基板16の接続パッド20にリフロー・半田付け
されている。
The thirteenth embodiment is very similar to the seventh embodiment, and its main configuration is the same as that of the seventh embodiment. In the thirteenth embodiment, the solder balls 22 of the semiconductor package 3 are made of eutectic solder. These solder balls 22 are reflowed and soldered to the connection pads 20 of the printed board 16.

【0124】配置エリア7の四隅に位置するバンプ41
は、高融点半田層42の表面に塗布されたクリーム半田
91を有している。また、バンプ41を有しないその他
のパッド8の表面にも同様のクリーム半田91が塗布さ
れている。クリーム半田91の融点は、上記半田ボール
22を構成する共晶半田の融点と同等であり、かつ、高
融点半田層42の融点よりも低くなっている。
The bumps 41 located at the four corners of the arrangement area 7
Has cream solder 91 applied to the surface of the high melting point solder layer 42. The same cream solder 91 is also applied to the surface of the other pads 8 that do not have the bumps 41. The melting point of the cream solder 91 is equal to the melting point of the eutectic solder forming the solder balls 22 and lower than the melting point of the high melting point solder layer 42.

【0125】このような構成において、半導体パッケー
ジ3をプリント配線板2にリフロー・半田付けすると、
半田ボール22とクリーム半田91とが溶融して一体化
され、半田ボール22がパッド8,8aに接合される。
In such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2,
The solder ball 22 and the cream solder 91 are melted and integrated, and the solder ball 22 is bonded to the pads 8 and 8a.

【0126】この際、バンプ41の高融点半田層42の
融点は、半田ボール22やクリーム半田91の融点より
も高いために、プリント配線板2をリフロー炉に収容し
て加熱した場合でも、この高融点半田層42は、潰れる
ことなく一定の高さを維持する。そのため、配置エリア
7の四隅に位置された複数のパッド8aは、高融点半田
層42の分だけプリント配線板2の実装面5aからの突
出高さが増大することになり、実装面5aからパッケー
ジ本体15の裏面16bまでの高さ寸法Hが大きくな
る。
At this time, since the melting point of the high melting point solder layer 42 of the bump 41 is higher than the melting points of the solder balls 22 and the cream solder 91, even if the printed wiring board 2 is housed in a reflow furnace and heated, The high melting point solder layer 42 maintains a constant height without being crushed. Therefore, the plurality of pads 8a located at the four corners of the arrangement area 7 have an increased protrusion height from the mounting surface 5a of the printed wiring board 2 by the amount of the high melting point solder layer 42, and the mounting surface 5a is packaged. The height dimension H to the back surface 16b of the main body 15 becomes large.

【0127】この結果、リフロー・半田付け時に、パッ
ケージ本体15とプリント配線板2との熱膨張係数の相
違に起因する負荷が半田ボール22とパッド8aとの半
田付け部に作用した場合には、上記高融点半田層42お
よび半田ボール22が上記負荷を吸収するように変形
し、半田ボール22とパッド8aとの半田付け部に不良
が発生し難くなる。
As a result, at the time of reflow / soldering, when a load due to a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the solder ball 22 and the pad 8a, The high melting point solder layer 42 and the solder balls 22 are deformed so as to absorb the load, and the soldered portions between the solder balls 22 and the pads 8a are less likely to be defective.

【0128】なお、上記第13の実施の形態では、高融
点半田層の表面にクリーム半田を塗布したが、このクリ
ーム半田を省略し、リフロー・半田付け時の半田ボール
自体の溶融により、これら半田ボールと高融点半田層と
を接合するようにしても良い。
In the thirteenth embodiment, cream solder is applied to the surface of the high melting point solder layer, but this cream solder is omitted and the solder balls themselves are melted during reflow / soldering so that these solders can be melted. You may make it join a ball and a high melting point solder layer.

【0129】さらに、図19は、本発明の第14の実施
の形態を開示している。
Furthermore, FIG. 19 discloses a fourteenth embodiment of the present invention.

【0130】この第14の実施の形態は、上記第8の実
施の形態と極めて類似しており、その主要な構成は、上
記第8の実施の形態と同様である。この第14の実施の
形態では、半導体パッケージ3の半田ボール22および
ダミーボール54が夫々共晶半田にて構成されている。
これら半田ボール22およびダミーボール54は、プリ
ント基板16の接続パッド20および接続パッド53に
リフロー・半田付けされている。
The fourteenth embodiment is very similar to the eighth embodiment, and its main structure is the same as that of the eighth embodiment. In the fourteenth embodiment, the solder balls 22 and the dummy balls 54 of the semiconductor package 3 are each made of eutectic solder.
The solder balls 22 and the dummy balls 54 are reflow-soldered to the connection pads 20 and the connection pads 53 of the printed board 16.

【0131】また、半田ボール22が接合されるパッド
8の表面およびダミーボール54が接合されるダミーパ
ッド51a〜51dの表面には、クリーム半田101が
塗布されている。このクリーム半田101の融点と半田
ボール22およびダミーボール54を構成する共晶半田
の融点は、略同等となっている。
Cream solder 101 is applied to the surfaces of the pads 8 to which the solder balls 22 are joined and the surfaces of the dummy pads 51a to 51d to which the dummy balls 54 are joined. The melting point of the cream solder 101 and the melting points of the eutectic solder forming the solder balls 22 and the dummy balls 54 are substantially the same.

【0132】このような構成において、半導体パッケー
ジ3をプリント配線板2にリフロー・半田付けすると、
ダミーボール54の部分では、このダミーボール54お
よびクリーム半田101が溶融して一体化され、ダミー
ボール54とダミーパッド51a〜51dとが接合され
る。また、半田ボール22の部分では、半田ボール22
およびクリーム半田101が溶融して一体化され、これ
ら半田ボール22aとパッド8とが接合される。
With such a structure, when the semiconductor package 3 is reflowed and soldered to the printed wiring board 2,
In the portion of the dummy ball 54, the dummy ball 54 and the cream solder 101 are melted and integrated, and the dummy ball 54 and the dummy pads 51a to 51d are joined. Further, at the solder ball 22 portion, the solder ball 22
And the cream solder 101 is melted and integrated, and the solder balls 22a and the pads 8 are joined.

【0133】そのため、リフロー・半田付け時に、パッ
ケージ本体15とプリント配線板2との熱膨張係数の相
違に起因する負荷がパッケージ本体15とプリント配線
板2との半田付け部に作用した場合には、この負荷の多
くは、上記ダミーボール54とダミーパッド51a〜5
1dとの半田付け部が荷担することになり、半田ボール
22とパッド8との半田付け部に上記負荷が直接作用し
難くなる。
Therefore, during reflow / soldering, when a load due to a difference in thermal expansion coefficient between the package body 15 and the printed wiring board 2 acts on the soldered portion between the package body 15 and the printed wiring board 2, Most of this load is due to the dummy balls 54 and the dummy pads 51a-5.
Since the soldering portion with 1d bears the load, it becomes difficult for the above load to directly act on the soldering portion between the solder ball 22 and the pad 8.

【0134】なお、上記第14の実施の形態では、パッ
ドおよびダミーパッドの表面にクリーム半田を塗布した
が、このクリーム半田を省略し、リフロー・半田付け時
におけるダミーボールおよび半田ボール自体の溶融によ
り、これらダミーボールとダミーパッドおよび半田ボー
ルとパッドとを夫々接合するようにしても良い。
Although cream solder was applied to the surfaces of the pads and dummy pads in the fourteenth embodiment, the cream solder was omitted and the dummy balls and solder balls themselves were melted during reflow and soldering. The dummy ball and the dummy pad, and the solder ball and the pad may be bonded to each other.

【0135】また、上記各実施の形態においては、半導
体パッケージのパッケージ基材としてプリント配線基板
を用いたが、本発明はこれに制約されず、上記パッケー
ジ基材を柔軟なフィルムあるいはセラミックにて構成し
ても良い。
Further, in each of the above embodiments, the printed wiring board is used as the package base material of the semiconductor package, but the present invention is not limited to this, and the package base material is made of a flexible film or ceramic. You may.

【0136】[0136]

【発明の効果】請求項1又は2に記載した面実装型半導
体パッケージによれば、配置エリアの最外周の半田ボー
ルをパッドに強固に接合することができる。しかも、半
田付け時の熱による負荷が最外周の半田ボールとパッド
との半田付け部に作用した場合でも、径の大きな半田ボ
ールが変形することによって負荷を吸収するため、半田
付け部の不良を確実に防止することができ、半田付けの
信頼性が向上する。
According to the surface mount type semiconductor package of the first or second aspect, the solder balls on the outermost periphery of the arrangement area can be firmly bonded to the pads. Moreover, even if a load due to heat during soldering acts on the soldering portion between the outermost solder ball and the pad, the solder ball having a large diameter is deformed to absorb the load, so that the soldering portion is not defective. This can be surely prevented, and the reliability of soldering is improved.

【0137】請求項4又は5に記載した面実装型半導体
パッケージによれば、配置エリアの最外周に位置する第
1の端子部をパッドに強固に接合することができる。し
たがって、半田付け時の熱による負荷が第1の端子部と
パッドとの半田付け部に作用した場合でも、半田付け部
に不良が発生し難くなり、半田付けの信頼性が向上す
る。
According to the surface mount semiconductor package of the fourth or fifth aspect, the first terminal portion located at the outermost periphery of the arrangement area can be firmly bonded to the pad. Therefore, even when a load due to heat during soldering acts on the soldered portion between the first terminal portion and the pad, the soldered portion is less likely to have a defect, and the reliability of soldering is improved.

【0138】請求項7に記載したプリント配線板によれ
ば、配置エリアの最外周に位置するパッドに半田ボール
を強固に接合することができる。したがって、半田付け
時の熱による負荷が最外周のパッドと半田ボールとの半
田付け部に作用した場合でも、この半田付け部に不良が
発生し難くなり、半田付けの信頼性が向上する。
According to the printed wiring board of the seventh aspect, the solder balls can be firmly bonded to the pads located at the outermost periphery of the arrangement area. Therefore, even when a load due to heat during soldering acts on the soldering portion between the outermost peripheral pad and the solder ball, a defect is less likely to occur in this soldering portion, and the reliability of soldering is improved.

【0139】請求項9に記載したプリント配線板によれ
ば、半田付け時の熱による負荷が配置エリアの最外周の
パッドと半田ボールとの半田付け部に作用した場合に
は、厚いパッドが変形することによって上記負荷を吸収
するため、上記半田付け部に不良が発生し難くなり、従
来に比べて半田付けの信頼性が向上する。
According to the printed wiring board of the ninth aspect, when a load due to heat during soldering acts on the soldering portion between the outermost pad and the solder ball in the arrangement area, the thick pad is deformed. By doing so, the load is absorbed, so that a defect is less likely to occur in the soldering portion, and the reliability of soldering is improved as compared with the conventional case.

【0140】請求項10又は11に記載したモジュール
基板によれば、配置エリアの最外周の半田ボールをパッ
ドに強固に接合することができる。しかも、半田付け時
の熱による負荷が最外周の半田ボールとパッドとの半田
付け部に作用した場合には、径の大きな半田ボールが変
形することによって負荷を吸収するため、半田付け部の
不良を確実に防止することができ、半田付けの信頼性が
向上する。
According to the module substrate of the tenth or eleventh aspect, the solder balls on the outermost periphery of the arrangement area can be firmly bonded to the pads. In addition, when a load due to heat during soldering acts on the soldering portion between the outermost solder ball and the pad, the solder ball having a large diameter is deformed to absorb the load, resulting in a defective soldering portion. Can be reliably prevented and the reliability of soldering is improved.

【0141】請求項14に記載したモジュール基板によ
れば、配置エリアの最外周に位置するパッドに半田ボー
ルを強固に接合することができる。したがって、半田付
け時の熱による負荷が最外周のパッドと半田ボールとの
半田付け部に作用した場合でも、この半田付け部に不良
が発生し難くなり、半田付けの信頼性が向上する。
According to the module board of the fourteenth aspect, the solder balls can be firmly bonded to the pads located at the outermost periphery of the arrangement area. Therefore, even when a load due to heat during soldering acts on the soldering portion between the outermost peripheral pad and the solder ball, a defect is less likely to occur in this soldering portion, and the reliability of soldering is improved.

【0142】請求項15に記載したモジュール基板によ
れば、半田付け時の熱による負荷は、その多くをダミー
パッドとダミーボールとの半田付け部が荷担するので、
半田ボールとパッドとの接続部分に上記負荷が直接作用
し難くなる。そのため、半田ボールとパッドとの半田付
け部に不良が発生し難くなり、半田付けの信頼性が向上
する。
According to the module board of the fifteenth aspect, most of the load due to heat during soldering is carried by the soldering portion of the dummy pad and the dummy ball.
It becomes difficult for the load to directly act on the connection portion between the solder ball and the pad. Therefore, the solder ball-pad pad is less likely to be defective in the soldered portion, and the reliability of soldering is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態において、プリント
配線板およびこの配線板に実装される半導体パッケージ
の断面図。
FIG. 1 is a cross-sectional view of a printed wiring board and a semiconductor package mounted on the wiring board according to a first embodiment of the present invention.

【図2】半田ボールの配列を示す半導体パッケージの平
面図。
FIG. 2 is a plan view of a semiconductor package showing an arrangement of solder balls.

【図3】(A)は、半田ボールとパッドとの関係を拡大
して示す断面図。(B)は、半田ボールとパッドとを半
田付けした状態を示す断面図。
FIG. 3A is an enlarged sectional view showing a relationship between a solder ball and a pad. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図4】本発明の第2の実施の形態において、半田ボー
ルの配列を示す半導体パッケージの平面図。
FIG. 4 is a plan view of a semiconductor package showing an arrangement of solder balls according to a second embodiment of the present invention.

【図5】本発明の第3の実施の形態において、半田ボー
ルの配列を示す半導体パッケージの平面図。
FIG. 5 is a plan view of a semiconductor package showing an arrangement of solder balls according to a third embodiment of the present invention.

【図6】(A)は、外部端子とパッドとの関係を拡大し
て示す断面図。(B)は、外部端子とパッドとを半田付
けした状態を示す断面図。
FIG. 6A is an enlarged cross-sectional view showing the relationship between external terminals and pads. FIG. 6B is a cross-sectional view showing a state in which the external terminal and the pad are soldered.

【図7】本発明の第4の実施の形態において、プリント
配線板上のパッドの配列を示す平面図。
FIG. 7 is a plan view showing an arrangement of pads on a printed wiring board according to a fourth embodiment of the present invention.

【図8】(A)は、半田ボールとパッドとの関係を拡大
して示す断面図。(B)は、半田ボールとパッドとを半
田付けした状態を示す断面図。
FIG. 8A is an enlarged cross-sectional view showing a relationship between a solder ball and a pad. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図9】本発明の第5の実施の形態において、プリント
配線板上のパッドの配列を示す平面図。
FIG. 9 is a plan view showing an arrangement of pads on a printed wiring board according to a fifth embodiment of the present invention.

【図10】(A)は、本発明の第6の実施の形態におい
て、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 10A is an enlarged cross-sectional view showing the relationship between solder balls and pads in the sixth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図11】(A)は、本発明の第7の実施の形態におい
て、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 11A is an enlarged sectional view showing the relationship between solder balls and pads in the seventh embodiment of the invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図12】本発明の第8の実施の形態において、プリン
ト配線板上のパッドの配列を示す平面図。
FIG. 12 is a plan view showing an arrangement of pads on a printed wiring board according to an eighth embodiment of the present invention.

【図13】(A)は、半田ボールとパッドとの関係を拡
大して示す断面図。(B)は、半田ボールとパッドとを
半田付けした状態を示す断面図。
FIG. 13A is a cross-sectional view showing an enlarged relationship between a solder ball and a pad. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図14】(A)は、本発明の第9の実施の形態におい
て、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 14A is an enlarged cross-sectional view showing the relationship between solder balls and pads in the ninth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図15】(A)は、本発明の第10の実施の形態にお
いて、外部端子とパッドとの関係を拡大して示す断面
図。(B)は、外部端子とパッドとを半田付けした状態
を示す断面図。
FIG. 15A is an enlarged cross-sectional view showing the relationship between external terminals and pads in the tenth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the external terminal and the pad are soldered.

【図16】(A)は、本発明の第11の実施の形態にお
いて、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 16A is an enlarged cross-sectional view showing the relationship between solder balls and pads in the eleventh embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図17】(A)は、本発明の第12の実施の形態にお
いて、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 17A is an enlarged cross-sectional view showing the relationship between solder balls and pads in the twelfth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図18】(A)は、本発明の第13の実施の形態にお
いて、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 18A is an enlarged cross-sectional view showing the relationship between solder balls and pads in the thirteenth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

【図19】(A)は、本発明の第14の実施の形態にお
いて、半田ボールとパッドとの関係を拡大して示す断面
図。(B)は、半田ボールとパッドとを半田付けした状
態を示す断面図。
FIG. 19 (A) is an enlarged sectional view showing the relationship between solder balls and pads in the fourteenth embodiment of the present invention. FIG. 6B is a cross-sectional view showing a state in which the solder ball and the pad are soldered.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 矩形状をなすパッケージ本体の裏面に、
半田層によって被覆された多数の半田ボールをマトリク
ス状に並べて配置し、これら半田ボールをプリント配線
板のパッドに半田付けする面実装型半導体パッケージに
おいて、 上記半田ボールのうち、少なくともその配置エリアの最
外周に位置される半田ボールは、他の半田ボールよりも
大きな径を有していることを特徴とする面実装型半導体
パッケージ。
1. A back surface of a rectangular package body,
In a surface mount type semiconductor package in which a large number of solder balls covered with a solder layer are arranged side by side in a matrix, and these solder balls are soldered to pads of a printed wiring board, at least the placement area of at least the placement area of the solder balls is the highest. The surface-mount type semiconductor package characterized in that the solder balls located on the outer periphery have a larger diameter than other solder balls.
【請求項2】 矩形状をなすパッケージ本体の裏面に、
多数の半田ボールをマトリクス状に並べて配置し、これ
ら半田ボールをプリント配線板のパッドにリフロー・半
田付けする面実装型半導体パッケージにおいて、 上記半田ボールは共晶半田にて構成され、これら半田ボ
ールのうち、少なくともその配置エリアの最外周に位置
される半田ボールは、他の半田ボールよりも大きな径を
有していることを特徴とする面実装型半導体パッケー
ジ。
2. On the back surface of the rectangular package body,
In a surface mount type semiconductor package in which a large number of solder balls are arranged side by side in a matrix, and these solder balls are reflowed and soldered to the pads of the printed wiring board, the solder balls are composed of eutectic solder. Of these, at least the solder balls located at the outermost periphery of the arrangement area have a larger diameter than other solder balls.
【請求項3】 請求項1又は2の記載において、上記パ
ッケージ本体は四つの角部を有し、これら角部に対応し
た位置に上記径の大きな半田ボールが配置されているこ
とを特徴とする面実装型半導体パッケージ。
3. The package body according to claim 1 or 2, wherein the package body has four corners, and the solder balls having the large diameter are arranged at positions corresponding to these corners. Surface mount semiconductor package.
【請求項4】 矩形状をなすパッケージ本体の裏面に、
半田層によって被覆された多数の外部端子をマトリクス
状に並べて配置し、これら外部端子をプリント配線板の
パッドに半田付けする面実装型半導体パッケージにおい
て、 上記外部端子は、少なくともその配置エリアの最外周に
位置される柱状の第1の端子部と、これら第1の端子部
よりも内側に位置されるボール状の第2の端子部とを有
し、上記第1の端子部の形状は、上記第2の端子部の形
状よりも大きく設定されていることを特徴とする面実装
型半導体パッケージ。
4. On the back surface of the rectangular package body,
In a surface-mount type semiconductor package in which a large number of external terminals covered by a solder layer are arranged side by side in a matrix, and these external terminals are soldered to pads of a printed wiring board, the external terminals are at least the outermost periphery of the arrangement area. Has a columnar first terminal portion and a ball-shaped second terminal portion located inside the first terminal portion, and the first terminal portion has the shape described above. A surface-mount type semiconductor package characterized in that the shape is set larger than the shape of the second terminal portion.
【請求項5】 矩形状をなすパッケージ本体の裏面に、
多数の外部端子をマトリクス状に並べて配置し、これら
外部端子をプリント配線板のパッドにリフロー・半田付
けする面実装型半導体パッケージにおいて、 上記外部端子は、少なくともその配置エリアの最外周に
位置される柱状の第1の端子部と、これら第1の端子部
よりも内側に位置されるボール状の第2の端子部とを有
し、 上記第1の端子部は、共晶半田にて構成されているとと
もに、上記第1の端子部の形状は、上記第2の端子部の
形状よりも大きく設定されていることを特徴とする面実
装型半導体パッケージ。
5. On the back surface of the rectangular package body,
In a surface-mount type semiconductor package in which a large number of external terminals are arranged side by side in a matrix form and these external terminals are reflowed and soldered to pads of a printed wiring board, the external terminals are located at least at the outermost periphery of the arrangement area. It has a columnar first terminal portion and a ball-shaped second terminal portion positioned inside the first terminal portion, and the first terminal portion is made of eutectic solder. In addition, the surface mounting semiconductor package is characterized in that the shape of the first terminal portion is set to be larger than the shape of the second terminal portion.
【請求項6】 請求項4又は5の記載において、上記パ
ッドは、半田層によって被覆されていることを特徴とす
る面実装型半導体パッケージ。
6. The surface mount semiconductor package according to claim 4 or 5, wherein the pad is covered with a solder layer.
【請求項7】 多数の半田ボールを有するボールグリッ
ドアレイ型の半導体パッケージが実装される実装面を有
し、この実装面に半田層によって被覆された多数のパッ
ドをマトリクス状に並べて配置するとともに、これらパ
ッドに上記半田ボールを半田付けするプリント配線板に
おいて、 上記パッドのうち、少なくともその配置エリアの最外周
に位置されるパッドは、他のパッドよりも大きな平面形
状を有していることを特徴とするプリント配線板。
7. A mounting surface on which a ball grid array type semiconductor package having a large number of solder balls is mounted, and a large number of pads covered with a solder layer are arranged side by side in a matrix on the mounting surface, and In a printed wiring board in which the solder balls are soldered to these pads, at least the pad located at the outermost periphery of the arrangement area of the pads has a larger planar shape than other pads. And a printed wiring board.
【請求項8】 請求項7の記載において、上記パッドの
配置エリアは、四つの角部を有する矩形状をなしてお
り、これら角部に対応した位置に上記平面形状の大きな
パッドが配置されていることを特徴とするプリント配線
板。
8. The pad arrangement area according to claim 7, wherein the pad arrangement area has a rectangular shape having four corners, and the large pad having the planar shape is arranged at a position corresponding to these corners. A printed wiring board characterized in that
【請求項9】 多数の半田ボールを有するボールグリッ
ドアレイ型の半導体パッケージが実装される実装面を有
し、この実装面に多数のパッドをマトリクス状に並べて
配置するとともに、これらパッドに上記半田ボールを半
田付けするプリント配線板において、 上記パッドのうち、少なくともその配置エリアの最外周
に位置されるパッドは、他のパッドよりも厚く形成され
ていることを特徴とするプリント配線板。
9. A mounting surface on which a ball grid array type semiconductor package having a large number of solder balls is mounted, a large number of pads are arranged side by side in a matrix on the mounting surface, and the solder balls are provided on these pads. In the printed wiring board for soldering, at least the pad located on the outermost periphery of the arrangement area is thicker than the other pads among the pads.
【請求項10】 請求項9の記載において、少なくとも
配置エリアの最外周に位置されるパッドは、半田層によ
って被覆されていることを特徴とするプリント配線板。
10. The printed wiring board according to claim 9, wherein at least the pad located at the outermost periphery of the arrangement area is covered with a solder layer.
【請求項11】 多数のパッドがマトリクス状に並べて
配置された実装面を有するプリント配線板と;このプリ
ント配線板の実装面に実装されたボールグリッドアレイ
型の半導体パッケージと;を備えているモジュール基板
において、 上記半導体パッケージは、上記実装面と向かい合う裏面
を含むパッケージ本体と、このパッケージ本体の裏面に
マトリクス状に並べて配置され、半田層によって被覆さ
れるとともに、上記プリント配線板のパッドに半田付け
された多数の半田ボールと、を備えており、これら半田
ボールのうち、少なくともその配置エリアの最外周に位
置される半田ボールは、他の半田ボールよりも大きな径
を有していることを特徴とするモジュール基板。
11. A module comprising: a printed wiring board having a mounting surface on which a large number of pads are arranged side by side in a matrix; and a ball grid array type semiconductor package mounted on the mounting surface of the printed wiring board. On the board, the semiconductor package is arranged in a matrix form on the back surface of the package body including the back surface facing the mounting surface, is covered with a solder layer, and is soldered to the pads of the printed wiring board. Characterized in that at least the solder balls located at the outermost periphery of the arrangement area have a larger diameter than other solder balls. Module board to be.
【請求項12】 多数のパッドがマトリクス状に並べて
配置された実装面を有するプリント配線板と;このプリ
ント配線板の実装面に実装されたボールグリッドアレイ
型の半導体パッケージと;を備えているモジュール基板
において、 上記半導体パッケージは、上記実装面と向かい合う裏面
を含むパッケージ本体と、このパッケージ本体の裏面に
マトリクス状に並べて配置された多数の半田ボールと、
を有し、これら半田ボールは共晶半田にて構成され、上
記プリント配線板のパッドにリフロー・半田付けされて
いるとともに、 これら半田ボールのうち、少なくともその配置エリアの
最外周に位置される半田ボールは、他の半田ボールより
も大きな径を有していることを特徴とするモジュール基
板。
12. A module comprising: a printed wiring board having a mounting surface on which a large number of pads are arranged side by side in a matrix; and a ball grid array type semiconductor package mounted on the mounting surface of the printed wiring board. In the substrate, the semiconductor package includes a package body including a back surface facing the mounting surface, and a large number of solder balls arranged side by side in a matrix on the back surface of the package body,
These solder balls are made of eutectic solder, are reflowed and soldered to the pads of the printed wiring board, and at least the solder balls located at the outermost periphery of the placement area of these solder balls. The module substrate is characterized in that the balls have a larger diameter than other solder balls.
【請求項13】 請求項11又は12の記載において、
上記パッドは、半田層によって被覆されていることを特
徴とするモジュール基板。
13. The method according to claim 11 or 12,
A module substrate, wherein the pad is covered with a solder layer.
【請求項14】 請求項13の記載において、上記径の
大きな半田ボールに半田付けされるパッドは、他のパッ
ドよりも大きな平面形状を有していることを特徴とする
モジュール基板。
14. The module board according to claim 13, wherein the pad to be soldered to the solder ball having the large diameter has a larger planar shape than the other pads.
【請求項15】 実装面に半田層によって被覆された多
数のパッドがマトリクス状に並べて配置されたプリント
配線板と;このプリント配線板の実装面に実装され、上
記パッドに接合された多数の半田ボールを有するボール
グリッドアレイ型の半導体パッケージと;を備えている
モジュール基板において、 上記プリント配線板のパッドのうち、少なくともその配
置エリアの最外周に位置されるパッドは、他のパッドよ
りも大きな平面形状を有し、これらパッドに上記半田ボ
ールが半田付けされていることを特徴とするモジュール
基板。
15. A printed wiring board having a mounting surface on which a large number of pads covered with a solder layer are arranged side by side in a matrix; and a large number of solders mounted on the mounting surface of the printed wiring board and joined to the pads. A ball grid array type semiconductor package having balls; and, in a pad of the printed wiring board, at least the pad located at the outermost periphery of the arrangement area is a plane larger than other pads. A module substrate having a shape, wherein the solder balls are soldered to these pads.
【請求項16】 実装面を有するプリント配線板と;こ
のプリント配線板の実装面に実装されたボールグリッド
アレイ型の半導体パッケージと;を備えているモジュー
ル基板において、 上記プリント配線板は、上記実装面にマトリクス状に並
べて配置された多数のパッドと、これらパッドの配置エ
リアの外側に配置された複数のダミーパッドとを有し、 また、上記半導体パッケージは、上記パッドに対応する
多数の半田ボールと、上記ダミーパッドに対応する複数
のダミーボールとを有し、 上記パッドと半田ボールおよびダミーパッドとダミーボ
ールとは、互いに半田付けされていることを特徴とする
モジュール基板。
16. A module board comprising: a printed wiring board having a mounting surface; and a ball grid array type semiconductor package mounted on the mounting surface of the printed wiring board, wherein the printed wiring board has the mounting surface. A plurality of pads arranged side by side in a matrix on the surface and a plurality of dummy pads arranged outside the arrangement area of the pads, and the semiconductor package has a large number of solder balls corresponding to the pads. And a plurality of dummy balls corresponding to the dummy pads, wherein the pads and the solder balls and the dummy pads and the dummy balls are soldered to each other.
JP12146996A 1996-05-16 1996-05-16 Surface mount semiconductor package, printed wiring board and module substrate Pending JPH09307022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12146996A JPH09307022A (en) 1996-05-16 1996-05-16 Surface mount semiconductor package, printed wiring board and module substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12146996A JPH09307022A (en) 1996-05-16 1996-05-16 Surface mount semiconductor package, printed wiring board and module substrate

Publications (1)

Publication Number Publication Date
JPH09307022A true JPH09307022A (en) 1997-11-28

Family

ID=14811929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12146996A Pending JPH09307022A (en) 1996-05-16 1996-05-16 Surface mount semiconductor package, printed wiring board and module substrate

Country Status (1)

Country Link
JP (1) JPH09307022A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400019B1 (en) 1999-11-25 2002-06-04 Hitachi, Ltd. Semiconductor device with wiring substrate
US6756666B2 (en) 1999-12-24 2004-06-29 Nec Corporation Surface mount package including terminal on its side
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
KR100553142B1 (en) * 1999-03-19 2006-02-22 인터내셔널 비지네스 머신즈 코포레이션 Stress relieved ball grid array package
WO2006033170A1 (en) * 2004-09-22 2006-03-30 Murata Manufacturing Co., Ltd. Wiring board and wiring board module
FR2890235A1 (en) * 2005-08-30 2007-03-02 Commissariat Energie Atomique Hybridization method of electronic component e.g. x-ray or infrared radiation sensors, involves forming protrusions of larger size on pads of electronic component
JP2007251053A (en) * 2006-03-17 2007-09-27 Fujitsu Ltd Mounting structure of semiconductor device and method of manufacturing mounting structure
KR101131138B1 (en) * 2006-01-04 2012-04-03 삼성전자주식회사 Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package
WO2023100988A1 (en) * 2021-12-03 2023-06-08 株式会社小糸製作所 Vehicular lamp

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
KR100553142B1 (en) * 1999-03-19 2006-02-22 인터내셔널 비지네스 머신즈 코포레이션 Stress relieved ball grid array package
US6400019B1 (en) 1999-11-25 2002-06-04 Hitachi, Ltd. Semiconductor device with wiring substrate
US6756666B2 (en) 1999-12-24 2004-06-29 Nec Corporation Surface mount package including terminal on its side
WO2006033170A1 (en) * 2004-09-22 2006-03-30 Murata Manufacturing Co., Ltd. Wiring board and wiring board module
KR100870645B1 (en) * 2004-09-22 2008-11-26 가부시키가이샤 무라타 세이사쿠쇼 Wiring board and wiring board module
US7679929B2 (en) 2004-09-22 2010-03-16 Murata Manufacturing Co., Ltd. Wiring board and wiring board module
FR2890235A1 (en) * 2005-08-30 2007-03-02 Commissariat Energie Atomique Hybridization method of electronic component e.g. x-ray or infrared radiation sensors, involves forming protrusions of larger size on pads of electronic component
US7938311B2 (en) 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
KR101131138B1 (en) * 2006-01-04 2012-04-03 삼성전자주식회사 Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package
JP2007251053A (en) * 2006-03-17 2007-09-27 Fujitsu Ltd Mounting structure of semiconductor device and method of manufacturing mounting structure
WO2023100988A1 (en) * 2021-12-03 2023-06-08 株式会社小糸製作所 Vehicular lamp

Similar Documents

Publication Publication Date Title
US6806560B2 (en) Semiconductor device and method for fabricating same
US20040164385A1 (en) Semiconductor device and manufacturing method thereof
JP2001332644A (en) Semiconductor device and interposer, and manufacturing method thereof
JPH11312712A (en) Semiconductor device and its manufacture
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JPH09307022A (en) Surface mount semiconductor package, printed wiring board and module substrate
JPH10247700A (en) Electronic part, mounting method thereof and mask
KR100392720B1 (en) Chip scale package in which layout of wiring lines is improved
GB2317269A (en) Chip package device mountable on a printed circuit board, and a multi-chip module
JP4190602B2 (en) Semiconductor device
JP2003031728A (en) Ic chip and attaching structure therefor
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JPH11340352A (en) Mounting structure
JPH1092965A (en) Surface mount semiconductor package
JP2001044326A (en) Semiconductor device and manufacture thereof
JPH11186454A (en) Bga type integrated circuit parts, manufacture of the parts and method for mounting the parts
JP3647665B2 (en) Manufacturing method of semiconductor device
KR19980025889A (en) Bump connection structure between a semiconductor chip and a substrate with a polymer layer interposed therebetween
JPH1022413A (en) Wiring board, manufacture of semiconductor device using it and mounting method thereof
JPH11233682A (en) External connection terminal of semiconductor device
JP4379578B2 (en) Manufacturing method of semiconductor device
JPH06232199A (en) Packaging structure for flip chip ic
JP2003264259A (en) Semiconductor device and method of mounting the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517