JPH09282485A - Image processing method - Google Patents

Image processing method

Info

Publication number
JPH09282485A
JPH09282485A JP8117008A JP11700896A JPH09282485A JP H09282485 A JPH09282485 A JP H09282485A JP 8117008 A JP8117008 A JP 8117008A JP 11700896 A JP11700896 A JP 11700896A JP H09282485 A JPH09282485 A JP H09282485A
Authority
JP
Japan
Prior art keywords
data
value
processing
texture
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8117008A
Other languages
Japanese (ja)
Inventor
Mutsuhiro Omori
睦弘 大森
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP8117008A priority Critical patent/JPH09282485A/en
Publication of JPH09282485A publication Critical patent/JPH09282485A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To reduce unnecessary mapping processing by comparing Z coordinate values of respective pixels of an object with each other and executing mapping processing except data in an area hidden by an object on this side. SOLUTION: An initial value arithmetic circuit 4 and an interpolation arithmetic processing circuit 5 generate arithmetic data concerning each triangle area set to a three-dimensional object. A Z coordinate value corresponding to the XY coordinate value of each arithmetic data is loaded from a Z buffer 9 to compare this loaded Z coordinate value with the Z coordinate value of arithmetic data. When image data stored in a display buffer 3 is judged to be on this side as a result of comparison, a Z value comparing circuit 21 stops the output of arithmetic data to a texture processor 23 processing texture mapping concerning data to be inputted, and excludes it from processing objects.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、画像処理方法に関し、例えばグラフィックス描画装置に適用して、Z座標値の比較により隠面処理した後、マッピングの処理を実行することにより、不必要なマッピング処理を削減し、 BACKGROUND OF THE INVENTION The present invention relates to an image processing method applied to, for example, graphics drawing device, after the hidden surface process by comparing the Z coordinate value, by executing the processing of the mapping, unnecessary to reduce the mapping process,
その分消費電力を低減して、簡易な構成により高速度でデータ処理できるようにする。 By reducing correspondingly the power consumption, to allow the data processing at high speed with a simple structure.

【0002】 [0002]

【従来の技術】従来、グラフィックス描画装置においては、テクスチャーマッピングの手法を適用して3次元オブジェクトに種々の画像を貼り付けた後、隠面処理して表示するようになされている。 Conventionally, in a graphics rendering system, after pasting various images in the three-dimensional object by applying the technique of texture mapping it is adapted to display the hidden surface removal.

【0003】すなわち図2は、グラフィックス描画装置を示すブロック図である。 [0003] That is, FIG. 2 is a block diagram illustrating a graphics drawing device. ここでこの種のグラフィックス描画装置では、3次元オブジェクトの表面にマトリックス状に代表点を設定し、各代表点の座標値とテクスチャー側の座標値、画像データとの対応関係をコンピュータの演算処理により計算する。 Here in this type of graphics rendering device sets a representative point in a matrix on the surface of the three-dimensional object, the coordinate values ​​of the coordinate values ​​and texture side of each representative point, the calculation processing of the correspondence between the image data computer calculated by. メインメモリ2は、各代表点について、これら対応関係を表すデータを代表点データとして保持する。 The main memory 2 is, for the representative points, and holds the data representing these correspondence relationships as the representative point data. 具体的に、各代表点データは、それぞれ3次元の座標値X、Y、Z、赤色、緑色、青色の輝度値R、G、B、表示の際の輝度値R、G、Bとディスプレイバッファ3内の輝度値との混合比α、テクスチャーの同次座標値S、T、Qにより構成される。 Specifically, the representative point data is coordinate values ​​X of the respective 3-dimensional, Y, Z, red, green, blue luminance values ​​R, G, B, the luminance values ​​R, G during display, B and display buffer the mixing ratio between the luminance values ​​in the 3 alpha, homogeneous coordinate value S of the texture, T, constituted by Q. 従ってS/Q及びT/Qがテクスチャーの実際の座標になる。 Thus S / Q and T / Q is the actual coordinates of the texture.
メインメモリ2は、代表点を単位にして3次元オブジェクトを順次三角形領域に切り出すように、順次隣接する3点の代表点データを初期値演算回路4に出力する。 The main memory 2, as cut sequentially triangular area three-dimensional objects by the representative points in units, and outputs the representative point data of the three points are sequentially adjacent to the initial value calculation circuit 4. かくするにつき、メインメモリ2は、三角形領域の頂点データを順次出力することになる。 For To write, the main memory 2 will be sequentially outputs the vertex data of a triangle area.

【0004】初期値演算回路4は、これら三角形領域の頂点データより、続く補間演算処理回路5の補間演算処理に必要な初期値を計算する。 [0004] The initial value calculating circuit 4, the apex data of these triangular areas, calculating an initial value necessary for the interpolation calculation processing in subsequent interpolation calculation processing circuit 5. ここで補間演算処理回路5は、DDA(Digital Differential Anarizer )演算による線型補間により、三角形領域内の座標値X、YをパラメータにしたZ座標値、輝度値R、G、B、混合比α、テクスチャーの同次座標値S、T、Qを演算する。 Here interpolation calculation processing circuit 5, a DDA (Digital Differential Anarizer) linear interpolation by calculating the coordinate values ​​of the triangular region X, Z coordinate values ​​of the Y to the parameter, luminance values ​​R, G, B, mixing ratio alpha, calculating the coordinates value S of the texture, T, and Q.
このため初期値演算回路4は、例えばY座標値を順次切り換えて、三角形領域両端の座標値X、Z、輝度値R、 Therefore the initial value calculating circuit 4, for example, sequentially switches the Y-coordinate value, the coordinate values ​​X of the triangular area ends, Z, luminance values ​​R,
G、B、混合比α、同次座標値S、T、Qの各変化分のデータ等を計算し、これらのデータを初期値のデータとして補間演算処理回路5に出力する。 G, B, mixing ratio alpha, homogeneous coordinate values ​​S, T, the data of each change in Q is calculated and outputted to the interpolation processing circuit 5 of these data as the data of the initial value. 補間演算処理回路5は、この初期値のデータを基準にして例えば巡回加算処理することにより線型補間の処理を実行し、上述した三角形領域における各ピクセルのデータを生成する。 Interpolation calculation processing circuit 5 performs the processing of linear interpolation by cyclic addition processing example based on the data of the initial value, to generate data of each pixel in the triangular region described above.

【0005】テクスチャープロセッサー6は、補間演算処理回路5の補間処理結果を順次入力し、同次座標値S、Tを座標値Qで割り算してテクスチャーの座標を計算する。 [0005] texture processor 6 sequentially enter the interpolation result of the interpolation processing circuit 5 calculates the coordinates of the texture by dividing homogeneous coordinates S, a T at coordinates Q. さらにテクスチャープロセッサー6は、この計算したテクスチャーの座標を基準にしてメモリインターフェース7を介してテクスチャーバッファ8をアクセスし、テクスチャーバッファ8に格納された対応するテクスチャーデータをロードする。 Texture processors 6 further accesses the texture buffer 8 through the memory interface 7 based on the coordinates of the calculated texture, to load the corresponding texture data stored in the texture buffer 8. ここでテクスチャーバッファ8は、3次元オブジェクトに貼り付ける画像データ(座標値S/Q、T/Q、輝度値R、G、Bにより構成される)を保持するようになされている。 Here the texture buffer 8, the image data to be pasted to the 3D object is adapted to hold a (coordinate value S / Q, T / Q, the luminance values ​​R, G, constituted by B). これによりテクスチャープロセッサー6は、三角形領域を形成する各ピクセルについて、対応する画像データをテクスチャーバッファ8より順次ロードし、この三角形領域にテクスチャーをマッピングしてなる画像データを算出する。 Thus the texture processor 6, for each pixel to form a triangular region, the corresponding image data are sequentially loaded from the texture buffer 8, calculates the image data formed by mapping a texture to the triangular region. テクスチャープロセッサー6は、この画像データでなる輝度値R、G、Bを混合比αと共にフィルタリング処理した後、X、Y、Z座標値を付加して出力する。 Texture processor 6, the luminance value R comprised in the image data, G, after filtering with a mixture ratio alpha B, X, Y, and outputs the added Z-coordinate value. これによりグラフィックス描画装置1は、テクスチャープロセッサー6によりテクスチャーマッピングの処理を実行する。 Accordingly graphics drawing apparatus 1 executes the processing of texture mapping by texture processor 6.

【0006】メモリインターフェース7は、このテクスチャープロセッサー6より出力される輝度値R、G、B [0006] Memory interface 7, the luminance value R outputted from the texture processor 6, G, B
をディスプレイバッファ3に格納すると共に、対応するZ座標値をZバッファ9に格納する。 The stores in the display buffer 3, and stores the corresponding Z-coordinate value in the Z buffer 9. このときメモリインターフェース7は、Z座標値を基準にしてディスプレイバッファ3及びZバッファ9への格納処理を中止することにより隠面処理を実行する。 In this case the memory interface 7 performs hidden surface removal by based on the Z coordinate value to stop the process of storing the display buffer 3, and Z buffer 9. すなわちメモリインターフェース7は、テクスチャープロセッサー6より入力されるXY座標値を基準にして、Zバッファ9より対応するZ座標値をロードし、このZ座標値を内蔵のZ値比較回路10に入力する。 That memory interface 7, based on the XY coordinate values ​​input from the texture processor 6 loads the Z-coordinate value corresponding than Z buffer 9 to enter the Z-coordinate value in the Z value comparison circuit 10 of the built.

【0007】Z値比較回路10は、テクスチャープロセッサー6より入力されるZ座標値と、Zバッファ9よりロードしたZ座標値を比較することにより、ディスプレイバッファ3に格納された画像データと、テクスチャープロセッサー6より出力される画像データとの間で、何れの画像データが手前側に存在するか判断する。 [0007] Z value comparison circuit 10, a Z-coordinate value input from the texture processor 6, by comparing the Z coordinate values ​​loaded from the Z buffer 9, and the image data stored in the display buffer 3, texture processor between the image data output from the 6, one of the image data to determine whether there on the near side. ここでテクスチャープロセッサー6より出力される画像データの方が手前に存在するとの比較結果が得られた場合、メモリインターフェース7は、ディスプレイバッファ3にこの画像データR、G、Bを格納してディスプレイバッファ3の内容を更新する。 Here if the direction of the image data output from the texture processor 6 was obtained comparison result to be present in front, the memory interface 7, a display buffer and stored in the display buffer 3 image data R, G, and B 3 of the contents to be updated. また併せてメモリインターフェース7は、テクスチャープロセッサー6より入力されるZ座標値によりZバッファ9の内容を更新する。 The memory interface 7 in conjunction updates the contents of the Z buffer 9 by Z-coordinate value input from the texture processor 6. これに対してディスプレイバッファ3に格納された画像データの方が手前に存在するとの比較結果が得られた場合、 If direction of image data stored in the display buffer 3 with respect to the this comparison result that there in front is obtained,
ディスプレイバッファ3への格納を中止する。 To cancel the store to the display buffer 3.

【0008】これによりメモリインターフェース7は、 [0008] This memory interface 7,
図3に示すように、Z座標値が値5(図面においては数字5により表す)に設定された菱形形状のオブジェクトJ1(図3(A))と、斜めに傾いたZ座標値が値8から値2(図面においては数字8〜2により表す)の平行四辺形形状のオブジェクトJ2(図3(B))とを処理する場合、2つのオブジェクトJ1及びJ2で共通する値5のZ座標値を境界にして、これらオブジェクトJ1 As shown in FIG. 3, and Z-coordinate value the value 5 objects rhombic shape is set to (represented by numeral 5 in the drawing) J1 (Fig. 3 (A)), Z-coordinate value which is inclined obliquely value 8 from the value 2 when processing an object of parallelogram shape (represented by numbers 8-2 in the drawing) J2 (Fig. 3 (B)), Z-coordinate values ​​of the values ​​5 common to two objects J1 and J2 the in the boundary, these objects J1
及びJ2を隠面処理してなる画像データ(図3(C)) And image data comprising the J2 and hidden surface removal (FIG. 3 (C))
をディスプレイバッファ3に蓄積する。 The accumulated in the display buffer 3.

【0009】なおこの処理において、複数のオブジェクトを混合表示するモードが選択されている場合、メモリインターフェース7は、上述の処理に代えて、ディスプレイバッファ3より対応する画像データをロードし、このロードした画像データと、テクスチャープロセッサー6より入力される画像データR、G、Bとを混合比αにより加重平均して画像データR、G、Bを生成し、この画像データR、G、Bによりディスプレイバッファ3の内容を更新する。 [0009] In this process, when the mode of mixing displaying a plurality of objects are selected, memory interface 7, instead of the above process, loads the image data corresponding from the display buffer 3, and the load and image data, and a weighted average image data R input from the texture processor 6, G, and the mixture ratio alpha B generates image data R, G, and B, display buffer the image data R, G, by B 3 of the contents to be updated.

【0010】さらにメモリインターフェース7は、ディスプレイコントローラ12からのリクエストに応答してディスプレイバッファ3の画像データを所定のブロック単位でディスプレイコントローラ12に転送する。 Furthermore memory interface 7 in response to a request from the display controller 12 transfers to the display controller 12 the image data of the display buffer 3 at a predetermined block unit.

【0011】ディスプレイコントローラ12は、このグラフィックス描画装置1に接続されるモニタ装置の水平垂直同期信号に同期したタイミングで、メモリインターフェース7に表示アドレスを発行し、画像データの転送をリクエストする。 [0011] The display controller 12 at a timing synchronized with the horizontal and vertical synchronizing signals of the monitor device connected to the graphics drawing apparatus 1 issues a display address to the memory interface 7 requests the transfer of the image data. さらにディスプレイコントローラ1 Furthermore, the display controller 1
2は、このリクエストに応答してメモリインターフェース7より転送される画像データを内蔵のバッファメモリに保持し、所定周期で続く出力回路13に出力する。 2 holds the image data transferred from the memory interface 7 in response to this request in the internal buffer memory, and outputs to the output circuit 13 that follows a predetermined cycle.

【0012】出力回路13は、この画像データをモニタ装置の表示に供するディジタル値に変換した後、アナログ信号に変換して出力する。 [0012] The output circuit 13 converts the digital value subjecting the image data to the display monitor device, and outputs the converted analog signal. これによりグラフィックス描画装置1では、種々の3次元画像をモニタ装置に表示する。 Thus the graphics drawing device 1, displays various 3-dimensional image on the monitor device.

【0013】 [0013]

【発明が解決しようとする課題】ところでこのようにディスプレイバッファ3に画像データを格納する際に隠面処理する場合、ディスプレイバッファ3に格納しない不必要な画像データについても無駄にテクスチャーマッピング処理することになる。 If you hidden surface processing when storing the image data in the way this way the display buffer 3 [0005], it uselessly texture mapping processing for the unnecessary image data is not stored in the display buffer 3 become. この無駄なテクスチャーマッピング処理を省略することができれば、その分テクスチャーマッピング処理に供する回路構成を簡略化できると考えられる。 If it is possible to omit this wasteful texture mapping process is believed that the circuit configuration can be simplified to be subjected to correspondingly texture mapping process. また消費電力も低減できると考えられる。 Also considered power consumption can be reduced.

【0014】本発明は以上の点を考慮してなされたもので、不必要なマッピング処理を削減することができる画像処理方法を提案しようとするものである。 [0014] The present invention has been made in view of the above, it is intended to propose an image processing method which can reduce unnecessary mapping process.

【0015】 [0015]

【課題を解決するための手段】かかる課題を解決するため本発明においては、オブジェクトの各ピクセルのZ座標値を比較して、手前のオブジェクトに隠れる領域のデータを除いて、マッピングの処理を実行する。 In order to solve the SUMMARY OF THE INVENTION The above problem is to compare the Z coordinate value of each pixel of the object, except for the data of the region hidden in front of the object, it executes a process of mapping to.

【0016】オブジェクトの各ピクセルのZ座標値を比較して、手前のオブジェクトに隠れる領域のデータを除いて、マッピングの処理を実行すれば、マッピングしても表示されることのないデータを予め除いて、マッピングの処理を実行することができ、その分不必要なマッピング処理を削減することができる。 [0016] Compared to Z-coordinate values ​​of each pixel of the object, except for the data of the region hidden in front of the object, except when executing the process of mapping the data never be mapped it is displayed in advance Te, it is possible to perform the processing of the mapping, it can be reduced correspondingly unnecessary mapping process.

【0017】 [0017]

【発明の実施の形態】以下、適宜図面を参照しながら本発明の実施の形態を詳述する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, detailed embodiments of the present invention with reference to the drawings.

【0018】図1は、本発明の実施の形態に係るグラフィックス描画装置を示すブロック図である。 [0018] Figure 1 is a block diagram showing the graphics rendering apparatus according to an embodiment of the present invention. なおこのグラフィックス描画装置20において、図2と同一の構成は、対応する符号を付して示し、重複した説明は省略する。 Note In the graphics drawing device 20, the same configuration as Figure 2, given the same numerals and the repeated description is omitted.

【0019】このグラフィックス描画装置20においては、初期値演算回路4及び補間演算処理回路5により、 [0019] In this graphics drawing device 20, the initial value calculating circuit 4 and the interpolation arithmetic processing circuit 5,
3次元オブジェクトに設定した各三角形領域について、 For each triangle region set in a three-dimensional object,
順次、3次元座標値X、Y、Z、輝度値R、G、B、混合比α、同次座標値S、T、Qにより構成される演算データを生成し、この演算データをZ値比較回路21に入力する。 Successively, 3-dimensional coordinate values ​​X, Y, Z, luminance values ​​R, G, B, mixing ratio alpha, generates constituted calculation data by the coordinate values ​​S, T, Q, Z value compares this calculated data is input to the circuit 21.

【0020】Z値比較回路21は、メモリインターフェース22を介してZバッファ9をアクセスすることにより、各演算データのXY座標値に対応するZ座標値をZ [0020] Z value comparison circuit 21, by accessing the Z buffer 9 through the memory interface 22, the Z coordinate values ​​corresponding to the XY coordinate values ​​of the calculation data Z
バッファ9よりロードする。 To load than the buffer 9. さらにZ値比較回路21 And Z value comparison circuit 21
は、このロードしたZ座標値と演算データのZ座標値とを比較することにより、ディスプレイバッファ3に格納された画像データと演算データとの間で、何れが手前側に存在するか否か判断する。 , By comparing the Z coordinate value of the calculation data Z coordinate values ​​the load, between the stored in the display buffer 3 the image data and operation data, determines either whether existing in front to.

【0021】ここで演算データの方が手前に存在するとの比較結果が得られた場合、Z値比較回路21は、この演算データをテクスチャープロセッサー23に出力する。 [0021] If the comparison result of the direction of operation data exists in front is obtained here, Z value comparison circuit 21 outputs the operation data to the texture processor 23. さらにこの場合Z値比較回路21は、XY座標値をアドレスにしてこの演算データのZ座標値をメモリインターフェース22に出力し、Zバッファ9の内容をこのZ座標値により更新する。 In this case Z value comparator circuit 21 further provides the XY coordinate values ​​to the address outputs a Z coordinate value of the operation data to the memory interface 22, and updates the contents of the Z buffer 9 The Z coordinate values.

【0022】これに対してディスプレイバッファ3に格納した画像データの方が手前に存在するとの比較結果が得られた場合、Z値比較回路21は、演算データの出力を中止する。 [0022] If the direction of the image data stored in the display buffer 3 with respect to the this comparison result that there in front is obtained, Z value comparison circuit 21 stops the output of the operational data. これによりZ値比較回路21は、既にマッピング処理したオブジェクトにより隠される演算データについては、テクスチャープロセッサー23への出力を中止し、処理対象より除外する。 Thus Z value comparison circuit 21, for the operation data is hidden by the objects already mapping process, stop the output to the texture processor 23 excludes from the processing target. なお複数のオブジェクトを混合表示するモードが選択されている場合、Z値比較回路21は、この比較処理を中止して、順次入力される演算データを続くテクスチャープロセッサー23に出力する。 In the case where the mode of mixing displaying a plurality of objects are selected, Z value comparison circuit 21, to abort this comparison processing, and outputs the calculation data sequentially input to the texture processor 23 to continue.

【0023】この演算データの出力において、Z値比較回路21は、演算データよりZ座標値を除いて出力し、 [0023] In the output of the operational data, Z value comparison circuit 21 outputs except Z coordinate value from the arithmetic data,
これにより続くテクスチャープロセッサー23等における処理を簡略化できるようになされている。 It has been made to allow simplified process in which the subsequent texture processor 23, and the like.

【0024】テクスチャープロセッサー23は、テクスチャープロセッサー6と同様に、順次入力されるデータについてテクスチャーマッピングの処理する。 The texture processor 23, similar to the texture processor 6 processes the texture mapping for data sequentially input. すなわち三角形領域を形成する各ピクセルにテクスチャーをマッピングしてなる画像データを算出し、この画像データをフィルタリング処理する。 That calculates image data obtained by mapping a texture to each pixel to form a triangular region, to filtering the image data. テクスチャープロセッサー2 Texture processor 2
3は、このようにして処理した画像データに対して、 3, the image data processed this way,
X、Y座標値だけを付加して出力する。 X, and it outputs the added Y-coordinate value by. かくするにつきテクスチャープロセッサー23においては、パイプライン処理により一連の処理を実行するようになされ、この一連の処理と座標値との対応関係を維持するため、FI In the texture processor 23 per nuclei, for thereby executing the series of processing by pipeline processing, maintaining the correspondence relation between the sequence of processing the coordinate value, FI
FOにより座標値を遅延させるようになされている。 It has been made to delay the coordinate value by the FO. 従ってこの実施の形態においては、従来構成のテクスチャープロセッサー6に比してZ座標値を保持する必要が無い分、このFIFOの構成を簡略化することができる。 Thus, in this embodiment, the minute there is no need to hold the Z-coordinate value than the texture processor 6 of the conventional configuration, it is possible to simplify the configuration of the FIFO.
また処理対象のデータ数が低減した分、消費電力も低減することができる。 The amount that the number of data to be processed is reduced, power consumption can be reduced.

【0025】メモリインターフェース22は、Z値比較回路21からのリクエストに応答してZバッファ9よりZ座標値を読み出してZ値比較回路21に出力し、またZ値比較回路21から出力されるZ座標値によりZバッファ9の内容を更新する。 The memory interface 22 outputs the Z value comparison circuit 21 reads out the Z coordinate value from the Z buffer 9 in response to a request from the Z value comparator circuit 21, and is output from the Z value comparator circuit 21 Z It updates the contents of the Z buffer 9 by the coordinate values. またメモリインターフェース22は、テクスチャープロセッサー23より出力される画像データによりディスプレイバッファ3の内容を更新する。 The memory interface 22 updates the contents of the display buffer 3 by the image data output from the texture processor 23. かくするにつきメモリインターフェース22においては、予め隠面処理した分、従来に比してテクスチャープロセッサー23より入力される画像データ数が低減されてなることにより、その分消費電力を低減することができる。 In the memory interface 22 per nuclei, previously hidden surface-treated minute, by the number of image data input from the texture processor 23 as compared with the prior art is formed by reduction, can be reduced correspondingly power consumption.

【0026】メモリインターフェース22は、このようにしてディスプレイバッファ3に蓄積した画像データを、ディスプレイコントローラ12からのリクエストに応じて所定のブロック単位でディスプレイコントローラ12に転送し、グラフィックス描画装置20では、この画像データが出力回路13を介して表示されるようになされている。 The memory interface 22, thus the image data stored in the display buffer 3, and transfers to the display controller 12 at a predetermined block unit in response to a request from the display controller 12, the graphics drawing device 20, the image data are made to be displayed via the output circuit 13.

【0027】以上の構成において、グラフィックス描画装置では、3次元オブジェクトに設定した代表点とテクスチャーとの対応関係を表す代表点データが、予めコンピュータによる演算処理によりメインメモリ2に格納される。 [0027] In the above configuration, in the graphics rendering apparatus, the representative point data representing the correspondence between the representative point and the texture set in the three-dimensional object is stored by the arithmetic processing by the pre-computer main memory 2. この代表点データは、3次元オブジェクトを順次三角形領域に切り出すように、順次隣接する3点の代表点データが三角形領域のデータとして初期値演算回路4 The representative point data, so as to extract sequentially the triangular region the three-dimensional object, the initial value calculating circuit 4 representative point data of the three points sequentially adjacent the data of the triangular area
に出力され、ここで初期値のデータが生成される。 Is output to the data of the initial value is generated here. さらに続く補間演算処理回路5において、この初期値のデータにより線型補間の処理が実行され、これにより各三角形領域のピクセルについて、テクスチャーとの対応関係を表す演算データが生成される。 In the interpolation calculation processing circuit 5 further continues, the process of linear interpolation by the data of the initial value is performed, thereby the pixels of each triangular area, the operation data indicating the correspondence relationship between the texture is generated.

【0028】これらの演算データは、Z値比較回路21 [0028] These computed data, Z value comparison circuit 21
において、Zバッファ9に格納されたZ座標値との間で比較処理が実行されることにより、ディスプレイバッファ3に格納された画像データとの間で、何れが手前側に存在するか判断され、ディスプレイバッファ3に格納された画像データに隠れる演算データについては、続く一連の処理対象より除外される。 In, by comparison between the Z coordinate value stored in the Z buffer 9 is performed, with the stored image data in the display buffer 3, one is determined whether there on the front side, for operation data hidden in the image data stored in the display buffer 3 is excluded from the subsequent series of processing. これとは逆に、ディスプレイバッファ3に格納された画像データより手前に存在すると判断された場合、このZ座標値によりZバッファ9の内容が更新され、Z座標値を除く演算データがテクスチャープロセッサー23に出力される。 Conversely, the display when it is determined that from the image data stored in the buffer 3 is present in front, the by Z-coordinate value the contents of the Z buffer 9 is updated, operation data texture processors except Z coordinate value 23 It is output to.

【0029】これによりテクスチャープロセッサー23 [0029] This texture processor 23
において、これらの演算データに対応する画像データがテクスチャーバッファ8より順次ロードされて、各三角形領域にテクスチャーをマッピングしてなる画像データが算出され、マッピング処理の必要の無い演算データを除外した必要な演算データに対してのみ、テクスチャーマッピングの処理が実行される。 In the image data corresponding to these operation data are sequentially loaded from the texture buffer 8, each mapping a texture to the triangular areas to become the image data is calculated, the required excluding the unnecessary operation data mapping process only the operation data, the process of texture mapping is performed. このようにして生成された画像データは、X、Y座標値と共にメモリインターフェース22に出力され、ディスプレイバッファ3に格納される。 The image data which has been generated is, X, it is outputted together with the Y-coordinate value in the memory interface 22 and stored in the display buffer 3. さらにこのディスプレイバッファ3の画像データがディスプレイコントローラ12を介して出力回路13に出力され、この出力回路13を介してモニタ装置に表示される。 Further, the image data of the display buffer 3 is output to the output circuit 13 via the display controller 12 and displayed on the monitor device through the output circuit 13.

【0030】以上の構成によれば、補間処理して得られる演算データについて、予めZ座標値を比較してマッピング処理の必要の無い演算データを除外した後、残る演算データをテクスチャーマッピング処理したことにより、不必要なマッピング処理を削減することができ、これにより簡易な構成により高速度でデータ処理し、また消費電力を低減することができる。 According to the above configuration, the operation data obtained by the interpolation process, in advance after comparing the Z coordinate value excludes unnecessary operation data mapping process, to the remaining operation data and texture mapping process Accordingly, it is possible to reduce unnecessary mapping process, thereby to data processing at high speed with a simple structure, and reduces power consumption.

【0031】なお上述の実施の形態においては、補間演算処理回路5、テクスチャープロセッサー23等の回路構成によりグラフィックス描画装置を構成する場合について述べたが、本発明はこれに限らず、パーソナルコンピュータ等における演算処理によりグラフィックス画像を作成する場合にも広く適用することができる。 [0031] In the above embodiment, interpolation calculation processing circuit 5 has dealt with the case constituting the graphics drawing device by the circuit configuration of such a texture processor 23, the present invention is not limited to this, a personal computer or the like it can be widely applied to create a graphics image by a calculation process in.

【0032】 [0032]

【発明の効果】上述のように本発明によれば、Z座標値の比較により隠面処理した後、マッピングの処理を実行することにより、不必要なマッピング処理を削減することができ、その分消費電力を低減して、簡易な構成により高速度でデータ処理することができる。 Effects of the Invention According to the present invention as described above, after the hidden surface process by comparing the Z coordinate value, by executing the processing of the mapping, it is possible to reduce unnecessary mapping process, that amount by reducing the power consumption, it can be data processed at high speed with a simple structure.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態におけるグラフィックス描画装置を示すブロック図である。 1 is a block diagram illustrating a graphics drawing device in an embodiment of the present invention.

【図2】従来のグラフィックス描画装置を示すブロック図である。 2 is a block diagram showing a conventional graphics drawing device.

【図3】隠面処理の説明に供する略線図である。 3 is a schematic diagram for describing the hidden surface processing.

【符号の説明】 DESCRIPTION OF SYMBOLS

1、20……グラフィックス描画装置、2……メインメモリ、3……ディスプレイバッファ、4……初期値演算回路、5……補間演算処理回路、6、23……テクスチャープロセッサー、7、22……メモリインターフェース、8……テクスチャーバッファ、9……Zバッファ、 1,20 ...... graphics drawing device, 2 ...... main memory, 3 ...... display buffer, 4 ...... initial value calculating circuit, 5 ...... interpolation calculation processing circuit, 6,23 ...... texture processor, 7, 22 ... ... memory interface, 8 ...... texture buffer, 9 ...... Z buffer,
10、21……Z値比較回路 10,21 ...... Z value comparison circuit

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 3次元座標により表現した複数のオブジェクトをマッピング処理して表示する画像処理方法において、 前記オブジェクトの各ピクセルのZ座標値を比較して、 1. A image processing method for displaying and mapping a plurality of objects representing the 3-dimensional coordinates, by comparing the Z coordinate value of each pixel of the object,
    手前のオブジェクトに隠れる領域のデータを除いてマッピングの処理を実行することを特徴とする画像処理方法。 Image processing method comprising performing the process of mapping the exception of the data in the region hidden in front of the object.
JP8117008A 1996-04-15 1996-04-15 Image processing method Pending JPH09282485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8117008A JPH09282485A (en) 1996-04-15 1996-04-15 Image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8117008A JPH09282485A (en) 1996-04-15 1996-04-15 Image processing method

Publications (1)

Publication Number Publication Date
JPH09282485A true JPH09282485A (en) 1997-10-31

Family

ID=14701183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8117008A Pending JPH09282485A (en) 1996-04-15 1996-04-15 Image processing method

Country Status (1)

Country Link
JP (1) JPH09282485A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002269583A (en) * 2000-08-23 2002-09-20 Nintendo Co Ltd Method and device for dynamically reconstructing order of hidden surface processings based on drawing mode
US9972099B2 (en) 2016-02-05 2018-05-15 Fujitsu Limited Operation assistance device and operation assistance method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002269583A (en) * 2000-08-23 2002-09-20 Nintendo Co Ltd Method and device for dynamically reconstructing order of hidden surface processings based on drawing mode
JP4680412B2 (en) * 2000-08-23 2011-05-11 任天堂株式会社 Method and apparatus for dynamically reconfiguring the order of hidden surface removal based on the drawing mode
US9972099B2 (en) 2016-02-05 2018-05-15 Fujitsu Limited Operation assistance device and operation assistance method

Similar Documents

Publication Publication Date Title
JP5345226B2 (en) Parallel array architecture for a graphics processor
CA2216442C (en) Image generating apparatus with fifo memory and cache memory
US6111584A (en) Rendering system with mini-patch retrieval from local texture storage
US8144158B2 (en) Display system having floating point rasterization and floating point framebuffering
US6268875B1 (en) Deferred shading graphics pipeline processor
JP3224782B2 (en) Processing sharing dynamic change methods and computer
US6642928B1 (en) Multi-processor graphics accelerator
KR100506959B1 (en) An image processing apparatus and image processing method
US5469535A (en) Three-dimensional, texture mapping display system
US5886701A (en) Graphics rendering device and method for operating same
JP4205327B2 (en) Rendering the method and system of the volume data set
CN1022351C (en) Image processing apparatus
JP3491773B2 (en) Graphics accelerator and geometric object rendering method
US5357599A (en) Method and apparatus for rendering polygons
US5457775A (en) High performance triangle interpolator
US6906720B2 (en) Multipurpose memory system for use in a graphics system
US5097411A (en) Graphics workstation for creating graphics data structure which are stored retrieved and displayed by a graphics subsystem for competing programs
KR100547258B1 (en) Method and apparatus for the anti-aliasing supersampling
EP0995154B1 (en) Virtual address access to tiled surfaces
US7042462B2 (en) Pixel cache, 3D graphics accelerator using the same, and method therefor
CA2279353C (en) A method and apparatus for performing chroma key, transparency and fog operations
EP1789927B1 (en) Increased scalability in the fragment shading pipeline
US5790134A (en) Hardware architecture for image generation and manipulation
JP3107452B2 (en) Texture mapping method and apparatus
JP3966832B2 (en) Drawing processor, and, drawing processing method