JPH09282168A - Computer system - Google Patents

Computer system

Info

Publication number
JPH09282168A
JPH09282168A JP8981396A JP8981396A JPH09282168A JP H09282168 A JPH09282168 A JP H09282168A JP 8981396 A JP8981396 A JP 8981396A JP 8981396 A JP8981396 A JP 8981396A JP H09282168 A JPH09282168 A JP H09282168A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
mpu
memory
bidirectional
reset
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8981396A
Other languages
Japanese (ja)
Inventor
Kazuhisa Tsuchiya
和久 土谷
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To initialize an MPU without even providing a dedicated memory for an MPU activation program.
SOLUTION: For a control main body 20 provided with a main CPU 22, a part 30 to be controlled provided with the MPU 32 to be connected to the control main body is provided and the control main body and the part to be controlled are connected by a bidirectional bus 26. A bidirectional memory 36 accessible from a control main body side as well 15 provided in addition to the MPU and MPU activation program data are loaded from the control main body side to the bidirectional memory at the time of resetting the MPU. By accessing the bidirectional memory by the MPU, the MPU is activated. Thus, the dedicated memory for the activation program is abandoned. When the MPU 15 reset, the MPU is reactivated from the side of the main CPU.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、コンピュータ装置に関する。 BACKGROUND OF THE INVENTION The present invention relates to a computer system. 詳しくは、メインCPUを有する制御本体と、双方向バスによって接続されたMPUを有する被制御部とを有し、被制御部に設けられた双方向性メモリに制御本体側からリードされたMPU起動プログラムデータをロードできるようにして、MPU起動プログラム専用のメモリを廃止すると共に、MPU起動プログラムの保守を容易に行えるようにしたものである。 Specifically, the control body having a main CPU, and a controlled unit having an MPU connected by a bidirectional bus, MPU activation that is read from the control body side bidirectional memory provided in the control unit and to load the program data, as well as abolish the MPU boot program only memory, in which so as to perform easily maintenance MPU launcher.

【0002】 [0002]

【従来の技術】周知のように制御本体であるパソコン本体と、それに接続された被制御部(制御機器や制御基板であって、何れもMPUが搭載されているもの)を備えたコンピュータ装置では、被制御部側に設けられたMP And PC is ## ART known control body as, (a control device or the control board, which both MPU is mounted) the controlled section connected to it in a computer device equipped with the , MP provided in the controlled unit side
Uを起動する目的で、MPUに対する初期化などを行うためのMPU起動プログラム(ブートプログラム)が専用のメモリ(MPU外部の、またはMPU内部の不揮発性メモリなど)に書き込まれている。 In order to start the U, MPU start program for performing such initialization (boot program) is written in a dedicated memory (the MPU external or MPU such as the inside of the non-volatile memory) for MPU.

【0003】図6はその一例を示す要部の系統図であって、このコンピュータ装置10は制御本体であるパソコン本体20とこれに接続された被制御部30とで構成される。 [0003] Figure 6 is a system diagram of a main part showing an example of, the computer system 10 is comprised of the controlled unit 30 in which the personal computer 20 connected thereto is the control body. パソコン本体20はメインCPU22を有する他、大規模記憶容量装置(ハードディスク装置HDやフロピィーディスク装置FDなど)24を有する。 PC 20 is addition to having a main CPU22, a large-scale storage capacity devices (hard disk drive HD and flow Pyi disk device FD, etc.) 24. 被制御部30との間は双方向バス26によって接続される。 Between the control unit 30 is connected by a bidirectional bus 26. 被制御部30はMPU32を有する他、起動プログラムデータ(プログラムコード)が書き込まれた不揮発性のメモリ(PROMなど)34を有する。 Addition to having the control unit 30 MPU 32, has a start program data (program code) (such as PROM) written nonvolatile memory 34.

【0004】双方向バス26側にはMPU32によってアクセスされる双方向メモリ(双方向RAMなど)36 [0004] Bidirectional memory accessed by the MPU32 in a bidirectional bus 26 side (such as bi-directional RAM) 36
が接続される他、MPU32との間にはワーキング用メモリ(DRAMなど)38などが設けられている。 There addition to being connected, (such as DRAM) working memory between the MPU 32 38 etc. are provided.

【0005】コンピュータ装置10に対する電源が投入されたときや、MPU32の動作リセット後にMPU3 [0005] or when the power to the computer system 10 is turned, MPU 3 after operation reset MPU32
2からチップセレクト信号CSが出力され、これによって専用メモリ34がアクセスされてMPU32が起動される。 2 chip select signal CS is output from, MPU 32 is activated thereby being accessed only memory 34. 双方向メモリ36はパソコン本体20と被制御部30との間のインタフェースとして使用される他、パソコン本体20側からアプリケーション用プログラムデータ(コード)をロードするためのメモリとして使用される。 Bidirectional memory 36 addition to being used as an interface between the personal computer 20 and the controller 30, is used as a memory for loading the application program data (codes) from the personal computer 20 side.

【0006】 [0006]

【発明が解決しようとする課題】ところで、バージョンアップのようなときあるいはその他の原因で、起動プログラムの内容を修正したり、保守を行う必要がある。 [0007] By the way, in or other causes such as when the version up, or modify the contents of the start-up program, it is necessary to perform maintenance. そのようなときには通常起動プログラムが書き込まれた専用メモリ34を新しいものに交換するための作業手間が必要である。 Such is the case, such is usually necessary work effort to replace your only memory 34 which startup program has been written. また、起動プログラムコードのデータ量はそれぞれほどでもないので、専用メモリ34としては小容量のメモリを使用すればよいが、メモリの傾向としては大容量化を指向しているので、このような大容量のメモリを起動プログラム専用のメモリとして使用するには非常に無駄が多い。 Moreover, activation since the program data amount of code nor more respectively, may be used to a small amount of memory as only memory 34, but since as the tendency of the memory is directed to a large capacity, such a large very wasteful to use the memory of capacity as a start-up program dedicated memory.

【0007】またMPU32側で起動プログラムが動いていないと双方向メモリ36にアプリケーション用プログラムデータなどをロードできないので、非常に不便である。 [0007] In addition, since the startup program in MPU32 side is not moving can not be loaded, such as an application for the program data to two-way memory 36, which is very inconvenient.

【0008】そこで、この発明はこのような従来の課題を解決したものであって、起動プログラム用の専用メモリを廃止し、起動プログラムデータの保守が容易なコンピュータ装置を提案するものである。 [0008] Therefore, the invention was to solve such conventional problems, abolished only memory for boot program, it is to propose an easy computer system maintenance boot program data.

【0009】 [0009]

【課題を解決するための手段】上述の課題を解決するため、この発明に係るコンピュータ装置では、メインCP Means for Solving the Problems] To solve the problems described above, a computer system according to the present invention, the main CP
Uを有する制御本体に対し、この制御本体に接続されるMPUを有した被制御部が設けられ、制御本体と被制御部とは双方向バスで接続されると共に、上記MPUの他に上記制御本体側からもアクセスできる双方向メモリが設けられ、上記MPUのリセット時上記制御本体側から上記双方向メモリにMPU起動プログラムデータがロードされるようになされ、上記MPUが上記双方向メモリをアクセスすることによって上記MPUが起動されるようになされたことを特徴とする。 To the control body having a U, the control unit is provided which has an MPU which is connected to the control body, is connected by a bidirectional bus control body and the control unit, in addition to the control of the MPU bidirectional memory is provided that can be accessed from the main body, MPU boot program data in the bidirectional memory from reset the control body side of the MPU is adapted to be loaded, the MPU accesses the interactive memory characterized in that it made such that the MPU is activated by.

【0010】この発明では、制御本体であるパソコン本体側にMPU起動プログラムデータをストアしておき、 [0010] In the present invention, leave the store the MPU start-up program data to the personal computer side, which is the control body,
双方向バスに接続された双方向メモリに対してこの起動プログラムをロードする。 Load the activation program of bidirectional memory connected to the bidirectional bus. ロードタイミングは被制御部側の電源(パワー)が入った後の任意のタイミングである。 Load timing is any timing after entering of the control unit power supply (power).

【0011】起動プログラムロード後にMPUに対して実行指示信号を送出し、これによってMPUのリセットが解除され、このリセット解除に伴ってMPUが双方向メモリをチップセレクトすることによってMPUが起動される。 [0011] sends an execution instruction signal to the MPU after startup program load, which resets the MPU is released by, MPU in accordance with this reset release MPU by chip select bidirectional memory is activated.

【0012】MPUが電源オフや何らかの原因でリセットされたときには直ちにパソコン本体側より起動プログラムの再ロード処理が実行される。 [0012] The MPU is immediately re-load processing of the personal computer side of the start-up program when it is reset by the power is turned off or for some reason are executed.

【0013】起動プログラムがパソコン本体側にストアされているので、起動プログラム格納用のメモリが不要になる他、パソコン本体側のデータを書き換えるだけでプログラムコードの修正が行えるので、その修正や保守が簡単になる。 [0013] Since the start-up program has been stored in the personal computer side, in addition to memory for start-up program storage is not required, because only by rewriting the data of the personal computer side can perform the correction of the program code, is the modification and maintenance It becomes easy.

【0014】 [0014]

【発明の実施の形態】続いて、この発明に係るコンピュータ装置の一実施形態を図面を参照して詳細に説明する。 Following DETAILED DESCRIPTION OF THE INVENTION will be described in detail an embodiment of a computer system according to the present invention with reference to the drawings.

【0015】図1はこの発明の一実施態様であるコンピュータ装置10の要部の系統図を示すものであって、その構成は図6に示した従来例と殆ど同じである。 [0015] Figure 1, there is shown a system diagram of a main part of the computer apparatus 10 which is an embodiment of the present invention, the configuration is almost the same as the conventional example shown in FIG. したがってパソコン本体20とその被制御部30とで構成され、パソコン本体20にはメインCPU22を有し、被制御部30側には各種制御を司るMPU32が設けられており、メインCPU22側にはハードディスク装置やフロッピィーディスク装置などの大容量記憶装置24が内蔵若しくは外付けされている。 Thus is composed of a personal computer 20 and the controlled unit 30 has a main CPU22 to personal computer 20, the controlled unit 30 side and MPU32 responsible for various controls is provided a hard disk in the main CPU22 side mass storage device 24 such as a device or a floppy disk drive is built or external.

【0016】パソコン本体20と被制御部30とは双方向バス26によって接続される。 [0016] The personal computer 20 and the controller 30 are connected by a bidirectional bus 26. 双方向バス26には双方向メモリ36が接続されている。 Bidirectional memory 36 is connected to the bidirectional bus 26. この双方向メモリ3 This bi-directional memory 3
6としては、シャドウRAM、双方向RAMなどを使用することができ、またMPU32がリセットを解除された後に最初にアクセスされるアドレスがこの双方向メモリ36となるように定められる。 The 6, shadow RAM, etc. can be used bi-directional RAM, also address MPU32 is first accessed after being released reset is determined so that the two-way memory 36. そのためMPU32側からチップセレクト信号CSがこの双方向メモリ36に加えられるようになされている。 Therefore the chip select signal CS from the MPU32 side is adapted to be added to the two-way memory 36. MPU32に関連してワーキング用などとして使用されるメモリ(DRAMなど)38が接続される。 (Such as DRAM) memory used as such for working in conjunction with MPU 32 38 is connected.

【0017】上述したようにこの発明ではMPUを起動するための起動プログラムをストアする専用メモリは要らない。 [0017] The only memory I do not need to store a boot program for starting the MPU in this invention as described above.

【0018】この発明では上述した構成に加え、さらにMPU32に対するリセット制御手段40が設けられる。 [0018] In addition to the above-described arrangement in the present invention, the reset control means 40 is provided for further MPU 32. リセット制御手段40は図のようにアンド回路で構成することができ、これには端子42から被制御部30 Reset control means 40 may be constituted by an AND circuit as shown in FIG., The control section 30 from the terminal 42 to
側の電源オン、オフ状態並びにMPUへのリセットスイッチのオン、オフなどを示す状態信号(ローレベルおよびハイレベルからなる信号)SPが供給される他、双方向バス26を介してパソコン本体20側より実行指示信号GOが与えられる。 Side of the power-on, except that the reset switch to the off state and MPU ON, the OFF state signal indicating such (signal from the low level and high level) SP is supplied, the personal computer 20 side through a bidirectional bus 26 more execution instruction signal GO is given.

【0019】実行指示信号GOとは後述するようにMP [0019] As will be described later with the execution instruction signal GO MP
U起動プログラムロード後にハイレベルに反転する信号であり、MPU32に対するリセットおよびリセット解除状態とこれら信号との関係は図2のようになる。 A signal inverted to the high level after the U boot program load, the relationship between the reset and the reset release state and the signals for the MPU32 is as shown in FIG.

【0020】図2から明らかなように状態信号SPがローレベルであるときは、実行指示信号GOに拘わらずM [0020] When the state signal as is clear from FIG. 2 SP is at a low level, regardless of the execution instruction signal GO M
PU32はリセット状態にある。 PU32 is in the reset state. 状態信号SPがハイレベルになると、つまり被制御部30に対する電源が投入されると、実行指示信号GOによってリセット状態が変化する。 When the state signal SP becomes a high level, that is, when power to the controlled unit 30 is turned on, the reset state is changed by the execution instruction signal GO. 図の例では、実行指示信号GOがローレベルであるときはリセット状態を保持し、ハイレベルに反転した段階で始めてリセット解除状態となる。 In the illustrated example, when the execution instruction signal GO is at a low level and holds the reset state, the reset release state beginning at the stage of inverted to a high level. したがってこのリセット解除によってMPU32が起動プログラムによって初期化されたり、アプリケーションプログラムによる実行が行われることになる。 Therefore or initialized by MPU32 startup program by the reset release, so that the execution by the application program is executed.

【0021】そのことをさらに図3を参照して詳細に説明する。 [0021] As it will be described in more detail with reference to Figure 3. まず被制御部30側の要因(電源の状態)によりパソコン本体20側の状態に拘わらずリセット制御手段40の出力がローレベルとなり、MPU32はリセット状態(A状態)となる。 The output of the reset control unit 40 regardless of the state of the personal computer 20 side by the factors of the controller 30 side (power state) becomes the low level first, MPU 32 becomes a reset state (A state).

【0022】これに対してパソコン本体20側ではオペレーションシステム(OS)が起動された状態にあると、Z状態にて記憶装置24から起動プログラムを読み出し、これを双方向メモリ36にロードする。 [0022] In the personal computer main body 20 side is in a state of operating system (OS) is activated contrast, reads the boot program from the storage unit 24 in Z state, to load it into a bidirectional memory 36. ロード終了後実行指示信号GOを送出したのち、MPU32に対する監視モード(Y状態)となる。 After sending the load after completion of execution instruction signal GO, the monitoring mode (Y state) for MPU 32.

【0023】MPU側では実行指示信号GOがハイレベルに反転すると同時に双方向メモリ36から起動プログラムをリードし(B状態)、起動プログラムにしたがった処理が行われる(C状態)。 [0023] In MPU side reads the boot program from the bidirectional memory 36 simultaneously perform instruction signal GO is inverted to the high level (B state), the process in accordance with the boot program is executed (C state).

【0024】MPU32の動作状態はCPU22によって監視されているから(Y状態)、MPU32がリセット状態になってA状態に遷移したときでも、実行指示信号GOをローレベルにすることによって、起動プログラムを再ロードしてMPU32を再度起動させることができる。 [0024] Since MPU32 operating state of being monitored by the CPU 22 (Y state), even when a transition to the A state MPU32 is in the reset state, by an execution instruction signal GO to the low level, the boot program it is possible to start the MPU32 reload again.

【0025】上述したCPU22の状態遷移、MPU3 [0025] The state transition of the above-mentioned CPU22, MPU3
2の状態遷移、さらには起動プログラムなどの全ては記憶装置24にプログラムコードとして記憶されるようになっているので、このプログラムコードを検証するだけでMPU32側の保守などを実行できる。 Second state transition, the more all such boot program is configured to be stored as a program code in the storage device 24, only verifies the program code can be executed and MPU32 side maintenance.

【0026】図4および図5はそれぞれ図3の状態遷移をフローチャート化したものである。 [0026] Figures 4 and 5 is obtained by the flow chart of the state transition of FIG. 3, respectively. 図4はパソコン本体20側の処理動作の一例であって、パソコン本体20 Figure 4 is an example of a processing operation of the personal computer 20 side, the personal computer 20
に対する電源を投入し、OSが起動されてからユーザがMPU制御監視用アプリケーションプログラムを実行するまでは(X状態)、CPU22はMPU32を監視したり、起動プログラムのロード処理は行われない(ステップ51)。 Power on for, from OS is started until the user executes an application program for MPU control monitoring (X state), CPU 22 is to monitor the MPU 32, is not performed loading process launchers (Step 51 ).

【0027】MPU制御監視用アプリケーションプログラムが起動されると、MPUの状態通知を監視する。 [0027] MPU control monitoring application program is activated, to monitor the status notification MPU. 状態通知用のデータ(フラグ)はMPU32が動作中は更新され続けるので、データの更新がないときにはそのときのデータ内容によってMPU32側が動作していないと判断することができる(ステップ52)。 Since the data for status notification (flag) is MPU32 is during operation continues to be updated, it can be determined that the data content at that time MPU32 side not operating when there is no update data (step 52). したがってこのときには実行指示信号GOがローレベルとなり、実行指示の解除処理が行われる(ステップ53)。 Therefore this time execution instruction signal GO becomes low level, the cancellation processing of the execution instruction is performed (step 53).

【0028】その後、記憶装置24よりリードしたMP [0028] After that, took the lead from the storage unit 24 MP
U用起動プログラム(ブートプログラム)が双方向メモリ36にロードされる(ステップ54)。 U startup program (boot program) is loaded into the bi-directional memory 36 (step 54). この状態は上述したZ状態である。 This condition is a Z state described above. プログラムロード後に実行指示信号GOはハイレベルに反転し、以後MPU32の監視(Y状態)が継続される(ステップ55)。 Execution instruction signal GO after program load is inverted to a high level, monitoring subsequent MPU 32 (Y state) is continued (step 55). したがってリセットなどによってMPU32側が動作していないときは、起動プログラムが再度自動的にロードされてMP Thus when the MPU32 side by a reset is not running, start the program is automatically reloaded MP
U32に対する起動処理が行われることになる。 So that the startup process for the U32 is performed.

【0029】図5はMPU32側の処理動作の一例であって、状態信号SPがローレベルの状態(ステップ6 FIG. 5 is an example of a processing operation of the MPU32 side, the state signal SP is at a low level state (Step 6
1)でMPU32のリセット信号がローになり、次のM Reset signal of MPU32 is low at 1), the next M
PU32に対するリセット信号がハイレベル「H」かどうかを判断する状態(ステップ62)になり、リセット信号がハイレベルに反転したときにはMPU32は双方向メモリ36上のMPU用起動プログラムにより起動初期化されると共に、双方向メモリ36にロードされたアプリケーション用プログラムが実行される(B状態:ステップ63)。 Reset signal for PU32 is ready (step 62) to determine if the high level "H", MPU 32 is activated initialized by MPU startup program on a bidirectional memory 36 when the reset signal is inverted to a high level together, program application loaded in the bidirectional memory 36 is performed (B condition: step 63).

【0030】アプリケーションソフトの実行中はステップ64でMPU32の動作状態が監視され、何らかの原因でMPU32がリセットされたり、他の原因でエラーが発生したようなときにはステップ62に遷移してリセット解除状態モードになるのを待つ。 [0030] During application software execution is monitored operating state at the step 64 MPU 32, or MPU 32 is reset for some reason, a transition to the reset release state mode to step 62 when such errors occur in the other causes wait consisting of the to.

【0031】アプリケーションソフトの実行中リセットされたり、エラーの発生がないときには、MPU監視のためにCPU22が使用する状態通知用データ(フラグ)が更新され続ける(ステップ65)。 [0031] or is running reset application software, when there is no occurrence of an error, the state notification data CPU22 uses for MPU monitoring (flag) continues to be updated (step 65). データの更新がないと直ちに図4ステップ54に遷移することになる。 As soon as there is no update data it will transition in FIG step 54.

【0032】上述した実施態様では、制御本体20としてパソコン本体を例示したが、これに準じた構成を採り、メインCPUと大容量記憶装置を有するものであれば、特にパソコン本体に限られるものではなく、また被制御部30としてもこの制御本体20に接続される子制御機器や子制御基板であってもよい。 [0032] In the above-described embodiment has been described by way of the personal computer as the main control 20, take the configuration analogous thereto, as long as it has a main CPU and a mass storage device, it is particularly limited to PC without, or may be a child control device or child control board connected to the control body 20 as a controlled unit 30.

【0033】 [0033]

【発明の効果】以上説明したようにこの発明では制御本体と被制御部とを双方向バスで接続すると共に、MPU With in this invention, as described above, according to the present invention for connecting the control body and the control unit in the bi-directional bus, MPU
の他に制御本体側からもアクセスできる双方向メモリを設け、MPUのリセット時制御本体側から上記双方向メモリにMPU起動プログラムデータがロードされるようにしたものである。 In addition to the two-way memory is provided that can be accessed from the main control side, MPU boot program data in the bidirectional memory from the reset control main body of the MPU is that to be loaded.

【0034】これによれば、起動プログラム用の専用のメモリを被制御部側に設ける必要がなくなるため、起動プログラムの修正や保守は全て制御本体側で処理できるから、起動プログラムコードの修正や保守が極めて容易になる。 According to this, since it is unnecessary to provide a dedicated memory for starting the program to the controlled side, since modifications launcher and maintenance can be processed on all the control main body, modification and maintenance of boot program code but it becomes extremely easy. 制御本体側で被制御部側を監視するだけで、双方向メモリに起動プログラムを再度ロードできるようになる。 In the control body only monitors the controlled side, it becomes possible to re-load a boot program bidirectionally memory.

【0035】また起動プログラムは制御本体側の記憶装置に格納できるから、専用メモリが不要になり、結果として専用メモリを交換する作業を全廃できる。 Further launcher because can be stored in the storage device of the control body, only memory becomes unnecessary, thereby eliminated the task of replacing a dedicated memory as a result. したがって、専用メモリのトレンド(大容量化、パッケージ変更、生産中止)には全く左右されないで済むなどの特徴を有する。 Therefore, a trend only memory (large capacity, package change, discontinued) features such need not be completely independent of the.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明に係るコンピュータ装置の一実施態様を示す要部の系統図である。 1 is a system diagram of a main part showing one embodiment of a computer system according to the present invention.

【図2】MPUのリセット状態を示す図である。 2 is a diagram illustrating the reset state of the MPU.

【図3】状態遷移を示す図である。 3 is a diagram showing a state transition.

【図4】パソコン本体側の処理動作例を示すフローチャートである。 4 is a flowchart illustrating a processing operation example of the personal computer side.

【図5】MPU側の処理動作例を示すフローチャートである。 5 is a flowchart illustrating a processing operation example of the MPU side.

【図6】従来のコンピュータ装置の一例を示す系統図である。 6 is a system diagram showing an example of a conventional computer device.

【符号の説明】 DESCRIPTION OF SYMBOLS

20・・・パソコン本体、22・・・メインCPU、2 20 --- PC body, 22 ... main CPU, 2
4・・・記録装置、26・・・双方向バス、30・・・ 4 ... recording device, 26 ... bi-directional bus, 30 ...
被制御部、32・・・MPU、36・・・双方向RAM The control unit, 32 ··· MPU, 36 ··· bidirectional RAM

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 メインCPUを有する制御本体に対し、 To 1. A control body having a main CPU,
    この制御本体に接続されるMPUを有した被制御部が設けられ、 制御本体と被制御部とは双方向バスで接続されると共に、上記MPUの他に上記制御本体側からもアクセスできる双方向メモリが設けられ、 上記MPUのリセット時上記制御本体側から上記双方向メモリにMPU起動プログラムデータがロードされるようになされ、 上記MPUが上記双方向メモリをアクセスすることによって上記MPUが起動されるようになされたことを特徴とするコンピュータ装置。 The main control controlled unit having an MPU is connected is provided on the control body and with the controlled unit are connected by bi-directional bus, a bidirectional that can be accessed from another on the control body side of the MPU memory is provided, MPU boot program data in the bidirectional memory from reset the control body side of the MPU is adapted to be loaded, the MPU is activated by the MPU accesses the interactive memory computer apparatus characterized by made the like.
  2. 【請求項2】 上記双方向メモリにMPU起動プログラムデータをロードした後で実行指示信号を反転することによって、上記MPUのリセットを解除するようにしたことを特徴とする請求項1記載のコンピュータ装置。 By wherein inverting the execution instruction signal after loading the MPU boot program data in the bidirectional memory, the computer system according to claim 1, characterized in that so as to cancel the reset of the MPU .
  3. 【請求項3】 上記MPUのリセット端子側には、被制御部の電源オンオフ状態を示す状態信号と上記実行指示信号とが供給され、 上記状態信号と実行指示信号とのそれぞれがハイレベルであるとき、上記MPUのリセットが解除されるようになされたことを特徴とする請求項1記載のコンピュータ装置。 To 3. A reset terminal side of the MPU is supplied with the state signal and the execution instruction signal indicating the power-off state of the control unit, each of the said state signal and the execution instruction signal is at the high level when computer system of claim 1, wherein the resetting of the MPU is adapted to be released.
  4. 【請求項4】 上記双方向メモリは、上記制御本体側からのアプリケーションプログラムデータをロードするためのメモリとしても使用されるようになされたことを特徴とする請求項1記載のコンピュータ装置。 Wherein the bidirectional memory, the computer system according to claim 1, characterized in that is adapted to be used also as a memory for loading the application program data from the control body.
JP8981396A 1996-04-11 1996-04-11 Computer system Pending JPH09282168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8981396A JPH09282168A (en) 1996-04-11 1996-04-11 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8981396A JPH09282168A (en) 1996-04-11 1996-04-11 Computer system

Publications (1)

Publication Number Publication Date
JPH09282168A true true JPH09282168A (en) 1997-10-31

Family

ID=13981183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8981396A Pending JPH09282168A (en) 1996-04-11 1996-04-11 Computer system

Country Status (1)

Country Link
JP (1) JPH09282168A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531284A (en) * 2010-04-19 2013-08-01 アップル インコーポレイテッド Secure boot and configuration subsystems from non-local storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531284A (en) * 2010-04-19 2013-08-01 アップル インコーポレイテッド Secure boot and configuration subsystems from non-local storage

Similar Documents

Publication Publication Date Title
US5974528A (en) Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory
US6170043B1 (en) Method for controlling an optic disk
US5805882A (en) Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
EP0658843A1 (en) Method for hibernation file creation
US4626986A (en) Processor having plural initial loading programs for loading different operating systems
US20040064606A1 (en) Memory system allowing fast operation of processor while using flash memory incapable of random access
US5410707A (en) Bootstrap loading from external memory including disabling a reset from a keyboard controller while an operating system load signal is active
JPH0528039A (en) Storage device
JPH09282169A (en) Input/output data managing system
JPH05242057A (en) Method for starting multi-processor system
US20060047938A1 (en) Method and apparatus to initialize CPU
US5961611A (en) Automatic option setting circuit
US6615329B2 (en) Memory access control system, apparatus, and method
US5574943A (en) Gate-A20 and CPU reset circuit for mircroprocessor-based computer system
JPH11149376A (en) Boot loader circuit
JP2005157528A (en) Memory device
US4947478A (en) Switching control system for multipersonality computer system
US20020078339A1 (en) Booting system and booting method for an assistant operation system
US6321332B1 (en) Flexible control of access to basic input/output system memory
US20040250057A1 (en) Startup system and method using boot code
US20100169546A1 (en) Flash memory access circuit
JP2005149225A (en) Computer system and starting method for the same
JP2002259130A (en) Information processing system and is start control method
CN101201770A (en) Method and system for storing important information before system collapse
US20030101312A1 (en) Machine state storage apparatus and method