JPH09230388A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH09230388A
JPH09230388A JP9057211A JP5721197A JPH09230388A JP H09230388 A JPH09230388 A JP H09230388A JP 9057211 A JP9057211 A JP 9057211A JP 5721197 A JP5721197 A JP 5721197A JP H09230388 A JPH09230388 A JP H09230388A
Authority
JP
Japan
Prior art keywords
pixel
electrode
signal line
liquid crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9057211A
Other languages
Japanese (ja)
Inventor
Sakae Someya
栄 染谷
Ryuzo Nashimoto
柳三 梨本
Hiroshi Suzuki
弘史 鈴木
Katsuhiko Shoda
克彦 鎗田
Shinji Matsumoto
伸二 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9057211A priority Critical patent/JPH09230388A/en
Publication of JPH09230388A publication Critical patent/JPH09230388A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the spot defects of the liquid crystal display section of a liquid crystal display device of an active matrix system of which the color filters are composed of the triangles structures of R, G, B. SOLUTION: This device is provided with pixel electrodes ITO in a plurality of regions enclosed by a plurality of scanning signal lines GL and video signal lines DL and has the color filters formed with filters of prescribed colors in the position facing the respective pixel electrodes ITO by shifting the pixel electrodes ITO of the adjacent rows in the direction where the scanning signal lines GL extend by bending the video signal lines DL. In such a case, capacitance elements are formed by superposing the upper electrodes electrically connected to the pixel electrodes ITO and the lower electrodes electrically connected to the scanning signal lines GL of the rows adjacent to the pixel electrodes ITO. The parts where the upper electrodes of these capacitance elements ride over the differences in the level of the lower electrodes are provided with conductive films g, d.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、液晶表示装置、特
に、薄膜トランジスタ及び画素電極で画素を構成するア
クティブ・マトリックス方式の液晶表示装置に適用して
有効な技術に関するものである。 【0002】 【従来の技術】アクティブ・マトリックス方式の液晶表
示装置は、マトリックス状に複数の画素が配置された液
晶表示部を有している。液晶表示部の各画素は、隣接す
る2本の走査信号線(ゲート信号線)と隣接する2本の
映像信号線(ドレイン信号線)との交差領域内に配置さ
れている。走査信号線は、列方向(水平方向)に延在
し、行方向に複数本配置されている。映像信号線は、走
査信号線と交差する行方向(垂直方向)に延在し、列方
向に複数本配置されている。 【0003】前記画素は、主に、液晶、この液晶を介在
させて配置された透明画素電極及び共通透明画素電極、
薄膜トランジスタ(TFT)で構成されている。透明画
素電極、薄膜トランジスタの夫々は、画素毎に設けられ
ている。透明画素電極は、薄膜トランジスタのソース電
極に接続されている。薄膜トランジスタのドレイン電極
は前記映像信号線に接続され、ゲート電極は前記走査信
号線に接続されている。 【0004】なお、液晶表示装置については、例えば、
日経マグロウヒル社発行,日経エレクトロニクス,19
86年12月15日号,pp.193〜200に記載さ
れている。 【0005】また、カラーフィルタをRGBのトライア
ングル構造で構成する点の公知例には特開昭60-218626
号公報(先行技術1)がある。しかし先行技術1には、
本発明の画素電極と隣接する走査信号線との間で保持容
量素子を構成する点の記載はない。 【0006】また、画素電極の一部が保持容量素子の一
方の電極が形成する段差を乗り越える部分に導電膜を設
ける先出願には特開昭62-152157号(先行技術2)及び
特開昭62-204568号(先行技術3)公報がある。しか
し、先行技術2及び先行技術3の何れにも映像信号線を
折り曲げて隣り合う行の画素電極を走査信号線が延在す
る方向にずらして配置する構成の記載はない。 【0007】従って従来の技術では、カラーフィルタを
RGBのトライアングル構造で構成する液晶表示装置に
おいて、画面欠陥不良の発生を防止することは十分では
なかった。 【0008】 【発明が解決しようとする課題】前述の液晶表示装置に
おいては、カラーフィルタの各色フィルタの配置が画素
の配列により規定されるので、大きいサイズの画素の配
列によっては、最適な混色を生じる各色フィルタの配置
がなされず、カラー画像の解像度が低下するという問題
を生じた。 【0009】また、この種の液晶表示装置においては、
薄膜トランジスタや容量素子は絶縁膜や導電膜の積層体
で形成されるが、たとえば容量素子の下電極の上を上電
極が乗り越える場合や、薄膜トランジスタのゲート電極
の上をソース、ドレイン電極が乗り越える場合は、前記
下電極や、前記ゲート電極の形成する段差部において、
前記上電極や、ソース、ドレイン電極が断線し、対応す
る画素が動作不良を起こし、所謂点欠陥不良を生じる。 【0010】本発明の目的は、液晶表示装置において、
液晶表示部の画素が不良となる点欠陥を低減することが
可能な技術を提供することにある。 【0011】本発明の他の目的は、カラー液晶表示装置
において、カラー画像の解像度を向上することが可能な
技術を提供することにある。 【0012】本発明の他の目的は、液晶表示装置におい
て、液晶表示部の点欠陥を低減すると共に、液晶表示部
の点欠陥或は線欠陥の発生する確率を低減することが可
能な技術を提供することにある。 【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。 【0014】 【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 【0015】液晶表示装置において、各行毎に設けられ
た複数の走査信号線と各列毎に設けられた複数の映像信
号線が交差し、前記複数の走査信号線と映像信号線で囲
まれる複数の領域にそれぞれ画素電極が設けられ、前記
映像信号線を折り曲げることにより隣り合う行の画素電
極を前記走査信号線が延在する方向にずらして配置し、
各画素電極に対向する位置に所定色のフィルタが形成さ
れたカラーフィルタを有し、画素電極とこの画素電極に
信号を供給する映像信号線の間に前記画素電極を選択す
る薄膜トランジスタを設け、前記画素電極の一部とこの
画素電極に隣接する行の走査信号線に電気的に接続され
る電極を重ね合わせて容量素子を形成し、前記画素電極
の一部が前記走査信号線に電気的に接続される電極によ
り形成される段差を乗り越える部分に第3の導電膜を設
けることを特徴とするものである。 【0016】上述した手段によれば、前段の画素列の画
素がそれと同一色フィルタで形成される次段の画素列の
画素と1.5画素間隔離隔させることができ、カラーフ
ィルタをRGBのトライアングル構造で構成することが
できるので、各色の混色を最適にし、カラー画像の解像
度を向上することができる。 【0017】また、前記保持容量素子の一方の電極(上
電極)に重なって導電膜を設け、該導電膜は平面的に前
記一方の電極が前記他方の電極(下電極)により形成さ
れる段差を乗り越える領域に島状に設けるので、一体に
形成された前記一方の電極と画素電極が、前記他方の電
極が形成する段差部分で、接続不良を起こした場合で
も、前記導電膜により電気的に接続されるので、断線す
ることはない。 【0018】以下、本発明の構成について、アクティブ
・マトリックス方式のカラー液晶表示装置に本発明を適
用した一実施例とともに説明する。 【0019】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰返
しの説明は省略する。 【0020】 【発明の実施の形態】 (実施例I)本発明の実施例Iであるアクティブ・マト
リックス方式のカラー液晶表示装置の液晶表示部の一画
素を図1(要部平面図)で示し、図1のII−II切断線で
切った断面を図2で示す。また、図3(要部平面図)に
は、図1に示す画素を複数配置した液晶表示部の要部を
示す。 【0021】図1乃至図3に示すように、液晶表示装置
は、下部透明ガラス基板SUB1の内側(液晶側)の表
面上に、薄膜トランジスタTFT及び透明画素電極IT
Oを有する画素が構成されている。下部透明ガラス基板
SUB1は、例えば、1.1[mm]程度の厚さで構成
されている。 【0022】各画素は、隣接する2本の走査信号線(ゲ
ート信号線又は水平信号線)GLと、隣接する2本の映
像信号線(ドレイン信号線又は垂直信号線)DLとの交
差領域内(4本の信号線で囲まれた領域内)に配置され
ている。走査信号線GLは、図1及び図3に示すよう
に、列方向に延在し、行方向に複数本配置されている。
映像信号線DLは、行方向に延在し、列方向に複数本配
置されている。 【0023】各画素の薄膜トランジスタTFTは、画素
内において3つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1、TFT2及びTF
T3で構成されている。薄膜トランジスタTFT1〜T
FT3の夫々は、実質的に同一サイズで構成されてい
る。この分割された薄膜トランジスタTFT1〜TFT
3の夫々は、主に、ゲート電極GT、絶縁膜GI、i型
半導体層AS、一対のソース電極SD1及びドレイン電
極SD2で構成されている。 【0024】前記ゲート電極GTは、図4(所定の製造
工程における要部平面図)に詳細に示すように、走査信
号線GLから行方向(図1及び図4において下方向)に
突出するように構成されている。つまり、ゲート電極G
Tは、映像信号線DLと実質的に平行に延在するように
構成されている。ゲート電極GTは、薄膜トランジスタ
TFT1〜TFT3の夫々の形成領域まで突出するよう
に構成されている。薄膜トランジスタTFT1〜TFT
3の夫々のゲート電極GTは、一体に(共通電極とし
て)構成されており、同一の走査信号線GLに接続され
ている。ゲート電極GTは、薄膜トランジスタTFTの
形成領域において段差形状をなるべく成長させないよう
に、単層の第1導電膜g1で構成する。第1導電膜g1
は、例えばスパッタで形成されたクロム(Cr)膜を用
い、1000[Å]程度の膜厚で形成する。 【0025】前記走査信号線GLは、第1導電膜g1及
びその上部に設けられた第2導電膜g2からなる複合膜
で構成されている。この走査信号線GLの第1導電膜g
1は、前記ゲート電極GTの第1導電膜g1と同一製造
工程で形成され、かつ一体に構成されている。第2導電
膜g2は、例えば、スパッタで形成されたアルミニウム
(Al)膜を用い、2000〜4000[Å]程度の膜
厚で形成する。第2導電膜g2は、走査信号線GLそれ
自体の抵抗値を大幅に低減させ、これによって信号伝達
速度(画素の選択速度)の高速化を図ることができるよ
うに構成されている。 【0026】また、走査信号線GLは、第1導電膜g1
の幅寸法に比べて第2導電膜g2の幅寸法を小さく構成
している。すなわち、走査信号線GLは、その側壁の段
差形状を緩和することができるので、その上層の絶縁膜
GIの表面を平坦化できるように構成されている。 【0027】絶縁膜GIは、薄膜トランジスタTFT1
〜TFT3の夫々のゲート絶縁膜として使用される。絶
縁膜GIは、ゲート電極GT及び走査信号線GLの上層
に形成されている。絶縁膜GIは、例えば、プラズマC
VDで形成された窒化珪素膜を用い、3000[Å]程
度の膜厚で形成する。この場合、膜膜トランジスタTF
T1〜TFT3のゲート電極GTおよび走査信号線GL
の上述した構成によって、絶縁膜GIの表面は、薄膜ト
ランジスタTFT1〜TFT3の夫々の形成領域、及び
走査信号線GL形成領域において平坦化されて構成され
ることになる。 【0028】i型半導体層ASは、図5(所定の製造工
程における要部平面図)で詳細に示すように、複数に分
割された薄膜トランジスタTFT1〜TFT3の夫々の
チャネル形成領域として使用される。複数に分割された
薄膜トランジスタTFT1〜TFT3の夫々のi型半導
体層ASは、画素内において一体に構成されている。す
なわち、画素の分割された複数の薄膜トランジスタTF
T1〜TFT3の夫々は、1つの(共通の)i型半導体
層ASの島領域で構成されている。i型半導体層AS
は、アモールファスシリコン膜又は多結晶シリコン膜で
形成し、200〜3000[Å]程度の膜厚で形成す
る。 【0029】このように、画素の複数に分割された薄膜
トランジスタTFT1〜TFT3の夫々のi型半導体層
ASを一体に構成することにより、薄膜トランジスタT
FT1〜TFT3の夫々に共通のドレイン電極SD2が
i型半導体層AS(実際には第1導電膜g1の膜厚とi
型半導体層ASの膜厚とを加算した膜厚に相当する段
差)をドレイン電極SD2側からi型半導体層AS側に
向って1度乗り越えるだけなので、異物の混入や断線に
起因する点欠陥の発生する確率を低減することができ
る。つまり、ドレイン電極SD2がi型半導体層ASの
段差を乗り越える際に、画素内に発生する点欠陥が3分
の1に低減できる。 【0030】また、本実施例Iのレイアウトと異なる
が、i型半導体層ASを映像信号線DLが直接乗り越
え、この乗り越えた部分の映像信号線DLをドレイン電
極SD2として構成する場合、映像信号線DL(ドレイ
ン電極SD2)がi型半導体層ASを乗り越える際の断
線に起因する線欠陥の発生する確率を低減することがで
きる。つまり、画素の複数に分割された薄膜トランジス
タTFT1〜TFT3の夫々のi型半導体ASを一体に
構成することにより、映像信号線DL(ドレイン電極S
D2)がi型半導体層ASを1度だけしか乗り越えない
ためである(実際には、乗り始めと乗り終わりの2度で
ある)。 【0031】前記i型半導体層ASは、図1及び図5に
詳細に示すように、走査信号線GLと映像信号線DLと
の交差部(クロスオーバ部)の両者間まで延在させて設
けられている。この延在させたi型半導体層ASは、交
差部における走査信号線GLと映像信号線DLとの短絡
を低減するように構成されている。 【0032】画素の複数に分割された薄膜トランジスタ
TFT1〜TFT3の夫々のソース電極SD1とドレイ
ン電極SD2とは、図1、図2及び図6(所定の製造工
程における要部平面図)で詳細に示すように、i型半導
体層AS上に夫々離隔して設けられている。ソース電極
SD1、ドレイン電極SD2の夫々は、回路のバイアス
極性が変ると、動作上、ソースとドレインが入れ替わる
ように構成されている。つまり、薄膜トランジスタTF
Tは、FETと同様に双方向性である。 【0033】ソース電極SD1、ドレイン電極SD2の
夫々は、i型半導体層ASに接触する下層側から、第1
導電膜d1、第2導電膜d2、第3導電膜d3を順次重
ね合わせて構成されている。ソース電極SD1の第1導
電膜d1、第2導電膜d2及び第3導電膜d3は、ドレ
イン電極SD2のそれと同一製造工程で形成される。 【0034】第1導電膜d1は、スパッタで形成したク
ロム膜を用い、500〜1000[Å]の膜厚(本実施
例では、600[Å]程度の膜厚)で形成する。クロム
膜は、膜厚を厚く形成するとストレスが大きくなるの
で、2000[Å]程度の膜厚を越えない範囲で形成す
る。クロム膜は、i型半導体層ASとの接触が良好であ
る。クロム膜は、後述する第2導電膜d2のアルミニウ
ムがi型半導体層ASに拡散することを防止する、所謂
バリア層を構成する。第1導電膜d1としては、クロム
膜の他に、高融点金属(Mo,Ti,Ta,W)膜、高
融点金属シリサイド(MoSi2,TiSi2,TaSi
2,WSi2)膜で形成してもよい。 【0035】第2導電膜d2は、スパッタで形成したア
ルミニウム膜を用い、3000〜4000[Å]の膜厚
(本実施例では、3000[Å]程度の膜厚)で形成す
る。アルミニウム膜は、クロム膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極S
D1、ドレイン電極SD2及び映像信号線DLの抵抗値
を低減するように構成されている。つまり、第2導電膜
d2は、薄膜トランジスタTFTの動作速度の高速化、
及び映像信号線DLの信号伝達速度の高速化を図ること
ができるように構成されている。第2導電膜d2として
は、アルミニウム膜の他に、シリコン(Si)や銅(C
u)を添加物として含有させたアルミニウム膜で形成し
てもよい。 【0036】第3導電膜d3は、スパッタで形成された
透明導電膜(ITO:ネサ膜)を用い、1000〜20
00[Å]の膜厚(本実施例では、1200[Å]程度
の膜厚)で形成する。この第3導電膜d3は、ソース電
極SD1、ドレイン電極SD2及び映像信号線DLを構
成すると共に、透明画素電極ITOを構成するようにな
っている。 【0037】ソース電極SD1の第1導電膜d1、ドレ
イン電極SD2の第1導電膜d1の夫々は、上層の第2
導電膜d2及び第3導電膜d3に比べてチャネル形成領
域側を大きいサイズで構成している。つまり、第1導電
膜d1は、第1導電膜d1と第2導電膜d2及び第3導
電膜d3との間の製造工程におけるマスク合せずれが生
じても、第2導電膜d2及び第3導電膜d3に比べて大
きいサイズ(第1導電膜d1〜第3導電膜d3の夫々の
チャンネル形成領域側がオンザラインでもよい)になる
ように構成されている。ソース電極SD1の第1導電膜
d1、ドレイン電極SD2の第1導電膜d1の夫々は、
薄膜トランジスタTFTのゲート長Lを規定するように
構成されている。 【0038】このように、画素の複数に分割された薄膜
トランジスタTFT1〜TFT3において、ソース電極
SD1、ドレイン電極SD2の夫々の第1導電膜d1の
チャネル形成領域側を第2導電膜d2及び第3導電膜d
3に比べて大きいサイズで構成することにより、ソース
電極SD1,ドレイン電極SD2の夫々の第1導電膜d
1間の寸法で、薄膜トランジスタTFTのゲート長Lを
規定することができる。第1導電膜d1間の離隔寸法
(ゲート長L)は、加工精度(パターンニング精度)で
規定することができるので、薄膜トランジスタTFT1
〜TFT3の夫々のゲート長Lを均一にすることができ
る。 【0039】ソース電極SD1は、前記のように、透明
画素電極ITOに接続されている。ソース電極SD1
は、i型半導体層ASの段差形状(第1導電膜glの膜
厚とi型半導体層ASの膜厚とを加算した膜厚に相当す
る段差)に沿って構成されている。具体的には、ソース
電極SD1は、i型半導体層ASの段差形状に沿って形
成された第1導電膜d1と、この第1導電膜d1の上部
にそれに比べて透明画素電極ITOと接続される側を小
さいサイズで形成した第2導電膜d2と、この第2導電
膜から露出する第1導電膜d1に接続された第3導電膜
d3とで構成されている。ソース電極SD1の第1導電
膜d1は、i型半導体層ASとの接着性が良好であり、
かつ、主に第2導電膜d2からの拡散物に対するバリア
層として構成されている。ソース電極SD1の第2導電
膜d2は、第1導電膜d1のクロム膜がストレスの増大
から厚く形成できず、i型半導体層ASの段差形状を乗
り越えられないので、このi型半導体層ASを乗り越え
るために構成されている。 【0040】つまり、第2導電膜d2は、厚く形成する
ことでステップカバレッジを向上している。第2導電膜
d2は、厚く形成できるので、ソース電極SD1の抵抗
値(ドレイン電極SD2や映像信号線DLについても同
様)の低減に大きく寄与している。第3導電膜d3は、
第2導電膜d2のi型半導体層ASに起因する段差形状
を乗り越えることができないので、第2導電膜d2のサ
イズを小さくすることで露出する第1導電膜d1に接続
するように構成されている。第1導電膜d1と第3導電
膜d3とは、接着性が良好であるばかりか、両者間の接
続部の段差形状が小さいので、確実に接続することがで
きる。 【0041】このように、薄膜トランジスタTFTのソ
ース電極SD1を、少なくとも、i型半導体層ASに沿
って形成されたバリア層としての第1導電膜d1と、こ
の第1導電膜d1の上部に形成された、第1導電膜に比
べて比抵抗値が小さく、かつ第1導電膜に比べて小さい
サイズの第2導電膜d2とで構成し、この第2導電膜d
2から露出する第1導電膜d1に透明画素電極ITOで
ある第3導電膜d3を接続することにより、薄膜トラン
ジスタTFTと透明画素電極ITOとを確実に接続する
ことができるので、点欠陥を低減することができる。し
かも、ソース電極SD1は、第1導電膜d1によるバリ
ア効果で、抵抗値の小さい第2導電膜d2(アルミニウ
ム膜)を用いることができるので、抵抗値を低減するこ
とができる。 【0042】ドレイン電極SD2は、映像信号線DLと
一体に構成されており、同一製造工程で形成されてい
る。ドレイン電極SD2は、映像信号線DLと交差する
列方向に突出したL字形状で構成されている。つまり、
画素の複数に分割された薄膜トランジスタTFT1〜T
FT3の夫々のドレイン電極SD2は、同一の映像信号
線DLに接続されている。 【0043】前記透明画素電極ITOは、各画素毎に設
けられており、液晶表示部の画素電極の一方を構成す
る。透明画素電極ITOは、画素の複数に分割された薄
膜トランジスタTFT1〜TFT3の夫々に対応して3
つの透明画素電極(分割透明画素電極)ITO1、IT
O2及びITO3に分割されている。透明画素電極IT
O1は、薄膜トランジスタTFT1のソース電極SD1
に接続されている。透明画素電極ITO2は、薄膜トラ
ンジスタTFT2のソース電極SD1に接続されてい
る。透明画素電極ITO3は、薄膜トランジスタTFT
3のソース電極SD1に接続されている。 【0044】透明画素電極ITO1〜ITO3の夫々
は、薄膜トランジスタTFT1〜TFT3の夫々と同様
に、実質的に同一サイズで構成されている。透明画素電
極ITO1〜ITO3の夫々は、薄膜トランジスタTF
T1〜TFT3の夫々のi型半導体層ASを一体に構成
してあるので、L字形状で構成している。 【0045】このように、隣接する2本の走査信号線G
Lと隣接する2本の映像信号線DLとの交差領域内に配
置された画素の薄膜トランジスタTFTを複数の薄膜ト
ランジスタTFT1〜TFT3に分割し、この複数に分
割された薄膜トランジスタTFT1〜TFT3の夫々に
複数に分割した透明画素電極ITO1〜ITO3の夫々
を接続することにより、画素の分割された一部分(例え
ば、TFT1)が点欠陥になるだけで、画素の全体とし
ては点欠陥でなくなる(TFT2及びTFT3が点欠陥
でない)ので、画素それ自体の点欠陥を低減することが
できる。 【0046】また、前記画素の分割された一部の点欠陥
は、画素の全体の面積に比べて小さい(本実施例の場
合、画素の3分の1の面積)ので、前記点欠陥を見にく
くし、画素それ自体の点欠陥の認識を困難にすることが
できる。 【0047】また、前記画素の分割された透明画素電極
ITO1〜ITO3の夫々を実質的に同一サイズで構成
することにより、画素内の点欠陥の面積を均一にするこ
とができる。 【0048】また、前記画素の分割された透明画素電極
ITO1〜ITO3の夫々を実質的に同一サイズで構成
することにより、透明画素電極ITO1〜ITO3の夫
々の容量と、この透明画素電極ITO1〜ITO3の夫
々に付加されるゲート電極GTとの重ね合せで生じる容
量とを均一にすることができる。つまり、透明画素電極
ITO1〜ITO3の夫々の容量を均一にすることがで
きるので、液晶LDの液晶分子に直流成分が印加される
ことを防止し、液晶分子の劣化を防止することができ
る。 【0049】薄膜トランジスタTFT及び透明画素電極
ITO上には、保護膜PSV1が設けられている。保護
膜PSV1は、主に、薄膜トランジスタTFTを湿気等
から保護するために形成されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜PSV1は、例
えば、プラズマCVDで形成した酸化珪素膜や窒化珪素
膜で形成されており、8000[Å]程度の膜厚で形成
する。 【0050】薄膜トランジスタTFT上の保護膜PSV
1の上部には、外部光がチャネル形成領域として使用さ
れるi型半導体層ASに入射されないように、遮蔽膜L
Sが設けられている。図1に示すように、遮蔽膜LS
は、点線で囲まれた領域内に構成されている。遮蔽膜L
Sは、光に対する遮蔽性が高い、例えば、アルミニウム
膜やクロム膜等で形成されており、スパッタで1000
[Å]程度の膜厚に形成する。 【0051】薄膜トランジスタTFTは、ゲート電極G
Tに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように構成されている。つま
り、薄膜トランジスタTFTは、透明画素電極ITOに
印加される電圧を制御するように構成されている。 【0052】液晶LCは、下部透明ガラス基板SUB1
と上部透明ガラス基板SUB2との間に形成された空間
内に、液晶分子の向きを設定する下部配向膜ORI1及
び上部配向膜ORI2に規定され、封入されている。 【0053】下部配向膜ORI1は、下部透明ガラス基
板SUB1側の保護膜PSV1の上部に形成される。 【0054】上部透明ガラス基板SUB2の内側(液晶
側)の表面には、カラーフィルタFIL、保護膜PSV
2、共通透明画素電極ITO及び前記上部配向膜ORI
2が順次積層して設けられている。 【0055】前記共通透明画素電極ITOは、下部透明
ガラス基板SUB1側に画素毎に設けられた透明画素電
極ITOに対向し、隣接する他の共通透明画素電極IT
Oと一体に構成されている。 【0056】カラーフィルタFILは、アクリル樹脂等
の樹脂材料で形成される染色基材に染料を着色して構成
されている。カラーフィルタFILは、画素に対向する
位置に各画素毎に構成され、染め分けられている。すな
わち、カラーフィルタFILは、画素と同様に、隣接す
る2本の走査信号線GLと隣接する2本の映像信号線D
Lとの交差領域内に構成されている。各画素は、カラー
フィルタFILの個々の所定色フィルタ内において、複
数に分割されている。 【0057】カラーフィルタFILは、次のように形成
することができる。まず、上部透明ガラス基板SUB2
の表面に染色基材を形成し、フォトリソグラフィ技術で
赤色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタRを形成する。次に、同様な工程を施すことに
よって、緑色フィルタG、青色フィルタBを順次形成す
る。 【0058】このように、カラーフィルタFILの各色
フィルタを各画素と対向する、交差領域内に形成するこ
とにより、カラーフィルタFILの各色フィルタ間に、
走査信号線GL、映像信号線DLの夫々が存在するの
で、それらの存在に相当する分、各画素とカラーフィル
タFILの各色フィルタとの位置合せ余裕寸法を確保す
る(位置合せマージンを大きくする)ことができる。さ
らに、カラーフィルタFILの各色フィルタを形成する
際に、異色フィルタ間の位置合せ余裕寸法を確保するこ
とができる。 【0059】すなわち、本発明は、隣接する2本の走査
信号線GLと隣接する2本の映像信号線DLとの交差領
域内に画素を構成し、この画素を複数に分割し、この画
素に対向する位置にカラーフィルタFILの各色フィル
タを形成することにより、前述の点欠陥を低減すること
ができると共に、各画素と各色フィルタとの位置合せ余
裕寸法を確保することができる。 【0060】保護膜PSV2は、前記カラーフィルタF
ILを異なる色に染め分けた染料が液晶LCに濡れるこ
とを防止するために設けられている。保護膜PSV2
は、例えば、アクリル樹脂,エポキシ樹脂等の透明樹脂
材料で形成されている。 【0061】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側の夫々の層
を別々に形成し、その後、上下透明ガラス基板SUB1
及びSUB2を重ね合せ、両者間に液晶LCを封入する
ことによって組み立てられる。 【0062】前記液晶表示部の各画素は、図3に示すよ
うに、走査信号線GLが延在する方向と同一列方向に複
数配置され、画素列X1,X2,X3,X4,…の夫々を構
成している。各画素列X1,X2,X3,X4,…の夫々の
画素は、薄膜トランジスタTFT1〜TFT3及び透明
画素電極ITO1〜ITO3の配置位置を同一に構成し
ている。つまり、画素列X1,X3,…の夫々の画素は、
薄膜トランジスタTFT1〜TFT3の配置位置を左
側、透明画素電極ITO1〜ITO3の配置位置を右側
に構成している。画素列X1,X3,…の夫々の行方向の
次段の画素列X2,X4,…の夫々の画素は、画素列
1,X3,…の夫々の画素を前記映像信号線DLに対し
て線対称で配置した画素で構成されている。すなわち、
画素列X2,X4,…の夫々の画素は、薄膜トランジスタ
TFT1〜TFT3の配置位置を右側、透明画素電極I
TO1〜ITO3の配置位置を左側に構成している。そ
して、画素列X2,X4,…の夫々の画素は、画素列
1,X3,…の夫々の画素に対し、列方向に半画素間隔
移動させて(ずらして)配置されている。つまり、画素
列Xの各画素間隔を1.0(1.0ピッチ)とすると、
次段の画素列Xは、各画素間隔を1.0とし、前段の画
素列Xに対して列方向に0.5画素間隔(0.5ピッ
チ)ずれている。各画素間を行方向に延在する映像信号
線DLは、各画素列X間において、半画素間隔分(0.
5ピッチ分)列方向に延在するように構成されている。 【0063】このように、液晶表示部において、薄膜ト
ランジスタTFT及び透明画素電極ITOの配置位置が
同一の画素を列方向に複数配置して画素列Xを構成し、
画素列Xの次段の画素列Xを、前段の画素列Xの画素を
映像信号線DLに対して線対称で配置した画素で構成
し、次段の画素列を前段の画素列に対して半画素間隔移
動させて構成することにより、図7(画素とカラーフィ
ルタとを重ね合せた状態における要部平面図)で示すよ
うに、前段の画素列Xの所定色フィルタが形成された画
素(例えば、画素列X3の赤色フィルタRが形成された
画素)と次段の画素列Xの同一色フィルタが形成された
画素(例えば、画素列X4の赤色フィルタRが形成され
た画素)とを1.5画素間隔(1.5ピッチ)離隔する
ことができる。つまり、前段の画素列Xの画素は、最も
近傍の次段の画素列の同一色フィルタが形成された画素
と常時1.5画素間隔分離隔するように構成されてお
り、カラーフィルタFILはRGBの三角形配置構造を
構成できるようになっている。カラーフィルタFILの
RGBの三角形配置構造は、各色の混色を良くすること
ができるので、カラー画像の解像度を向上することがで
きる。 【0064】また、映像信号線DLは、各画素列X間に
おいて、半画素間隔分しか列方向に延在しないので、隣
接する映像信号線DLと交差しなくなる。したがって、
映像信号線DLの占有面積を低減し、又映像信号線DL
の多層配線構造を廃止することができる。 【0065】この液晶表示部の構成を回路的に示すと、
図9(液晶表示部の等価回路図)に示すようになる。図
9に示す、XiG,Xi+1G,…は、緑色フィルタG
が形成される画素に接続された映像信号線DLである。
XiB,Xi+1B,…は、青色フィルタBが形成され
る画素に接続された映像信号線DLである。Xi+1
R,Xi+2R,…は、赤色フィルタRが形成される画
素に接続された映像信号線DLである。これらの映像信
号線DLは、映像信号駆動回路で選択される。Yiは前
記図3及び図7に示す画素列X1を選択する走査信号線
GLである。同様に、Yi+1,Yi+2,…の夫々
は、画素列X2,X3の夫々を選択する走査信号線GLで
ある。これらの走査信号線GLは、垂直走査回路に接続
されている。 【0066】前記図2の中央部は一画素部分の断面を示
しているが、左側は透明ガラス基板SUB1及びSUB
2の左側縁部分で引出配線の存在する部分の断面を示し
ている。右側は、透明ガラス基板SUB1及びSUB2
の右側縁部分で引出配線の存在しない部分の断面を示し
ている。 【0067】図2の左側、右側の夫々に示すシール材S
Lは、液晶LCを封止するように構成されており、液晶
封入口(図示していない)を除く透明ガラス基板SUB
1及びSUB2の縁周囲全体に沿って形成されている。
シール材SLは、例えば、エポキシ樹脂で形成されてい
る。 【0068】前記上部透明ガラス基板SUB2側の共通
透明画素電極ITOは、少なくとも一個所において、銀
ペースト材SILによって、下部透明ガラス基板SUB
1側に形成された引出配線層に接続されている。この引
出配線層は、前述したゲート電極GT、ソース電極SD
1、ドレイン電極SD2の夫々と同一製造工程で形成さ
れる。 【0069】前記配向膜ORI1及びORI2、透明画
素電極ITO、共通透明画素電極ITO、保護膜PSV
1及びPSV2、絶縁膜GIの夫々の層は、シール材S
Lの内側に形成される。偏光板POLは、下部透明ガラ
ス基板SUB1、上部透明ガラス基板SUB2の夫々の
外側の表面に形成されている。 【0070】(実施例II)本実施例IIは、前記液晶表示
装置の液晶表示部の各画素の開口率を向上した、本発明
の他の実施例である。 【0071】本発明の実施例IIである液晶表示装置の液
晶表示部の一画素を図8(要部平面図)に示す。 【0072】本実施例IIの液晶表示装置は、図8に示す
ように、液晶表示部の各画素内のi型半導体層ASを薄
膜トランジスタTFT1〜TFT3毎に分割して構成さ
れている。つまり、画素の複数に分割された薄膜トラン
ジスタTFT1〜TFT3の夫々は、独立したi型半導
体層ASの島領域で構成されている。 【0073】このように構成される画素は、映像信号線
DLの延在する行方向に、薄膜トランジスタTFT1〜
TFT3の夫々を均等に配置することができるので、薄
膜トランジスタTFT1〜TFT3の夫々に接続される
透明画素電極ITO1〜ITO3の夫々を方形状で構成
することができる。方形状で構成される透明画素電極I
TO1〜ITO3の夫々は、画素内において隣接する透
明画素電極ITO間の行方向における離隔面積を低減す
る(前記図1に斜線で示した領域に相当する面積を低減
する)ことができるので、面積(開口率)を向上するこ
とができる。 【0074】また、図8に符号Aを付けて点線で囲んで
示すように、透明画素電極ITO1〜ITO3の夫々の
形状を変化させる場合は、走査信号線GL又は映像信号
線DLに対して傾斜する角度を有する線(例えば、45
度の角度の線)で変化させる。つまり、透明画素電極I
TO1〜ITO3の夫々は、走査信号線GL又は映像信
号線DLと平行な線或は直交する線で形状を変化させた
場合に比べて、透明画素電極ITO間の離隔面積を低減
することができるので、開口率を向上することができ
る。 【0075】また、透明画素電極ITO1〜ITO3の
夫々は、薄膜トランジスタTFTと接続される側と反対
側において、行方向の次段の走査信号線GLと重ね合わ
されている。この走査信号線GLは、第1導電膜g1で
構成されている。重ね合わされた透明画素電極ITO1
〜ITO3の夫々と次段の走査信号線GLとは静電容量
素子を構成し、選択される画素の透明画素電極ITO1
〜ITO3の夫々は、印加される電位を確実に保持でき
るように構成されている。選択される画素の透明画素電
極ITO1〜ITO3の夫々には約25[V]の電位が
印加され、この時、次段の走査信号線GLは、非選択状
態であり、約−20[V]の電圧が印加されるように構
成されている。 【0076】前記重ね合わされる透明画素電極ITO1
〜ITO3の夫々と次段の走査信号線GLとの間の一部
には、前記ソース電極SD1と同様に、走査信号線GL
の段差形状を乗り越える際に透明画素電極ITOが断線
しないように、第1導電膜d1及び第2導電膜d2で構
成された島領域が設けられている。この島領域は、透明
画素電極ITOの面積(開口率)を低下しないように、
できる限り小さく構成する。 【0077】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。 【0078】例えば、本発明は、液晶表示装置の液晶表
示部の各画素を2分割或は4分割にすることができる。
ただし、画素の分割数があまり多くなると、開口率が低
下するので、上述のように、2〜4分割程度が妥当であ
る。 【0079】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 【0080】液晶表示装置の液晶表示部の画素の点欠陥
及び線欠陥を低減することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
Next, the pixel constituting the pixel by the thin film transistor and the pixel electrode.
Applied to active matrix liquid crystal display
It is about effective technology. 2. Description of the Related Art Active matrix liquid crystal display
The display device is a liquid in which a plurality of pixels are arranged in a matrix.
It has a crystal display part. Each pixel of the liquid crystal display is adjacent
Two scanning signal lines (gate signal lines) and two adjacent scanning signal lines
Placed in the intersection area with the video signal line (drain signal line)
Have been. Scan signal lines extend in the column direction (horizontal direction)
In addition, a plurality of lines are arranged in the row direction. The video signal line is running
Extend in the row direction (vertical direction) that intersects with the
Are arranged in a row. [0003] The pixel is mainly composed of a liquid crystal and an intervening liquid crystal.
A transparent pixel electrode and a common transparent pixel electrode,
It is composed of a thin film transistor (TFT). Transparent painting
Each of the elementary electrode and the thin film transistor is provided for each pixel.
ing. The transparent pixel electrode is the source electrode of the thin film transistor.
Connected to poles. Thin film transistor drain electrode
Is connected to the video signal line, and the gate electrode is connected to the scanning signal.
Route No. [0004] For the liquid crystal display device, for example,
Published by Nikkei McGraw-Hill, Nikkei Electronics, 19
December 15, 86, pp. 193-200
Have been. In addition, the color filter is an RGB trier.
Japanese Patent Application Laid-Open No. 60-218626 is known as a known example of the structure having a single structure.
There is a publication (Prior Art 1). However, in Prior Art 1,
A storage capacitor is provided between the pixel electrode of the present invention and the adjacent scanning signal line.
There is no description of the points constituting the quantitative element. Further, a part of the pixel electrode is part of the storage capacitor element.
A conductive film is provided on the part that goes over the step formed by the other electrode.
Japanese Patent Application Laid-Open No. 62-152157 (Prior Art 2) and
There is JP-A-62-204568 (Prior Art 3). Only
However, a video signal line is provided for both Prior Art 2 and Prior Art 3.
The scanning signal line extends by bending the pixel electrodes of the adjacent rows.
There is no description of the configuration of arranging them in the direction of shifting. Therefore, in the prior art, the color filter is
For liquid crystal display devices configured with RGB triangle structure
It is not enough to prevent screen defects from occurring.
Did not. [0008] In the above liquid crystal display device
In addition, the arrangement of each color filter of the color filter is
Since it is specified by the array of
Depending on the column, placement of each color filter that produces the optimum color mixture
Is not done and the resolution of the color image decreases.
Occurred. Further, in this type of liquid crystal display device,
Thin-film transistors and capacitors are stacks of insulating films and conductive films
Formed on the lower electrode of the capacitor, for example.
When the pole gets over or when the gate electrode of the thin film transistor
If the source and drain electrodes get over the
In the lower electrode and the step formed by the gate electrode,
The upper electrode and the source and drain electrodes are disconnected and
Pixel causes an operation failure, and a so-called point defect failure occurs. An object of the present invention is to provide a liquid crystal display device,
It is possible to reduce point defects that cause defective pixels in the liquid crystal display.
It is to provide a possible technology. Another object of the present invention is a color liquid crystal display device.
In, it is possible to improve the resolution of color images
To provide technology. Another object of the present invention is to provide a liquid crystal display device.
In addition to reducing point defects in the liquid crystal display,
Point or line defects can be reduced.
To provide effective technology. The above and other objects and novelty of the present invention
Features are apparent from the description of this specification and the accompanying drawings.
Will be. SUMMARY OF THE INVENTION Disclosed herein.
A brief description of typical inventions will be given below.
It is as follows. The liquid crystal display device is provided for each row.
Multiple scan signal lines and multiple video signals provided for each column.
The signal lines intersect and are surrounded by the plurality of scanning signal lines and video signal lines.
Pixel electrodes are respectively provided in a plurality of areas
By bending the video signal line, the pixel
The poles are arranged offset in the direction in which the scanning signal line extends,
A filter of a specified color is formed at the position facing each pixel electrode.
Has a color filter that is
Select the pixel electrodes between the video signal lines that supply signals.
A thin film transistor is provided, and a part of the pixel electrode and this
Electrically connected to the scanning signal line in the row adjacent to the pixel electrode
To form a capacitive element by overlapping the electrodes
Part of the electrode is electrically connected to the scanning signal line.
The third conductive film is provided in the portion that will pass over the step formed by
It is characterized by kicking. According to the above-mentioned means, the image of the pixel row of the preceding stage is
The element of the next row of pixels in which the element is formed with the same color filter
Pixels and 1.5 pixels can be separated from each other.
It is possible to configure the filter with an RGB triangle structure.
Therefore, you can optimize the color mixture of each color and resolve the color image.
The degree can be improved. Further, one electrode of the storage capacitor (upper
A conductive film is provided so as to overlap the electrode), and the conductive film is
One electrode is formed by the other electrode (lower electrode).
Is provided in an area over the step over which
The formed one electrode and the pixel electrode are connected to the other electrode.
When a connection failure occurs at the step formed by the pole
Is also electrically connected by the conductive film,
Never. Hereinafter, the configuration of the present invention will be described.
・ The present invention is suitable for matrix type color liquid crystal display devices.
This will be described together with one embodiment used. All the drawings for explaining the embodiment are shown in the drawings.
Those having the same function are given the same reference
The description of this is omitted. DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment I) An active mat according to an embodiment I of the present invention
One screen of the liquid crystal display part of the ricks type color liquid crystal display device
1 is shown in FIG. 1 (plan view of the main part), and cut along the line II-II in FIG.
The cut section is shown in FIG. In addition, FIG.
Is a main part of a liquid crystal display section in which a plurality of pixels shown in FIG. 1 are arranged.
Show. As shown in FIGS. 1 to 3, a liquid crystal display device
Is a table on the inside (liquid crystal side) of the lower transparent glass substrate SUB1.
On the surface, a thin film transistor TFT and a transparent pixel electrode IT
A pixel having O is formed. Lower transparent glass substrate
The SUB1 has a thickness of, for example, about 1.1 [mm].
Have been. Each pixel has two adjacent scanning signal lines (gates).
Signal lines or horizontal signal lines) GL and two adjacent video
Interchange with an image signal line (drain signal line or vertical signal line) DL
Placed in the difference area (in the area surrounded by four signal lines)
ing. The scanning signal line GL is as shown in FIGS.
And a plurality of them extend in the column direction and are arranged in the row direction.
The video signal lines DL extend in the row direction and are arranged in plural in the column direction.
Is placed. The thin film transistor TFT of each pixel is
Divided into three (plural)
(Division thin film transistor) TFT1, TFT2 and TF
It is composed of T3. Thin film transistors TFT1 to T
Each of the FT3s has substantially the same size.
You. The divided thin film transistors TFT1 to TFT
3 are mainly composed of a gate electrode GT, an insulating film GI, and an i-type
The semiconductor layer AS, the pair of source electrodes SD1, and the drain electrode
It is composed of a pole SD2. The gate electrode GT is shown in FIG.
As shown in detail in the plan view
Line GL in the row direction (downward in FIGS. 1 and 4)
It is configured to protrude. That is, the gate electrode G
T extends substantially parallel to the video signal line DL.
It is configured. The gate electrode GT is a thin film transistor
Protrude to the respective formation regions of TFT1 to TFT3
Is configured. Thin film transistors TFT1 to TFT
3 are integrally formed as a common electrode (common electrode).
) And are connected to the same scanning signal line GL.
ing. The gate electrode GT is a thin film transistor TFT.
Avoid growing the step shape in the formation area as much as possible
And a single-layer first conductive film g1. First conductive film g1
Uses a chromium (Cr) film formed by sputtering, for example.
In other words, it is formed with a thickness of about 1000 [Å]. The scanning signal line GL has the first conductive film g1 and
And a composite film comprising a second conductive film g2 provided thereon
It is composed of The first conductive film g of the scanning signal line GL
1 is the same as the first conductive film g1 of the gate electrode GT.
It is formed in a process and is configured integrally. Second conductivity
The film g2 is made of, for example, aluminum formed by sputtering.
A film of about 2000 to 4000 [Å] using an (Al) film
It is formed with a thickness. The second conductive film g2 is formed of the scanning signal line GL and the scanning signal line GL.
Significantly reduces its own resistance, which allows signal transmission
Speed (pixel selection speed) can be increased.
It is configured as follows. The scanning signal line GL is connected to the first conductive film g1.
The width dimension of the second conductive film g2 is made smaller than the width dimension of
doing. That is, the scanning signal line GL is connected to the step on the side wall.
Since the difference in shape can be reduced, the insulating film
It is configured so that the surface of the GI can be flattened. The insulating film GI is a thin film transistor TFT1.
Used as the respective gate insulating films of the TFT3. Absolute
The edge film GI is a layer above the gate electrode GT and the scanning signal line GL.
Is formed. The insulating film GI is, for example, a plasma C
Using a silicon nitride film formed by VD, about 3000 [Å]
It is formed with a film thickness of a degree. In this case, the film transistor TF
Gate electrodes GT of T1 to TFT3 and scanning signal lines GL
With the above-described configuration, the surface of the insulating film GI is
Forming regions of the transistor TFT1 to TFT3, and
It is configured to be flattened in the scanning signal line GL formation region.
Will be. The i-type semiconductor layer AS is shown in FIG.
As shown in detail in the plan view
Each of the divided thin film transistors TFT1 to TFT3
Used as a channel forming region. Divided into multiple
I-type semiconductor of each of the thin film transistors TFT1 to TFT3
The body layer AS is integrally formed in the pixel. You
That is, a plurality of thin film transistors TF in which pixels are divided
Each of T1 to TFT3 is one (common) i-type semiconductor
It is composed of island regions of the layer AS. i-type semiconductor layer AS
Is an amorphous silicon film or a polycrystalline silicon film
Formed to a thickness of about 200 to 3000 [Å].
You. Thus, the thin film divided into a plurality of pixels
I-type semiconductor layer of each of the transistors TFT1 to TFT3
By integrally forming the AS, the thin film transistor T
A drain electrode SD2 common to each of FT1 to TFT3 is provided.
i-type semiconductor layer AS (actually, the film thickness of the first conductive film g1 and i
Corresponding to the film thickness obtained by adding the film thickness of the semiconductor layer AS
Difference) from the drain electrode SD2 side to the i-type semiconductor layer AS side.
It only needs to get over once, so there is no foreign matter
Can reduce the probability of occurrence of point defects due to
You. That is, the drain electrode SD2 is connected to the i-type semiconductor layer AS.
A point defect that occurs in a pixel when stepping over a step is 3 minutes.
Can be reduced to 1. Further, the layout is different from that of the embodiment I.
However, the video signal line DL directly crosses the i-type semiconductor layer AS.
Then, the video signal line DL in the overriding portion is drained.
When configured as the pole SD2, the video signal line DL (drain
When the electrode SD2) passes over the i-type semiconductor layer AS.
The probability of line defects caused by lines can be reduced.
Wear. In other words, a thin film transistor divided into multiple pixels
Each i-type semiconductor AS of the TFT1 to TFT3 is integrated.
By configuring, the video signal line DL (drain electrode S
D2) overcomes the i-type semiconductor layer AS only once
This is because (actually, there are two times when you start riding and when you finish riding)
is there). The i-type semiconductor layer AS is shown in FIGS.
As shown in detail, the scanning signal line GL and the video signal line DL
To extend between the two intersections (crossover parts)
Have been killed. This extended i-type semiconductor layer AS is
Short circuit between scanning signal line GL and video signal line DL at the difference portion
Is configured to be reduced. Thin film transistor divided into a plurality of pixels
The source electrode SD1 and the drain of each of the TFT1 to TFT3
1, 2 and 6 (predetermined manufacturing process)
I-type semi-conductor as shown in detail in
They are provided separately on the body layer AS. Source electrode
Each of SD1 and drain electrode SD2 is a circuit bias.
When the polarity changes, the source and drain are switched in operation
It is configured as follows. That is, the thin film transistor TF
T is bidirectional, similar to a FET. Of the source electrode SD1 and the drain electrode SD2
Each of the first layers is formed from the lower layer side in contact with the i-type semiconductor layer AS.
The conductive film d1, the second conductive film d2, and the third conductive film d3 are sequentially stacked.
It is configured by joining. First lead of source electrode SD1
The drain film d1, the second conductive film d2, and the third conductive film d3 form a drain.
It is formed in the same manufacturing process as that of the in-electrode SD2. The first conductive film d1 is formed by sputtering.
Using a ROM film, a film thickness of 500 to 1000 [Å] (this embodiment)
In the example, it is formed with a film thickness of about 600 [Å]. chromium
The thicker the film, the greater the stress
To form a film not to exceed a film thickness of about 2000 [Å].
You. The chromium film has good contact with the i-type semiconductor layer AS.
You. The chromium film is made of aluminum of a second conductive film d2 described later.
Is prevented from diffusing into the i-type semiconductor layer AS,
Construct a barrier layer. Chromium is used as the first conductive film d1.
In addition to the film, a refractory metal (Mo, Ti, Ta, W) film,
Melting point metal silicide (MoSi Two , TiSi Two , TaSi
Two , WSi Two ) It may be formed of a film. The second conductive film d2 is formed by sputtering.
Using a luminium film, a film thickness of 3000 to 4000 [Å]
(In this embodiment, the film thickness is about 3000 [Å])
You. Aluminum film has less stress than chromium film
The source electrode S can be formed to have a large thickness.
D1, the resistance values of the drain electrode SD2 and the video signal line DL
Is configured to be reduced. That is, the second conductive film
d2 is an increase in operation speed of the thin film transistor TFT,
And increase the signal transmission speed of the video signal line DL
It is configured to be able to. As the second conductive film d2
Means silicon (Si) or copper (C
u) as an additive.
You may. The third conductive film d3 was formed by sputtering.
1000 to 20 using a transparent conductive film (ITO: Nesa film)
00 [Å] film thickness (about 1200 [Å] in this embodiment)
(Film thickness). This third conductive film d3 is
The pole SD1, the drain electrode SD2, and the video signal line DL are configured.
At the same time as forming the transparent pixel electrode ITO.
ing. The first conductive film d1 of the source electrode SD1 is drained.
Each of the first conductive films d1 of the in-electrode SD2 is a second upper conductive film d1.
Channel formation area is smaller than that of the conductive film d2 and the third conductive film d3.
The area side has a large size. That is, the first conductive
The film d1 includes the first conductive film d1, the second conductive film d2, and the third conductive film d1.
Mask misalignment may occur in the manufacturing process between the conductive film d3.
Even larger than the second conductive film d2 and the third conductive film d3.
Critical size (each of the first conductive film d1 to the third conductive film d3)
(The channel forming region side may be on the line)
It is configured as follows. First conductive film of source electrode SD1
d1 and the first conductive film d1 of the drain electrode SD2 respectively
To define the gate length L of the thin film transistor TFT
It is configured. Thus, the thin film divided into a plurality of pixels
In the transistors TFT1 to TFT3, the source electrode
SD1 and the first conductive film d1 of the drain electrode SD2.
The second conductive film d2 and the third conductive film d are formed on the channel formation region side.
By making the size larger than 3, the source
The first conductive film d of each of the electrode SD1 and the drain electrode SD2
The dimension between 1 and the gate length L of the thin film transistor TFT
Can be specified. Separation dimension between first conductive films d1
(Gate length L) is the processing accuracy (patterning accuracy)
Because it can be specified, the thin film transistor TFT1
~ Each gate length L of TFT3 can be made uniform
You. The source electrode SD1 is transparent as described above.
It is connected to the pixel electrode ITO. Source electrode SD1
Represents the step shape of the i-type semiconductor layer AS (the film of the first conductive film gl).
The thickness corresponds to the sum of the thickness and the thickness of the i-type semiconductor layer AS.
Along the steps). Specifically, the source
The electrode SD1 is formed along the step shape of the i-type semiconductor layer AS.
The formed first conductive film d1 and the upper portion of the first conductive film d1
The side connected to the transparent pixel electrode ITO is smaller than
A second conductive film d2 formed in a small size;
Third conductive film connected to first conductive film d1 exposed from the film
d3. First conductivity of source electrode SD1
The film d1 has good adhesion to the i-type semiconductor layer AS,
And a barrier mainly to a diffusion substance from the second conductive film d2.
It is configured as a layer. Second conductivity of source electrode SD1
As for the film d2, the chromium film of the first conductive film d1 increases the stress.
From the thickness of the i-type semiconductor layer AS.
Over the i-type semiconductor layer AS
Is configured for. That is, the second conductive film d2 is formed thick.
This improves step coverage. Second conductive film
Since d2 can be formed thick, the resistance of the source electrode SD1
(The same applies to the drain electrode SD2 and the video signal line DL.)
) Has been greatly reduced. The third conductive film d3 is
Step shape caused by i-type semiconductor layer AS of second conductive film d2
Can not get over the second conductive film d2.
Connected to the first conductive film d1 exposed by reducing the size
It is configured to be. First conductive film d1 and third conductive film
The film d3 has not only good adhesiveness but also a contact between the two.
Since the connecting step has a small step, it can be connected securely.
Wear. In this way, the thin film transistor TFT
The source electrode SD1 at least along the i-type semiconductor layer AS.
A first conductive film d1 as a barrier layer formed by
Compared to the first conductive film formed on the first conductive film d1
All have low specific resistance and are smaller than the first conductive film
The second conductive film d2.
A transparent pixel electrode ITO on the first conductive film d1 exposed from
By connecting a certain third conductive film d3, the thin film transistor
Connect the transistor TFT and the transparent pixel electrode ITO securely
Therefore, point defects can be reduced. I
The source electrode SD1 may be formed by a burr formed by the first conductive film d1.
Effect, the second conductive film d2 (aluminum) having a small resistance value.
Film) can be used to reduce the resistance.
Can be. The drain electrode SD2 is connected to the video signal line DL.
It is integrated and formed in the same manufacturing process.
You. The drain electrode SD2 crosses the video signal line DL
It has an L-shape protruding in the column direction. That is,
Thin-film transistors TFT1-T divided into a plurality of pixels
Each drain electrode SD2 of FT3 has the same video signal
Connected to line DL. The transparent pixel electrode ITO is provided for each pixel.
And constitute one of the pixel electrodes of the liquid crystal display.
You. The transparent pixel electrode ITO is a thin pixel divided into a plurality of pixels.
3 corresponding to each of the film transistors TFT1 to TFT3.
One transparent pixel electrode (divided transparent pixel electrode) ITO1, IT
It is divided into O2 and ITO3. Transparent pixel electrode IT
O1 is a source electrode SD1 of the thin film transistor TFT1.
It is connected to the. The transparent pixel electrode ITO2 is a thin film transistor.
Connected to the source electrode SD1 of the transistor TFT2.
You. The transparent pixel electrode ITO3 is a thin film transistor TFT
3 is connected to the source electrode SD1. Each of the transparent pixel electrodes ITO1 to ITO3
Is the same as each of the thin film transistors TFT1 to TFT3
In addition, they are configured with substantially the same size. Transparent pixel
Each of the electrodes ITO1 to ITO3 is a thin film transistor TF
Each i-type semiconductor layer AS of T1 to TFT3 is integrally configured
Therefore, it is configured in an L-shape. As described above, two adjacent scanning signal lines G
L in the intersection area between two adjacent video signal lines DL.
The thin film transistor TFT of the placed pixel is
Divided into transistor TFT1 to TFT3,
Each of the divided thin film transistors TFT1 to TFT3
Each of the divided transparent pixel electrodes ITO1 to ITO3
To connect the divided part of the pixel (eg,
For example, only the TFT 1) becomes a point defect and the whole pixel becomes
Is no longer a point defect (TFT2 and TFT3
Not) to reduce the point defects in the pixel itself
it can. Further, a part of the point defects obtained by dividing the pixel
Is smaller than the entire area of the pixel (the case of this embodiment).
In this case, one-third the area of the pixel)
Comb, making it difficult to recognize point defects in the pixels themselves
it can. Further, the transparent pixel electrode in which the pixel is divided
Each of ITO1 to ITO3 has substantially the same size
By doing so, the area of point defects in pixels can be made uniform.
Can be. Further, the transparent pixel electrode in which the pixel is divided
Each of ITO1 to ITO3 has substantially the same size
By doing so, the husband of the transparent pixel electrodes ITO1 to ITO3
Various capacitors and the husbands of the transparent pixel electrodes ITO1 to ITO3
Capacitance generated by superposition with the gate electrode GT added separately
And the amount can be uniform. That is, the transparent pixel electrode
The capacity of each of ITO1 to ITO3 can be made uniform.
Therefore, a DC component is applied to the liquid crystal molecules of the liquid crystal LD.
Can prevent liquid crystal molecules from deteriorating.
You. Thin film transistor TFT and transparent pixel electrode
The protective film PSV1 is provided on the ITO. protection
The film PSV1 is mainly used to make the thin film transistor TFT damp or the like.
It is formed to protect from
Also use a material with good moisture resistance. The protective film PSV1 is an example
For example, a silicon oxide film or silicon nitride formed by plasma CVD
It is formed with a film, and is formed with a film thickness of about 8000 [Å].
I do. Protective film PSV on thin film transistor TFT
In the upper part of 1, external light is used as a channel forming region.
Shielding film L so as not to be incident on the i-type semiconductor layer AS
S is provided. As shown in FIG. 1, the shielding film LS
Are configured in a region surrounded by a dotted line. Shielding film L
S is highly light-shielding, for example, aluminum
It is formed of a film or a chromium film, etc.
It is formed to a thickness of about [Å]. The thin film transistor TFT has a gate electrode G
When a positive bias is applied to T, the source-drain
When the channel resistance decreases and the bias is set to zero,
The channel resistance is configured to be large. Toes
The thin film transistor TFT is connected to the transparent pixel electrode ITO.
It is configured to control the applied voltage. The liquid crystal LC is a lower transparent glass substrate SUB1.
Formed between the upper transparent glass substrate SUB2 and the upper transparent glass substrate SUB2
The lower alignment film ORI1 for setting the direction of liquid crystal molecules and
And the upper alignment film ORI2. The lower alignment film ORI1 is a lower transparent glass substrate.
It is formed above the protective film PSV1 on the plate SUB1 side. Inside the upper transparent glass substrate SUB2 (liquid crystal
Color filter FIL, protective film PSV
2. Common transparent pixel electrode ITO and the upper alignment film ORI
2 are sequentially laminated. The common transparent pixel electrode ITO is transparent at the bottom.
A transparent pixel electrode provided for each pixel on the glass substrate SUB1 side
Another common transparent pixel electrode IT facing and adjacent to the pole ITO
It is configured integrally with O. The color filter FIL is made of acrylic resin or the like.
Dyed base material made of resin material
Have been. The color filter FIL faces the pixel
The position is configured for each pixel and is dyed separately. sand
That is, like the pixel, the color filter FIL is adjacent to the color filter FIL.
Two scanning signal lines GL and two adjacent video signal lines D
L. Each pixel is a color
Within each predetermined color filter of the filter FIL,
Has been divided into numbers. The color filter FIL is formed as follows.
can do. First, the upper transparent glass substrate SUB2
Form a dyed substrate on the surface of the
The dyed base material other than the red filter forming area is removed. this
After that, the dyeing substrate is dyed with a red dye,
A filter R is formed. Next, to perform the same process
Therefore, a green filter G and a blue filter B are sequentially formed.
You. In this way, each color of the color filter FIL is
A filter should be formed in the intersection area facing each pixel.
By the above, between each color filter of the color filter FIL,
Each of the scanning signal line GL and the video signal line DL exists
Each pixel and the color filter correspond to their existence.
Secure margins for alignment with each color filter
(Increase the alignment margin). It
Furthermore, each color filter of the color filter FIL is formed.
At the time, ensure that there is sufficient alignment margin between the different color filters.
Can be. That is, according to the present invention, two adjacent scans are performed.
Intersection between signal line GL and two adjacent video signal lines DL
Pixel in the area, divide this pixel into multiple
Each color filter of the color filter FIL is located at a position facing the element.
To reduce the aforementioned point defects by forming
Of each pixel and each color filter.
A large size can be secured. The protective film PSV2 is formed by the color filter F.
The dye that dyes the IL in different colors can wet the liquid crystal LC
This is provided to prevent Protective film PSV2
Is a transparent resin such as acrylic resin, epoxy resin, etc.
Made of material. This liquid crystal display device has a lower transparent glass substrate.
Each layer on the SUB1 side and the upper transparent glass substrate SUB2 side
Are formed separately, and thereafter, the upper and lower transparent glass substrates SUB1 are formed.
And SUB2 are overlapped, and a liquid crystal LC is sealed between them.
Assembled by Each pixel of the liquid crystal display section is shown in FIG.
As described above, multiple scan signal lines GL extend in the same column direction as the extending direction.
Pixel rows X 1 , X Two , X Three , X Four , ...
Has formed. Each pixel row X 1 , X Two , X Three , X Four , ... of each
Pixels are thin film transistors TFT1 to TFT3 and transparent
The arrangement positions of the pixel electrodes ITO1 to ITO3 are identical.
ing. That is, the pixel column X 1 , X Three , ... each pixel is
Position the thin film transistors TFT1 to TFT3 to the left
Side, position of transparent pixel electrodes ITO1 to ITO3 on the right
It is composed. Pixel row X 1 , X Three , ... in each row direction
Next row of pixel rows X Two , X Four ,... Each pixel is a pixel row
X 1 , X Three ,... With respect to the video signal line DL
And pixels arranged in line symmetry. That is,
Pixel row X Two , X Four , ... each pixel is a thin film transistor
TFT1 to TFT3 are located on the right, transparent pixel electrode I
The arrangement positions of TO1 to ITO3 are configured on the left side. So
And the pixel row X Two , X Four ,... Each pixel is a pixel row
X 1 , X Three ,…, Half pixel interval in the column direction for each pixel
Moved (displaced). That is, the pixel
If each pixel interval of column X is 1.0 (1.0 pitch),
In the next pixel row X, the pixel interval is set to 1.0,
0.5 pixel interval (0.5 pixels)
H) It is out of alignment. Video signal extending in the row direction between each pixel
The line DL corresponds to a half pixel interval (0.
It is configured to extend in the column direction (for 5 pitches). Thus, in the liquid crystal display section, the thin film transistor
The layout positions of the transistor TFT and the transparent pixel electrode ITO are
A plurality of identical pixels are arranged in the column direction to form a pixel column X,
The next pixel row X of the pixel row X is referred to as the pixel of the previous pixel row X.
Consists of pixels arranged symmetrically with respect to video signal line DL
Then, the next row of pixels is shifted by half a pixel from the previous row of pixels.
7 (pixel and color filter).
It is shown in the plan view of the main part with
As described above, the image in which the predetermined color filter of the previous pixel row X is formed.
Element (for example, pixel row X Three Red filter R was formed
Pixel) and the same color filter of the next pixel row X are formed.
Pixel (for example, pixel column X Four Red filter R is formed
Pixels 1.5 pixels apart (1.5 pitch)
be able to. That is, the pixels in the previous pixel row X are the most pixels.
Pixels with the same color filter of the next pixel row in the vicinity
Is always separated by 1.5 pixels.
The color filter FIL has a triangular arrangement structure of RGB.
It can be configured. Color filter FIL
RGB triangular arrangement structure to improve color mixing of each color
Can improve the resolution of color images.
Wear. The video signal line DL is provided between the pixel columns X.
Since only a half pixel interval extends in the column direction,
It does not cross the video signal line DL that is in contact. Therefore,
The occupation area of the video signal line DL is reduced,
Can be eliminated. The circuit configuration of this liquid crystal display section is as follows:
As shown in FIG. 9 (equivalent circuit diagram of the liquid crystal display unit). Figure
XiG, Xi + 1G,... Shown in FIG.
Are the video signal lines DL connected to the pixels where are formed.
XiB, Xi + 1B,... Have blue filters B formed thereon.
A video signal line DL connected to a pixel. Xi + 1
R, Xi + 2R,... Represent the image on which the red filter R is formed.
The video signal line DL is connected to the pixel. These video signals
The line DL is selected by the video signal drive circuit. Yi is before
The pixel column X shown in FIGS. 1 Select scanning signal line
GL. Similarly, Yi + 1, Yi + 2,.
Is the pixel row X Two , X Three Scan signal line GL for selecting each of
is there. These scanning signal lines GL are connected to a vertical scanning circuit.
Have been. The central portion of FIG. 2 shows a cross section of one pixel portion.
The transparent glass substrates SUB1 and SUB are on the left.
2 shows a cross section of a portion where a lead wiring exists at a left edge portion of FIG.
ing. Right side: transparent glass substrates SUB1 and SUB2
Shows the cross section of the right edge of
ing. Sealing material S shown on the left and right sides of FIG. 2, respectively.
L is configured to seal the liquid crystal LC,
Transparent glass substrate SUB excluding sealing port (not shown)
1 and SUB2 are formed along the entire periphery.
The sealing material SL is formed of, for example, an epoxy resin.
You. Common to the upper transparent glass substrate SUB2 side
The transparent pixel electrode ITO is made of silver in at least one place.
By the paste material SIL, the lower transparent glass substrate SUB
It is connected to a lead wiring layer formed on one side. This pull
The output wiring layer includes the gate electrode GT and the source electrode SD described above.
1. Formed in the same manufacturing process as each of the drain electrodes SD2
Be done. Alignment films ORI1 and ORI2, transparent image
Elementary electrode ITO, common transparent pixel electrode ITO, protective film PSV
1 and PSV2, and the respective layers of the insulating film GI are made of a sealing material S
It is formed inside L. Polarizing plate POL
Substrate SUB1 and upper transparent glass substrate SUB2.
Formed on the outer surface. (Example II) This example II is the same as the liquid crystal display.
The present invention improves the aperture ratio of each pixel of the liquid crystal display section of the device
This is another embodiment of the present invention. Example II Liquid Crystal Liquid Crystal Display Device
One pixel of the crystal display portion is shown in FIG. The liquid crystal display device of Example II is shown in FIG.
As described above, the i-type semiconductor layer AS in each pixel of the liquid crystal display section is thinned.
It is configured to be divided for each of the film transistors TFT1 to TFT3.
Have been. In other words, a thin film transistor divided into multiple pixels
Each of the transistor TFT1 to TFT3 is an independent i-type semiconductor.
It is composed of island regions of the body layer AS. Pixels configured in this way are the video signal lines.
The thin film transistors TFT1 to TFT1
Since each of the TFTs 3 can be arranged evenly,
Connected to each of the film transistors TFT1 to TFT3
Each of the transparent pixel electrodes ITO1 to ITO3 has a square shape
can do. Transparent pixel electrode I composed of square
Each of TO1 to ITO3 has an adjacent transparent pixel in the pixel.
Reduce the separation area in the row direction between bright pixel electrodes ITO
(Reducing the area corresponding to the shaded area in FIG. 1)
To improve the area (aperture ratio).
Can be. Further, in FIG.
As shown, each of the transparent pixel electrodes ITO1 to ITO3
When changing the shape, the scanning signal line GL or the video signal
A line having an inclination angle with respect to the line DL (for example, 45
(Degree angle line). That is, the transparent pixel electrode I
Each of TO1 to ITO3 is a scanning signal line GL or a video signal.
The shape was changed with a line parallel to or orthogonal to the signal line DL
Separation area between transparent pixel electrodes ITO is reduced compared to the case
Can improve the aperture ratio
You. In addition, the transparent pixel electrodes ITO1 to ITO3
Each is opposite to the side connected to the thin film transistor TFT
Overlaps with the next-stage scanning signal line GL in the row direction
Have been. This scanning signal line GL is formed of the first conductive film g1.
It is configured. Overlaid transparent pixel electrode ITO1
To each of the ITO3 and the next-stage scanning signal line GL
A transparent pixel electrode ITO1 of a selected pixel which constitutes an element
~ Each of ITO3 can surely hold the applied potential
It is configured to: The transparent pixel power of the selected pixel
A potential of about 25 [V] is applied to each of the poles ITO1 to ITO3.
At this time, the next-stage scanning signal line GL is
And a structure such that a voltage of about -20 [V] is applied.
Has been established. Transparent pixel electrode ITO1 to be overlapped
A part between each of the ITO3 and the next scanning signal line GL
Similarly to the source electrode SD1, the scanning signal line GL
Transparent Pixel Electrode ITO Breaks When Overcoming Step Shape
The first conductive film d1 and the second conductive film d2 do not
The formed island region is provided. This island area is transparent
In order not to decrease the area (aperture ratio) of the pixel electrode ITO,
Make it as small as possible. The inventions made by the present inventors are as follows.
Although specifically described based on the above embodiment, the present invention
The present invention is not limited to the above-described embodiment, but departs from the gist of the invention.
Of course, various changes can be made within the
You. For example, the present invention relates to a liquid crystal display of a liquid crystal display device.
Each pixel in the indicated portion can be divided into two or four.
However, if the number of pixel divisions is too large, the aperture ratio will be low.
Therefore, as described above, it is appropriate that about 2 to 4 divisions are appropriate.
You. Representative of the invention disclosed in the present application
To briefly explain the effects that can be achieved by using
It is as described. Point defect of the pixel of the liquid crystal display part of the liquid crystal display device
And line defects can be reduced.

【図面の簡単な説明】 【図1】本発明の実施例Iであるアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部の一画素を
示す要部平面図である。 【図2】図1のII−II切断線で切った断面図である。 【図3】図1に示す画素を複数配置した液晶表示部の要
部平面図である。 【図4】図1に示す画素のゲート電極GTと走査信号線
GLを示す平面図である。 【図5】図1に示す画素のゲート電極GTとi型半導体
層ASを示す平面図である。 【図6】図1に示す画素のソース電極SD1とドレイン
電極SD2が完成した状態における平面図である。 【図7】図3に示す画素とカラーフィルタとを重ね合せ
た状態における要部平面図である。 【図8】本発明の実施例IIであるアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部の一画素を
示す要部平面図である。 【図9】本発明の実施例I,IIの夫々であるアクティブ
・マトリックス方式のカラー液晶表示装置の液晶表示部
の一画素を示す等価回路図である。 【符号の説明】 SUB…透明ガラス基板、GL…走査信号線、DL…映
像信号線、GI…絶縁膜、GT…ゲート電極、AS…i
型半導体層、SD…ソース電極又はドレイン電極、PS
V…保護膜、LS…遮光膜、LC…液晶、TFT…薄膜
トランジスタ、ITO…透明画素電極、g,d…導電
膜。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a main part plan view showing one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device which is Embodiment I of the present invention. FIG. 2 is a sectional view taken along the line II-II in FIG. FIG. 3 is a plan view of a main part of a liquid crystal display unit in which a plurality of pixels shown in FIG. 1 are arranged. FIG. 4 is a plan view showing a gate electrode GT and a scanning signal line GL of the pixel shown in FIG. 5 is a plan view showing a gate electrode GT and an i-type semiconductor layer AS of the pixel shown in FIG. 6 is a plan view showing a state where a source electrode SD1 and a drain electrode SD2 of the pixel shown in FIG. 1 are completed. FIG. 7 is a plan view of relevant parts in a state where the pixel and the color filter shown in FIG. 3 are superimposed. FIG. 8 is a main part plan view showing one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device which is Embodiment II of the present invention. FIG. 9 is an equivalent circuit diagram showing one pixel of a liquid crystal display portion of an active matrix type color liquid crystal display device according to each of Examples I and II of the present invention. [Description of Signs] SUB: transparent glass substrate, GL: scanning signal line, DL: video signal line, GI: insulating film, GT: gate electrode, AS: i
Type semiconductor layer, SD: source electrode or drain electrode, PS
V: protective film, LS: light shielding film, LC: liquid crystal, TFT: thin film transistor, ITO: transparent pixel electrode, g, d: conductive film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎗田 克彦 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 松本 伸二 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Katsuhiko Yarita             3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd.             In the Mobara factory (72) Inventor Shinji Matsumoto             3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd.             In the Mobara factory

Claims (1)

【特許請求の範囲】 1.各行毎に設けられた複数の走査信号線と各列毎に設
けられた複数の映像信号線が交差し、前記複数の走査信
号線と映像信号線で囲まれる複数の領域にそれぞれ画素
電極が設けられ、前記映像信号線を折り曲げることによ
り隣り合う行の画素電極を前記走査信号線が延在する方
向にずらして配置し、各画素電極に対向する位置に所定
色のフィルタが形成されたカラーフィルタを有し、画素
電極とこの画素電極に信号を供給する映像信号線の間に
前記画素電極を選択する薄膜トランジスタを設け、前記
画素電極の一部とこの画素電極に隣接する行の走査信号
線に電気的に接続される電極を重ね合わせて容量素子を
形成し、前記画素電極の一部が前記走査信号線に電気的
に接続される電極により形成される段差を乗り越える部
分に第3の導電膜を設けることを特徴とする液晶表示装
置。
[Claims] 1. A plurality of scanning signal lines provided in each row intersects with a plurality of video signal lines provided in each column, and pixel electrodes are provided in a plurality of regions surrounded by the plurality of scanning signal lines and video signal lines, respectively. A color filter in which pixel electrodes of adjacent rows are arranged by being shifted in the direction in which the scanning signal line extends by bending the video signal line, and a filter of a predetermined color is formed at a position facing each pixel electrode. A thin film transistor that selects the pixel electrode is provided between the pixel electrode and a video signal line that supplies a signal to the pixel electrode, and a part of the pixel electrode and a scanning signal line in a row adjacent to the pixel electrode are provided. A capacitive element is formed by stacking electrodes that are electrically connected to each other, and a third conductive film is formed in a portion where a part of the pixel electrode crosses a step formed by an electrode electrically connected to the scanning signal line. Set up A liquid crystal display device comprising Rukoto.
JP9057211A 1997-03-12 1997-03-12 Liquid crystal display device Pending JPH09230388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9057211A JPH09230388A (en) 1997-03-12 1997-03-12 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9057211A JPH09230388A (en) 1997-03-12 1997-03-12 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12454796A Division JP2656017B2 (en) 1996-05-20 1996-05-20 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP30018697A Division JP2915876B2 (en) 1997-10-31 1997-10-31 Liquid crystal display

Publications (1)

Publication Number Publication Date
JPH09230388A true JPH09230388A (en) 1997-09-05

Family

ID=13049195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9057211A Pending JPH09230388A (en) 1997-03-12 1997-03-12 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09230388A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599636A (en) * 1982-07-07 1984-01-19 Seiko Epson Corp Liquid crystal display body
JPS60207118A (en) * 1984-03-31 1985-10-18 Toshiba Corp Matrix type full-color liquid crystal display panel
JPS62152157A (en) * 1985-12-26 1987-07-07 Matsushita Electric Ind Co Ltd Thin film transistor array
JPS62204568A (en) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd Thin film transistor array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599636A (en) * 1982-07-07 1984-01-19 Seiko Epson Corp Liquid crystal display body
JPS60207118A (en) * 1984-03-31 1985-10-18 Toshiba Corp Matrix type full-color liquid crystal display panel
JPS62152157A (en) * 1985-12-26 1987-07-07 Matsushita Electric Ind Co Ltd Thin film transistor array
JPS62204568A (en) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd Thin film transistor array

Similar Documents

Publication Publication Date Title
JP2620240B2 (en) Liquid crystal display
JP2007047259A (en) Liquid crystal display device
JP2008003134A (en) Wiring structure and display device
US6850303B2 (en) Liquid crystal display device having additional storage capacitance
WO2017119338A1 (en) Display device
JPH10339880A (en) Liquid crystal display device
JP2656017B2 (en) Liquid crystal display
JP2001021916A (en) Matrix array substrate
JP2915876B2 (en) Liquid crystal display
JP2741886B2 (en) Liquid crystal display
JP2803677B2 (en) Liquid crystal display
JPH09311327A (en) Liquid crystal display device
JPH02234127A (en) Liquid crystal display device
JPH09230388A (en) Liquid crystal display device
JP2682827B2 (en) Liquid crystal display
JP2620241B2 (en) Liquid crystal display
JP2796283B2 (en) Liquid crystal display
JP2625430B2 (en) Liquid crystal display
JPH1152421A (en) Liquid crystal display device
JPH01306819A (en) Color liquid crystal display device
JPH02245738A (en) Liquid crystal display device
JPH10274786A (en) Liquid crystal display device
JP2660532B2 (en) Liquid crystal display
JP2786871B2 (en) Method for forming terminals of liquid crystal display device
KR100778354B1 (en) Liquid crystal display device