JPH09223872A - 導体ビアを持つセラミック基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ピン径の細い導体ピンが狭ピッチで精度良く
並べて埋設された、ごく薄いセラミック基板を形成する
ための、セラミック基板の製造方法を得る。 【解決手段】 導体ピン２０が立設されたテーブル１０
上面に、低温焼成タイプのペルヒドロポリシラザンをほ
ぼ均等厚さにコーティングして、該ペルヒドロポリシラ
ザンを乾燥させてなる、ペルヒドロポリシラザン層３０
を、導体ピン２０の上端近くまで複数層積層形成する。
次いで、テーブル１０上面に複数層積層形成されたペル
ヒドロポリシラザン層３０を、２５０〜３００℃で低温
焼成し、該複数層積層形成されたペルヒドロポリシラザ
ン層３０を、該ペルヒドロポリシラザン層３０に導体ピ
ン２０を上下に貫通させて一体に埋め込んだ状態で、一
体にセラミック化する。その後、その一体にセラミック
化された複数層のペルヒドロポリシラザン層３０を、導
体ピン２０と共に、テーブル１０から離脱させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック基板に
導体ビア用の複数本の導体ピンが並べて一体に埋め込ま
れてなる、導体ビアを持つセラミック基板の製造方法に
関する。

【０００２】

【従来の技術】近時の高集積化タイプの半導体チップ
は、ＣＳＰ（チップサイズパッケージの略であって、半
導体チップとほぼ同一サイズの小型のパッケージ）を介
して、ＰＣＢ（プリント基板）に実装している。

【０００３】ＣＳＰは、図７又は図８に示されたよう
に、セラミック基板５０を本体としていて、該セラミッ
ク基板５０上面に、半導体チップ４０の電極をフリップ
チップボンディング法によりはんだ付け接続するための
薄膜等からなる導体回路パターン（図示せず）を備えて
いる。セラミック基板５０には、複数本の導体ビア（図
示せず）をセラミック基板５０を上下に貫通させて所定
ピッチで並べて備えている。そして、それらの導体ビア
の上端を、上記セラミック基板５０上面の導体回路パタ
ーンに一連に接続している。

【０００４】セラミック基板５０下面に露出した導体ビ
ア下端には、図７に示したように、金属製のピン７０上
端をろう付け接続して、該ピン７０をセラミック基板５
０の下方に突出させている。そして、そのピン７０を、
それに対応するＰＣＢの端子に差し込む等してはんだ付
け接続できるようにしている。又は、図８に示したよう
に、セラミック基板５０下面に露出した導体ビア下端
に、はんだバンプ８０を形成している。そして、そのは
んだバンプ８０を用いて、導体ビア下端を、それに対応
するＰＣＢの端子にフリップチップボンディング法によ
りはんだ付け接続できるようにしている。

【０００５】ここで、半導体チップ４０を、ＣＳＰを介
して、ＰＣＢに実装している理由は、半導体チップ４０
の電極の配列がランダムであったり、半導体チップ４０
の電極のピッチがＰＣＢに形成された端子のピッチに比
べて狭ピッチであったりするからである。そのため、半
導体チップ４０の電極の配列やそのピッチを、ＣＳＰを
介して、ＰＣＢの端子の配列やそのピッチに合わせた
り、高熱を発する半導体チップ４０にＰＣＢから加わる
両者の熱膨張率の差異に基づく熱応力を、ＣＳＰで緩和
したりする必要があるからである。

【０００６】このＣＳＰ等に用いられる導体ビアを持つ
セラミック基板５０の製造方法として、特開平３−９３
２９０号公報に記載された方法がある。この方法では、
セラミックグリーンシートに導体ビア形成用の金属製の
導体ピンを埋め込んで、セラミックグリーンシートを高
温焼成し、導体ピンからなる導体ビアが埋め込まれてな
るセラミック基板を形成している。又は、導体ビア形成
用の金属製の導体ピンが張架された治具内にセラミック
微粉末を含んだスラリーを層状に注入した後、該スラリ
ーを乾燥、高温焼結させて、導体ピンからなる導体ビア
が埋め込まれてなるセラミック基板を形成している。

【０００７】これらの製造方法によれば、セラミック基
板５０に、導体ピンからなる導体ビアを、セラミック基
板５０を上下に貫通させて途切れなく確実に形成でき
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上記セ
ラミック基板の製造方法では、セラミックグリーンシー
トやスラリーを、８００〜１２００℃の高温を加えて、
高温焼成したり高温焼結したりして、セラミック基板５
０を形成しなければならず、その際に、金属製の導体ピ
ンが軟化して腰折れ状態となってしまった。また、導体
ピンのピン径を細くした場合には、そのピン径の細い導
体ピンが、高温で焼成又は焼結して形成されるセラミッ
ク基板５０から過大な熱収縮応力を受けて、曲がってし
まった。

【０００９】また、セラミックグリーンシートを高温焼
成したり、スラリーを高温焼結したりして形成する、セ
ラミック基板５０の熱収縮率が、セラミック基板５０の
各所で大きく異なってしまうため、セラミック基板５０
の各所に埋め込まれた導体ピンのピッチが大きく狂って
しまった。

【００１０】また、セラミックグリーンシートを高温焼
成したり、スラリーを高温焼結したりして形成する、セ
ラミック基板５０の熱収縮量が大きいため、セラミック
基板５０を、その熱放散性を向上させるために、数１０
μｍ等の厚さにごく薄く形成しようとすると、セラミッ
ク基板５０にクラックが生じたり、セラミック基板５０
が反ったり歪んだりしてしまった。

【００１１】そのため、導体ビア形成用の複数本の導体
ピンをセラミック基板５０に０．２ｍｍ以下等の狭ピッ
チで精度良く並べて備えたり、セラミック基板５０を数
１０μｍ等の厚さにごく薄く形成して、その熱放散性を
高めたり、そのコンパクト化を図ったりする必要のある
ＣＳＰ用のセラミック基板５０を、上記セラミック基板
の製造方法を用いては、形成することが、不可能であっ
た。

【００１２】本発明は、このような課題を解消した、導
体ビア用のピン径の細い複数本の導体ピンをセラミック
基板に狭ピッチで精度良く並べて備えたり、セラミック
基板をごく薄く形成したりすることの可能な、ＣＳＰ用
等のセラミック基板を形成するための、導体ビアを持つ
セラミック基板の製造方法（以下、セラミック基板の製
造方法という）を提供することを目的としている。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１のセラミック基板の製造方法は、２５
０℃以上の温度でセラミック化可能な低温焼成タイプの
ペルヒドロポリシラザンを用いて、次の工程により形成
することを特徴としている。 ａ．セラミック化されたペルヒドロポリシラザンが付着
しにくいテーブル上面に、導体ビア形成用の複数本の導
体ピンを、該ピンの下端を前記テーブルに差し込んだ状
態で、所定ピッチで並べて立設する工程。 ｂ．前記複数本の導体ピンが並べて立設されたテーブル
上面に、前記低温焼成タイプのペルヒドロポリシラザン
をほぼ均等厚さにコーティングし、該ペルヒドロポリシ
ラザンを乾燥させて、ペルヒドロポリシラザン層を形成
する工程。 ｃ．前記ペルヒドロポリシラザン層上面に、前記低温焼
成タイプのペルヒドロポリシラザンをほぼ均等厚さにコ
ーティングし、該ペルヒドロポリシラザンを乾燥させ
て、ペルヒドロポリシラザン層を積層形成する作業を繰
り返し行い、前記テーブル上面にペルヒドロポリシラザ
ン層を前記複数本の導体ピンの上端近くまで複数層積層
形成する工程。 ｄ．前記テーブル上面に複数層積層形成されたペルヒド
ロポリシラザン層を２５０〜３００℃で低温焼成し、該
複数層積層形成されたペルヒドロポリシラザン層を、該
ペルヒドロポリシラザン層に前記複数本の導体ピンを上
下に貫通させて一体に埋め込んだ状態で、一体にセラミ
ック化する工程。 ｅ．前記複数層積層形成されてセラミック化されたペル
ヒドロポリシラザン層を、該ペルヒドロポリシラザン層
に一体に埋め込まれた前記複数本の導体ピンと共に、前
記テーブルから離脱させる工程。

【００１４】本発明の第２セラミック基板の製造方法
は、２５０℃以上の温度でセラミック化可能な低温焼成
タイプのペルヒドロポリシラザンを用いて、次の工程に
より形成することを特徴としている。 ａ．セラミック化されたペルヒドロポリシラザンが付着
しにくいテーブル上面と、該テーブルの上方に並べて配
置されたサブテーブル下面との間に、導体ビア形成用の
複数本の導体ピンを、該ピンの下端とその上端とを前記
テーブルとサブテーブルとに差し込んだ状態で、所定ピ
ッチで並べて架け渡す工程。 ｂ．前記複数本の導体ピンが並べて架け渡されたテーブ
ル上面に、前記低温焼成タイプのペルヒドロポリシラザ
ンをほぼ均等厚さにコーティングし、該ペルヒドロポリ
シラザンを乾燥させて、ペルヒドロポリシラザン層を形
成する工程。 ｃ．前記ペルヒドロポリシラザン層上面に、前記低温焼
成タイプのペルヒドロポリシラザンをほぼ均等厚さにコ
ーティングし、該ペルヒドロポリシラザンを乾燥させ
て、ペルヒドロポリシラザン層を積層形成する作業を繰
り返し行い、前記テーブル上面に複数層のペルヒドロポ
リシラザン層を、該ペルヒドロポリシラザン層に前記複
数本の導体ピンの下部が一体に埋め込まれて固定された
状態となるまで積層形成する工程。 ｄ．前記サブテーブルを複数本の導体ピンの上端から離
脱させる工程。 ｅ．前記テーブル上面に複数層積層形成されたペルヒド
ロポリシラザン層上面に、前記低温焼成タイプのペルヒ
ドロポリシラザンをほぼ均等厚さにコーティングし、該
ペルヒドロポリシラザンを乾燥させて、ペルヒドロポリ
シラザン層を積層形成する作業を再度繰り返し行い、前
記ペルヒドロポリシラザン層上面にペルヒドロポリシラ
ザン層を前記複数本の導体ピンの上端近くまで複数層積
層形成する工程。 ｆ．前記テーブル上面に複数層積層形成されたペルヒド
ロポリシラザン層を２５０〜３００℃で低温焼成し、該
複数層積層形成されたペルヒドロポリシラザン層を、該
ペルヒドロポリシラザン層に前記複数本の導体ピンを上
下に貫通させて一体に埋め込んだ状態で、一体にセラミ
ック化する工程。 ｇ．前記複数層積層形成されてセラミック化されたペル
ヒドロポリシラザン層を、該ペルヒドロポリシラザン層
に一体に埋め込まれた前記複数本の導体ピンと共に、前
記テーブルから離脱させる工程。

【００１５】本発明の第１又は第２のセラミック基板の
製造方法においては、テーブル上面に複数層積層形成さ
れたペルヒドロポリシラザン層を、２５０〜３００℃で
低温焼成しているため、該複数層積層形成されたペルヒ
ドロポリシラザン層を低温焼成して一体にセラミック化
した際に、該一体にセラミック化された複数層のペルヒ
ドロポリシラザン層に上下に貫通させて埋め込まれた複
数本の導体ピンが、一体にセラミック化された複数層の
ペルヒドロポリシラザン層から過大な熱収縮応力を受け
て、曲がってしまうのを防ぐことができる。

【００１６】また、テーブル上面に複数層積層形成され
たペルヒドロポリシラザン層を、２５０〜３００℃で低
温焼成しているため、該複数層積層形成されたペルヒド
ロポリシラザン層を低温焼成して一体にセラミック化し
た際に、該一体にセラミック化された複数層のペルヒド
ロポリシラザン層の各所の熱収縮率の差異を少なく抑え
て、一体にセラミック化された複数層のペルヒドロポリ
シラザン層に上下に貫通させて埋め込まれた複数本の導
体ピンのピッチが、一体にセラミック化された複数層の
ペルヒドロポリシラザン層の各所で大幅に狂うのを防ぐ
ことができる。

【００１７】また、テーブル上面に複数層積層形成され
たペルヒドロポリシラザン層を、２５０〜３００℃で低
温焼成しているため、該複数層積層形成されたペルヒド
ロポリシラザン層を低温焼成して一体にセラミック化し
た際に、該一体にセラミック化された複数層のペルヒド
ロポリシラザン層の熱収縮量を少なく抑えて、一体にセ
ラミック化された複数層のペルヒドロポリシラザン層を
ごく薄く形成して、その熱放散性を高めたり、そのコン
パクト化を図ったりした場合にも、一体にセラミック化
された複数層のペルヒドロポリシラザン層にクラックが
生じたり、一体にセラミック化された複数層のペルヒド
ロポリシラザン層が反ったり歪んだりするのを防ぐこと
ができる。

【００１８】また、導体ピン上端からサブテーブルを離
脱させる等して、導体ピン上端を広く開放させ、該導体
ピンの上端近くまでペルヒドロポリシラザン層を複数層
積層形成するため、該複数層積層形成されたペルヒドロ
ポリシラザン層の上面に、導体ピンの上端をごく微少長
さ突出させた状態とすることができる。そして、該複数
層積層形成されたペルヒドロポリシラザン層を低温焼成
して一体にセラミック化した際に、該一体にセラミック
化された複数層のペルヒドロポリシラザン層の上面に導
体ピンの上端をごく微少長さ突出させることができる。
そして、その一体にセラミック化された複数層のペルヒ
ドロポリシラザン層の上面に半導体素子の電極接続用の
導体回路パターンを形成して、該回路パターンに導体ピ
ンの上端を一連に接続した際に、該回路パターンの上方
に導体ピンの上端が突出するのを防ぐことができる。

【００１９】本発明の第２のセラミック基板の製造方法
においては、導体ビア形成用の導体ピンを、その下端と
その上端とをテーブルとサブテーブルとに差し込んだ状
態で、テーブル上面とサブテーブル下面との間に架け渡
している。

【００２０】そのため、導体ピンの下端をテーブルにご
く微少長さ差し込んだ状態で、導体ピンをテーブルとサ
ブテーブルとの間に倒れたり傾いたりしないように確実
に架け渡すことができる。そして、テーブル上面に複数
層積層形成されたペルヒドロポリシラザン層の下面に、
導体ピンの下端をごく微少長さ突出させた状態とするこ
とができる。そして、テーブル上面に複数層積層形成さ
れたペルヒドロポリシラザン層を低温焼成して一体にセ
ラミック化した際に、該一体にセラミック化された複数
層のペルヒドロポリシラザン層の下面に、導体ピンの下
端をごく微少長さ突出させることができる。そして、そ
のペルヒドロポリシラザン層の下面にごく微少長さ突出
した導体ピンの下端周囲に導体ピンをＰＣＢ上の端子に
フリップチップボンディング法によりはんだ付け接続す
るためのはんだバンプを的確に形成できる。

【００２１】本発明の第１又は第２のセラミック基板の
製造方法においては、テーブル、又はそれに加えて、サ
ブテーブルに、未焼結セラミックグリーンシートを用い
たり、導体ビア形成用の導体ピンに、銅又は銅合金から
なるピンを用いたりすることを好適としている。

【００２２】このテーブル、又はそれに加えて、サブテ
ーブルに、未焼結セラミックグリーンシートを用いた第
１又は第２のセラミック基板の製造方法にあっては、未
焼結セラミックグリーンシートに、セラミック化された
ペルヒドロポリシラザンが付着しにくいため、テーブル
上面で一体にセラミック化された複数層のペルヒドロポ
リシラザン層を、未焼結セラミックグリーンシートから
なるテーブル上面から容易に離脱させることができる。

【００２３】また、未焼結セラミックグリーンシート
は、柔軟であるため、未焼結セラミックグリーンシート
からなるテーブル又はサブテーブルに、導体ピンの下端
又はその上端を容易に押し込むことができる。そして、
導体ピンをテーブル上面に立設したり、導体ピンをテー
ブル上面とサブテーブル下面との間に架け渡したりでき
る。そして、導体ピンの下端又はその上端を差し込むた
めの盲孔を、テーブル上面又はサブテーブル下面に開口
する作業を、不要とすることができる。

【００２４】また、導体ピンに、銅又は銅合金からなる
ピンを用いた第１又は第２のセラミック基板の製造方法
にあっては、一体にセラミック化された複数層のペルヒ
ドロポリシラザン層に、該ペルヒドロポリシラザン層を
上下に貫通させて、熱伝導率の良い銅又は銅合金からな
る導体ピンを一体に埋め込むことができる。そして、セ
ラミック基板上面に搭載される半導体チップ等が発する
熱を、上記銅又は銅合金からなる導体ピンを通して、セ
ラミック基板の下方に効率良く放散させることができ
る。

【００２５】

【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１は本発明の第１のセラミック基板
の製造方法の好適な実施の形態を示している。以下に、
この第１のセラミック基板の製造方法を説明する。

【００２６】図１に示したように、平滑に形成された平
面状をなすテーブル１０上面に、導体ビア形成用の複数
本の導体ピン２０を、該ピンの下端をテーブル１０に差
し込んだ状態で、所定ピッチで並べて垂直に立設してい
る。

【００２７】テーブル１０には、セラミック化されたペ
ルヒドロポリシラザンが付着しにくい、アルミナ等から
なる柔軟な未焼結セラミックグリーンシートを用いてい
る。

【００２８】導体ピン２０の下端は、柔軟な未焼結セラ
ミックグリーンシートからなるテーブル１０に押し込ん
で、テーブル１０に所定長さ差し込んでいる。又は、テ
ーブル１０上面に盲孔（図示せず）を開口して、該盲孔
内に導体ピン２０の下端を隙間なく所定長さ差し込んで
いる。

【００２９】導体ピン２０には、電気抵抗値が小さくて
熱伝導率の良い銅又は銅合金からなる、０．１ｍｍ以下
等のピン径の細いピンを用いている。

【００３０】次いで、同じ図１に示したように、複数本
の導体ピン２０が並べて立設されたテーブル１０上面
に、低温焼成タイプのペルヒドロポリシラザンを、ほぼ
均等厚さにごく薄くコーティングしている。ペルヒドロ
ポリシラザンは、有機溶剤に溶かす等して、テーブル１
０上面に、スピンコート法等を用いて、コーティングし
ている。そして、そのペルヒドロポリシラザンを、１０
０〜１５０℃の温度を加えて、乾燥させている。そし
て、ほぼ均等厚さのごく薄いペルヒドロポリシラザン層
３０を形成している。

【００３１】ペルヒドロポリシラザンは、図３に示した
ような分子構造例をした、Ｓｉ、Ｎ、Ｈで構成される熱
硬化型無機高分子ポリマーであって、熱分解によりＳｉ
―Ｏ系、Ｓｉ―Ｎ―Ｏ系、Ｓｉ―Ｎ系の非晶質セラミッ
クに転化可能な、セラミック前駆体ポリマーである。ペ
ルヒドロポリシラザンは、有機溶剤に溶解可能で、通常
の有機樹脂と同様に、各種基板にコーティング可能であ
る。

【００３２】前記低温焼成タイプのペルヒドロポリシラ
ザンには、上記ペルヒドロポリシラザンに特殊な触媒
（具体的名称は、不詳）を添加してなる、東燃株式会社
製のものを用いている。この低温焼成タイプのペルヒド
ロポリシラザンは、２５０℃以上で低温焼成することに
より、セラミック（シリカガラス）化可能である。

【００３３】次いで、テーブル１０上面に形成されたペ
ルヒドロポリシラザン層３０上面に、上記低温焼成タイ
プのペルヒドロポリシラザンを、ほぼ均等厚さにごく薄
くコーティングしている。ペルヒドロポリシラザンは、
有機溶剤に溶かす等して、ペルヒドロポリシラザン層３
０上面に、スピンコート法等を用いて、コーティングし
ている。そして、そのペルヒドロポリシラザンを、１０
０〜１５０℃の温度を加えて、乾燥させている。そし
て、ほぼ均等厚さのごく薄いペルヒドロポリシラザン層
３０を、前記テーブル１０上面のペルヒドロポリシラザ
ン層３０上面に積層形成している。

【００３４】以下、上記と同様にして、テーブル１０上
面に積層形成されたペルヒドロポリシラザン層３０上面
にペルヒドロポリシラザン層３０を積層形成する作業を
繰り返し行って、図１に示したように、テーブル１０上
面に、ペルヒドロポリシラザン層３０を、テーブル１０
上面に並べて立設された複数本の導体ピン２０の上端近
くまで、複数層（図では、５層としている）積層形成し
ている。

【００３５】次いで、テーブル１０上面に複数層積層形
成されたペルヒドロポリシラザン層３０を、２５０〜３
００℃の温度を加えて、低温焼成している。そして、そ
の複数層積層形成されたペルヒドロポリシラザン層３０
を、該複数層積層形成されたペルヒドロポリシラザン層
３０に複数本の導体ピン２０を上下に貫通させて一体に
埋め込んだ状態で、一体にセラミック化している。

【００３６】その後、テーブル１０に差し込まれた複数
本の導体ピン２０の下端を、テーブル１０から抜き取る
ようにして、上記一体にセラミック化された複数層のペ
ルヒドロポリシラザン層３０を、該複数層のペルヒドロ
ポリシラザン層３０に一体に埋め込まれた複数本の導体
ピン２０と共に、テーブル１０から離脱させている。

【００３７】そして、図２に示したような、導体ビア用
の複数本の導体ピン２０が、一体にセラミック化された
複数層のペルヒドロポリシラザン層３０に、該ペルヒド
ロポリシラザン層３０を上下に貫通して、所定ピッチで
精度良く並べて一体に埋設されてなる、数１０μｍ等の
厚さのごく薄いセラミック基板５０であって、その上面
に複数本の導体ピン２０の上端がごく微少長さ突出し、
その下面に複数本の導体ピン２０の下端が所定長さ突出
してなる、クラックや反りや歪みのないセラミック基板
５０を形成している。

【００３８】このセラミック基板５０にあっては、その
上面に半導体チップの電極接続用の薄膜又はめっき膜等
からなる導体回路パターンを形成して、その回路パター
ンにセラミック基板５０上面にごく微少長さ突出した導
体ピン２０上端を、導体回路パターンの上方に突出させ
ずに、一連に接続できる。また、その下面に所定長さ突
出した導体ピン２０を、ＰＣＢの端子に差し込む等して
はんだ付け接続するためのピン７０に用いることができ
る。そして、セラミック基板５０上面に形成された導体
回路パターンに半導体チップの電極をフリップチップボ
ンディング法によりはんだ付け接続すると共に、セラミ
ック基板５０下面に突出したピン７０をＰＣＢ等の端子
に差し込む等してはんだ付け接続して、半導体チップを
ＰＣＢ等に実装するためのＣＳＰ用等のセラミック基板
５０を提供できる。

【００３９】図１に示した、第１のセラミック基板の製
造方法は、以上の工程からなる。

【００４０】図４と図５は本発明の第２のセラミック基
板の製造方法の好適な実施の形態を示している。以下
に、この第２のセラミック基板の製造方法を説明する。

【００４１】図の第２のセラミック基板の製造方法で
は、図４に示したように、セラミック化されたペルヒド
ロポリシラザンが付着しにくい平滑に形成された平面状
をなすテーブル１０上面と、該テーブルの上方にテーブ
ル１０と平行に並べて配置された平面状をなすサブテー
ブル６０下面との間に、複数本の導体ピン２０を、該ピ
ンの下端とその上端とをテーブル１０とサブテーブル６
０とにごく微少長さ差し込んだ状態で、倒れたり傾いた
りしないように所定ピッチで垂直に並べて架け渡してい
る。

【００４２】テーブル１０とサブテーブル６０とには、
アルミナ等からなる柔軟な未焼結セラミックグリーンシ
ートを用いている。そして、導体ピン２０の下端とその
上端とを、柔軟な未焼結セラミックグリーンシートから
なるテーブル１０とサブテーブル６０とにごく微少長さ
押し込んで、導体ピン２０の下端とその上端とを、テー
ブル１０とサブテーブル６０とにごく微少長さ差し込ん
でいる。

【００４３】導体ピン２０には、電気抵抗値が小さくて
熱伝導率の良い銅又は銅合金からなるごく細いピンを用
いている。

【００４４】次いで、複数本の導体ピン２０が並べて架
け渡されたテーブル１０上面に、前述低温焼成タイプの
ペルヒドロポリシラザンを、ほぼ均等厚さにごく薄くコ
ーティングしている。ペルヒドロポリシラザンは、有機
溶剤に溶かす等して、テーブル１０上面に、スピンコー
ト法等を用いて、コーティングしている。そして、その
ペルヒドロポリシラザンを、８０〜１５０℃の温度を加
えて、乾燥させている。そして、テーブル１０上面にほ
ぼ均等厚さのごく薄いペルヒドロポリシラザン層３０を
形成している。

【００４５】次いで、そのペルヒドロポリシラザン層３
０上面に、図４に示したように、前述低温焼成タイプの
ペルヒドロポリシラザンを、ほぼ均等厚さにごく薄くコ
ーティングしている。ペルヒドロポリシラザンは、有機
溶剤に溶かす等して、ペルヒドロポリシラザン層３０上
面に、スピンコート法等を用いて、コーティングしてい
る。そして、そのペルヒドロポリシラザンを、８０〜１
５０℃の温度を加えて、乾燥させている。そして、テー
ブル１０上面に形成されたペルヒドロポリシラザン層３
０上面にほぼ均等厚さのごく薄いペルヒドロポリシラザ
ン層３０を積層形成している。

【００４６】以下、上記と同様にして、テーブル１０上
面に積層形成されたペルヒドロポリシラザン層３０上面
にペルヒドロポリシラザン層３０を積層形成する作業を
繰り返し行って、図４に示したように、テーブル１０上
面に複数層のペルヒドロポリシラザン層３０を、該ペル
ヒドロポリシラザン層３０にテーブル１０上面に架け渡
された複数本の導体ピン２０の下部が動かぬように一体
に埋め込まれて固定された状態となるまで、積層形成し
ている。

【００４７】次いで、図５に示したように、テーブル１
０上面に複数層積層形成されたペルヒドロポリシラザン
層３０にその下部が固定された複数本の導体ピン２０の
上端をサブテーブル６０から抜き取って、サブテーブル
６０を、複数本の導体ピン２０の上端から離脱させてい
る。

【００４８】次いで、同じ図５に示したように、テーブ
ル１０上面に複数層積層形成されたペルヒドロポリシラ
ザン層３０上面に、前述低温焼成タイプのペルヒドロポ
リシラザンを、ほぼ均等厚さにごく薄くコーティングし
ている。ペルヒドロポリシラザンは、有機溶剤に溶かす
等して、ペルヒドロポリシラザン層３０上面に、スピン
コート法等を用いて、コーティングしている。そして、
そのペルヒドロポリシラザンを、８０〜１５０℃の温度
を加えて、乾燥させている。そして、テーブル１０上面
に複数層積層形成されたペルヒドロポリシラザン層３０
上面にほぼ均等厚さのごく薄いペルヒドロポリシラザン
層３０を再度積層形成している。

【００４９】以下、上記と同様にして、テーブル１０上
面に複数層積層形成されたペルヒドロポリシラザン層３
０上面にペルヒドロポリシラザン層３０を積層形成する
作業を再度繰り返し行って、図５に示したように、テー
ブル１０上面に複数層積層形成されたペルヒドロポリシ
ラザン層３０上面にペルヒドロポリシラザン層３０を、
複数本の導体ピン２０の上端近くまで、複数層積層形成
している。

【００５０】次いで、テーブル１０上面に複数層積層形
成されたペルヒドロポリシラザン層３０を、２５０〜３
００℃の温度を加えて、低温焼成している。そして、そ
の複数層積層形成されたペルヒドロポリシラザン層３０
を、該複数層のペルヒドロポリシラザン層３０に複数本
の導体ピン２０を上下に貫通させて一体に埋め込んだ状
態で、一体にセラミック化している。

【００５１】その後、テーブル１０にごく微少長さ差し
込まれた複数本の導体ピン２０の下端を、テーブル１０
から抜き取っている。そして、上記一体にセラミック化
された複数層のペルヒドロポリシラザン層３０を、該複
数層のペルヒドロポリシラザン層３０に一体に埋め込ま
れた複数本の導体ピン２０と共に、テーブル１０から離
脱させている。

【００５２】そして、図６に示したような、導体ビア用
の複数本の導体ピン２０が、一体にセラミック化された
複数層のペルヒドロポリシラザン層３０に、該ペルヒド
ロポリシラザン層３０を上下に貫通して、所定ピッチで
精度良く並べて一体に埋設されてなる、数１０μｍ等の
ごく薄いセラミック基板５０であって、その上面とその
下面とに複数本の導体ピン２０の上端がごく微少長さ突
出してなる、クラックや反りや歪みのないセラミック基
板５０を形成している。

【００５３】このセラミック基板５０にあっては、その
上面に半導体チップの電極接続用の薄膜又はめっき膜等
からなる導体回路パターンを形成して、その回路パター
ンにセラミック基板５０上面にごく微少長さ突出した導
体ピン２０上端を、導体回路パターンの上方に突出させ
ずに、一連に接続できる。また、その下面にごく微少長
さ突出した導体ピン２０の下端周囲に、導体ピン２０を
ＰＣＢ上の端子にフリップチップボンディング法を用い
てはんだ付け接続するためのはんだバンプを形成でき
る。そして、セラミック基板５０上面に形成された導体
回路パターンに半導体チップの電極をフリップチップボ
ンディング法によりはんだ付け接続すると共に、セラミ
ック基板５０下面の導体ピン２０の下端を、該下端周囲
に形成されたはんだバンプを用いて、ＰＣＢ上等の端子
にはんだ付け接続して、半導体チップをＰＣＢ等に表面
実装するためのＣＳＰ用等のセラミック基板５０を提供
できる。

【００５４】なお、上述第１又は第２のセラミック基板
の製造方法においては、導体ピン２０に、銅以外の、コ
バール（鉄―ニッケル―コバルト合金）等の熱伝導率が
比較的良い機械的強度の高い金属製のピンを用いたり、
テーブル１０やサブテーブル６０に、未焼結セラミック
グリーンシート以外の、セラミック化されたペルヒドロ
ポリシラザンが付着しにくい部材からなるテーブルを用
いたりしても良く、そのようにしても、上述第１又は第
２のセラミック基板の製造方法により形成したセラミッ
ク基板５０とほぼ同様な作用を持つセラミック基板を形
成できる。

【００５５】また、そうした際に、テーブル１０やサブ
テーブル６０に用いた部材が硬くて、導体ピン２０の下
端やその上端をテーブル１０やサブテーブル６０に押し
込むことが不可能な場合には、そのテーブル１０上面や
サブテーブル６０下面に、導体ピン２０の下端やその上
端を差し込むための盲孔（図示せず）を開口して、その
盲孔に導体ピン２０の下端やその上端を抜き取り可能に
差し込むと良い。そして、テーブル１０上面に導体ピン
２０を立設したり、テーブル１０上面とサブテーブル６
０下面との間に導体ピン２０を架け渡したりすると良
い。

【００５６】

【発明の効果】以上説明したように、本発明の第１又は
第２のセラミック基板の製造方法によれば、一体にセラ
ミック化された複数層のペルヒドロポリシラザン層に埋
め込まれた複数本の導体ピンが、一体にセラミック化さ
れた複数層のペルヒドロポリシラザン層から過大な熱収
縮応力を受けて、曲がってしまうのを防ぐことができ
る。そして、導体ビア用のピン径の細い複数本の導体ピ
ンが曲がらずに所定ピッチで整然と並べて一体に埋め込
まれてなる、セラミック基板を容易かつ的確に形成でき
る。

【００５７】また、一体にセラミック化された複数層の
ペルヒドロポリシラザン層の各所の熱収縮率の差異を少
なく抑えて、一体にセラミック化された複数層のペルヒ
ドロポリシラザン層に埋め込まれた複数本の導体ピンの
ピッチが、一体にセラミック化された複数層のペルヒド
ロポリシラザン層の各所で大幅に狂うのを防ぐことがで
きる。そして、導体ビア用の複数本の導体ピンが０．２
ｍｍ等の狭ピッチで精度良く並べて一体に埋め込まれて
なるＣＳＰ用等のセラミック基板を、容易かつ的確に形
成できる。

【００５８】また、一体にセラミック化された複数層の
ペルヒドロポリシラザン層の熱収縮量を少なく抑えて、
一体にセラミック化された複数層のペルヒドロポリシラ
ザン層にクラックが生じたり、一体にセラミック化され
た複数層のペルヒドロポリシラザン層が反ったり歪んだ
りするのを防ぐことができる。そして、数１０μｍ等の
厚さのごく薄いＣＳＰ用等のセラミック基板を、クラッ
クや反りや歪みを生じさせずに、容易かつ的確に形成で
きる。

【００５９】また、一体にセラミック化された複数層の
ペルヒドロポリシラザン層の上面に導体ピンの上端をご
く微少長さ突出させることができる。そして、その一体
にセラミック化された複数層のペルヒドロポリシラザン
層の上面に半導体素子の電極接続用の導体回路パターン
を形成して、該回路パターンに導体ビア用の導体ピンの
上端を一連に接続した際に、該回路パターンの上方に導
体ピンの上端が突出するのを防ぐことができる。

【００６０】本発明の第２のセラミック基板の製造方法
によれば、導体ピンの下端をテーブルにごく微少長さ差
し込んだ状態で、導体ピンをテーブルとサブテーブルと
の間に倒れたり傾いたりしないように確実に架け渡すこ
とができる。そして、テーブル上面に複数層積層形成さ
れたペルヒドロポリシラザン層を一体にセラミック化し
た際に、該一体にセラミック化された複数層のペルヒド
ロポリシラザン層の下面に、導体ピンの下端をごく微少
長さ突出させることができる。そして、その一体にセラ
ミック化された複数層のペルヒドロポリシラザン層の下
面にごく微少長さ突出した導体ピンの下端周囲に導体ビ
ア用の導体ピンをＰＣＢ上の端子にフリップチップボン
ディング法によりはんだ付け接続するためのはんだバン
プを容易かつ的確に形成できる。

【図面の簡単な説明】

【図１】本発明の第１のセラミック基板の製造方法を示
す説明図である。

【図２】本発明の第１のセラミック基板の製造方法を用
いて形成したセラミック基板の断面図である。

【図３】ペルヒドロポリシラザンの分子構造例を示す説
明図である。

【図４】本発明の第２のセラミック基板の製造方法を示
す説明図である。

【図５】本発明の第２のセラミック基板の製造方法を示
す説明図である。

【図６】本発明の第２のセラミック基板の製造方法を用
いて形成したセラミック基板の断面図である。

【図７】ＣＳＰの正面図である。

【図８】ＣＳＰの正面図である。

【符号の説明】

１０ テーブル ２０ 導体ピン ３０ ペルヒドロポリシラザン層 ４０ 半導体チップ ５０ セラミック基板 ６０ サブテーブル ７０ ピン ８０ はんだバンプ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ２５０℃以上の温度でセラミック化可能
   な低温焼成タイプのペルヒドロポリシラザンを用いて、
   次の工程により形成することを特徴とする導体ビアを持
   つセラミック基板の製造方法。 ａ．セラミック化されたペルヒドロポリシラザンが付着
   しにくいテーブル上面に、導体ビア形成用の複数本の導
   体ピンを、該ピンの下端を前記テーブルに差し込んだ状
   態で、所定ピッチで並べて立設する工程。 ｂ．前記複数本の導体ピンが並べて立設されたテーブル
   上面に、前記低温焼成タイプのペルヒドロポリシラザン
   をほぼ均等厚さにコーティングし、該ペルヒドロポリシ
   ラザンを乾燥させて、ペルヒドロポリシラザン層を形成
   する工程。 ｃ．前記ペルヒドロポリシラザン層上面に、前記低温焼
   成タイプのペルヒドロポリシラザンをほぼ均等厚さにコ
   ーティングし、該ペルヒドロポリシラザンを乾燥させ
   て、ペルヒドロポリシラザン層を積層形成する作業を繰
   り返し行い、前記テーブル上面にペルヒドロポリシラザ
   ン層を前記複数本の導体ピンの上端近くまで複数層積層
   形成する工程。 ｄ．前記テーブル上面に複数層積層形成されたペルヒド
   ロポリシラザン層を２５０〜３００℃で低温焼成し、該
   複数層積層形成されたペルヒドロポリシラザン層を、該
   ペルヒドロポリシラザン層に前記複数本の導体ピンを上
   下に貫通させて一体に埋め込んだ状態で、一体にセラミ
   ック化する工程。 ｅ．前記複数層積層形成されてセラミック化されたペル
   ヒドロポリシラザン層を、該ペルヒドロポリシラザン層
   に一体に埋め込まれた前記複数本の導体ピンと共に、前
   記テーブルから離脱させる工程。
2. 【請求項２】 ２５０℃以上の温度でセラミック化可能
   な低温焼成タイプのペルヒドロポリシラザンを用いて、
   次の工程により形成することを特徴とする導体ビアを持
   つセラミック基板の製造方法。 ａ．セラミック化されたペルヒドロポリシラザンが付着
   しにくいテーブル上面と、該テーブルの上方に並べて配
   置されたサブテーブル下面との間に、導体ビア形成用の
   複数本の導体ピンを、該ピンの下端とその上端とを前記
   テーブルとサブテーブルとに差し込んだ状態で、所定ピ
   ッチで並べて架け渡す工程。 ｂ．前記複数本の導体ピンが並べて架け渡されたテーブ
   ル上面に、前記低温焼成タイプのペルヒドロポリシラザ
   ンをほぼ均等厚さにコーティングし、該ペルヒドロポリ
   シラザンを乾燥させて、ペルヒドロポリシラザン層を形
   成する工程。 ｃ．前記ペルヒドロポリシラザン層上面に、前記低温焼
   成タイプのペルヒドロポリシラザンをほぼ均等厚さにコ
   ーティングし、該ペルヒドロポリシラザンを乾燥させ
   て、ペルヒドロポリシラザン層を積層形成する作業を繰
   り返し行い、前記テーブル上面に複数層のペルヒドロポ
   リシラザン層を、該ペルヒドロポリシラザン層に前記複
   数本の導体ピンの下部が一体に埋め込まれて固定された
   状態となるまで積層形成する工程。 ｄ．前記サブテーブルを複数本の導体ピンの上端から離
   脱させる工程。 ｅ．前記テーブル上面に複数層積層形成されたペルヒド
   ロポリシラザン層上面に、前記低温焼成タイプのペルヒ
   ドロポリシラザンをほぼ均等厚さにコーティングし、該
   ペルヒドロポリシラザンを乾燥させて、ペルヒドロポリ
   シラザン層を積層形成する作業を再度繰り返し行い、前
   記ペルヒドロポリシラザン層上面にペルヒドロポリシラ
   ザン層を前記複数本の導体ピンの上端近くまで複数層積
   層形成する工程。 ｆ．前記テーブル上面に複数層積層形成されたペルヒド
   ロポリシラザン層を２５０〜３００℃で低温焼成し、該
   複数層積層形成されたペルヒドロポリシラザン層を、該
   ペルヒドロポリシラザン層に前記複数本の導体ピンを上
   下に貫通させて一体に埋め込んだ状態で、一体にセラミ
   ック化する工程。 ｇ．前記複数層積層形成されてセラミック化されたペル
   ヒドロポリシラザン層を、該ペルヒドロポリシラザン層
   に一体に埋め込まれた前記複数本の導体ピンと共に、前
   記テーブルから離脱させる工程。
3. 【請求項３】 テーブル、又はそれに加えて、サブテー
   ブルに、未焼結セラミックグリーンシートを用いた請求
   項１又は２記載の導体ビアを持つセラミック基板の製造
   方法。
4. 【請求項４】 導体ビア形成用の導体ピンに、銅又は銅
   合金からなるピンを用いた請求項１、２又は３記載の導
   体ビアを持つセラミック基板の製造方法。