JPH09223804A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09223804A JPH09223804A JP35296296A JP35296296A JPH09223804A JP H09223804 A JPH09223804 A JP H09223804A JP 35296296 A JP35296296 A JP 35296296A JP 35296296 A JP35296296 A JP 35296296A JP H09223804 A JPH09223804 A JP H09223804A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- resin material
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型の液晶表示装置やＥＬ型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。また、薄膜トランジスタ
に代表される半導体装置の層間絶縁膜の構成に関する。TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a configuration applicable to a flat panel display represented by an active matrix type liquid crystal display device and an EL type display device. Further, the present invention relates to a structure of an interlayer insulating film of a semiconductor device represented by a thin film transistor.
【０００２】[0002]
【従来の技術】従来より、フラットパネルディスプレイ
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device has been known as a flat panel display. This has a structure in which a thin film transistor for switching is arranged in each of a large number of pixels arranged in a matrix, and the electric charge which goes in and out of each pixel electrode is controlled by this thin film transistor.
【０００３】このような構成においては、半導体装置を
絶縁膜で覆い、水分や不純物、さらには半導体装置にと
って大敵の可動イオン（例えばナトリウムイオン）が進
入することを防ぐ構成が必要とされる。また、このよう
な構成には、画素電極や配線と薄膜トランジスタとの間
に形成される容量を軽減できるような構成が必要とされ
る。In such a structure, there is required a structure in which the semiconductor device is covered with an insulating film to prevent entry of moisture and impurities, and further mobile ions (for example, sodium ions), which are the enemy of the semiconductor device. Further, such a structure requires a structure capable of reducing the capacitance formed between the pixel electrode or wiring and the thin film transistor.
【０００４】またさらに作製コストが安く、生産性に優
れていることが要求される。しかし、通常層間絶縁膜と
して利用されている酸化珪素膜や窒化珪素膜では、この
要求を満たすことはできないのが現状である。Further, it is required that the manufacturing cost is low and the productivity is excellent. However, under the present circumstances, a silicon oxide film or a silicon nitride film which is usually used as an interlayer insulating film cannot satisfy this requirement.
【０００５】[0005]
【発明が解決しようとする課題】本明細書で開示する発
明は、上述したような層間絶縁膜に要求されている構成
を提供することを課題とする。即ち、水分や不純物の進
入を防止することができ、さらに薄膜トランジスタと画
素電極や配線との間に形成される容量の問題を抑制する
ことができ、さらに安価で高い生産性を有した層間絶縁
膜を有した半導体装置の構成を提供することを課題とす
る。An object of the invention disclosed in this specification is to provide a structure required for an interlayer insulating film as described above. That is, it is possible to prevent the ingress of moisture and impurities, further suppress the problem of capacitance formed between the thin film transistor and the pixel electrode or wiring, and further, the interlayer insulating film having a low cost and high productivity. It is an object to provide a structure of a semiconductor device having the above.
【０００６】[0006]
【課題を解決するための手段】本明細書で開示する発明
の一つは、半導体素子の上方に配置された樹脂材料でな
る層間絶縁膜を有し、前記層間絶縁膜が形成される下地
の全面は、酸化珪素膜または窒化珪素膜が形成されてい
ることを特徴とする。One of the inventions disclosed in the present specification is to provide an interlayer insulating film made of a resin material, which is disposed above a semiconductor element, and which is used as a base for forming the interlayer insulating film. A silicon oxide film or a silicon nitride film is formed on the entire surface.
【０００７】また他の発明の構成は、半導体素子の上方
に配置された樹脂材料でなる層間絶縁膜を有し、前記層
間絶縁膜が形成される下地の全面は、酸化珪素膜と窒化
珪素膜との積層膜が形成されていることを特徴とする。According to another aspect of the invention, an interlayer insulating film made of a resin material is provided above the semiconductor element, and the entire surface of the base on which the interlayer insulating film is formed is a silicon oxide film and a silicon nitride film. And a laminated film is formed.
【０００８】上記構成において、酸化珪素膜と窒化珪素
膜との積層順序はどちらが先でもよい。なお、半導体素
子を覆う構成とする場合は、密着性や界面特性の良さか
ら窒化珪素膜下層とした方が好ましい。In the above structure, the silicon oxide film and the silicon nitride film may be laminated in either order. When the semiconductor element is covered, the lower layer of the silicon nitride film is preferable in terms of good adhesion and good interface characteristics.
【０００９】他の発明の構成は、半導体素子の上方に配
置された樹脂材料でなる層間絶縁膜を有し、前記層間絶
縁膜が形成される下地の全面は、酸化窒化珪素膜が形成
されていることを特徴とする。According to another aspect of the invention, an interlayer insulating film made of a resin material is provided above the semiconductor element, and a silicon oxynitride film is formed on the entire surface of the base on which the interlayer insulating film is formed. It is characterized by being
【００１０】他の発明の構成は、半導体素子の上方に配
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化珪素膜または窒
化珪素膜が形成されていることを特徴とする。According to another aspect of the invention, an interlayer insulating film made of a resin material is provided above the semiconductor element, and a silicon oxide film or a silicon nitride film is provided between the semiconductor element and the interlayer insulating film. Is formed.
【００１１】他の発明の構成は、半導体素子の上方に配
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化窒化珪素膜が形
成されていることを特徴とする。According to another aspect of the invention, an interlayer insulating film made of a resin material is provided above the semiconductor element, and a silicon oxynitride film is formed between the semiconductor element and the interlayer insulating film. It is characterized by
【００１２】他の発明の構成は、半導体素子の上方に配
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化珪素膜と窒化珪
素膜との積層膜が形成されていることを特徴とする。According to another aspect of the invention, an interlayer insulating film made of a resin material is provided above the semiconductor element, and a silicon oxide film and a silicon nitride film are provided between the semiconductor element and the interlayer insulating film. And a laminated film is formed.
【００１３】[0013]
【発明の実施の形態】薄膜トランジスタの上部を覆う層
間絶縁膜として、窒化珪素膜と樹脂膜との積層膜を用い
ることで、画素電極や配線と薄膜トランジスタとの間に
形成される容量を軽減できる。BEST MODE FOR CARRYING OUT THE INVENTION By using a laminated film of a silicon nitride film and a resin film as an interlayer insulating film covering an upper portion of a thin film transistor, it is possible to reduce a capacitance formed between a pixel electrode or wiring and a thin film transistor.
【００１４】また樹脂材料はその表面を平坦化できるの
で、配線の段差乗り越え部が形成されず、配線抵抗の局
所的な変化や断線を防止することができる。Further, since the surface of the resin material can be flattened, a step overcoming portion of the wiring is not formed, and it is possible to prevent a local change in the wiring resistance and a disconnection.
【００１５】また、樹脂膜が薄膜トランジスタに直接触
れないように樹脂膜と薄膜トランジスタとの間に窒化珪
素膜を設けることで、樹脂膜中の水分が薄膜トランジス
タの動作に悪影響を与えることを抑制することができ
る。Further, by providing a silicon nitride film between the resin film and the thin film transistor so that the resin film does not come into direct contact with the thin film transistor, it is possible to prevent moisture in the resin film from adversely affecting the operation of the thin film transistor. it can.
【００１６】[0016]
〔実施例１〕図１及び図２に本実施例に示すアクティブ
マトリクス型の液晶表示装置の画素部分の作製工程を示
す。[Embodiment 1] FIGS. 1 and 2 show a manufacturing process of a pixel portion of an active matrix type liquid crystal display device shown in this embodiment.
【００１７】まず図１（Ａ）に示すようにガラス基板１
０１上に下地膜１０２として酸化珪素膜を３０００Åの
厚さにプラズマＣＶＤ法で成膜する。この下地膜１０２
は、ガラス基板１０１から不純物が後に形成される半導
体層に拡散することを抑制する機能を有する。また、ガ
ラス基板１０１と後に形成される半導体層との間に働く
応力を緩和する機能を有する。First, as shown in FIG. 1A, a glass substrate 1
A silicon oxide film is formed as a base film 102 on 01 by a plasma CVD method to a thickness of 3000 Å. This base film 102
Has a function of suppressing diffusion of impurities from the glass substrate 101 into a semiconductor layer to be formed later. In addition, it has a function of relieving stress acting between the glass substrate 101 and a semiconductor layer formed later.
【００１８】この下地膜１０２としては、酸化窒化珪素
膜を用いることも有用である。酸化窒化珪素膜は、緻密
でまたガラス基板との密着性も高いので、下地膜１０２
として高い機能を有している。It is also useful to use a silicon oxynitride film as the base film 102. Since the silicon oxynitride film is dense and has high adhesion to the glass substrate, the base film 102 is used.
Has a high function as.
【００１９】酸化窒化珪素膜の成膜は、シランと酸素と
Ｎ2 Ｏとの混合気体を用いたプラズマＣＶＤ法を用いて
成膜することができる。また、ＴＥＯＳガスとＮ2 Ｏと
の混合ガスを用いたプラズマＣＶＤ法によって得ること
もできる。The silicon oxynitride film can be formed by a plasma CVD method using a mixed gas of silane, oxygen and N 2 O. It can also be obtained by a plasma CVD method using a mixed gas of TEOS gas and N 2 O.
【００２０】次に後に薄膜トランジスタの半導体層１０
３を構成する薄膜半導体の出発膜となる非晶質珪素膜を
下地膜１０２上に成膜する。ここでは減圧熱ＣＶＤ法を
用いて、この非晶質珪素膜を５００Åの厚さに成膜す
る。なお、非晶質珪素膜の成膜方法としては、プラズマ
ＣＶＤ法を用いてもよい。Next, the semiconductor layer 10 of the thin film transistor will be described later.
An amorphous silicon film, which is a starting film of a thin film semiconductor that forms No. 3, is formed on the base film 102. Here, this amorphous silicon film is formed to a thickness of 500 Å by using the low pressure thermal CVD method. A plasma CVD method may be used as a method for forming the amorphous silicon film.
【００２１】そして加熱処理またはレーザー光の照射、
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させる。こうし
て、図示しない結晶性珪素膜を得る。Then, heat treatment or laser light irradiation,
Alternatively, the amorphous silicon film is crystallized by using a method in which heat treatment and laser light irradiation are combined. Thus, a crystalline silicon film (not shown) is obtained.
【００２２】そして、この図示しない結晶性珪素膜をパ
ターニングして薄膜トランジスタの半導体層１０３を得
る。（図１（Ａ））Then, the crystalline silicon film (not shown) is patterned to obtain the semiconductor layer 103 of the thin film transistor. (Fig. 1 (A))
【００２３】次に図１（Ａ）に示すように半導体層１０
３を覆ってゲイト絶縁膜として機能する酸化珪素膜１０
４をプラズマＣＶＤ法で１０００Åの厚さに成膜する。
こうして図１（Ａ）に示す状態を得る。Next, as shown in FIG. 1A, the semiconductor layer 10 is formed.
A silicon oxide film 10 which covers 3 and functions as a gate insulating film.
4 is formed to a thickness of 1000 Å by the plasma CVD method.
In this way, the state shown in FIG.
【００２４】ゲイト絶縁膜として機能する絶縁膜として
は、酸化窒化珪素膜を用いることがより好ましい。A silicon oxynitride film is more preferably used as the insulating film functioning as the gate insulating film.
【００２５】次にスカンジウムを0.1 重量％含有させた
図示しないアルミニウム膜を４０００Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
１０５を構成する。Next, an aluminum film (not shown) containing scandium in an amount of 0.1% by weight is formed by sputtering to a thickness of 4000 Å. This aluminum film will later form the gate electrode 105.
【００２６】アルミニウム膜を成膜したら、その表面に
図示しない緻密な陽極酸化膜を１００Åの厚さに成膜す
る。この陽極酸化は、３％の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して行われる。After forming the aluminum film, a dense anodic oxide film (not shown) having a thickness of 100 Å is formed on the surface of the aluminum film. This anodic oxidation is carried out by neutralizing an ethylene glycol solution containing 3% tartaric acid with aqueous ammonia as an electrolytic solution, and using an aluminum film as an anode in this electrolytic solution.
【００２７】この陽極酸化においては、到達電圧によっ
て形成される陽極酸化膜の膜厚を制御することができ
る。In this anodic oxidation, the film thickness of the anodic oxide film formed by the ultimate voltage can be controlled.
【００２８】さらに図示しないレジストマスクを配置
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極１０５が形成される。Further, a resist mask (not shown) is arranged and patterning is performed. By performing this patterning, the gate electrode 105 is formed.
【００２９】ゲイト電極１０５の形成後、図示しないレ
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として３％のシュウ酸水溶液
を電解溶液として用いることによって行われる。After forming the gate electrode 105, anodic oxidation is performed again with a resist mask (not shown) left.
This anodic oxidation is performed by using a 3% oxalic acid aqueous solution as an electrolytic solution.
【００３０】この陽極酸化では、図示しないレジストマ
スクが残存する関係でゲイト電極１０５の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜１０６は、多孔質状の構造を有したものが
得られる。In this anodic oxidation, the anodic oxidation is selectively performed only on the side surface of the gate electrode 105 because a resist mask (not shown) remains. The anodic oxide film 106 formed in this step has a porous structure.
【００３１】こうしてゲイト電極１０５の側面に多孔質
状の膜質を有する陽極酸化膜１０６が形成される。Thus, the anodic oxide film 106 having a porous film quality is formed on the side surface of the gate electrode 105.
【００３２】この多孔質状の陽極酸化膜１０６は数μｍ
程度の厚さまで成長させることができる。この成長距離
の制御は陽極酸化時間によって制御することができる。The porous anodic oxide film 106 has a thickness of several μm.
It can be grown to a moderate thickness. The growth distance can be controlled by controlling the anodic oxidation time.
【００３３】ここでは陽極酸化膜１０６の膜厚を３００
０Åとする。Here, the thickness of the anodic oxide film 106 is set to 300.
0 °.
【００３４】次に再び３％の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜１０６の内部にまで侵入
するので、ゲイト電極１０５の周囲に緻密な陽極酸化膜
１０７が形成される。Next, anodic oxidation is performed again by using an ethylene glycol solution containing 3% tartaric acid neutralized with aqueous ammonia as an electrolytic solution. In this anodic oxidation process, since the electrolytic solution penetrates into the porous anodic oxide film 106, a dense anodic oxide film 107 is formed around the gate electrode 105.
【００３５】この緻密な陽極酸化膜１０７の膜厚は５０
０Åとする。この緻密な陽極酸化膜１０７の主な役割
は、ゲイト電極１０６の表面を覆うことにより、後の工
程においてヒロックやウィスカーが発生しないようにす
るためにある。The dense anodic oxide film 107 has a film thickness of 50.
0 °. The main role of the dense anodic oxide film 107 is to cover the surface of the gate electrode 106 so that hillocks and whiskers do not occur in a later process.
【００３６】また、後に多孔質状の陽極酸化膜１０６を
除去する際にゲイト電極１０５が同時にエッチングされ
ないようにゲイト電極１０５を保護する役割も有してい
る。The gate electrode 105 is also protected so that the gate electrode 105 is not simultaneously etched when the porous anodic oxide film 106 is removed later.
【００３７】また、後の不純物イオンの注入工程におい
て、オフセットゲイト領域の形成に寄与するという役割
もある。こうして図１（Ｂ）に示す状態を得る。Further, it also has a role of contributing to the formation of the offset gate region in the subsequent impurity ion implantation step. Thus, the state shown in FIG. 1B is obtained.
【００３８】この状態で不純物イオンの注入を行う。こ
こでは、Ｎチャネル型の薄膜トランジスタを得るために
Ｐ（リン）イオンの注入を行う。Impurity ions are implanted in this state. Here, P (phosphorus) ions are implanted in order to obtain an N-channel thin film transistor.
【００３９】図１（Ｂ）の状態で不純物のイオン注入を
行うと、１０８と１１１の領域に不純物イオンが選択的
に注入される。この工程において、１０８と１１１の領
域が高濃度不純物領域となる。領域１０８はソース領域
であり、領域１１１はドレイン領域である。When impurity ion implantation is performed in the state shown in FIG. 1B, impurity ions are selectively implanted in the regions 108 and 111. In this step, the regions 108 and 111 become high concentration impurity regions. The region 108 is a source region and the region 111 is a drain region.
【００４０】また、半導体層１０３において、ゲイト電
極１０５直下の領域１０９はゲイト電極１０５がマスク
となり、不純物イオンが注入されない。そしてこの領域
１０９がチャネル形成領域となる。In the semiconductor layer 103, the region 109 immediately below the gate electrode 105 is masked by the gate electrode 105, so that impurity ions are not implanted. Then, this region 109 becomes a channel formation region.
【００４１】また、１１０の領域は多孔質状の陽極酸化
膜１０５と緻密な陽極酸化膜１０７がマスクとなるの
で、やはり不純物イオンが注入されない。この１１０で
示される領域は、ソース／ドレイン領域としても機能せ
ず、またチャネル形成領域１０９としても機能しないオ
フセットゲイト領域となる。このオフセットゲイト領域
１１０の寸法は、緻密な陽極酸化膜１０７の膜厚と多孔
質状の陽極酸化膜１０６の膜厚によって決めることがで
きる。Further, since the porous anodic oxide film 105 and the dense anodic oxide film 107 serve as a mask in the region 110, no impurity ions are implanted. The region indicated by 110 is an offset gate region that does not function as a source / drain region or as a channel forming region 109. The size of the offset gate region 110 can be determined by the film thickness of the dense anodic oxide film 107 and the film thickness of the porous anodic oxide film 106.
【００４２】オフセットゲイト領域１１０は特にチャネ
ル形成領域１０９とドレイン領域１１１との間に形成さ
れる電界の強度を緩和させるために機能する。オフセッ
トゲイト領域１１０が存在することで、薄膜トランジス
タのＯＦＦ電流値を低減させ、さらに劣化を抑制するこ
とができる。The offset gate region 110 functions especially to reduce the strength of the electric field formed between the channel forming region 109 and the drain region 111. The presence of the offset gate region 110 can reduce the OFF current value of the thin film transistor and further suppress the deterioration.
【００４３】こうして、１０８で示されるソース領域、
１０９で示されるチャネル形成領域、１１０で示される
オフセットゲイト領域、１１１で示されるドレイン領域
が自己整合的に形成される。Thus, the source region designated by 108,
A channel forming region 109, an offset gate region 110, and a drain region 111 are formed in a self-aligned manner.
【００４４】なお、上記不純物イオンの注入後、多孔質
状の陽極酸化膜１０６を除去し、再度の不純物イオンの
注入をライトドープ条件で行う方法もある。この場合、
多孔質状の陽極酸化膜１０６の直下にライトドープ領域
を形成することができる。There is also a method in which the porous anodic oxide film 106 is removed after the above impurity ion implantation and the impurity ion implantation is performed again under light doping conditions. in this case,
A lightly doped region can be formed immediately below the porous anodic oxide film 106.
【００４５】このライトドープ領域のドレイン側が通常
ＬＤＤ（ライトドープドレイン）領域と呼ばれるものと
なる。The drain side of this lightly doped region is usually called an LDD (lightly doped drain) region.
【００４６】不純物イオンの注入が終了した後、多孔質
状の陽極酸化膜１０６を選択的に除去する。ここでは、
燐酸と酢酸と硝酸とのを混合した混酸を用いて多孔質状
の陽極酸化膜１０６を選択的に除去する。After the implantation of the impurity ions is completed, the porous anodic oxide film 106 is selectively removed. here,
The porous anodic oxide film 106 is selectively removed using a mixed acid in which phosphoric acid, acetic acid, and nitric acid are mixed.
【００４７】そしてレーザー光の照射によるアニール処
理を行う。この際、高濃度不純物領域とオフセットゲイ
ト領域との界面近傍に対してレーザー光を照射できるの
で、不純物イオンの注入によって損傷したジャンクショ
ン部分を十分にアニールすることができる。Then, an annealing process is performed by irradiation with laser light. At this time, since the laser beam can be applied to the vicinity of the interface between the high concentration impurity region and the offset gate region, the junction portion damaged by the impurity ion implantation can be sufficiently annealed.
【００４８】なおレーザー光の照射ではなく紫外光や赤
外光の照射を行い、上記アニールを行ってもよい。ま
た、レーザー光や強光の照射に併用して加熱を行うこと
も有用である。The annealing may be performed by irradiating with ultraviolet light or infrared light instead of irradiating with laser light. Further, it is also useful to perform heating in combination with irradiation with laser light or intense light.
【００４９】図１（Ｂ）に示す状態を得たら、第１の層
間絶縁膜として、酸化珪素膜１１２を２０００Åの厚さ
に成膜する。この第１の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。After obtaining the state shown in FIG. 1B, a silicon oxide film 112 is formed to a thickness of 2000 Å as a first interlayer insulating film. A silicon nitride film or a laminated film of a silicon oxide film and a silicon nitride film may be used as the first interlayer insulating film.
【００５０】次に第１の層間絶縁膜１１２にコンタクト
ホールの形成を行い、薄膜トランジスタのソース領域１
０８にコンタクトするソース電極１１３の形成を行う。
このソース電極１１３は、チタン膜とアルミニウム膜と
チタン膜との積層構造を有したものとして形成する。ま
たこのソース電極１１３は、ソース配線から延在ものと
して形成される。即ち、アクティブマトリクス領域に格
子状に配置されたソース線の形成と同時に形成される。
こうして図１（Ｃ）に示す状態を得る。Next, a contact hole is formed in the first interlayer insulating film 112, and the source region 1 of the thin film transistor is formed.
The source electrode 113 that contacts 08 is formed.
The source electrode 113 is formed as having a laminated structure of a titanium film, an aluminum film and a titanium film. The source electrode 113 is formed so as to extend from the source wiring. That is, it is formed at the same time as the formation of the source lines arranged in a grid pattern in the active matrix region.
Thus, the state shown in FIG. 1C is obtained.
【００５１】次に１０００Å厚の窒化珪素膜１１４を成
膜する。この窒化珪素膜は、その緻密な膜質（一般に窒
化珪素膜の膜質は緻密である）を利用して、薄膜トラン
ジスタとの界面に固定電荷が存在したりすることを抑制
する機能を有している。またその緻密な膜質を利用し
て、外部から水分や可動イオンが進入してくることを防
ぐ機能を有している。Then, a 1000 Å thick silicon nitride film 114 is formed. This silicon nitride film has a function of suppressing the presence of fixed charges at the interface with the thin film transistor by utilizing its dense film quality (generally, the film quality of the silicon nitride film is dense). Further, by utilizing the dense film quality, it has a function of preventing moisture and mobile ions from entering from the outside.
【００５２】窒化珪素膜１１４の形成は、シランとアン
モニアを用いたプラズマＣＶＤ法を用いて行う。窒化珪
素膜以外には、酸化窒化珪素膜を利用することができ
る。The silicon nitride film 114 is formed by the plasma CVD method using silane and ammonia. Other than the silicon nitride film, a silicon oxynitride film can be used.
【００５３】次に、酸化珪素膜１１５を２０００Åの厚
さにプラズマＣＶＤ法でもって形成する。ここでは、信
頼性を高めるために酸化珪素膜１１５を成膜するが、特
に利用しなくてもよい。Next, a silicon oxide film 115 is formed to a thickness of 2000 liters by a plasma CVD method. Here, the silicon oxide film 115 is formed in order to increase reliability, but it may not be particularly used.
【００５４】さらに透明なポリイミド樹脂やアクリル樹
脂を用いて層間絶縁膜１１６を形成する。この樹脂材料
でなる層間絶縁膜１１６の表面は平坦になるようにす
る。この樹脂材料でなる層間絶縁膜１１６の膜厚は２μ
ｍとする。こうして図１（Ｄ）に示す状態を得る。Further, an interlayer insulating film 116 is formed by using transparent polyimide resin or acrylic resin. The surface of the interlayer insulating film 116 made of this resin material is made flat. The film thickness of the interlayer insulating film 116 made of this resin material is 2 μm.
m. Thus, the state shown in FIG. 1D is obtained.
【００５５】樹脂材料を用いて層間絶縁膜１１６を構成
することで、素子と層間絶縁膜１１６上に形成される電
極や配線との容量を小さくするとができる。また、作製
コストを大きく下げることができる。By forming the interlayer insulating film 116 using a resin material, the capacitance between the element and the electrodes and wirings formed on the interlayer insulating film 116 can be reduced. In addition, the manufacturing cost can be significantly reduced.
【００５６】またこの樹脂材料でなる層間絶縁膜１１６
は、その下地に酸化珪素膜１１５が形成されているの
で、下地との密着性を高くすることができる。また、下
地との間に水分が進入したりすることがない構成とする
ことができる。The interlayer insulating film 116 made of this resin material is also used.
Since the silicon oxide film 115 is formed on the base, the adhesiveness to the base can be improved. Further, it is possible to adopt a configuration in which moisture does not enter between the base and the base.
【００５７】この作用は、酸化珪素膜１１５を成膜せず
に、窒化珪素膜１１４上に樹脂材料でなる層間絶縁膜１
１６を形成した場合にも得ることができる。This action is achieved by forming the interlayer insulating film 1 made of a resin material on the silicon nitride film 114 without forming the silicon oxide film 115.
It can be obtained also when 16 is formed.
【００５８】次に図２（Ａ）に示すように薄膜トランジ
スタの遮光膜とブラックマトリクスを兼ねるクロム膜を
成膜し、さらにそれをパターニングすることにより、遮
光膜兼ブラックマトリクス１１７を形成する。Next, as shown in FIG. 2A, a chrome film which also serves as a light-shielding film of the thin film transistor and a black matrix is formed and further patterned to form a light-shielding film / black matrix 117.
【００５９】ここで、層間絶縁膜１１６を構成する樹脂
材料は、その比誘電率として３以下のものを選択するこ
とができる。また、その膜厚を数μｍと厚くすることが
できる。なお、樹脂材料の場合、その厚さを厚くしても
作製工程時間が長くなるようなことはないので、このよ
うな目的のためには有用なものとなる。Here, as the resin material forming the interlayer insulating film 116, one having a relative dielectric constant of 3 or less can be selected. Further, the film thickness can be increased to several μm. In the case of a resin material, even if the resin material is made thicker, the manufacturing process time does not become longer, so it is useful for such a purpose.
【００６０】このような構成とすることで、クロムでな
る遮光膜１１７とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。With such a structure, it is possible to suppress the formation of capacitance between the light shielding film 117 made of chromium and the thin film transistor thereunder.
【００６１】また、層間絶縁膜１１６を樹脂材料で構成
した場合、その表面を平坦することが容易であるので、
凹凸に起因する光漏れの問題を抑制できる。Further, when the interlayer insulating film 116 is made of a resin material, it is easy to flatten its surface.
The problem of light leakage due to unevenness can be suppressed.
【００６２】図２（Ａ）に示す状態を得たら、さらに層
間絶縁膜として窒化珪素膜１１８を成膜する。さらに酸
化珪素膜１１９を成膜する。After obtaining the state shown in FIG. 2A, a silicon nitride film 118 is further formed as an interlayer insulating film. Further, a silicon oxide film 119 is formed.
【００６３】ここでは信頼性を高めるために窒化珪素膜
１１８と酸化珪素膜１１９の２層構造としたが、いずれ
かの単層構造としてもよい。Although the two-layer structure of the silicon nitride film 118 and the silicon oxide film 119 is used here to improve the reliability, any one of the single-layer structures may be used.
【００６４】さらに樹脂材料でなる層間絶縁膜１２０を
形成する。材料は、１１６と同じでよい。Further, an interlayer insulating film 120 made of a resin material is formed. The material may be the same as 116.
【００６５】層間絶縁膜１２０を樹脂材料で構成するこ
とにより、後に形成される画素電極と薄膜トランジスタ
との間で不要な容量が形成されてしまうことを抑制する
ことができる。またその表面が平坦化されるので、後に
形成される画素電極からの電界が乱れたりすることを抑
制することができる。By forming the interlayer insulating film 120 with a resin material, it is possible to prevent an unnecessary capacitance from being formed between a pixel electrode and a thin film transistor which will be formed later. Further, since the surface is flattened, it is possible to prevent the electric field from the pixel electrode formed later from being disturbed.
【００６６】そして、コンタクトホールの形成を行い、
画素電極を構成するためのＩＴＯ電極をスパッタ法で形
成し、さらにパターニングを行うことによって、画素電
極１２１を形成する。Then, a contact hole is formed,
An ITO electrode for forming a pixel electrode is formed by a sputtering method, and further patterned to form a pixel electrode 121.
【００６７】こうして図２（Ｂ）に示す構成を完成させ
る。図２（Ｂ）に示す構成は、薄膜トランジスタ（特に
ソース電極１１３）と遮光膜（および／またはブラック
マトリクス）１１７との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。Thus, the structure shown in FIG. 2B is completed. In the structure shown in FIG. 2B, the relative dielectric constant of the interlayer insulating film provided between the thin film transistor (in particular, the source electrode 113) and the light-shielding film (and / or the black matrix) 117 can be reduced and the thickness Since it is possible to increase the thickness, it is possible to suppress the formation of unnecessary capacitance.
【００６８】前述したように樹脂膜を厚くすることは工
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を容易に実現することが
できる。As described above, it is industrially easy to increase the thickness of the resin film, and since the process time does not increase, the above-mentioned structure can be easily realized.
【００６９】〔実施例２〕本実施例は、実施例１に示す
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。[Embodiment 2] This embodiment is characterized in that the construction shown in Embodiment 1 is further improved to have a higher reliability.
【００７０】前述したように遮光膜やブラックマトリク
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。As described above, a metal material such as chromium is used for the light shielding film and the black matrix. However, considering long-term reliability, there are concerns about the problem of diffusion of impurities from the metal material and the problem of short-circuit with other electrodes or wirings.
【００７１】そこで本実施例に示す構成においては、実
施例１に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。Therefore, in the structure shown in this embodiment, an anodizable material is used as a light shielding film for shielding the thin film transistor in the structure shown in the first embodiment, and an anodic oxide film is further formed on the surface thereof.
【００７２】陽極酸化可能な材料としては、アルミニウ
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。Aluminum or tantalum can be used as the anodizable material. Particularly when aluminum is used, it is suitable as a light-shielding film because the anodized film can be colored black or a dark color close to it by using the anodizing technology used for industrial products such as aluminum sashes. It will be
【００７３】図３に本実施例の作製工程の概略を示す。
なお図３において、図２と同じ部分は特に図示していな
い。FIG. 3 shows an outline of the manufacturing process of this embodiment.
In FIG. 3, the same parts as those in FIG. 2 are not shown.
【００７４】まず図１（Ａ）〜（Ｄ）に示す工程に従っ
て、図１（Ｄ）に示す状態を得る。次に図３（Ａ）に示
すように遮光膜３０１を形成する。ここでは、その材料
としてアルミニウムを用いて遮光膜３０１を形成する。First, the state shown in FIG. 1D is obtained according to the steps shown in FIGS. Next, as shown in FIG. 3A, the light shielding film 301 is formed. Here, the light-blocking film 301 is formed using aluminum as its material.
【００７５】そして電解溶液中において陽極酸化を行う
ことによって、図３（Ａ）に示すように遮光膜３０１の
表面に陽極酸化膜３０２を形成する。Then, anodic oxidation is performed in the electrolytic solution to form an anodic oxide film 302 on the surface of the light shielding film 301 as shown in FIG.
【００７６】図では遮光膜３０１は、薄膜トランジスタ
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。In the figure, the light shielding film 301 is described as a light shielding film which shields the thin film transistor from light. However, it usually extends further to form a black matrix.
【００７７】図３（Ａ）に示す状態を得たら、図３
（Ｂ）に示すように窒化珪素膜１１８と酸化珪素膜１１
９とでなる層間絶縁膜と樹脂材料でなる層間絶縁膜１２
０を多層に成膜する。After obtaining the state shown in FIG.
As shown in (B), the silicon nitride film 118 and the silicon oxide film 11
And an interlayer insulating film 12 made of a resin material.
0 is deposited in multiple layers.
【００７８】さらに画素電極１２１をＩＴＯでもって形
成し図３（Ｂ）に示す状態を得る。Further, the pixel electrode 121 is formed of ITO to obtain the state shown in FIG. 3 (B).
【００７９】本実施例に示す構成は、陽極酸化膜３０２
が化学的にも安定したものであるので、長期の信頼性を
考えた場合に、遮光膜３０１から不純物が周囲に拡散し
たりすることを抑制することができる。また、遮光膜３
０１が他の配線間をショートしてしまうことを防ぐこと
ができる。The structure shown in this embodiment has the anodic oxide film 302.
Since it is chemically stable, it is possible to suppress the diffusion of impurities from the light shielding film 301 to the surroundings in consideration of long-term reliability. In addition, the light shielding film 3
It is possible to prevent 01 from short-circuiting between other wirings.
【００８０】〔実施例３〕本実施例は、画素の開口率を
さらに高めた構成に関する。一般に画素の開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。[Embodiment 3] This embodiment relates to a structure in which the aperture ratio of a pixel is further increased. In general, it is desired that the pixel aperture ratio be as high as possible. In order to increase the aperture ratio of this pixel, it is necessary to arrange the pixel electrode in a large area.
【００８１】しかし、画素電極と薄膜トランジスタや配
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。However, when the pixel electrode and the thin film transistor or the wiring overlap with each other, a capacitance is formed between them, so that there is generally a large limitation in this respect.
【００８２】本実施例は、この容量が形成されてしまう
問題を低減した構成を提供する。The present embodiment provides a structure in which the problem that this capacitance is formed is reduced.
【００８３】図４に本実施例の構成を示す。図４に示す
構成においては、格子状に配置されたソース線やゲイト
線をブラックマトリクスとして機能させ、さらに画素電
極４０２の面積を極力大きくした構成に関する。FIG. 4 shows the configuration of this embodiment. The configuration shown in FIG. 4 relates to a configuration in which the source lines and the gate lines arranged in a lattice function as a black matrix and the area of the pixel electrode 402 is maximized.
【００８４】図４に示す構成においては、ソース電極
（およびソース線）を構成する金属材料によって、薄膜
トランジスタの主要部を覆う遮光膜４０１が配置されて
いる。In the structure shown in FIG. 4, the light shielding film 401 covering the main part of the thin film transistor is arranged by the metal material forming the source electrode (and the source line).
【００８５】また、画素電極４０２をソース線やゲイト
線と一部が重ねるように配置することで、ソース線やゲ
イト線の一部をブラックマトリクスとして利用すること
ができる。By arranging the pixel electrode 402 so as to partially overlap the source line and the gate line, part of the source line and the gate line can be used as a black matrix.
【００８６】図４に示すような構成を採用した場合、画
素電極を広い面積に渡って配置することができるので、
画素の開口率を高くすることができる。When the structure shown in FIG. 4 is adopted, the pixel electrodes can be arranged over a wide area.
The aperture ratio of the pixel can be increased.
【００８７】また、そのような構成としても、樹脂材料
でなる層間絶縁膜１１６が存在するために、画素電極４
０２と薄膜トランジスタとの間に形成される容量を小さ
なものとすることができる。Even in such a structure, the pixel electrode 4 is formed because the interlayer insulating film 116 made of a resin material exists.
The capacitance formed between the thin film transistor 02 and the thin film transistor can be made small.
【００８８】また層間絶縁膜１１６として樹脂材料を用
いることにより、画素電極４０２の形成後のラビング工
程やパネル組立工程において、薄膜トランジスタに不要
な圧力が加わることを緩和させることができる。Further, by using a resin material for the interlayer insulating film 116, it is possible to reduce unnecessary pressure applied to the thin film transistor in the rubbing process and the panel assembling process after the pixel electrode 402 is formed.
【００８９】また層間絶縁膜を構成する樹脂材料１１６
の下地の全面には酸化珪素膜１１５が形成されており、
さらにその下地には窒化珪素膜１１４が形成されてい
る。薄膜トランジスタは、この窒化珪素膜１１４によっ
て覆われているので、薄膜トランジスタの電気的な安定
性を確保することができる。Further, the resin material 116 forming the interlayer insulating film
A silicon oxide film 115 is formed on the entire surface of the underlayer of
Further, a silicon nitride film 114 is formed on the underlying layer. Since the thin film transistor is covered with this silicon nitride film 114, the electrical stability of the thin film transistor can be ensured.
【００９０】特に樹脂材料でなる層間絶縁膜１１６中か
ら水分が薄膜トランジスタ部に拡散することを窒化珪素
膜１１４で防止することができ、薄膜トランジスタの電
気的安定性を高めることができる。In particular, the silicon nitride film 114 can prevent moisture from diffusing into the thin film transistor portion from the interlayer insulating film 116 made of a resin material, and the electrical stability of the thin film transistor can be improved.
【００９１】〔実施例４〕本実施例では、Ｎチャネル型
の薄膜トランジスタとＰチャネル型の薄膜トランジスタ
とを相補型に構成する例を示す。本実施例に示す構成
は、例えば、絶縁表面上に集積化された各種薄膜集積回
路に利用することができる。また、例えばアクティブマ
トリクス型の液晶表示装置の周辺駆動回路に利用するこ
とができる。[Embodiment 4] In this embodiment, an example in which an N-channel type thin film transistor and a P-channel type thin film transistor are formed in a complementary type is shown. The structure shown in this embodiment can be used in various thin film integrated circuits integrated on an insulating surface, for example. Further, it can be used, for example, in a peripheral drive circuit of an active matrix type liquid crystal display device.
【００９２】まず図５（Ａ）に示すようにガラス基板５
０１上に下地膜５０２として酸化珪素膜または酸化窒化
珪素膜を成膜する。さらに図示しない非晶質珪素膜をプ
ラズマＣＶＤ法または減圧熱ＣＶＤ法でもって成膜す
る。さらにこの非晶質珪素膜に対してレーザー光の照
射、または加熱処理を加え、この非晶質珪素膜を結晶性
珪素膜に変成する。First, as shown in FIG. 5A, the glass substrate 5
On 01, a silicon oxide film or a silicon oxynitride film is formed as a base film 502. Further, an amorphous silicon film (not shown) is formed by a plasma CVD method or a low pressure thermal CVD method. Further, the amorphous silicon film is irradiated with laser light or heat-treated to transform the amorphous silicon film into a crystalline silicon film.
【００９３】そして得られた結晶性珪素膜をパターニン
グして、半導体層５０３と５０４を得る。こうして図５
（Ａ）に示す状態を得る。Then, the obtained crystalline silicon film is patterned to obtain semiconductor layers 503 and 504. FIG.
The state shown in FIG.
【００９４】さらにゲイト絶縁膜を構成する酸化珪素膜
５０５を成膜する。そして後にゲイト電極を構成するた
めの図示しないアルミニウム膜を４０００Åの厚さに成
膜する。アルミニウム膜以外には、陽極酸化可能な金属
（例えばタンタル）を利用することができる。Further, a silicon oxide film 505 which constitutes a gate insulating film is formed. Then, an aluminum film (not shown) for forming a gate electrode later is formed to a thickness of 4000 Å. Other than the aluminum film, a metal that can be anodized (for example, tantalum) can be used.
【００９５】アルミニウム膜を形成したら、前述した方
法により、その表面に極薄い緻密な陽極酸化膜を形成す
る。After forming the aluminum film, an extremely thin and dense anodic oxide film is formed on the surface thereof by the method described above.
【００９６】次にアルミニウム膜上に図示しないレジス
トマスクを配置し、アルミニウム膜のパターニングし
て、ゲイト電極５０６、５０７を形成する。そして、得
られたゲイト電極５０６、５０７を陽極として陽極酸化
を行い、その側面に多孔質状の陽極酸化膜５０８と５０
９を形成する。この多孔質状の陽極酸化膜５０８、５０
９の膜厚は例えば５０００Åとする。Next, a resist mask (not shown) is placed on the aluminum film, and the aluminum film is patterned to form gate electrodes 506 and 507. Then, anodization is performed using the obtained gate electrodes 506 and 507 as anodes, and the porous anodic oxide films 508 and 50 are formed on the side surfaces thereof.
9 is formed. This porous anodic oxide film 508, 50
The film thickness of 9 is, for example, 5000 Å.
【００９７】さらに再度緻密な陽極酸化膜を形成する条
件で陽極酸化を行い、緻密な陽極酸化膜５１０と５１１
を形成する。ここで緻密な陽極酸化膜５１０と５１１の
膜厚は８００Åとする。こうして図５（Ｂ）に示す状態
を得る。Further, the anodic oxidation is performed again under the condition that the dense anodic oxide film is formed, and the dense anodic oxide films 510 and 511 are formed.
To form Here, the film thickness of the dense anodic oxide films 510 and 511 is set to 800 Å. Thus, the state shown in FIG. 5B is obtained.
【００９８】さらに露呈している部分の酸化珪素膜５０
５をドライエッチングによって除去し、図５（Ｃ）に示
す状態を得る。Further exposed portion of the silicon oxide film 50
5 is removed by dry etching to obtain the state shown in FIG.
【００９９】図５（Ｃ）に示す状態を得たら、酢酸と硝
酸とリン酸を混合した混酸を用いて、多孔質状の陽極酸
化膜５０８と５０９を除去する。こうして図５（Ｄ）に
示す状態を得る。After obtaining the state shown in FIG. 5C, the porous anodic oxide films 508 and 509 are removed using a mixed acid obtained by mixing acetic acid, nitric acid and phosphoric acid. Thus, the state shown in FIG. 5D is obtained.
【０１００】ここで、交互にレジストマスクを配置し
て、左側の薄膜トランジスタの半導体層５０３にＰイオ
ンが、右側の薄膜トランジスタの半導体層５０４にＢイ
オンが注入されるようにする。Here, resist masks are alternately arranged so that P ions are implanted into the semiconductor layer 503 of the left thin film transistor and B ions are implanted into the semiconductor layer 504 of the right thin film transistor.
【０１０１】この不純物イオンの注入によって、高濃度
のＮ型を有するソース領域５１４とドレイン領域５１７
が自己整合的に形成される。By the implantation of the impurity ions, the source region 514 and the drain region 517 having a high concentration of N type are formed.
Are formed in a self-aligned manner.
【０１０２】また、低濃度にＰイオンがドープされた弱
いＮ型を有する領域５１５が同時に形成される。また、
チャネル形成領域５１６が同時に形成される。Further, a region 515 having a weak N type which is lightly doped with P ions is formed at the same time. Also,
The channel formation region 516 is formed at the same time.
【０１０３】５１５で示される弱いＮ型を有する領域が
形成されるのは、残存したゲイト絶縁膜５１２が存在す
るからである。即ち、ゲイト絶縁膜５１２を透過したＰ
イオンがゲイト絶縁膜５１２によって一部遮蔽されるか
らである。The weak N-type region 515 is formed because of the remaining gate insulating film 512. That is, P that has passed through the gate insulating film 512
This is because some of the ions are shielded by the gate insulating film 512.
【０１０４】また同様な原理により、強いＰ型を有する
ソース領域５２１とドレイン領域５１８が自己整合的に
形成される。また、低濃度不純物領域５２０が同時に形
成される。また、チャネル形成領域５１９が同時に形成
される。Further, according to the same principle, the source region 521 and the drain region 518 having strong P type are formed in a self-aligned manner. Further, the low concentration impurity region 520 is formed at the same time. In addition, the channel formation region 519 is formed at the same time.
【０１０５】なお、緻密な陽極酸化膜５１０と５１１の
膜厚が２０００Åというように厚い場合には、その厚さ
でチャネル形成領域５１９に接してオフセットゲイト領
域を形成することができる。When the dense anodic oxide films 510 and 511 have a large thickness of 2000 Å, the offset gate region can be formed in contact with the channel forming region 519 with that thickness.
【０１０６】本実施例の場合は、緻密な陽極酸化膜５１
０と５１１の膜厚が１０００Å以下と薄いので、その存
在は無視することができる。In the case of this embodiment, the dense anodic oxide film 51 is used.
Since the film thicknesses of 0 and 511 are as thin as 1000 Å or less, their existence can be ignored.
【０１０７】そして、レーザー光または強光の照射を行
い、不純物イオンが注入された領域のアニールを行う。Then, laser light or intense light is irradiated to anneal the region into which the impurity ions are implanted.
【０１０８】そして図５（Ｅ）に示すように層間絶縁膜
として窒化珪素膜５２２と酸化珪素膜５２３を成膜す
る。それぞれの膜厚は１０００Åとする。なお、酸化珪
素膜５２３は成膜しなくてもよい。Then, as shown in FIG. 5E, a silicon nitride film 522 and a silicon oxide film 523 are formed as an interlayer insulating film. Each film thickness shall be 1000Å. Note that the silicon oxide film 523 may not be formed.
【０１０９】ここで、窒化珪素膜５２２によって、薄膜
トランジスタが覆われることになる。窒化珪素膜は緻密
であり、また界面特性がよいので、このような構成とす
ることで、薄膜トランジスタの信頼性を高めることがで
きる。Here, the thin film transistor is covered with the silicon nitride film 522. Since the silicon nitride film is dense and has good interface characteristics, the reliability of the thin film transistor can be improved by adopting such a structure.
【０１１０】さらに樹脂材料でなる層間絶縁膜５２４を
スピンコート法を用いて形成する。ここでは、層間絶縁
膜５２４の厚さは１μｍとする。（図５（Ｅ））Further, an interlayer insulating film 524 made of a resin material is formed by spin coating. Here, the thickness of the interlayer insulating film 524 is 1 μm. (FIG. 5E)
【０１１１】そしてコンタクトホールの形成を行い、左
側のＮチャネル型の薄膜トランジスタのソース電極５２
５とドレイン電極５２６を形成する。また同時に右側の
薄膜トランジスタのソース電極５２７とドレイン電極５
２６を形成する。ここで、電極５２６は２つの薄膜トラ
ンジスタに共通に配置されたものとなる。Then, a contact hole is formed, and the source electrode 52 of the left N-channel thin film transistor is formed.
5 and the drain electrode 526 are formed. At the same time, the source electrode 527 and drain electrode 5 of the thin film transistor on the right side
26 is formed. Here, the electrode 526 is disposed in common to the two thin film transistors.
【０１１２】こうして、相補型に構成されたＣＭＯＳ構
造を有する薄膜トランジスタ回路を構成することができ
る。In this way, a thin film transistor circuit having a complementary CMOS structure can be formed.
【０１１３】本実施例に示す構成においては、薄膜トラ
ンジスタを窒化膜で覆い、さらに樹脂材料によって覆っ
た構成が得られる。この構成は、可動イオンや水分の侵
入しにくい耐久性の高いものとすることができる。In the structure shown in this embodiment, a thin film transistor is covered with a nitride film and further covered with a resin material. This structure can be made highly durable so that mobile ions and moisture do not easily enter.
【０１１４】また、さらに多層配線を形成したような場
合に、薄膜トランジスタと配線との間に容量が形成され
てしまうことを防ぐことができる。Further, it is possible to prevent a capacitance from being formed between the thin film transistor and the wiring when a multilayer wiring is further formed.
【０１１５】〔実施例５〕本実施例はゲイト電極が活性
層より基板側にあるボトムゲイト型と呼ばれる薄膜トラ
ンジスタの作製工程を示す。[Embodiment 5] This embodiment shows a manufacturing process of a bottom gate type thin film transistor in which a gate electrode is on the substrate side of an active layer.
【０１１６】図６に本実施例の作製工程を示す。まず図
６（Ａ）に示すように、ガラス基板６０１上に下地膜と
して酸化珪素膜６０２をスパッタ法で成膜する。次に６
０３で示されるゲイト電極をアルミニウムでもって形成
する。FIG. 6 shows the manufacturing process of this embodiment. First, as shown in FIG. 6A, a silicon oxide film 602 is formed as a base film on a glass substrate 601 by a sputtering method. Then 6
A gate electrode indicated by 03 is formed of aluminum.
【０１１７】この際、アルミニウム中にスカンジウムを
0.18重量％含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。At this time, scandium was added to aluminum.
Contains 0.18% by weight. In addition, other impurities will be sought to reduce their concentration as much as possible. These measures are for suppressing the formation of protrusions called hillocks or whiskers due to abnormal growth of aluminum in the subsequent process.
【０１１８】こうして図６（Ａ）に示す状態を得る。次
にゲイト絶縁膜として機能する酸化珪素膜６０４をプラ
ズマＣＶＤ法により、５００Åの厚さに成膜する。Thus, the state shown in FIG. 6A is obtained. Next, a silicon oxide film 604 which functions as a gate insulating film is formed to a thickness of 500 Å by plasma CVD.
【０１１９】さらに薄膜トランジスタの半導体層を構成
する出発膜となる図示しない非晶質珪素膜（後に結晶性
珪素膜６０５となる）をプラズマＣＶＤ法で成膜する。
プラズマＣＶＤ法の他に減圧熱ＣＶＤ法を用いるのでも
よい。Further, an amorphous silicon film (not shown) (which will later become a crystalline silicon film 605) which is a starting film forming a semiconductor layer of a thin film transistor is formed by a plasma CVD method.
A low pressure thermal CVD method may be used instead of the plasma CVD method.
【０１２０】次にレーザー光の照射を行うことにより、
図示しない非晶質珪素膜を結晶化させる。こうして結晶
性珪素膜６０５を得る。Next, by irradiating laser light,
An amorphous silicon film (not shown) is crystallized. Thus, the crystalline silicon film 605 is obtained.
【０１２１】こうして図６（Ｂ）に示す状態を得る。図
６（Ｂ）に示す状態を得たら、パターニングを施すこと
により、半導体層６０６を得る。Thus, the state shown in FIG. 6B is obtained. After obtaining the state shown in FIG. 6B, the semiconductor layer 606 is obtained by performing patterning.
【０１２２】次に図示しない窒化珪素膜を成膜し、ゲイ
ト電極６０３を利用した基板６０１の裏面側からの露光
を行うことにより、窒化珪素膜でなるマスクパターン６
０７を形成する。Next, a silicon nitride film (not shown) is formed, and exposure is performed from the back surface side of the substrate 601 using the gate electrode 603 to expose the mask pattern 6 made of the silicon nitride film.
07 is formed.
【０１２３】このマスクパターン６０７の形成は、以下
のようにして行う。まずゲイト電極６０３のパターンを
利用して基板６０１の裏面側からの露光によりレジスト
マスクのパターンを形成する。さらにアッシングを行
い、このレジストマスクのパターンを後退させる。そし
てこの後退したレジストマスクのパターン（図示せず）
を利用して窒化珪素膜をパターニングすることにより、
６０７で示すパターンを得る。The mask pattern 607 is formed as follows. First, the pattern of the gate electrode 603 is used to form a resist mask pattern by exposure from the back surface side of the substrate 601. Further, ashing is performed to retreat the resist mask pattern. Then, the pattern of the recessed resist mask (not shown)
By patterning the silicon nitride film using
The pattern indicated by 607 is obtained.
【０１２４】こうして図６（Ｃ）に示す状態を得る。次
にマスクパターン６０７を利用した不純物のドーピング
を行う。ここでは、ドーパントとしてＰ（リン）を用
い、ドーピングを行う手段としてプラズマドーピング法
を用いる。Thus, the state shown in FIG. 6C is obtained. Next, impurity doping is performed using the mask pattern 607. Here, P (phosphorus) is used as a dopant, and a plasma doping method is used as a means for performing doping.
【０１２５】この工程において、６０８と６１０の領域
にＰがドーピングされる。また６０９の領域にはＰはド
ーピングされない。In this step, P is doped in the regions 608 and 610. The region 609 is not doped with P.
【０１２６】ドーピングの終了後、レーザー光の照射を
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。After the doping is completed, laser light is irradiated from the upper surface to activate the doped region and anneal damage caused by impact of the dopant ions.
【０１２７】こうして、６０８の領域がソース領域とし
て形成される。また、６１０がドレイン領域として形成
される。また、６０９がチャネル領域として画定する。Thus, the region 608 is formed as the source region. Also, 610 is formed as a drain region. Further, 609 defines a channel region.
【０１２８】こうして図６（Ｄ）に示す状態を得る。次
に窒化珪素膜でなる層間絶縁膜６１１をプラズマＣＶＤ
法により２０００Åの厚さに成膜する。Thus, the state shown in FIG. 6D is obtained. Next, an interlayer insulating film 611 made of a silicon nitride film is formed by plasma CVD.
The film is formed to a thickness of 2000Å by the method.
【０１２９】ここに用いる層間絶縁膜６１１としては、
窒化珪素膜が最も好ましい。これは、後にその上に形成
される樹脂層間膜６１２中に存在する水分の影響（半導
体層６０６への影響）を防止するには、窒化珪素膜がそ
の効果を最も強く発揮するからである。As the interlayer insulating film 611 used here,
A silicon nitride film is most preferable. This is because the silicon nitride film exerts its effect most strongly in order to prevent the effect of water present in the resin interlayer film 612 formed later (effect on the semiconductor layer 606).
【０１３０】窒化珪素膜以外には、酸化珪素膜、または
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜（積層順序はどちらが先でもよい）を用いることがで
きる。Other than the silicon nitride film, a silicon oxide film, a silicon oxynitride film, or a laminated film of a silicon oxide film and a silicon nitride film (whichever may be laminated first) can be used.
【０１３１】次に層間絶縁膜として、ポリイミドでなる
樹脂膜６１２を成膜する。成膜方法は、スピンコート法
を用いて行う。Next, a resin film 612 made of polyimide is formed as an interlayer insulating film. As a film forming method, a spin coating method is used.
【０１３２】さらにコンタクトホールの形成を行い、ソ
ース電極６１３、ドレイン電極６１４を形成する。Further, contact holes are formed to form a source electrode 613 and a drain electrode 614.
【０１３３】層間絶縁膜に樹脂材料を利用した場合に
は、樹脂材料中に存在する水分（特にＯＨ基）の影響が
素子特性に及ぶことが問題となる。しかし、本実施例に
示すように、水分の移動を防止する窒化珪素膜を設ける
ことで、樹脂材料を層間絶縁膜に用いる場合に起きる上
記の問題を抑制することができる。When a resin material is used for the interlayer insulating film, there is a problem that the effect of moisture (especially OH group) present in the resin material affects the element characteristics. However, as shown in this embodiment, by providing the silicon nitride film for preventing the movement of moisture, the above-mentioned problems that occur when the resin material is used for the interlayer insulating film can be suppressed.
【０１３４】[0134]
【発明の効果】本明細書で開示する発明を利用すること
により、高い信頼性を有し、また薄膜トランジスタと画
素電極や配線との間に形成される容量の問題を抑制する
ことができ、さらに安価で高い生産性を有した構成を得
ることができる。本明細書に開示する発明は、アクティ
ブマトリクス型の液晶表示装置のみではなく、ＥＬ型の
表示装置やＩＣ回路に利用することができる。By utilizing the invention disclosed in this specification, it is possible to suppress the problem of capacitance formed between the thin film transistor and the pixel electrode or wiring with high reliability. An inexpensive and highly productive structure can be obtained. The invention disclosed in this specification can be applied not only to an active matrix type liquid crystal display device but also to an EL type display device or an IC circuit.
【図１】 実施例１のアクティブマトリクス回路の画素
部分の作製工程図。1A to 1C are manufacturing process diagrams of a pixel portion of an active matrix circuit of Embodiment 1. FIGS.
【図２】 実施例１のアクティブマトリクス回路の画素
部分の作製工程図。2A to 2C are manufacturing process diagrams of a pixel portion of the active matrix circuit of Embodiment 1. FIGS.
【図３】 実施例２のアクティブマトリクス回路の画素
部分の作製工程図。3A to 3C are manufacturing process diagrams of a pixel portion of an active matrix circuit of Embodiment 2. FIGS.
【図４】 実施例３のアクティブマトリクス回路の画素
部分図。FIG. 4 is a pixel partial view of an active matrix circuit according to a third embodiment.
【図５】 実施例４の相補型に構成された薄膜トランジ
スタの作製工程図。5A to 5D are manufacturing process diagrams of a complementary thin film transistor of Example 4. FIGS.
【図６】 実施例５の薄膜トランジスタの作製工程図。6A to 6C are manufacturing process diagrams of a thin film transistor of Example 5. FIGS.
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜または酸化窒化
珪素膜） １０３ 半導体層（結晶性珪素膜） １０４ ゲイト絶縁膜（酸化珪素膜または酸
化窒化珪素膜） １０５ ゲイト電極 １０６ 多孔質状の陽極酸化膜 １０７ 緻密な陽極酸化膜 １０８ ソース領域 １０９ チャネル形成領域 １１０ オフセットゲイト領域 １１１ ドレイン領域 １１２ 層間絶縁膜（酸化珪素膜） １１３ ソース電極 １１４ 層間絶縁膜（窒化珪素膜） １１５ 層間絶縁膜（酸化珪素膜） １１６ 層間絶縁膜（樹脂材料） １１７ 遮光膜（クロム膜） １１８ 層間絶縁膜（窒化珪素膜） １１９ 層間絶縁膜（酸化珪素膜） １２０ 層間絶縁膜（樹脂材料） １２１ 画素電極（ＩＴＯ電極）101 glass substrate 102 base film (silicon oxide film or silicon oxynitride film) 103 semiconductor layer (crystalline silicon film) 104 gate insulating film (silicon oxide film or silicon oxynitride film) 105 gate electrode 106 porous anodic oxide film 107 dense anodic oxide film 108 source region 109 channel formation region 110 offset gate region 111 drain region 112 interlayer insulating film (silicon oxide film) 113 source electrode 114 interlayer insulating film (silicon nitride film) 115 interlayer insulating film (silicon oxide film) 116 Interlayer Insulating Film (Resin Material) 117 Light Shielding Film (Chromium Film) 118 Interlayer Insulating Film (Silicon Nitride Film) 119 Interlayer Insulating Film (Silicon Oxide Film) 120 Interlayer Insulating Film (Resin Material) 121 Pixel Electrode (ITO Electrode)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｇ ６２７Ｆ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 29/78 619A 627G 627F
Claims (6)
なる層間絶縁膜を有し、 前記層間絶縁膜が形成される下地の全面は、酸化珪素膜
または窒化珪素膜が形成されていることを特徴とする半
導体装置。1. An interlayer insulating film made of a resin material is disposed above a semiconductor element, and a silicon oxide film or a silicon nitride film is formed on the entire surface of a base on which the interlayer insulating film is formed. A semiconductor device characterized by:
なる層間絶縁膜を有し、 前記層間絶縁膜が形成される下地の全面は、酸化珪素膜
と窒化珪素膜との積層膜が形成されていることを特徴と
する半導体装置。2. A laminated film of a silicon oxide film and a silicon nitride film is formed on an entire surface of a base having an interlayer insulating film made of a resin material, which is arranged above a semiconductor element, and on which the interlayer insulating film is formed. A semiconductor device characterized by being provided.
なる層間絶縁膜を有し、 前記層間絶縁膜が形成される下地の全面は、酸化窒化珪
素膜が形成されていることを特徴とする半導体装置。3. An interlayer insulating film made of a resin material disposed above a semiconductor element, wherein a silicon oxynitride film is formed on the entire surface of a base on which the interlayer insulating film is formed. Semiconductor device.
なる層間絶縁膜を有し、 前記半導体素子と前記層間絶縁膜との間には、酸化珪素
膜または窒化珪素膜が形成されていることを特徴とする
半導体装置。4. An interlayer insulating film made of a resin material is provided above the semiconductor element, and a silicon oxide film or a silicon nitride film is formed between the semiconductor element and the interlayer insulating film. A semiconductor device characterized by the above.
なる層間絶縁膜を有し、 前記半導体素子と前記層間絶縁膜との間には、酸化窒化
珪素膜が形成されていることを特徴とする半導体装置。5. An interlayer insulating film made of a resin material is disposed above the semiconductor element, and a silicon oxynitride film is formed between the semiconductor element and the interlayer insulating film. Semiconductor device.
なる層間絶縁膜を有し、 前記半導体素子と前記層間絶縁膜との間には、酸化珪素
膜と窒化珪素膜との積層膜が形成されていることを特徴
とする半導体装置。6. An interlayer insulating film made of a resin material is disposed above the semiconductor element, and a laminated film of a silicon oxide film and a silicon nitride film is provided between the semiconductor element and the interlayer insulating film. A semiconductor device characterized by being formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35296296A JP3383535B2 (en) | 1995-12-14 | 1996-12-13 | Semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34775495 | 1995-12-14 | ||
| JP7-347754 | 1995-12-14 | ||
| JP35296296A JP3383535B2 (en) | 1995-12-14 | 1996-12-13 | Semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23098899A Division JP3383616B2 (en) | 1995-12-14 | 1999-08-18 | Semiconductor device |
| JP23098999A Division JP3383617B2 (en) | 1995-12-14 | 1999-08-18 | Liquid crystal display or EL display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223804A true JPH09223804A (en) | 1997-08-26 |
| JP3383535B2 JP3383535B2 (en) | 2003-03-04 |
Family
ID=26578602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35296296A Expired - Fee Related JP3383535B2 (en) | 1995-12-14 | 1996-12-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383535B2 (en) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197704A (en) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacture of the same |
| JP2001185354A (en) * | 1999-10-12 | 2001-07-06 | Semiconductor Energy Lab Co Ltd | Electro-optic device and its manufacturing method |
| EP1128430A2 (en) * | 2000-02-22 | 2001-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2001318624A (en) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method therefor |
| JP2001318628A (en) * | 2000-02-28 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Light emitting device and electric apparatus |
| JP2001356711A (en) * | 2000-06-13 | 2001-12-26 | Sony Corp | Display device |
| JP2002014628A (en) * | 2000-04-27 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| JP2006032977A (en) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Electro-optical device |
| KR100546540B1 (en) * | 1997-09-30 | 2006-04-21 | 산요덴키가부시키가이샤 | Thin film transistor and method of manufacturing the same |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP2007188890A (en) * | 1999-06-04 | 2007-07-26 | Semiconductor Energy Lab Co Ltd | Manufacturing method of electro-optical device |
| WO2008105244A1 (en) * | 2007-02-28 | 2008-09-04 | Zeon Corporation | Active matrix substrate, method for producing the same, and flat display |
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| US8017944B2 (en) | 2000-02-28 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with light emission for a display |
| JP2011258964A (en) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| US8178880B2 (en) | 2000-04-27 | 2012-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2012124494A (en) * | 2002-05-13 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic equipment |
| US8575740B2 (en) | 2004-02-06 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US9263476B2 (en) | 2000-02-29 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| US9704996B2 (en) | 2000-04-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1996
- 1996-12-13 JP JP35296296A patent/JP3383535B2/en not_active Expired - Fee Related
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197704A (en) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacture of the same |
| KR100546540B1 (en) * | 1997-09-30 | 2006-04-21 | 산요덴키가부시키가이샤 | Thin film transistor and method of manufacturing the same |
| JP2011258964A (en) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP4532452B2 (en) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | Electro-optic device |
| JP4515349B2 (en) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | Electro-optic device |
| US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2006032977A (en) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Electro-optical device |
| JP4515469B2 (en) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing electro-optical device |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2007188890A (en) * | 1999-06-04 | 2007-07-26 | Semiconductor Energy Lab Co Ltd | Manufacturing method of electro-optical device |
| JP2001185354A (en) * | 1999-10-12 | 2001-07-06 | Semiconductor Energy Lab Co Ltd | Electro-optic device and its manufacturing method |
| EP1128430A2 (en) * | 2000-02-22 | 2001-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| EP1128430A3 (en) * | 2000-02-22 | 2010-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8829668B2 (en) | 2000-02-28 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| JP2001318628A (en) * | 2000-02-28 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Light emitting device and electric apparatus |
| US8017944B2 (en) | 2000-02-28 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with light emission for a display |
| US9263476B2 (en) | 2000-02-29 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| JP2001318624A (en) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method therefor |
| US9704996B2 (en) | 2000-04-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2012133376A (en) * | 2000-04-27 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2002014628A (en) * | 2000-04-27 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| US8178880B2 (en) | 2000-04-27 | 2012-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2001356711A (en) * | 2000-06-13 | 2001-12-26 | Sony Corp | Display device |
| JP4581187B2 (en) * | 2000-06-13 | 2010-11-17 | ソニー株式会社 | Manufacturing method of display device |
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2014059574A (en) * | 2002-05-13 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | Display device, mobile information terminal, and mobile phone |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2012124494A (en) * | 2002-05-13 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic equipment |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| US8575740B2 (en) | 2004-02-06 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2008105244A1 (en) * | 2007-02-28 | 2008-09-04 | Zeon Corporation | Active matrix substrate, method for producing the same, and flat display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3383535B2 (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383535B2 (en) | Semiconductor device | |
| US7202551B2 (en) | Display device having underlying insulating film and insulating films | |
| US5952708A (en) | Display device | |
| KR100448902B1 (en) | Display device | |
| US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
| US7361931B2 (en) | Active matrix electro-luminescent display with an organic leveling layer | |
| JPH09197390A (en) | Display device | |
| KR100427907B1 (en) | A semiconductor device and method of manufacturing the same | |
| KR20020001733A (en) | Thin film transistor and method of manufacturing the same | |
| JP2001125510A (en) | Active matrix type el display device | |
| JP3383617B2 (en) | Liquid crystal display or EL display | |
| JP3383616B2 (en) | Semiconductor device | |
| JP3431741B2 (en) | Semiconductor device | |
| JPH11214699A (en) | Semiconductor device and its forming method | |
| JPH07153971A (en) | Semiconductor device and its manufacture | |
| JP2007298992A (en) | Semiconductor device | |
| JP2001060693A (en) | Active matrix display device | |
| JP4479994B2 (en) | Method for manufacturing semiconductor device | |
| JP2001109402A (en) | Display device | |
| JPH0918009A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |