JPH09172011A - Oxide film forming method - Google Patents

Oxide film forming method

Info

Publication number
JPH09172011A
JPH09172011A JP33018795A JP33018795A JPH09172011A JP H09172011 A JPH09172011 A JP H09172011A JP 33018795 A JP33018795 A JP 33018795A JP 33018795 A JP33018795 A JP 33018795A JP H09172011 A JPH09172011 A JP H09172011A
Authority
JP
Japan
Prior art keywords
oxide film
gas
semiconductor wafer
forming method
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33018795A
Other languages
Japanese (ja)
Inventor
Nobuyoshi Kashu
Satoru Sakai
Yoshikazu Tanabe
信義 夏秋
義和 田辺
哲 酒井
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP33018795A priority Critical patent/JPH09172011A/en
Publication of JPH09172011A publication Critical patent/JPH09172011A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide an oxide film forming method providing a good film thickness reproducibility wherein taking-in of H and OH is suppressed.
SOLUTION: A method of forming an oxide film by heating a semiconductor wafer in an oxidative atmosphere filling a treating chamber 1 is provided according to which H is fed into a reactor 26 capable of chemically activating H, the reactor is heated at temp. below the firing point of H to produce H radicals, and the radicals are reacted with O fed into a treating chamber 1 to produce H while forming the oxide film on a semiconductor wafer.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は半導体ウェハ上への酸化膜形成方法に関し、特に、極薄且つ良好な電気的特性を要求される酸化膜の形成に適用して有効な技術に関する。 The present invention relates to relates to oxide film formation method onto a semiconductor wafer, in particular, to a technique effectively applied to the formation of oxide films that require extremely thin and good electrical properties.

【0002】 [0002]

【従来の技術】半導体デバイスに用いられる酸化膜は、 The oxide film used in the Prior Art Semiconductor devices,
半導体ウェハを酸化雰囲気中で酸化して得られる熱酸化膜と、CVD(Chemical Vapor Deposition )法により得られるCVD酸化膜とに大別される。 And the thermal oxide film formed by the semiconductor wafer was oxidized in an oxidizing atmosphere, it is roughly classified into CVD oxide film obtained by CVD (Chemical Vapor Deposition) method. 前者の酸化膜はパッド酸化膜、フィールド酸化膜、ゲート酸化膜およびキャパシタ酸化膜などに、また、後者の酸化膜は配線下や配線上の層間絶縁膜に用いられている。 The former oxide film pad oxide film, the field oxide film, such as a gate oxide film and a capacitor oxide film, also, the latter oxide film is used for the interlayer insulating film on the wiring under and wiring. これらの酸化膜にはそれぞれに要求特性が異なっているが、最も厳しい特性が要求されるものはゲート酸化膜である。 These are the oxide film have different required characteristics respectively, which is most severe characteristics are required is a gate oxide film. そして、ゲート酸化膜はデバイスのスケーリング則に従って微細化されるMOSFETの性能を維持するために、更なる薄膜化が要求されている。 Then, a gate oxide film in order to maintain the performance of the MOSFET to be miniaturized according to the scaling law of the device, further thinning is required.

【0003】なお、薄膜形成技術を詳しく記載している例としては、たとえば、株式会社工業調査会発行、「19 [0003] It should be noted, as an example, which describes in detail the thin film formation technology, for example, Ltd. Industry Committee issue, "19
91年版 超LSI製造・試験装置ガイドブック」(平成 91-year version of ultra-LSI manufacturing and test equipment Guidebook "(Heisei
2年11月20日発行)、 P21〜 P27がある。 Issue 2, November 20, 2008), there is a P21~ P27.

【0004】熱酸化膜は、半導体ウェハを加熱下におき、これに酸化剤として酸素と水素との混合気体を導入して形成されるが、水素ガスがたとえば1000℃といった高温の処理チャンバ内や大気圧に近い排気ダクトで着火するおそれを未然に排除するために、予め酸素中で燃焼させて水分を発生させる方法が採られている。 [0004] thermally oxidized film, placed under heat the semiconductor wafer, are formed by introducing a mixed gas of oxygen and hydrogen as an oxidizing agent thereto, the high-temperature treatment chamber Ya such hydrogen gas, for example 1000 ° C. to eliminate the risk of ignition in the exhaust duct close to atmospheric pressure in advance, it has been adopted a method of generating water by burning in advance oxygen. ここでは、火炎が消えることなく安定して燃焼させるために水素はある程度の流量で供給されており、また、燃焼反応で水素ガスが残らないように、酸素は水素の1/2 倍以上の流量で供給されている。 Here, the flame has stabilized hydrogen to combust and is supplied with a certain flow rate without disappearing, and as leaving no hydrogen gas in the combustion reaction, oxygen is 1/2 or more of the flow rate of hydrogen in are supplied.

【0005】 [0005]

【発明が解決しようとする課題】このような条件下での酸化膜形成では、酸素と結びつく水素の量が多くなるために必然的に過剰の水が生成されることになる。 BRIEF Problems to be Solved by the oxide film formation under such conditions, so that the amount of hydrogen combined with oxygen will inevitably excess water to become more generated.

【0006】生成された水が反応管経路に付着すると、 [0006] produced water from adhering to the reaction tube path,
水分の供給量が各半導体ウェハ毎に区々となり、膜厚再現性が悪くなって安定した膜厚制御ができなくなる。 The supply amount of water becomes Amblyseius each semiconductor wafer, can not be stable film thickness controlled thickness reproducibility is deteriorated. そして、半導体ウェハの大口径化に伴って処理条件を均一化し得る枚葉処理が推進されている今日、前記したMO Then, today single wafer processing which can uniform the processing conditions with the large diameter of the semiconductor wafer has been promoted, and the MO
SFETにおける薄膜化の要求からうかがわれるように、かかる膜厚制御の困難性は素子微細化の観点から大きな問題となっていくことが予想される。 As suggests the demand for thinning the SFET, difficulty of such thickness control is expected to take a serious problem from the standpoint of device miniaturization.

【0007】また、水分濃度が高いと、膜中にHやOH [0007] In addition, when the high water concentration, H and OH in the film
が取り込まれて薄膜中や界面にSi−H結合やSi−O Si-H bonds and Si-O in which in the thin film and interfacial captured
−H結合の構造欠陥が発生し、これがホットキャリア注入などの電圧ストレスの印加で容易に切断されて電荷トラップとなり、素子特性(たとえばMOSFETのゲート酸化膜における高電界ストレス耐性)の劣化を助長して信頼性の低下を招来することになる。 -H bond structural defects occurred, which becomes readily cleaved by charge trapping in the application of a voltage stress, such as hot carrier injection, to promote degradation of (high electric field stress tolerance in the gate oxide film of for example MOSFET) device characteristics It will lead to reduced reliability Te.

【0008】そこで、本発明の目的は、良好な膜厚再現性のもとで熱酸化による薄膜を形成することのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of forming a thin film by thermal oxidation under good film thickness repeatability.

【0009】本発明の他の目的は、HやOHの取り込みが抑制された熱酸化による薄膜を形成することのできる技術を提供することにある。 Another object of the present invention is to provide a technique capable of forming a thin film by thermal oxidation of the H and OH uptake is suppressed.

【0010】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

【0011】 [0011]

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 Among the inventions disclosed in the present application Means for Solving the Problems] To briefly explain the summary of typical,
次のとおりである。 It is as follows.

【0012】すなわち、本発明による酸化膜形成方法は、処理チャンバ内の半導体ウェハを酸化雰囲気中で加熱して酸化膜を形成する熱酸化での酸化膜形成方法であり、触媒作用で水素を化学的に活性化し得る反応器内に導入するとともに反応器を水素の発火点以下の温度に加熱して水素ラジカルを生成する第1の工程と、この水素ラジカルを処理チャンバ内に導入される酸素と反応させて水を生成しつつ半導体ウェハ上に酸化膜を形成して行く第2の工程とを有することを特徴とするものである。 Namely, the oxide film forming method according to the invention, by heating the semiconductor wafer in the processing chamber in an oxidizing atmosphere a method of forming oxide layers by thermal oxidation to form an oxide film, chemical hydrogen catalytically a first step of generating hydrogen radicals and the reactor was heated to a temperature below the ignition point of hydrogen is introduced into the reactor capable of activating oxygen and introduced the hydrogen radicals into the processing chamber is reacted is characterized in that a second step to continue to form an oxide film on a semiconductor wafer while generating water.

【0013】この酸化膜形成方法で、第1の工程の前および第2の工程の後において処理チャンバ内に不活性ガスのみを導入し、半導体ウェハの成膜時間をこの不活性ガスの導入タイミングにより調整するようにしてもよい。 [0013] In the oxide film forming method, first introduced only inert gas into the processing chamber even after the front and a second step of the process, the deposition time of the semiconductor wafer timing of introducing the inert gas it may be adjusted by. また、MOSFETにおけるゲート酸化膜をこの形成方法で形成してもよい。 It is also possible to form a gate oxide film in the MOSFET in the formation process.

【0014】上記した手段によれば、水素の流量を所望のレベルに設定することができ、超低水分化された熱処理雰囲気中で半導体ウェハ上に酸化膜を形成することが可能になる。 According to the above means, it is possible to set the flow rate of the hydrogen to the desired level, it is possible to form an oxide film on a semiconductor wafer in a heat treatment atmosphere, which is ultra-low moisture reduction.

【0015】これにより、反応管経路への水の付着が低減できて熱酸化処理の条件が均一化され、良好な膜厚再現性のもとで酸化膜を形成することが可能になる。 [0015] Thus, the reaction tube adhesion of water is able to reduce the conditions of the thermal oxidation treatment to the path is made uniform, it is possible to form an oxide film under a good film thickness repeatability. また、膜中へのHやOHの取り込みを大幅に抑制することができ、構造欠陥が防止されて安定した素子特性による高信頼性を有するデバイスを得ることが可能になる。 Further, it is possible to greatly suppress the H and OH incorporation into the film, it is possible to obtain a device having high reliability by stable element characteristics structural defects is prevented.

【0016】 [0016]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described in detail with reference to embodiments of the present invention with reference to the drawings. なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 In all the drawings for describing the embodiments, members having the same function are denoted by the same reference numerals, and description thereof is not repeated.

【0017】(実施の形態1)図1は本発明の一実施の形態である酸化膜形成方法に用いられる成膜装置の処理チャンバを示す概略図、図2は図1のII−II線に沿う断面図、図3は図1の処理チャンバに接続されるガス導入部を示す説明図、図4は本実施の形態の酸化膜形成方法により得られた酸化膜の電界ストレスと電荷トラップ数との関係を示す図である。 The schematic diagram of the processing chamber of the film forming apparatus used in an as oxide film formation method to an embodiment of FIG. 1 according to the present invention (Embodiment 1) FIG. 2 is a line II-II in FIG. 1 sectional view taken along, FIG. 3 is an explanatory diagram showing a gas inlet connected to the processing chamber of Figure 1, Figure 4 is the electric field stress of the resulting oxide film by the oxide film forming method of the present embodiment and the charge trapping number is a diagram showing the relationship.

【0018】図1および図2に示す成膜装置の処理チャンバ1は、たとえば多重壁石英管で構成されて酸化膜形成のための半導体ウェハWが収容されるチャンバ本体2 [0018] Figure 1 and the processing chamber 1 of the film forming apparatus shown in FIG. 2, for example, chamber body 2 on which the semiconductor wafer W for the oxide film formation is composed of a multi-walled quartz tube is accommodated
を有しており、このチャンバ本体2には、後述するH 2 The has, in the chamber body 2, described later H 2
ガス(水素)やO 2ガス(酸素)といった原料ガスGが導入されるガス導入口2aが形成されている。 Gas inlet 2a of gas (hydrogen) and O 2 feed gases G such gas (oxygen) is introduced is formed. ガス導入口2aの反対側は開口されており、導入された原料ガスGを外部に排出するための排気口3aが形成されたスリーブ3が該開口部の周縁を取り囲むようにしてシール材4を介して取り付けられている。 Opposite side of the gas inlet port 2a is opened, the sealing member 4 is the sleeve 3 the exhaust port 3a for discharging the introduced raw material gas G to the outside is formed so as to surround the periphery of the opening It is attached through. そして、スリーブ3には前記したチャンバ本体2の開口部を閉塞するエンドプレート5aが取り付けられている。 Then, the end plate 5a is attached for closing the opening of the chamber body 2 described above the sleeve 3.

【0019】図2に示すように、チャンバ本体2の上下には、半導体ウェハWを加熱するためのヒータ6a,6 As shown in FIG. 2, the top and bottom of the chamber body 2, a heater 6a for heating the semiconductor wafer W, 6
bが設けられている。 b is provided. このヒータ6a,6bはガス導入口2a側に取り付けられたエンドプレート5bとスリーブ3とに挟まれるようにして設置されており、半導体ウェハWをたとえば1000℃程度に加熱するようになっている。 The heater 6a, 6b is designed to heat is installed so as to be sandwiched between the end plates 5b and the sleeve 3 mounted on the gas inlet 2a side, the semiconductor wafer W, for example, about 1000 ° C.. なお、加熱温度を測定するため、温度センサである熱電対7がチャンバ本体2内に突出して設置されている。 In order to measure the heating temperature, a thermocouple 7 is placed to protrude into the chamber body 2 is a temperature sensor.

【0020】チャンバ本体2内には半導体ウェハWを保持するサセプタ8が、たとえば石英またはSiC(シリコンカーバイド)からなり半導体ウェハWの熱分布を均一化する均熱リング9上に設置されている。 The susceptor 8 for holding a semiconductor wafer W in the chamber main body 2 is placed on the soaking ring 9 to equalize the heat distribution of the semiconductor wafer W made of, for example, quartz or SiC (silicon carbide). そして、均熱リング9はエンドプレート5aの内側から延びた支持アーム10に支持されて室内中央に位置しており、したがって、サセプタ8上の半導体ウェハWは室内の中央部に固定される。 The soaking ring 9 is located in the chamber center is supported by the support arm 10 extending from the inside of the end plate 5a, therefore, the semiconductor wafer W on the susceptor 8 is fixed to the central portion of the chamber.

【0021】チャンバ本体2内のガス導入口2a側には室内の幅方向に沿って隔壁11が設けられている。 [0021] The gas inlet 2a of the chamber main body 2 the partition wall 11 is provided along the width direction of the chamber. 隔壁11には多数の貫通孔11aが開設されており、図示するように、導入された原料ガスGは該貫通孔11aにより室内に均一に行き渡るようになっている。 The partition wall 11 includes a number of through holes 11a are opened, as shown, the introduced raw material gas G is as distributed uniformly across the room by the through hole 11a.

【0022】このような構造の処理チャンバ1に接続されるガス導入部21は、図3に示すように、原料ガスであるH 2ガスおよびO 2ガス、ならびに不活性ガスであるN 2ガス(窒素)の3種のガスが貯留されたガス貯留槽22a,22b,22cから処理チャンバ1に至る管路を形成している。 The gas inlet 21 connected to the processing chamber 1 having such a structure, as shown in FIG. 3, H 2 gas and O 2 gas, and N 2 gas is an inert gas which is a raw material gas ( three gas reservoir gas reservoir 22a of nitrogen), 22b, and forms a conduit leading to the processing chamber 1 from 22c. なお、不活性ガスとしてはAr(アルゴン)など他の種々のものを適用することができる。 Incidentally, it can be applied to the other various such Ar (argon) is used as the inert gas.

【0023】それぞれのガス貯留槽22a,22b,2 [0023] Each of the gas reservoir 22a, 22b, 2
2cから延びる配管上にはマスフローコントローラ23 Mass flow controller 23 on the piping that extends from 2c
a,23b,23cが設置されて処理チャンバ1への供給量を厳密に制御することができるようになっている。 a, 23b, 23c is adapted to be able to strictly control the supply to the installed process chamber 1.
これに加え、各配管上には逆流を防止してガスを処理チャンバ1への一方向のみに流す逆止弁24a,24b, Additionally, check valves 24a, 24b to flow in only one direction into the processing chamber 1 of the gas to prevent backflow on the pipes,
24c、およびガス貯留槽22a,22b,22cから処理チャンバ1へ至るガスの流路を開閉する開閉バルブ25a,25b,25cがマスフローコントローラ23 24c, and the gas reservoir 22a, 22b, the opening and closing valve 25a for opening and closing a gas flow path leading from 22c to the processing chamber 1, 25b, 25c is a mass flow controller 23
a,23b,23cから処理チャンバ1に向かう経路上に設置されている。 a, 23b, are placed on a path from 23c to the processing chamber 1.

【0024】図示するように、ガス貯留槽22a,22 [0024] As shown, the gas reservoir 22a, 22
b,22cからの配管は開閉バルブ25a,25b,2 b, piping from 22c is off valves 25a, 25b, 2
5cを過ぎたところで集合しており、この集合配管上に反応器26が設置されている。 Has been set in past the 5c, the reactor 26 is disposed on the common piping. 反応器26は、たとえばハステロイ製のケーシング26a内にNi(ニッケル) The reactor 26, for example in a Hastelloy casing 26a Ni (nickel)
製の配管26bが螺旋状に収容されたもので、この中をH 2ガスが通ると、Niの持つ触媒作用により化学的活性に富み相手方の原料ガスであるO 2ガスと化学反応を起こしやすい水素ラジカルとなる。 Those manufactured pipe 26b is accommodated in a spiral, when passing therein is H 2 gas, O 2 causes a gas chemically react easily as a source gas of the other party rich in chemical activity by the catalytic action possessed by the Ni the hydrogen radical. なお、配管26bは螺旋状に形成されている必要はない。 Incidentally, the pipe 26b need not be formed in a spiral shape. また、配管26b In addition, the pipe 26b
の材料はNiに限定されるものではなく、Pd(パラジウム)、Pt(白金)などH 2ガスをラジカル化し得る他の種々の材料を用いることができる。 The material is not limited to Ni, Pd (palladium), H 2 gas Pt (platinum), etc. can be used other various materials which can be radicalized.

【0025】反応器26の近傍にはこれを加熱するためのヒータ27が設置されている。 The heater 27 for heating this is installed in the vicinity of the reactor 26. そして、このヒータ2 Then, the heater 2
7で加熱される反応器26でH 2ガスのラジカル化が促進されるとともに、加熱温度をH 2ガスの発火点( 580 With radicalization of the H 2 gas is accelerated by the reactor 26 to be heated by 7, the heating temperature ignition point of the H 2 gas (580
〜 600℃)以下の温度である350〜 500℃程度とすることによってH 2ガスが着火するおそれを未然に排除している。 H 2 gas by a ~ 600 ° C.) which is below the temperature 350 to 500 ° C. about is eliminated in advance the possibility of ignition.

【0026】このような構成の成膜装置では、半導体ウェハWには次のようにしてその表面に酸化膜が形成される。 [0026] In the film forming apparatus having such a configuration, as follows oxide film is formed on the surface of the semiconductor wafer W.

【0027】先ず、開閉バルブ25cのみを開き、ガス貯留槽22cからN 2ガスを処理チャンバ1内に供給しながら半導体ウェハWをサセプタ8上に載置する。 [0027] First, open only on-off valve 25c, placing the semiconductor wafer W on the susceptor 8 while supplying the gas reservoir 22c N 2 gas into the process chamber 1. マスフローコントローラ23cにより、このときのN 2ガスの流量はたとえば10リットル/minとする。 By the mass flow controller 23c, the flow rate of N 2 gas at this time is for example a 10 l / min. なお、ヒータ6a,6bを作動させて半導体ウェハWを加熱し、また、ヒータ27を作動させて反応器26を加熱しておく。 Incidentally, by actuating the heater 6a, and 6b to heat the semiconductor the wafer W, also keep heating the reactor 26 by operating the heater 27.

【0028】次に、開閉バルブ25cを閉じてN 2ガスの供給を停止し、開閉バルブ25a,25bを開いて、 Next, the supply of N 2 gas is stopped by closing the opening and closing valve 25c, opens the opening and closing valve 25a, a 25b,
今度はH 2ガスおよびO 2ガスを処理チャンバ1内に導入する。 Now introducing the H 2 gas and O 2 gas into the processing chamber 1. このときの各処理ガスの流量は、マスフローコントローラ23a,23bによりたとえば 200cc/min、 Flow rate of each processing gas at this time, mass flow controllers 23a, 23b, for example, by 200 cc / min,
たとえば 200cc/minにそれぞれ設定する。 For example, to set each to 200cc / min. ここで、H 2 Here, H 2
ガスはヒータ27により加熱された反応器26内のNi Ni in the reactor 26 gas heated by the heater 27
製の配管26bの触媒作用により化学的に活性化され、 Chemically activated by the catalytic action of manufacturing the piping 26b,
水素ラジカルが生成される(H 2 →H * )(第1の工程)。 Hydrogen radicals are produced (H 2 → H *) (first step). 水素ラジカルが生成されると、これが処理チャンバ1内に導入されるO 2ガスと反応して水が生成される(H * +O 2 →H 2 O)。 When the hydrogen radical is generated, which is water reacts with O 2 gas introduced into the processing chamber 1 is produced (H * + O 2 → H 2 O). 前述のようにH 2ガスの流量が少量であることから水の生成量も少なく、したがって、処理チャンバ1内における処理雰囲気中の水分供給量は数百cc/minオーダの非常に低いレベルに保持される。 Retention because it is a small amount is the flow rate of H 2 gas as described above the amount of water is small and thus, the water supply amount in the treatment atmosphere in the processing chamber 1 for very low levels of a few hundred cc / min Order It is. そして、かかる雰囲気の処理チャンバ1内で半導体ウェハWに酸化膜を形成する(第2の工程)。 Then, oxide film is formed on the semiconductor wafer W in the processing chamber 1 of such atmosphere (second step). なお、処理雰囲気中の水分供給量は数百cc/minオーダに固定されるものではなく、H 2ガスの流量調整により低水分領域から数リットル/minオーダまでの広範囲で精密に制御することができる。 The water supply amount in the treatment atmosphere is not intended to be fixed to a few hundred cc / min order, be precisely controlled in a wide range from low moisture region up to several liters / min order by the flow rate adjustment of the H 2 gas it can. したがって、作業者は必要な水分量に対応したH 2ガスの流量を選定することができる。 Therefore, the operator can select the flow rate of H 2 gas corresponding to the amount of water required.

【0029】このように、H 2ガスをラジカル化してO [0029] Thus, by radicalizing the H 2 gas O
2ガスと結合させて水を生成するようにすれば、H 2ガスの処理チャンバ1内への導入が燃焼に頼ることなく防止されるので、H 2ガスの流量を所望のレベルに設定することが可能になる。 If coupled with 2 gas to produce water, the introduction of H 2 gas in the processing chamber 1 is prevented without relying on combustion, to set the flow rate of H 2 gas to a desired level that It becomes possible. したがって、前述のように、チャンバ本体2内の水分供給量を数百cc/minオーダにまで下げることができ、超低水分化された熱処理雰囲気中で半導体ウェハW上に酸化膜を形成することができる。 Therefore, as described above, it is possible to reduce the water supply amount in the chamber main body 2 to a few hundred cc / min order, to form an oxide film on the semiconductor wafer W in an ultra low moisture reduction has been heat treatment atmosphere can.

【0030】これにより、水は殆ど反応管経路に付着することがなく、熱酸化処理の条件が各半導体ウェハW間で均一化されて安定した膜厚制御が可能になり、得られた酸化膜の膜厚再現性は極めて良好になる。 [0030] Thus, the water is not to be almost attached to the reaction tube path, conditions of the thermal oxidation treatment is equalized between each of the semiconductor wafer W enables stable film thickness control, resulting oxide film the film thickness reproducibility is very good.

【0031】また、低水分供給量で酸化膜形成を行うことができるので、膜中へのHやOHの取り込みが抑制されて構造欠陥が防止され、電圧ストレスの印加による電荷トラップの発生密度が低減される。 Further, since it is possible to perform oxide film formation at low moisture supply amount, is suppressed H or OH incorporation into the film is prevented structural defects, the generation density of the charge trap by application of voltage stress It is reduced. したがって、安定した素子特性による高信頼性を有するデバイスを得ることが可能になる。 Therefore, it is possible to obtain a device having high reliability by stable device characteristics.

【0032】ここで、図4において、該酸化膜における電界ストレスと電荷トラップ数との関係を模式的に示す。 [0032] Here, in FIG. 4, showing the relationship between the electric field stress and the charge number of traps in the oxide film schematically. この図から明らかなように、破線で示す高水分濃度下で形成された酸化膜では電界ストレスが高くなると電荷トラップ数が多くなっているのに比べ、実線で示す低水分濃度下で形成された酸化膜は高い電界ストレスを印加しても電荷トラップ数は低いレベルにとどまり、安定したストレス耐性を示していることがわかる。 As apparent from the figure, compared with the oxide film formed under high moisture concentration shown by a broken line has a lot charge trap number field stress increases, which is formed under low water concentrations indicated by the solid line oxide film charge trap number even by applying a high electric field stress remains at a low level, it can be seen that showed stable stress tolerance. したがって、最も厳しい特性が要求されるMOSFETのゲート酸化膜を本技術を適用して形成した場合、良好な電気的特性を得ることができる。 Therefore, the gate oxide film of a MOSFET is most severe characteristics are required when formed by applying the present technology, it is possible to obtain excellent electrical characteristics.

【0033】たとえば10分程度原料ガスを供給して薄膜形成を行った後、開閉バルブ25a,25bを閉じてH [0033] After the thin film formation by supplying, for example, 10 minutes to the material gas, closed-off valve 25a, a 25b H
2ガスおよびO 2ガスの供給を止め、再び開閉バルブ2 2 stops the supply of gas and O 2 gas, again off valve 2
5cを開いてN 2ガスを処理チャンバ1内に送り込む。 5c the feeding N 2 gas into the process chamber 1 is opened.
これにより、半導体ウェハWの表面酸化が停止する。 Thus, the surface oxidation of the semiconductor wafer W is stopped. このように、成膜時以外は不活性ガスであるN 2ガスを流すことにより、半導体ウェハWの成膜時間をN 2ガスの導入タイミングでコントロールすることができ、成膜条件をより一層均一化することができる。 Thus, by flowing N 2 gas than during deposition is an inert gas, a film formation time of the semiconductor wafer W can be controlled by introducing timing of N 2 gas, more uniform deposition conditions it can be of.

【0034】(実施の形態2)図5は本発明の一実施の形態である酸化膜形成方法に用いられる成膜装置の他の処理チャンバを示す断面図である。 [0034] FIG. 5 (Embodiment 2) is a sectional view showing another process chamber of a deposition apparatus used for oxide film formation method according to an embodiment of the present invention.

【0035】本実施の形態における処理チャンバ1は、 The processing chamber 1 of the present embodiment,
上下から半導体ウェハWを加熱する手段としてランプ3 Lamp 3 as means for heating the semiconductor wafer W from above and below
6a,36bが用いられているものである。 6a, in which 36b is used. このように、加熱源は実施の形態1に示すヒータに限定されるものではなく、ランプ36a,36bなど他の種々のものを用いることができる。 Thus, the heat source is not limited to the heater shown in the first embodiment, the lamp 36a, it is possible to use various other things such as 36b.

【0036】以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 [0036] Although the invention made by the inventors has been concretely described based on the embodiments, the present invention is not limited to the above embodiments, various changes without departing from the scope of the invention possible it is needless to say that.

【0037】 [0037]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Effects of the Invention Among the inventions disclosed in the present application The following is a brief description of effects obtained by typical.

【0038】(1).すなわち、本発明の酸化膜形成技術によれば、水素をラジカル化して酸素と反応させて水を生成しつつ半導体ウェハ上に酸化膜を形成するようにしているので、水素の流量を所望のレベルに設定することが可能になる。 [0038] (1). That is, according to the oxide film formation technique of the present invention, since the hydrogen is to form an oxide film on the semiconductor wafer while generating water by reacting with oxygen into radicals, the flow rate of hydrogen is possible to set to a desired level. これにより、処理チャンバ内の水分供給量をたとえば数百cc/minあるいはそれ以下の数cc/minから数リットル/minまでの広範な領域にわたって制御することが可能になり、超低水分化された熱処理雰囲気中で半導体ウェハ上に酸化膜を形成することができる。 Thus, it is possible to control over a wide area of ​​the water supply amount of the processing chamber for example from a few hundred cc / min or less number cc / min to several liters / min, and the ultra-low moisture reduction it is possible to form an oxide film on a semiconductor wafer in a heat treatment atmosphere.

【0039】(2).したがって、反応管経路への水の付着がなくなって熱酸化処理の条件が各半導体ウェハ間で均一化され、良好な膜厚再現性のもとで酸化膜を形成することが可能になる。 [0039] (2). Therefore, the reaction passage adhesion of water lost condition of the thermal oxidation treatment to the path are equalized among the semiconductor wafer to form an oxide film under a good film thickness repeatability it becomes possible.

【0040】(3).また、超低水分濃度で酸化膜形成を行うことができるので、膜中へのHやOHの取り込みを大幅に抑制することができる。 [0040] (3). Further, since it is possible to perform oxide film formation at an ultra low water concentration, it is possible to significantly suppress the H and OH incorporation into the film. これにより、構造欠陥が防止されて、たとえばMOSFETのゲート酸化膜においては電圧ストレスの印加による電荷トラップの発生密度が低減される等、安定した素子特性による高信頼性を有するデバイスを得ることが可能になる。 Thus, being prevented structural defects, for example such as in a gate oxide film of the MOSFET is generated density of charge trap by application of voltage stress is reduced, it is possible to obtain a device having high reliability by stable element characteristics become.

【0041】(4).さらに、成膜時以外は処理チャンバ内に不活性ガスを流すことにより、半導体ウェハの成膜時間を不活性ガスの導入タイミングでコントロールすることができ、成膜条件をより一層均一化することが可能になる。 [0041] (4). Furthermore, other than by the time of film formation is flowing the inert gas into the processing chamber, the film formation time of the semiconductor wafer can be controlled by introducing timing of inert gas, the deposition conditions it is possible to further uniform.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施の形態による酸化膜形成方法に用いられる成膜装置の処理チャンバを示す概略図である。 1 is a schematic diagram showing a process chamber of a deposition apparatus used for oxide film formation method according to an embodiment of the present invention.

【図2】図1のII−II線に沿う断面図である。 2 is a sectional view taken along the line II-II of Figure 1.

【図3】図1の処理チャンバに接続されるガス導入部を示す説明図である。 3 is an explanatory diagram showing a gas inlet connected to the processing chamber of Figure 1.

【図4】本発明の一実施の形態である酸化膜形成方法により得られた酸化膜の電界ストレスと電荷トラップ数との関係を示す図である。 Is a graph showing the relationship between the electric field stress and the charge number of traps resulting oxide film by a is oxide film forming method an embodiment of the present invention; FIG.

【図5】本発明の一実施の形態である酸化膜形成方法に用いられる成膜装置の他の処理チャンバを示す断面図である。 5 is a cross-sectional view showing another process chamber of a deposition apparatus used for oxide film formation method according to an embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 処理チャンバ 2 チャンバ本体 2a ガス導入口 3 スリーブ 3a 排気口 4 シール材 5a,5b エンドプレート 6a,6b ヒータ 7 熱電対 8 サセプタ 9 均熱リング 10 支持アーム 11 隔壁 11a 貫通孔 21 ガス導入部 22a〜22c ガス貯留槽 23a〜23c マスフローコントローラ 24a〜24c 逆止弁 25a〜25c 開閉バルブ 26 反応器 26a ケーシング 26b 配管 27 ヒータ 36a,36b ランプ G 原料ガス W 半導体ウェハ 1 the processing chamber 2 chamber body 2a gas inlet port 3 the sleeve 3a outlet 4 sealant 5a, 5b end plates 6a, 6b heater 7 Thermocouple 8 susceptor 9 soaking ring 10 supporting arm 11 partition wall 11a through hole 21 gas inlet 22a~ 22c gas reservoir 23a~23c mass flow controller 24a~24c check valve 25a~25c off valve 26 reactor 26a casing 26b piping 27 heater 36a, 36b lamp G material gas W semiconductor wafer

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 処理チャンバ内の半導体ウェハを酸化雰囲気中で加熱して酸化膜を形成する酸化膜形成方法であって、 触媒作用により水素を化学的に活性化し得る反応器内にこの水素を導入するとともに該反応器を水素の発火点以下の温度に加熱して水素ラジカルを生成する第1の工程と、 この水素ラジカルを前記処理チャンバ内に導入される酸素と反応させて水を生成しつつ前記半導体ウェハ上に酸化膜を形成して行く第2の工程とを有することを特徴とする酸化膜形成方法。 1. A semiconductor wafer within the processing chamber to a oxide film forming method by heating in an oxidizing atmosphere to form an oxide film, the hydrogen in the reactor capable of chemically activated hydrogen by catalytic a first step of generating hydrogen radicals by heating the reactor to a temperature below the ignition point of hydrogen is introduced, the hydrogen radicals are reacted with oxygen introduced into the process chamber to produce water the oxide film forming method characterized by having a second step to continue to form an oxide film on the semiconductor wafer while.
  2. 【請求項2】 請求項1記載の酸化膜形成方法であって、前記第1の工程の前および前記第2の工程の後において前記処理チャンバ内に不活性ガスのみを導入し、前記半導体ウェハの成膜時間をこの不活性ガスの導入タイミングにより調整することを特徴とする酸化膜形成方法。 2. A oxide film forming method according to claim 1, wherein, by introducing only the inert gas into the processing chamber in after the first step before and the second step, the semiconductor wafer oxide film forming method characterized in that the deposition time is adjusted by the timing of introducing the inert gas.
  3. 【請求項3】 請求項1または2記載の酸化膜形成方法において、前記酸化膜はMOSFETにおけるゲート酸化膜であることを特徴とする酸化膜形成方法。 3. A oxide film forming method according to claim 1 or 2, wherein the oxide film forming method, wherein the oxide film is a gate oxide film in MOSFET.
JP33018795A 1995-12-19 1995-12-19 Oxide film forming method Withdrawn JPH09172011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33018795A JPH09172011A (en) 1995-12-19 1995-12-19 Oxide film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33018795A JPH09172011A (en) 1995-12-19 1995-12-19 Oxide film forming method

Publications (1)

Publication Number Publication Date
JPH09172011A true JPH09172011A (en) 1997-06-30

Family

ID=18229813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33018795A Withdrawn JPH09172011A (en) 1995-12-19 1995-12-19 Oxide film forming method

Country Status (1)

Country Link
JP (1) JPH09172011A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7736963B2 (en) 2004-07-05 2010-06-15 Samsung Electronics Co., Ltd. Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6417114B2 (en) 1997-03-05 2002-07-09 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7250376B2 (en) 1997-03-05 2007-07-31 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6518202B2 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6518201B1 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7053007B2 (en) 1997-03-05 2006-05-30 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6528431B2 (en) 1997-03-05 2003-03-04 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit drive using an oxygen and hydrogen catalyst
US6569780B2 (en) 1997-03-05 2003-05-27 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6596650B2 (en) 1997-03-05 2003-07-22 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7008880B2 (en) 1997-03-05 2006-03-07 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6855642B2 (en) 1997-03-05 2005-02-15 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6962880B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6962881B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US7799690B2 (en) 1997-03-05 2010-09-21 Renesas Electronics Corporation Method for fabricating semiconductor integrated circuit device
US6784116B2 (en) 1997-05-30 2004-08-31 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6528403B2 (en) 1997-05-30 2003-03-04 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7122469B2 (en) 1997-05-30 2006-10-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6987069B2 (en) 1997-05-30 2006-01-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7736963B2 (en) 2004-07-05 2010-06-15 Samsung Electronics Co., Ltd. Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device

Similar Documents

Publication Publication Date Title
KR100374065B1 (en) Oxidation processing unit and oxidation treatment
US9388492B2 (en) Vapor flow control apparatus for atomic layer deposition
US6807971B2 (en) Heat treatment apparatus and cleaning method of the same
US6656282B2 (en) Atomic layer deposition apparatus and process using remote plasma
US5989345A (en) Process-gas supply apparatus
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
CN1934287B (en) Apparatuses and methods for atomic layer deposition of hafnium-containing high-k dielectric materials
US7825039B2 (en) Vertical plasma processing method for forming silicon containing film
US8261692B2 (en) Substrate processing apparatus and reaction container
US7569500B2 (en) ALD metal oxide deposition process using direct oxidation
US7910165B2 (en) Ruthenium layer formation for copper film deposition
DE60032551T2 (en) Thin film production
KR100990012B1 (en) Methods for silicon oxide and oxynitride deposition using single wafer low pressure cvd
KR100861851B1 (en) Method and apparatus for forming silicon oxide film
CN1224086C (en) Method for mfg. semiconductor device
JP2008202107A (en) Substrate-treating apparatus
JP3636598B2 (en) Method for forming metal layer of semiconductor device
CN1926668B (en) Formation of a silicon oxynitride layer on a high-K dielectric material
JP4718141B2 (en) Thin film forming method and thin film forming apparatus
TWI332532B (en) Apparatus and process for plasma-enhanced atomic layer deposition
TWI358769B (en) Method and apparatus for forming silicon oxynitrid
JP4427254B2 (en) Method for depositing a dielectric coating
JP2006049809A (en) Method and apparatus for film formation, and storage medium
US7629270B2 (en) Remote plasma activated nitridation
JP5276156B2 (en) Substrate processing apparatus and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040329

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20040601

Free format text: JAPANESE INTERMEDIATE CODE: A02

A761 Written withdrawal of application

Effective date: 20040803

Free format text: JAPANESE INTERMEDIATE CODE: A761