JPH09166631A - Circuit for separating and measuring manual element of pcb - Google Patents

Circuit for separating and measuring manual element of pcb

Info

Publication number
JPH09166631A
JPH09166631A JP8273938A JP27393896A JPH09166631A JP H09166631 A JPH09166631 A JP H09166631A JP 8273938 A JP8273938 A JP 8273938A JP 27393896 A JP27393896 A JP 27393896A JP H09166631 A JPH09166631 A JP H09166631A
Authority
JP
Japan
Prior art keywords
signal
output
pcb
vin
vout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8273938A
Other languages
Japanese (ja)
Other versions
JP2962244B2 (en
Inventor
Shokyoku Sen
鐘局 宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LG Industrial Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Industrial Systems Co Ltd filed Critical LG Industrial Systems Co Ltd
Publication of JPH09166631A publication Critical patent/JPH09166631A/en
Application granted granted Critical
Publication of JP2962244B2 publication Critical patent/JP2962244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors

Abstract

PROBLEM TO BE SOLVED: To detect the actual value of a manual element accurately and quickly by detecting the voltage levels of input signal and response signal of a PCB (printed circuit board) using a sampling clock signal synchronized at an arbitrary moment of time and then calculating the phase difference. SOLUTION: A current/voltage converter 30 converts a response signal I into a voltage signal V. A response signal amplifying section 31 amplifies the voltage signal V to an appropriate level thus producing a response signal Vout. An input signal amplifying section 32 amplifies an input signal Vs to a PCB 200 to produce an input signal Vin. A peak detector 33 receives output signal from the amplifying sections 31, 32 in order to measure the peak voltages Vin- max, Vout-max. A sample and hold section 34 calculates the voltage values Vin'(T), Vout' at an arbitrary moment of time in synchronism with a sample and hold clock signal CLKsh. Consequently, the phase difference and impedance can be calculated and the actual value of each element can be detected from a series or parallel circuit of R, L, C formed on the PCB 200.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、PCB(Prin
ted circuit Board)に実装された手
動素子のインピダンスを分離測定する技術に係るもの
で、詳しくは、新規の位相差測定方法により手動素子の
実際値を正確に分離検出してICT(In−circu
it Tester)装備に適用し得るPCBの手動素
子の分離測定回路に関するものである。
TECHNICAL FIELD The present invention relates to a PCB (Prin).
The present invention relates to a technique for separately measuring the impedance of a manual element mounted on a ted circuit board, and more specifically, it accurately separates and detects the actual value of the manual element by a new phase difference measuring method to detect the ICT (In-circuit).
The present invention relates to a separate measurement circuit of a manual element of a PCB applicable to it tester equipment.

【0002】[0002]

【従来の技術】一般に、PCB内のR、L、C(抵抗
R、コイルL、コンデンサーC)回路の手動素子の不良
可否を判定するためには手動素子の実施値を測定すべき
であるが、PCB内の手動素子は独立的に存在せず他の
部品と直列又は並列に連結されているため、RLCメー
ターのような計測装備を用いては測定が不可能であり、
更に、大量生産中のPCBの異常有無を判定する場合、
各手動素子の実際値を測定するということは量的及び時
間的に殆ど不可能なことであった。
2. Description of the Related Art Generally, in order to determine whether or not a manual element of an R, L, C (resistor R, coil L, capacitor C) circuit in a PCB is defective, the actual value of the manual element should be measured. Since the manual element in the PCB does not exist independently and is connected in series or in parallel with other components, it is impossible to perform measurement using a measurement device such as an RLC meter.
Furthermore, when judging whether there is an abnormality in the PCB during mass production,
It was almost impossible quantitatively and temporally to measure the actual value of each manual element.

【0003】それで、PCBに実装された多くの部品を
自動に測定し検査するための装置として前記ICT装備
が提案されており、この場合、前記R、L、C回路の手
動素子を分離測定するため、PCBの入力信号及び出力
信号の位相差を検出する高度の技術が要求され、このよ
うな正確な位相差検出回路の具現はICT装備の性能に
大いに影響を及ぼしていた。
Therefore, the ICT equipment has been proposed as an apparatus for automatically measuring and inspecting many components mounted on a PCB, and in this case, the manual elements of the R, L, and C circuits are separately measured. Therefore, an advanced technique for detecting the phase difference between the input signal and the output signal of the PCB is required, and implementation of such an accurate phase difference detection circuit has a great influence on the performance of the ICT equipment.

【0004】そして、このような従来位相差検出回路に
おいては、図3に示すように、所定の周波数を選択する
周波数選択部20と、該周波数選択部20から選択され
た周波数に従いサイン波を発生するサイン波発生器21
と、該サイン波発生器2の出力を増幅する増幅部22
と、PCB23から遅延して出力された電流信号を電圧
信号に変換する電流/電圧変換器24と、前記増幅部2
2の出力と電流/電圧変換器24の出力とを積算する積
算器25と、該積算器25の出力信号から交流成分を除
去する低域フィルター26と、前記増幅部22の出力及
び前記電流/電圧変換器24の出力の最大値を測定して
インピダンスを計算するRMS(RootMean S
quare)計算部27と、該RMS計算部27及び低
域フィルター26の各出力をディジタル信号に変換する
A/D変換器28と、該A/D変換器28の出力により
前記PCB23に実装された抵抗R、コイルL、及びコ
ンデンサーCの値を計算するPC29と、から構成され
ていた。
In such a conventional phase difference detection circuit, as shown in FIG. 3, a sine wave is generated according to a frequency selecting section 20 for selecting a predetermined frequency and a frequency selected by the frequency selecting section 20. Sine wave generator 21
And an amplifier 22 for amplifying the output of the sine wave generator 2.
A current / voltage converter 24 for converting a current signal delayed and output from the PCB 23 into a voltage signal, and the amplification unit 2
2 and the output of the current / voltage converter 24, an integrator 25, a low-pass filter 26 for removing an AC component from the output signal of the integrator 25, an output of the amplification unit 22 and the current / An RMS (RootMean S) for calculating the impedance by measuring the maximum value of the output of the voltage converter 24.
The A / D converter 28 for converting each output of the RMS calculator 27 and the low-pass filter 26 into a digital signal, and the output of the A / D converter 28 mounted on the PCB 23. It consists of a resistor R, a coil L, and a PC 29 that calculates the values of the capacitor C.

【0005】このように構成された位相差検出回路の動
作を図面を用いて説明する。
The operation of the phase difference detection circuit configured as above will be described with reference to the drawings.

【0006】通常、PCB23に実装された手動素子の
不良可否を判定するとき、交流信号の位相差によりその
不良可否を判断するため、交流信号源の周波数選択部2
0及びサイン波発生器21が用いられる。
Usually, when determining whether a manual element mounted on the PCB 23 is defective or not, the frequency selection unit 2 of the AC signal source is used to determine whether the defective is caused by the phase difference of the AC signal.
0 and a sine wave generator 21 are used.

【0007】先ず、使用者が周波数選択部20を通して
周波数を選択すると、サイン波発生器21は所定大きさ
の周波数のサイン波を発生し、増幅部22は、該発生さ
れたサイン波を適正水準に増幅してPCB23に出力す
る。このとき、前記増幅部22の出力電圧をV(t)=
Vs sin Wtとすると、該電圧信号V(t)はP
CB23のRLC回路を通過しながらθだけ位相遅延さ
れるため、該PCB23からは電流信号I(t)=si
n(Wt+θ)が出力される。
First, when a user selects a frequency through the frequency selecting section 20, the sine wave generator 21 generates a sine wave having a predetermined frequency, and the amplifying section 22 sets the generated sine wave to an appropriate level. And output to the PCB 23. At this time, the output voltage of the amplification unit 22 is V (t) =
Assuming that Vs sin Wt, the voltage signal V (t) is P
Since the phase is delayed by θ while passing through the RLC circuit of the CB23, the current signal I (t) = si is output from the PCB23.
n (Wt + θ) is output.

【0008】次いで、該電流信号I(t)=sin(W
t+θ)は電流/電圧変換器24で電圧信号V’(t)
=−Rf Im sin(Wt+θ)(Rfは電流−電
圧変換抵抗)に変換され、積算器25は前記増幅部22
及び電流/電圧変換器24の各出力電圧V(t)、V’
(t)を積算して出力する。
Then, the current signal I (t) = sin (W
t + θ) is the voltage signal V ′ (t) at the current / voltage converter 24.
= −Rf Im sin (Wt + θ) (Rf is a current-voltage conversion resistor), and the integrator 25 is the amplification unit 22.
And output voltages V (t) and V ′ of the current / voltage converter 24.
(T) is integrated and output.

【0009】即ち、前記積算器25の出力信号は、V(t)
V'(t)=Vs sin Wt・-Rf Im sin(Wt+θ)=-1/2 {Rf Vs Im c
osθ+Rf Vs Im cos(2Wt+θ)}となり、該積算器25の出
力信号は低域フィルター26から交流成分が除去され直
流成分|V(t)V’(t)|=1/2 Rf Vs
Im cosθのみが残るようになる。
That is, the output signal of the integrator 25 is V (t)
V '(t) = Vs sin Wt ・ -Rf Im sin (Wt + θ) =-1/2 (Rf Vs Im c
os θ + Rf Vs Im cos (2Wt + θ)}, and the output signal of the integrator 25 has the AC component removed from the low-pass filter 26 and the DC component | V (t) V ′ (t) | = 1/2 Rf Vs
Only Im cos θ remains.

【0010】よって、次の式により位相差(θ)が検出
される。
Therefore, the phase difference (θ) is detected by the following equation.

【数1】 [Equation 1]

【0011】次いで、該検出された位相差(θ)はA/
D変換器28でディジタル信号に変換されPC29に供
給される。
Next, the detected phase difference (θ) is A /
The digital signal is converted by the D converter 28 and supplied to the PC 29.

【0012】且つ、RMS計算部27は前記増幅部22
の出力信号V(t)及び電流/電圧変換器24の出力信
号V’(t)から最大値を夫々測定してVs及びImを
計算し、Vs=|Z|Im式からインピダンスの大きさ
を計算してA/D変換器28を経てPC29に出力す
る。
In addition, the RMS calculation unit 27 uses the amplification unit 22.
From the output signal V (t) and the output signal V '(t) of the current / voltage converter 24, Vs and Im are calculated, and the magnitude of the impedance is calculated from the equation Vs = | Z | Im. It is calculated and output to the PC 29 via the A / D converter 28.

【0013】従って、該PC29は前記データを基準と
して近似式を作成し、抵抗R、コイルL、及びコンデン
サーCの値を計算する。
Therefore, the PC 29 creates an approximate expression using the above data as a reference, and calculates the values of the resistor R, the coil L, and the capacitor C.

【0014】[0014]

【発明が解決しようとする課題】然るに、このような従
来位相差検出方法においては、積算器から発生する誤差
と低域フィルターから発生する遅延時間とにより交流成
分が完全に除去されないため誤差の幅が増加し、RLC
の組合によるレンジ(range)単位の近似式に従い
手動素子の値を測定するため、境界部分の正確な測定値
を検出することができないという不都合な点があった。
However, in such a conventional phase difference detecting method, since the AC component is not completely removed due to the error generated by the integrator and the delay time generated by the low pass filter, the width of the error is reduced. Increase, RLC
Since the value of the manual element is measured according to the approximate expression of the range unit by the combination of the above, there is an inconvenience that an accurate measured value at the boundary portion cannot be detected.

【0015】且つ、このような問題点は測定回数が増加
されるほど一層不正確な値に計算されるという不都合な
点があった。
Further, such a problem is inconvenient because the more accurate the number of measurements, the more inaccurate the value is.

【0016】本発明の目的は、PCB入力信号及び応答
信号の最大値を夫々検出し、任意の時点で同期されたサ
ンプリングクロック信号を用いてPCBの入力信号及び
応答信号の電圧値を夫々検出した後、該検出値を用いて
位相差を計算し得るPCBの手動素子の分離測定回路を
提供しようとするものである。
An object of the present invention is to detect the maximum values of the PCB input signal and the response signal, respectively, and to detect the voltage values of the PCB input signal and the response signal using a sampling clock signal synchronized at an arbitrary time point. After that, it is intended to provide a separation measurement circuit for a manual element of a PCB, which can calculate a phase difference using the detected value.

【0017】[0017]

【課題を解決するための手段】このような本発明に係わ
るPCBの手動素子の分離測定回路においては、使用者
により選択された周波数に従い所定大きさの周波数のサ
イン波を発生してPCBに供給し、該サイン波に同期し
た任意の時点におけるサンプル/ホールドクロック信号
CLKshを出力する信号入力部と、前記PCBの入力
信号Vin及び応答信号Voutに対する各ピーク電圧
(Vin−max)(Vout−max)を測定し、前
記信号入力部から出力されたサンプル/ホールドクロッ
ク信号CLKshに同期して任意の時点におけるPCB
の入力信号Vin及び応答信号Voutの電圧値Vi
n’(T)、Vout’(T)を夫々検出する応答信号
処理部と、該応答信号処理部から出力されたピーク電圧
(Vin−max)(Vout−max)及び任意の時
点から検出された電圧値Vin’(T)、Vout’
(T)を夫々ディジタル変換してPCに供給する制御ロ
ジック部と、から構成されている。
In the separation measuring circuit for a manual element of a PCB according to the present invention, a sine wave having a predetermined frequency is generated according to a frequency selected by a user and supplied to the PCB. Then, a signal input unit that outputs a sample / hold clock signal CLKsh at an arbitrary time point synchronized with the sine wave, and peak voltages (Vin-max) (Vout-max) for the input signal Vin and the response signal Vout of the PCB. Of the PCB at any time in synchronization with the sample / hold clock signal CLKsh output from the signal input section.
Voltage value Vi of the input signal Vin and the response signal Vout of
n '(T) and Vout' (T) are respectively detected, a peak voltage (Vin-max) (Vout-max) output from the response signal processing unit, and an arbitrary time point. Voltage value Vin '(T), Vout'
(T) is digitally converted and supplied to the PC.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態に対し
説明する。
Embodiments of the present invention will be described below.

【0019】本発明に係るPCBの手動素子分離測定回
路においては、図1に示すように、使用者により選択さ
れた周波数に従い所定周波数のサイン波を発生してPC
B200に供給し、該サイン波に同期した任意の時点に
おけるサンプル/ホールドクロック信号CLKshを供
給する信号入力部100と、前記PCB200の入力信
号Vin及び応答信号Voutに対するピーク電圧(V
in−max)(Vout−max)をそれぞれ測定
し、前記信号入力部100から出力されたサンプル/ホ
ールドクロック信号CLKshに同期して任意の時点に
おけるPCB200の入力信号Vin及び応答信号Vo
utの電圧値Vin’(T)、Vout’(T)を夫々
検出する応答信号処理部300と、該応答信号処理部3
00から出力されたピーク電圧(Vin−max)(V
out−max)及び任意の時点から検出された電圧値
Vin’(T)、Vout’(T)を夫々ディジタル変
換してPC(図示されず)に供給する制御ロジック部4
00と、から構成されている。
In the PCB manual element separation measuring circuit according to the present invention, as shown in FIG. 1, a sine wave having a predetermined frequency is generated in accordance with a frequency selected by a user to generate a PC.
The signal input unit 100 which supplies the sample / hold clock signal CLKsh to the B200 and which synchronizes with the sine wave at an arbitrary time, and the peak voltage (V) with respect to the input signal Vin and the response signal Vout of the PCB200.
in-max) (Vout-max) are respectively measured, and in synchronization with the sample / hold clock signal CLKsh output from the signal input unit 100, the input signal Vin and the response signal Vo of the PCB 200 at an arbitrary time point.
a response signal processing unit 300 that detects the voltage values Vin ′ (T) and Vout ′ (T) of ut, respectively, and the response signal processing unit 3
00 output peak voltage (Vin-max) (V
out-max) and the voltage values Vin ′ (T) and Vout ′ (T) detected from an arbitrary time point are digitally converted and supplied to a PC (not shown).
And 00.

【0020】且つ、前記信号入力部100においては、
所定の周波数を選択する周波数選択器10と、該周波数
選択器10から選択された周波数に従い所定大きさの周
波数のサイン波を発生するサイン波発生器11と、該サ
イン波発生器11からサイン波を受けて任意の時点で該
サイン波に同期された矩形波信号を出力するクロック同
期部12と、該クロック同期部12から出力された矩形
波信号の幅及びホールド時点を調節してサンプル/ホー
ルドクロック信号CLKshを出力するサンプル/ホー
ルド制御器13と、前記サイン波発生器11から出力さ
れたサイン波を増幅してPCB200及び応答信号処理
部300に夫々出力する増幅部14と、を備えている。
Further, in the signal input section 100,
A frequency selector 10 for selecting a predetermined frequency, a sine wave generator 11 for generating a sine wave having a predetermined frequency in accordance with the frequency selected by the frequency selector 10, and a sine wave from the sine wave generator 11. In response to this, the clock synchronization unit 12 that outputs a rectangular wave signal synchronized with the sine wave at an arbitrary time point, and the width and hold time of the rectangular wave signal output from the clock synchronization unit 12 are adjusted to perform sample / hold. A sample / hold controller 13 that outputs a clock signal CLKsh, and an amplifier 14 that amplifies the sine wave output from the sine wave generator 11 and outputs the amplified sine wave to the PCB 200 and the response signal processor 300, respectively. .

【0021】又、前記応答信号処理部300において
は、PCB200から遅延して出力された応答信号Iを
電圧信号Vに転換する電流/電圧変換器30と、該電流
/電圧変換器30の電圧信号Vを適正レベルに増幅して
応答信号Voutを出力する応答信号増幅部31と、前
記増幅部14から出力されPCB200に入力する入力
信号Vsを増幅して入力信号Vinを出力する入力信号
増幅部32と、前記応答信号増幅部31の出力信号及び
入力信号増幅部32の出力信号を受けてピーク電圧Vi
n−max、Vout−maxを測定するピーク値検出
器33と、前記サンプル/ホールドクロック制御器13
から出力されたサンプル/ホールドクロック信号CLK
shに同期し任意の時点における応答信号増幅部31の
出力信号及び入力信号増幅部32の出力信号により電圧
値Vin’(T)、Vout’(T)を夫々計算するサ
ンプル/ホールド部34と、を備えている。
In the response signal processing unit 300, the current / voltage converter 30 for converting the response signal I delayed and output from the PCB 200 into the voltage signal V, and the voltage signal of the current / voltage converter 30. A response signal amplifier 31 that amplifies V to a proper level and outputs a response signal Vout, and an input signal amplifier 32 that amplifies the input signal Vs output from the amplifier 14 and input to the PCB 200 and outputs the input signal Vin. And a peak voltage Vi in response to the output signal of the response signal amplifier 31 and the output signal of the input signal amplifier 32.
A peak value detector 33 for measuring n-max and Vout-max, and the sample / hold clock controller 13
Sample / hold clock signal CLK output from
a sample / hold unit 34 that calculates voltage values Vin ′ (T) and Vout ′ (T) respectively by the output signal of the response signal amplification unit 31 and the output signal of the input signal amplification unit 32 in synchronization with sh, and Is equipped with.

【0022】更に、前記制御ロジック部400において
は、前記ピーク値検出器33から出力されたピーク電圧
Vin−max、Vout−max及びサンプル/ホー
ルド部34から出力された電圧値Vin’(T)、Vo
ut’(T)を夫々受けてディジタル変換するA/D変
換器40と、該A/D変換器40の出力信号をPC(図
示されず)に供給すると共に制御信号を出力するPCイ
ンターフェース部41と、該PCインターフェース部4
1の制御によりA/D変換スタート信号及び終了状態信
号をA/D変換器40に出力するデータ制御器42と、
前記PCインターフェース部41の制御により各種のア
ナログスイッチ及びリレーを制御する命令制御器43
と、を備えている。
Further, in the control logic section 400, the peak voltages Vin-max and Vout-max output from the peak value detector 33 and the voltage value Vin '(T) output from the sample / hold section 34, Vo
A / D converter 40 that receives ut ′ (T) and performs digital conversion, and a PC interface unit 41 that supplies an output signal of the A / D converter 40 to a PC (not shown) and outputs a control signal. And the PC interface unit 4
A data controller 42 that outputs an A / D conversion start signal and an end state signal to the A / D converter 40 under the control of 1.
A command controller 43 for controlling various analog switches and relays under the control of the PC interface unit 41.
And

【0023】このように構成された本発明の動作に対し
説明する。
The operation of the present invention thus configured will be described.

【0024】先ず、使用者が周波数選択器10を通して
適当な周波数を選択すると、サイン波発生器11は所定
大きさの周波数のサイン波を発生し、増幅部14は該サ
イン波を受けて適正水準に増幅しPCB200及び応答
信号処理部300に入力信号Vsとして夫々出力する。
First, when the user selects an appropriate frequency through the frequency selector 10, the sine wave generator 11 generates a sine wave having a predetermined frequency, and the amplifying section 14 receives the sine wave and receives an appropriate level. To the PCB 200 and the response signal processing unit 300 as the input signal Vs.

【0025】且つ、クロック同期部12は前記サイン波
発生器11から出力されたサイン波を受けてサイン波信
号に同期された矩形波信号を出力し、サンプル/ホール
ドクロック制御器13は該矩形波信号の幅及びホールド
時点を調整してサンプル/ホールドクロック信号CLK
shをサンプル/ホールド部34に出力する。
The clock synchronization unit 12 receives the sine wave output from the sine wave generator 11 and outputs a rectangular wave signal synchronized with the sine wave signal. The sample / hold clock controller 13 outputs the rectangular wave signal. Adjust the signal width and hold time to sample / hold clock signal CLK
The sh is output to the sample / hold unit 34.

【0026】このとき、増幅部14から出力された入力
信号VsはVs=Vsm sinWtに表現され、PC
B200内のRLC回路の出力ZはZ=|Z|∠(θ)
のように位相差(θ)及びインピダンスの大きさ|Z|
に表現される。
At this time, the input signal Vs output from the amplifier 14 is expressed as Vs = Vsm sinWt, and PC
The output Z of the RLC circuit in the B200 is Z = | Z | ∠ (θ)
, The phase difference (θ) and the magnitude of the impedance | Z |
Is represented by

【0027】従って、入力信号Vsに対するPCB20
0の応答特性を式にて表現すると次のようになる。 PCB内部 Vs=Vsm sin Wt ・・・Z(R,L,C)・・・I=Im sin(Wt+θ)
Therefore, the PCB 20 for the input signal Vs
The response characteristic of 0 is expressed by the following equation. PCB internal Vs = Vsm sin Wt ・ ・ ・ Z (R, L, C) ・ ・ ・ I = Im sin (Wt + θ)

【0028】この場合、振幅Vsmの大きさはPCB2
00内の他のダイオードがターンオンされることを防止
するため、0.2V以下の電圧を使用する。
In this case, the magnitude of the amplitude Vsm is PCB2.
A voltage below 0.2V is used to prevent the other diodes in 00 from being turned on.

【0029】又、PCB200から出力された電流信号
I=Im sin(Wt+θ)は応答信号処理部300
の電流/電圧変換器30を通って電圧信号Vに変換さ
れ、次のように表現される。 V=-Rf Im sin(Wt+θ) ・・・(1) (Rfは電流−電圧変換抵抗)
The current signal I = Im sin (Wt + θ) output from the PCB 200 is the response signal processing section 300.
Is converted into the voltage signal V through the current / voltage converter 30 of FIG. V = -Rf Im sin (Wt + θ) (1) (Rf is current-voltage conversion resistance)

【0030】次いで、応答信号増幅部31は前記電流/
電圧変換器30で変換された電圧信号VをM倍に増幅し
てピーク値検出器33及びサンプル/ホールド部34に
夫々応答信号Voutとして出力し、入力信号増幅部3
2は前記増幅部14から出力された入力信号Vsをm倍
増幅してピーク値検出器33及びサンプル/ホールド部
34に増幅信号Vinとして夫々出力し、この場合の式
は次のようになる。 Vout=M Rf Im sin(Wt+θ) ・・・(2) Vin =m Vsm sinWt ・・・(3)
Next, the response signal amplifying section 31 uses the current /
The voltage signal V converted by the voltage converter 30 is amplified M times and output as a response signal Vout to the peak value detector 33 and the sample / hold unit 34, respectively.
2 amplifies the input signal Vs output from the amplifier 14 by m times and outputs the amplified signal Vin to the peak value detector 33 and the sample / hold unit 34 as the amplified signal Vin, and the equation in this case is as follows. Vout = M Rf Im sin (Wt + θ) ・ ・ ・ (2) Vin = m Vsm sinWt ・ ・ ・ (3)

【0031】よって、ピーク値検出器33は前記応答信
号増幅部31及び入力信号増幅部32の出力を受けて増
幅信号Vin及び応答信号Voutのピーク値Vin−
max、Vout−maxを夫々検出する。このとき、
前記式(2)(3)のM Rf Imをピーク値Vou
t−maxに置換し、m Vsmをピーク値Vin−m
axに夫々置換すると、図2に示したようになり、次の
式にて表示される。 Vin(t)=Vin-max sinWt ・・・(4) Vout(t)=Vout-max sin(Wt+θ) ・・・(5)
Therefore, the peak value detector 33 receives the outputs of the response signal amplification section 31 and the input signal amplification section 32, and the peak value Vin− of the amplified signal Vin and the response signal Vout.
max and Vout-max are detected respectively. At this time,
The M Rf Im of the above formulas (2) and (3) is set to the peak value Vou
Replaced by t-max, mVsm is peak value Vin-m
When each is replaced with ax, the result becomes as shown in FIG. 2 and is displayed by the following equation. Vin (t) = Vin-max sinWt ・ ・ ・ (4) Vout (t) = Vout-max sin (Wt + θ) ・ ・ ・ (5)

【0032】又、それら式(4)(5)を前記サンプル
/ホールドクロック制御器13から出力されたサンプル
/ホールドクロック信号CLKshに従い任意の時間t
=Tでサンプル/ホールドすると、入力電圧Vin’
(T)及び応答電圧Vout’(T)は次のように計算
される。 Vin'(T)=Vin-max sinWT ・・・(6) Vout'(T)=Vout-max sin(WT+ θ) ・・・(7) このとき、サンプル/ホールドした時点WTは次の式に
より決定される。
Further, the equations (4) and (5) are given at an arbitrary time t according to the sample / hold clock signal CLKsh output from the sample / hold clock controller 13.
= Sampled and held at T, input voltage Vin '
(T) and the response voltage Vout ′ (T) are calculated as follows. Vin '(T) = Vin-max sinWT ・ ・ ・ (6) Vout' (T) = Vout-max sin (WT + θ) ・ ・ ・ (7) At this time, the sample / hold time WT is calculated by the following formula. It is determined.

【数2】 (Equation 2)

【0033】更に、前記式(7)を他の形態に表現する
と、
Further, if the above equation (7) is expressed in another form,

【数3】 となり、式(9)に前記式(8)を代入すると、(Equation 3) And substituting equation (8) into equation (9),

【数4】 となる。(Equation 4) Becomes

【0034】よって、PCB200の入力信号Vinに
対する応答信号Voutの位相差θを求めることができ
る。
Therefore, the phase difference θ of the response signal Vout with respect to the input signal Vin of the PCB 200 can be obtained.

【0035】そして、前記増幅部14から出力された入
力信号はVs=Vsm sin Wt=Z Im si
n(Wt+θ)に表現されるため、Vsm=|Z|Im
からインピダンスの大きさ|Z|を求めることができ
る。
The input signal output from the amplifier 14 is Vs = Vsm sin Wt = Z Im si.
Since it is expressed by n (Wt + θ), Vsm = | Z | Im
From this, the magnitude | Z | of the impedance can be obtained.

【0036】このとき、Vsm及びImはAt this time, Vsm and Im are

【数5】 式により決定される。(Equation 5) Determined by the formula.

【0037】従って、PCB200の入力信号Vin及
び応答信号Voutの最大値Vin−max、Vout
−maxと、任意の時点(t=T)におけるPCB20
0の入力信号Vin及び応答信号Voutの電圧値Vi
n’(T)、Vout’(T)とに基づいて位相差θ及
びインピダンスの大きさ|Z|を計算することができる
ため、PCB200に内装されたR、L、C直列回路又
は並列回路から各素子の実際値を検出し得るようにな
る。
Therefore, the maximum values Vin-max and Vout of the input signal Vin and the response signal Vout of the PCB 200.
-Max and PCB20 at any time (t = T)
Input signal Vin of 0 and voltage value Vi of response signal Vout
Since the phase difference θ and the magnitude | Z | of the impedance can be calculated based on n ′ (T) and Vout ′ (T), the R, L, C series circuit or parallel circuit installed in the PCB 200 can be used. It becomes possible to detect the actual value of each element.

【0038】例えば、For example,

【数6】 のような式になる。(Equation 6) It becomes an expression like.

【0039】[0039]

【発明の効果】以上説明したように本発明に係るPCB
の手動素子分離測定回路においては、PCBの入力信号
及び応答信号の最大値を検出し、任意の時点で同期され
たサンプリングクロック信号を用いて前記PCBの入力
信号と応答信号との電圧値を検出した後、それらを用い
て位相差を計算するようになっているため、手動素子の
実際値を正確且つ迅速に検出し得るという効果がある。
As described above, the PCB according to the present invention
In the manual element isolation measurement circuit of, the maximum value of the input signal and the response signal of the PCB is detected, and the voltage value of the input signal and the response signal of the PCB is detected using the sampling clock signal synchronized at any time. After that, since the phase difference is calculated using them, there is an effect that the actual value of the manual element can be detected accurately and quickly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るPCB手動素子分離測定回路のブ
ロック図である。
FIG. 1 is a block diagram of a PCB manual element isolation measurement circuit according to the present invention.

【図2】本発明に係るPCBの入力信号及び応答信号
と、任意の時点におけるPCBの入力信号及び応答信号
との電圧値を示した波形図である。
FIG. 2 is a waveform diagram showing voltage values of an input signal and a response signal of the PCB according to the present invention and an input signal and a response signal of the PCB at an arbitrary time point.

【図3】従来位相差検出回路のブロック図である。FIG. 3 is a block diagram of a conventional phase difference detection circuit.

【符号の説明】[Explanation of symbols]

10 周波数選択器 11 サイン波発生器 12 クロック同期部 13 サンプル/ホールド制御器 14 増幅部 30 電流/電圧変換器 31 応答信号増幅部 32 入力信号増幅部 33 ピーク検出器 34 サンプル/ホールド部 40 A/D変換器 41 PCインターフェース部 42 データ制御器 43 命令制御器 100 信号入力部 200 PCB 300 応答信号処理部 400 制御ロジック部 CLKsh サンプル/ホールドクロック信号 Vin 入力信号 Vout 応答信号 Vs 入力信号 Vin 増幅信号 10 frequency selector 11 sine wave generator 12 clock synchronization unit 13 sample / hold controller 14 amplification unit 30 current / voltage converter 31 response signal amplification unit 32 input signal amplification unit 33 peak detector 34 sample / hold unit 40 A / D converter 41 PC interface unit 42 Data controller 43 Command controller 100 Signal input unit 200 PCB 300 Response signal processing unit 400 Control logic unit CLKsh sample / hold clock signal Vin input signal Vout response signal Vs input signal Vin amplified signal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 使用者により選択された周波数に従い所
定大きさの周波数のサイン波を発生してPCB(20
0)に供給し、該サイン波に同期した任意の時点におけ
るサンプル/ホールドクロック信号(CLKsh)を出
力する信号入力部(100)と、 前記PCB(200)の入力信号(Vin)及び応答信
号(Vout)に対するピーク電圧(Vin−max)
(Vout−max)を夫々測定し、前記信号入力部
(100)から出力されたサンプル/ホールドクロック
信号(CLKsh)に同期して任意の時点におけるPC
B(200)の入力信号(Vin)及び応答信号(Vo
ut)の電圧値Vin’(T)、Vout’(T)を夫
々検出する応答信号処理部(300)と、 該応答信号処理部(300)から出力されたピーク電圧
(Vin−max)(Vout−max)及び任意の時
点から検出された電圧値Vin’(T)、Vout’
(T)を夫々ディジタル変換してPCに供給する制御ロ
ジック部(400)と、を備えて構成されたことを特徴
とするPCBの手動素子分離測定回路。
1. A PCB (20) that generates a sine wave of a predetermined frequency according to a frequency selected by a user.
0) and outputs a sample / hold clock signal (CLKsh) synchronized with the sine wave at an arbitrary time point, an input signal (Vin) and a response signal (Vin) of the PCB (200). Peak voltage (Vin-max) for Vout)
(Vout-max) is measured, and the PC at an arbitrary time is synchronized with the sample / hold clock signal (CLKsh) output from the signal input unit (100).
B (200) input signal (Vin) and response signal (Vo)
ut) voltage values Vin ′ (T) and Vout ′ (T), respectively, and a peak voltage (Vin-max) (Vout) output from the response signal processing unit (300). -Max) and voltage values Vin '(T), Vout' detected from an arbitrary time point
A manual element separation measuring circuit for a PCB, comprising: a control logic unit (400) for digitally converting (T) and supplying the digital signal to a PC.
【請求項2】 前記信号入力部(100)は、所定の周
波数を選択する周波数選択器(10)と、該周波数選択
器(10)から選択された周波数に従い所定大きさの周
波数のサイン波を発生するサイン波発生器(11)と、
該サイン波発生器(11)からサイン波を受けて任意の
時点で該サイン波に同期された矩形波信号を出力するク
ロック同期部(12)と、該クロック同期部(12)か
ら出力された矩形波信号の幅及びホールド時点を調節し
てサンプル/ホールドクロック信号(CLKsh)を出
力するサンプル/ホールド制御器(13)と、前記サイ
ン波発生器(11)から出力されたサイン波を増幅して
PCB(200)及び応答信号処理部(300)に夫々
出力する増幅部(14)と、を備えた請求項1記載のP
CBの手動素子の分離測定回路。
2. The signal input unit (100) selects a frequency selector (10) for selecting a predetermined frequency, and a sine wave of a predetermined frequency according to the frequency selected by the frequency selector (10). A sine wave generator (11) to be generated,
A sine wave generator (11) receives a sine wave and outputs a rectangular wave signal synchronized with the sine wave at an arbitrary time point, and a clock synchronization part (12). A sample / hold controller (13) that outputs a sample / hold clock signal (CLKsh) by adjusting the width of the rectangular wave signal and the hold time, and a sine wave output from the sine wave generator (11). The PCB according to claim 1, further comprising: an amplifier (14) for outputting the PCB (200) and the response signal processor (300) respectively.
Separate measurement circuit for CB manual element.
【請求項3】 前記応答信号処理部(300)は、PC
B(200)から遅延出力された応答信号(I)を電圧
信号(V)に転換する電流/電圧変換器(30)と、該
電流/電圧変換器(30)の電圧信号(V)を適正レベ
ルに増幅して応答信号(Vout)を出力する応答信号
増幅部(31)と、前記増幅部(14)から出力されP
CB(200)に入力する入力信号(Vs)を増幅して
増幅信号(Vin)を出力する入力信号増幅部(32)
と、前記応答信号増幅部(31)の出力信号及び入力信
号増幅部(32)の出力信号を受けてピーク電圧(Vi
n−max)(Vout−max)を測定するピーク値
検出器(33)と、前記サンプル/ホールドクロック制
御器(13)から出力されたサンプル/ホールドクロッ
ク信号(CLKsh)に同期して任意の時点における応
答信号増幅部(31)の出力信号及び入力信号増幅部
(32)の出力信号から電圧値Vin’(T)、Vou
t’(T)を計算するサンプル/ホールド部(34)
と、を備えた請求項1記載のPCBの手動分離測定回
路。
3. The response signal processing unit (300) is a PC
A current / voltage converter (30) for converting the response signal (I) delayed and output from B (200) into a voltage signal (V) and a voltage signal (V) of the current / voltage converter (30) are appropriate. A response signal amplification unit (31) that amplifies to a level and outputs a response signal (Vout), and P output from the amplification unit (14).
An input signal amplifier (32) that amplifies an input signal (Vs) input to the CB (200) and outputs an amplified signal (Vin).
And the output signal of the response signal amplification unit (31) and the output signal of the input signal amplification unit (32) to receive the peak voltage (Vi
n-max) (Vout-max) peak value detector (33) and sample / hold clock controller (13) output sample / hold clock signal (CLKsh) in synchronization with arbitrary time From the output signal of the response signal amplifying unit (31) and the output signal of the input signal amplifying unit (32) at the voltage values Vin ′ (T), Vou.
Sample / hold unit (34) for calculating t '(T)
2. The PCB manual separation measurement circuit according to claim 1, further comprising:
【請求項4】 前記制御ロジック部(400)は、前記
ピーク値検出器(33)から出力されたピーク電圧Vi
n−max、Vout−max及びサンプル/ホールド
部(34)から出力された電圧値Vin’(T)、Vo
ut’(T)を受けてディジタル変換するA/D変換器
(40)と、該A/D変換器(40)の出力信号をPC
に供給すると共に制御信号を出力するPCインターフェ
ース部(41)と、該PCインターフェース部(41)
の制御によりA/D変換スタート信号及び終了状態信号
をA/D変換器(40)に出力するデータ制御器(4
2)と、前記PCインターフェース部(41)の制御に
より各種アナログスイッチ及びリレーを制御する命令制
御器(43)と、を備えた請求項1記載のPCBの手動
素子の分離測定回路。
4. The control logic unit (400) comprises a peak voltage Vi output from the peak value detector (33).
n-max, Vout-max and the voltage values Vin ′ (T), Vo output from the sample / hold unit (34)
A / D converter (40) that receives ut ′ (T) and performs digital conversion, and a PC outputs the output signal of the A / D converter (40).
And a PC interface unit (41) for supplying a control signal and outputting a control signal, and the PC interface unit (41)
A data controller (4) that outputs an A / D conversion start signal and an end state signal to the A / D converter (40) under the control of
The separation measuring circuit for a manual element of a PCB according to claim 1, further comprising: 2) and a command controller (43) for controlling various analog switches and relays under the control of the PC interface unit (41).
JP8273938A 1995-09-27 1996-09-26 PCB passive element isolation measurement circuit Expired - Fee Related JP2962244B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR32106/1995 1995-09-27
KR1019950032106A KR0157943B1 (en) 1995-09-27 1995-09-27 Passive parts measurement circuit in pcb

Publications (2)

Publication Number Publication Date
JPH09166631A true JPH09166631A (en) 1997-06-24
JP2962244B2 JP2962244B2 (en) 1999-10-12

Family

ID=19427992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8273938A Expired - Fee Related JP2962244B2 (en) 1995-09-27 1996-09-26 PCB passive element isolation measurement circuit

Country Status (3)

Country Link
JP (1) JP2962244B2 (en)
KR (1) KR0157943B1 (en)
CN (1) CN1105920C (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506091A (en) * 2003-09-17 2007-03-15 アナログ ディヴァイスィズ インク Measurement circuit and method for determining impedance characteristics of a complex impedance element and facilitating the characterization of the impedance
JP2011085462A (en) * 2009-10-15 2011-04-28 Hioki Ee Corp Four-terminal resistance measuring device
US9287837B2 (en) 2009-08-26 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Sensor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476740B1 (en) * 2001-06-09 2005-03-16 고윤석 Method for testing rlc parallel circuit on the printed circuit board
CN101226222B (en) * 2008-02-02 2013-03-20 上海盈龙电子科技有限公司 PCB multifunctional test system and implementing method
KR101112621B1 (en) * 2010-03-05 2012-02-16 삼성전기주식회사 Abnormality judgment method for printed circuit board having passive component therein
CN103190907B (en) * 2013-04-17 2015-02-18 深圳大学 Impedance-analysis-based vocal cord detecting device and impedance-analysis-based signal detecting method
CN108362993B (en) * 2018-01-20 2020-08-18 江苏本川智能电路科技股份有限公司 Measuring device and measuring method for multilayer coil plate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506091A (en) * 2003-09-17 2007-03-15 アナログ ディヴァイスィズ インク Measurement circuit and method for determining impedance characteristics of a complex impedance element and facilitating the characterization of the impedance
US9287837B2 (en) 2009-08-26 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Sensor device
JP2011085462A (en) * 2009-10-15 2011-04-28 Hioki Ee Corp Four-terminal resistance measuring device

Also Published As

Publication number Publication date
JP2962244B2 (en) 1999-10-12
CN1155082A (en) 1997-07-23
KR0157943B1 (en) 1999-03-20
CN1105920C (en) 2003-04-16
KR970016592A (en) 1997-04-28

Similar Documents

Publication Publication Date Title
JP5300174B2 (en) Jitter measuring apparatus, jitter measuring method, test apparatus, and electronic device
JP2007033286A (en) Method and device for measuring impedance
JP2962244B2 (en) PCB passive element isolation measurement circuit
CN100462725C (en) Electric power meter
JP2004177228A (en) Current measuring device
EP0423987A2 (en) Apparatus and method for extracting the RMS value from a signal
KR101207665B1 (en) Method for measuring ripple voltage, and circuit for the same, and device equipped therewith
US4667198A (en) Apparatus for measuring quantity of AC electricity
JP4227756B2 (en) Smoothing capacitor characteristic measurement device
JP2000292463A (en) Current measuring device
JP3211020B2 (en) Displacement detector
JP7244403B2 (en) Calibration method and derivation system
JPH09181604A (en) Semiconductor integrated circuit device and its noise reduction method
JPH07270383A (en) Eddy current flaw detector
JP2017203726A (en) Impedance measurement device and impedance measurement method
KR940009817B1 (en) R-c or r-l parallel circuit separating testing apparatus using multiplier
KR0129475B1 (en) Noise-removing circuit of anglog/digital converter
KR100316944B1 (en) Method and apparatus of measuring impedance mode
JPH08182180A (en) Integration judging circuit and resistance component leakage detecting circuit using it
JPH05160730A (en) Semiconductor test equipment
JP2737442B2 (en) Connection inspection device
JP2006133097A (en) Testing device
JP3350720B2 (en) Protective relay
JPH0727796A (en) Electronic watthour meter
JP2003254999A (en) Ac current measuring circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990706

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees