JPH09153662A - 実装回路用配線基板 - Google Patents
実装回路用配線基板Info
- Publication number
- JPH09153662A JPH09153662A JP31399095A JP31399095A JPH09153662A JP H09153662 A JPH09153662 A JP H09153662A JP 31399095 A JP31399095 A JP 31399095A JP 31399095 A JP31399095 A JP 31399095A JP H09153662 A JPH09153662 A JP H09153662A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- wiring board
- circuit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 回路設計の変更を最小限に押さえ、設計費用
および設計時間など低減するとともに、変更に要する時
間なども短縮できる実装回路用配線基板の提供。 【解決手段】 一定の外形，寸法を有する実装回路用配
線基板本体７（８）と、前記実装回路用配線基板本体７
（８）の一主面に一体的に形設された少なくとも２個の
ICベアチップに対する導体パッド群を含む配線パターン
7b1 ，7b2 ，7b3，7b4 （8b1 ，8b2 ，8b3 ，8b4 ）
と、前記配線パターン7b1 ，7b2 ，7b3 ，7b4 （8b1 ，
8b2 ，8b3 ，8b4 ）に接続して実装回路用配線基板本体
７（８）面の所定位置に所定ピッチで導出・配置された
外部接続端子9a，…、9b，…とを備えた実装回路用配線
基板６であって、前記ICベアチップに対する導体パッド
群を含む配線パターン7b1 ，7b2 ，7b3，7b4 （8b1 ，8
b2 ，8b3 ，8b4 ）が、搭載・実装するICベアチップの
パッドピッチ，外形，寸法にそれぞれ選択的に対応し選
択的に変更されていることを特徴とする実装回路用配線
基板である。
および設計時間など低減するとともに、変更に要する時
間なども短縮できる実装回路用配線基板の提供。 【解決手段】 一定の外形，寸法を有する実装回路用配
線基板本体７（８）と、前記実装回路用配線基板本体７
（８）の一主面に一体的に形設された少なくとも２個の
ICベアチップに対する導体パッド群を含む配線パターン
7b1 ，7b2 ，7b3，7b4 （8b1 ，8b2 ，8b3 ，8b4 ）
と、前記配線パターン7b1 ，7b2 ，7b3 ，7b4 （8b1 ，
8b2 ，8b3 ，8b4 ）に接続して実装回路用配線基板本体
７（８）面の所定位置に所定ピッチで導出・配置された
外部接続端子9a，…、9b，…とを備えた実装回路用配線
基板６であって、前記ICベアチップに対する導体パッド
群を含む配線パターン7b1 ，7b2 ，7b3，7b4 （8b1 ，8
b2 ，8b3 ，8b4 ）が、搭載・実装するICベアチップの
パッドピッチ，外形，寸法にそれぞれ選択的に対応し選
択的に変更されていることを特徴とする実装回路用配線
基板である。
Description
【０００１】
【発明の属する技術分野】この発明は実装回路用配線基
板に係り、さらに詳しくは外形，寸法および外部接続端
子の位置，ピッチを標準化した実装回路用配線基板に関
する。
板に係り、さらに詳しくは外形，寸法および外部接続端
子の位置，ピッチを標準化した実装回路用配線基板に関
する。
【０００２】
【従来の技術】各種の電子モジュールの構成において
は、たとえば集積回路素子の集積度の向上に伴って、集
積回路素子（ICベアチップ）の小形化や、ボンディング
パッドピッチの狭小化などが往々行われる。このボンデ
ィングパッドピッチの狭小化などに対応して、ICベアチ
ップを搭載・実装する配線基板も、外形，寸法および導
体パッドを含む回路パターンの変更が行われている。つ
まり、半導体技術の進展において、ICベアチップの容
量，外形寸法の標準化は、一方では半導体技術の進展の
足かせとなるため、たとえ規格化したとても、すぐに変
更を余儀なくされる。このように、ICベアチップの標準
化は有名無実化し易いので、ICべアチップの開発に対応
して、その都度、所要の実装回路用配線基板を開発して
いるのが現状である。なお、この種の実装回路用配線基
板に所要のICベアチップなどを、搭載・実装して構成さ
れる実装回路装置は、図３に断面的に示すごとく、通常
マザーボードと呼称される印刷配線板面に搭載配置され
る。図３において。１は主面に接続端子部1aを備えた配
線基板（マザーボード）、２は一主面に導体パッド2aを
含む配線パターンを、他主面に外部接続端子３を有する
実装回路用配線基板、４は電極端子（バンプ電極）4aを
備えたICベアチップ、５は導電性接合体である。
は、たとえば集積回路素子の集積度の向上に伴って、集
積回路素子（ICベアチップ）の小形化や、ボンディング
パッドピッチの狭小化などが往々行われる。このボンデ
ィングパッドピッチの狭小化などに対応して、ICベアチ
ップを搭載・実装する配線基板も、外形，寸法および導
体パッドを含む回路パターンの変更が行われている。つ
まり、半導体技術の進展において、ICベアチップの容
量，外形寸法の標準化は、一方では半導体技術の進展の
足かせとなるため、たとえ規格化したとても、すぐに変
更を余儀なくされる。このように、ICベアチップの標準
化は有名無実化し易いので、ICべアチップの開発に対応
して、その都度、所要の実装回路用配線基板を開発して
いるのが現状である。なお、この種の実装回路用配線基
板に所要のICベアチップなどを、搭載・実装して構成さ
れる実装回路装置は、図３に断面的に示すごとく、通常
マザーボードと呼称される印刷配線板面に搭載配置され
る。図３において。１は主面に接続端子部1aを備えた配
線基板（マザーボード）、２は一主面に導体パッド2aを
含む配線パターンを、他主面に外部接続端子３を有する
実装回路用配線基板、４は電極端子（バンプ電極）4aを
備えたICベアチップ、５は導電性接合体である。
【０００３】
【発明が解決しようとする課題】上記のように、新たな
ICベアチップ４に対応して、その都度、所要の実装回路
用配線基板２の開発を行うことは、外形，寸法および導
体パッド2aを含む回路パターンの設計変更など必然的に
伴うので、設計費用および設計時間の大幅な増大や、設
計資料の増大などとなって、開発費を含めてコストアッ
プとなる。ここで、新たに、所要の実装回路用配線基板
２を設計，開発することは、前記したように、設計変更
工数の費用およびマスク資料変更費用の増大化によるコ
ストアップを招来するだけでなく、新たなICベアチップ
４の早期実用化の支障となって、結果的にICベアチップ
４の技術進展が損なわれることにもなる。
ICベアチップ４に対応して、その都度、所要の実装回路
用配線基板２の開発を行うことは、外形，寸法および導
体パッド2aを含む回路パターンの設計変更など必然的に
伴うので、設計費用および設計時間の大幅な増大や、設
計資料の増大などとなって、開発費を含めてコストアッ
プとなる。ここで、新たに、所要の実装回路用配線基板
２を設計，開発することは、前記したように、設計変更
工数の費用およびマスク資料変更費用の増大化によるコ
ストアップを招来するだけでなく、新たなICベアチップ
４の早期実用化の支障となって、結果的にICベアチップ
４の技術進展が損なわれることにもなる。
【０００４】本発明は、上記事情に対処してなされたも
ので、回路設計の変更を最小限に押さえ、設計費用およ
び設計時間など低減するとともに、変更に要する時間な
ども短縮できる実装回路用配線基板の提供を目的とす
る。
ので、回路設計の変更を最小限に押さえ、設計費用およ
び設計時間など低減するとともに、変更に要する時間な
ども短縮できる実装回路用配線基板の提供を目的とす
る。
【０００５】
【課題を解決するための手段】請求項１の発明は、一定
の外形，寸法を有する実装回路用配線基板本体と、前記
実装回路用配線基板本体の一主面に一体的に形設された
少なくとも２個のICベアチップに対する導体パッド群を
含む配線パターンと、前記配線パターンに接続して実装
回路用配線基板本体面の所定位置に所定ピッチで導出・
配置された外部接続端子とを備えた実装回路用配線基板
であって、前記ICベアチップに対する導体パッド群を含
む配線パターンが、搭載・実装するICベアチップのパッ
ドピッチ，外形，寸法にそれぞれ対応し選択的に変更さ
れていることを特徴とする実装回路用配線基板である。
の外形，寸法を有する実装回路用配線基板本体と、前記
実装回路用配線基板本体の一主面に一体的に形設された
少なくとも２個のICベアチップに対する導体パッド群を
含む配線パターンと、前記配線パターンに接続して実装
回路用配線基板本体面の所定位置に所定ピッチで導出・
配置された外部接続端子とを備えた実装回路用配線基板
であって、前記ICベアチップに対する導体パッド群を含
む配線パターンが、搭載・実装するICベアチップのパッ
ドピッチ，外形，寸法にそれぞれ対応し選択的に変更さ
れていることを特徴とする実装回路用配線基板である。
【０００６】すなわち、本発明は実装回路用配線基板本
体外形，寸法を一定にし、かつ外部接続端子を所定ピッ
チで導出・配置した共通的な構成とする一方、ICベアチ
ップを搭載・実装する領域の配線パターン部のみを、IC
ベアチップのパッドピッチ，外形，寸法に対応し、選択
的に設計変更した構成を採ったことを骨子としたもので
ある。
体外形，寸法を一定にし、かつ外部接続端子を所定ピッ
チで導出・配置した共通的な構成とする一方、ICベアチ
ップを搭載・実装する領域の配線パターン部のみを、IC
ベアチップのパッドピッチ，外形，寸法に対応し、選択
的に設計変更した構成を採ったことを骨子としたもので
ある。
【０００７】本発明において、実装回路用配線基板本体
は、たとえばアルミナなどのセラミック類もしくはガラ
ス・エポキシ樹脂系などを配線層間の絶縁体とした多層
型である。そして、ICベアチップを搭載・実装する少な
くとも２カ所の領域の配線パターン部が、搭載・実装す
るICベアチップの外形，寸法およびパッドピッチに対応
する以外は外形，寸法が一定で、かつ外部接続端子も所
定ピッチに導出・配置されて共通する構成を採ってい
る。
は、たとえばアルミナなどのセラミック類もしくはガラ
ス・エポキシ樹脂系などを配線層間の絶縁体とした多層
型である。そして、ICベアチップを搭載・実装する少な
くとも２カ所の領域の配線パターン部が、搭載・実装す
るICベアチップの外形，寸法およびパッドピッチに対応
する以外は外形，寸法が一定で、かつ外部接続端子も所
定ピッチに導出・配置されて共通する構成を採ってい
る。
【０００８】請求項１の発明では、搭載・実装するICベ
アチップに対応して、搭載・実装する領域面が設計変更
されるだけで、本体の外形，寸法および外部接続端子の
導出・配置も所定ピッチに設定された共通的な構成を採
っている。つまり、新たなICベアチップに対して、一部
の設計変更だけで対応できるので、大幅なコストアップ
を抑制しながら、一方では、短期間内に開発・製品化で
きるので、新規開発のICベアチップ実装回路装置化の早
期実現が可能となる。
アチップに対応して、搭載・実装する領域面が設計変更
されるだけで、本体の外形，寸法および外部接続端子の
導出・配置も所定ピッチに設定された共通的な構成を採
っている。つまり、新たなICベアチップに対して、一部
の設計変更だけで対応できるので、大幅なコストアップ
を抑制しながら、一方では、短期間内に開発・製品化で
きるので、新規開発のICベアチップ実装回路装置化の早
期実現が可能となる。
【０００９】
【発明の実施の形態】以下、この発明に係る実装回路用
配線基板の要部構成例を示す図１ (a)， (b)および図２
(a)， (b)を参照して本発明の実施例を説明する。
配線基板の要部構成例を示す図１ (a)， (b)および図２
(a)， (b)を参照して本発明の実施例を説明する。
【００１０】図１ (a)および図２ (a)は互いに異なる実
装回路用配線基板６の上面図である。図１ (a)におい
て、７は配線パターン層を６層内層した実装回路用配線
基板本体で、たとえば38.1mm角，厚さ 0.2〜 0.3mmの外
形，寸法を成しており、その一主面にはICベアチップの
電極パッドに対応する導体パッド（接続部）7aを含む配
線パターン7b1 ，7b2 ，7b3 ，7b4 の領域が４カ所設け
た構成を成している。
装回路用配線基板６の上面図である。図１ (a)におい
て、７は配線パターン層を６層内層した実装回路用配線
基板本体で、たとえば38.1mm角，厚さ 0.2〜 0.3mmの外
形，寸法を成しており、その一主面にはICベアチップの
電極パッドに対応する導体パッド（接続部）7aを含む配
線パターン7b1 ，7b2 ，7b3 ，7b4 の領域が４カ所設け
た構成を成している。
【００１１】一方、図２ (a)の場合は、実装回路用配線
基板本体８の主面上の、４カ所の配線パターン8b1 ，8b
2 ，8b3 ，8b4 領域のうち、３カ所の配線パターン8
b1 ，8b2 ，8b3 領域には 8mm角のICベアチップが、配
線パターン8b4 領域には 6mm角のICベアチップがそれぞ
れ搭載・実装される構造となっている。ここで、実装回
路用配線基板本体１の裏面（他主面）には、図１ (b)お
よび図２ (b)に平面的に示すごとく、前記配線パターン
7b1 ，7b2 ，7b3 ，7b4 、8b1 ，8b2 ，8b3 ，8b4の領
域および内層配線パターン層などで形成した配線回路の
外部接続端子9a，…、9b，…が、一定の位置に一定のピ
ッチで設定されている。
基板本体８の主面上の、４カ所の配線パターン8b1 ，8b
2 ，8b3 ，8b4 領域のうち、３カ所の配線パターン8
b1 ，8b2 ，8b3 領域には 8mm角のICベアチップが、配
線パターン8b4 領域には 6mm角のICベアチップがそれぞ
れ搭載・実装される構造となっている。ここで、実装回
路用配線基板本体１の裏面（他主面）には、図１ (b)お
よび図２ (b)に平面的に示すごとく、前記配線パターン
7b1 ，7b2 ，7b3 ，7b4 、8b1 ，8b2 ，8b3 ，8b4の領
域および内層配線パターン層などで形成した配線回路の
外部接続端子9a，…、9b，…が、一定の位置に一定のピ
ッチで設定されている。
【００１２】本発明に係る実装回路用配線基板は、図１
(a)， (b)および図２ (a)， (b)に図示したごとく、IC
ベアチップを搭載・実装する配線パターン7b1 ，7b2 ，
7b3，7b4 領域のうち、その一部7b4 領域をを8b4 領域
をとした他は、外形，寸法や外部接続端子9a，…、9b，
…などは同一構成と成っている。つまり、配線パターン
7b1 ，7b2 ，7b3 ，7b4 領域の配線パターンに対して、
３カ所の配線パターン8b1 ，8b2 ，8b3 領域の配線パタ
ーンは同じで、１個の配線パターン8b4 領域の配線パタ
ーンのみが変更されている以外同一の構成を採ってい
る。したがって、一部の配線パターン領域の配線パター
ン変更のみで、違った構成，寸法のICベアチップを搭載
・実装できる実装回路用配線基板が実現される。
(a)， (b)および図２ (a)， (b)に図示したごとく、IC
ベアチップを搭載・実装する配線パターン7b1 ，7b2 ，
7b3，7b4 領域のうち、その一部7b4 領域をを8b4 領域
をとした他は、外形，寸法や外部接続端子9a，…、9b，
…などは同一構成と成っている。つまり、配線パターン
7b1 ，7b2 ，7b3 ，7b4 領域の配線パターンに対して、
３カ所の配線パターン8b1 ，8b2 ，8b3 領域の配線パタ
ーンは同じで、１個の配線パターン8b4 領域の配線パタ
ーンのみが変更されている以外同一の構成を採ってい
る。したがって、一部の配線パターン領域の配線パター
ン変更のみで、違った構成，寸法のICベアチップを搭載
・実装できる実装回路用配線基板が実現される。
【００１３】なお、実装回路用配線基板本体の内層配線
パターンに対するバイアスルホールをそのままにし、表
層に表れ多スルホールと変更した配線パターン中の導体
パッドと電気的に接続することで、所要の実装回路配線
を形成できる。
パターンに対するバイアスルホールをそのままにし、表
層に表れ多スルホールと変更した配線パターン中の導体
パッドと電気的に接続することで、所要の実装回路配線
を形成できる。
【００１４】そして、このような構成の実装回路用配線
基板は、次のようにして製造できる。たとえば厚さ 0.5
mm程度のアルミナ系グリーンシートを用意し、このアル
ミナ系グリーンシートの所定位置に、所要のスルホール
もしくはバイアホール接続部用の孔を設ける。次いで、
導電性のペーストを、前記アルミナ系グリーンシートの
一主面に、所要の接続部を含む配線パターンを印刷・乾
燥して形成する。
基板は、次のようにして製造できる。たとえば厚さ 0.5
mm程度のアルミナ系グリーンシートを用意し、このアル
ミナ系グリーンシートの所定位置に、所要のスルホール
もしくはバイアホール接続部用の孔を設ける。次いで、
導電性のペーストを、前記アルミナ系グリーンシートの
一主面に、所要の接続部を含む配線パターンを印刷・乾
燥して形成する。
【００１５】一方、導電性のペーストを他のアルミナ系
グリーンシートの一主面に、所要の配線パターンを印刷
・乾燥して形成する。また、一主面に所要の配線パター
ンを印刷・乾燥したアルミナ系グリーンシートの他主面
に、スルホールもしくはバイアホール接続孔を介して接
続する外部接続用端子群を印刷・乾燥して形成する。こ
こで、配線回路などの形成は、たとえば無電解メッキ法
と電気メッキ法の組み合わせで行うこともできる。さら
に、この前記配線回路や外部接続用端子群の印刷工程に
おいて、スルホールもしくはバイアホール接続孔内を導
電性のペーストで充填し、対応する配線回路および外部
接続用端子間を電気的に接続する。その後、前記印刷配
線などを行ったアルミナ系グリーンシートを、要すれば
加圧した状態で焼成処理することによって、アルミナ系
基板本体１が得られる。
グリーンシートの一主面に、所要の配線パターンを印刷
・乾燥して形成する。また、一主面に所要の配線パター
ンを印刷・乾燥したアルミナ系グリーンシートの他主面
に、スルホールもしくはバイアホール接続孔を介して接
続する外部接続用端子群を印刷・乾燥して形成する。こ
こで、配線回路などの形成は、たとえば無電解メッキ法
と電気メッキ法の組み合わせで行うこともできる。さら
に、この前記配線回路や外部接続用端子群の印刷工程に
おいて、スルホールもしくはバイアホール接続孔内を導
電性のペーストで充填し、対応する配線回路および外部
接続用端子間を電気的に接続する。その後、前記印刷配
線などを行ったアルミナ系グリーンシートを、要すれば
加圧した状態で焼成処理することによって、アルミナ系
基板本体１が得られる。
【００１６】なお、前記基板本体１としては、前記アル
ミナ系基板の他に，たとえば窒化アルミニウム系基板，
ガラス・エポキシ樹脂系基板，ブチレンテレフタレート
樹脂系基板などが一般的に使用される。
ミナ系基板の他に，たとえば窒化アルミニウム系基板，
ガラス・エポキシ樹脂系基板，ブチレンテレフタレート
樹脂系基板などが一般的に使用される。
【００１７】この発明は上記実施例に限定されるもので
なく、この発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば搭載・実装する電子部
品は４個の半導体チップだけでなく、複数個の半導体チ
ップ、あるいはコンデンサ，抵抗など他のチップ部品な
どと組み合わせた構成としてもよい。また、外部接続端
子の導出配置は、上面周縁部もしくは端面部などであっ
てもよい。
なく、この発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば搭載・実装する電子部
品は４個の半導体チップだけでなく、複数個の半導体チ
ップ、あるいはコンデンサ，抵抗など他のチップ部品な
どと組み合わせた構成としてもよい。また、外部接続端
子の導出配置は、上面周縁部もしくは端面部などであっ
てもよい。
【００１８】
【発明の効果】上記説明から分かるように、この発明に
よれば、必要に応じて実装回路用配線基板面の、ICベア
チップを搭載・実装する領域の配線パターンのみの選択
的な設計変更で、あらゆる規格のICベアチップを搭載・
実装する実装回路装置を実現できる。つまり、表面の配
線パターンを選択的に変更し、変更前の配線パターン
（内層の配線パターンを含む）と接続し直すことだけ
で、寸法など変更された新たなICベアチップの搭載・実
装が可能で、新たな実装回路を形成することができる実
装回路用配線基板が提供される。そして、前記設計変更
分が一部で足りることは、設計工数および設計費用の低
減、さらには開発製造期間の短縮化をもたらすことにな
る。たとえば、前記配線パターン６層の実装回路用配線
基板の製造・構成においては、設計工数および設計費用
が最大見積もりの 1/6に、製造工期も短縮化できる。
よれば、必要に応じて実装回路用配線基板面の、ICベア
チップを搭載・実装する領域の配線パターンのみの選択
的な設計変更で、あらゆる規格のICベアチップを搭載・
実装する実装回路装置を実現できる。つまり、表面の配
線パターンを選択的に変更し、変更前の配線パターン
（内層の配線パターンを含む）と接続し直すことだけ
で、寸法など変更された新たなICベアチップの搭載・実
装が可能で、新たな実装回路を形成することができる実
装回路用配線基板が提供される。そして、前記設計変更
分が一部で足りることは、設計工数および設計費用の低
減、さらには開発製造期間の短縮化をもたらすことにな
る。たとえば、前記配線パターン６層の実装回路用配線
基板の製造・構成においては、設計工数および設計費用
が最大見積もりの 1/6に、製造工期も短縮化できる。
【図１】(a)， (b)は、この発明に係る実装回路用配線
基板のそれぞれ異なる要部構成例を示す上面図。
基板のそれぞれ異なる要部構成例を示す上面図。
【図２】(a)， (b)は、この発明に係る実装回路用配線
基板のそれぞれ異なる要部構成例を示す背面図。
基板のそれぞれ異なる要部構成例を示す背面図。
【図３】実装回路装置の要部構成例を示す断面図。
１……印刷配線板（マザーポード） 1a……接続端子部 ２，６……実装回路用配線基板 2a，7a……導体パッド ３，9a，9b……外部接続端子 ４……ICベアチップ 4a……電極端子（電極バンプ） ５……導電性接合剤 ７，８……実装回路用配線基板本体 7b1 ，7b2 ，7b3 ，7b4 ，8b1 ，8b2 ，8b3 ，8b4……I
Cベアチップを搭載・実装する配線パターン
Cベアチップを搭載・実装する配線パターン
Claims (1)
- 【請求項１】 一定の外形，寸法を有する実装回路用配
線基板本体と、 前記実装回路用配線基板本体の一主面に一体的に形設さ
れた少なくとも２個のベアチップに対する導体パッド群
を含む配線パターンと、 前記配線パターンに接続して実装回路用配線基板本体面
の所定位置に所定ピッチで導出・配置された外部接続端
子とを備えた実装回路用配線基板であって、 前記ベアチップに対する導体パッド群を含む配線パター
ンが、搭載・実装するベアチップのパッドピッチ，外
形，寸法にそれぞれ対応し選択的に変更されていること
を特徴とする実装回路用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31399095A JPH09153662A (ja) | 1995-12-01 | 1995-12-01 | 実装回路用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31399095A JPH09153662A (ja) | 1995-12-01 | 1995-12-01 | 実装回路用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153662A true JPH09153662A (ja) | 1997-06-10 |
Family
ID=18047904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31399095A Withdrawn JPH09153662A (ja) | 1995-12-01 | 1995-12-01 | 実装回路用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786601B2 (en) | 2005-08-12 | 2010-08-31 | Samsung Electronics Co., Ltd | Semiconductor chip and multi-chip package |
-
1995
- 1995-12-01 JP JP31399095A patent/JPH09153662A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786601B2 (en) | 2005-08-12 | 2010-08-31 | Samsung Electronics Co., Ltd | Semiconductor chip and multi-chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US7704548B2 (en) | Method for manufacturing wiring board | |
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US7473988B2 (en) | Wiring board construction including embedded ceramic capacitors(s) | |
| US7889509B2 (en) | Ceramic capacitor | |
| US7742314B2 (en) | Wiring board and capacitor | |
| US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
| US5953213A (en) | Multichip module | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| US20080151516A1 (en) | Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| KR920007120B1 (ko) | 표면장착용 배선기판의 제조방법 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| JPH09153662A (ja) | 実装回路用配線基板 | |
| KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| US6608257B1 (en) | Direct plane attachment for capacitors | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2003168852A (ja) | 電子部品の実装方法 | |
| JPH0629645A (ja) | 混成集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |