JPH09153543A - Method of manufacturing trench separation structured silicon wafer - Google Patents

Method of manufacturing trench separation structured silicon wafer

Info

Publication number
JPH09153543A
JPH09153543A JP33617595A JP33617595A JPH09153543A JP H09153543 A JPH09153543 A JP H09153543A JP 33617595 A JP33617595 A JP 33617595A JP 33617595 A JP33617595 A JP 33617595A JP H09153543 A JPH09153543 A JP H09153543A
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
trench
silicon dioxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33617595A
Other languages
Japanese (ja)
Inventor
Etsuro Morita
悦郎 森田
Yukio Kawai
幸夫 川合
Shinsuke Sakai
慎介 酒井
Katsusuke Fujimoto
克祐 藤元
Kei Komatsu
圭 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP33617595A priority Critical patent/JPH09153543A/en
Publication of JPH09153543A publication Critical patent/JPH09153543A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid the dishing of silicon dioxide and wafer surface by clarifying the terminal of chemical-mechanical polishing step of a silicon dioxide film for performing the precise polishing step. SOLUTION: A trench 12 is formed on a silicon wafer 11 surface to be coated with an SiO2 film 13 while filling up the trench 12 with a silicon dioxide film 15. Next, the whole surface is chemical-mechanical polished using abrasives containing cerium for flattening the SiO2 film surface. Furthermore, the SiO2 film 13 is polished using another abrasives containing fumed silica until the silicon surface is exposed. When the hydrophobic surface is exposed, the polishing step is terminated. Next, the finish polishing step is performed using a silicon abrasives containing amine. Through these procedures, the silicon wafer 11 wherein flat silicon surface developing no dishing and the separating part of chamfered silicon dioxide are formed can be manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置の素子
分離技術、特にトレンチ分離構造を有するシリコンウェ
ーハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element isolation technique for semiconductor devices, and more particularly to a method for manufacturing a silicon wafer having a trench isolation structure.

【0002】[0002]

【従来の技術】トレンチ分離構造を有するシリコンウェ
ーハの製造方法としては、従来より、以下の方法が知ら
れている。すなわち、図3に示すように、まずシリコン
ウェーハ31表面にエッチングによって所望の溝(トレ
ンチ)32を形成する。次に、このシリコンウェーハ表
面全面に二酸化シリコン膜33を所定厚さに積層する。
この結果、溝32は二酸化シリコン33で埋められる。
また、この二酸化シリコン膜表面はこの溝32により所
定の凹凸が形成されている。次に、研磨剤として酸化セ
リウムを使用した化学的機械研磨により、この二酸化シ
リコン膜表面を研磨してシリコンウェーハ31表面を露
出させる。溝32内には二酸化シリコン33が埋め込ま
れてシリコンウェーハを絶縁分離している。
2. Description of the Related Art As a method of manufacturing a silicon wafer having a trench isolation structure, the following methods have been conventionally known. That is, as shown in FIG. 3, first, a desired groove 32 is formed on the surface of the silicon wafer 31 by etching. Next, a silicon dioxide film 33 is laminated to a predetermined thickness on the entire surface of this silicon wafer.
As a result, the trench 32 is filled with the silicon dioxide 33.
Further, the surface of the silicon dioxide film is formed with predetermined irregularities by the grooves 32. Then, the surface of the silicon dioxide film is polished by chemical mechanical polishing using cerium oxide as an abrasive to expose the surface of the silicon wafer 31. Silicon dioxide 33 is embedded in the groove 32 to insulate the silicon wafer.

【0003】ところが、この方法にあっては、研磨剤に
酸化セリウムを使用していたため、その研磨面にいわゆ
る酸化膜のディッシングという現象が生じていた。すな
わち、トレンチ32内での二酸化シリコン膜33の表面
が浅い皿状の凹所となって形成されていた。そして、こ
のディッシングは以後のデバイス形成に不都合を来すこ
ととなる。
However, in this method, since cerium oxide was used as the polishing agent, a phenomenon called so-called dishing of an oxide film occurred on the polishing surface. That is, the surface of the silicon dioxide film 33 in the trench 32 was formed as a shallow dish-shaped recess. Then, this dishing causes a disadvantage in the subsequent device formation.

【0004】また、特開平7−263537号公報に示
すように、酸化セリウム系研磨剤での研磨後、シリカ系
研磨剤での研磨を行う方法が提案されている。しかしな
がら、この方法にあっては、化学的機械的研磨での研磨
速度において二酸化シリコンとシリコンとの間に大きな
差異を有していたため、シリコン研磨面にディッシング
という現象が生じていた。すなわち、図4、図5に示す
ように、二酸化シリコン43が埋め込まれたトレンチ4
2間で、シリコン41の表面が浅い皿状となって形成さ
れていた。このシリコンのディッシングにあってもエッ
ジが鋭角を形成し、以後のデバイス形成に不都合を来す
こととなる。また、シリコンウェーハ表面に傷がつきや
すいという欠点があった。
Further, as disclosed in Japanese Patent Laid-Open No. 7-263537, a method of polishing with a cerium oxide-based polishing agent and then with a silica-based polishing agent has been proposed. However, in this method, there is a large difference between the polishing rate in the chemical mechanical polishing between silicon dioxide and silicon, so that a phenomenon called dishing occurs on the polished surface of silicon. That is, as shown in FIGS. 4 and 5, the trench 4 in which the silicon dioxide 43 is embedded is formed.
Between the two, the surface of the silicon 41 was formed in a shallow dish shape. Even in the case of this silicon dishing, the edge forms an acute angle, which causes inconvenience in the subsequent device formation. Further, there is a drawback that the surface of the silicon wafer is easily scratched.

【0005】そこで、図6に示すような製造方法が考案
された。すなわち、シリコンウェーハ61表面にトレン
チ62を形成した場合、トレンチ62で分離されたシリ
コンウェーハ61表面に窒化シリコン膜Si3464を
被着したものである。そして、この状態のシリコンウェ
ーハ61の表面に絶縁分離用の二酸化シリコン膜63を
被着していた。そして、この二酸化シリコン膜63を化
学的機械研磨して窒化シリコン膜64の表面を露出させ
ていた。そして、この窒化シリコン膜64をエッチング
により選択的に除去していた。この結果として表面にト
レンチ分離構造を有するシリコンウェーハを形成するこ
とができる。
Therefore, a manufacturing method as shown in FIG. 6 was devised. That is, when the trench 62 is formed on the surface of the silicon wafer 61, the silicon nitride film Si 3 N 4 64 is deposited on the surface of the silicon wafer 61 separated by the trench 62. Then, the silicon dioxide film 63 for insulation separation was deposited on the surface of the silicon wafer 61 in this state. Then, the silicon dioxide film 63 was chemically mechanically polished to expose the surface of the silicon nitride film 64. Then, the silicon nitride film 64 is selectively removed by etching. As a result, a silicon wafer having a trench isolation structure on the surface can be formed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のトレンチ分離構造を有するシリコンウェーハ
の製造方法にあっても、以下の欠点を有していた。第1
に、トレンチ形成後のシリコンウェーハ表面に窒化シリ
コン膜Si34を被着しなければならず、工程数が増え
ていた。第2に、窒化シリコン膜Si34が化学的機械
研磨におけるストッパとして十分に機能していない。窒
化膜が表面に露出したか否かの判断が困難で酸化膜がそ
の表面に残る場合があった。シリコンウェーハ表面全面
でシリコン上(Si34上)のSiO2を完全に除去で
きたかの、判断が難しい。第3に、窒化シリコン膜Si
34の除去(エッチング)に手間がかかる。
However, even the conventional method of manufacturing a silicon wafer having a trench isolation structure has the following drawbacks. First
In addition, the silicon nitride film Si 3 N 4 must be deposited on the surface of the silicon wafer after the trench is formed, and the number of steps has been increased. Secondly, the silicon nitride film Si 3 N 4 does not function sufficiently as a stopper in chemical mechanical polishing. It was difficult to judge whether the nitride film was exposed on the surface, and the oxide film remained on the surface in some cases. It is difficult to judge whether SiO 2 on silicon (on Si 3 N 4 ) could be completely removed on the entire surface of the silicon wafer. Third, silicon nitride film Si
It takes time to remove (etch) 3 N 4 .

【0007】[0007]

【発明の目的】そこで、この発明の目的は、トレンチ分
離構造を有するシリコンウェーハの製造において、その
工程数を削減することである。また、この発明の他の目
的は、化学的機械研磨での終点を明確にして正確な研磨
を行うことである。また、この発明の別の目的は、分離
用二酸化シリコン膜およびシリコンウェーハ表面へのデ
ィッシングの発生を防止することである。さらに、この
発明のさらに他の目的は、二酸化シリコン膜の除去の終
了の判断を簡単に行うことである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to reduce the number of steps in manufacturing a silicon wafer having a trench isolation structure. Another object of the present invention is to clarify the end point in chemical mechanical polishing and perform accurate polishing. Another object of the present invention is to prevent the occurrence of dishing on the surfaces of the silicon dioxide film for separation and the silicon wafer. Still another object of the present invention is to easily determine the end of removal of the silicon dioxide film.

【0008】[0008]

【課題を解決するための手段】請求項1に記載の発明
は、シリコンウェーハの表面にトレンチを形成し、この
トレンチに絶縁膜を埋設したトレンチ分離構造を有する
シリコンウェーハの製造方法であって、このシリコンウ
ェーハの表面にトレンチを形成する工程と、このシリコ
ンウェーハの表面を絶縁膜で被覆する工程と、この絶縁
膜で被覆した後、この絶縁膜の表面を平坦化する工程
と、このシリコンウェーハの表面が露出するまで絶縁膜
表面を研磨する工程と、この絶縁膜の表面および露出し
たシリコンウェーハの表面を仕上げ研磨する工程と、を
備えたトレンチ分離構造を有するシリコンウェーハの製
造方法である。
The invention according to claim 1 is a method of manufacturing a silicon wafer having a trench isolation structure in which a trench is formed on the surface of the silicon wafer and an insulating film is buried in the trench. A step of forming a trench on the surface of the silicon wafer, a step of covering the surface of the silicon wafer with an insulating film, a step of covering the surface of the insulating film after covering with the insulating film, and a step of forming the silicon wafer Is a method for manufacturing a silicon wafer having a trench isolation structure, comprising: a step of polishing the surface of the insulating film until the surface of is exposed; and a step of finish polishing the surface of the insulating film and the surface of the exposed silicon wafer.

【0009】[0009]

【作用】請求項1に記載の発明では、トレンチが表面に
形成されたシリコンウェーハにおいて、二酸化シリコン
膜(絶縁膜)でこのトレンチを埋めるとともに、シリコ
ンウェーハの表面をこのSiO2膜で被覆する。そし
て、このSiO2膜表面を平坦にする。例えばCeO
2(酸化セリウム)を含む研磨剤を使用して化学的機械
研磨を施す。さらに、シリコン表面があらわれるまで例
えばヒュームドシリカを含む研磨剤を使用してSiO2
膜を研磨する。この場合、研磨の終点は疎水性のシリコ
ン表面が露出することで、容易に判断することができ
る。さらに、この後、アミンの入ったシリコンの研磨剤
を用いて、仕上げ研磨を施す。この結果、ディッシング
が生じなく平坦なシリコン表面と角が丸みを帯びた二酸
化シリコンの分離部分とが形成されたトレンチ分離構造
を有するシリコンウェーハを得ることができる。
According to the first aspect of the invention, in a silicon wafer having a trench formed on the surface thereof, the trench is filled with a silicon dioxide film (insulating film) and the surface of the silicon wafer is covered with the SiO 2 film. Then, the surface of this SiO 2 film is flattened. For example CeO
Chemical mechanical polishing is performed using an abrasive containing 2 (cerium oxide). In addition, an SiO 2 is used until the silicon surface is exposed, for example using an abrasive containing fumed silica.
Polish the film. In this case, the end point of polishing can be easily determined by exposing the hydrophobic silicon surface. Further, thereafter, finish polishing is performed using a silicon abrasive containing amine. As a result, a silicon wafer having a trench isolation structure in which a flat silicon surface and a silicon dioxide isolation portion with rounded corners are formed without dishing can be obtained.

【0010】[0010]

【発明の実施の形態】以下、この発明に係るトレンチ分
離構造を有するシリコンウェーハの製造方法の一実施例
を図面を参照して説明する。図1はその製造工程の流れ
を示す断面図である。図2は製造されたトレンチ分離構
造を有するシリコンウェーハの表面をAFM測定で模式
的に示す図である。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a method for manufacturing a silicon wafer having a trench isolation structure according to the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing the flow of the manufacturing process. FIG. 2 is a diagram schematically showing the surface of the manufactured silicon wafer having a trench isolation structure by AFM measurement.

【0011】図1において示すように、まず、シリコン
ウェーハ11の表面に所定のフォトリソグラフィプロセ
スを用いて所定幅、所定深さのトレンチ12を所定位置
に形成する(A)。次に、このシリコンウェーハ表面を
二酸化シリコン膜13で覆う。二酸化シリコン膜13で
トレンチ12を埋めるとともに、シリコンウェーハ11
の表面全面を所定厚さの二酸化シリコン膜13で被覆す
るものである(B)。そして、この二酸化シリコン膜1
3の表面を平坦に加工する(C)。CeO2(酸化セリ
ウム)を含む研磨剤を使用して化学的機械研磨を施す。
As shown in FIG. 1, first, a trench 12 having a predetermined width and a predetermined depth is formed at a predetermined position on a surface of a silicon wafer 11 by using a predetermined photolithography process (A). Next, the surface of the silicon wafer is covered with the silicon dioxide film 13. The trench 12 is filled with the silicon dioxide film 13, and the silicon wafer 11 is formed.
The entire surface of is covered with a silicon dioxide film 13 having a predetermined thickness (B). And this silicon dioxide film 1
The surface of 3 is processed flat (C). Chemical mechanical polishing is performed using an abrasive containing CeO 2 (cerium oxide).

【0012】さらに、この後、ヒュームドシリカを含む
研磨剤を使用してこの平坦な二酸化シリコン膜13を研
磨し、シリコンウェーハ11の表面を露出させる
(D)。この場合の化学的機械研磨の終点は、疎水性の
シリコン表面が露出することで、容易に判断することが
できる。次いで、アミンの入ったシリコンの研磨剤を用
いて、このウェーハ表面に仕上げ研磨を施す。この結
果、ディッシングが生じなく平坦なシリコン表面と、角
が丸みを帯びた二酸化シリコンの分離部分と、が形成さ
れたトレンチ分離構造を有するシリコンウェーハを得る
ことができる(E)。
Further, thereafter, the flat silicon dioxide film 13 is polished by using a polishing agent containing fumed silica to expose the surface of the silicon wafer 11 (D). The end point of the chemical mechanical polishing in this case can be easily determined by the exposure of the hydrophobic silicon surface. Then, the surface of the wafer is subjected to final polishing using a silicon abrasive containing amine. As a result, a silicon wafer having a trench isolation structure in which a flat silicon surface without dishing and a silicon dioxide isolation portion with rounded corners are formed can be obtained (E).

【0013】また、図2にはこのようにして研磨したト
レンチ分離構造を有するシリコンウェーハの表面構造を
模式的に示している。この図はAFM(原子間力顕微
鏡)での表面平坦度の測定結果を示すものである。この
図に示すように、各トレンチに埋設された二酸化シリコ
ン部分(絶縁分離部)は、段差部分の角は丸く形成され
ている。
Further, FIG. 2 schematically shows the surface structure of the silicon wafer having the trench isolation structure polished as described above. This figure shows the measurement results of the surface flatness with an AFM (atomic force microscope). As shown in this figure, the silicon dioxide portion (insulation isolation portion) embedded in each trench has rounded corners.

【0014】[0014]

【発明の効果】この発明によれば、トレンチ分離構造を
有するシリコンウェーハの製造において、その工程数を
削減することができる。また、化学的機械研磨での終点
を明確にして正確な研磨を行うことができる。また、分
離用二酸化シリコン膜およびシリコンウェーハ表面への
ディッシングの発生を防止することができる。さらに、
研磨により二酸化シリコン膜を除去する際、その研磨の
終了時の判断を簡単に行うことができる。
According to the present invention, the number of steps can be reduced in manufacturing a silicon wafer having a trench isolation structure. In addition, the end point in chemical mechanical polishing can be clarified and accurate polishing can be performed. Further, it is possible to prevent the occurrence of dishing on the surface of the separating silicon dioxide film and the silicon wafer. further,
When removing the silicon dioxide film by polishing, it is possible to easily judge the end of polishing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例に係るトレンチ分離構造を
有するシリコンウェーハの製造方法を説明するための工
程断面図である。
FIG. 1 is a process sectional view for explaining a method for manufacturing a silicon wafer having a trench isolation structure according to an embodiment of the present invention.

【図2】この発明の一実施例に係るトレンチ分離構造を
有するシリコンウェーハの製造方法を説明するためのA
FM測定結果を示す模式図である。
FIG. 2A is a view for explaining a method for manufacturing a silicon wafer having a trench isolation structure according to an embodiment of the present invention.
It is a schematic diagram which shows an FM measurement result.

【図3】従来のトレンチ分離構造を有するシリコンウェ
ーハの製造方法を説明するための断面図である。
FIG. 3 is a cross-sectional view for explaining a conventional method for manufacturing a silicon wafer having a trench isolation structure.

【図4】従来のトレンチ分離構造を有するシリコンウェ
ーハの製造方法で別の方法を説明するための断面図であ
る。
FIG. 4 is a cross-sectional view for explaining another method of manufacturing a silicon wafer having a conventional trench isolation structure.

【図5】図4の一部分を拡大して示す断面図である。FIG. 5 is a cross-sectional view showing a part of FIG. 4 in an enlarged manner.

【図6】従来のトレンチ分離構造を有するシリコンウェ
ーハの製造方法でさらに別の方法を説明するための断面
図である。
FIG. 6 is a cross-sectional view for explaining still another method of manufacturing a silicon wafer having a conventional trench isolation structure.

【符号の説明】[Explanation of symbols]

11 シリコンウェーハ、 12 トレンチ、 13 二酸化シリコン膜(絶縁膜)。 11 silicon wafer, 12 trench, 13 silicon dioxide film (insulating film).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 慎介 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 (72)発明者 藤元 克祐 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 (72)発明者 小松 圭 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinsuke Sakai 1-5-1 Otemachi, Chiyoda-ku, Tokyo Sanryo Material Silicon Co., Ltd. (72) Inventor Keisuke Fujimoto 1-5 Otemachi, Chiyoda-ku, Tokyo No. 1 Sanritsu Material Silicon Co., Ltd. (72) Inventor Kei Komatsu 1-5-1, Otemachi, Chiyoda-ku, Tokyo Sanritsu Material Silicon Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 シリコンウェーハの表面にトレンチを形
成し、このトレンチに絶縁膜を埋設したトレンチ分離構
造を有するシリコンウェーハの製造方法であって、 このシリコンウェーハの表面にトレンチを形成する工程
と、 このシリコンウェーハの表面を絶縁膜で被覆する工程
と、 この絶縁膜で被覆した後、この絶縁膜の表面を平坦化す
る工程と、 このシリコンウェーハの表面が露出するまで絶縁膜表面
を研磨する工程と、 この絶縁膜の表面および露出したシリコンウェーハの表
面を仕上げ研磨する工程と、を備えたトレンチ分離構造
を有するシリコンウェーハの製造方法。
1. A method of manufacturing a silicon wafer having a trench isolation structure in which a trench is formed on the surface of the silicon wafer and an insulating film is buried in the trench, the method comprising the step of forming a trench on the surface of the silicon wafer. The step of coating the surface of this silicon wafer with an insulating film, the step of planarizing the surface of this insulating film after coating with this insulating film, and the step of polishing the surface of the insulating film until the surface of this silicon wafer is exposed. And a step of finish polishing the surface of the insulating film and the exposed surface of the silicon wafer, and a method of manufacturing a silicon wafer having a trench isolation structure.
JP33617595A 1995-11-29 1995-11-29 Method of manufacturing trench separation structured silicon wafer Pending JPH09153543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33617595A JPH09153543A (en) 1995-11-29 1995-11-29 Method of manufacturing trench separation structured silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33617595A JPH09153543A (en) 1995-11-29 1995-11-29 Method of manufacturing trench separation structured silicon wafer

Publications (1)

Publication Number Publication Date
JPH09153543A true JPH09153543A (en) 1997-06-10

Family

ID=18296446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33617595A Pending JPH09153543A (en) 1995-11-29 1995-11-29 Method of manufacturing trench separation structured silicon wafer

Country Status (1)

Country Link
JP (1) JPH09153543A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245642B1 (en) 1999-03-24 2001-06-12 Sharp Kabushiki Kaisha Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245642B1 (en) 1999-03-24 2001-06-12 Sharp Kabushiki Kaisha Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments

Similar Documents

Publication Publication Date Title
JP4593521B2 (en) Trench element isolation method for integrated circuit device using high selectivity CMP
US6524929B1 (en) Method for shallow trench isolation using passivation material for trench bottom liner
US5262346A (en) Nitride polish stop for forming SOI wafers
GB2306779A (en) Method of making a SOI wafer
US6159822A (en) Self-planarized shallow trench isolation
US6521510B1 (en) Method for shallow trench isolation with removal of strained island edges
US5804490A (en) Method of filling shallow trenches
JP3063686B2 (en) Method for manufacturing semiconductor device
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US6245642B1 (en) Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments
KR0183854B1 (en) Trench element isolation method of semiconductor element
JP3267199B2 (en) Method for manufacturing semiconductor device
JPH09153543A (en) Method of manufacturing trench separation structured silicon wafer
JP2000036533A (en) Manufacture of semiconductor device
US6110795A (en) Method of fabricating shallow trench isolation
CN113830726A (en) Manufacturing method of semiconductor device and semiconductor device
KR100806403B1 (en) Method of manufacturing a semicondcutor device by using chemical mechanical polishing
JP2000208613A (en) Production of semiconductor device
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
US6559028B1 (en) Method of topography management in semiconductor formation
KR100561524B1 (en) Method for fabricating shallow trench isolation
JP2002252279A (en) Element isolation film forming method for semiconductor device
JPH11297813A (en) Semiconductor device and manufacture thereof
JP2001093972A (en) Method for manufacture of semiconductor device
KR100365093B1 (en) Method for processing structure of shallow trench isolation in a semiconductor process

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021018