JPH09128105A - 節電装置及び方法 - Google Patents
節電装置及び方法Info
- Publication number
- JPH09128105A JPH09128105A JP7272483A JP27248395A JPH09128105A JP H09128105 A JPH09128105 A JP H09128105A JP 7272483 A JP7272483 A JP 7272483A JP 27248395 A JP27248395 A JP 27248395A JP H09128105 A JPH09128105 A JP H09128105A
- Authority
- JP
- Japan
- Prior art keywords
- power
- computer system
- state
- input
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
管理装置及び方法を提供する。 【解決手段】 キーボード等からのユーザー入力が一定
時間無かった場合に、節電モードへ移行するコンピュー
タ・システムにおいて、ビデオ・メモリへの書込みを検
出する回路及び該回路と協働で電源管理を行う電源管理
制御プログラムが用いられる。そして、ビデオ・メモリ
への書込みが有った場合は、一定時間キーボード等から
の入力が無くても節電モードへの移行を禁止する。
Description
ーター・システムの節電機能、特に、所定の時間に入力
が無い場合に節電モードに移行する装置及び方法に関す
る。
ル・コンピュータ全般に渡って、省エネルギーの観点か
ら、ユーザーの使用状態に応じた電源管理(パワー・マ
ネジメント)による節電機能が重要になってきた。従来
の節電機能は、通常の電源オン・モードから節電モード
への移行のトリガー(条件、又は、事象)として「節電
ボタンが押されたこと」や「一定時間のキーボード等か
らの入力が無いこと」等を利用してきた。しかし、「節
電ボタンを押すこと」は、ユーザーの余分な動作を要求
するため煩雑であり、また、「一定時間のキーボード等
からの入力が無いこと」は、前記「節電ボタンを押すこ
と」とは違ってユーザーの余分な動作を要求しない点で
は、優れているが下記の新たな問題がある。すなわち、
CD−ROM等から動画を再生しているときは、ユーザ
ーからのキー入力が無くても、ユーザーは画面を見たい
と思っているのに、上記トリガーにより、所定の時間キ
ーボード入力が無いため、画面が消えるという不都合が
あった。そして、上記不都合を解決するためにユーザー
は、一定の時間より短い間隔で無駄なキーボード等の入
力をするか、あるいは、節電機能自体を禁止してしまう
しか無かった。しかし、上記の「無駄なキーボード等の
入力」又は「節電機能自体を禁止」では、ユーザーの使
い易い節電機能の提供とは反し、本末転倒である。
214174には、従来の節電機能のトリガー(条件)
として表示用メモリへの書込みの有無を使用する装置が
開示されている。この装置の場合も、所定のトリガーに
よって、通常の電源オンの状態から節電モードに移行す
る点では、本願発明と類似している。しかし、この装置
の場合は、通常の電源オンの状態から節電モードへ移行
するために表示用メモの書込みの有無を利用するのみ
で、該移行を禁止するトリガー及び機能は何等示されて
いない。従って、画面の書込みを伴わないアプリケーシ
ョンの場合は、やはり従来のように係る節電モードへの
移行を禁止することができないという不都合は回避でき
ない。
る課題は、パーソナル・コンピュータの節電機能におい
て、通常の電源オンの状態から節電モードへのユーザー
が望まない不要な遷移を禁止し、係る節電機能を更に使
い易いものにすることである。
に、電源オン及び電源オフ状態の他に少なくとも1つの
節電モード状態を有するコンピュータ・システムにおい
て、電源オン状態から電源オフ状態への遷移を決める、
第1のトリガー条件と、係る第1のトリガー条件が成立
した場合に判断される第2のトリガー条件を有し、第1
のトリガー条件が成立した後に第2のトリガー条件が成
立しなかった場合は、再び第1のトリガー条件の判断に
もどり、第1のトリガー条件が成立した後に第2のトリ
ガー条件が成立した場合には、はじめて節電モードに移
行するということを特徴とする装置又は方法によって、
従来からのユーザの予期しない節電モードへの移行を削
減した新しい節電機能が提供される。
で本発明の実施例について説明する。
(図1) B.パーソナル・コンピュータ・システムのハードウェ
ア構成(図2) C.グラフィックス・ビデオ・コントローラ(図3) D.電源状態の遷移(図4) E.従来の節電機能(図5) F.本願の節電機能(図6〜図8)
機能が一番多用される可能性の高いノートブック・パソ
コンの例を用いて、本発明の装置の構成並びに動作内容
を説明するが、本願発明は、該ノートブック・パソコン
に限定されることはなく、デスクトップ型及びフロアス
タンド型等の幅広いコンピュータ・システムでも実現可
能である。
(図1) 図1を参照すると、本発明を実施するためのコンピュー
タ・システムの全体図が示されている。コンピュータ・
システムの本体10は、図示のような携帯型のPCであ
ることが好ましいが、デスクトップ型その他のPC又は
ワークステーション等であってもよい。コンピュータ・
システム10は、文字等の入力装置としてキーボード1
2、文字や図形等の出力装置として液晶パネル13、大
容量の記憶メディアとしてCD−ROMドライブ14、
音声等の出力装置としてスピーカー11、及び最近では
画像入力装置としてのビデオ・カメラ15等を標準的に
備えているものもある。なお、本発明の構成と直接関連
するものではないので、キーボード、液晶パネル等の細
部は図1には示されていない。
のハードウェア構成(図2) 図2を参照すると、図1のノートブック・パソコンの内
部にあり、通常マザーボード(プレーナ)上に配置され
ている論理回路のブロック図が示されている。近年のパ
ーソナル・コンピュータ・システムでは、種々の処理速
度の装置が接続される複数のバスが有り、バス・ブリッ
ジと呼ばれるバス間のプロトコル変換を行う回路が係る
複数のバス間の橋渡しを行っている。係るバス構成の代
表的な例として図2には、CPU202に直接接続され
るCPUローカルバス212、比較的高速な周辺装置を
接続するためのPCIバス213及び216、及び比較
的低速な周辺装置等を接続するためのISAバス22
1、PCMCIAバス219及びIDEバス217等が
示されている。
13を接続するためのホスト・ブリッジ/メモリ制御回
路204、PCIバス213及びISAバス221を接
続するためのPCI−ISAバス・ブリッジ回路21
5、PCIバス213及びPCMCIAバス219を接
続するPCI−PCMCIAバス・ブリッジ回路214
等も図2に示されている。また、各バスには、そのバス
の処理速度に適合した複数の周辺装置等が接続されてい
る。例えば、最も高速のCPUローカルバス212には
その名のとおりCPUが接続され、PCIバス213に
は高速なグラフィック/ビデオ・コントローラ222が
接続され、ISAバス221にはキーボード・コントロ
ーラ229、オーディオ・コントローラ230、又は汎
用のI/O制御回路であるSuper I/Oコントロ
ーラ231等が接続されている。更に、ホスト・ブリッ
ジ/メモリ制御回路204は、バス・ブリッジ機能の他
にメモリ制御機能も有し、メモリ・データ・バッファ2
05を介してBIOSROM206及び主記憶装置RA
M207に接続されている。また、PCIバス213に
接続されたグラフィック/ビデオ・コントローラ222
は、画面表示用のビデオ・メモリ223を有し、バッフ
ァ224を介してデジタル信号でLCDパネルに接続さ
れ、アナログ・フロント・エンド(AFE)225を介
して外部からのアナログ・ビデオ入力をデジタル化して
取り込む。
ラ(図3) 図3には、図2のグラフィックス・ビデオ・コントロー
ラ222及びその周辺回路がさらに詳細に記載されてい
る。図3を参照して、先ずグラフィックス・ビデオ関係
の機能を制御するグラフィックス・ビデオ・コントロー
ラ31、このグラフィックス・ビデオ・コントローラ3
1へのクロック信号を生成するクロック生成回路32、
画面情報等を記憶する複数のビデオ・メモリ37、グラ
フィックス・ビデオ・コントローラ31により生成され
たデジタル・ビデオ信号44をアナログ・ビデオ信号4
1に変換するDAC38、グラフィックス・ビデオ・コ
ントローラ31により生成されたデジタル・ビデオ信号
45をバッファしデジタル信号42を液晶パネルへ送る
ためのドライバ回路39が主要な構成部品として記載さ
れている。係るグラフィックス・ビデオ・コントローラ
31とビデオ・メモリ37は、メモリの記憶位置を示す
複数のアドレス線34、ビデオ・メモリ37との間でリ
ード/ライトするデータを転送するための複数のデータ
線35、及びビデオ・メモリ37の動作を制御するため
の複数の制御線36を介して接続されている。そして、
該制御線36は、ビデオ・メモリ37への書込み許可信
号(WE#)、行アドレス・ストローブ信号(RAS
#)、列アドレス・ストローブ信号(CAS#)及びビ
デオ・メモリからのデータの出力許可信号(OE#)を
含む。
能を持つ一般的なパーソナル・コンピュータは、電源の
状態として「通常の電源オン状態」及び「電源オフ状
態」の他に幾つかの「節電状態」を有する。図4には、
係る「節電状態」の例として、「スタンバイ状態」及び
「サスペンド状態」が示されている。この「スタンバイ
状態」と「サスペンド状態」の違いは端的にいって節電
の度合い、すなわち、消費電力の違いである。「通常の
電源オン状態」、「スタンバイ状態」、「サスペンド状
態」、「電源オフ状態」の順で消費電力が小さくなって
いく。また、この「節電状態」は、2つ以上に分けるこ
とも可能であるが説明の簡単のため該実施例では2つに
限定している。例えば、「スタンバイ状態」402で
は、液晶パネル(LCD)及びCRTディスプレイをオ
フにすることにより節電が図られ、「サスペンド状態」
403では、係る液晶パネル及びCRTディスプレイを
オフに加えて、CPUのクロック周波数を下げ、ハード
ディスクのスピンドル・モーターを停止し、更に、ビデ
オ信号を停止する等が行われることにより、「スタンバ
イ状態」402よりも更に節電が図られることとなる。
(ノーマル・オン)状態」が示されている。係る「ノー
マル・オン状態」401からは所定時間のタイマの経過
407により「スタンバイ状態」402に遷移する。逆
に「スタンバイ状態」402からは何らかのキーボード
又はマウスからの入力があった場合に「ノーマル・オン
状態」に遷移する。「スタンバイ状態」402からは、
所定のタイマの時間経過又はユーティリティ・プログラ
ム409により「サスペンド状態」403へ状態遷移す
る。「サスペンド状態」403からは、キーボード等の
入力又は専用に作られたサスペンドスイッチ(SW)4
11等をトリガーとして、次のブロック405へ遷移す
る。ブロック405では、パスワードの入力が要求さ
れ、正しいパスワードが入力されたとき412に、また
通常の「ノーマル・オン」の状態に遷移する。一方、
「ノーマル・オン状態」401で、電源スイッチ(S
W)が押されると406と、「電源オフ状態」404に
遷移するし、「電源オフ状態」404で電源SWが押さ
れると406逆に「電源オフ状態」404から「電源オ
ン状態」401へ遷移し、パーソナル・コンピュータは
通常の動作モードになる。
パーソナル・コンピュータにおける、「ノーマル状態」
から「スタンバイ状態」への処理の流れがフローチャー
トとして記載されている。ブロック51の入口からこの
サブルーチン・プログラムへ入る。先ず、ブロック52
において、タイマの値をクリア(初期値に設定)する。
このタイマは、キーボード又はマウス等からの直前のユ
ーザーの入力から次のユーザーの入力までの経過時間を
計測するものである。ブロック53において、キーボー
ド等からの入力があったか否かが検査される。もし、ブ
ロック53でキーボード等からのユーザーの入力があっ
た場合には、ブロック54へ移行しここで該タイマの値
がリセットされ、またブロック53に戻る。反対にブロ
ック53において、キーボード等からの入力が無かった
場合は、経過時間を表すタイマの値が増分(ブロック5
5)された後に、ブロック56へ移る。ブロック56に
おいては、該タイマの値が所定の値、すなわち、タイム
・アウト値を超えているかどうかが検査される。該ブロ
ック56において、タイマの値が所定値を超えていた場
合はブロック57へ移行し、超えていない場合は再びブ
ロック53へ移行する。ブロック57に移行した場合
は、今度はスタンバイ・モードへ移行するための処理が
行われスタンバイ・モードへ遷移する。最後にブロック
58において、該サブルーチンから出ていく。
る。先ず、図7を参照すると、上述の従来の技術の図5
に対応する本願発明の場合のパーソナル・コンピュータ
における、「ノーマル状態」から「スタンバイ状態」へ
の処理の流れがフローチャートとして記載されている。
ブロック71の入口からこのサブルーチン・プログラム
へ入る。先ず、ブロック72において、タイマの値をク
リアする。このタイマは、キーボード又はマウス等から
の直前のユーザーの入力から次のユーザーの入力までの
経過時間を計測するものである。ブロック73におい
て、キーボード等からの入力があったか否かが検査され
る。もし、ブロック73でキーボード等からのユーザー
の入力があった場合には、ブロック74へ移行しここで
該タイマの値がリセットされ、またブロック73に戻
る。反対にブロック73において、キーボード等からの
入力が無かった場合は、ブロック75へ移る。ブロック
75においては、ビデオ・メモリ書込みビットがオンで
あるか否かを検査する。該ビデオ・メモリ書込みビット
は、前回の該ビットの読み込みの後に、画面表示用のビ
デオ・メモリ(図3の37等)への書込みが合ったこと
を示すものであり、詳細は図6等を用いて後述される。
ブロック75における該ビットの検査の結果該ビットが
オン、すなわち、ビデオ・メモリへの書込みが行われて
いた場合はブロック74へ飛んでタイマの値をリセット
する。従って、ビデオ・メモリの書込みによって、従来
はスタンバイ・モードへ移行していた場合でも、スタン
バイ・モードへの移行が禁止される。
が無かった場合は、ブロック76へ移行し経過時間を表
すタイマの値が増分された後に、ブロック77へ移る。
ブロック77においては、該タイマの値が所定の値、す
なわち、タイム・アウト値を超えているかどうかが検査
される。該ブロック77において、タイマの値が所定値
を超えていた場合はブロック78へ移行し、超えていな
い場合は再びブロック73へ移行する。ブロック78に
移行した場合は、今度はスタンバイ・モードへ移行する
ための処理が行われスタンバイ・モードへ遷移する。最
後にブロック79において、該サブルーチンから出てい
く。
ードウェアについて説明する。上述の図7の説明で用い
たビデオ・メモリ書込みビットを実現するための回路の
一例が、図6に示されている。該回路の主要な構成要素
は601で示される1ビットのレジスタである。係るレ
ジスタ601は、実際にはプリセット及びクリア付のD
タイプ・フリップ・フロップ等(例えば74)が用いら
れる。プリセット入力は常にプルアップ抵抗611によ
りハイ(+5V)にプルアップされているので、プリセ
ット機能は動作しない。同様にデータ入力Dは、プルア
ップ抵抗611によりハイにプルアップされているの
で、データ入力は常に1となる。従って、WE#(最後
に#付の信号はすべてロー・アクティブ)が、アクティ
ブ(ロー)になったときに、フリップ・フロップ601
の出力Q608がアクティブ(ハイ)になる。そして、
出力Q608はドライバ603を介してビデオ・メモリ
書込みビット信号(VIDEO MEMORY WRI
TE BIT)を生成する。該ドライバ603の出力制
御はステータス読み込み(STATUS READ#)
信号により制御され、係るステータス読み込み信号がア
クティブ(ロー)のときのみドライバ603の出力が生
成され、すなわち、CPUが、ビデオ・メモリ書込みビ
ット607を読み込み可能となる。
入力端子には、ANDゲート602出力が接続されてお
り、このANDゲートには、さらに、リセット信号(R
ESET#)605及びステータス・クリア信号(ST
ATUS CLEAR#)610信号が接続されてい
る。すなわち、係るリセット信号605及びステータス
・クリア信号610の何れか一方がアクティブ(ロー)
になったときに、ANDゲート602は、ローを出力し
フリップ・フロップ601をクリアする。従って、ビデ
オ・メモリ書込みビットは、電源オン等のリセット時に
はリセット信号605により、ビデオ・メモリ書込みビ
ットのリード後にはステータス・クリア信号610によ
り、ANDゲート602を介してクリアされる。この、
図6に示されたビデオ・メモリ書込みビット及び図7に
示されたプログラムによる制御により、本願発明の一実
施例が実現される。図6においては、本願発明の構成要
素をディスクリートな部品を用いて回路を構成したが、
同様な回路はASIC又はPAL等を用いても実現可能
である。
・コンピュータ上の他のソフト・ウェア及びハードウェ
アの構成要素との関係を示したブロック図である。先
ず、大きく分けてパーソナル・コンピュータ上のソフト
・ウェアは2つの部分に機能的に分けることが可能であ
る。第1の部分は、点線821より上にあり、一般的に
は、オペレーティング・システム(OS)層801と呼
ばれる部分である。この部分の代表的なものとしては、
IBM社のOS/2、PC DOSやマイクロソフト社
のWindows等がある。 第2の部分は、点線82
2より上で点線821より下の領域に図示されているデ
バイス・ドライバ(D/D)層と呼ばれる部分である。
そして、点線822の下の領域に、ハードウェアが存在
する。
直接アクセスすることはなく、デバイス・ドライバやB
IOSを経由して、間接的にハードウェアをアクセスす
る。これに対して、デバイス・ドライバは、OSやアプ
リケーション・プログラムからの要求により、直接ハー
ドウェアにアクセスし、該ハードウェアからのアクセス
結果をOS等に返すという、OS等とハードウェアの間
の仲立ちを行う。
べた本願発明の動作を説明する。先ず、キーボード等8
05からの入力816は、常に最初にキーボードD/D
804へ送られる。キーボードD/Dは、キーボード及
びマウス等のポインティング・デバイス等からの入力の
制御をOSとハードウェアの間で行う。次に、キーボー
ドD/D804は、受け取ったキー入力を今度はイベン
ト・タイマ803へ転送する814。このイベント・タ
イマは、直前のキーボード等からの入力から次回のキー
ボード等からの入力までの経過時間を測定している。そ
して、係る経過時間とユーザーが設定した所定の経過時
間(タイムアウト値)とを定期的に比較して、その結
果、キーボード等からの無入力経過時間が所定のタイム
アウト値を超えたを判断した場合には、該タイムアウト
が発生したことがパワー・マネジメント・プログラム8
02へ送られる。該パワー・マネジメント・プログラム
は802は、パーソナル・コンピュータにおいて、節電
機能を制御するプログラムである。該タイムアウトの発
生をイベント・タイマから受けたパワー・マネジメント
・プログラム802は、今度はスタンバイ状態へ移行す
るために、OSに対してスタンバイ要求812を発生す
る。パワー・マネジメント802からスタンバイ要求8
12を受けたOS801は、スタンバイ状態において節
電の対象となるデバイス(例えば、図4において例示し
たLCDやCRT等)を制御するグラフィックスD/D
へスタンバイ要求813を送出する。
ィックスD/D806は、従来は図5で説明したとお
り、次はLCD及びCRTへLCD/CRTオフ要求を
送出し、LCD/CRTをオフにしていた。これに対し
て、本願発明の場合は、スタンバイ要求813をOS8
01から受けたグラフィックスD/D806は、今度は
ビデオ・メモリ(VRAM)の書込みがあったかどうか
を、ビデオ・メモリ書込みビットをリードする817こ
とにより確認し、メモリ書込みが確認された場合は、V
RAM書込みがあったことをイベント・タイマ803へ
報告する815。該VRAM書込みの情報を得たイベン
ト・タイマ803は、経過時間のタイマ値をリセットす
る(図7のブロック75、74)。上述のVRAM80
9への書込みは、通常グラフィックス・コントローラ8
08により(819)、又は、外部ビデオ入力端子(8
10)を介した外部からのVRAM書込みにより(82
0)行われる。
挙する。 (1)所定時間に所定の入力が無かった場合に節電モー
ドへ移行するコンピュータ・システムであって、画面表
示用メモリへの書込みの有無を表示するビットを有し、
前記所定時間に所定の入力が無かった場合でも、前記ビ
ットが画面表示用メモリへの書込みがあったことを表示
している場合には、前記節電モードへの移行を禁止する
ことを特徴するコンピュータ・システム。 (2)前記所定の入力が、キーボードからの入力である
ことを特徴とする、(1)に記載のコンピュータ・シス
テム。 (3)前記所定の入力が、キーボード又はポインティン
グ・デバイスからの入力であることを特徴とする、
(1)に記載のコンピュータ・システム。 (4)前記節電モードは、ディスプレイの表示を禁止す
ることを特徴とする、(1)に記載のコンピュータ・シ
ステム。 (5)前記節電モードは、ディスプレイの表示を禁止
し、ハードディスクの回転を停止することを特徴とす
る、(1)に記載のコンピュータ・システム。 (6) コンピュータ・システムの外部から前記画像表
示用メモリへの書込みが可能であることを特徴とする、
(1)に記載のコンピュータ・システム。 (7)前記画面表示用メモリへの書込みの有無を表示す
るビットは、1ビットのレジスタで構成され、前記画面
表示用メモリへの書込み許可(WE)信号を入力の1つ
とすることを特徴とする、(1)に記載のコンピュータ
・システム。 (8)コンピュータ・システムのおける電源管理方法で
あって、前記コンピュータ・システムは、。ビデオ・メ
モリへの書込みの有無を表示するビットを有し、前記電
源管理方法は、前記所定時間の前記所定の入力の有無を
検査するステップと、前記所定の入力の有無を検査の結
果、前記所定の入力が無かった場合に、前記ビデオ・メ
モリへの書込みの有無を表示するビットを検査するステ
ップと、 前記ビデオ・メモリへの書込みの有無を表示
するビットの検査の結果、前記ビデオ・メモリへの書込
みが有った場合には、節電状態へ移行するステップと、
を含むことを特徴する電源管理方法。 (9)電源オン状態と電源オフ状態以外に節電状態を有
するコンピュータ・システムにおける、パワー・マネジ
メント方法であって、第1の事象の成立の有無を検査す
るステップと、前記第1の事象の成立が有った場合に、
第2の事象の成立の有無を検査するステップと、前記第
2の事象の成立が有った場合に、コンピュータ・システ
ムを前記電源オン状態から前記節電状態に遷移させるス
テップと、を有することを特徴とするパワー・マネジメ
ント方法。
り、パーソナル・コンピュータの節電機能において、通
常の電源オンの状態から節電モードへの不要な遷移を禁
止した、従来よりも改良された節電機能が提供される。
ムを表す図である。
ム内部の論理回路を表すブロック図である。
ム内部のグラフィックス周辺回路を表すブロック図であ
る。
ある。
ローチャートである。
ある。
のフローチャートである。
タにおける他の構成要素との関係を示したブロック図で
ある。
Claims (9)
- 【請求項1】所定時間に所定の入力が無かった場合に節
電モードへ移行するコンピュータ・システムであって、 画面表示用メモリへの書込みの有無を表示するビットを
有し、 前記所定時間に所定の入力が無かった場合でも、前記ビ
ットが画面表示用メモリへの書込みがあったことを表示
している場合には、前記節電モードへの移行を禁止する
ことを特徴するコンピュータ・システム。 - 【請求項2】前記所定の入力が、キーボードからの入力
であることを特徴とする、請求項1に記載のコンピュー
タ・システム。 - 【請求項3】前記所定の入力が、キーボード又はポイン
ティング・デバイスからの入力であることを特徴とす
る、請求項1に記載のコンピュータ・システム。 - 【請求項4】前記節電モードは、ディスプレイの表示を
禁止することを特徴とする、請求項1に記載のコンピュ
ータ・システム。 - 【請求項5】前記節電モードは、ディスプレイの表示を
禁止し、ハードディスクの回転を停止することを特徴と
する、請求項1に記載のコンピュータ・システム。 - 【請求項6】コンピュータ・システムの外部から前記画
像表示用メモリへの書込みが可能であることを特徴とす
る、請求項1に記載のコンピュータ・システム。 - 【請求項7】前記画面表示用メモリへの書込みの有無を
表示するビットは、1ビットのレジスタで構成され、前
記画面表示用メモリへの書込み許可(WE)信号を入力
の1つとすることを特徴とする、請求項1に記載のコン
ピュータ・システム。 - 【請求項8】コンピュータ・システムのおける電源管理
方法であって、 前記コンピュータ・システムは、。ビデオ・メモリへの
書込みの有無を表示するビットを有し、 前記電源管理方法は、 前記所定時間の前記所定の入力の有無を検査するステッ
プと、 前記所定の入力の有無を検査の結果、前記所定の入力が
無かった場合に、前記ビデオ・メモリへの書込みの有無
を表示するビットを検査するステップと、 前記ビデオ
・メモリへの書込みの有無を表示するビットの検査の結
果、前記ビデオ・メモリへの書込みが有った場合には、
節電状態へ移行するステップと、 を含むことを特徴する電源管理方法。 - 【請求項9】電源オン状態と電源オフ状態以外に節電状
態を有するコンピュータ・システムにおける、パワー・
マネジメント方法であって、 第1の事象の成立の有無を検査するステップと、 前記第1の事象の成立が有った場合に、第2の事象の成
立の有無を検査するステップと、 前記第2の事象の成立が有った場合に、コンピュータ・
システムを前記電源オン状態から前記節電状態に遷移さ
せるステップと、 を有することを特徴とするパワー・マネジメント方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27248395A JP3547864B2 (ja) | 1995-10-20 | 1995-10-20 | 節電装置及び方法 |
US08/723,633 US5768604A (en) | 1995-10-20 | 1996-10-03 | Power saving computer system and method with power saving state inhibiting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27248395A JP3547864B2 (ja) | 1995-10-20 | 1995-10-20 | 節電装置及び方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002055192A Division JP2002312080A (ja) | 2002-03-01 | 2002-03-01 | パワー・マネジメント方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09128105A true JPH09128105A (ja) | 1997-05-16 |
JP3547864B2 JP3547864B2 (ja) | 2004-07-28 |
Family
ID=17514561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27248395A Expired - Lifetime JP3547864B2 (ja) | 1995-10-20 | 1995-10-20 | 節電装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5768604A (ja) |
JP (1) | JP3547864B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0860809A2 (en) * | 1997-02-21 | 1998-08-26 | Canon Kabushiki Kaisha | Method and device for controlling a screen saver function |
JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Lcdフレーム比率制御回路及び方法とlcdシステム |
US6937353B2 (en) | 1998-02-06 | 2005-08-30 | Fujitsu Limited | Information processing apparatus, mode control method and storage medium |
KR100655274B1 (ko) * | 1999-07-27 | 2006-12-08 | 삼성전자주식회사 | 저 전력 소비를 위한 응용 프로그램 론처를 구비한 휴대용 컴퓨터 시스템 및 그의 동작 방법 |
JP2008028994A (ja) * | 2006-07-21 | 2008-02-07 | Asustek Computer Inc | 外部ビデオ信号表示機能と統合された携帯デバイス |
JP2009199337A (ja) * | 2008-02-21 | 2009-09-03 | Kyocera Mita Corp | 印刷システムおよび印刷プログラム |
JP2010061287A (ja) * | 2008-09-02 | 2010-03-18 | Sharp Corp | データ処理装置、データ処理方法およびデータ処理プログラム |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5996078A (en) * | 1997-01-17 | 1999-11-30 | Dell Usa, L.P. | Method and apparatus for preventing inadvertent power management time-outs |
JP3478696B2 (ja) * | 1997-02-28 | 2003-12-15 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
JP3720986B2 (ja) * | 1997-07-22 | 2005-11-30 | 株式会社東芝 | デジタル放送受信装置 |
GB2345992B (en) * | 1999-03-10 | 2001-01-24 | Elan Digital Systems Ltd | Apparatus and method for handling peripheral device interrupts |
KR100342021B1 (ko) * | 1999-03-12 | 2002-06-27 | 윤종용 | 원격 조정되는 컴퓨터 시스템 및 그것의 작동 방법 |
JP3353226B2 (ja) * | 1999-03-23 | 2002-12-03 | ミノルタ株式会社 | 情報電子機器 |
US7089508B1 (en) * | 2002-09-25 | 2006-08-08 | Bellsouth Intellectual Property Corporation | Method and system for preventing the activation of a computer screen saver |
JP3820230B2 (ja) * | 2003-03-07 | 2006-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置並びに省電力方法及びプログラム |
US8239860B2 (en) * | 2006-03-31 | 2012-08-07 | Lenovo (Singapore) Pte. Ltd. | Maintenance OS determining if system is within desired noise profile based on application type |
JP5239658B2 (ja) * | 2008-09-09 | 2013-07-17 | 株式会社リコー | 電子機器、電子機器の制御方法及び電子機器の制御プログラム |
US8922564B2 (en) * | 2010-12-01 | 2014-12-30 | Microsoft Corporation | Controlling runtime execution from a host to conserve resources |
US8850251B1 (en) * | 2011-01-19 | 2014-09-30 | Intellectual Ventures Fund 79 Llc | Methods, devices, and mediums associated with controlling a power mode |
US10126803B1 (en) * | 2011-04-04 | 2018-11-13 | Google Llc | Conditional power management activities |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
-
1995
- 1995-10-20 JP JP27248395A patent/JP3547864B2/ja not_active Expired - Lifetime
-
1996
- 1996-10-03 US US08/723,633 patent/US5768604A/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0860809A2 (en) * | 1997-02-21 | 1998-08-26 | Canon Kabushiki Kaisha | Method and device for controlling a screen saver function |
EP0860809A3 (en) * | 1997-02-21 | 1999-08-11 | Canon Kabushiki Kaisha | Method and device for controlling a screen saver function |
US6404447B1 (en) | 1997-02-21 | 2002-06-11 | Canon Kabushiki Kaisha | Control method for controlling screen saver function, apparatus and system adopting the method |
US6937353B2 (en) | 1998-02-06 | 2005-08-30 | Fujitsu Limited | Information processing apparatus, mode control method and storage medium |
KR100655274B1 (ko) * | 1999-07-27 | 2006-12-08 | 삼성전자주식회사 | 저 전력 소비를 위한 응용 프로그램 론처를 구비한 휴대용 컴퓨터 시스템 및 그의 동작 방법 |
JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Lcdフレーム比率制御回路及び方法とlcdシステム |
JP2008028994A (ja) * | 2006-07-21 | 2008-02-07 | Asustek Computer Inc | 外部ビデオ信号表示機能と統合された携帯デバイス |
JP2009199337A (ja) * | 2008-02-21 | 2009-09-03 | Kyocera Mita Corp | 印刷システムおよび印刷プログラム |
JP2010061287A (ja) * | 2008-09-02 | 2010-03-18 | Sharp Corp | データ処理装置、データ処理方法およびデータ処理プログラム |
Also Published As
Publication number | Publication date |
---|---|
US5768604A (en) | 1998-06-16 |
JP3547864B2 (ja) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3547864B2 (ja) | 節電装置及び方法 | |
JP3831538B2 (ja) | ディスプレイの省電力方法及び装置 | |
JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
JP3272298B2 (ja) | 放電回路を備えたスイッチ回路および電子機器 | |
US6389556B1 (en) | Mechanism to prevent data loss in case of a power failure while a PC is in suspend to RAM state | |
US7800621B2 (en) | Apparatus and methods for control of a memory controller | |
US6725385B1 (en) | Intelligent electronic power controller | |
JP3264272B2 (ja) | コンピュータ及びコンピュータの電源制御方法 | |
JP4383641B2 (ja) | 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法 | |
JP2886491B2 (ja) | 情報処理システム | |
PL193918B1 (pl) | Sposób sterowania systemem obsługi informacji i system obsługi informacji | |
KR19990076908A (ko) | 전원 관리 장치 및 방법 | |
JP2006018797A (ja) | 集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 | |
TW200305802A (en) | Power conservation techniques for a digital computer | |
WO1999017187A1 (en) | Method and apparatus for power management | |
JPH08314716A (ja) | データ処理装置及びその方法 | |
JPH08241240A (ja) | コンピュータシステム | |
US20040199697A1 (en) | Mobile computer and base station | |
US20030023410A1 (en) | Method and apparatus for flushing of a device cache and suspending/shutting-down the device | |
JPH0997128A (ja) | 情報処理システム | |
JP4791714B2 (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
KR100464158B1 (ko) | 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치 | |
JP2002312080A (ja) | パワー・マネジメント方法 | |
US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
US6260149B1 (en) | Method and apparatus for logic and power isolation during power management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |