JPH09107079A - 誘電体記憶装置 - Google Patents
誘電体記憶装置Info
- Publication number
- JPH09107079A JPH09107079A JP7264118A JP26411895A JPH09107079A JP H09107079 A JPH09107079 A JP H09107079A JP 7264118 A JP7264118 A JP 7264118A JP 26411895 A JP26411895 A JP 26411895A JP H09107079 A JPH09107079 A JP H09107079A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- film
- memory device
- temperature
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010408 film Substances 0.000 claims abstract description 71
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 230000007704 transition Effects 0.000 claims abstract description 11
- 239000006104 solid solution Substances 0.000 claims description 25
- 239000000243 solution Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 9
- 239000003989 dielectric material Substances 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 150000001720 carbohydrates Chemical class 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】誘電体記憶装置の微細化、高集積化に対応可能
な構造の誘電体記憶装置を提供する 【解決手段】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として、０℃から
８０℃の温度範囲において強誘電相転移点を持つ誘電体
薄膜を備えた誘電体記憶装置とする。このように構成す
ることにより、記憶装置の使用温度範囲で比誘電率が極
大となるため、誘電体膜の薄膜化による誘電率低下が生
じても、十分に電荷の蓄積を可能とし、素子の微細化、
高集積化に対応することができる。
な構造の誘電体記憶装置を提供する 【解決手段】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として、０℃から
８０℃の温度範囲において強誘電相転移点を持つ誘電体
薄膜を備えた誘電体記憶装置とする。このように構成す
ることにより、記憶装置の使用温度範囲で比誘電率が極
大となるため、誘電体膜の薄膜化による誘電率低下が生
じても、十分に電荷の蓄積を可能とし、素子の微細化、
高集積化に対応することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体薄膜を用い
て構成される誘電体記憶装置に関する。
て構成される誘電体記憶装置に関する。
【０００２】
【従来の技術】従来より、ＳrＴiＯ3〔ＳＴＯと略
称〕、（Ｂa1-XＳrX）ＴiＯ3〔ＢＳＴと略称〕やＰb
（Ｚr1-XＴiX）Ｏ3〔ＰＺＴと略称〕等のペロウスカイ
ト型の結晶構造を持つ複酸化物、およびこれらの酸化物
間の固溶体、またビスマス（Ｂｉ）を含む層状複酸化物
は比誘電率の大きな物質であり、そのうちには強誘電相
転移を起こすものも存在する。これらの薄膜を用いた記
憶装置や強誘電体薄膜の分極を利用した不揮発性記憶装
置がこれまでに多数提案されている。上記の不揮発性記
憶装置は、古くからシリコン（Ｓｉ）を用いた集積回路
において、酸化シリコン膜と電極からキャパシタを形成
し、そこに電荷を蓄積するか、あるいは、その電荷を放
出することを利用した記憶装置を元にしている。このよ
うな記憶装置では、サイズ縮小に伴ってセル面積は縮小
し、記憶装置として動作可能なだけの電荷を蓄積するた
めには、誘電体膜の厚さをセル面積の縮小率に合わせて
薄くしていく必要がある。酸化シリコンの誘電率は４.
５と小さいため、セル面積の微細化により、誘電体膜の
厚さを１０ｎｍ以下にする必要があり、誘電体層を流れ
るリーク電流が増大し、キャパシタとして機能しなくな
る。そこで、誘電体膜の厚さを減らさずにセルのみの面
積を稼ぐように、三次元的に複雑な下部電極／誘電体膜
／上部電極の構造も提案されているが、加工が極めて困
難であり、実用化に大きな問題がある。ここで、比誘電
率の大きな物質の薄膜を酸化シリコン膜の部分に用いる
と、誘電体膜の厚さが厚いままでも十分な電荷蓄積が可
能となり、セル面積の縮小に対応することができる。し
かしながら、セル面積の縮小に伴い、誘電体膜に比誘電
率の大きい物質の薄膜を用いた記憶装置においても誘電
体膜の厚さを減少する必要に迫られている。この時、上
記したＳＴＯ、ＢＳＴ、ＰＺＴで代表される複酸化物誘
電体は、酸化シリコン膜とは異なり、現在、最も広く用
いられているＢa0.5Ｓr0.5ＴiＯ3において、図５に示す
ように、膜厚が１００ｎｍ以下では比誘電率が著しく減
少することが知られている。加えて、バルクのＢa0.5Ｓ
r0.5ＴiＯ3の比誘電率の温度依存性は、図６に示すよう
に、−３０℃の温度で極大値を持ち、比誘電率は１５０
００にも達するが、誘電体記憶装置の実使用温度は０℃
から８０℃の温度範囲であり、その温度範囲で比誘電率
は極大値よりおよそ一桁小さい。これは、比誘電率が極
大を示す温度範囲では、温度の変化に対する比誘電率の
変化の割合が極めて大きいので、むしろ比誘電率の値は
極大値に比べて一桁以上小さいが、温度に対してほとん
ど変化のない極大値から外れた温度領域で使用すること
を狙ったためである。このように、従来は誘電体記憶装
置の実使用温度である０℃から８０℃の温度範囲から大
きく外れた温度で比誘電率の極大を示す材料が用いられ
てきたが、そのため比誘電率の値は小さくなるという欠
点があり、また従来提案されている比誘電率の大きい物
質を用いた誘電体記憶装置は、素子の微細化、高集積化
に対応できないという問題があった。
称〕、（Ｂa1-XＳrX）ＴiＯ3〔ＢＳＴと略称〕やＰb
（Ｚr1-XＴiX）Ｏ3〔ＰＺＴと略称〕等のペロウスカイ
ト型の結晶構造を持つ複酸化物、およびこれらの酸化物
間の固溶体、またビスマス（Ｂｉ）を含む層状複酸化物
は比誘電率の大きな物質であり、そのうちには強誘電相
転移を起こすものも存在する。これらの薄膜を用いた記
憶装置や強誘電体薄膜の分極を利用した不揮発性記憶装
置がこれまでに多数提案されている。上記の不揮発性記
憶装置は、古くからシリコン（Ｓｉ）を用いた集積回路
において、酸化シリコン膜と電極からキャパシタを形成
し、そこに電荷を蓄積するか、あるいは、その電荷を放
出することを利用した記憶装置を元にしている。このよ
うな記憶装置では、サイズ縮小に伴ってセル面積は縮小
し、記憶装置として動作可能なだけの電荷を蓄積するた
めには、誘電体膜の厚さをセル面積の縮小率に合わせて
薄くしていく必要がある。酸化シリコンの誘電率は４.
５と小さいため、セル面積の微細化により、誘電体膜の
厚さを１０ｎｍ以下にする必要があり、誘電体層を流れ
るリーク電流が増大し、キャパシタとして機能しなくな
る。そこで、誘電体膜の厚さを減らさずにセルのみの面
積を稼ぐように、三次元的に複雑な下部電極／誘電体膜
／上部電極の構造も提案されているが、加工が極めて困
難であり、実用化に大きな問題がある。ここで、比誘電
率の大きな物質の薄膜を酸化シリコン膜の部分に用いる
と、誘電体膜の厚さが厚いままでも十分な電荷蓄積が可
能となり、セル面積の縮小に対応することができる。し
かしながら、セル面積の縮小に伴い、誘電体膜に比誘電
率の大きい物質の薄膜を用いた記憶装置においても誘電
体膜の厚さを減少する必要に迫られている。この時、上
記したＳＴＯ、ＢＳＴ、ＰＺＴで代表される複酸化物誘
電体は、酸化シリコン膜とは異なり、現在、最も広く用
いられているＢa0.5Ｓr0.5ＴiＯ3において、図５に示す
ように、膜厚が１００ｎｍ以下では比誘電率が著しく減
少することが知られている。加えて、バルクのＢa0.5Ｓ
r0.5ＴiＯ3の比誘電率の温度依存性は、図６に示すよう
に、−３０℃の温度で極大値を持ち、比誘電率は１５０
００にも達するが、誘電体記憶装置の実使用温度は０℃
から８０℃の温度範囲であり、その温度範囲で比誘電率
は極大値よりおよそ一桁小さい。これは、比誘電率が極
大を示す温度範囲では、温度の変化に対する比誘電率の
変化の割合が極めて大きいので、むしろ比誘電率の値は
極大値に比べて一桁以上小さいが、温度に対してほとん
ど変化のない極大値から外れた温度領域で使用すること
を狙ったためである。このように、従来は誘電体記憶装
置の実使用温度である０℃から８０℃の温度範囲から大
きく外れた温度で比誘電率の極大を示す材料が用いられ
てきたが、そのため比誘電率の値は小さくなるという欠
点があり、また従来提案されている比誘電率の大きい物
質を用いた誘電体記憶装置は、素子の微細化、高集積化
に対応できないという問題があった。
【０００３】
【発明が解決しようとする課題】従来技術において、現
在、最も広く用いられているＢa0.5Ｓr0.5ＴiＯ3複酸化
物誘電体は、酸化シリコン膜とは異なり、膜厚が１００
ｎｍ以下では比誘電率が著しく減少することが知られて
いる。また、バルクのＢa0.5Ｓr0.5ＴiＯ3の比誘電率の
温度依存性は−３０℃の温度で極大値を持ち、誘電体記
憶装置の実使用温度の０℃から８０℃の温度範囲では、
比誘電率は極大値よりも一桁小さいが、比誘電率が温度
に対してほとんど変化のない温度領域で使用することを
狙ったためであり、素子の微細化、高集積化に対応でき
ないという問題があった。また、膜厚減少による比誘電
率の低下の原因が不明であるため、根本的な解決策は提
案されていなかった。
在、最も広く用いられているＢa0.5Ｓr0.5ＴiＯ3複酸化
物誘電体は、酸化シリコン膜とは異なり、膜厚が１００
ｎｍ以下では比誘電率が著しく減少することが知られて
いる。また、バルクのＢa0.5Ｓr0.5ＴiＯ3の比誘電率の
温度依存性は−３０℃の温度で極大値を持ち、誘電体記
憶装置の実使用温度の０℃から８０℃の温度範囲では、
比誘電率は極大値よりも一桁小さいが、比誘電率が温度
に対してほとんど変化のない温度領域で使用することを
狙ったためであり、素子の微細化、高集積化に対応でき
ないという問題があった。また、膜厚減少による比誘電
率の低下の原因が不明であるため、根本的な解決策は提
案されていなかった。
【０００４】本発明の目的は、上記従来技術における問
題点ないしは課題を解決するものであって、誘電体記憶
装置の微細化、高集積化に対応可能な構造の誘電体記憶
装置を提供することにある。
題点ないしは課題を解決するものであって、誘電体記憶
装置の微細化、高集積化に対応可能な構造の誘電体記憶
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、膜厚減少によ
る誘電体薄膜の比誘電率低下を考慮して、誘電体材料と
して、記憶装置の動作温度領域である０℃から８０℃の
温度範囲で、比誘電率の極大値を持つような誘電体ある
いは誘電体同士の固溶体の薄膜を用いること、つまり、
上記温度範囲で、本来大きな比誘電率を持った物質の薄
膜を用いることにより、誘電体膜厚の低減に伴って比誘
電率が減少しても、従来の誘電体材料に比べて、十分に
大きな誘電率を確保することができ、誘電体記憶装置の
微細化に対応することができる。本発明は、本発明の目
的を達成するために、具体的には特許請求の範囲に記載
のような構成とするものである。すなわち、本発明は請
求項１に記載のように、少なくとも誘電体膜を用いて構
成される誘電体記憶装置において、上記誘電体膜とし
て、０℃から８０℃の温度範囲において強誘電相転移点
を持つ誘電体薄膜を備えた誘電体記憶装置とするもので
ある。また、本発明は請求項２に記載のように、少なく
とも誘電体膜を用いて構成される誘電体記憶装置におい
て、上記誘電体膜として複数のペロウスカイト型の複酸
化物からなる固溶体のうちで、０℃から８０℃の温度範
囲において強誘電相転移点を持つ固溶体からなる誘電体
薄膜を備えた誘電体記憶装置とするものである。また、
本発明は請求項３に記載のように、少なくとも誘電体膜
を用いて構成される誘電体記憶装置において、上記誘電
体膜として、０℃から８０℃の温度範囲において比誘電
率の極大を有する誘電体薄膜を備えた誘電体記憶装置と
するものである。また、本発明は請求項４に記載のよう
に、少なくとも誘電体膜を用いて構成される誘電体記憶
装置において、上記誘電体膜として複数のペロウスカイ
ト型の複酸化物からなる固溶体のうちで、０℃から８０
℃の温度範囲に比誘電率の極大を持つ固溶体からなる誘
電体薄膜を備えた誘電体記憶装置とするものである。ま
た、本発明は請求項５に記載のように、少なくとも誘電
体膜を用いて構成される誘電体記憶装置において、誘電
体膜として複数のペロウスカイト型の複酸化物からなる
固溶体の誘電体薄膜を用い、上記誘電体記憶装置の誘電
体膜部分の実使用時における温度が、上記固溶体からな
る誘電体薄膜の比誘電率が極大を示す温度に合わせて構
成した誘電体記憶装置とするものである。上記請求項１
ないし請求項５に記載のような誘電体薄膜を用いた誘電
体記憶装置とすることにより、誘電体記憶装置の使用温
度である０℃から８０℃の温度範囲で比誘電率が極大と
なるため、誘電体膜の薄膜化による誘電率低下が生じて
も、十分に電荷の蓄積を可能とし、素子の微細化、高集
積化に対応することができる。
る誘電体薄膜の比誘電率低下を考慮して、誘電体材料と
して、記憶装置の動作温度領域である０℃から８０℃の
温度範囲で、比誘電率の極大値を持つような誘電体ある
いは誘電体同士の固溶体の薄膜を用いること、つまり、
上記温度範囲で、本来大きな比誘電率を持った物質の薄
膜を用いることにより、誘電体膜厚の低減に伴って比誘
電率が減少しても、従来の誘電体材料に比べて、十分に
大きな誘電率を確保することができ、誘電体記憶装置の
微細化に対応することができる。本発明は、本発明の目
的を達成するために、具体的には特許請求の範囲に記載
のような構成とするものである。すなわち、本発明は請
求項１に記載のように、少なくとも誘電体膜を用いて構
成される誘電体記憶装置において、上記誘電体膜とし
て、０℃から８０℃の温度範囲において強誘電相転移点
を持つ誘電体薄膜を備えた誘電体記憶装置とするもので
ある。また、本発明は請求項２に記載のように、少なく
とも誘電体膜を用いて構成される誘電体記憶装置におい
て、上記誘電体膜として複数のペロウスカイト型の複酸
化物からなる固溶体のうちで、０℃から８０℃の温度範
囲において強誘電相転移点を持つ固溶体からなる誘電体
薄膜を備えた誘電体記憶装置とするものである。また、
本発明は請求項３に記載のように、少なくとも誘電体膜
を用いて構成される誘電体記憶装置において、上記誘電
体膜として、０℃から８０℃の温度範囲において比誘電
率の極大を有する誘電体薄膜を備えた誘電体記憶装置と
するものである。また、本発明は請求項４に記載のよう
に、少なくとも誘電体膜を用いて構成される誘電体記憶
装置において、上記誘電体膜として複数のペロウスカイ
ト型の複酸化物からなる固溶体のうちで、０℃から８０
℃の温度範囲に比誘電率の極大を持つ固溶体からなる誘
電体薄膜を備えた誘電体記憶装置とするものである。ま
た、本発明は請求項５に記載のように、少なくとも誘電
体膜を用いて構成される誘電体記憶装置において、誘電
体膜として複数のペロウスカイト型の複酸化物からなる
固溶体の誘電体薄膜を用い、上記誘電体記憶装置の誘電
体膜部分の実使用時における温度が、上記固溶体からな
る誘電体薄膜の比誘電率が極大を示す温度に合わせて構
成した誘電体記憶装置とするものである。上記請求項１
ないし請求項５に記載のような誘電体薄膜を用いた誘電
体記憶装置とすることにより、誘電体記憶装置の使用温
度である０℃から８０℃の温度範囲で比誘電率が極大と
なるため、誘電体膜の薄膜化による誘電率低下が生じて
も、十分に電荷の蓄積を可能とし、素子の微細化、高集
積化に対応することができる。
【０００６】
【発明の実施の形態】以下に本発明の実施の形態につい
て、図面を用いてさらに詳細に説明する。図１は、誘電
体記憶装置の一例であるキャパシタ型記憶装置の構成を
示す断面図である。ｐ型シリコン基板１上に、熱酸化お
よびエッチング工程を経て、区域的に酸化シリコン膜２
を形成する。その上に、多結晶シリコン層を堆積して、
ゲート電極３とする。このｐ型シリコン基板１上に形成
された酸化シリコン膜２の両側には、それぞれソース、
ドレインとして機能するｎ+拡散層（ソース）４、ｎ+拡
散層（ドレイン）５を形成する。以上は、セル選択用の
トランジスタとして作用する。ソースとなるｎ+拡散層
４と接触するように、多結晶シリコン膜６、そして、そ
の上に白金（Ｐt）、イリジウム（Ｉr）またはその酸化
物、あるいはルテニウム酸化物（ＲuＯ2）の薄膜からな
る下部電極７を設ける。その上に、誘電体膜８、下部電
極７と同様の材料の薄膜からなる上部電極９を設ける。
上部電極９上には、キャパシタへの電荷蓄積、およびキ
ャパシタからの電荷放出のための配線１０が形成され
る。セル選択用のトランジスタ部分によって選ばれた誘
電体膜と、それを挾む上下の電極からなるキャパシタ部
分へ、配線１０を通して電極間に電圧を印加し、電荷を
蓄積した状態、およびその蓄積された電荷を、配線１０
を通して放出した状態、この二つの状態の変化を用い
て、メモリセルとして機能させることができる。酸化物
誘電体の比誘電率は、先に、Ｂa0.5Ｓr0.5ＴiＯ3につい
て、図６で示した例と同じように、著しい温度依存性を
持つ。とりわけ、強誘電相転移を起こす物質では、その
相転移温度で極大値を示し、相転移温度付近以外では、
その極大値と比較すると一桁程度小さな値となる。しか
しながら、単一の誘電体では０℃から８０℃の温度範囲
に比誘電率の極大を持つものは極めて少ない。異なる酸
化物間の固溶体、特に全率固溶体では、その物性値の多
くが、それぞれの酸化物の物性値の固溶比率に応じた加
重平均となることが知られている。一例として、ＢaＴi
Ｏ3-ＢaＳnＯ3系固溶体に着目してみる。この組合せは
全率固溶体であり、比誘電率の温度依存性は、図２に示
した、ＢaＴiＯ3が８５％、ＢaＳnＯ3が１５％の組成
（ＢaＴi0.85Ｓn0.15Ｏ3、以下ＢＴＳ15と記す）では、
２０℃の温度で比誘電率は１４０００となり、極大を示
す。図１に示した構造を持つ誘電体記憶装置の、誘電体
膜８に、ＢＴＳ15を用いた場合、誘電体膜の比誘電率の
膜厚依存性を図３に示す。膜厚の減少により、比誘電率
は減少していくが、５０ｎｍでも約１０００を示す。こ
れは、従来用いられてきたＢa0.5Ｓr0.5ＴiＯ3の膜厚５
０ｎｍの際の比誘電率は約１５０であり、したがって、
誘電体としてＢＴＳ15を用いることで、これまでに用い
られてきたＢa0.5Ｓr0.5ＴiＯ3と比較すると、セル面積
がおよそ６分の１以下に縮小が可能となる。通常、誘電
体記憶装置は室温で用いられるが、装置の構成要素であ
る配線１０の電気抵抗に起因するジュール発熱により、
実際の素子温度は室温よりも高めになり、８０℃程度の
温度にまで達することもある。この場合、素子内部に発
熱体が組み込まれているようなものであり、電源電圧や
電流密度といった、素子の使用条件が決まれば、素子温
度はほぼ一定となり、周囲の温度変化が素子の温度に与
える影響は無視できる程度のものとなる。図２に示した
ように、ＢＴＳ15の比誘電率は室温付近で最も大きくな
るが、温度変化による比誘電率の変化もまた大きく、素
子の温度上昇は比誘電率の減少を招く。ここで、ＢaＴi
Ｏ3が９０％、ＢaＳnＯ3が１０％の組成の固溶体（Ｂa
Ｔi0.90Ｓn0.10Ｏ3、以下ＢＴＳ10と記す）について、
比誘電率を示すと図２のように、６０℃の温度で比誘電
率の極大を持ち、約１００００に達する。記憶装置に使
用時の実際の誘電体膜の温度は、装置の構造、寸法、使
用条件により一様に決定され、上述した使用環境には影
響されない。誘電体膜８にＢＴＳ10を用いた場合、膜厚
５０ｎｍの際の比誘電率の温度依存性を図４に示す。
室温での比誘電率は２００と小さいが、バルクでの比誘
電率の極大を示す温度である６０℃の温度では、薄膜の
比誘電率は約８００であり、誘電体記憶装置を微細化し
ていく上で、十分な電荷蓄積を可能ならしめる。上述し
たように、ＢaＴiＯ3-ＢaＳnＯ3系固溶体は、全率固溶
体であり、その比誘電率の極大を示す温度は、通常の素
子使用温度である、０℃から８０℃の温度範囲で連続的
に変えることができる。したがって、誘電体記憶装置の
構造、寸法、使用条件から決まる装置使用時の誘電体膜
の温度に合わせて、比誘電率の極大を持つような組成の
固溶体の薄膜を用いることで、従来の材料を用いた場合
に比べて、５倍以上大きな比誘電率を持った誘電体薄膜
が得られ、記憶装置の微細化、高集積化を進める上で、
優れた効果がある。これまでに述べた、図１に示した誘
電体記憶装置において、下部電極７、誘電体膜８、上部
電極９を形成する際に、同一の真空装置を用いて、薄膜
を積層していく過程で、試料を大気に曝すことなく成膜
することで、特性のばらつき、および再現性の点で優れ
た結果が得られる。逆に、上記の３層を形成する際に、
各層を形成する装置を替えて、いったん大気に曝してし
まうと、特性のばらつき、再現性の点で十分に良い結果
が得られなかった。この理由は、試料を空気中に出した
時に、下部電極表面あるいは誘電体膜表面に水分や炭水
化物を含む層が形成され、これが特性のばらつき、再現
性に影響を及ぼすものと推測される。以上のことから、
下部電極７、誘電体膜８、上部電極９の３層は、同一装
置を用いて連続的に形成する必要がある。上述した発明
の実施の形態では、誘電体膜としてＢaＴiＯ3−ＢaＳn
Ｏ3系固溶体を用いた例について述べたが、誘電体膜に
素子の使用温度範囲である０℃から８０℃の温度間に比
誘電率の極大を持つような物質、あるいは物質間の適正
な比率の固溶体を用いた誘電体記憶装置についても、同
様の効果があることを確認している。
て、図面を用いてさらに詳細に説明する。図１は、誘電
体記憶装置の一例であるキャパシタ型記憶装置の構成を
示す断面図である。ｐ型シリコン基板１上に、熱酸化お
よびエッチング工程を経て、区域的に酸化シリコン膜２
を形成する。その上に、多結晶シリコン層を堆積して、
ゲート電極３とする。このｐ型シリコン基板１上に形成
された酸化シリコン膜２の両側には、それぞれソース、
ドレインとして機能するｎ+拡散層（ソース）４、ｎ+拡
散層（ドレイン）５を形成する。以上は、セル選択用の
トランジスタとして作用する。ソースとなるｎ+拡散層
４と接触するように、多結晶シリコン膜６、そして、そ
の上に白金（Ｐt）、イリジウム（Ｉr）またはその酸化
物、あるいはルテニウム酸化物（ＲuＯ2）の薄膜からな
る下部電極７を設ける。その上に、誘電体膜８、下部電
極７と同様の材料の薄膜からなる上部電極９を設ける。
上部電極９上には、キャパシタへの電荷蓄積、およびキ
ャパシタからの電荷放出のための配線１０が形成され
る。セル選択用のトランジスタ部分によって選ばれた誘
電体膜と、それを挾む上下の電極からなるキャパシタ部
分へ、配線１０を通して電極間に電圧を印加し、電荷を
蓄積した状態、およびその蓄積された電荷を、配線１０
を通して放出した状態、この二つの状態の変化を用い
て、メモリセルとして機能させることができる。酸化物
誘電体の比誘電率は、先に、Ｂa0.5Ｓr0.5ＴiＯ3につい
て、図６で示した例と同じように、著しい温度依存性を
持つ。とりわけ、強誘電相転移を起こす物質では、その
相転移温度で極大値を示し、相転移温度付近以外では、
その極大値と比較すると一桁程度小さな値となる。しか
しながら、単一の誘電体では０℃から８０℃の温度範囲
に比誘電率の極大を持つものは極めて少ない。異なる酸
化物間の固溶体、特に全率固溶体では、その物性値の多
くが、それぞれの酸化物の物性値の固溶比率に応じた加
重平均となることが知られている。一例として、ＢaＴi
Ｏ3-ＢaＳnＯ3系固溶体に着目してみる。この組合せは
全率固溶体であり、比誘電率の温度依存性は、図２に示
した、ＢaＴiＯ3が８５％、ＢaＳnＯ3が１５％の組成
（ＢaＴi0.85Ｓn0.15Ｏ3、以下ＢＴＳ15と記す）では、
２０℃の温度で比誘電率は１４０００となり、極大を示
す。図１に示した構造を持つ誘電体記憶装置の、誘電体
膜８に、ＢＴＳ15を用いた場合、誘電体膜の比誘電率の
膜厚依存性を図３に示す。膜厚の減少により、比誘電率
は減少していくが、５０ｎｍでも約１０００を示す。こ
れは、従来用いられてきたＢa0.5Ｓr0.5ＴiＯ3の膜厚５
０ｎｍの際の比誘電率は約１５０であり、したがって、
誘電体としてＢＴＳ15を用いることで、これまでに用い
られてきたＢa0.5Ｓr0.5ＴiＯ3と比較すると、セル面積
がおよそ６分の１以下に縮小が可能となる。通常、誘電
体記憶装置は室温で用いられるが、装置の構成要素であ
る配線１０の電気抵抗に起因するジュール発熱により、
実際の素子温度は室温よりも高めになり、８０℃程度の
温度にまで達することもある。この場合、素子内部に発
熱体が組み込まれているようなものであり、電源電圧や
電流密度といった、素子の使用条件が決まれば、素子温
度はほぼ一定となり、周囲の温度変化が素子の温度に与
える影響は無視できる程度のものとなる。図２に示した
ように、ＢＴＳ15の比誘電率は室温付近で最も大きくな
るが、温度変化による比誘電率の変化もまた大きく、素
子の温度上昇は比誘電率の減少を招く。ここで、ＢaＴi
Ｏ3が９０％、ＢaＳnＯ3が１０％の組成の固溶体（Ｂa
Ｔi0.90Ｓn0.10Ｏ3、以下ＢＴＳ10と記す）について、
比誘電率を示すと図２のように、６０℃の温度で比誘電
率の極大を持ち、約１００００に達する。記憶装置に使
用時の実際の誘電体膜の温度は、装置の構造、寸法、使
用条件により一様に決定され、上述した使用環境には影
響されない。誘電体膜８にＢＴＳ10を用いた場合、膜厚
５０ｎｍの際の比誘電率の温度依存性を図４に示す。
室温での比誘電率は２００と小さいが、バルクでの比誘
電率の極大を示す温度である６０℃の温度では、薄膜の
比誘電率は約８００であり、誘電体記憶装置を微細化し
ていく上で、十分な電荷蓄積を可能ならしめる。上述し
たように、ＢaＴiＯ3-ＢaＳnＯ3系固溶体は、全率固溶
体であり、その比誘電率の極大を示す温度は、通常の素
子使用温度である、０℃から８０℃の温度範囲で連続的
に変えることができる。したがって、誘電体記憶装置の
構造、寸法、使用条件から決まる装置使用時の誘電体膜
の温度に合わせて、比誘電率の極大を持つような組成の
固溶体の薄膜を用いることで、従来の材料を用いた場合
に比べて、５倍以上大きな比誘電率を持った誘電体薄膜
が得られ、記憶装置の微細化、高集積化を進める上で、
優れた効果がある。これまでに述べた、図１に示した誘
電体記憶装置において、下部電極７、誘電体膜８、上部
電極９を形成する際に、同一の真空装置を用いて、薄膜
を積層していく過程で、試料を大気に曝すことなく成膜
することで、特性のばらつき、および再現性の点で優れ
た結果が得られる。逆に、上記の３層を形成する際に、
各層を形成する装置を替えて、いったん大気に曝してし
まうと、特性のばらつき、再現性の点で十分に良い結果
が得られなかった。この理由は、試料を空気中に出した
時に、下部電極表面あるいは誘電体膜表面に水分や炭水
化物を含む層が形成され、これが特性のばらつき、再現
性に影響を及ぼすものと推測される。以上のことから、
下部電極７、誘電体膜８、上部電極９の３層は、同一装
置を用いて連続的に形成する必要がある。上述した発明
の実施の形態では、誘電体膜としてＢaＴiＯ3−ＢaＳn
Ｏ3系固溶体を用いた例について述べたが、誘電体膜に
素子の使用温度範囲である０℃から８０℃の温度間に比
誘電率の極大を持つような物質、あるいは物質間の適正
な比率の固溶体を用いた誘電体記憶装置についても、同
様の効果があることを確認している。
【０００７】
【発明の効果】以上詳細に説明したように、本発明の誘
電体記憶装置によれば、記憶装置のサイズの縮小につれ
て誘電体膜の膜厚が減少しても、十分な比誘電率を持っ
た誘電体膜が得られ、いっそうセルサイズの縮小が可能
となり、小型で高性能の信頼性の高い誘電体記憶装置を
実現できる効果がある。
電体記憶装置によれば、記憶装置のサイズの縮小につれ
て誘電体膜の膜厚が減少しても、十分な比誘電率を持っ
た誘電体膜が得られ、いっそうセルサイズの縮小が可能
となり、小型で高性能の信頼性の高い誘電体記憶装置を
実現できる効果がある。
【図１】本発明の実施の形態で例示した誘電体記憶装置
の構成を示す模式図。
の構成を示す模式図。
【図２】本発明の実施の形態で例示した誘電体薄膜の比
誘電率の温度依存性を示すグラフ。
誘電率の温度依存性を示すグラフ。
【図３】本発明の実施の形態で例示した誘電体薄膜の比
誘電率と膜厚の関係を示すグラフ。
誘電率と膜厚の関係を示すグラフ。
【図４】本発明の実施の形態で例示した誘電体薄膜の比
誘電率の温度依存性を示すグラフ。
誘電率の温度依存性を示すグラフ。
【図５】従来の誘電体薄膜の比誘電率と膜厚の関係を示
すグラフ。
すグラフ。
【図６】従来の誘電体薄膜の比誘電率の温度依存性を示
すグラフ。
すグラフ。
１…ｐ型シリコン基板 ２…酸化シリコン膜 ３…ゲート電極 ４…ｎ+拡散層（ソース) ５…ｎ+拡散層（ドレイン） ６…多結晶シリコン膜 ７…下部電極 ８…誘電体膜 ９…上部電極 １０…配線 １１…酸化シリコン膜（層間絶縁膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (5)
- 【請求項１】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として、０℃から
８０℃の温度範囲において強誘電相転移点を持つ誘電体
薄膜を備えたことを特徴とする誘電体記憶装置。 - 【請求項２】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として複数のペロ
ウスカイト型の複酸化物からなる固溶体のうちで、０℃
から８０℃の温度範囲において強誘電相転移点を持つ固
溶体からなる誘電体薄膜を備えたことを特徴とする誘電
体記憶装置。 - 【請求項３】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として、０℃から
８０℃の温度範囲において比誘電率の極大を有する誘電
体薄膜を備えたことを特徴とする誘電体記憶装置。 - 【請求項４】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、上記誘電体膜として複数のペロ
ウスカイト型の複酸化物からなる固溶体のうちで、０℃
から８０℃の温度範囲に比誘電率の極大を持つ固溶体か
らなる誘電体薄膜を備えたことを特徴とする誘電体記憶
装置。 - 【請求項５】少なくとも誘電体膜を用いて構成される誘
電体記憶装置において、誘電体膜として複数のペロウス
カイト型の複酸化物からなる固溶体の誘電体薄膜を用
い、上記誘電体記憶装置の誘電体膜部分の実使用時にお
ける温度が、上記固溶体からなる誘電体薄膜の比誘電率
が極大を示す温度に合わせて構成したことを特徴とする
誘電体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264118A JPH09107079A (ja) | 1995-10-12 | 1995-10-12 | 誘電体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264118A JPH09107079A (ja) | 1995-10-12 | 1995-10-12 | 誘電体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107079A true JPH09107079A (ja) | 1997-04-22 |
Family
ID=17398745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7264118A Pending JPH09107079A (ja) | 1995-10-12 | 1995-10-12 | 誘電体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09107079A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300212B1 (en) | 1997-07-29 | 2001-10-09 | Nec Corporation | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide |
| US6323057B1 (en) | 1998-05-25 | 2001-11-27 | Nec Corporation | Method of producing a thin-film capacitor |
-
1995
- 1995-10-12 JP JP7264118A patent/JPH09107079A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300212B1 (en) | 1997-07-29 | 2001-10-09 | Nec Corporation | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide |
| US6323057B1 (en) | 1998-05-25 | 2001-11-27 | Nec Corporation | Method of producing a thin-film capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3460095B2 (ja) | 強誘電体メモリ | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP3542704B2 (ja) | 半導体メモリ素子 | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| US8053251B2 (en) | Temperature-compensated ferroelectric capacitor device, and its fabrication | |
| KR100706847B1 (ko) | 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법 | |
| JPH1126706A (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| JP2004519864A (ja) | シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| KR101559995B1 (ko) | 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법 | |
| JP2004319651A (ja) | メモリの素子及びその製造方法 | |
| JPH08274270A (ja) | 電子部品 | |
| JPH07245236A (ja) | 誘電体キャパシタおよびその製造方法 | |
| KR20000022733A (ko) | 반도체 기억장치 및 그 제조방법 | |
| Hwang et al. | Interface potential barrier height and leakage current behavior of Pt/(Ba, Sr) TiO3/Pt capacitors fabricated by sputtering process | |
| JPH09107079A (ja) | 誘電体記憶装置 | |
| JP3123448B2 (ja) | 薄膜キャパシタ | |
| JPH10214947A (ja) | 薄膜誘電体素子 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| US6700145B1 (en) | Capacitor with high charge storage capacity | |
| US7307304B2 (en) | Ferroelectric materials and ferroelectric memory device made therefrom | |
| JPH06112082A (ja) | 薄膜容量素子 | |
| JPH10256495A (ja) | 不揮発性半導体記憶装置 | |
| JP3872917B2 (ja) | 半導体装置の製造方法 |