JPH0889000A - 発電機の電圧調整回路 - Google Patents
発電機の電圧調整回路Info
- Publication number
- JPH0889000A JPH0889000A JP6244587A JP24458794A JPH0889000A JP H0889000 A JPH0889000 A JP H0889000A JP 6244587 A JP6244587 A JP 6244587A JP 24458794 A JP24458794 A JP 24458794A JP H0889000 A JPH0889000 A JP H0889000A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- circuit
- generator
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Charge By Means Of Generators (AREA)
- Control Of Eletrric Generators (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 車両用特に二輪車用発電機により給電される
バッテリ及び交流負荷の精度の良い電圧制御と電源効率
の向上に適した電圧調整装置を提供する。 【構成】 発電コイル１に対し、バッテリＢＡＴＴとサ
イリスタＳ2を直列に接続し、制御回路ＣＯＴ２を介して
バッテリ電圧に応じてサイリスタＳ2を制御してバツテ
リ電圧を所定値に維持すると共に寄生ダイオ−ドＤ0内
蔵の電界効果トランジスタ（ＭＯＳＦＥＴ）と交流負荷
Ｌを直列接続し、ＭＯＳＦＥＴにはコンデンサＣ2を通し
常時ゲ−トバイアス状態に保持しＭＯＳＦＥＴの印加電
圧が順バイアスの時には電圧検出回路２の出力によりゲ
−トバイアスを開放して、交流負荷Ｌの電圧を制御し、逆
バイアス時はゲ−トバイアス状態で寄生ダイオ−ドＤ0
を通して交流負荷Ｌに給電する。
バッテリ及び交流負荷の精度の良い電圧制御と電源効率
の向上に適した電圧調整装置を提供する。 【構成】 発電コイル１に対し、バッテリＢＡＴＴとサ
イリスタＳ2を直列に接続し、制御回路ＣＯＴ２を介して
バッテリ電圧に応じてサイリスタＳ2を制御してバツテ
リ電圧を所定値に維持すると共に寄生ダイオ−ドＤ0内
蔵の電界効果トランジスタ（ＭＯＳＦＥＴ）と交流負荷
Ｌを直列接続し、ＭＯＳＦＥＴにはコンデンサＣ2を通し
常時ゲ−トバイアス状態に保持しＭＯＳＦＥＴの印加電
圧が順バイアスの時には電圧検出回路２の出力によりゲ
−トバイアスを開放して、交流負荷Ｌの電圧を制御し、逆
バイアス時はゲ−トバイアス状態で寄生ダイオ−ドＤ0
を通して交流負荷Ｌに給電する。
Description
【０００１】
【発明の属する分野の説明】本発明は発電機の電圧調整
回路に関するものであり、特に小型二輪車等に搭載 （２） される交流発電機より給電されるバッテリ、ランプ等の
交流負荷電圧を同時に調整する電圧調整回路に関するも
のである。
回路に関するものであり、特に小型二輪車等に搭載 （２） される交流発電機より給電されるバッテリ、ランプ等の
交流負荷電圧を同時に調整する電圧調整回路に関するも
のである。
【０００２】
【従来例】図３はこの種の従来回路図で図中１は磁石式
交流発電機等の発電コイル、(ａ)（ｂ）及び（ｃ）はそ
の出力端子及び中間タップ、Ｌはランプ等の交流負荷
で、前記発電コイル１の中間タップ（ｃ）と他端（ｂ）
間にスイッチＳＷを介して接続されている。ＢＡＴＴは
前記発電コイル１の両端子間（ａ）、（ｂ）の出力によ
り充電されるバッテリ、Ｓ1は電機子コイル１の両端子
間（ａ）（ｂ）又は中間タップ間（ｃ）（ｂ）に並列接
続されたサイリスタ（ＳＣＲ）で前記交流負荷Ｌの電圧
又は発電コイル１の電圧が設定値を超えた時に前記交流
発電機１の交流電圧の充電に供しない半サイクルで点弧
する極性に接続されている。ＣＯＴ１は前記交流負荷Ｌ
又は発電コイル１の正及び負の両方の電圧を直接検出
し、設定値以上の時に前記サイリスタＳ1に点弧信号を
与える制御回路、Ｓ2は前記バッテリＢＡＴＴが設定電
圧以下の時に点弧し、前記バッテリＢＡＴＴに充電電流
が流れる様に接続された第２のサイリスタ、ＣＯＴ２は
前記バッテリＢＡＴＴの電圧を検出し設定値以下の時に
前記サイリスタＳ2に点弧信号を与える第２の制御回路
である。
交流発電機等の発電コイル、(ａ)（ｂ）及び（ｃ）はそ
の出力端子及び中間タップ、Ｌはランプ等の交流負荷
で、前記発電コイル１の中間タップ（ｃ）と他端（ｂ）
間にスイッチＳＷを介して接続されている。ＢＡＴＴは
前記発電コイル１の両端子間（ａ）、（ｂ）の出力によ
り充電されるバッテリ、Ｓ1は電機子コイル１の両端子
間（ａ）（ｂ）又は中間タップ間（ｃ）（ｂ）に並列接
続されたサイリスタ（ＳＣＲ）で前記交流負荷Ｌの電圧
又は発電コイル１の電圧が設定値を超えた時に前記交流
発電機１の交流電圧の充電に供しない半サイクルで点弧
する極性に接続されている。ＣＯＴ１は前記交流負荷Ｌ
又は発電コイル１の正及び負の両方の電圧を直接検出
し、設定値以上の時に前記サイリスタＳ1に点弧信号を
与える制御回路、Ｓ2は前記バッテリＢＡＴＴが設定電
圧以下の時に点弧し、前記バッテリＢＡＴＴに充電電流
が流れる様に接続された第２のサイリスタ、ＣＯＴ２は
前記バッテリＢＡＴＴの電圧を検出し設定値以下の時に
前記サイリスタＳ2に点弧信号を与える第２の制御回路
である。
【０００３】この回路の動作は、先ずバッテリＢＡＴＴ
電圧が高くなると制御回路ＣＯＴ２によりサイリスタＳ
2のゲ−ト電流を遮断することによりバッテリ電圧は所
定値に制御される。又スイッチＳＷが閉じられた交流負
荷Ｌが作動した場合、該負荷Ｌの電圧は制御回路ＣＯＴ
１により半波又は全波検出される。該負荷Ｌに印加する
電圧が高くなると制御回路ＣＯＴ１はサイリスタＳ1に
ゲ−ト電流を流し、タ−ンオンさせ発電コイル１を短絡
せしめて負荷Ｌの電圧制御動作を行う。
電圧が高くなると制御回路ＣＯＴ２によりサイリスタＳ
2のゲ−ト電流を遮断することによりバッテリ電圧は所
定値に制御される。又スイッチＳＷが閉じられた交流負
荷Ｌが作動した場合、該負荷Ｌの電圧は制御回路ＣＯＴ
１により半波又は全波検出される。該負荷Ｌに印加する
電圧が高くなると制御回路ＣＯＴ１はサイリスタＳ1に
ゲ−ト電流を流し、タ−ンオンさせ発電コイル１を短絡
せしめて負荷Ｌの電圧制御動作を行う。
【０００４】係る従来回路によればサイリスタＳ1及び
Ｓ2は発電出力の互いに半サイクル時に夫々順方向の極
性に接続されているためバッテリ−の充電時にはサイリ
スタＳ （３） 1は動作をせず従ってバッテリＢＡＴＴの電圧制御に何
らの影響を与えず、他方、交流負荷電圧制御時には該サ
イリスタＳ2は不動作状態にあり、交流負荷制御に影響
を与えることなく負荷の電圧効率を向上できる等安定し
た電圧制御が可能である。
Ｓ2は発電出力の互いに半サイクル時に夫々順方向の極
性に接続されているためバッテリ−の充電時にはサイリ
スタＳ （３） 1は動作をせず従ってバッテリＢＡＴＴの電圧制御に何
らの影響を与えず、他方、交流負荷電圧制御時には該サ
イリスタＳ2は不動作状態にあり、交流負荷制御に影響
を与えることなく負荷の電圧効率を向上できる等安定し
た電圧制御が可能である。
【０００５】
【従来技術の問題点】上記回路では各種の利点がある
が、その一方交流負荷の制御は発電機の余剰電力をサイ
リスタＳ1により短絡制御するために交流負荷が小容量
の場合或いは負荷変動が大なる場合に発電コイル１とサ
イリスタＳ1に大きな短絡電流が流れ、これを熱として
消費するため電源効率が悪くなる難点がある。
が、その一方交流負荷の制御は発電機の余剰電力をサイ
リスタＳ1により短絡制御するために交流負荷が小容量
の場合或いは負荷変動が大なる場合に発電コイル１とサ
イリスタＳ1に大きな短絡電流が流れ、これを熱として
消費するため電源効率が悪くなる難点がある。
【０００６】
【発明の目的】本発明は従来回路の利点を損なうことな
く電源効率を向上せしめて発電機の小型化に好適な電圧
調整装置を提供するものである。
く電源効率を向上せしめて発電機の小型化に好適な電圧
調整装置を提供するものである。
【０００７】
【課題を解決するための本発明の手段】本発明はバッテ
リの充電回路に直列に接続されたスイッチング素子と、
前記発電コイルの両端子間もしくは中間タップ間に接続
された寄生ダイオ−ド内蔵の電界効果トランジスタと交
流負荷の直列回路と、前記バッテリ電圧を検出して前記
スイッチング素子を制御する第１の制御回路と、前記発
電コイルの両端子間電圧もしくくは交流負荷電圧を検出
して前記電界効果トランジスタを制御する第２の制御回
路を備え、且つ前記第２の制御回路は前記発電コイルの
正及び負の半波出力の期間、前記電界効果トランジスタ
のゲ−トバイアス電圧を保持する保持回路と、前記発電
コイルの端子間電圧もしくは交流負荷電圧が所定電圧を
越した時、前記保持回路を開放し、前記発電コイルの正
（又は負）半波出力を制御すると共に、前記発電コイル
の負（又は正）半波出力時電界効果トランジスタをゲ−
トバイアス状態として寄生ダイオ−ドを通して交流負荷
に給電せしめる開放制御回路を備えたことを特徴とす
る。 （４）
リの充電回路に直列に接続されたスイッチング素子と、
前記発電コイルの両端子間もしくは中間タップ間に接続
された寄生ダイオ−ド内蔵の電界効果トランジスタと交
流負荷の直列回路と、前記バッテリ電圧を検出して前記
スイッチング素子を制御する第１の制御回路と、前記発
電コイルの両端子間電圧もしくくは交流負荷電圧を検出
して前記電界効果トランジスタを制御する第２の制御回
路を備え、且つ前記第２の制御回路は前記発電コイルの
正及び負の半波出力の期間、前記電界効果トランジスタ
のゲ−トバイアス電圧を保持する保持回路と、前記発電
コイルの端子間電圧もしくは交流負荷電圧が所定電圧を
越した時、前記保持回路を開放し、前記発電コイルの正
（又は負）半波出力を制御すると共に、前記発電コイル
の負（又は正）半波出力時電界効果トランジスタをゲ−
トバイアス状態として寄生ダイオ−ドを通して交流負荷
に給電せしめる開放制御回路を備えたことを特徴とす
る。 （４）
【０００８】
【実施例】図１、図２は本発明の実施例を示す基本回路
図で従来例と同一符号は同等部分を示す。図１は発電コ
イル１に中間端子（ｃ）を設け一方を充電コイルＬ1、
他方をランプコイルＬ2とした例を示し、図２では特に
中間端子を設けない発電コイル１の例を示し、他は図
１、図２共通である。図１、図２においてＭＯＳＦＥＴ
は寄生ダイオ−ドＤ0内蔵の電界効果トランジスタ（以
下ＭＯＳＦＥＴ）を示し、ランプ負荷Ｌと直列回路を形
成して、ランプコイルＬ2間（図１）或は発電コイル
（図２）に接続されている。ＣＯＴ１はＭＯＳＦＥＴの
制御回路、ＲＥＧは電圧調整装置を示し、図中イ〜ニは
各接続端子を示す。
図で従来例と同一符号は同等部分を示す。図１は発電コ
イル１に中間端子（ｃ）を設け一方を充電コイルＬ1、
他方をランプコイルＬ2とした例を示し、図２では特に
中間端子を設けない発電コイル１の例を示し、他は図
１、図２共通である。図１、図２においてＭＯＳＦＥＴ
は寄生ダイオ−ドＤ0内蔵の電界効果トランジスタ（以
下ＭＯＳＦＥＴ）を示し、ランプ負荷Ｌと直列回路を形
成して、ランプコイルＬ2間（図１）或は発電コイル
（図２）に接続されている。ＣＯＴ１はＭＯＳＦＥＴの
制御回路、ＲＥＧは電圧調整装置を示し、図中イ〜ニは
各接続端子を示す。
【０００９】この回路の基本動作は発電コイル１の上側
（充電コイルＬ1側）が＋の時、サイリスタＳ2はＯＮ状
態になりバッテリＢＡＴＴを充電する。そしてバッテリ
ＢＡＴＴの充電々圧が規定値以上になると制御回路ＣＯ
Ｔ２を通しサイリスタＳ２はＯＦＦし充電を停止する。
以上この動作を繰り返す。（従来回路と同様）一方上記
の状態ではＭＯＳＦＥＴはソ−ス・ドレイン間は逆バイ
アス状態であるが、本発明ではこの間後述する制御回路
ＣＯＴ１の動作によりゲ−ト・ソ−ス間をゲ−トバイア
ス状態（ＭＯＳＦＥＴのインピ−ダンスを低下させて）
として寄生ダイオ−ドＤ0を介してランプＬに給電す
る。この状態を繰返す。
（充電コイルＬ1側）が＋の時、サイリスタＳ2はＯＮ状
態になりバッテリＢＡＴＴを充電する。そしてバッテリ
ＢＡＴＴの充電々圧が規定値以上になると制御回路ＣＯ
Ｔ２を通しサイリスタＳ２はＯＦＦし充電を停止する。
以上この動作を繰り返す。（従来回路と同様）一方上記
の状態ではＭＯＳＦＥＴはソ−ス・ドレイン間は逆バイ
アス状態であるが、本発明ではこの間後述する制御回路
ＣＯＴ１の動作によりゲ−ト・ソ−ス間をゲ−トバイア
ス状態（ＭＯＳＦＥＴのインピ−ダンスを低下させて）
として寄生ダイオ−ドＤ0を介してランプＬに給電す
る。この状態を繰返す。
【００１０】次に発電コイル１の下側が＋時（図示と反
対極性）、サイリスタＳ2はＯＦＦ状態になりバッテリ
ＢＡＴＴは充電がなされない。一方ＭＯＳＦＥＴはラン
プＬの電圧が規定以下であればＭＯＳＦＥＴはドレイン
・ソ−ス間が順バイアスとなりＯＮし、ランプＬに給電
する。そしてランプＬの電圧又は発電コイル１の電圧が
規定値以上になると制御回路ＣＯＴ１の動作によりＭＯ
ＳＦＥＴのゲ−トバイアス状態が開放されＭＯＳＦＥＴ
はＯＦＦする。ＭＯＳＦＥＴはこの状態（ＯＮ−ＯＦ
Ｆ）を検出電圧に応じて繰返すため、この期間（負の半
サイクル時）パルス状の制御を行いランプ電圧を規定値
に制限する。 （５）
対極性）、サイリスタＳ2はＯＦＦ状態になりバッテリ
ＢＡＴＴは充電がなされない。一方ＭＯＳＦＥＴはラン
プＬの電圧が規定以下であればＭＯＳＦＥＴはドレイン
・ソ−ス間が順バイアスとなりＯＮし、ランプＬに給電
する。そしてランプＬの電圧又は発電コイル１の電圧が
規定値以上になると制御回路ＣＯＴ１の動作によりＭＯ
ＳＦＥＴのゲ−トバイアス状態が開放されＭＯＳＦＥＴ
はＯＦＦする。ＭＯＳＦＥＴはこの状態（ＯＮ−ＯＦ
Ｆ）を検出電圧に応じて繰返すため、この期間（負の半
サイクル時）パルス状の制御を行いランプ電圧を規定値
に制限する。 （５）
【００１１】図４、図５、図６は本発明の実施例に適用
される電圧調整装置ＲＥＧの結線図で各入出力端子
（イ）〜（ニ）は図１、図２の端子に対応する。先ず図
４において、サイリスタＳ２の制御回路ＣＯＴ２はバッ
テリ電圧検出用基準ツェナ−ダイオ−ドＺＤ１、制限抵
抗Ｒ1、逆流阻止用ダイオ−ドＤ1、ゲ−ト保護用ダイオ
−ドＤ2等により形成され、バッテリ電圧に応じてサイ
リスタＳ2のゲ−トをＯＮ−ＯＦＦ制御する周知の動作
を行う。次に制御回路ＣＯＴ１において（１）は交流負
荷電圧又は発電コイルの電圧検出回路で、電圧検出用ブ
リッジＲＥＣ、同平均値電圧検出用コンデンサＣ1、検
出基準用ツェナ−ダイオ−ドＤＺ2、検出信号発生用制
御スイッチ素子Ｔｒ1、抵抗Ｒ2、Ｒ3等により形成さ
れ、検出電圧が規定値を 越えるとコンデンサＣ1−スイ
ッチ素子Ｔｒ1−ツェナ−ダイオ−ドＤＺ2の経路に電流
が流れ、スイッチ素子Ｔｒ1のＯＮにより電圧検出信号
を発生する。（なお、発生コイル１の電圧検出を行う場
合図中端子ホを端子イ側に接続する。）
される電圧調整装置ＲＥＧの結線図で各入出力端子
（イ）〜（ニ）は図１、図２の端子に対応する。先ず図
４において、サイリスタＳ２の制御回路ＣＯＴ２はバッ
テリ電圧検出用基準ツェナ−ダイオ−ドＺＤ１、制限抵
抗Ｒ1、逆流阻止用ダイオ−ドＤ1、ゲ−ト保護用ダイオ
−ドＤ2等により形成され、バッテリ電圧に応じてサイ
リスタＳ2のゲ−トをＯＮ−ＯＦＦ制御する周知の動作
を行う。次に制御回路ＣＯＴ１において（１）は交流負
荷電圧又は発電コイルの電圧検出回路で、電圧検出用ブ
リッジＲＥＣ、同平均値電圧検出用コンデンサＣ1、検
出基準用ツェナ−ダイオ−ドＤＺ2、検出信号発生用制
御スイッチ素子Ｔｒ1、抵抗Ｒ2、Ｒ3等により形成さ
れ、検出電圧が規定値を 越えるとコンデンサＣ1−スイ
ッチ素子Ｔｒ1−ツェナ−ダイオ−ドＤＺ2の経路に電流
が流れ、スイッチ素子Ｔｒ1のＯＮにより電圧検出信号
を発生する。（なお、発生コイル１の電圧検出を行う場
合図中端子ホを端子イ側に接続する。）
【００１２】次に（２）はＭＯＳＦＥＴのゲ−トバイア
ス開放制御回路で、Ｃ2はゲ−トバイア ス電圧保持用コ
ンデンサで、ＭＯＳＦＥＴのゲ−トＧ・ソ−スＳ間に接
続され、ドレイン（Ｄ）側が（＋）極性の時ダイオ−ド
Ｄ3、抵抗Ｒ4より成る充電回路を介して充電される。な
お、この充電回路のダイオ−ドＤ3及び抵抗Ｒ4を省略し
て、電圧検出回路（１）側の抵抗Ｒ2及びブリッジダイオ
−ドＲＥＣに置き換えてもよい。ＤＺ３はコンデンサＣ2
の充電々圧を規定値に制限するツェナ−ダイオ−ド、Ｔ
ｒ2はＭＯＳＦＥＴのゲ−ト（Ｇ）、ソ−ス（Ｓ）間（コ
ンデンサＣ2の両端間）に接続されたゲ−トバイアス開
放用の制御スイッチ素子である。この回路の動作は、発電
コイルの出力によりコンデンサＣ2は一旦図示の極性に
充電されると、この充電々荷は発電コイルの出力が正の
半サイクル及び負の半サイクルの期間保持され、ＭＯＳ
ＦＥＴのゲ−ト・ソ−ス間にゲ−トバイアス電圧印加状
態を保持する。そして、発電コイルの極性が上側か（＋）
の時（図示極性）は、ＭＯＳＦＥＴのソ−ス・ドレイン
間は逆バイアス状態にも係わらずゲ−ト・バイアス状態
で寄生ダイオ−ドＤ0を通して交流負荷側（ハ端子）に
給電する。又、発電コイ （６） ルの下側か（＋）の時、電圧検出回路（１）の制御スイ
ッチ素子Ｔｒ1がＯＮになると制御スイッチ素子Ｔｒ2が
ＯＮ（導通状態）し、コンデンサＣ2の電荷をＴｒ2を通
し放電し、ＭＯＳＦＥＴのゲ−ト・ソ−ス間電圧を短絡
して、ＭＯＳＦＥＴをＯＦＦ（遮断）する。
ス開放制御回路で、Ｃ2はゲ−トバイア ス電圧保持用コ
ンデンサで、ＭＯＳＦＥＴのゲ−トＧ・ソ−スＳ間に接
続され、ドレイン（Ｄ）側が（＋）極性の時ダイオ−ド
Ｄ3、抵抗Ｒ4より成る充電回路を介して充電される。な
お、この充電回路のダイオ−ドＤ3及び抵抗Ｒ4を省略し
て、電圧検出回路（１）側の抵抗Ｒ2及びブリッジダイオ
−ドＲＥＣに置き換えてもよい。ＤＺ３はコンデンサＣ2
の充電々圧を規定値に制限するツェナ−ダイオ−ド、Ｔ
ｒ2はＭＯＳＦＥＴのゲ−ト（Ｇ）、ソ−ス（Ｓ）間（コ
ンデンサＣ2の両端間）に接続されたゲ−トバイアス開
放用の制御スイッチ素子である。この回路の動作は、発電
コイルの出力によりコンデンサＣ2は一旦図示の極性に
充電されると、この充電々荷は発電コイルの出力が正の
半サイクル及び負の半サイクルの期間保持され、ＭＯＳ
ＦＥＴのゲ−ト・ソ−ス間にゲ−トバイアス電圧印加状
態を保持する。そして、発電コイルの極性が上側か（＋）
の時（図示極性）は、ＭＯＳＦＥＴのソ−ス・ドレイン
間は逆バイアス状態にも係わらずゲ−ト・バイアス状態
で寄生ダイオ−ドＤ0を通して交流負荷側（ハ端子）に
給電する。又、発電コイ （６） ルの下側か（＋）の時、電圧検出回路（１）の制御スイ
ッチ素子Ｔｒ1がＯＮになると制御スイッチ素子Ｔｒ2が
ＯＮ（導通状態）し、コンデンサＣ2の電荷をＴｒ2を通
し放電し、ＭＯＳＦＥＴのゲ−ト・ソ−ス間電圧を短絡
して、ＭＯＳＦＥＴをＯＦＦ（遮断）する。
【００１３】以下図４の回路動作について、詳述する。な
お、バッテリＢＡＴＴの制御動作は従来例と同様であり
省略する。先ず図示の極性（発電コイル上側が（＋）の
時）・コイル１より発電される交流電圧の正サイクルは
ＭＯＳＦＥＴの寄生ダイオ−ドＤ0流れ、ランプＬに印加
される。コイル１の発電電圧の負サイクルの時、ランプＬ
→ダイオ−ドＤ3→抵抗Ｒ4→ツェナＤＺ3、コンデンサＣ
2を介して電流が流れ、コンデンサＣ2を充電し、ツェナダ
イオ−ドＤＺ3の電源電圧が立上がる。同時にＭＯＳＦＥ
Ｔゲ−ト・ソ−ス間にツェナダイオ−ドの電圧が印加さ
れＭＯＳＦＥＴはＯＮする。よってランプＬにコイル１
の発電電圧の負サイクルが印加される。次にランプＬの
両端に印加される電圧がコイル１の回転数上昇により上
がってくると抵抗Ｒ2→ブリッジＲＥＣ→抵抗Ｒ5、コン
デンサＣ1→抵抗Ｒ6→ブリッジＲＥＣ→抵抗Ｒ7を介し
て電流が流れ、ランプＬ電圧を検出する。コンデンサＣ1
はランプＬの印加電圧を平均値的に検出するため挿入し
てある。したがってランプＬのフリッカ−等が発生しに
くい。又、抵抗Ｒ5の両端に発生する電圧がトランジスタ
Ｔｒ1のベ−ス→ツェナダイオ−ドと電流が流れトラン
ジスタＴｒ1がＯＮする。それによりトランジスタＴｒ1
のコレクタ→抵抗Ｒ8→抵抗Ｒ9、トランジスタＴｒ2のベ
−スと電流が流れトランジスタＴｒ2がＯＮする。トラン
ジスタＴｒ2がＯＮすることによりＭＯＳＦＥＴのゲ−
トがショ−トされＭＯＳＦＥＴがＯＦＦする。抵抗Ｒ5の
両端に発生する電圧がトランジスタＴｒ1のＶBE＋ツェ
ナダイオ−ドＤＺ2の電圧以下になるとトランジスタＴ
ｒ1、Ｔｒ2がＯＦＦしＭＯＳＦＥＴがＯＮする。以上を繰
り返すことにより、ランプＬ電圧が一定となるように制
御する。またコイル１の電圧の正サイクルの時、コンデン
サＣ2によりツェナダイオ−ドＤＺ3電圧がＭＯＳＦＥＴ
のゲ−トに印加されているのでＭＯＳＦＥＴは逆向きに
ＯＮしており、電圧降下（損失）を小さくできる。 （７）
お、バッテリＢＡＴＴの制御動作は従来例と同様であり
省略する。先ず図示の極性（発電コイル上側が（＋）の
時）・コイル１より発電される交流電圧の正サイクルは
ＭＯＳＦＥＴの寄生ダイオ−ドＤ0流れ、ランプＬに印加
される。コイル１の発電電圧の負サイクルの時、ランプＬ
→ダイオ−ドＤ3→抵抗Ｒ4→ツェナＤＺ3、コンデンサＣ
2を介して電流が流れ、コンデンサＣ2を充電し、ツェナダ
イオ−ドＤＺ3の電源電圧が立上がる。同時にＭＯＳＦＥ
Ｔゲ−ト・ソ−ス間にツェナダイオ−ドの電圧が印加さ
れＭＯＳＦＥＴはＯＮする。よってランプＬにコイル１
の発電電圧の負サイクルが印加される。次にランプＬの
両端に印加される電圧がコイル１の回転数上昇により上
がってくると抵抗Ｒ2→ブリッジＲＥＣ→抵抗Ｒ5、コン
デンサＣ1→抵抗Ｒ6→ブリッジＲＥＣ→抵抗Ｒ7を介し
て電流が流れ、ランプＬ電圧を検出する。コンデンサＣ1
はランプＬの印加電圧を平均値的に検出するため挿入し
てある。したがってランプＬのフリッカ−等が発生しに
くい。又、抵抗Ｒ5の両端に発生する電圧がトランジスタ
Ｔｒ1のベ−ス→ツェナダイオ−ドと電流が流れトラン
ジスタＴｒ1がＯＮする。それによりトランジスタＴｒ1
のコレクタ→抵抗Ｒ8→抵抗Ｒ9、トランジスタＴｒ2のベ
−スと電流が流れトランジスタＴｒ2がＯＮする。トラン
ジスタＴｒ2がＯＮすることによりＭＯＳＦＥＴのゲ−
トがショ−トされＭＯＳＦＥＴがＯＦＦする。抵抗Ｒ5の
両端に発生する電圧がトランジスタＴｒ1のＶBE＋ツェ
ナダイオ−ドＤＺ2の電圧以下になるとトランジスタＴ
ｒ1、Ｔｒ2がＯＦＦしＭＯＳＦＥＴがＯＮする。以上を繰
り返すことにより、ランプＬ電圧が一定となるように制
御する。またコイル１の電圧の正サイクルの時、コンデン
サＣ2によりツェナダイオ−ドＤＺ3電圧がＭＯＳＦＥＴ
のゲ−トに印加されているのでＭＯＳＦＥＴは逆向きに
ＯＮしており、電圧降下（損失）を小さくできる。 （７）
【００１４】次に図５は図４の回路を一部簡略した実施
例を示すもので制御スイッチ素子Ｔｒ2を省略し、制御ス
イッチ素子Ｔｒ1にこの機能を兼用せしめるようにした
ものでこれにより同様な効果を得る。
例を示すもので制御スイッチ素子Ｔｒ2を省略し、制御ス
イッチ素子Ｔｒ1にこの機能を兼用せしめるようにした
ものでこれにより同様な効果を得る。
【００１５】図６は本発明の他の実施例を示し、上記の
実施例と相違する所はＭＯＳＦＥＴとしてＰチャンネル
型ＭＯＳＦＥＴを使用した例を示したものでこれによっ
ても上記と同様な動作、効果を奏するものである。
実施例と相違する所はＭＯＳＦＥＴとしてＰチャンネル
型ＭＯＳＦＥＴを使用した例を示したものでこれによっ
ても上記と同様な動作、効果を奏するものである。
【００１６】
【発明の効果】以上の説明から明らかなように本発明に
よれば発電コイルの出力に対し、バッテリ電圧制御及び
交流負荷電圧制御を夫々独立して制御しているので相互
に安定した制御が可能であり両負荷に対し余剰電力を短
絡消費することなく電源カット（開放）方式で制御する
ため電源効率が向上する。特に交流負荷に対しバッテリ
に電力を給電しない半サイクル出力の期間ＰＷＭ（パル
ス巾制御）か可能なために小型交流負荷或は負荷変動に
対し効率の良い電圧制御が可能となり発電機自体の小型
化に貢献できる等実用上の効果は大きい。
よれば発電コイルの出力に対し、バッテリ電圧制御及び
交流負荷電圧制御を夫々独立して制御しているので相互
に安定した制御が可能であり両負荷に対し余剰電力を短
絡消費することなく電源カット（開放）方式で制御する
ため電源効率が向上する。特に交流負荷に対しバッテリ
に電力を給電しない半サイクル出力の期間ＰＷＭ（パル
ス巾制御）か可能なために小型交流負荷或は負荷変動に
対し効率の良い電圧制御が可能となり発電機自体の小型
化に貢献できる等実用上の効果は大きい。
【図１】本発明実施例の基本回路図
【図２】本発明実施例の基本回路図
【図３】従来回路図
【図４】本発明の一実施例回路図（結線図）
【図５】本発明の一実施例回路図（結線図） （８）
【図６】本発明の一実施例回路（結線図）
１ 発電機の発電コイル Ｓ1 ＭＯＳＦＥＴ Ｓ2 サイリスタ ＣＯＴ１ 制御回路 ＣＯＴ２ 制御回路 ＢＡＴＴ バッテリ Ｌ 交流負荷（ランプ） （１） 電圧検出回路 （２） 開放制御回路 Ｃ1、Ｃ2 コンデンサ ＤＺ1、ＤＺ2、ＤＺ3 ツェナ−ダイオ−ド Ｔｒ1、Ｔｒ2 制御スイッチ素子（トランジスタ） Ｄ0 寄生ダイオ−ド Ｄ3、Ｒ4 充電回路用ダイオ−ド、抵抗
Claims (2)
- 【請求項１】 発電機の発電コイルの出力により充電さ
れるバッテリと、前記バッテリの充電回路に直列に接続
されたスイッチング素子と、前記発電コイルの両端子間
もしくは中間タップ間に接続された寄生ダイオ−ド内蔵
の電界効果トランジスタと交流負荷の直列回路と、前記
バッテリ電圧を検出して前記スイッチング素子を制御す
る第１の制御回路と、前記発電コイルの両端子間電圧も
しくは交流負荷電圧を検出して前記電界効果トランジス
タを制御する第２の制御回路を備え、且つ前記第２の制
御回路は、前記発電コイルの正及び負の半波出力の期間
前記電界効果トランジスタのゲ−トバイアス電圧を保持
する保持回路と、前記発電コイルの端子間電圧もしくは
交流負荷電圧が所定電圧を越した時、前記保持回路を開
放し、前記発電コイルの正（又は負）半波出力を制御す
ると共に、前記発電コイルの負（又は正）半波出力時電
界効果トランジスタをゲ−トバイアス状態として寄生ダ
イオ−ドを通して交流負荷に給電せしめる開放制御回路
を備えたことを特徴とする発電機の電圧調整回路。 - 【請求項２】 開放制御回路として、電界効果トランジ
スタのゲ−ト・ソ−ス間に接続されたゲ−トバイアス電
圧保持用コンデンサと、前記電界効果トランジスタのド
レイン側が（＋）の時、前記コンデンサを充電する充電
回路と、前記コンデンサの両端間に接続された制御スイ
ッチ素子を備え、発電コイルの端子間電圧もしくは交流
負荷電圧が所定値に達したことを検出する検出出力によ
り前記制御スイッチ素子を導通せしめて、前記コンデン
サを短絡してゲ−トバイアス電圧を開放せしめるように
構成したことを特徴とする請求項１記載の発電機の電圧
調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24458794A JP3493226B2 (ja) | 1994-09-13 | 1994-09-13 | 発電機の電圧調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24458794A JP3493226B2 (ja) | 1994-09-13 | 1994-09-13 | 発電機の電圧調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0889000A true JPH0889000A (ja) | 1996-04-02 |
| JP3493226B2 JP3493226B2 (ja) | 2004-02-03 |
Family
ID=17120945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24458794A Expired - Lifetime JP3493226B2 (ja) | 1994-09-13 | 1994-09-13 | 発電機の電圧調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493226B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619890B1 (ko) * | 2004-07-22 | 2006-09-19 | 엘지전자 주식회사 | 휴대단말기 배터리의 정전류 충전장치 및 방법 |
| JP2010111235A (ja) * | 2008-11-05 | 2010-05-20 | Shindengen Electric Mfg Co Ltd | 自動二輪車用電力制御装置 |
| JP2013123299A (ja) * | 2011-12-09 | 2013-06-20 | Shindengen Electric Mfg Co Ltd | バッテリ充電装置及びバッテリ充電システム |
| JP2013158102A (ja) * | 2012-01-27 | 2013-08-15 | Shindengen Electric Mfg Co Ltd | バッテリ充電装置、バッテリ充電システム及びバッテリ充電装置の制御方法 |
-
1994
- 1994-09-13 JP JP24458794A patent/JP3493226B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619890B1 (ko) * | 2004-07-22 | 2006-09-19 | 엘지전자 주식회사 | 휴대단말기 배터리의 정전류 충전장치 및 방법 |
| JP2010111235A (ja) * | 2008-11-05 | 2010-05-20 | Shindengen Electric Mfg Co Ltd | 自動二輪車用電力制御装置 |
| JP2013123299A (ja) * | 2011-12-09 | 2013-06-20 | Shindengen Electric Mfg Co Ltd | バッテリ充電装置及びバッテリ充電システム |
| JP2013158102A (ja) * | 2012-01-27 | 2013-08-15 | Shindengen Electric Mfg Co Ltd | バッテリ充電装置、バッテリ充電システム及びバッテリ充電装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3493226B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878147A (en) | Electromagnetic coil drive device | |
| JP2001086650A (ja) | 電池の充放電制御回路 | |
| JPH05236650A (ja) | 電源装置 | |
| JPH0488870A (ja) | スイッチングレギュレータ回路 | |
| US4920307A (en) | Electric power source used to charge a secondary power source | |
| JP3493226B2 (ja) | 発電機の電圧調整回路 | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| KR20010096535A (ko) | 차량용 발전기의 전압제어장치 | |
| JP2004080927A (ja) | 二次電池用充電制御装置 | |
| JP4012646B2 (ja) | スイッチング回路 | |
| JP3603172B2 (ja) | 出力調整機構を備えたインバ−タ | |
| JPH053765B2 (ja) | ||
| JPH0110436Y2 (ja) | ||
| JPH0767396A (ja) | 自動車用発電電圧調整装置 | |
| JP2696168B2 (ja) | 交流２線式無接点スイッチ | |
| KR900009225Y1 (ko) | 밧데리 충전 제어회로 | |
| KR200237623Y1 (ko) | 밧데리 충전 장치 | |
| JPH06237541A (ja) | スイッチ投入検出回路 | |
| JPS619129A (ja) | 充電装置 | |
| JP3557139B2 (ja) | 電源装置 | |
| SU1244782A1 (ru) | Устройство дл регулировани напр жени вентильного синхронного генератора | |
| JP3064502B2 (ja) | 直流電源装置 | |
| JPH0242042Y2 (ja) | ||
| JPS5885634A (ja) | ２線式交流開閉無接点スイツチ | |
| JPH04108340U (ja) | 充電制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |