JPH0877127A - Inter-processor data transfer method and parallel computer - Google Patents

Inter-processor data transfer method and parallel computer

Info

Publication number
JPH0877127A
JPH0877127A JP17939495A JP17939495A JPH0877127A JP H0877127 A JPH0877127 A JP H0877127A JP 17939495 A JP17939495 A JP 17939495A JP 17939495 A JP17939495 A JP 17939495A JP H0877127 A JPH0877127 A JP H0877127A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
crossbar
switches
transfer
switch
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17939495A
Other languages
Japanese (ja)
Other versions
JP3504033B2 (en )
Inventor
Tadaaki Isobe
Takayuki Nakagawa
Yuji Saeki
Teruo Tanaka
Yoshiko Yasuda
貴之 中川
裕治 佐伯
淑子 保田
輝雄 田中
忠章 磯部
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To avoid the dead lock in message transfer like 1:1 transfer or broadcast independently of the presence or the absence of a fault in a network. CONSTITUTION: This method consists of processors 100 to 115, repeating switches 116 to 131, crossbar switches 132 to 139, and a host computer or an SVP 140, and each of repeating switches 116 to 131 and crossbar switches 132 to 139 is provided with a route indicating circuit 600, route information change circuits 601 to 603, a bypass indicating circuit 610, and a coincidence discriminating circuit (repeating switch) 611. At the time of broadcasting a message from a PE 01, the broadcast message is first transferred to a specific crossbar switch (for example 135) in accordance with transfer control information in the message and route information set to repeating peating switches 116 to 131 and crossbar switches 132 to 139 by the host computer or the SVP 140 and is broadcasted from this crossbar switch. If a fault occurs in a partial network in the transfer route of a 1:1 transfer message, it us first transferred to a specific crossbar switch by bypass and is transferred from the crossbar switch.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、複数のプロセッサ間でネットワークを介してメッセージ転送を行なうプロセッサ間データ転送方法及び並列計算機に係り、特に一つのプロセッサから多数のプロセッサにデータを転送する放送機能を有するプロセッサ間データ転送方法及び並列計算機に関する。 BACKGROUND OF THE INVENTION The present invention is a broadcast function relates to via the network between the processors perform message transfer data transfer method and a parallel computer among a plurality of processors, in particular the transfer of data from one processor to multiple processors regarding inter-processor data transfer method and a parallel computer having a.

【0002】 [0002]

【従来の技術】複数のプロセッサ間でネットワークを介してメッセージ転送を行なう並列計算機において、重要なデータ転送機能にブロ−ドキャストがある。 In the parallel computer to perform message transfer over the network between the Related Art plurality of processors, Bro critical data transfer function - is de cast. キューブ型のネットワークを持ち、あるプロセッサから他のプロセッサへの転送経路が短かくデータを高速に転送できる並列計算機において、ブロードキャスト機能を実現する方法としては、例えば特開平1−267763に開示されている方式がある。 Have a cube type network, in a parallel computer capable of transferring the transfer path is short data from one processor to another at high speed, as a method for realizing the broadcast function are disclosed, for example, in JP-A-1-267763 there is a method. 上記特開平1−267763に開示されている方式は、n台のプロセッサをn=n 1 ×n 2 The Japanese system disclosed in Laid-Open 1-267763 is an n-number of the processor n = n 1 × n 2
×n 3 ×……×n nと因数分解し、これらの因数の各々を1辺の格子点数とするn次元格子空間上にプロセッサを並べ、その各辺をクロスバスイッチからなる部分ネットワークで結合してメッセージ転送経路を構成し、1つのプロセッサから全プロセッサへデータを並列に転送するブロードキャスト機能を実現している。 × n 3 × ...... × n and n and factoring, arranged processors each of these factors to the n-dimensional lattice space to one side of the grid points, combined with partial network consisting of its sides from the crossbar switch configure the message transfer path Te, it realizes a broadcast function of transferring from one processor to the data in parallel to all the processors.

【0003】並列計算機におけるデータ転送機能として、ブロードキャストの他に、ある限定された範囲のプロセッサの集まりであるプロセッサグループ内のプロセッサにのみデータを転送する、部分ブロードキャスト機能がある。 [0003] As data transfer function in a parallel computer, in addition to the broadcast, and transfers the data only to the processor in the processor group is a collection of processors of a limited range, there is a partial broadcast capability. 部分ブロードキャスト機能を実現する方法としては、例えば、特開平5−28122に開示されている方式がある。 As a method for realizing the partial broadcast capability, for example, there is a method disclosed in JP-A-5-28122. 上記特開平5−28122に開示されている方式は、部分ブロードキャストすべきプロセッサ群により定まる転送制御情報(transmit con The method disclosed in JP-A-5-28122, the transfer control information determined by the processor group to be part broadcast (transmit con
trol information)をネットワークにあらかじめ記憶し、ネットワーク途中の複数箇所(転送制御点)に部分ブロードキャストメッセージが到達した場合に、その転送制御情報に従ってそのメッセージを下流に転送するか否かを制御して、転送不要な経路へのデータ転送がなるべく生じないように部分ブロードキャストを実現している。 Trol information) was previously stored in the network, if the portion at a plurality of locations in the middle of the network (transfer control point) broadcast message arrives, by controlling whether or not to forward the message downstream in accordance with the transfer control information, transfer data transfer to unwanted pathway is realized partial broadcast so as not to cause as much as possible.

【0004】並列計算機では一般に、データ転送方式としてワ−ムホ−ルルーティングを用いている。 [0004] Generally, in a parallel computer, word as a data transfer method - Muho - is used Le routing. このルーティングは、先だってすべての経路を確保しない。 This routing prior not ensure all routes. ある経路では、データの先頭からデータの終わりが通りぬける間のみ経路を確保する。 In one route, to ensure a path only during passing street end from the head of the data of the data. ある経路を確保できない場合、先に確保した経路を確保したまま待たされることになる。 If you can not secure a certain route, it would be kept waiting while maintaining a path reserved previously. ところが、上記に示したブロードキャストおよび部分ブロードキャスト方式の実施例で用いられている、 However, used in Examples of broadcast and partial broadcast method indicated above,
クロスバスイッチからなる複数の部分ネットワークからなるネットワークを介して複数のプロセッサ間でメッセージ転送を行なう並列計算機では、複数のプロセッサから同時にブロードキャストメッセージが転送されると、 The parallel computer to perform the message transfer among a plurality of processors via a network comprising a plurality of partial networks composed of a crossbar switch, simultaneously broadcast messages from multiple processors is transferred,
転送経路をとりあうことにより、デッドロックが発生する。 By competing for transfer path, deadlock. 上記の実施例は、システム中の唯1つのプロセッサから全プロセッサへデータを並列に転送する方法であるため、複数のプロセッサからブロードキャストが発生した場合にデッドロックが発生してしまう。 The above embodiment, since the only one processor in the system is a method for transferring in parallel data to all processors, a deadlock occurs from a plurality of processors when the broadcast occurs. これを解決する方法として、電子情報通信学会技術研究報告Vol. As a method to solve this problem, Electronics, Information and Communication Engineers Technical Report Vol.
93,No. 93, No. 320では、ブロードキャストを実行するプロセッサをシステム中で唯1つに制限する方法が紹介されている。 In 320, the method of limiting the processor to perform the broadcast to only one in the system have been introduced.

【0005】さらに、上記に示したブロードキャストおよび部分ブロードキャスト方式の実施例は、障害が発生した場合には対処できない。 [0005] Further, examples of broadcast and partial broadcast method indicated above can not address the case of a failure. クロスバスイッチからなる複数の部分ネットワークからなるネットワークにおいて、故障が発生した場合にデータを転送する方法としては、例えば特開平3−209550に開示されている方式がある。 In a network comprising a plurality of partial networks composed of a crossbar switch, as a method for transferring data when a failure occurs, there is a method disclosed for example in JP-A-3-209550. 上記特開平3−209550に開示されている方式では、各部分ネットワークがそれぞれ接続する部分ネットワークの故障情報を持つことにより、故障した部分ネットワークにメッセージが送られるのを防止する。 In the method disclosed in JP-A-3-209550, by having the failure information of the partial network in which each partial network is connected, to prevent the message to the failed partial network is sent. また、各部分ネットワークの選択アルゴリズムにおいて、(前段の)部分ネットワークに接続した入力ポートからのメッセージを同じ部分ネットワークを接続した出力ポートに送ることがないため、ネットワーク上でメッセージが無限ループに陥ることなく、メッセージを正しく受信プロセッサに転送することができる。 Further, the selection algorithm for each partial network, there is no sending a message from the input port connected to (preceding) the partial network to an output port connected to the same partial network, a message on the network from falling into an infinite loop no, it is possible to forward the message correctly receiving processor.

【0006】 [0006]

【発明が解決しようとする課題】上記電子情報通信学会技術研究報告Vol. The object of the invention is to be Solved by the Institute of Electronics, Information and Communication Engineers Technical Report Vol. 93,No. 93, No. 320では、ブロードキャストを実行するプロセッサをシステム中で唯1つに制限することで、デッドロックを回避している。 In 320, by limiting the processor to perform the broadcast to only one in the system, and avoid deadlocks. この場合、他のブロードキャストを実行したいプロセッサは、一旦ブロードキャストを実行するプロセッサにメッセージを送り、ブロードキャストの代行をしてもらう。 In this case, the processor you want to run the other broadcast, sends a message to the processor once to run the broadcast, get the behalf of the broadcast.
しかしながら、一旦プロセッサにブロードキャストメッセージを取り込むと転送オーバーヘッドが大きくなる。 However, once the transfer overhead captures a broadcast message to the processor increases.
また、唯1つのプロセッサにブロードキャストメッセージを集めるために、そのプロセッサへメッセージが集中し、性能が低下する恐れがある。 Further, in order to collect the broadcast message only to one processor, the message is concentrated to the processor, there is a possibility that performance is lowered. また、ブロードキャスト用のプロセッサから最も離れたプロセッサからのブロードキャストメッセージであってもブロードキャスト用のプロセッサを経由して転送しなければならないために転送距離が通常の倍になり、性能が低下してしまう。 The transfer distance to be a broadcast message from the farthest processor from the processor for the broadcast must be transferred via the processor for broadcast becomes normal times, the performance is degraded.

【0007】また、上記特開平3−209550では、 [0007] In addition, in the above-mentioned JP-A-3-209550,
各部分ネットワークがそれぞれ接続する部分ネットワークの故障情報を持つことにより、故障した部分ネットワークにメッセージが送られるのを防止する。 By having the failure information of the partial network in which each partial network is connected, to prevent the failed partial network the message is sent. しかしながら、部分ネットワーク故障時に、ブロードキャストと1 However, when the partial network failure, broadcast and 1
対1転送、ブロードキャストと部分ブロードキャスト、 To-one transfer, broadcast and partial broadcast
複数のブロードキャストがほぼ同時に発生した場合には故障経路を迂回することによりデッドロックが発生してしまう。 When multiple broadcast almost simultaneously generated deadlock occurs by bypassing the failed path.

【0008】本発明の目的は、複数のプロセッサからブロードキャストメッセージ及び部分ブロードキャストメッセージを転送する場合に、デッドロックを回避し、特定プロセッサへのメッセージの集中を緩和するプロセッサ間データ転送方法及び並列計算機を提供することにある。 An object of the present invention, when forwarding broadcast messages and partial broadcast messages from a plurality of processors, to avoid deadlock, the inter-processor data transfer method and a parallel computer to alleviate the concentration of a message to a specific processor It is to provide. 本発明の別の目的は、故障部分ネットワークを有するシステムにおいて、複数のプロセッサから1対1転送メッセージ、ブロードキャストメッセージ及び部分ブロードキャストメッセージを転送する場合に、特定プロセッサへのメッセージの集中を緩和し、デッドロックを回避するプロセッサ間データ転送方法及び並列計算機を提供することにある。 Another object of the present invention, in a system having a failed part network, one-to-one transfer message from the plurality of processors, when forwarding broadcast messages and partial broadcast messages, relaxes the concentration of a message to a particular processor, dead and to provide inter-processor data transfer method and a parallel computer to avoid locking.

【0009】 [0009]

【課題を解決するための手段】上記目的を達成するため、本発明は、n次元(n≧2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、 Means for Solving the Problems] To achieve the above object, the present invention is provided with a plurality of partial networks for each dimension of the n-dimensional (n ≧ 2), each of said dimensions at the intersection of each dimension of the partial network of the relay switches connected to the partial network is arranged to connect the processor to the relay switch,
複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークにおけるメッセージを転送先プロセッサに転送するプロセッサ間データ転送方法であって、ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を各部分ネットワーク及び各中継スイッチ中に予め記憶し、送信元プロセッサから転送されるブロードキャストメッセージを前記経路情報に従って部分ネットワーク及び中継スイッチを介してシリアライズネットワークに転送し、該シリアライズネットワークは該シリアライズネットワークに接続された各中継スイッチを介して次元の異なる各部分ネットワークにメッセージを転送し、 A inter-processor data transfer method for transferring messages in a network that enables transferring multiple messages in parallel among a plurality of processors to the destination processor, the path of the serialized networks is a partial network for serialization broadcast messages previously storing information in each partial network and the relay switch, the broadcast message to be transferred from the source processor to transfer through the partial network and the relay switch serialized network according to the routing information, the serialization network the serialized network forwards the message to each relay each partial network having different dimensions through a switch connected to,
該各部分ネットワークに接続された中継スイッチを介して各プロセッサにメッセージをブロードキャストするようにしている。 And so as to broadcast a message to each processor via a relay switch connected to the respective sub-network. また、前記部分ネットワークの故障情報を関連する前記中継スイッチに予め記憶し、該関連する中継スイッチに接続されたプロセッサが送信元プロセッサとして1対1メッセージを転送するとき、該中継スイッチは前記故障情報に基づき該メッセージを前記シリアライズネットワークに転送するようにしている。 Further, the partial pre-stores failure information of the network to the relay switch associated, when said associated processor coupled to the relay switch forwards a one-to-one messages as a source processor, the relay switches the failure information It is to forward the message to the serialization network based on. また、 Also,
前記中継スイッチの故障情報を関連する前記部分ネットワークに予め記憶し、前記部分ネットワークは送信元プロセッサから転送される1対1メッセージを前記故障情報に基づき故障中継スイッチを介することなく転送するようにしている。 Previously stored in the partial network associated failure information of the relay switch, said portion network so as to transfer without using fault relay switch based a one-to-one message transferred from the source processor to the failure information there. また、前記経路情報は前記部分ネットワークに付された番号を含む情報であるようにしている。 Further, the route information so that is information including the number assigned to the partial network. また、前記部分ネットワークはクロスバスイッチであるようにしている。 Further, the partial networks are to be a crossbar switch. また、前記部分ネットワークは、 Further, the partial network,
前記経路情報により転送先を決定する手段を有するようにしている。 And to have a means for determining a transfer destination by the route information. また、前記中継スイッチは、前記故障情報により転送先を決定する手段を有するようにしている。 Further, the relay switch is to have a means for determining a transfer destination by the failure information.
また、前記部分ネットワークは、前記故障情報により転送先を決定する手段を有するようにしている。 Further, the partial networks are to have a means for determining a transfer destination by the failure information. また、前記中継スイッチは、該中継スイッチに接続されたプロセッサの装置番号と前記経路情報を比較する手段を有するようにしている。 Further, the relay switch is to have a means for comparing said route information and the device number of the processor connected to the relay switch. また、前記転送先を決定する手段は、 Further, means for determining the transfer destination,
該転送先としてシリアライズネットワークあるいはメッセージ中の転送先プロセッサのいずれかを選択する選択手段を有するようにしている。 And to have a selection means for selecting one of the destination processors in the serialization network or message as the destination. また、前記シリアライズネットワークに接続され、該シリアライズネットワークにメッセージを転送する中継スイッチは、該メッセージを同時に、該中継スイッチに接続された他の部分ネットワーク及び該中継スイッチに接続されたプロセッサに転送し、該シリアライズネットワークは該中継スイッチから転送されたメッセージを該中継スイッチには転送しないようにしている。 Further, connected to the serialization network, relay switch to forward the message to the serialization network, the message at the same time, transferred to the processor connected to another partial network and the relay switches connected to the relay switch, the serialization network to the relay switch messages transferred from the relay switch is not to transfer. また、ブロードキャストメッセージをシリアライズネットワークからブロードキャストする場合には、該シリアライズネットワークに接続された全ての中継スイッチにメッセージを転送し、ブロードキャストメッセージをシリアライズネットワーク以外の部分ネットワークからブロードキャストする場合には、該部分ネットワークへブロードキャストメッセージを転送した中継スイッチ以外の全ての中継スイッチにメッセージを転送するようにしている。 Further, when broadcasting a broadcast message from the serialization network, when forwards the message to all the relay switches connected to the serialization network broadcasts a broadcast message from the partial network other than the serialization network, partial network It is to forward the message to all the relay switches other than relay switch which transferred the broadcast message to. またさらに、n次元(n≧ Furthermore, n-dimensional (n ≧
2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークにおいて、該複数のプロセッサから選択された一群のプロセッサに選択的に部分ブロードキャストメッセージを転送するプロセッサ間データ転送方法であって、前記部分ブロードキャストメッセージ内に前記一群のプロセッサを指定する範囲情報を設定し、部分ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を各部分ネットワーク及び各中継スイッチ中に予め記憶し、送信元プロセッサから転送される部分 2) a plurality of partial networks for each dimension, a relay switch at the intersection of each dimension of the partial networks are connected to the respective dimensions of the partial network is arranged to connect the processor to the relay switch, a plurality of message the in the network that enables the transfer in parallel between a plurality of processors, a processor data transfer method for transferring selectively partially broadcast messages to a group of processors selected from the processor of said plurality of said partial broadcast message the set range information for specifying a group of processors, the routing information of serialization networks is a partial network for serialization partial broadcast messages previously stored in each partial network and the relay switch, the source processor part to be transferred ロードキャストメッセージを前記経路情報に従って部分ネットワーク及び中継スイッチを介してシリアライズネットワークに転送し、該シリアライズネットワークは、該シリアライズネットワークに接続され、前記範囲情報の条件を満たす中継スイッチを介して次元の異なる部分ネットワークにメッセージを転送し、該部分ネットワークは前記範囲情報の条件を満たす中継スイッチを介してプロセッサにメッセージを転送するようにしている。 Transfer the broadcasts messages serialized network through the partial network and a relay switch in accordance with the route information, the serialization network is connected to the serialization network, different parts of dimensions via satisfy relay switch of the range information forward the message to the network, partial networks are to forward the message to the processor via satisfy relay switch of the range information. また、前記経路情報は前記部分ネットワークに付された番号を含む情報であるようにしている。 Further, the route information so that is information including the number assigned to the partial network. また、前記部分ネットワークはクロスバスイッチであるようにしている。 Further, the partial networks are to be a crossbar switch.

【0010】 [0010]

【作用】本発明は、上述した構成により、次のような作用を有している。 DETAILED DESCRIPTION OF THE INVENTION The present invention, by the configuration described above has the following effects. 送信元プロセッサにおいてブロードキャストメッセージおよび部分ブロードキャストメッセージが発生すると、部分ネットワークは、あらかじめ記憶された転送制御情報に従ってシリアライズネットワークにそのメッセージを転送する。 When the broadcast message and the partial broadcast message is generated in the transmitting processor, partial network forwards the message to serialize the network in accordance with transfer control information stored in advance. また、送信元プロセッサにおいて1対1転送が発生した場合に、その転送経路中に故障部分ネットワークがあると、部分ネットワークはあらかじめ記憶された故障情報に従ってシリアライズネットワークにそのメッセージを転送する。 Further, when the one-to-one transfer occurs in the transmission source processor, if the there is a fault subnetwork during a transfer path, partial network forwards the message to the serialized network according fault information stored in advance. そして、シリアライズネットワークはメッセージ中の転送制御情報によりメッセージを該当するプロセッサに転送する。 The serialization network is transferred to the processor to the appropriate message by the transfer control information in the message. これによって、デッドロックを回避し、かつ特定プロセッサの転送オーバーヘッドを削減し、かつ特定プロセッサへのメッセージの集中を緩和するブロードキャストおよび部分ブロードキャストを実現することができる。 Thereby, it is possible to avoid deadlock, and to reduce the transfer overhead for a particular processor, and to realize a broadcast and partial broadcasting to alleviate the concentration of a message to a particular processor. さらに、部分ネットワーク中に故障がある場合にも、デッドロックを回避し、かつ特定プロセッサへのメッセージの集中を緩和するプロセッサ間データ転送を実現することができる。 Furthermore, even if there is a failure in the partial network, it is possible to realize the inter-processor data transfer to avoid deadlock, and to relax the concentration of a message to a particular processor.

【0011】 [0011]

【実施例】 【Example】

<第1の実施例>第1の実施例を図面を参照して説明する。 <First embodiment> The first embodiment will be described with reference to the drawings. 本実施例では、複数ブロードキャストが発生した場合に、ブロードキャストのシリアライズを特定の部分ネットワークで行うこと、さらに部分ネットワークのうちのいずれか1箇所が故障している場合に、複数ブロードキャストのシリアライズおよび、1対1転送の迂回を特定の部分ネットワークで行うことを考える。 In this embodiment, when multiple broadcast occurs, when performing the serialization broadcast at a particular partial network, any one portion in further partial network is faulty, serialized multiple broadcast and, 1 given that perform bypass pair one transfer at a particular partial network. 複数の故障にも対処できる場合もあるが、ここでは、故障を1箇所に限定することにより、動作を保証する。 Although in some cases it can also address multiple failure, here, by limiting fault in one place, to ensure the operation. また本実施例では、特定PEへのメッセージ転送(1対1転送)と、 In this embodiment also, message transfer to a particular PE (1: 1 transfer),
全PEへのメッセージ転送(ブロードキャスト)が可能になっている。 Message transfer to all PE (broadcast) has become possible.

【0012】図1は本実施例における並列計算機の構成を示したものである。 [0012] Figure 1 shows the configuration of a parallel computer in this embodiment. 図1において100〜115は並列計算機を構成するプロセッサ(以下PEと略する)である。 100-115 in FIG. 1 is a processor (hereinafter abbreviated as PE) which constitute the parallel computer. 132〜135はX方向のクロスバスイッチ(以下X−XBと略する)、136〜139はY方向のクロスバスイッチ(以下Y−XBと略する)であり、それぞれ上記部分ネットワークに対応するものである。 132-135 is (hereinafter abbreviated as X-XB) X direction crossbar switch, 136-139 is the Y direction crossbar switch (hereinafter abbreviated as Y-XB), in which each corresponding to the partial network . 以下では、これらのクロスバスイッチを区別しない場合は、単にXBと呼ぶことがある。 In the following, if not distinguish between these crossbar switches, sometimes simply referred to as XB. 116〜131は各X−XB 116-131 Each X-XB
と各Y−XBの交点に設けられた中継スイッチ(以下E A relay switch provided at the intersection of the Y-XB (hereinafter E
Xと略する)である。 Abbreviated as X) it is. XB、EXをまとめてハイパクロスバネットワークと呼ぶ。 XB, referred to as a hyper-crossbar network collectively EX. 140はホスト計算機またはサービスプロセッサ(SVP)である。 140 is a host computer or a service processor (SVP).

【0013】上記各PEは、図1中には示されていないが、内部にデータおよびプログラムを格納するメモリと、データを用いてプログラムを実行するCPUで構成され、それぞれ独立に動作可能である。 [0013] each PE is not shown in FIG. 1, a memory for storing data and programs therein, is composed of a CPU for executing the program using the data, it is operable independently . 各PEは2次元座標空間の1つの格子点のX座標、Y座標をそのPE番号として与えられている。 Each PE is given the X coordinate of one lattice point of a two-dimensional coordinate space, the Y coordinate as the PE number. 各X−XBは同一のY座標を有するPEに対して設けられ、そのY座標iをつけてX Each X-XB is provided for PE having the same Y coordinate, X put the Y coordinate i
i−XBと呼ぶ。 Referred to as the i-XB. 各Y−XBは同一のX座標を有するP Each Y-XB is P having the same X-coordinate
Eに対して設けられ、そのX座標jをつけてYj−XB It provided for the E, Yj-XB with the the X coordinate j
と呼ぶ。 The call. 各EXは1つのPEに対応して設けられ、以下では対応するPEと同じ番号をつける。 Each EX is provided corresponding to one PE, given the same numbers as the corresponding PE in the following. ここでは、X方向の4本のXB、Y方向の4本のXBを持つ並列計算機を例にとったが、実際はX方向m本のXB、Y方向n本のXBでもよい。 Here, four XB in the X direction has been taken as an example a parallel computer having four XB in the Y direction, in fact the X direction m number of XB, may be Y-direction n number of XB. また、2次元構成の並列計算機を例にとったが、n次元構成でもよい。 Further, the parallel computer of the two-dimensional structure has been taken as an example, it may be a n-dimensional structure. ホスト計算機またはS The host computer or S
VP140は、各プロセッサ100〜115へプログラムとデータをロードし、また、プログラムの終了後、各プロセッサで得られた結果のデータを読み出す。 VP140 loads the program and data to each processor 100-115, also after the end of the program, reads the data of the results obtained by each processor. また、 Also,
ブロードキャストを逐次化し、また故障時の1対1転送を迂回するための部分ネットワーク(以下、シリアライズネットワークと呼ぶ)の経路情報(以下、シリアライズネットワーク番号と呼ぶ)をあらかじめセットする。 It turned into a broadcast successively and partial network to bypass the one-to-one transfer failure (hereinafter, referred to as serialization network) routing information (hereinafter, referred to as a serialized network number) previously set.

【0014】複数のブロードキャストをシリアライズするシリアライズネットワークはいずれのクロスバスイッチでもよい。 [0014] Serialization network to serialize a plurality of broadcast may be any of the crossbar switch. いずれかのX系クロスバスイッチ(Xi− One of the X system crossbar switch (Xi-
XB)が故障している場合、シリアライズネットワークは、Xi−XBと同次元かつ異なるクロスバスイッチ(Xj−XB(i≠j))であればいずれでもよい。 If XB) is faulty, serialized network may be any Xi-XB same dimensions and different crossbar switch (Xj-XB (i ≠ j)). 例えば、クロスバスイッチ134(X2−XB)が故障している場合、シリアライズネットワークは、クロスバスイッチ135(X3−XB)とする。 For example, if the crossbar switch 134 (X2-XB) is faulty, serialized network, the crossbar switch 135 (X3-XB). 逆に、Y系クロスバスイッチが故障している場合は、Y系クロスバスイッチの一つをシリアライズネットワークとする。 Conversely, if the Y system crossbar switch is faulty, and serialize the network one Y system crossbar switch. 中継スイッチが故障している場合、シリアライズネットワークは、その故障中継スイッチが接続していないクロスバスイッチであればいずれでもよい。 If the relay switch has failed, serialized network may be any crossbar switch the fault relay switch is not connected. また、本実施例では、 Further, in this embodiment,
メッセージの転送には、固定ルーティングを用い、すべてのメッセージに対して故障XB(シリアライズネットワーク)のある次元方向にまず転送したのち、他次元に転送する。 The transfer of the message, using a fixed routing, after first transferred to the dimension direction with a fault XB (serialized Network) for all messages, transferred to another dimension. 例えば、X系XBが故障している場合、通常ルーティングのメッセージを、まずX方向に転送し、次にY方向に転送する。 For example, if the X-system XB has failed, a message of normal routing, firstly transferred in the X direction, then transferred to the Y direction. 反対に、Y系XBが故障している場合は、メッセージをまずY方向に転送し、次にX方向に転送する。 Conversely, if the Y-XB has failed, to forward the message first to the Y direction, then transferred to the X-direction. 本実施例では、例として2次元構成の場合について述べるが、N次元構成の場合についても同様である。 In this embodiment, the case will be described of a two-dimensional structure as an example, the same applies for the case of N-dimensional configuration. 例えば、i次元のクロスバスイッチが故障した場合、シリアライズネットワークは故障XB以外のi次元クロスバスイッチとし、メッセージの転送順序は、i次元方向→i+1次元方向→i+2次元方向→…→i−1 For example, if the i-dimensional crossbar switch fails, serialized network and i dimension crossbar switches other than failure XB, transfer order messages, i dimension direction → i + 1-dimensional direction → i + 2 dimensional direction → ... → i-1
次元方向とすればよい。 It may be the dimension direction.

【0015】各EXは対応するPE、X−XBまたはY [0015] Each EX corresponding to PE, X-XB or Y
−XBから転送されたメッセージをY−XB、X−XB The message transferred from -XB Y-XB, X-XB
またはPEに転送する回路である。 Or a circuit to be transferred to PE. EXは、EXに接続するXBの故障情報により、到着したメッセージの転送制御情報を付けかえる迂回指示回路610と、ホスト計算機またはSVP140によりあらかじめ記憶されたシリアライズネットワークの番号と各EXが接続するPE EX is the failure information XB connecting to EX, a bypass instruction circuit 610 to replace the transfer control information arrived messages, the number and the EX of pre-stored serialized network by the host computer or SVP140 connecting PE
の番号を比較する一致判定回路611と、一致判定回路611の出力信号により、シリアライズネットワークに到着したメッセージの転送制御情報を付けかえる経路情報変更回路601〜603と、転送されたメッセージ内の経路情報とホスト計算機およびSVPによりあらかじめ記憶されたシリアライズネットワークまでの経路情報と一致判定回路611の出力により、そのメッセージの転送先を決定する経路指示回路600を有する。 A match determining circuit 611 for comparing the number, the output signal of the coincidence judgment circuit 611, the path information changing circuit 601 to 603 replace the transfer control information of the message that arrived serialized network, path information of the transferred message and the output of the host computer and and route information to the serialization network which is previously stored by SVP match determining circuit 611 includes a routing circuit 600 that determines the forwarding destination of the message. 本発明では、EX内に迂回指示回路、一致判定回路、経路情報変更回路および経路指示回路を有することが特徴である各XBは、いずれかの入力ポートから入力された放送メッセージを複数の出力ポートに並列に転送する回路である。 In the present invention, bypass instructing circuit in the EX, match determining circuit, routing information changing circuit and each XB it is a feature of having a routing circuit, either a plurality of broadcast message input from the input port of the output port a circuit for transferring in parallel. XBは、XBに接続するEXの故障情報により、転送されたメッセージの出力ポートを変更する迂回指示回路905と、メッセージの転送情報を付け変える経路情報変更回路906〜909と、経路指示回路900を有する。 XB is the failure information of EX connecting to XB, a bypass instruction circuit 905 to change the output port of the forwarded message, the routing information changing circuit 906 to 909 for changing with the forwarding information message, the routing circuit 900 a. 経路指示回路900は、シリアライズネットワークの情報を保持するレジスタ群1100と、そのXBがシリアライズネットワークである場合に、複数のPEから互いに並列に送出された複数のブロードキャストメッセージを順次送出するためのブロードキャスト逐次回路1180を有する。 Routing circuit 900 includes a register group 1100 that holds information serialization network, if the XB is serialized network, sequential broadcast for sequentially sending a plurality of broadcast message sent in parallel with each other from a plurality of PE having a circuit 1180. 本発明では、XB内に迂回指示回路、経路情報変更回路および経路指示回路を有し、経路指示回路中にブロードキャスト逐次回路を持つことが特徴である。 In the present invention, bypass indication circuit in XB, has a routing information changing circuit and the routing circuits, is characterized with a broadcast sequential circuit in routing circuitry.

【0016】図2、図3、図4Aおよび図4Bに本発明の簡単な動作を示す。 [0016] FIGS. 2 and 3, a brief operation of the present invention in FIGS. 4A and 4B. 図2はネットワークが正常である場合にPE01からブロードキャストを行なう様子を示す。 Figure 2 shows a state of performing a broadcast from the PE01 when the network is normal. ここでは、シリアライズネットワークをXB135 Here, the serialization network XB135
とする。 To. PE01から出力されたブロードキャストメッセージは各EXの一致判定回路の出力が0であるうちは、経路指示回路中の選択回路においてシリアライズネットワークへの経路が選択され、出力が1になると、すなわちそのメッセージがシリアライズネットワークを通過する場合、経路情報変更回路によりメッセージ中の経路情報が変更され、ブロードキャストされる。 Among broadcast message output is the output is 0 match determining circuit for each EX from PE01, is the route selection to serialize the network in the selection circuit in the routing circuit, the output is 1, i.e., the message when passing serialized network, routing information in the message by the path information changing circuit is changed, it is broadcast. ここでは、ブロードキャストについてのみ説明したが、1対1 Here has been described only for broadcast, one-to-one
転送は従来の手順で行なえるため省略する。 Transfer is omitted because performed by conventional procedures.

【0017】図3および図4A、図4BはいずれかのX FIG. 3 and 4A, 4B is either X
BあるいはEXが故障した場合に、ブロードキャストを行なう場合と1対1転送を行なう場合の経路を示す。 When the B or EX fails, it shows the path of a case where a case and a one-to-one transfer of performing broadcast. ここでは、故障XBをXB134とし、ブロードキャストのシリアライズと1対1転送の迂回をXB135で行なうことを考える。 Here, the failure XB and XB134, a bypass serialization broadcast a one-to-one transfer Considering that performed in XB135. 図3(a)のようにXB故障時にブロードキャストする場合、シリアライズネットワークを故障XBと同次元のXB135にすることで、故障がない場合と同様にメッセージを転送できる。 When broadcasting when XB failure as shown in FIG. 3 (a), by the serialization network failure XB and the same dimensions XB135, can forward the message as if the failure is not. 図3(b)のようにXB故障時にPE21からPE23へ1対1転送を行なう場合、PE21から出力された1対1転送メッセージはEX21の迂回指示回路により迂回動作を指示され、各EXの一致指示回路の出力が0のうちは、経路指示回路中の選択回路においてシリアライズネットワークへの経路が選択され、出力が1になると、すなわちそのメッセージがシリアライズネットワークを通過すると、 When performing a one-to-one transfer from PE21 to PE23 during XB failure as shown in FIG. 3 (b), one-to-one transfer message output from PE21 is instructed to bypass operation by bypassing instruction circuit EX21, matching each EX among the output of the instruction circuit is 0, the path is selected to serialize the network in the selection circuit in the routing circuit, the output is 1, i.e. when the message passes the serialized network,
経路情報変更回路によりメッセージ中の経路情報が変更され、PE23へ転送される。 The route information in the message is changed by the path information changing circuit, it is transferred to PE23.

【0018】図4AのようにEX故障時にブロードキャストする場合、シリアライズネットワークを故障EXに接続しないXB135にすることで、故障がない場合と同様にメッセージを転送できる。 [0018] When broadcasting the time of EX failure as shown in Figure 4A, by the XB135 not connected to serialize network failure EX, the message can be transferred as if the fault is not. 図4BのようにEX故障時にPE21からPE12へ1対1転送を行なう場合、PE21から出力された1対1転送メッセージはX When performing a one-to-one transfer from PE21 to PE12 at EX failure as shown in FIG. 4B, a one-to-one transfer message output from PE21 is X
B134中の迂回指示回路により迂回動作を指示され、 Are instructed to bypass operation by bypassing instruction circuit in B 134,
各EX内の一致指示回路の出力が0のうちは、経路指示回路中の選択回路においてシリアライズネットワークへの経路が選択され、出力が1になると、すなわちそのメッセージがシリアライズネットワークを通過すると、経路情報変更回路によりメッセージ中の経路情報が変更され、PE12へ転送される。 Among the output of the coincidence instruction circuit in each EX is 0, the path is selected to serialize the network in the selection circuit in the routing circuit, the output is 1, i.e. when the message passes the serialized network, route information the route information in the message is changed by the changing circuit, it is transferred to PE12.

【0019】本実施例では、複数のブロードキャストのシリアライズを、特定のクロスバスイッチが行うことが特徴である。 [0019] In this embodiment, the serialization of a plurality of broadcast is characterized by performing the particular crossbar switch. 本実施例のもう一つの特徴は、いずれかのXBが故障した場合に、ブロードキャストのシリアライズと、故障により迂回が必要な1対1転送の迂回を、故障XBと同次元にあるクロスバスイッチのうちの一つが行うことである。 Another feature of this embodiment, if any of XB fails, the serialization broadcast, the detour detour is a one-to-one transfer required by the failure, of the crossbar switch in the fault XB same dimensions it is that the one is done. また、いずれかのEXが故障した場合には、ブロードキャストのシリアライズと、故障により迂回が必要な1対1転送の迂回を故障EXに接続しないXBが行うことも特徴である。 Also, if any of the EX has failed, the serialization of the broadcast, it is also characteristic that failure by not connecting the detour detour is a one-to-one transfer required failure EX XB is performed.

【0020】図5にメッセージフォーマットを示す。 [0020] shows a message format is shown in Figure 5. メッセージは、図5(a)に示すように送信PE番号、受信PE番号、コントロール(CTL)ビット、データをそれぞれ保持するフィールドにより構成される。 Message is composed transmitted PE number as shown in FIG. 5 (a), the receiving PE number, control (CTL) bits, by the field that holds data, respectively. 送信P Submit P
E番号はメッセージを送り出すPEの番号である。 E number is the number of PE sending the message. 受信PE番号はメッセージを受け取るPEの番号である。 Receiving PE number is the number of PE to receive the message. C
TLビットは、メッセージの持つ属性を示し、ブロードキャストであることを示すビット(BCビット)、シリアライズネットワークに転送中であることを示すビット(SBビット)を内部に持っている。 TL bits indicate the attributes of the message, a bit indicating that a broadcast (BC bits) have inside a bit (SB bits) for the duration of the transfer to the serialization network. ブロードキャストメッセージをシリアライズネットワークに転送中である場合、図5(b)に示すようにBC=SB=1となるが、受信PE番号は有意な値とならない。 If it is being transferred to broadcast messages to serialize the network, but the BC = SB = 1 as shown in FIG. 5 (b), the receiving PE number is not a significant value. *はこのことを示す。 * Indicates that this. ブロードキャストメッセージがシリアライズネットワークから放送されている場合、図5(c)に示すようにBC=1、SB=0となるが、受信PE番号は有意な値とならない。 If the broadcast message is broadcasted from the serialized network, but the BC = 1, SB = 0, as shown in FIG. 5 (c), the receiving PE number is not a significant value. また、1対1転送で、転送経路途中に故障XBがある場合、シリアライズネットワーク上で迂回するため、図5(e)に示すようにBC=0、SB Also, a one-to-one transfer, if during the transfer path there is a fault XB, to bypass on serialization network, BC = 0 as shown in FIG. 5 (e), SB
=1となる。 = A 1. 通常の1対1メッセージ、あるいは迂回により、シリアライズネットワークからメッセージが転送されている場合、図5(d)に示すように送信PE番号、受信PE番号は有意な値となるが、BC=0、SB Normal one-to-one message, or by bypassing, if a message from the serialization network is forwarded, transmitted PE number as shown in FIG. 5 (d), the receiving PE number is a significant value, BC = 0, SB
=0となる。 = 0.

【0021】次に図6を用いて、EXにおけるメッセージの制御について説明する。 [0021] Next with reference to FIG. 6, a description will be given of a control message in EX. いずれのEXもハードウェア構成は同じである。 Also hardware configuration any of the EX is the same. EXは、経路情報変更回路601 EX, the path information changing circuit 601
〜603と、入力バッファ604〜606と、経路指示回路600と、出力ポート607〜609と、迂回指示回路610と、一致判定回路611で構成される。 And ~603, an input buffer 604-606, and routing circuit 600, an output port 607 to 609, a bypass instruction circuit 610, and a match determining circuit 611. 一致判定回路611は、レジスタ612およびレジスタ61 Match determining circuit 611, the register 612 and the register 61
3と比較器614で構成される。 3 and consists of a comparator 614. レジスタ612および613には、ホスト計算機またはSVP140によりそのEXが直接接続するPE番号とシリアライズネットワーク番号があらかじめセットされる。 The register 612 and 613, PE number and serializing the network number to connect the EX directly by the host computer or SVP140 is set in advance. 比較器614は、 The comparator 614,
レジスタ612とレジスタ613の値を比較し、比較結果を出力する。 Comparing the value of the register 612 and the register 613, and outputs the comparison result. 迂回指示回路610は、レジスタ615 Bypass instruction circuit 610, the register 615
とORゲート616で構成され、レジスタ615に設定されたEXに接続するXBの故障情報により、そのメッセージの転送制御情報SBビットを0から1につけかえる。 And it consists of the OR gate 616, the failure information of the XB connecting to EX, which is set in the register 615, replace the transfer control information SB bits of the message from 0 to 1. 故障がない場合はメッセージ中の転送制御情報SB Transfer control information SB when a fault is not in the message
ビットを変更しない。 It does not change the bit. 経路情報変更回路601〜603 Route information changing circuit 601 to 603
は、ブロードキャストメッセージあるいは迂回すべきメッセージが転送された場合、一致判定回路614の出力信号614Sにより、そのメッセージの転送制御情報S , When a broadcast message or bypass to be the message has been transferred, the output signal 614S of match determining circuit 614, the transfer control information S for the message
Bビットをつけかえる。 Replace the B bit. 入力バッファ604〜606 Input buffer 604 to 606
は、入力メッセージを一時的に保持する。 Temporarily holding the input message. 経路指示回路600は、入力バッファ内のブロードキャストメッセージ中のCTLビットとあらかじめ設定されたシリアライズネットワ−クの経路情報613Sにより、その送信先を決定する。 Routing circuit 600, serialized preset and CTL bit in a broadcast message in the input buffer networks - the route information 613S of click to determine its destination. 出力ポート607は、セレクタ617と出力バッファ620で構成され、X−XB、Y−XBおよびPEへメッセージを送り出す。 Output port 607 is composed of a selector 617 and an output buffer 620, sends a message X-XB, the Y-XB and PE. セレクタ617では、 In the selector 617,
経路指示回路600からの信号により送信すべきメッセージが選択される。 Message to be sent by the signal from the routing circuit 600 is selected. 出力バッファ620は、選択されたメッセージを一時的に保持する。 The output buffer 620 temporarily holds the selected message. 出力ポート608および609も同様な構成である。 Output ports 608 and 609 are also similar construction.

【0022】図7に経路指示回路600の内部の構成を示す。 [0022] showing the internal structure of the routing circuit 600 in FIG. 経路指示回路600は、選択回路701〜703 Routing circuit 600, selection circuit 701 to 703
と、アドレスデコーダ704〜706と、プライオリティ回路707〜709と、ANDゲート群710と、O When an address decoder 704 to 706, a priority circuit 707-709, an AND gate group 710, O
Rゲート群711で構成される。 Consisting of R gate group 711. 本発明では、従来技術で実現できるアドレスデコーダ、プライオリティ回路およびORゲート群のほかに、選択回路701〜703とANDゲート群710を有するところが新規である。 In the present invention, the address decoder can be realized in the prior art, in addition to the priority circuit and OR gate group, are novel the place having a selection circuit 701 to 703 and an AND gate group 710. 信号M(PE)、M(X)、M(Y)はそれぞれのEXが接続されたPE、X−XB、Y−YBから入力されたメッセージの信号(受信PE番号、シリアライズビットS Signal M (PE), M (X), M (Y) is PE, each of EX is connected, X-XB, message input from Y-YB signal (reception PE number, serialized bit S
B、ブロードキャストビットBC)を示す。 B, submitted a broadcast bit BC). また、出力信号PX、XX、YXはそれぞれPE、X−XB、Y− The output signal PX, XX, YX each PE, X-XB, Y-
XBから入力されたメッセージをX−XBへ送信することを示す。 The message input from XB indicates that transmitted to X-XB. 同時に、出力信号PY、XY、YYはそれぞれPE、X−XB、Y−XBから入力されたメッセージをY−XBへ送信することを、出力信号PP、XP、Y At the same time, the output signal PY, XY, YY each PE, X-XB, sending to the Y-XB the message input from Y-XB, output signal PP, XP, Y
PはそれぞれPE、X−XB、Y−XBから入力されたメッセージをPEへ送信することを示す。 P indicates that respectively transmit PE, X-XB, a message input from Y-XB to PE.

【0023】選択回路701は、入力バッファ604 The selection circuit 701, input buffers 604
(図6参照)に入力されたメッセージM(PE)がシリアライズネットワークに向かうブロードキャストメッセージ(BC=1、SB=1)、あるいは接続XBが故障(BC=0、SB=1)している場合には、信号613 If the broadcast message input message M (PE) is directed to serialize network (BC = 1, SB = 1), or the connection XB is faulty (BC = 0, SB = 1) (see FIG. 6) the signal 613
Sの出力であるシリアライズネットワーク番号を選択し、通常の1対1転送(SB=0、BC=0)である場合にはメッセージ中の受信PE番号を選択する。 Select serialized network number, which is the output of the S, when the normal one-to-one transfer (SB = 0, BC = 0) selects the receiving PE number in the message. 選択回路702および703も選択回路701と同様である。 Selection circuits 702 and 703 is the same as the selection circuit 701.
アドレスデコータ704〜706は選択回路701〜7 Address de coater 704 to 706 is a selection circuit 701-7
03により選択されたメッセージの経路情報をデコードし、それぞれメッセージの送信先を決定し、ORゲート群711に信号を出力する。 03 by decoding the routing information of the selected message, respectively to determine the destination of the message, and outputs a signal to the OR gate group 711. プライオリティ回路707 Priority circuit 707
〜709は、入力された3つのメッセージのうちのいずれか1つを選択し、信号SX、SY、SPを出力する。 ~709 selects one of the three message input and output signals SX, SY, and SP.
ここでは、到着順にメッセージを選ぶ。 Here, select a message in the order of arrival. ORゲート群7 OR gate group 7
11は、ORゲート715〜723で構成され、AND 11 is constituted by OR gate 715-723, the AND
ゲート群710の出力信号と、アドレスデコーダ704 The output signal of the gate group 710, an address decoder 704
〜706の出力信号の論理和をとる。 Taking the logical sum of the output signals of the ~706.

【0024】ANDゲート群710は入力された信号の論理積をとる。 The AND gate group 710 takes a logical product of the input signal. 図8にANDゲート群710の内部構成を示す。 It shows the internal structure of the AND gate group 710 in FIG. 8. ANDゲート群710はANDゲート801〜 AND gate group 710 AND gate 801
803と、ANDゲート804〜816と、あらかじめホスト計算機またはSVP140によりルーティング順序を示すビットを設定するレジスタ800で構成される。 And 803, an AND gate 804 to 816, and a register 800 for setting a bit indicating routing order in advance by the host computer or SVP 140. レジスタ800には、ルーティング順序がX→Yの場合は1を、逆にY→Xの場合は0をセットする。 The register 800, a 1 if the routing order is X → Y, in the case of Y → X conversely set to 0..

【0025】ANDゲート801〜803は、ブロードキャストメッセージ中の転送制御情報BCビットが1、 The AND gates 801 to 803, the transfer control information BC bits in the broadcast message is 1,
SBビットが0であるとき、即ちブロードキャストメッセージをシリアライズネットワークから放送する場合に1となる。 When SB bit is 0, that is, 1 in the case of broadcasting a broadcast message from the serialization network. ANDゲート804〜816は、レジスタ8 AND gate 804 to 816, the register 8
00と、信号614Sにより、どの出力信号を1にするかを決定する。 00, the signal 614S, which output signal to determine whether to 1.

【0026】PE及びXBからメッセージが転送された場合、本実施例の経路指示回路600は次のように動作する。 [0026] If the message from the PE and XB is transferred, the routing circuit 600 of this embodiment operates as follows. (1)故障がない場合 ・1対1転送 PEでは、転送制御情報BCおよびSBはいずれも0になっている。 (1) failure in the case, one-to-one transfer PE no, the transfer control information BC and SB are set to 0 either. 選択回路701により、メッセージ中の受信PE番号をアドレスデコーダ704でデコードして送信先を決定し、ORゲート群711中のORゲート71 The selection circuit 701, the transmission destination determined by decoding the received PE number in the message at the address decoder 704, an OR gate 71 in the OR gate group 711
5、718、721のいずれかに信号1を出力する。 And it outputs the signal to any of 5,718,721. 他のアドレスデコーダ705、706も同様に動作する。 Other address decoders 705 and 706 operate similarly. ・ブロードキャスト PEでは、転送制御情報BCおよびSBが1になっている。 · In broadcast PE, transfer control information BC and SB are set to 1. 各EX内の経路指示回路において a)SB=1の場合:選択回路701により、レジスタ613(図6参照)に保持されているシリアライズネットワーク番号をアドレスデコーダ704でデコードして送信先を決定し、ORゲート群711中のORゲート7 Route when the instruction circuit a) of SB = 1 in each EX: by the selection circuit 701, a register 613 (decoded to determine the destination by serializing network number address decoder 704 which is held in FIG. 6), OR gate 7 in OR gate group 711
15、718、721のいずれかに信号1を出力する。 And it outputs the signal to any of 15,718,721.
他のアドレスデコーダ705、706も同様に動作する。 Other address decoders 705 and 706 operate similarly. b)SB=0の場合:PEからメッセージが転送された場合、選択回路701によりメッセージ中の受信PE番号をアドレスデコーダ704でデコードして送信先を決定し、ORゲート群711中のORゲート715に信号1を出力する。 b) If the SB = 0: If the message from the PE has been transferred, the destination determined by decoding the received PE number in the message by the selection circuit 701 in the address decoder 704, an OR gate in the OR gate group 711 715 and it outputs a signal 1 in. X系XBからメッセージが転送された場合、ORゲート群711中のORゲート719および7 If a message is transferred from the X system XB, OR gate 719 and 7 in OR gate group 711
22に信号1を出力する。 22 and outputs a signal 1 on. Y系XBからメッセージが転送された場合、ORゲート群711中のORゲート72 If a message is transferred from the Y-XB, OR gate 72 in the OR gate group 711
3に信号1を出力する。 And it outputs a signal 1 to 3.

【0027】(2)故障がある場合 ・1対1転送 PEでは、転送制御情報BCビットおよびSBビットはいずれも0になっている。 [0027] (2) failure in the is case-1-one transfer PE, is 0 both transfer control information BC bits and SB bits. そのメッセージを転送するE E to forward the message
XにXBの故障情報が設定されている場合には、レジスタ615の値により、迂回指示回路616(図6参照) If the failure information XB is set to X, the value of the register 615, bypassing instruction circuit 616 (see FIG. 6)
において、SBビットを0から1に付けかえる。 In, replace the SB bits from 0 to 1. a)SB=1の場合:選択回路701により、レジスタ613(図6)に保持されているシリアライズネットワーク番号をアドレスデコーダ704でデコードして送信先を決定し、ORゲート群711中のORゲート71 a) For SB = 1: by the selection circuit 701, a register 613 (to decode the destination determined by the address decoder 704 serialization network number held in FIG 6), the OR gate 71 in the OR gate group 711
5、718、721のいずれかに信号1を出力する。 And it outputs the signal to any of 5,718,721. 他のアドレスデコーダ705、706も同様に動作する。 Other address decoders 705 and 706 operate similarly. b)SB=0の場合:選択回路701により、メッセージ中の受信PE番号をアドレスデコーダ704でデコードして送信先を決定し、ORゲート群711中のORゲート715、718、721のいずれかに信号1を出力する。 For b) SB = 0: by the selection circuit 701, the reception PE number in the message a destination determined by decoding the address decoder 704, to one of the OR gates 715,718,721 in OR gate group 711 and it outputs a signal 1. 他のアドレスデコーダ705、706も同様に動作する。 Other address decoders 705 and 706 operate similarly. ・ブロードキャスト 故障がない場合と同様に動作する。 Broadcast the failure to operate as if no.

【0028】図9にX方向クロスバスイッチXi―XB [0028] FIG. 9 X direction crossbar switch Xi-XB
(i=0、1、2または3)の構成を示す。 It shows the structure of (i = 0, 1, 2 or 3). Y方向クロスバスイッチも同様である。 Y direction crossbar switch are similar. クロスバスイッチXi―X Crossbar switch Xi-X
Bは、経路指示回路900と、迂回指示回路905と、 B includes a routing circuit 900, a bypass instruction circuit 905,
経路情報変更回路906〜909と、スイッチ901〜 And route information changing circuit 906 to 909, a switch 901 to
904で構成される。 Consisting of 904. 本実施例では、迂回指示回路と経路情報変更回路を有することが新規である。 In this embodiment, it is novel with bypass instruction circuit and the route information changing circuit. 経路指示回路900は、入力されたメッセージをどのスイッチから転送するかを決定する。 Routing circuitry 900 determines whether to transfer from any switch input message. スイッチ901〜904は、4 Switch 901 to 904, 4
つの入力ポートのうちの1つを選択する。 One of selecting one of the input port. 図の入出力信号EX0〜EX3は、そのXBに接続されたEXi0〜 Input and output signals EX0~EX3 figures, which are connected to the XB EXi0~
EXi3からの信号を示す。 It shows a signal from the EXi3. 例えば、X0―XBの場合、入出力信号EX0〜EX3はEX00〜EX03に置き換えられる。 For example, in the case of X0-XB, input and output signals EX0~EX3 are replaced by EX00~EX03. また、Y0―XBの場合、入出力信号EX0〜EX3はEX00〜EX30に置き換えられる。 Also, if the Y0-XB, input and output signals EX0~EX3 are replaced by EX00~EX30. XBはクロスバスイッチであるため、入力EX0〜 Since XB is a crossbar switch, input EX0~
EX3のいずれもが、そのままスイッチ901〜904 None of the EX3 is, as it is a switch 901 to 904
に接続され、いずれかの入力ポートから入力されたメッセージはそのままスイッチ901〜904に転送される。 It is connected to, any of the message input from the input port is directly transferred to the switch 901 to 904.

【0029】迂回指示回路905は、経路指示回路90 The detour instruction circuit 905, routing circuit 90
0からの信号S0、S1、S2、S3と、ホスト計算機およびSVP140からの信号により、故障したEXには信号を出力せずに、となりのEXに接続するポートに信号を出力する。 A signal S0, S1, S2, S3 from 0, the signal from the host computer and SVP 140, the failed EX without outputting the signal, and outputs the signal to the port connected to the EX next. 経路情報変更回路906は、迂回指示回路905からの信号により、メッセージ中の転送制御情報SBビットを付けかえる。 Route information changing circuit 906, the signal from the bypass instruction circuit 905, replace the transfer control information SB bits in the message. 経路情報変更回路907 Route information changing circuit 907
〜909も経路情報変更回路906と同様な構成である。 ~909 also the same configuration as the route information changing circuit 906. 図10に迂回指示回路905の構成を示す。 Figure 10 shows the construction of a bypass instruction circuit 905. 迂回指示回路905は、レジスタ1000と、ANDゲート1 Bypass instruction circuit 905 includes a register 1000, the AND gate 1
001〜1004、1009〜1012と、ORゲート1005〜1008で構成される。 And 001~1004,1009~1012, composed of OR gates 1005-1008. レジスタ1000には、ホスト計算機およびSVP140により、そのXB The register 1000, by the host computer and SVP 140, the XB
に接続しているEXの故障情報があらかじめセットされる。 Failure information of EX you are connected is set in advance in the. 例えば、そのXBの0番目の出力ポートに接続するEXが故障している場合、レジスタ1000には100 For example, if the EX connecting to 0-th output port of the XB is faulty, the register 1000 100
0がセットされる。 0 is set. ANDゲート1001〜1004はレジスタ1000内の出力したいポートに該当するビットが1になっている場合(故障EXがある)に出力が1 Output when AND gate 1001-1004 that bit corresponding to the port to be output in the register 1000 is set to 1 (there is a fault EX) 1
になり、となりのポートに出力する。 Now, and outputs it to the port of the next. 例えば、S0からの出力信号が1である場合に、ポート0に接続するEX For example, when the output signal from S0 is 1, EX that connects to port 0
が故障していると、レジスタ1000の1ビット目に1 If There has failed, 1 to 1 bit of the register 1000
がたっているため、ANDゲート1001の出力が1になり、その結果、ORゲート1006の出力が1となり、S1の出力が1になる。 Since is standing, the output of the AND gate 1001 becomes 1, so that the output becomes 1 of OR gate 1006, the output of S1 is 1. 本実施例では、迂回先をとなりのポートとしたが、故障箇所を1箇所に制限すれば、いずれのポートを迂回先としてもよい。 In the present embodiment, the detour destination and the port next, if limiting the fault location in one place, one of the ports may be detour.

【0030】図11に経路指示回路900の詳細を示す。 [0030] showing the details of the routing circuit 900 in FIG. 11. 経路指示回路900はレジスタ群1100と選択回路1101〜1104と、アドレスデコーダ1105〜 Routing circuit 900 and the register group 1100 and the selection circuit 1101 to 1104, an address decoder 1105~
1108と、ブロードキャスト逐次回路1180と、アンドゲート1121〜1128と、プライオリティ回路1109〜1112と、ORゲート群1114で構成される。 And 1108, a broadcast sequential circuit 1180, an AND gate 1121 to 1128, the priority circuit 1109-1112, and an OR gate group 1114. レジスタ群1100は、レジスタ1115と、レジスタ1116〜1119で構成される。 Registers 1100 includes a register 1115, and a register 1116-1119. レジスタ11 Register 11
15には、そのXBがシリアライズネットワークである場合に、ホスト計算機およびSVPの信号141により、あらかじめ1がセットされる。 The 15, the XB is when it is serialized network, the signal 141 of the host computer and SVP, is preliminarily 1 set. また、レジスタ11 In addition, register 11
16〜1119には、ホスト計算機およびSVP140 The 16-1119 host computer and SVP140
により、あらかじめポート対応にシリアライズネットワーク番号ijがセットされる。 By, serialized network number ij is set in advance in the port correspondence. 例えば、本実施例では、 For example, in this embodiment,
シリアライズネットワークがXi−XB(i=3)である場合、レジスタ1116には30、レジスタ1117 If serialization network is Xi-XB (i = 3), the register 1116 30, register 1117
には31、レジスタ1118には32、レジスタ111 31, the the register 1118 32, register 111
9には33がセットされる。 33 is set to 9. 選択回路1101〜110 Selection circuit 1101-110
4は、メッセージ中の転送制御情報SBビットが1(入力メッセージがシリアライズネットワークに向かうブロードキャスト、あるいは1対1転送の迂回動作)である場合には、シリアライズネットワークの経路情報を選択し、通常の1対1転送である場合にはメッセージ中の受信PE番号を選択する。 4, when the transfer control information SB bits in the message is 1 (broadcast input message is directed to serialize network or one-to-one bypass operation of the transfer) selects the route information of serialization network, usually 1 If a to-one transfer selects the received PE number in the message. アドレスデコータ1105〜1 Address de coater 1105-1
108は選択回路1101〜1104により選択されたメッセージの経路情報をデコードし、メッセージの送信先を決定する。 108 decodes the route information selected by the selection circuit 1101 to 1104 message, determines a destination of the message.

【0031】ブロードキャスト逐次回路1180は入力された4つの信号21i、22i、23i、24iのうちいずれか一つを選択し、信号21o、22o、23 The broadcast successive circuit 1180 four signals 21i input, select 22i, 23i, any one of 24i, the signal 21o, 22o, 23
o、24oのいずれかに出力する。 o, and outputs it to one of the 24o. 図20にブロードキャスト逐次回路1180の構成を示す。 Figure 20 shows the configuration of a broadcast successive circuit 1180. 1180は、プライオリティ回路2001と、セレクタ2002〜20 1180, a priority circuit 2001, the selector 2002 to 20
05で構成される。 05 consists of. プライオリティ回路20001は、 Priority circuit 20001,
入力された4つの信号のうちのいずれか1つを選択し、 Select any one of the input four signal,
信号S0、S1、S2、S3のいずれか一つに出力する。 Signals S0, S1, S2, S3 and outputs to any one of. ここでは到着順にメッセージを選択する。 Here you select the message in order of arrival. 複数のブロードキャストメッセージが同時に転送された場合には、ブロードキャスト逐次回路1180により、メッセージを逐次にして転送する。 When a plurality of broadcast message is transferred at the same time, by broadcasting the sequential circuit 1180, successively in to forward the message. プライオリティ回路110 Priority circuit 110
9〜1112は、入力された4つのメッセージのうちのいずれか1つを選択し、信号S0、S1、S2、S3を出力する。 9-1112 selects one of the four message input, and outputs a signal S0, S1, S2, S3. ここでは、到着順にメッセージを選ぶ。 Here, select a message in the order of arrival. AN AN
Dゲート1121〜1124では、ブロードキャストメッセージ中の転送制御情報BCビットが1、SBビットが0であるとき、即ち、ブロードキャストメッセージをシリアライズネットワークからブロードキャストする場合のみ出力が1となる。 In D gates 1121 to 1124, when the transfer control information BC bit in a broadcast message 1, SB bit is 0, i.e., output only when broadcasting a broadcast message from the serialization network becomes 1. また、ANDゲート1125〜 In addition, AND gate 1125~
1128では、レジスタ1115の値が1の場合のみ、 In 1128, when the value of the register 1115 is 1 only,
出力が1となる。 Output is 1. ORゲート群1114は、ORゲート1129〜1144で構成される。 OR gate group 1114 is composed of OR gates 1129 to 1144. ORゲート群111 OR gate group 111
4は、アドレスデコーダの出力と、ANDゲート群の出力によりいずれかのORゲートの出力を1にする。 4, the output of the address decoder, the output of any of the OR gate the output of AND gate group to 1. 出力信号D00、D10、D20、D30はそれぞれEX Output signal D00, D10, D20, D30, respectively EX
0、EX1、EX2、EX3から入力されたメッセージをEX0へ送信することを示す。 0, EX1, EX2, a message input from EX3 indicates that transmission to EX0. 同時に、出力信号D0 At the same time, the output signal D0
1、D11、D21、D31はそれぞれEX0、EX 1, D11, D21, D31, respectively EX0, EX
1、EX2、EX3から入力されたメッセージをEX1 1, EX2, a message input from EX3 EX1
へ送信することを、出力信号D02、D12、D22、 Sending to an output signal D02, D12, D22,
D32はそれぞれEX0、EX1、EX2、EX3から入力されたメッセージをEX2へ送信することを、出力信号D03、D13、D23、D33はそれぞれEX D32 Each EX0, EX1, EX2, to be sent to EX2 the message input from EX3, the output signal D03, D13, D23, D33, respectively EX
0、EX1、EX2、EX3から入力されたメッセージをEX3へ送信することを示す。 0, EX1, EX2, a message input from EX3 indicates that transmission to EX3.

【0032】メッセージがEXから入力された場合、経路指示回路900は次のように動作をする。 [0032] When the message is inputted from the EX, the routing circuit 900 to operate as follows. (1)故障がない場合 ・1対1転送 PEでは、転送制御情報BCビットおよびSBビットはいずれも0になっている。 (1) the failure is not the case, one-to-one transfer PE, is 0 both transfer control information BC bits and SB bits. 選択回路1101により、メッセージ中の受信PE番号をアドレスデコーダ1104 The selection circuit 1101, the address decoder 1104 receiving PE number in the message
でデコードして送信先を決定し、ORゲート群1114 In determining the decoding to the destination, OR gate group 1114
中のORゲート1129、1133、1137、114 OR gate in 1129,1133,1137,114
1のいずれかに信号1を出力する。 And it outputs the signal to any one of the. 他のアドレスデコーダ1106〜1108も同様に動作する。 Other address decoders 1106-1108 also operate similarly.

【0033】・ブロードキャスト a)SB=1の場合:選択回路1101により、シリアライズネットワーク番号を選択し、それをアドレスデコーダ1105でデコードして送信先を決定し、ORゲート1129、1133、1137、1141のいずれかに信号1を出力する。 The broadcast a) For SB = 1: by the selection circuit 1101 selects a serialized network number, the destination determining which was decoded by the address decoder 1105, the OR gate 1129,1133,1137,1141 and it outputs a signal 1 in either. このとき、ANDゲート群の出力は0である。 At this time, the output of the AND gate group is 0. また、他のアドレスデコーダ1106〜1 In addition, other address decoder 1106-1
108も同様に動作する。 108 operate similarly. b)SB=0かつレジスタ1115の値が1の場合:E b) If the value of SB = 0 and register 1115 is 1: E
X0からメッセージが転送された場合、ANDゲート1 If a message is transferred from X0, the AND gate 1
121の出力21iが1になり、ブロードキャスト逐次回路1180に転送される。 121 output 21i becomes 1, it is transferred to the broadcast successive circuit 1180. ブロードキャスト逐次回路1180では、プライオリティ回路2001において信号S0の出力が1になり、セレクタ2002から21o The broadcast sequential circuit 1180, the output of the signal S0 becomes 1 in the priority circuit 2001, 21o from the selector 2002
に1を出力する。 And it outputs a 1 in. ANDゲート1125の出力が1であるため、ORゲート1129、1133、1137、1 Since the output of the AND gate 1125 is 1, OR gate 1129,1133,1137,1
141のすべてに信号1を出力する。 And it outputs a signal 1 in every 141. つまり、EX0から転送されたブロードキャストメッセージはEX0、E That is, broadcast messages forwarded from EX0 is EX0, E
X1、EX2、EX3に転送する。 X1, EX2, and transfers it to the EX3. EX0以外からメッセージが転送された場合も同様に動作する。 Message from other EX0 operates similarly when it is transferred. c)SB=0かつレジスタ1115の値が0の場合:E c) If the value of SB = 0 and register 1115 is 0: E
X0からメッセージが転送された場合、ANDゲート1 If a message is transferred from X0, the AND gate 1
121の出力21iが1になり、ブロードキャスト逐次回路1180に転送される。 121 output 21i becomes 1, it is transferred to the broadcast successive circuit 1180. ブロードキャスト逐次回路1180では、プライオリティ回路2001において信号S0の出力が1になり、セレクタ2002から21o The broadcast sequential circuit 1180, the output of the signal S0 becomes 1 in the priority circuit 2001, 21o from the selector 2002
に1を出力する。 And it outputs a 1 in. ANDゲート1125の出力は0である。 The output of the AND gate 1125 is zero. ORゲート1133、1137、1141に信号1 Signal to the OR gate 1133,1137,1141 1
を出力する。 To output. ORゲート1129には出力されない。 Not output to the OR gate 1129.

【0034】(2)故障がある場合 ・1対1転送 a)SB=1の場合:選択回路1101により、レジスタ1116に保持されているシリアライズネットワーク番号をアドレスデコーダ1105でデコードして送信先を決定し、ORゲート群1114中のORゲート112 [0034] (2) When failure is when-1-one transfer a) SB = 1: by the selection circuit 1101, determines the destination decodes the serialized network number held in the register 1116 at the address decoder 1105 and, an OR gate 112 in the OR gate group 1114
9、1133、1137、1141のいずれかに信号1 Signal to any one of the 9,1133,1137,1141 1
を出力する。 To output. このとき、ANDゲート1121〜112 At this time, AND gate 1121-112
8の出力は0である。 The output of the 8 is 0. また、他のアドレスデコーダ11 In addition, another of the address decoder 11
06〜1108も同様に動作する。 06-1108 also operates in a similar manner.

【0035】b)SB=0の場合:選択回路1101により、メッセージ中の受信PE番号をアドレスデコーダ1105でデコードして送信先を決定し、ORゲート群1114中のORゲート1129、1133、113 [0035] b) For SB = 0: by the selection circuit 1101, it decodes the received PE number in the message at the address decoder 1105 and the destination determined, OR gate in OR gate group 1114 1129,1133,113
7、1141のいずれかに信号1を出力する。 And it outputs the signal to any of 7,1141. このとき、ANDゲート1121〜1128の出力は0である。 At this time, the output of the AND gate 1121 to 1128 is 0. また、他のアドレスデコーダ1106〜1108も同様に動作する。 Also, other address decoders 1106 to 1108 operate similarly. ・ブロードキャスト 故障のない場合のブロードキャストと同様に動作する。 It operates similarly to broadcast in the absence of broadcast failure.

【0036】次に、本発明における並列計算機のメッセージ転送について説明する。 [0036] Next, a description will be given message transfer parallel computer of the present invention. まず、ネットワークが正常に動作している場合について説明する。 First, a case will be described in which the network is operating normally. (1)ブロードキャストメッセージの転送 図12は、PE01からブロードキャストが発生した場合のメッセージの流れを示す。 (1) the broadcast message transfer Figure 12 shows the flow of messages when the broadcast is generated from PE01. ここで、シリアライズネットワークをXB135(X3−XB)とし、XB13 Here, the serialization network and XB135 (X3-XB), XB13
5内のレジスタ1115に1をセットする。 1 is set in the register 1115 in 5. ここでは、 here,
シリアライズネットワークがXB135であるため、E For serialization network is XB135, E
X内のシリアライズネットワーク番号を保持するレジスタ613にはPE番号のX座標を3にした値をセットする。 The register 613 which holds the serialization network number in the X set the value to 3 the X coordinate of the PE number. 例えば、EX00内のレジスタには30を、EX2 For example, a 30 to register in the EX00, EX2
0内のレジスタには30を、EX01内のレジスタには31をセットする。 30 to register in the 0, sets 31 in a register in the EX01. シリアライズネットワーク内の各ポ−ト対応にあるシリアライズネットワーク番号を保持するレジスタ1116〜1119には、あらかじめそのポ−トに接続するEX番号(30、31、32、33)をセットする。 Each port in the serialized network - the register 1116-1119 for holding serialization network number in the bets corresponding advance its port - sets the EX number (30, 31, 32, 33) connected to and. また、シリアライズネットワーク以外のX In addition, other than serialized network X
B内の各ポ−ト対応にあるレジスタ1116〜1119 Each port in the B - DOO corresponding to a register 1116-1119
にはXBに接続するEX内のレジスタ613に保持した値をセットする。 It sets the value held in the register 613 in the EX to be connected to XB to. また、ネットワークは正常であるため、故障情報レジスタ615、および故障情報レジスタ1000の値は0である。 Further, since the network is normal, the value of the failure information register 615 and the failure information register 1000, is zero.

【0037】同じジョブ内の処理を分割して割り当てられた各プロセッサは、EXおよびXBを介して、実行に必要なメッセージを相互に転送しあい、それぞれ独立にプログラムを実行する。 [0037] Each processor assigned by dividing the process in the same job, via the EX and XB, mutually transfer messages required to run each other, to run the program independently. メッセージは送信元プロセッサPE01によって、図5に示すフォーマットに従って組み立てられる。 Message by the source processor PE01, assembled according to the format shown in FIG. メッセージの組み立ては、プログラムによって行なわれても良いし、専用に設けられたハードウェアにより行なわれても構わない。 Assembly of the message may be performed by a program, but may be performed by hardware provided on only. このとき、ブロードキャストメッセージであるため、メッセージの転送制御情報BCビットは1、SBも1である。 In this case, since a broadcast message, transfer control information BC bits of message 1, SB is also 1.

【0038】図12において、送信元プロセッサPE0 [0038] In FIG. 12, the source processor PE0
1で構成されたブロードキャストメッセージは、まずE 1 broadcast message constituted by the first E
X01に転送される。 X01 is transferred to. EX01内部の動作を図6、図7 Figure 6 EX01 internal operation, FIG. 7
および図8を用いて説明する。 And it will be described with reference to FIG. 一致判定回路611では、ホスト計算機およびSVP140によりあらかじめセットしてある自PE番号01とシリアライズネットワーク番号31を比較して、比較結果が一致しないため、 The match determining circuit 611, since by comparing the self PE number 01 and serialization network number 31 that is set in advance by the host computer and SVP 140, the comparison result does not match,
信号614Sの出力が0になっている。 The output of the signal 614S is set to 0. まず、メッセージの転送制御情報SBビットが迂回指示回路610に転送される。 First, the transfer control information SB bit of the message is transferred to bypass instruction circuit 610. 迂回指示回路610では、ネットワークが正常であるため、SBビットは変更されない。 The bypass instruction circuit 610, since the network is normal, SB bits is not changed. 次にメッセージは経路情報変更回路603に転送される。 Then the message is forwarded to the route information changing circuit 603. 経路情報変更回路603では、信号614Sの出力が0、SBビットが1であるためANDゲート623の出力が1になり、SBビットは変更されずに入力バッファ606に保持される。 In route information changing circuit 603, the output of AND gate 623 for output of the signal 614S is 0, SB bit is 1 becomes 1, SB bit is held in the input buffer 606 without being changed. このとき、BC=1、SB=1のままである。 In this case, remains at BC = 1, SB = 1. 次に、経路指示回路600内部の動作を説明する。 Next, a routing circuit 600 internal operation.
まず、選択回路701では、メッセージの転送制御情報BC=1、SB=1であるため、信号613Sが選択され、シリアライズネットワーク番号31がアドレスデコーダ704でデコードされ、ORゲート群711に1が出力される。 First, the selection circuit 701, since a transfer control information BC = 1, SB = 1 message, the signal 613S is selected, serialized network number 31 is decoded by the address decoder 704, 1 is output to the OR gate group 711 that. ANDゲート群710では、BC=SB= The AND gate group 710, BC = SB =
1であるため、図8に示すようにANDゲート801の出力は0である。 Since a 1, the output of AND gate 801 as shown in FIG. 8 is 0. よって、アドレスデコーダの出力結果がORゲート群711に反映される。 Accordingly, the output result of the address decoder is reflected to the OR gate group 711. デコーダの出力信号によりORゲート718の出力が1になり、プライオリティ回路708でSYに1が出力される。 The output of OR gate 718 by the output signal of the decoder becomes 1, 1 is output to SY in the priority circuit 708. 図6では信号SYが1になったのをうけて、セレクタ618でブロードキャストメッセージが選択され、XB137に転送される。 In response to Figure 6 the signal SY of becomes 1, the broadcast message is selected by the selector 618 and transferred to the XB137. 以上のようにして、EX01から出力されたメッセージはXB137(Y1−XB)に転送される(図12参照)。 As described above, the message output from the EX01 is transferred to XB137 (Y1-XB) (see FIG. 12).

【0039】次にXB137内の動作を図9、図10および図11を用いて説明する。 [0039] Next Figure 9 the operation of the XB137, will be described with reference to FIGS. 10 and 11. 経路指示回路900では、BC=SB=1であるため、選択回路1101によりシリアライズネットワーク番号が選択され、アドレスデコーダ1105でデコードされ、ORゲート群111 The routing circuit 900, since it is BC = SB = 1, serialization network number is selected by the selection circuit 1101 is decoded by the address decoder 1105, OR gate group 111
4のうちのORゲート1141の出力が1になり、プライオリティ回路1112から信号線S3に出力される。 The output of the OR gate 1141 of 4 becomes 1, output from the priority circuit 1112 to the signal line S3.
ANDゲート1121〜1128の出力は0のままである。 The output of the AND gate 1121 to 1128 remains at 0. S3から出力された信号は迂回指示回路905に転送される。 The signal output to S3 is transferred to bypass instruction circuit 905. 迂回指示回路905では図10に示すようにレジスタ1000には故障情報がセットされていないため、ANDゲート1012の出力が1になり、迂回は行なわない。 Since the failure information to the register 1000 as shown in FIG. 10 in the bypass instruction circuit 905 is not set, the output of the AND gate 1012 becomes 1, bypass is not performed. ブロードキャストメッセージは、迂回指示回路905から出力された信号S3によりスイッチ904 Broadcast message, the switch 904 by a signal S3 output from the bypass instruction circuit 905
でEX31に転送される。 In are transferred to the EX31. 経路情報変更回路903では故障がないため、SBビットの変更はない。 Since there is no failure in the route information changing circuit 903 changes the SB bits are not.

【0040】次にEX31内部の動作を図6、図7および図8を用いて説明する。 [0040] Next Fig internal operations EX31, will be described with reference to FIGS. 一致判定回路611では、自PE番号31とシリアライズネットワーク番号31が一致しているため、信号614Sの出力が1になっている。 The match determining circuit 611, since the self PE number 31 and serialization network number 31 match, the output of the signal 614S is set to 1. まず、メッセージの転送制御情報が経路情報変更回路602に転送される。 First, the transfer control information message is forwarded to the route information changing circuit 602. 経路情報変更回路602では、 In route information changing circuit 602,
信号614Sの出力が1、転送制御情報SBビットが1 The output of the signal 614S is 1, the transfer control information SB bits 1
であるためANDゲート623の出力が0になり、SB The output of the AND gate 623 is set to 0 because it is, SB
ビットは1から0に変更されメッセージが入力バッファ605に保持される。 Bit message is changed from 1 to 0 is held in the input buffer 605. このとき、BC=1、SB=0である。 At this time, it is BC = 1, SB = 0. 次に、経路指示回路600内部の動作を説明する。 Next, a routing circuit 600 internal operation. メッセージの転送制御情報BC=1、SB=0であるため、図8に示すANDゲート群710のうちのAN Since a transfer control information BC = 1, SB = 0 message, AN of the AND gate group 710 shown in FIG. 8
Dゲート803およびANDゲート807の出力が1になり、ORゲート717の出力が1になる。 The output of the D gate 803 and AND gate 807 becomes 1, the output of OR gate 717 is 1. その結果、 as a result,
プライオリティ回路707からSXに1が出力される。 1 is output from the priority circuit 707 in SX.
図6では信号SXが1になったのをうけて、セレクタ6 6 the signal SX is subjected to became 1, the selector 6
17でブロードキャストメッセージが選択され、XB1 17 broadcast messages is selected by, XBl
35に転送される。 It is transferred to 35.

【0041】図12に示すように、EX31から出力されたメッセージはXB135に転送される。 As shown in FIG. 12, a message output from the EX31 is transferred to XB135. XB135 XB135
はシリアライズネットワークである。 It is a serialized network. XB135内部の動作を図9、図10及び図11を用いて説明する。 XB135 internal operations Figure 9, will be described with reference to FIGS. 図1 Figure 1
1の経路指示回路900では、BC=1、SB=0であるため、ANDゲート1122の出力が1になる。 In the first routing circuit 900, since it is BC = 1, SB = 0, the output of the AND gate 1122 becomes 1. また、XB135はシリアライズネットワークであるため、レジスタ1115には1がセットされており、AN Further, XB135 because a serialization network are 1 set in the register 1115, AN
Dゲート1126の出力も1になる。 The output of the D gate 1126 also becomes 1. その結果、ORゲート1130、1134、1138、1142の出力が1になり、S0、S1、S2、S3の出力が1となる。 As a result, the output of OR gate 1130,1134,1138,1142 becomes 1, the output of S0, S1, S2, S3 is 1.
経路指示回路900からの信号は迂回指示回路905に入力するが、故障情報が設定されていないため、変更なくスイッチ901〜904に出力される。 Although the signal from the routing circuit 900 is input to the bypass instruction circuit 905, since the failure information is not set, is outputted to the switch 901 to 904 unchanged. 経路情報変更回路では、転送制御情報の変更はない。 The path information changing circuit, there is no change in the transfer control information. このようにして、EX31から転送されたメッセージはすべてのスイッチからEXX30、EX31、EX32、EX33に転送され、ブロードキャストメッセージのシリアライズが可能になる。 In this way, it is transferred from all the switched messages transferred from EX31 to EXX30, EX31, EX32, EX33, allowing serialization broadcast message.

【0042】EX30、EX31、EX32、EX33 [0042] EX30, EX31, EX32, EX33
に入力されたメッセージの動作はすべて同じであるため、以降EX31に入力されたメッセージについて説明する。 Since all The operation of the message input is the same, a description will be given message input after EX31. EX31内部の動作を図6、図7および図8を用いて説明する。 EX31 internal operations FIG. 6 will be described with reference to FIGS. EX31に転送されたメッセージは経路情報変更回路601に転送される。 Message forwarded to EX31 are transferred to the routing information changing circuit 601. 経路情報変更回路6 Route information changing circuit 6
01では、SBビットが0であるため、SBビットを変更せずに入力バッファ604に保持する。 In 01, since SB bit is 0, held in the input buffer 604 without changing the SB bits. 図7に示す経路指示回路600では、BC=1、SB=0であるため、ANDゲート群710のうちのANDゲート80 The routing circuit 600 shown in FIG. 7, since it is BC = 1, SB = 0, AND gate 80 of the AND gate group 710
2、809および813の出力が1になり(図8参照)、ORゲート719およびOR722の出力が1になる。 The output of 2,809 and 813 becomes 1 (see FIG. 8), the output of OR gate 719 and OR722 is 1. その結果、SYおよびSPに1が出力される。 As a result, 1 is output to SY and SP. 図6のセレクタ618および619でブロードキャストメッセージが選択され、XB137およびPE31に転送される。 Broadcast message is selected by the selector 618 and 619 of FIG. 6, is transferred to the XB137 and PE 31.

【0043】図12に示すように、EX31から転送されたメッセージはXB137に転送される。 As shown in FIG. 12, a message transferred from the EX31 is transferred to XB137. XB137 XB137
内の動作を図9、図10及び図11を用いて説明する。 The operation of the inner 9 will be described with reference to FIGS.
メッセージはまず経路指示回路900に転送される。 Message is first transmitted to the routing circuit 900. 経路指示回路900(図11参照)では、BC=1、SB The routing circuit 900 (see FIG. 11), BC = 1, SB
=0であるため、ANDゲート1124の出力が1になる。 For = 0, the output of the AND gate 1124 becomes 1. ブロードキャスト逐次回路1180(図20)では24oへの経路が選択される。 Path to the broadcast successive circuit 1180 (FIG. 20) at 24o are selected. XB137はシリアライズネットワークではないため、レジスタ1115には0 For XB137 is not a serialized network, the register 1115 0
がセットされており、ANDゲート1128からは信号が出力されない。 There are set, no signal is output from the AND gate 1128. その結果、ORゲート1132、11 As a result, OR gate 1132,11
36、1140の出力が1になり、S0、S1、S2の出力が1となる。 The output of 36,1140 becomes 1, the output of S0, S1, S2 is 1. S3には出力しない。 Not output to the S3. ネットワークは正常であるため、迂回指示回路905において信号の変更はない。 Because the network is normal, there is no change of the signal in the bypass instruction circuit 905. EX31からのメッセージは図9のスイッチ901〜903からEX01、EX11、EX21に転送される。 Messages from EX31 is transferred from the switch 901 to 903 in FIG. 9 to EX01, EX11, EX21. EX31には転送しないことで、デッドロックを回避する。 By not transferred to the EX31, to avoid deadlock.

【0044】EX01、EX11、EX21の動作は同じであるため、ここではEX01内部の動作を図6、図7および図8を用いて説明する。 [0044] EX01, EX11, for operation of the EX21 is the same, will be described here with reference to FIG. 6, 7 and 8 the internal operation EX01. 図6において、一致判定回路611の出力614Sは0になっている。 6, the output 614S of match determining circuit 611 has become zero. Y−X Y-X
Bから入力されたメッセージは経路情報変更回路602 The messages input from B route information changing circuit 602
に転送される。 It is transferred to. SBビットは0であるから、SBビットの変更はなく、入力バッファ605に保持される。 Since SB bit is 0, changing the SB bits is not, is held in the input buffer 605. 図7 Figure 7
に示す経路指示回路600では、BC=1、SB=0であるため、図8中のANDゲート710内のANDゲート803および816の出力が1になり、図7のORゲート723の出力が1になる。 The routing circuit 600 shown in, for a BC = 1, SB = 0, the output of AND gate 803 and 816 in the AND gate 710 in FIG. 8 becomes 1, the output of OR gate 723 of Figure 7 is 1 become. その結果、SPに1が出力される。 As a result, 1 is output to the SP. 図6では、セレクタ619においてブロードキャストメッセージが選択され、PE01に転送される。 In Figure 6, the broadcast message is selected by the selector 619 and transferred to the PE01.

【0045】以上をまとめると、PE01からのブロードキャストは、PE01→EX01→Y1−XB→EX [0045] In summary, broadcast from the PE01 is, PE01 → EX01 → Y1-XB → EX
31→X3−XB→EX3i(i=0、1、2および3)→Yi−XB、PE3i(i=0、1、2および3)→EXi0(i=0、1および2)→PEij(i 31 → X3-XB → EX3i (i = 0,1,2 and 3) → Yi-XB, PE3i (i = 0,1,2 and 3) → EXi0 (i = 0,1 and 2) → PEij (i
=0、1および2、j=0、1、2および3)のように転送される。 = 0, 1 and 2, j = 0, 1, 2 and 3) is transferred as.

【0046】(2)1対1転送メッセージの場合 図7に示すEX内のアドレスデコーダ704〜706 [0046] (2) an address decoder in the EX shown if Figure 7 is a one-to-one transfer message 704-706
と、図11に示すXB内のアドレスデコーダ1105〜 When the address decoder in the XB shown in FIG. 11 1105~
1108により、メッセージ中の受信PE番号のPEへ選択的に転送される。 By 1108 it is selectively transferred to the PE of the receiving PE number in the message. ネットワーク中に故障がなく、かつブロードキャストメッセージでない場合にはメッセージの転送制御情報BCビット、SBビットとも0であり、経路情報変更回路、迂回指示回路および一致判定回路は動作しない。 No failure in the network, and if not the broadcast message is 0 with the transfer control information BC bits, SB bits of the message, route information changing circuit, bypassing instruction circuit and the match determining circuit does not operate. そのため、公知例と同等の方法でメッセージを転送でき、ここでは説明を省略する。 Therefore, to the messages in a known example the same method, the description thereof is omitted here.

【0047】次にXBが故障している場合について説明する。 [0047] Next, description will be given of a case where XB is faulty.

【0048】(1)ブロードキャストメッセージの転送 図13は、PE21からブロードキャストが発生した場合のメッセージの流れを示している。 [0048] (1) Transfer 13 broadcast messages indicate the flow of messages when the broadcast is generated from PE21. ここで、故障XB Here, failure XB
はクロスバスイッチ134(X2−XB)であり、各E Is a crossbar switch 134 (X2-XB), the E
X内の故障XB情報保持レジスタ615に故障XB情報をセットする。 It sets fault XB information to the failure XB information holding register 615 in the X. 例えば、故障XBに接続するEX20〜 For example, EX20~ to connect to the failure XB
EX23の故障XB情報保持レジスタには01をセットし、その他のEX内の故障XB情報保持レジスタには、 Set the 01 to the failure XB information holding register of the EX23, the failure XB information holding register in the other EX,
00をセットする。 00 to set. また、故障XBはX系XBであるため、ルーティング順序はX→Yとし、図8中のレジスタ800にはあらかじめ1をセットする。 Further, the failure XB is because it is X-system XB, routing order and X → Y, is set in advance 1 in the register 800 in FIG. 本実施例では、 In this embodiment,
システム中の部分ネットワークの故障を1箇所に限定しているため、EXに故障はなく、各XB内の故障EX情報保持レジスタ1000の値は0である。 Due to the limited fault partial networks in the system in one place, failure EX is not, the value of the failure EX information holding register 1000 in each XB is 0. シリアライズネットワークは故障XBと同次元方向のXBであればいずれでもよいが、ここでは、XB135(X3−XB) Serialization network may be either as long as XB fault XB same dimension direction, here, XB135 (X3-XB)
とし、XB135内部のレジスタ1115に1をセットする。 And then, set to 1 in an internal register 1115 XB135. EX内部のレジスタ613、XB内部のレジスタ1115〜1119にセットする値は図12と同じである。 The value to be set in EX internal register 613, XB internal registers 1115-1119 are the same as FIG. 12. 本発明では、XBが故障している場合にはシリアライズネットワークを故障XBと同次元にあるXBのうちの一つに設定することが特徴である。 In the present invention, when XB is defective is characterized by the setting to one of XB in the serialized network failure XB and same dimension. 図13において、 13,
プロセッサの動作は故障のない場合のブロードキャストの場合と同様である。 Operation of the processor is the same as in the broadcast of the absence of failure. メッセージは送信元プロセッサP The message is the source processor P
E21によって、図5に示すフォーマットに従って組み立てられる。 By E21, assembled according to the format shown in FIG. このとき、ブロードキャストメッセージであるため、転送制御情報BCビットおよびSBビットは1である。 In this case, since a broadcast message, transfer control information BC bits and SB bits is 1. 図13において、送信元プロセッサPE21 13, the source processor PE21
で構成されたブロードキャストメッセージは、以下のように転送される。 Broadcast message composed in is transferred as follows. PE21→EX21→Y1−XB→EX31→X3−X PE21 → EX21 → Y1-XB → EX31 → X3-X
B→EX3i(i=0、1、2および3)→Yi−X B → EX3i (i = 0,1,2 and 3) → Yi-X
B、PE3i(i=0、1、2および3)→EXi0 B, PE3i (i = 0,1,2 and 3) → EXi0
(i=0、1、2)→PEij(i=0、1および2、 (I = 0,1,2) → PEij (i = 0,1 and 2,
j=0、1、2および3) シリアライズネットワークを故障XBと同次元にあるX j = 0, 1, 2 and 3) X in a serialized network failure XB same dimensions
Bのうちの一つに設定することで、ブロードキャストメッセージを転送する場合の各EX及びXBの動作は、故障のない場合のブロードキャストと同じになる。 By setting to one of B, the operation of each EX and XB of transferring the broadcast message is the same as broadcast in the absence of failures. よって、ここでは説明を省略する。 Therefore, a description thereof will be omitted.

【0049】(2)1対1メッセージ転送 図14は、PE21からPE23に1対1転送が発生した場合のメッセージの流れを示している。 [0049] (2) one-to-one message transfer Figure 14 shows the flow of messages when a one-to-one transfer occurs from PE21 to PE23. ここで、故障XBはXB134(X2−XB)であり、シリアライズネットワークをXB135(X3−XB)とする。 Here, the failure XB is XB134 (X2-XB), serialization network and XB135 (X3-XB). X
B、EX内の各レジスタにあらかじめセットする値は図13と同様である。 B, the value to be set in advance to each register in the EX is similar to FIG 13. 図14において、プロセッサの動作はブロードキャストの場合と同様である。 14, operation of the processor is the same as in the broadcast. メッセージは送信元プロセッサPE21によって、図5に示すフォーマットに従って組み立てられる。 Message by the source processor PE21, assembled according to the format shown in FIG. このとき、1対1転送のメッセージであるため、転送制御情報BCビットおよびSBビットはそれぞれ0である。 At this time, since the message of the one-to-one transfer, the transfer control information BC bits and SB bits are 0, respectively. 図14において、送信元プロセッサPE21で構成された1対1転送のメッセージは、まず、EX21に転送される。 14, one-to-one transfer of a message configured with the source processor PE21 is first transferred to EX21. EX21内部の動作を図6、図7および図8を用いて説明する。 EX21 internal operations FIG. 6 will be described with reference to FIGS. EX EX
21では、シリアライズネットワーク番号が一致しないため、一致判定回路611の出力614Sは0になっている。 In 21, since the serialization network numbers do not match, the output 614S of match determining circuit 611 has become zero. EX21に転送されたメッセージは迂回指示回路610に転送される。 Message forwarded to EX21 is transferred to bypass instruction circuit 610. 迂回指示回路610では、レジスタ615の値が01であるため、ORゲート616の出力が1になり、メッセージ中のSBビットが0から1に変更される。 The bypass instruction circuit 610, since the value of the register 615 is 01, the output of OR gate 616 becomes 1, SB bit in the message is changed from 0 to 1. この時、BC=0、SB=1になる。 At this time, the BC = 0, SB = 1. 本発明では、迂回指示回路のレジスタに1が設定されている場合に1対1転送メッセージ中の転送制御情報SBビットを付け換えることが特徴である。 In the present invention, it is characterized in that changing with the transfer control information SB bits in one-to-one transfer message if the register bypass instruction circuit 1 is set. 次に、メッセージは経路情報変更回路603に転送される。 Then, the message is forwarded to the route information changing circuit 603. 経路情報変更回路603では、信号614Sの出力が0であるためSB In route information changing circuit 603, the output of the signal 614S is 0 SB
ビットの変更はなく、メッセージは入力バッファ606 No change bit, the message input buffer 606
に保持される。 It is held in. この時、BC=0、SB=1である。 At this time, it is BC = 0, SB = 1. 経路指示回路600(図7参照)では、BC=0、SB= The routing circuit 600 (see FIG. 7), BC = 0, SB =
1であるため、信号613Sが選択され、シリアライズネットワーク番号31がアドレスデコーダ704でデコードされ、SYに1が出力される。 Since 1, the signal 613S is selected, serialized network number 31 is decoded by the address decoder 704, 1 is output to SY. 1対1転送メッセージの場合、BC=0であるため、ANDゲート群710 For one-to-one transfer message because it is BC = 0, the AND gate group 710
からの出力はない。 There is no output from. そして、図6のセレクタ619でメッセージが選択され、XB137(Y1−XB)に転送される。 Then, a message is selected by the selector 619 in FIG. 6, is transferred to XB137 (Y1-XB). つまり、EX21に接続するXB134が故障しているため、メッセージをXB134(X2−XB) That is, since the XB134 connecting to EX21 has failed, a message XB134 (X2-XB)
には転送せず、シリアライズネットワーク135に転送して迂回動作する。 Without transferring the bypasses it operates to transfer the serialized network 135.

【0050】図14に示すように、EX21から出力されたメッセージはXB137(Y1−XB)に転送される。 [0050] As shown in FIG. 14, a message output from the EX21 is transferred to XB137 (Y1-XB). XB137内の動作を図9、図10および図11を用いて説明する。 Figure 9 The operation of the XB137, will be described with reference to FIGS. 10 and 11. 図9に示す経路指示回路900では、 The routing circuit 900 shown in FIG. 9,
BC=0、SB=1であるため、シリアライズネットワーク番号31がアドレスデコーダでデコードされ、S3 Since BC = 0, a SB = 1, serialized network number 31 is decoded by the address decoder, S3
に1が出力される。 1 is output to. 図10の迂回指示回路905では、 The bypass instruction circuit 905 of FIG. 10,
接続するEXの故障情報であるレジスタ1000の値が0であるため、出力信号の変更はなくスイッチ904でEX31に転送される。 Since the value of the register 1000 is faulty information EX connecting is 0, is transferred by the switch 904 to EX31 no change of the output signal. 経路情報変更回路909では、 The route information changing circuit 909,
迂回指示回路905からの出力信号U3は0であるため、メッセージの転送制御情報SBビットの変更はない。 Since the output signal U3 of the bypass instruction circuit 905 is 0, changing the transfer control information SB bits of the message are not.

【0051】次にEX31内部の動作を図6を用いて説明する。 [0051] will be described with reference to FIG. 6 the internal operation EX31. 一致判定回路611では比較器614が一致を示しているためその出力614Sは1になっている。 Its output 614S for comparator 614 in coincidence determination circuit 611 indicates a match has become 1. メッセージはまず経路情報変更回路602に転送される。 Message is first transmitted to the routing information changing circuit 602.
経路情報変更回路602では、信号614Sの出力が1、SB=1であるためANDゲート623の出力が1 In route information changing circuit 602, the output of AND gate 623 for output of the signal 614S is 1, SB = 1 is 1
になり、SBビットを1から0に置き換えたメッセージが選択され、入力バッファ605に保持される。 Becomes the message by replacing the SB bits from 1 to 0 is selected and held in the input buffer 605. このとき、BC=0、SB=0となる。 In this case, the BC = 0, SB = 0. 本発明では、メッセージがシリアライズネットワークを通過する場合にメッセージ中の転送制御情報SBビットを付け換えることも特徴である。 In the present invention, it is also a feature To mount the transfer control information SB bits in the message if the message passes through serialization network. 経路指示回路600(図7参照)では、BC The routing circuit 600 (see FIG. 7), BC
=0、SB=0であるため、選択回路703において受信PE番号が選択され、アドレスデコーダ706でデコードされ、SXに1が出力される。 = 0, since SB = 0, is received PE number selected in the selection circuit 703, is decoded by the address decoder 706, 1 is output to the SX. BC=0であるため、ANDゲート群710からの出力はない。 Because it is BC = 0, there is no output from the AND gate group 710. そして、 And,
図6のセレクタ618でメッセージが選択され、XB1 Message is selected by the selector 618 in FIG. 6, XBl
35(X3−XB)に転送される。 It is transferred to 35 (X3-XB). このようにしてEX In this way, the EX
31から出力されたメッセージはXB135に転送される。 Message output from the 31 is transferred to the XB135.

【0052】XB135は、シリアライズネットワークである。 [0052] XB135 is a serialized network. XB135内の動作を図9、図10および図1 Figure 9 The operation of the XB135, 10 and 1
1を用いて説明する。 It will be described with reference to the 1. 図9においてメッセージはまず経路指示回路900に転送される。 9 message is first transmitted to the routing circuit 900. 経路指示回路(図11 Routing circuit (FIG. 11
参照)では、BC=0、SB=0であるため、選択回路1102において受信PE番号がアドレスデコーダ11 At reference), BC = 0, because it is SB = 0, the receiving PE number is the address decoder in the selection circuit 1102 11
06でデコードされ、S3に1が出力される。 06 is decoded by, 1 is output to S3. 出力信号は迂回指示回路905に転送される。 The output signal is transferred to bypass instruction circuit 905. 迂回指示回路90 Detour instruction circuit 90
5(図10参照)では、レジスタ1000の値が0であるため、出力信号の変更はなく、スイッチ904によりEX33に転送される。 In 5 (see FIG. 10), because the value of the register 1000 is 0, there is no change of the output signal, is transferred by the switch 904 to ex33. 経路情報変更回路909において、迂回指示回路905からの出力信号U3が0であるため、メッセージの転送制御情報の変更はない。 In the route information changing circuit 909, the output signal U3 of the bypass instruction circuit 905 is 0, there is no change in the transfer control information message.

【0053】次に、EX33に入力されたメッセージについて図6を用いて説明する。 Next, will be described with reference to FIG message input to ex33. 一致判定回路611では、比較結果が一致するため、信号614Sの出力は1 The match determining circuit 611, since the comparison results match, the output of the signal 614S is 1
になっている。 It has become. メッセージはまず、経路情報変更回路6 Messages Firstly, the path information changing circuit 6
01に転送される。 01 is transferred to. 経路情報変更回路601では、SB In route information changing circuit 601, SB
=0であるため、転送制御情報が変更されずに、入力バッファ604に保持される。 For = 0, the transfer control information unchanged and is held in the input buffer 604. 経路指示回路600(図7 Routing circuit 600 (FIG. 7
参照)では、BC=0、SB=0であるため、受信PE At reference), for a BC = 0, SB = 0, receives PE
番号がアドレスデコーダ705によりデコードされ、S Number is decoded by the address decoder 705, S
Yに1が出力される。 1 is output to the Y. そして、セレクタ618でメッセージが選択され、XB139(Y3−XB)に転送される。 Then, a message is selected by the selector 618 and transferred to the XB139 (Y3-XB).

【0054】図14に示すように、EX33から出力されたメッセージはXB139に転送される。 [0054] As shown in FIG. 14, a message output from the EX33 is transferred to XB139. XB139 XB139
内の動作を図9、図10および図11を用いて説明する。 The operation of the inner 9 will be described with reference to FIGS. 10 and 11. 図9に示すようにメッセージはまず経路指示回路9 Message, as shown in FIG. 9, first routing circuit 9
00に転送される。 00 is transferred to. 経路指示回路900(図11参照) Routing circuit 900 (see FIG. 11)
では、BC=0、SB=0であるため、受信PE番号がアドレスデコーダ1108でデコードされ、S2に1が出力される。 In, because it is BC = 0, SB = 0, the receiving PE number is decoded by the address decoder 1108, 1 is output to S2. 迂回指示回路905(図10参照)では、 The bypass instruction circuit 905 (see FIG. 10),
レジスタ1000の値が0であるため、出力信号の変更はなく、スイッチ903でEX23に転送される。 Since the value of the register 1000 is 0, there is no change of the output signal, is transferred by the switch 903 to EX23. 経路情報変更回路909では、迂回指示回路905からの出力信号U3が0であるため、メッセージの転送制御情報の変更はない。 In route information changing circuit 909, the output signal U3 of the bypass instruction circuit 905 is 0, there is no change in the transfer control information message.

【0055】次に、EX23に入力されたメッセージについて図6を用いて説明する。 Next, will be described with reference to FIG message input to EX23. 一致判定回路611では、比較結果が一致しないため、信号614Sの出力は0になっている。 The match determining circuit 611, since the comparison results do not match, the output of the signal 614S is set to 0. メッセージは、まず経路情報変更回路602に転送される。 Message is first transmitted to the routing information changing circuit 602. 経路情報変更回路602ではSB SB in the route information changing circuit 602
=0であるため、転送制御情報は変更されることなく、 For = 0, the transfer control information without being changed,
入力バッファ605に保持される。 It is held in the input buffer 605. 経路指示回路600 Routing circuit 600
(図7参照)では、BC=0、SB=0であるため、受信PE番号がアドレスデコーダ706でデコードされ、 (See FIG. 7), since it is BC = 0, SB = 0, the receiving PE number is decoded by the address decoder 706,
SPに1が出力される。 1 is output to the SP. メッセージは、セレクタ619 Message, the selector 619
で選択され、PE23に転送される。 In is selected and transferred to the PE23.

【0056】以上をまとめると、PE21からPE23 [0056] In summary, from PE21 PE23
への1対1転送は、 PE21→EX21→Y1−XB→EX31→X3−X One-to-one transfer to is, PE21 → EX21 → Y1-XB → EX31 → X3-X
B→EX33→Y3−XB→EX23→PE23 のように転送される。 It is transferred as B → EX33 → Y3-XB → EX23 → PE23. また、通常の1対1転送メッセージの場合、EX内のアドレスデコーダ704〜706 In addition, in the case of conventional one-to-one transfer message, the address in EX decoder 704-706
と、XB内のアドレスデコーダ1105〜1108ににより、メッセージ中の経路情報である受信PE番号のP If, by the address decoder 1105 to 1108 in XB, P of the receiving PE number is the path information in the message
Eへ選択的に転送される。 It is selectively transferred to the E. 本実施例では、XBが故障している場合に、故障XBに接続するPE間の1対1通信をシリアライズネットワークを経由して実現できる。 In this embodiment, XB is the case where a failure can be realized via serialization network a one-to-one communication between PE that connects to the failure XB. さらに、シリアライズネットワークでのみ迂回を許可することにより、ブロードキャストが同時に発生してもデッドロックが発生しない。 Furthermore, by allowing only diverted serialized network, broadcast deadlock does not occur and may occur simultaneously.

【0057】次に、EXが故障している場合について説明する。 Next, a description will be given of a case where EX has failed. (1)ブロードキャストメッセージの転送 図15は、PE21からブロードキャストが発生した場合のメッセージの流れを示している。 (1) Transfer Figure 15 broadcast messages indicate the flow of messages when the broadcast is generated from PE21. ここで、故障EX Here, failure EX
をEX01のみに限定し、各XB内の故障情報保持レジスタ1000に故障EX情報をセットする。 Was limited to EX01, it sets the failure EX information in the failure information holding register 1000 in each XB. 例えば、故障EXに接続するXB132の故障情報保持レジスタには0100を、XB137の故障EX情報保持レジスタには、1000をセットし、他のXB内の故障情報保持レジスタの値は、すべて0にセットする。 For example, set 0100 to the failure information holding register XB132 connecting to failure EX, the failure EX information holding register XB137, set 1000, the value of the failure information holding register in other XB, all 0 to. 本実施例では、システム中の部分ネットワークの故障を1箇所に限定するため、XBには故障がなく、各EX内の故障情報保持レジスタ800には、00をセットする。 In this embodiment, in order to limit the fault partial networks in the system in one place, there is no failure in the XB, the failure information holding register 800 in each EX, sets 00. シリアライズネットワークは故障EXに接続しないXBであればいずれでもよいが、ここでは、XB135(X3−X Serialization network may be either as long as XB not connected to the failure EX, here, XB135 (X3-X
B)とし、シリアライズネットワークを示すレジスタ1 B) and then, the register 1 showing the serialization network
115に1をセットする。 115 is set to 1. EX、XB内のシリアライズネットワーク番号保持レジスタにセットする値は図12 EX, the value to be set in the serialized network number holding register in the XB Figure 12
の場合と同様である。 Is the same as in the case of. また、ルーティングの順序はEX Also, the order of the routing EX
故障であるため変更する必要はなく、ここではX→Yとし、図5のレジスタ800にあらかじめ1をセットする。 You need not be changed because it is faulty, where the X → Y, is set in advance 1 to the register 800 in FIG. 5. ブロードキャストの場合、メッセージは、XBが故障している場合と同様に転送される。 For broadcast, the message is forwarded as if XB is faulty. 但し、図15に示す例では、故障EXに接続しているPEへはメッセージを転送しない構成になっている。 However, in the example shown in FIG. 15 has a structure that does not forward the message to the PE connected to the failure EX. 以上から、EXが故障している場合には、故障EXの接続しないXBをシリアライズネットワークとするため、故障を気にすることなくブロードキャストを実現できる。 From the above, when the EX is defective, in order to serialize network XB not connected fault EX, it can realize a broadcast without worrying about the failure.

【0058】(2)1対1メッセージ転送 図16は、PE21からPE12に1対1転送が発生した場合のメッセージの流れを示している。 [0058] (2) one-to-one message transfer Figure 16 shows the flow of messages when a one-to-one transfer occurs from PE21 to PE12. ここで、故障部分ネットワークは、EX22であり、シリアライズネットワークは、EX22に接続するXB134、XB1 Here, the fault subnetwork is EX22, serialization network connects to EX22 XB134, XB1
38以外のXBであればいずれでもよく、ここでは、X May be any XB other than 38, here, X
B135(X3−XB)とする。 And B135 (X3-XB). 故障情報を設定するレジスタを除いて、XBおよびEX内の各レジスタにあらかじめセットする値は図12と同様である。 Except for the register for setting the fault information, the value to be set in advance in the respective registers in the XB and EX is the same as in FIG. 図16において、プロセッサの動作はブロードキャストの場合と同様である。 16, operation of the processor is the same as in the broadcast. メッセージは送信元プロセッサPE21によって、図5に示すフォーマットに従って組み立てられる。 Message by the source processor PE21, assembled according to the format shown in FIG. このとき、1対1転送のメッセージであるため、B At this time, the message of one-to-one transfer, B
C=0、SB=0である。 It is C = 0, SB = 0. 図16において、送信元プロセッサPE21で構成された1対1転送のメッセージは、EX21に転送される。 16, one-to-one transfer of a message configured with the source processor PE21 is transferred to EX21. EX21内部の動作を図6 EX21 6 internal operations
を用いて説明する。 It will be described with reference to. 一致判定回路611では、自PE番号21とシリアライズネットワーク番号31を比較し、 The match determining circuit 611 compares the self PE number 21 and serialization network number 31,
比較結果が一致しないため、信号614Sの出力は0になっている。 For comparison results do not match, the output of the signal 614S is set to 0. まず、メッセージは迂回指示回路610に転送される。 First, the message is transferred to bypass instruction circuit 610. 迂回指示回路610では、レジスタ615 The bypass instruction circuit 610, the register 615
の値が00であるため、メッセージの転送制御情報の変更はない。 For the value is 00, no change in the transfer control information message. この時、BC=0、SB=0である。 At this time, it is BC = 0, SB = 0. 次に、 next,
メッセージは経路情報変更回路603に転送される。 Message is forwarded to the route information changing circuit 603. 経路情報変更回路603では、信号614Sの出力が0であるためSBビットの変更はなく、メッセージは入力バッファ606に保持される。 In route information changing circuit 603, rather than changing the SB bits for the output of the signal 614S is 0, the message is held in the input buffer 606. 経路指示回路600(図7 Routing circuit 600 (FIG. 7
参照)では、BC=0、SB=0であるため、受信PE At reference), for a BC = 0, SB = 0, receives PE
番号が選択され、受信PE番号12がアドレスデコーダ704でデコードされ、ORゲート群711のうちのO Number is selected, received PE number 12 is decoded by the address decoder 704, O of OR gate group 711
Rゲート715に入力される。 Is input to the R gate 715. BC=0であるため、A Because it is a BC = 0, A
NDゲート群710(図8参照)からは出力されない。 Not outputted from the ND gate group 710 (see FIG. 8).
そして、SXに1が出力される。 Then, 1 is output to the SX. 出力された信号により、セレクタ617でメッセージが選択されX−XBに転送される。 The output signal, the message selector 617 is transferred to the selected X-XB.

【0059】図16に示すように、EX21から出力されたメッセージはXB134(X2−XB)に転送される。 As shown in FIG. 16, a message output from the EX21 is transferred to XB134 (X2-XB). XB134内の動作を図9、図10および図11を用いて説明する。 Figure 9 The operation of the XB134, will be described with reference to FIGS. 10 and 11. 図9に示すようにメッセージはまず経路指示回路900に転送される。 Message, as shown in FIG. 9 is first transferred to the routing circuit 900. 経路指示回路900 Routing circuit 900
(図11参照)では、BC=0、SB=0であるため、 (See FIG. 11), because it is BC = 0, SB = 0,
受信PE番号12がアドレスデコーダ1106でデコードされ、ORゲート群1114に転送され、S2に1が出力される。 Receiving PE number 12 is decoded by the address decoder 1106 is transferred to the OR gate group 1114, 1 to S2 is output. XB134はシリアライズネットワークではないため、レジスタ1115には0が設定されている。 XB134 is not a serialized network, 0 is set in the register 1115. BC=0およびレジスタ1115の値からANDゲート群1113からの出力はない。 The output from the AND gate group 1113 from the value of BC = 0 and register 1115 are not. 迂回指示回路905 Detour instruction circuit 905
(図10参照)では、レジスタ1000の値が0010 (See FIG. 10), the value of the register 1000 0010
であるため、ANDゲート1003の出力が1になり、 Because it is, the output of the AND gate 1003 is set to 1,
S2の出力信号がS3に変更される。 The output signal of S2 is changed to S3. また、信号U3も1になる。 The signal U3 also becomes 1. スイッチ904において出力信号S3によりメッセージが選択される。 Message is selected by the output signal S3 the switch 904. 経路指示変更回路909では、U3が1であるため、メッセージの転送制御情報S In routing change circuit 909, since U3 is 1, the transfer control information S of the message
Bビットは0から1に変更される。 B bit is changed from 0 to 1. このとき、BC= In this case, BC =
0、SB=1になる。 0, become SB = 1. 本発明では、EX故障時に、故障EXに接続するXBの中の故障情報により、迂回指示回路では故障EXの隣のEXにメッセージを転送し、かつ経路情報変更回路ではメッセージの転送制御情報を付けかえることが特徴である。 In the present invention, when the EX failure, the failure information in the XB connecting to failure EX, with bypass instruction circuit transfers the message to EX next failure EX, and with the transfer control information message in the route information change circuits it is characterized in that frog. 本実施例では、EX故障時は迂回指示回路において故障EXの隣のEXにメッセージを転送するが、隣接するEXでなくともよい。 In this embodiment, when EX failure forwards the message to the EX next failure EX in bypass instruction circuit, it may not be adjacent EX.

【0060】次にEX23内部の動作を図6、図7および図8を用いて説明する。 [0060] Next Fig internal operations EX23, will be described with reference to FIGS. 一致判定回路611では、比較結果が一致しないため、信号614Sの出力は0になっている。 The match determining circuit 611, since the comparison results do not match, the output of the signal 614S is set to 0. メッセージは、まず経路情報変更回路601 Message is first routing information changing circuit 601
に転送される。 It is transferred to. 経路情報変更回路601では、信号61 In route information changing circuit 601, the signal 61
4Sの出力が0であるため転送制御情報の変更はなく、 Change transfer control information for 4S output is zero is not,
入力バッファ604に保持される。 It is held in the input buffer 604. 経路指示回路600 Routing circuit 600
(図7参照)では、SB=1であるため、シリアライズネットワーク番号33がアドレスデコーダ705でデコードされ、ORゲート群711に入力される。 (See FIG. 7), since it is SB = 1, serialized network number 33 is decoded by the address decoder 705 is input to the OR gate group 711. ORゲート群711では、ORゲート719の出力が1になり、 In OR gate group 711, the output of OR gate 719 becomes 1,
SYに1が出力される。 1 is output to SY. そして、セレクタ618でメッセージが選択され、XB139(Y3−XB)に転送される。 Then, a message is selected by the selector 618 and transferred to the XB139 (Y3-XB).

【0061】図16に示すように、EX23から出力されたメッセージはXB139(Y3−XB)に転送される。 [0061] As shown in FIG. 16, a message output from the EX23 is transferred to XB139 (Y3-XB). XB139内の動作を図9、図10および図11を用いて説明する。 Figure 9 The operation of the XB139, will be described with reference to FIGS. 10 and 11. 図9に示すようにメッセージはまず経路指示回路900に転送される。 Message, as shown in FIG. 9 is first transferred to the routing circuit 900. 経路指示回路900 Routing circuit 900
(図11参照)では、SB=1であるためシリアライズネットワーク番号33がアドレスデコーダ1107でデコードされ、S3に1が出力される。 (See FIG. 11), serialized network number 33 for a SB = 1 is decoded by the address decoder 1107, 1 to S3 is output. 迂回指示回路90 Detour instruction circuit 90
5(図10参照)では、レジスタ1000の値が000 5 (see FIG. 10), the value of the register 1000 is 000
0であるため、出力信号の変更はなく、スイッチ904 Since 0 is not changed in the output signal, the switch 904
では信号S3によりEX33へのメッセージが選択される。 In the signal S3 messages to EX33 are selected. 経路指示変更回路909におけるメッセージの転送制御情報SBビットの変更はない。 Not transfer control information changes SB bits of the message in the routing change circuit 909. このとき、BC= In this case, BC =
0、SB=1である。 0, is a SB = 1.

【0062】次にEX33内部の動作を図6、図7および図8を用いて説明する。 [0062] Next Fig internal operations ex33, it will be described with reference to FIGS. 一致判定回路611では、比較結果が一致するため、信号614Sの出力は1になっている。 The match determining circuit 611, since the comparison results match, the output of the signal 614S is set to 1. メッセージはまず経路情報変更回路602に転送される。 Message is first transmitted to the routing information changing circuit 602. 経路情報変更回路602では、信号614S In route information changing circuit 602, the signal 614S
の出力が1、SB=1であるためANDゲート623の出力が0になり、SBビットを0に置き換えたメッセージが選択され、入力バッファ605に保持される。 Output is the output zero of 1, SB = 1 a is because the AND gate 623, a message obtained by replacing the SB bits to 0 is selected and held in the input buffer 605. このとき、BC=0、SB=0となる。 In this case, the BC = 0, SB = 0. 経路指示回路600 Routing circuit 600
(図7参照)では、BC=0、SB=0であるため、受信PE番号12がアドレスデコーダ706でデコードされ、SXに1が出力される。 (See FIG. 7), since it is BC = 0, SB = 0, receives PE number 12 is decoded by the address decoder 706, 1 is output to the SX. セレク617でメッセージが選択され、XB135(X3−XB)に転送される。 Message is selected by selector 617 is transferred to XB135 (X3-XB).
シリアライズネットワークに転送された後は、XB故障時の1対1転送メッセージの動作と同じであるため、ここでは説明を省略する。 After being transferred to serialize the network is the same as the operation of one-to-one transfer message during XB failure, and a description thereof will be omitted.

【0063】以上をまとめると、PE21からPE12 [0063] In summary, from PE21 PE12
への1対1転送は、 PE21→EX21→X2−XB→EX23→Y3−X One-to-one transfer to is, PE21 → EX21 → X2-XB → EX23 → Y3-X
B→EX33→X3−XB→EX32→Y2−XB→E B → EX33 → X3-XB → EX32 → Y2-XB → E
X12→PE12 のように転送される。 It is transferred as X12 → PE12. また、通常の1対1転送メッセージの場合、EX内のアドレスデコーダ704〜706 In addition, in the case of conventional one-to-one transfer message, the address in EX decoder 704-706
と、XB内のアドレスデコーダ1105〜1108によりメッセージ中の経路情報である受信PE番号のPEへ選択的に転送される。 When are selectively transferred to a PE of the receiving PE number by the address decoder 1105 to 1108 in the XB is the path information in the message.

【0064】以上から、ネットワークが正常である場合にも、故障している場合にも、ブロードキャストメッセージの転送を行なう場合には特定のクロスバスイッチを経由させることで、デッドロックを回避し、転送オーバーヘッドを従来に比べて削減することができる。 [0064] From the above, when the network is normal even if the faulty also, by way of a specific crossbar switch in the case of the transfer of broadcast messages, to avoid deadlock, transfer overhead the can be reduced as compared with the prior art. さらに、XBが故障している場合には、故障XBと同次元にあるXBの一つをシリアライズネットワークとし、故障による1対1転送メッセージの迂回をシリアライズネットワークにおいてのみ許可するため、逆順転送は1箇所に限定され、複数データ転送発生時のデッドロックを回避できる。 Furthermore, if the XB is defective, because a serialization network one XB in failure XB same dimensions, to allow bypassing of one-to-one transfer message by the failure only in the serialization network, the reverse transfer 1 limited to locations, you can avoid deadlocks during multiple data transfers occur. さらに、EXが故障している場合も、故障E In addition, even if the EX has failed, failure E
Xの接続していないXBをシリアライズネットワークとし、故障による1対1転送メッセージの迂回をシリアライズネットワークにおいてのみ許可するため、逆順転送は1箇所に限定され、複数データ転送発生時のデッドロックを回避できる。 The XB not connected to X and serialized network, to allow bypassing of one-to-one transfer message by the failure only in the serialization network, the reverse transfer is limited to one place, you can avoid deadlocks during multiple data transfers occur . ここでは、2次元構成の例を示したが、n次元構成でも良い。 Here, an example of a two-dimensional structure, may be an n-dimensional configuration. この場合、転送順序を例えばX次元→Y次元→Z次元→…→N次元のように固定し、 In this case, to secure the transfer order, for example, as the X dimension → Y dimension → Z dimension → ... → N dimensions,
最初にメッセージを転送する次元のクロスバスイッチの内の1つをシリアライズネットワークにすればよい。 The first one of the dimensions of the crossbar switch for transferring the message may be serialized network.

【0065】<第2の実施例>第2の実施例は、ブロードキャストと部分ブロードキャストが混在する場合に、 [0065] <Second Embodiment> The second embodiment, when the broadcast and partial broadcasting are mixed,
これらのメッセージをクロスバスイッチでシリアライズし、デッドロックを回避することに特徴がある。 Serialize these messages in the crossbar switch, it is characterized in that to avoid deadlocks. ここでは、従来例として、特開平5−28122に開示されているブロードキャスト方法を考える。 Here, as a conventional example, consider a broadcast method disclosed in JP-A-5-28122. 以下では、第1の実施例と従来例との相違点にしぼって説明する。 The following description focuses on differences from the first embodiment and the conventional example.

【0066】図17に本実施例におけるメッセージのフォーマットを示す。 [0066] shows the format of a message in the present embodiment in FIG. 17. 本実施例の実施例1と異なるところは、送信PE番号、CTL(コントロール)ビットの他に、範囲情報として、MAX座標、MIN座標をもつことである。 It differs from the first embodiment of the present embodiment, the transmission PE number, in addition to the CTL (control) bits, as the range information, is to have MAX coordinates, the MIN coordinates. MAX座標は、メッセージを転送するプロセッサ群の座標の最大X座標XMAX、最大Y座標YMA MAX coordinate, the maximum X-coordinate XMAX of processors coordinates forwarding messages, maximum Y coordinate YMA
Xからなる。 Consisting of X. MIN座標も同様にXMIN、YMINからなる。 MIN coordinate likewise XMIN, consisting of YMIN. また、CTL(コントロ−ル)ビットにBCビットとSBビットの他に部分ブロードキャストであることを示すビット(PBビット)を持つところも実施例1 Furthermore, CTL - where with a bit (PB bits) indicating that the (control Le) bit is a partial broadcast to other BC bit and SB bits Example 1
とは異なる。 Different from the. 部分ブロードキャストメッセージをシリアライズネットワークに転送中である場合、図17(c) If it is being transferred portion broadcast messages serialized network, FIG. 17 (c)
に示すようにPB=SB=1、BC=0となるが、受信PE番号は有意な値とはならない。 Although the PB = SB = 1, BC = 0 as shown in, the receiving PE number is not a significant value. *はそのことを示す。 * Indicates that the. 部分ブロードキャストメッセージがシリアライズネットワークから部分放送されている場合、図17(e) If partial broadcast message is part broadcast from serialized network, FIG. 17 (e)
に示すようにPB=1、BC=SB=0となるが、受信PE番号は有意な値とならない。 Although the PB = 1, BC = SB = 0, as shown in, the receiving PE number is not a significant value.

【0067】図18に、本実施例におけるEX内部の経路指示回路の構成を示す。 [0067] FIG. 18 shows a configuration of a routing circuit of the EX internal in this embodiment. 実施例1と異なるところは、 And it differs from the first embodiment,
経路指示回路内に、ORゲート1801〜1803が付加されたことである。 In routing circuit is to OR gate 1801 to 1803 is added. ORゲート1801〜1803 OR gate 1801 to 1803
は、メッセージ中のPBビットあるいはBCビットが1 Is, PB bit or BC bits in message 1
の場合に1を出力する。 And outputs a 1 in the case of.

【0068】図19に、本実施例におけるXB内部の経路指示回路の構成を示す。 [0068] FIG. 19 shows a configuration of a routing circuit XB internal in this embodiment. 第1の実施例と異なるところは、部分放送経路指示回路1901〜1904が付加されたことである。 Is different from the first embodiment is that the partial broadcast routing circuits 1901-1904 are added. 部分放送経路指示回路1901〜19 Part broadcast routing circuit 1901-19
04は、メッセージ中のPBビット、MAX座標、MI 04, PB bit in the message, MAX coordinate, MI
N座標に従い、xi-0、xi-1、xi-2、xi-3 According N coordinates, xi-0, xi-1, xi-2, xi-3
(x=21、22、23、24)に1を出力する。 Outputs 1 to (x = 21,22,23,24). 部分放送経路指示回路1901の構成を図26に示す。 The configuration of the partial broadcast routing circuit 1901 shown in FIG. 26. 部分放送経路指示回路1901は、レジスタ2650〜26 Partial broadcast routing circuit 1901, a register 2650 to 26
53と、比較器2605〜2612と、ANDゲート2 53, a comparator 2,605-2612, the AND gate 2
601〜2604で構成される。 Consisting of 601 to 2,604. EX0から入力されたメッセージは、ホスト計算機またはSVPによりセットされるポート番号がXMAX座標とXMIN座標の範囲内にある場合に、比較器2605〜2612の出力が1 Message input from EX0, when the port number is set by the host computer or SVP is within the range of XMAX coordinates and XMIN coordinates, the output of the comparator 2605 to 2612 is 1
になる。 become. ANDゲート2601はメッセージ中のPBビットが1であり、かつ比較器のペアの出力(例えば、2 AND gate 2601 is the PB bits in the message 1, and the output of the comparator pair (e.g., 2
605と2606)が1である場合のみ、出力が1になり、結果として21i-0〜21i-3の出力が1になる。 605 and 2606), only if it is 1, output becomes 1, the output of the 21i-0~21i-3 becomes 1 as a result. 他の部分放送指示回路の動作も同様である。 Operation of other portions broadcast instruction circuit is similar. 例えば、PBが1、XMAXが2、XMINが0の場合、比較結果より、ANDゲート2601〜2603の出力が1になり、21i-0〜21i-2の出力が1になる。 For example, if the PB is 1, XMAX is the 2, XMIN 0, from the comparison result, the output of the AND gate 2601 to 2603 is set to 1, the output of the 21i-0~21i-2 is 1. また、ブロードキャスト逐次回路1180は、信号21i Further, the broadcast successive circuit 1180, signal 21i
〜24iおよび21o〜24oのそれぞれが1ビット幅から4ビット幅に変更されている。 Each ~24i and 21o~24o are changed from one bit wide to 4 bits wide. プライオリティ回路2001では4つの信号のうちいくつかを選択する。 Selecting some of the priority circuit four signals in 2001. 選択方法は、まず到着順に行ない、かつブロードキャストメッセージの場合はs0〜s3のうちのいずれか1つのみを選択し、部分ブロードキャストメッセージの場合、 Selection method, first performed in the order of arrival, and if the broadcast message to select only one of S0 to S3, when the partial broadcast message,
出力ポートが重複しないかぎりいくつでも選択可能である。 Any number as long as the output port do not overlap can be selected.

【0069】次に本実施例におけるメッセージ転送について図21、図22、図23および図24を用いて説明する。 [0069] Figure 21 for message transfer then in this embodiment, FIG. 22 will be described with reference to FIGS. 23 and 24. 図21は、部分ブロードキャストを行うプロセッサ群の例を示す図である。 Figure 21 is a diagram showing an example of a processor group for performing the partial broadcast. 各プロセッサ群は、その中のPE間でのみ、メッセージが放送されるPEの集合である。 Each processor group, only between PE therein is a set of PE which the message is broadcast. 丸印はPEを例示し、その中の番号はPE番号を示している。 Circles illustrate PE, numbers therein indicate the PE number. 各プロセッサ群は、図21(a)に示すように、2次元の矩形の領域A、B、Cに含まれるPEからなってもよい。 Each processor group, as shown in FIG. 21 (a), 2-dimensional rectangular area A, B, may consist of PE included in C. また、図21(b)、または図21 Further, FIG. 21 (b) or FIG. 21,
(c)に示すように一列のPEまたは一行のPEからなっていてもよい。 It may consist PE PE or row of an array, as shown in (c).

【0070】(1)ネットワークが正常である場合 図22は、PE01から図21に示す領域Aに対して部分ブロードキャストが発生した場合のメッセージの流れを示している。 [0070] (1) If the network is normal view 22 shows the flow of messages when the partial broadcast occurs in a region A shown in FIG. 21 from PE01. シリアライズネットワークはいずれのクロスバスイッチでも構わないが、ここではXB135とする。 Although serialization network may be any of the crossbar switch, here, the XB135. ホスト計算機およびSVPによりあらかじめEX Pre-EX by the host computer and SVP
およびXB内のシリアライズネットワーク番号を保持するレジスタは実施例1の図12と同じ値をセットする。 And a register which holds the serialization network number in XB sets the same value as 12 in the first embodiment.
プロセッサの動作は実施例1と同じであり、メッセージのフォーマットは図17(c)になる。 Operation of the processor is the same as in Example 1, the format of the message is in FIG. 17 (c). すなわち、部分ブロードキャストの場合、BC=0、PB=1、SB= That is, in the case of partial broadcasting, BC = 0, PB = 1, SB =
1である。 1. 図22において、送信元プロセッサPE01 In Figure 22, the source processor PE01
からの部分ブロードキャストメッセージは、EX01に転送され、EX01→Y0−XB→EX31のように、 Part broadcast message from is transferred to EX01, as EX01 → Y0-XB → EX31,
シリアライズネットワークXB135に向かって実施例1と同じように転送される。 It is transferred in the same manner as in Example 1 towards the serialized network XB135.

【0071】次にEX31内部の動作を図6および図1 [0071] Next EX31 Figure internal operations 6 and FIG. 1
8を用いて説明する。 It will be described with reference to the 8. 一致判定回路611では、比較結果が一致するため、信号614Sの出力は1になっている。 The match determining circuit 611, since the comparison results match, the output of the signal 614S is set to 1. メッセージは経路情報変更回路602に転送される。 Message is forwarded to the route information changing circuit 602. 経路情報変更回路602では、信号614Sの出力が1、転送制御情報SBビットが1であるため、SBビットを1から0に置き換えたメッセージが入力バッファに保持される。 In route information changing circuit 602, the output of the signal 614S is 1, since transfer control information SB bit is 1, the message obtained by replacing the SB bits from 1 to 0 is held in the input buffer. このとき、BC=0、PB=1、SB= In this case, BC = 0, PB = 1, SB =
0となる。 0. 図18に示す経路指示回路600では、BC The routing circuit 600 shown in FIG. 18, BC
=0、PB=1、SB=0であるため、ORゲート18 = 0, PB = 1, since it is SB = 0, OR gate 18
03の出力が1となり、ANDゲート群710に出力される。 The output of 03 is output 1, and the AND gate group 710. ANDゲート群710では、ANDゲートにより信号807Sに1が出力され、ORゲート群711の一つから1が出力され、その結果SXに1が出力される。 The AND gate group 710, 1 to the signal 807S is output by the AND gates, 1 is output from one of the OR gate group 711, 1 is output to the result SX.
図6のセレクタ617により部分ブロードキャストメッセージが選択され、XB135に転送される。 Partial broadcast message is selected by the selector 617 in FIG. 6, is transferred to XB135.

【0072】図22に示すように、EX31から出力されたメッセージはXB135(X3−XB)に転送される。 [0072] As shown in FIG. 22, a message output from the EX31 is transferred to XB135 (X3-XB). XB135内の動作を図9および図19を用いて説明する。 It will be described with reference to FIGS. 9 and 19 the operation of the XB135. 図19の経路指示回路900では、PB=1であるため、部分放送経路指示回路1902から21i- The routing circuit 900 of FIG. 19, since it is PB = 1, the partial broadcast routing circuit 1902 21I-
0、21i-1に1が出力される。 1 is output to 0,21i-1. ブロードキャスト逐次回路1180では、セレクタ2002からの出力が選択され21o-0、21o-1に1が出力される。 The broadcast sequential circuit 1180, 1 is output to 21o-0,21o-1 output from the selector 2002 is selected. さらに、レジスタ1115の値は1であり、その結果、AN Furthermore, the value of the register 1115 is 1, the result, AN
Dゲート1125の出力が1になり、S0、S1の出力が1になる。 The output of the D gate 1125 becomes 1, the output of S0, S1 becomes 1. S2およびS3には出力しない。 Not output to S2 and S3. EX31 EX31
からのメッセージは、図9のスイッチ901および90 Message from the switch 901 and 90 in FIG. 9
2からEX30およびEX31に転送される。 It is transferred from 2 to EX30 and EX31. EX32 EX32
およびEX33には転送されない。 And not transferred to the ex33. EX30およびEX EX30 and EX
31に転送されたメッセージの動作は実施例1と同じであり、Y−XBおよびPEに同時に転送される。 Operation of the forwarded message 31 is the same as in Example 1, it is simultaneously transferred to the Y-XB and PE.

【0073】図22に示すように、EX30およびEX [0073] As shown in FIG. 22, EX30 and EX
31から出力されたメッセージはXB136(Y0−X Message output from 31 XB136 (Y0-X
B)とXB137(Y1−XB)に転送される。 Transferred B) and the XB137 (Y1-XB). XB1 XB1
36とXB137の動作は同じであるため、ここではX For 36 and operation of the XB137 is the same, where the X
B137について説明する。 B137 will be described. 経路指示回路900では、 The routing circuit 900,
PB=1であるため、部分放送経路指示回路1904からs0およびs1に1が出力される。 Since a PB = 1, 1 from the partial broadcast routing circuit 1904 to s0 and s1 are output. そして、EX31 Then, EX31
からのメッセージは、図9のスイッチ901および90 Message from the switch 901 and 90 in FIG. 9
2からEX01およびEX02に転送される。 It is transferred from 2 to EX01 and EX02. EX21 EX21
およびEX31には転送されない。 And not transferred to the EX31.

【0074】以上をまとめると、PE01からの部分ブロードキャストは、 PE01⇒Y0−XB⇒EX31⇒X3−XB⇒EX3 [0074] In summary, part broadcast from the PE01 is, PE01⇒Y0-XB⇒EX31⇒X3-XB⇒EX3
i(i=0および1)⇒Yi−XB(i=0および1)、PEi0(i=0および1)⇒EXij(i=0 i (i = 0 and 1) ⇒Yi-XB (i = 0 and 1), PEi0 (i = 0 and 1) ⇒EXij (i = 0
および1、j=0および1)⇒PEij(i=0および1、j=0および1)のように転送される。 And 1, j = 0 and 1) are transferred as ⇒PEij (i = 0 and 1, j = 0 and 1). また、1対1転送メッセージの場合、EX内のアドレスデコーダ7 In addition, in the case of one-to-one transfer message, the address in EX decoder 7
04〜706と、XB内のアドレスデコーダ1105〜 And from 04 to 706, the address of the XB decoder 1105~
1108によりメッセージ中の受信PE番号のPEへと選択的に転送される。 It is selectively transferred to the PE of the received PE number in the message by 1108.

【0075】(2)XBの一つが故障している場合 図23は、PE11から領域Aに対して部分ブロードキャストが発生した場合のメッセージの流れを示している。 [0075] (2) When one of the XB is faulty Figure 23 shows the flow of messages when the partial broadcast occurs to the region A from PE11. ここでは、システム中の1つのXBが故障した場合を考え、XB133(X1−XB)が故障しているとする。 Here, consider a case where one XB in the system fails, the XB133 (X1-XB) is faulty. シリアライズネットワークはいずれのXBでもかまわないが、ここでは、XB135(X3−XB)とする。 Although serialization network may either XB, here, the XB135 (X3-XB). EXおよびXB内のシリアライズネットワーク番号を保持するのレジスタには実施例1と同じ値をセットする。 The register to hold the serialized network number in EX and XB is set to the same value as in Example 1. プロセッサの動作は実施例1と同じであり、メッセージのフォーマットは図17(c)になる。 Operation of the processor is the same as in Example 1, the format of the message is in FIG. 17 (c). すなわち、 That is,
部分ブロードキャストの場合、BC=0、PB=1、S For partial broadcast, BC = 0, PB = 1, S
B=1である。 It is a B = 1. 故障XBとは異なるXBをシリアライズネットワークとし、メッセージを転送するための構成および動作は実施例1と同じであり、部分ブロードキャストを実現する場合に新たに必要な構成および動作は実施例2(1)に示したものと同じであるため、部分ブロードキャストは実施例1と実施例2の(1)との組合せにより実現でき、ここでは詳細の説明の省略する。 And serializing network different from XB is a failure XB, configuration and operation for transferring a message is the same as in Example 1, the new required configuration and operation when realizing the partial broadcast Example 2 (1) since the same as that shown in the partial broadcast example 1 and can be realized by a combination of (1) of example 2, it is omitted in the detailed description herein. 以上をまとめると、PE11から領域A(図21(a))への部分ブロードキャストは、 PE11→Y0−XB→EX31→X3−XB→EX3 In summary, partial broadcast from PE11 to the area A (FIG. 21 (a)) is, PE11 → Y0-XB → EX31 → X3-XB → EX3
i(i=0および1)→Yi−XB(i=0および1)、PEi0(i=0および1)→EXij(i=0 i (i = 0 and 1) → Yi-XB (i = 0 and 1), PEi0 (i = 0 and 1) → EXij (i = 0
および1、j=0および1)→PEij(i=0および1、j=0および1)のように転送される。 And 1, j = 0 and 1) → is transferred as PEij (i = 0 and 1, j = 0 and 1). ここでは、 here,
XBが故障している場合の部分ブロードキャストメッセージについてのみ説明したが、故障XBに接続するEX While XB is only described partial broadcast message if faulty, connected to the fault XB EX
間のメッセージ転送も、実施例1とまったく同じように実現できる。 Message transfer between can also be implemented in exactly the same manner as in Example 1. また、ブロードキャストメッセージの場合、実施例1とまったく同じように転送される。 Also, when the broadcast message is transferred as in Example 1 in exactly the same way. また、 Also,
通常の1対1転送メッセージの場合、EX内のアドレスデコーダ704〜706と、XB内のアドレスデコーダ1105〜1108によりメッセージ中の受信PE番号のPEへ選択的に転送される。 For normal one-to-one transfer message, an address decoder 704 to 706 in the EX, is selectively transferred by the address decoder 1105 to 1108 in the XB to the PE of the received PE number in the message.

【0076】(3)EXの一つが故障してる場合 図24は、EX01が故障している場合に、PE11から領域Aに対して部分ブロードキャストを行なう時のメッセージの流れを示している。 [0076] (3) When diagram 24 one EX is faulty, if the EX01 has failed, and illustrates the flow of messages when performing partial broadcast to area A from PE11. シリアライズネットワークは故障EXの接続するクロスバスイッチ以外であればいずれのクロスバスイッチでもかまわないが、ここでは、クロスバスイッチ135(X3−XB)とする。 Serialization network is may be at any of the crossbar switch if it is other than the crossbar switch to connect the failure EX, here, the crossbar switch 135 (X3-XB). E
XおよびXB内のシリアライズネットワーク番号と故障情報を保持するレジスタには実施例1と同じ値をセットする。 Sets the same value as in Example 1 to the register that holds the serialized network number and fault information in X and XB. EX故障の場合、プロセッサ、各EXおよび各X In the case of EX failure, processor, each EX and each X
Bの動作は実施例1と同じであり、メッセージのフォーマットは図17(c)になる。 Operation of B is the same as in Example 1, the format of the message is in FIG. 17 (c). すなわち、部分ブロードキャストの場合、BC=0、PB=1、SB=1である。 That is, in the case of partial broadcasting, a BC = 0, PB = 1, SB = 1. また、部分ブロードキャストを実現するために必要な機構と動作は実施例2の(1)と同じである。 The operation and mechanisms necessary to implement the partial broadcast is the same as that of Example 2 (1). EX故障の場合も実施例1と実施例2の(1)との組合せで実現できるため、ここでは説明を省略する。 Since the case of EX failure can be realized in combination with Example 1 of Example 2 (1), a description thereof will be omitted. 以上をまとめると、PE11からの部分ブロードキャストは、 PE11→Y0−XB→EX31→X3−XB→EX3 In summary, partial broadcast from PE11 is, PE11 → Y0-XB → EX31 → X3-XB → EX3
i(i=0および1)→Yi−XB(i=0および1)、PEi0(i=0および1)→EX01、EX1 i (i = 0 and 1) → Yi-XB (i = 0 and 1), PEi0 (i = 0 and 1) → EX01, EX1
0、EX00→PE01、PE10、PE00 のように転送される。 0, is transferred EX00 → PE01, PE10, as PE00. ここでは、部分ブロードキャストメッセージの転送について説明したが、ブロードキャストメッセージの場合も、実施例1とまったく同じように転送される。 Here it has been described transferring parts broadcast message, even if the broadcast message is transferred as in Example 1 in exactly the same way. また、故障EXを経由するメッセージ転送は、実施例1とまったく同じようにクロスバスイッチを迂回することにより実現できる。 Also, the message transfer through the fault EX can be achieved by bypassing the crossbar switch just like the first embodiment. また、通常の1対1転送メッセージの場合、EX内のアドレスデコーダ704 In addition, in the case of conventional one-to-one transfer message, the address in EX decoder 704
〜706と、XB内のアドレスデコーダ1105〜11 And ~706, address in the XB decoder 1105-11
08によりメッセージ中の受信PE番号のPEへ選択的に転送される。 It is selectively transferred to the PE of the receiving PE number in the message by 08. ここでは、2次元構成の例を示したが、 Here, an example of a two-dimensional configuration,
n次元構成でも良い。 It may be an n-dimensional structure. 以上のように本実施例では、故障のない場合はもちろん、部分ネットワークの1つ、つまりXBおよびEXが故障した場合に、ブロードキャスト、部分ブロードキャスト、迂回すべき1対1メッセージ転送および通常の1対1転送おこなっても、デッドロックを発生させない。 In the present embodiment as described above, when there is no fault, of course, one of the partial network, that is, when the XB and EX fails, broadcast, partial broadcast, one-to-one message to be bypassed transfer and normal pair even if carried out 1 transfer, it does not cause a deadlock. また、ネットワークをシリアライズネットワークに垂直(列方向)に分割した場合には、 Further, in case of dividing the network into serialized network vertical (column direction), the
各列ごとに独立に部分ブロードキャストメッセージを転送できる。 It can forward partial broadcast messages independently for each column. また、メッセージ中にプロセッサ群の範囲情報を設定するため動的にプロセッサ群の範囲を変更できる。 Also, dynamically change the range of processors for setting the range information of the processors in the message.

【0077】<第3の実施例>第3の実施例は、ブロードキャストメッセージを中継スイッチ(EX)でシリアライズし、デッドロックを回避することに特徴がある。 [0077] <Third Embodiment> A third embodiment is to serialize the broadcast message at the relay switch (EX), it is characterized in that to avoid deadlocks.
以下では、第1の実施例との相違に絞って説明する。 The following description focuses on differences from the first embodiment.

【0078】本実施例において、第1の実施例と異なるところは、図7に示す経路指示回路内部にある、M(P [0078] In this embodiment, differs from the first embodiment lies in the routing circuit inside shown in FIG. 7, M (P
E)、M(X)、M(Y)に転送されたメッセージをどの経路に転送するかを決定するANDゲート群710である。 E), M (X), an AND gate group 710 to determine whether to forward to which path the message transferred to the M (Y). また、本実施例では信号線814Sおよび816 Further, in this embodiment the signal line 814S and 816
Sがない。 S is not. 図25にANDゲート群710の詳細を示す。 Figure 25 shows the details of the AND gate group 710. 図8と比べてもわかるように、EXでブロードキャストメッセージをシリアライズする方がANDゲート群を簡単に構成できる。 As is apparent in comparison with FIG. 8, it serializing broadcast messages in EX can easily configure AND gate group. ブロードキャストメッセージがシリアライズネットワークに到着し、転送制御情報SBビットを0に置き換えるところまでは、実施例1と同様である。 Broadcast message arrives serialized network, until it replaces the transfer control information SB bits to 0, the same as in Example 1. シリアライズネットワークからブロードキャストメッセージが放送される場合、X−XB、Y−XB、P If a broadcast message from the serialization network is broadcast, X-XB, Y-XB, P
Eに同時に転送されるところが、実施例1とは異なる。 About to be transferred at the same time E is different from the first embodiment.
本実施例におけるXBは、実施例1と同じ動作をするが、実施例1の図11において、各ポート対応にセットしなければならなかったシリアライズネットワーク番号保持レジスタをXBに1つにしてよい。 XB in this embodiment, although the same operation as in Example 1, 11 of the first embodiment, the serialization network number holding register that had to be set to each port corresponding may be one to XB. また、シリアライズネットワークがXBでないため、レジスタ1115 Further, since serialization network is not XB, register 1115
はなくてもよい。 It may not be. このように、レジスタ群1110の数を削減し、簡単にすることができる。 Thus, to reduce the number of registers 1110, it can be simplified. 各プロセッサ、E Each processor, E
X、XBの動作は第1の実施例と同じであるため、ここでは説明を省略する。 X, for operating the XB is the same as the first embodiment, the description thereof is omitted here. ここでは、2次元構成の例を示したが、n次元構成でも良い。 Here, an example of a two-dimensional structure, may be an n-dimensional configuration. 以上のように本実施例では、部分ネットワークの一つであるEXを用いて、ブロードキャストを行なう場合にデッドロックを発生させない。 As described above, in the present embodiment as described above, by using the EX, which is one of the partial network, it does not generate deadlock when performing broadcast. また、XBを用いてブロードキャストの逐次化を行なう場合に比べ、回路を簡単にできる。 Moreover, compared with the case of performing the serialization broadcast using XB, it can be a circuit easily.

【0079】<第4の実施例>第4の実施例は、ブロードキャストメッセージおよび部分ブロードキャストメッセージを中継スイッチ(EX)でシリアライズし、デッドロックを回避することに特徴がある。 [0079] <Fourth Embodiment> A fourth embodiment is to serialize the broadcast messages and partial broadcast messages at the relay switch (EX), is characterized in that to avoid deadlocks. 以下では、第2 In the following, the second
の実施例との相違に絞って説明する。 It will be described focusing on differences from Embodiment. 本実施例において、第2の実施例と異なるところは、図18に示す経路指示回路内部にある、M(PE)、M(X)、M(Y) In the present embodiment, it differs from the second embodiment is internal routing circuitry shown in FIG. 18, M (PE), M (X), M (Y)
に転送されたメッセージをどの経路に転送するかを決定するANDゲート群710である。 An AND gate group 710 to determine whether to forward to which path the transferred message. また、本実施例では信号線814Sおよび816Sがない。 Further, there is no signal line 814S and 816S in the present embodiment. ANDゲート群710の構成と動作は第3の実施例と同じであるため、 The configuration and operation of the AND gate group 710 is the same as the third embodiment,
ここでは説明を省略する。 The description thereof is omitted here. 図8と比べてもわかるように、EXでブロードキャストメッセージをシリアライズする方がANDゲート群を簡単に構成できる。 As is apparent in comparison with FIG. 8, it serializing broadcast messages in EX can easily configure AND gate group. ブロードキャストメッセージおよび部分ブロードキャストメッセージがシリアライズネットワークに到着し、転送制御情報SBビットを0に置き換えるところまでは、実施例2 Broadcast messages and partial broadcast message arrives serialized network, until it replaces the transfer control information SB bits to 0, Example 2
と同様である。 Is the same as that. シリアライズネットワークからブロードキャストメッセージが放送される場合、X−XB、Y− If a broadcast message from the serialization network is broadcast, X-XB, Y-
XB、PEに同時に転送されるところが、実施例2とは異なる。 XB, is about to be transferred simultaneously to the PE, different from the second embodiment. 本実施例におけるXBは、実施例2と同じ動作をするが、実施例2の図19において、各ポート対応にセットしなければならなかったシリアライズネットワーク番号保持レジスタをXBに1つにしてよい。 XB in this embodiment is the same operation as in Example 2, 19 of the second embodiment, the serialization network number holding register that had to be set to each port corresponding may be one to XB. また、シリアライズネットワークがXBでないため、レジスタ1 Further, since serialization network is not XB, register 1
115はなくてもよい。 115 may be omitted. このように、レジスタ群111 Thus, the register group 111
0の数を削減し、簡単にすることができる。 To reduce the number of 0, it can be simplified. 各プロセッサ、EX、XBの動作は実施例と同じであるため、ここでは説明を省略する。 Because each processor, EX, operation of XB are the same as in Example, the description thereof is omitted here. ここでは、2次元構成の例を示したが、n次元構成でも良い。 Here, an example of a two-dimensional structure, may be an n-dimensional configuration. 以上のように本実施例では、ブロードキャスト、部分ブロードキャストをおこなっても、デッドロックを発生させない。 As described above, in this embodiment, as the broadcast, be subjected to partial broadcast, it does not generate deadlock. また、実施例2 Further, Example 2
に比べ、回路を簡単にできる。 Compared to, can the circuit easily.

【0080】<その他の実施例>その他の実施例として、メッセージ中にシリアライズネットワークの番号をソフトウェアもしくはハードウェアで書き込み、シリアライズネットワークに到着した後、その番号を書き変えることによりブロードキャストの逐次化および故障時の1対1転送の迂回を実現可能である。 [0080] As <Other Embodiments> Other embodiments, write the number of the serialized network in the message in software or hardware, after arriving to serialize network, serialization and failure of the broadcast by rewriting the number it is possible to realize a bypass of one-to-one transfer when. また、実施例2では部分ブロードキャストを行なう範囲をメッセージ中に記述したが、クロスバスイッチ内のレジスタ群に設定することにより、メッセージのフォーマットを図5のように簡単にすることができる。 Although describing the range for partial broadcast in Example 2 in the message, by setting the register group in the crossbar switch can be simplified as shown in Figure 5 a format of the message. また、本実施例ではハイパクロスバネットワークを例にとって説明したが、多数の部分ネットワークで構成される、多段結合ネットワークやハイパキューブネットワークおよび格子結合ネットワークにおいても実施例3と同様に実現可能である。 Further, in the present embodiment it has been described as an example hyper-crossbar network consisting of many sub-network can also be implemented in the same manner as in Example 3 in a multistage interconnection network and a hypercube network and lattice coupling network. これらのネットワークは、複数の中継スイッチ(EX)間を結合して構成される。 These networks are configured to couple the plurality of relay switches (EX). よって、実施例の3および4のような、ハイパクロスバネットワークの中継スイッチにおいてブロードキャストメッセージを逐次化を行なう場合と同様に実現でき、ここでは中継スイッチ内部の構成および動作の説明は省略する。 Therefore, such as 3 and 4 embodiments can be realized as in the case of performing serialization broadcast message in the relay switch of the hyper-crossbar network, where the description of the configuration and operation inside the relay switch is omitted.

【0081】 [0081]

【発明の効果】本発明によれば、複数の部分ネットワークで構成されるシステムにおいて、特定の部分ネットワーク(シリアライスライズネットワーク)によって、複数のプロセッサからのブロードキャストおよび部分ブロードキャストを逐次化することによってデッドロックを回避し、特定プロセッサへのメッセージの集中を緩和することができる。 According to the present invention, in a system composed of a plurality of partial networks, dead by the particular partial network (Syria Rice Rise network), serializes broadcast and partial broadcast from a plurality of processors avoid locking, it is possible to alleviate the concentration of message for a particular processor. さらに、本発明によれば、故障部分ネットワークを有するシステムにおいて、故障部分ネットワーク以外の部分ネットワークの一つを特定用途として用い、複数のプロセッサからブロードキャストおよび部分ブロードキャストは発生した場合には、シリアライスライズネットワークでそれらを逐次化し、かつ1対1転送の転送経路中に故障部分ネットワークがある場合に、 Furthermore, according to the present invention, in a system having a failure partial network, using one of the partial network other than the failure partial network as an application specific, if the broadcast and partial broadcast from a plurality of processors has occurred, Syria Rice Rise If they serializes the network, and that during the transfer path of the one-to-one transfer has failed partial network,
シリアライスライズネットワークで迂回できるため、デッドロックを回避し、特定プロセッサへのメッセージの集中を緩和できる。 Since it bypassed Syria rice rise networks, to avoid deadlock can alleviate concentration of a message to a particular processor.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例における並列計算機の構成を示す図である。 1 is a diagram showing the configuration of a parallel computer in an embodiment of the present invention.

【図2】本発明の第1の実施例におけるブロードキャストメッセージの流れの概略を示す図である。 2 is a diagram showing an outline of a flow of a broadcast message in the first embodiment of the present invention.

【図3】本発明の第1の実施例におけるクロスバスイッチ故障時のメッセージの流れの概略を示すである。 It shows a schematic of a flow of messages when the crossbar switch failure in the first embodiment of the present invention; FIG.

【図4A】本発明の第1の実施例における中継スイッチ故障時のブロードキャストメッセージの流れの概略を示す図である。 Is a diagram illustrating an outline of a flow of a broadcast message when the relay switch failure in the first embodiment of Figure 4A the present invention.

【図4B】本発明の第1の実施例における中継スイッチ故障時の1対1転送のメッセージの流れの概略を示す図である。 4B is a diagram showing an outline of a flow of messages one-to-one transfer at a relay switch failure in a first embodiment of the present invention.

【図5】本発明の第1の実施例におけるメッセージのフォーマットを示す図である。 5 is a diagram showing a format of a message in the first embodiment of the present invention.

【図6】本発明の第1の実施例における中継スイッチの構成を示す図である。 6 is a diagram showing a configuration of a relay switch in the first embodiment of the present invention.

【図7】図6における経路指示回路の内部構成を示す図である。 7 is a diagram showing the internal configuration of the routing circuit of FIG.

【図8】図7におけるANDゲート群の内部構成を示す図である。 8 is a diagram showing the internal structure of the AND gate group in FIG.

【図9】本発明の実施例におけるクロスバスイッチの構成を示す図である。 Is a diagram showing a configuration of a crossbar switch in the embodiment of the present invention; FIG.

【図10】図9における迂回指示回路の内部構成を示す図である。 Is a diagram showing an internal configuration of a bypass instruction circuit in FIG. 10 FIG.

【図11】図9における経路指示回路の内部構成を示す図である。 11 is a diagram showing an internal configuration of a routing circuit in FIG.

【図12】本発明の第1の実施例におけるブロードキャストメッセージの流れを示す図である。 12 is a diagram illustrating a flow of a broadcast message in the first embodiment of the present invention.

【図13】本発明の第1の実施例におけるクロスバスイッチ故障時のブロードキャストメッセージの流れを示す図である。 Is a diagram showing a flow of a broadcast message when the crossbar switch failure in the first embodiment of FIG. 13 the present invention.

【図14】本発明の第1の実施例におけるクロスバスイッチ故障時の1対1転送メッセージの流れを示す図である。 14 is a diagram showing a flow of one-to-one transfer message when the crossbar switch failure in a first embodiment of the present invention.

【図15】本発明の第1の実施例における中継スイッチ故障時のブロードキャストメッセージの流れを示す図である。 Is a diagram showing a flow of a broadcast message when the relay switch failure in the first embodiment of the present invention; FIG.

【図16】本発明の第1の実施例における中継スイッチ故障時の1対1転送メッセージの流れを示す図である。 16 is a diagram showing a flow of one-to-one transfer message when the relay switch failure in a first embodiment of the present invention.

【図17】本発明の第2の実施例におけるメッセージのフォーマットを示す図である。 17 is a diagram showing a format of a message in the second embodiment of the present invention.

【図18】本発明の第2の実施例における中継スイッチ内の経路指示回路の内部構成を示す図である。 18 is a diagram showing an internal configuration of a routing circuit in the relay switch of the second embodiment of the present invention.

【図19】本発明の第2の実施例におけるクロスバスイッチ内の経路指示回路の内部構成を示す図である。 Is a diagram showing an internal configuration of the routing circuits in the crossbar switch of the second embodiment of Figure 19 the present invention.

【図20】ブロードキャスト逐次回路の構成を示す図である。 20 is a diagram showing a configuration of a broadcast sequential circuit.

【図21】本発明の第2の実施例における複数の部分放送範囲を示す図である。 21 is a diagram showing a plurality of partial broadcast range of the second embodiment of the present invention.

【図22】本発明の第2の実施例における部分ブロードキャストメッセージの流れを示す図である。 22 is a diagram showing the flow of the partial broadcast message in the second embodiment of the present invention.

【図23】本発明の第2の実施例におけるクロスバスイッチ故障時の部分ブロードキャストメッセージの流れを示す図である。 23 is a diagram showing the flow of a portion broadcast message at the crossbar switch failure in a second embodiment of the present invention.

【図24】本発明の第2の実施例における中継スイッチ故障時の部分ブロードキャストメッセージの流れを示す図である。 Is a diagram showing the flow of a portion broadcast message when the relay switch failure in the second embodiment of Figure 24 the present invention.

【図25】本発明の第3の実施例における中継スイッチ内部のANDゲート群の内部構成を示す図である。 FIG. 25 is a third diagram illustrating the internal structure of the AND gate group internal relay switch in the embodiment of the present invention.

【図26】図19の中の部分放送経路指示回路の内部構成を示す図である。 26 is a diagram showing an internal configuration of a partial broadcast routing circuitry in Figure 19.

【符号の説明】 DESCRIPTION OF SYMBOLS

100〜115 プロセッサ 116〜131 中継スイッチ 132〜139 クロスバスイッチ 140 ホスト計算機またはSVP 600 経路指示回路 601〜603 経路情報変更回路 610 迂回指示回路 611 一致判定回路 701〜703 選択回路 710 ANDゲート群 900 経路指示回路 905 迂回指示回路 906〜909 経路情報変更回路 1100 レジスタ群 1101〜1104 選択回路 1180 ブロードキャスト逐次回路 100-115 processors 116-131 relay switches 132 to 139 crossbar switch 140 the host computer or SVP 600 routing circuit 601 to 603 routing information changing circuit 610 bypasses indicating circuit 611 match determining circuit 701-703 selection circuit 710 the AND gate group 900 routing circuit 905 bypassing instruction circuit 906 to 909 the route information change circuit 1100 registers 1101 to 1104 selection circuit 1180 broadcast successive circuit

フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 G06F 15/16 470 A G06F 15/16 400 W (72)発明者 中川 貴之 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 佐伯 裕治 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 Of the front page Continued (51) Int.Cl. 6 identification symbol Agency in the docket number FI technology display location G06F 15/16 470 A G06F 15/16 400 W (72) inventor Takayuki Nakagawa Kanagawa Prefecture Hadano Horiyamashita address 1 stock company Date falling Mfg general purpose computer business unit (72) inventor Yuji Saeki Kanagawa Prefecture Hadano Horiyamashita one address, Inc. Date falling Mfg general purpose computer business unit

Claims (30)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 n次元(n≧2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、 1. A a plurality of partial networks for each dimension of the n-dimensional (n ≧ 2), to place the relay switch at the intersection of each dimension of the partial networks are connected to the respective dimensions of the partial network, the relay to connect the processor to the switch,
    複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークにおけるメッセージを転送先プロセッサに転送するプロセッサ間データ転送方法であって、 ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を各部分ネットワーク及び各中継スイッチ中に予め記憶し、 送信元プロセッサから転送されるブロードキャストメッセージを前記経路情報に従って部分ネットワーク及び中継スイッチを介してシリアライズネットワークに転送し、 該シリアライズネットワークは該シリアライズネットワークに接続された各中継スイッチを介して次元の異なる各部分ネットワークにメッセージを転送し、 該各部分ネットワークに接続された中継スイッチを介して各プロセッサに A inter-processor data transfer method for transferring messages in a network that enables transferring multiple messages in parallel among a plurality of processors to the destination processor, the path of the serialized networks is a partial network for serialization broadcast messages previously storing information in each partial network and the relay switch, the broadcast message to be transferred from the source processor to transfer through the partial network and the relay switch serialized network according to the routing information, the serialization network the serialized network forwards the message to each partial network having different dimensions through the respective relay switches connected to, to each processor via a relay switch connected to each of said partial network メッセージをブロードキャストすることを特徴とするプロセッサ間データ転送方法。 Inter-processor data transfer method, characterized by broadcasting a message.
  2. 【請求項2】 請求項1記載のプロセッサ間データ転送方法において、 前記部分ネットワークの故障情報を関連する前記中継スイッチに予め記憶し、 該関連する中継スイッチに接続されたプロセッサが送信元プロセッサとして1対1メッセージを転送するとき、 2. A interprocessor data transfer method according to claim 1, wherein the partial network in advance stores the failure information to the relay switch associated, as the processor is transmitting processor connected to the relay switch the relevant 1 when transferring to one message,
    該中継スイッチは前記故障情報に基づき該メッセージを前記シリアライズネットワークに転送することを特徴とするプロセッサ間データ転送方法。 Inter-processor data transfer method the relay switch, characterized in that forwarding the message based on the failure information to the serialization network.
  3. 【請求項3】 請求項1記載のプロセッサ間データ転送方法において、 前記中継スイッチの故障情報を関連する前記部分ネットワークに予め記憶し、 前記部分ネットワークは送信元プロセッサから転送される1対1メッセージを前記故障情報に基づき故障中継スイッチを介することなく転送することを特徴とするプロセッサ間データ転送方法。 3. A interprocessor data transfer method according to claim 1, previously stored in the partial network associated failure information of the relay switch, a one-to-one message the partial network is transferred from the source processor inter-processor data transfer method, characterized by transferring without using fault relay switches on the basis of the failure information.
  4. 【請求項4】 請求項1記載のプロセッサ間データ転送方法において、 前記経路情報は前記部分ネットワークに付された番号を含む情報であることを特徴とするプロセッサ間データ転送方法。 4. A interprocessor data transfer method according to claim 1, wherein the path information is inter-processor data transfer method which is characterized in that information including a number assigned to the partial network.
  5. 【請求項5】 請求項1記載のプロセッサ間データ転送方法において、 前記部分ネットワークはクロスバスイッチであることを特徴とするプロセッサ間データ転送方法。 5. The inter-processor data transfer method according to claim 1, wherein the partial network is inter-processor data transfer method which is a crossbar switch.
  6. 【請求項6】 請求項1記載のプロセッサ間データ転送方法において、 前記部分ネットワークは、前記経路情報により転送先を決定する手段を有することを特徴とするプロセッサ間データ転送方法。 6. The inter-processor data transfer method according to claim 1, wherein the partial network, inter-processor data transfer method characterized by comprising means for determining a transfer destination by the route information.
  7. 【請求項7】 請求項2記載のプロセッサ間データ転送方法において、 前記中継スイッチは、前記故障情報により転送先を決定する手段を有することを特徴とするプロセッサ間データ転送方法。 7. The method of claim 2 interprocessor data transfer method, wherein the relay switch interprocessor data transfer method characterized by comprising means for determining a transfer destination by the failure information.
  8. 【請求項8】 請求項3記載のプロセッサ間データ転送方法において、 前記部分ネットワークは、前記故障情報により転送先を決定する手段を有することを特徴とするプロセッサ間データ転送方法。 8. A interprocessor data transfer method according to claim 3, wherein the partial network, inter-processor data transfer method characterized by comprising means for determining a transfer destination by the failure information.
  9. 【請求項9】 請求項1記載のプロセッサ間データ転送方法において、 前記中継スイッチは、該中継スイッチに接続されたプロセッサの装置番号と前記経路情報を比較する手段を有することを特徴とするプロセッサ間データ転送方法。 9. The inter-processor data transfer method according to claim 1, wherein the relay switch between processors, characterized in that it comprises means for comparing said route information and the device number of the processor connected to the relay switch data transfer method.
  10. 【請求項10】 請求項6記載のプロセッサ間データ転送方法において、 前記転送先を決定する手段は、該転送先としてシリアライズネットワークあるいはメッセージ中の転送先プロセッサのいずれかを選択する選択手段を有することを特徴とするプロセッサ間データ転送方法。 10. A processor data transfer method according to claim 6 wherein the means for determining the transfer destination, it has a selection means for selecting one of the destination processors in the serialization network or message as the destination inter-processor data transfer method according to claim.
  11. 【請求項11】 請求項1記載のプロセッサ間データ転送方法において、 前記シリアライズネットワークに接続され、該シリアライズネットワークにメッセージを転送する中継スイッチは、該メッセージを同時に、該中継スイッチに接続された他の部分ネットワーク及び該中継スイッチに接続されたプロセッサに転送し、該シリアライズネットワークは該中継スイッチから転送されたメッセージを該中継スイッチには転送しないようにすることを特徴とするプロセッサ間データ転送方法。 11. The method of claim 1 interprocessor data transfer method, wherein connected to the serialized network, relay switch to forward the message to the serialization network, the message at the same time, the other connected to the relay switch partial network and transferred to a processor connected to the relay switch, the serialization network inter-processor data transfer method, characterized in that the said relay switch of the transferred message from the relay switch so as not to transfer.
  12. 【請求項12】 請求項1記載のプロセッサ間データ転送方法において、 ブロードキャストメッセージをシリアライズネットワークからブロードキャストする場合には、該シリアライズネットワークに接続された全ての中継スイッチにメッセージを転送し、ブロードキャストメッセージをシリアライズネットワーク以外の部分ネットワークからブロードキャストする場合には、該部分ネットワークへブロードキャストメッセージを転送した中継スイッチ以外の全ての中継スイッチにメッセージを転送することを特徴とするプロセッサ間データ転送方法。 12. The inter-processor data transfer method according to claim 1, wherein, when broadcasting a broadcast message from the serialization network forwards the message to all the relay switches connected to the serialization network, serialize the broadcast message If the broadcast from the partial network other than the network, inter-processor data transfer method, characterized in that forwarding the message to all the relay switches other than relay switch which transferred the broadcast message to the partial network.
  13. 【請求項13】 n次元(n≧2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークにおいて、該複数のプロセッサから選択された一群のプロセッサに選択的に部分ブロードキャストメッセージを転送するプロセッサ間データ転送方法であって、 前記部分ブロードキャストメッセージ内に前記一群のプロセッサを指定する範囲情報を設定し、 部分ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を各部分ネットワーク及び各中継スイッチ中に予め記憶し、送信元 13. a plurality of partial networks for each dimension of the n-dimensional (n ≧ 2), to place the relay switch at the intersection of each dimension of the partial networks are connected to the respective dimensions of the partial network, the relay connect the processor to switch, in a network that can be transferred in parallel a plurality of messages between a plurality of processors, an inter-processor data transfer for transferring selectively partially broadcast messages to a group of processors selected from the processor of said plurality of a method, said partial broadcast the set of processor sets the range information specifying in the message, part each part of the route information of serialization networks is a partial network for serialization broadcast messages network and each relay switch in advance and stored in, the source ロセッサから転送される部分ブロードキャストメッセージを前記経路情報に従って部分ネットワーク及び中継スイッチを介してシリアライズネットワークに転送し、 該シリアライズネットワークは、該シリアライズネットワークに接続され、前記範囲情報の条件を満たす中継スイッチを介して次元の異なる部分ネットワークにメッセージを転送し、該部分ネットワークは前記範囲情報の条件を満たす中継スイッチを介してプロセッサにメッセージを転送することを特徴とするプロセッサ間データ転送方法。 Transferred to serialize network through the partial network and the relay switch portions broadcast messages forwarded from processor according to the path information, the serialization network is connected to the serialization network, via a satisfying relay switch of the range information forwards the message to a different partial network dimensioned Te, partial network inter-processor data transfer method, wherein the transfer of messages to the processor via satisfy relay switch of the range information.
  14. 【請求項14】 請求項13記載のプロセッサ間データ転送方法において、 前記経路情報は前記部分ネットワークに付された番号を含む情報であることを特徴とするプロセッサ間データ転送方法。 14. The inter-processor data transfer method according to claim 13, wherein the path information is inter-processor data transfer method which is characterized in that information including a number assigned to the partial network.
  15. 【請求項15】 請求項13記載のプロセッサ間データ転送方法において、 前記部分ネットワークはクロスバスイッチであることを特徴とするプロセッサ間データ転送方法。 15. The inter-processor data transfer method according to claim 13, interprocessor data transfer method, wherein the sub-network is a crossbar switch.
  16. 【請求項16】 n次元(n≧2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークを備える並列計算機であって、 前記各部分ネットワーク及び各中継スイッチは、ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を予め記憶し、 前記部分ネットワーク及び中継スイッチは、関連する送信元プロセッサから転送されるブロードキャストメッセージを前記経路情報に従って前記シリアライズネットワークに転送し、 該シリアライズネットワークは該シリアライズネ 16. a plurality of partial networks for each dimension of the n-dimensional (n ≧ 2), to place the relay switch at the intersection of each dimension of the partial networks are connected to the respective dimensions of the partial network, the relay portion for connecting the processor to the switch, a parallel computer having a network that can be transferred in parallel a plurality of messages between a plurality of processors, each partial network and each relay switch is to serialize broadcast messages storing routing information for serializing the network is a network in advance, the partial network and the relay switch, the broadcast message transmitted from the associated source processor transfers the serialized network according to the routing information, the serialization network said serialized Ne ットワークに接続された各中継スイッチを介して次元の異なる各部分ネットワークにメッセージを転送し、 該各部分ネットワークは接続された中継スイッチを介して各プロセッサにメッセージをブロードキャストすることを特徴とする並列計算機。 Forward messages different to each partial network dimensionless through the respective relay switches connected to Ttowaku parallel computer respective partial network, characterized in that the broadcast message to each processor via a relay switch connected .
  17. 【請求項17】 請求項16記載の並列計算機において、 故障した前記部分ネットワークに関連する前記中継スイッチは前記部分ネットワークの故障情報を予め記憶し、 17. A parallel computer according to claim 16, wherein the relay switches associated with the failed the sub-network system is pre-stores the failure information of the partial network,
    該関連する中継スイッチに接続されたプロセッサが送信元プロセッサとして1対1メッセージを転送するとき、 When a processor coupled to the relay switch the relevant transfers a one-to-one messages as a source processor,
    該中継スイッチは前記故障情報に基づき該メッセージを前記シリアライズネットワークに転送することを特徴とする並列計算機。 Parallel computer the relay switch, characterized in that forwarding the message based on the failure information to the serialization network.
  18. 【請求項18】 請求項16記載の並列計算機において、 故障した前記中継スイッチに関連する前記部分ネットワークは前記中継スイッチの故障情報を予め記憶し、 前記部分ネットワークは送信元プロセッサから転送される1対1メッセージを前記故障情報に基づき故障中継スイッチを介することなく転送することを特徴とする並列計算機。 18. A parallel computer according to claim 16, wherein the partial network previously stores failure information of the relay switches associated with the failed the relay switch, the partial network is a pair to be transferred from the source processor parallel computer, characterized in that the transfer not via the failure relay switch based one message to the failure information.
  19. 【請求項19】 請求項16記載の並列計算機において、 前記経路情報は前記部分ネットワークに付された番号を含む情報であることを特徴とする並列計算機。 19. The parallel computer according to claim 16, wherein the path information is parallel computer, characterized in that the information containing the number assigned to the partial network.
  20. 【請求項20】 請求項16記載の並列計算機において、 前記部分ネットワークはクロスバスイッチであることを特徴とする並列計算機。 20. A parallel computer according to claim 16, parallel computer, wherein the sub-network is a crossbar switch.
  21. 【請求項21】 請求項16記載の並列計算機において、 前記部分ネットワークは、前記経路情報により転送先を決定する手段を有することを特徴とする並列計算機。 21. A parallel computer according to claim 16, wherein the partial network, a parallel computer, characterized in that it comprises means for determining a transfer destination by the route information.
  22. 【請求項22】 請求項17記載の並列計算機において、 前記中継スイッチは、前記故障情報により転送先を決定する手段を有することを特徴とする並列計算機。 22. A parallel computer according to claim 17, wherein the relay switch, a parallel computer, characterized in that it comprises means for determining a transfer destination by the failure information.
  23. 【請求項23】 請求項18記載の並列計算機において、 前記部分ネットワークは、前記故障情報により転送先を決定する手段を有することを特徴とする並列計算機。 23. A parallel computer according to claim 18, wherein the partial network, a parallel computer, characterized in that it comprises means for determining a transfer destination by the failure information.
  24. 【請求項24】 請求項16記載の並列計算機において、 前記中継スイッチは、該中継スイッチに接続されたプロセッサの装置番号と前記経路情報を比較する手段を有することを特徴とする並列計算機。 24. A parallel computer according to claim 16, wherein the relay switch, a parallel computer, characterized in that it comprises means for comparing the device ID and the route information processor connected to the relay switch.
  25. 【請求項25】 請求項21記載の並列計算機において、 前記転送先を決定する手段は、該転送先としてシリアライズネットワークあるいはメッセージ中の転送先プロセッサのいずれかを選択する選択手段を有することを特徴とする並列計算機。 25. A parallel computer according to claim 21 wherein the means for determining the transfer destination, and further comprising a selection means for selecting one of the destination processors in the serialization network or message as the destination parallel computer to be.
  26. 【請求項26】 請求項16記載の並列計算機において、 前記シリアライズネットワークに接続され、該シリアライズネットワークにメッセージを転送する中継スイッチは、該メッセージを同時に、該中継スイッチに接続された他の部分ネットワーク及び該中継スイッチに接続されたプロセッサに転送し、該シリアライズネットワークは該中継スイッチから転送されたメッセージを該中継スイッチには転送しないようにすることを特徴とする並列計算機。 26. A parallel computer according to claim 16, which is connected to a serialized network, relay switch to forward the message to the serialization network, the message at the same time, and other partial network connected to the relay switch parallel computer transfers the processor connected to the relay switch, the serialization network, characterized in that the said relay switch messages transferred from the relay switch so as not to transfer.
  27. 【請求項27】 請求項16記載の並列計算機において、 ブロードキャストメッセージをシリアライズネットワークからブロードキャストする場合には、該シリアライズネットワークに接続された全ての中継スイッチにメッセージを転送し、ブロードキャストメッセージをシリアライズネットワーク以外の部分ネットワークからブロードキャストする場合には、該部分ネットワークへブロードキャストメッセージを転送した中継スイッチ以外の全ての中継スイッチにメッセージを転送することを特徴とする並列計算機。 27. A parallel computer according to claim 16, when broadcasting a broadcast message from the serialization network forwards the message to all the relay switches connected to the serialization network, other than serializing network broadcast messages If the broadcast from the partial network, a parallel computer, characterized in that forwarding the message to all the relay switches other than relay switch which transferred the broadcast message to the partial network.
  28. 【請求項28】 n次元(n≧2)の各次元毎に複数の部分ネットワークを設け、各次元の部分ネットワークの交点に該各次元の部分ネットワークに接続される中継スイッチを配置し、該中継スイッチにプロセッサを接続し、複数のメッセージを複数のプロセッサ間で並列に転送可能にしたネットワークにおいて、該複数のプロセッサから選択された一群のプロセッサに選択的に部分ブロードキャストメッセージを転送する並列計算機であって、 前記部分ブロードキャストメッセージ内に前記一群のプロセッサを指定する範囲情報を設定し、 前記各部分ネットワーク及び各中継スイッチは、部分ブロードキャストメッセージを逐次化するための部分ネットワークであるシリアライズネットワークの経路情報を予め記憶し、 前記部分ネットワー 28. a plurality of partial networks for each dimension of the n-dimensional (n ≧ 2), to place the relay switch at the intersection of each dimension of the partial networks are connected to the respective dimensions of the partial network, the relay connect the processor to switch, in a network that can be transferred in parallel a plurality of messages between a plurality of processors, a parallel computer transfers the selectively partially broadcast messages to a group of processors selected from the processor of said plurality of Te, set the range information specifying the set of processors to the partial broadcast message, wherein each partial network and the relay switch, the routing information for serializing the network is a partial network for serialization partial broadcast messages previously stored, the partial network ク及び中継スイッチは、関連する送信元プロセッサから転送される部分ブロードキャストメッセージを前記経路情報に従って前記シリアライズネットワークに転送し、 該シリアライズネットワークは、該シリアライズネットワークに接続され、前記範囲情報の条件を満たす中継スイッチを介して次元の異なる部分ネットワークにメッセージを転送し、該部分ネットワークは前記範囲情報の条件を満たす中継スイッチを介してプロセッサにメッセージを転送することを特徴とする特徴とする並列計算機。 Click and the relay switch, the partial broadcast messages forwarded from the associated source processor transfers the serialized network according to the routing information, the serialization network is connected to the serialization network, satisfying relay of the range information parallel computer transfers the message to a different subnetwork of dimensions through the switch, said partial network, characterized characterized in that to transfer the message to the processor via satisfy relay switch of the range information.
  29. 【請求項29】 請求項28記載の並列計算機において、 前記経路情報は前記部分ネットワークに付された番号を含む情報であることを特徴とする並列計算機。 29. A parallel computer according to claim 28, wherein the path information is parallel computer, characterized in that the information containing the number assigned to the partial network.
  30. 【請求項30】 請求項28記載の並列計算機において、 前記部分ネットワークはクロスバスイッチであることを特徴とする並列計算機。 30. A parallel computer according to claim 28, parallel computer, wherein the sub-network is a crossbar switch.
JP17939495A 1994-06-29 1995-06-22 Inter-processor data transfer method and a parallel computer Expired - Fee Related JP3504033B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6-169995 1994-06-29
JP16999594 1994-06-29
JP17939495A JP3504033B2 (en) 1994-06-29 1995-06-22 Inter-processor data transfer method and a parallel computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17939495A JP3504033B2 (en) 1994-06-29 1995-06-22 Inter-processor data transfer method and a parallel computer

Publications (2)

Publication Number Publication Date
JPH0877127A true true JPH0877127A (en) 1996-03-22
JP3504033B2 JP3504033B2 (en) 2004-03-08

Family

ID=26493148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17939495A Expired - Fee Related JP3504033B2 (en) 1994-06-29 1995-06-22 Inter-processor data transfer method and a parallel computer

Country Status (1)

Country Link
JP (1) JP3504033B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774731A (en) * 1995-03-22 1998-06-30 Hitachi, Ltd. Exclusive control method with each node controlling issue of an exclusive use request to a shared resource, a computer system therefor and a computer system with a circuit for detecting writing of an event flag into a shared main storage
US6985448B2 (en) 2000-02-28 2006-01-10 Nec Corporation Data transfer system capable of avoiding double reception of same data
US20110035530A1 (en) * 2009-08-10 2011-02-10 Fujitsu Limited Network system, information processing apparatus, and control method for network system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330604B1 (en) 1994-03-24 2001-12-11 Hitachi, Ltd. Exclusive control method with each node controlling issue of an exclusive use request to a shared resource, a computer system therefor and a computer system with a circuit for detecting writing of an event flag into a shared main storage
US6502136B1 (en) 1994-03-24 2002-12-31 Hitachi, Ltd. Exclusive control method with each node controlling issue of an exclusive use request to a shared resource, a computer system therefor and a computer system with a circuit for detecting writing of an event flag into a shared main storage
US5774731A (en) * 1995-03-22 1998-06-30 Hitachi, Ltd. Exclusive control method with each node controlling issue of an exclusive use request to a shared resource, a computer system therefor and a computer system with a circuit for detecting writing of an event flag into a shared main storage
US6985448B2 (en) 2000-02-28 2006-01-10 Nec Corporation Data transfer system capable of avoiding double reception of same data
US20110035530A1 (en) * 2009-08-10 2011-02-10 Fujitsu Limited Network system, information processing apparatus, and control method for network system
US8589614B2 (en) * 2009-08-10 2013-11-19 Fujitsu Limited Network system with crossbar switch and bypass route directly coupling crossbar interfaces

Also Published As

Publication number Publication date Type
JP3504033B2 (en) 2004-03-08 grant

Similar Documents

Publication Publication Date Title
US5740346A (en) System and method for dynamic network topology exploration
US5689661A (en) Reconfigurable torus network having switches between all adjacent processor elements for statically or dynamically splitting the network into a plurality of subsystems
US6295573B1 (en) Point-to-point interrupt messaging within a multiprocessing computer system
US6314525B1 (en) Means for allowing two or more network interface controller cards to appear as one card to an operating system
US6170025B1 (en) Distributed computer system supporting remote interrupts and lock mechanism
US6205508B1 (en) Method for distributing interrupts in a multi-processor system
US7023811B2 (en) Switched fabric network and method of mapping nodes using batch requests
US5841775A (en) Scalable switching network
US5319775A (en) Centralized diagnostic system for loosely coupled processors
US5737628A (en) Multiprocessor computer system with interleaved processing element nodes
US20050080933A1 (en) Master-slave adapter
US20040255002A1 (en) Methods and apparatus for extended packet communications between multiprocessor clusters
US20050081080A1 (en) Error recovery for data processing systems transferring message packets through communications adapters
US6970972B2 (en) High-availability disk control device and failure processing method thereof and high-availability disk subsystem
US20050091383A1 (en) Efficient zero copy transfer of messages between nodes in a data processing system
US5161156A (en) Multiprocessing packet switching connection system having provision for error correction and recovery
US4523273A (en) Extra stage cube
US5701416A (en) Adaptive routing mechanism for torus interconnection network
US7058750B1 (en) Scalable distributed memory and I/O multiprocessor system
Chow et al. Hyperswitch network for the hypercube computer
US6333929B1 (en) Packet format for a distributed system
US5892923A (en) Parallel computer system using properties of messages to route them through an interconnect network and to select virtual channel circuits therewithin
US6230252B1 (en) Hybrid hypercube/torus architecture
US5257266A (en) Computer and communications systems employing universal direct spherics processing architectures
US4630258A (en) Packet switched multiport memory NXM switch node and processing method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040318

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees