JPH0864634A - Semiconductor device and production thereof - Google Patents

Semiconductor device and production thereof

Info

Publication number
JPH0864634A
JPH0864634A JP6221113A JP22111394A JPH0864634A JP H0864634 A JPH0864634 A JP H0864634A JP 6221113 A JP6221113 A JP 6221113A JP 22111394 A JP22111394 A JP 22111394A JP H0864634 A JPH0864634 A JP H0864634A
Authority
JP
Japan
Prior art keywords
header
pellet
inner lead
formed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6221113A
Other languages
Japanese (ja)
Other versions
JP3027512B2 (en
Inventor
Hajime Murakami
Tomio Yamada
富男 山田
村上  元
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP6221113A priority Critical patent/JP3027512B2/en
Publication of JPH0864634A publication Critical patent/JPH0864634A/en
Application granted granted Critical
Publication of JP3027512B2 publication Critical patent/JP3027512B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PURPOSE: To enhance the performance of a product by connecting each inner lead directly with a pellet at each connecting part thereby decreasing the external resistance significantly as compared with an electrical connection through bonding wire and separating a header from an inner lead group so that a best material can be employed for the inner lead and the header. CONSTITUTION: A power transistor comprises a planar pellet 10 on which an MOSFET circuit is fabricated, three inner leads 35, 36, 37, a header 41 for enhancing the heat dissipation performance, and a resin seal 44 sealing the pellet 10, the inner lead group and a part of the header. Each inner lead is connected electrically and mechanically with a connecting part 25, 26, i.e., a bump, on the circuit side major surface of the pellet 10 and the header 41 is jointed to the opposite major surface of the pellet.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体装置、特に、電気抵抗の低減技術に関し、例えば、単体のパワートランジスタやパワー集積回路装置(以下、パワーICという。)等の高出力で高発熱の半導体装置に利用して有効なものに関する。 BACKGROUND OF THE INVENTION This invention relates to a semiconductor device, in particular, relates to technology for reducing electrical resistance, for example, a single power transistor or a power integrated circuit device (hereinafter, referred to as a power IC.) High heating at high power, such as by using the semiconductor device related to valid.

【0002】 [0002]

【従来の技術】一般に、パワートランジスタやパワーI In general, power transistors and power I
C等の高出力で高発熱の半導体装置は、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。 High heat-generating semiconductor device at high output of the C or the like, the power and switches the battery powered device, automobile electrical equipment, are used in all areas of electronic and electrical equipment such as a motor drive control device. このような高出力で高発熱の半導体装置のうち従来のパワートランジスタを述べてある例として、特開昭5 As examples are mentioned conventional power transistor of the semiconductor device of high heat generation at such a high output, JP 5
9−25256号公報がある。 There is 9-25256 JP. このパワートランジスタは、リードフレームに放熱のためのヘッダが一体的に形成されており、このヘッダの上にペレットが固定されているとともに、このペレットの電極パッドとインナリードとがボンディングワイヤによって電気的に接続されており、ペレット、インナリード群およびヘッダの一部が樹脂封止体によって樹脂封止されている。 The power transistor, a header for heat dissipation on the lead frame are integrally formed, along with the pellet is fixed on the header, electrical and electrode pads and the inner leads of the pellet by a bonding wire are connected to, pellets, part of the inner lead groups and header are resin-sealed by the resin sealing body.

【0003】 [0003]

【発明が解決しようとする課題】従来のパワートランジスタにおいては、ボンディングワイヤの電気抵抗分およびペレットのアルミニウム配線の電気抵抗分(以下、外部抵抗分という。)と、ペレット内部の抵抗分(以下、 In THE INVENTION Problem to be Solved] conventional power transistor, the bonding wire electrical resistance of and the electrical resistance of the pellets of the aluminum wire (hereinafter, referred to as an external resistance component.) And, inside the pellets resistance component (hereinafter,
内部抵抗分という。 That the internal resistance component. )との合計がパワートランジスタ全体のオン抵抗になる。 ) And the sum is in the on-resistance of the entire power transistor. ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。 Here, in the internal resistance component is large step that there was little external resistance component becomes a problem. ところが、技術革新が進展し、内部抵抗分が小さく改善されて外部抵抗分の大きさが全体の50%程度を越える段階になると、外部抵抗分を無視することができない状況になる。 However, technological innovation developed, the internal resistance of is improved small size of the external resistor content became stage exceeding 50% of the total, the situation can not be neglected external resistor min.

【0004】本発明の目的は、外部抵抗分を抑制することができる半導体装置およびその製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device and a manufacturing method thereof which can suppress the external resistor min.

【0005】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 [0005] The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

【0006】 [0006]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。 If outlines of typical ones of the inventions disclosed in the present application Means for Solving the Problems], it is as follows.

【0007】すなわち、半導体装置は、電子回路要素が作り込まれ小形の平板形状に形成された半導体ペレットと、電子回路要素を電気的に外部に引き出すための複数本のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体とを備えており、半導体ペレットの電子回路要素を作り込まれた側の主面には各インナリードがバンプから形成された接続部によって電気的かつ機械的に接続されているとともに、この半導体ペレットの反対側の主面にはヘッダが結合されている。 Namely, the semiconductor device includes a semiconductor pellets formed in compact plate shape is built electronic circuitry, and a plurality of inner leads for deriving the electrical external electronic circuitry, the heat radiation performance a header for increasing the semiconductor pellet, a portion of the inner lead groups and header includes a resin sealing body sealed with resin, the main surface on the side which is built the electronic circuitry of the semiconductor pellet the with the inner leads are electrically and mechanically connected by a connecting portion formed from the bump, on the opposite side of the main surface of the semiconductor pellet is bonded header.

【0008】 [0008]

【作用】前記した手段によれば、各インナリードが半導体ペレットに各接続部によって直接的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分が大幅に低減されることになる。 SUMMARY OF] According to the described means, since each of the inner leads are directly connected by the connecting portions to the semiconductor pellet, in that the external resistor-compared to the electrical connection by the bonding wires is significantly reduced Become. また、ヘッダはインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができる。 The header because it has become separate from the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads, it is possible to increase the heat radiation performance of the header.

【0009】 [0009]

【実施例】図1は本発明の一実施例である半導体装置を示しており、(a)は一部切断平面図、(b)は正面断面図である。 DETAILED DESCRIPTION FIG. 1 shows a semiconductor device according to an embodiment of the present invention, (a) is partially cut plan view, (b) it is a front sectional view. 図2以降は本発明の一実施例である半導体装置の製造方法を説明するための各説明図である。 Figure 2 thereafter are the respective explanatory views for explaining a manufacturing method of a semiconductor device in an embodiment of the present invention.

【0010】本実施例において、本発明に係る半導体装置は、パワーMOSFET(以下、トランジスタという。)として構成されている。 [0010] In this embodiment, a semiconductor device according to the present invention, a power MOSFET is configured as a (hereinafter, referred to. Transistor). このトランジスタ1は、 The transistor 1,
MOSFETが作り込まれ小形の平板形状に形成された半導体ペレット(以下、ペレットという。)10と、M Semiconductor pellet the MOSFET is formed in a flat plate shape is built compact (hereinafter, pellets called.) And 10, M
OSFETを電気的に外部に引き出すための3本のインナリード35、36、37と、放熱性能を高めるためのヘッダ41と、ペレット10、インナリード群およびヘッダ41の一部を樹脂封止する樹脂封止体44とを備えている。 And three inner leads 35, 36, 37 for drawing the electrically outside OSFET, a header 41 for increasing the heat radiation performance, pellets 10, a resin part of the inner lead groups and header 41 for resin sealing and a sealing member 44. ペレット10の回路要素が作り込まれた側の主面(以下、上面とする。)には各インナリード35、3 The main surface on the side where the circuit elements are fabricated pellets 10 (hereinafter referred to as the top surface.) Each inner lead 35, 3
6、37がバンプから形成された接続部25、26、2 6,37 are formed from the bump connection portion 25,26,2
7によって電気的かつ機械的に接続されている。 It is electrically and mechanically connected by 7. また、 Also,
ペレット10の反対側の主面である下面にはヘッダ41 Header to the lower surface is a main surface on the opposite side of the pellet 10 41
が結合されている。 There are coupled. そして、このトランジスタ1は以下に述べるような製造方法によって製造されている。 Then, the transistor 1 is manufactured by the method as described below.

【0011】以下、本発明の一実施例であるトランジスタの製造方法を説明する。 [0011] Hereinafter, a method of manufacturing a transistor which is one embodiment of the present invention. この説明により、前記トランジスタ1についての構成の詳細が明らかにされる。 This description, details of the configuration for the transistor 1 is revealed.

【0012】このトランジスタの製造方法においては、 [0012] In this method of manufacturing a transistor,
図2に示されているペレット10、図3に示されている多連リードフレーム30および図4に示されているヘッダが、ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。 Pellet 10 shown in FIG. 2, the header shown in multiple lead frames 30 and 4 is shown in Figure 3 is prepared each pellet preparation step, the lead frame preparation step and the header preparing step .

【0013】図2に示されているペレット10は、半導体装置の製造工程における所謂前工程においてウエハ状態にてパワーMOSFET回路を適宜作り込まれた後に、小さい正方形の薄板形状に分断(ダイシング)されることにより、製作されたものである。 [0013] In that pellets 10 which are shown in Figure 2, in a so-called pre-step of the manufacturing process of a semiconductor device in a wafer state after being built power MOSFET circuits appropriately, is divided into a thin plate shape of small squares (diced) by Rukoto, it is those that have been made. このペレット1 The pellets 1
0はサブストレート11を備えており、サブストレート11の上にはポリシリコンによってゲート12が下敷きシリコン酸化膜13を介して形成されている。 0 has a substrate 11, a gate 12 of polysilicon is formed via the underlay silicon oxide film 13 on the substrate 11. サブストレート11におけるゲート12の外側に対応するサブストレート11の内部には半導体拡散層部としてのソース14が形成されており、サブストレート11の下部にはドレイン15が形成されている。 Inside the substrate 11 corresponding to the outside of the gate 12 in the substrate 11 is formed with a source 14 of a semiconductor diffusion layer section, the drain 15 is formed in the lower portion of the substrate 11.

【0014】サブストレート11の上にはCVD酸化膜等からなる絶縁膜16がゲート12およびソース14を被覆するように形成されており、この絶縁膜16におけるゲート12に対向する位置にはゲート用コンタクトホール17が1個、ゲート12に貫通するように開設されている。 [0014] On the substrate 11 is formed so that the insulating film 16 made of a CVD oxide film or the like covers the gate 12 and source 14, a gate in a position facing the gate 12 of the insulating film 16 contact holes 17 1, and is opened so as to penetrate the gate 12. また、絶縁膜16におけるソース14に対向する領域にはソース用コンタクトホール18が3個、ゲート用コンタクトホール17の片脇において直交する方向に並べられてソース14にそれぞれ貫通するように開設されている。 The source contact hole 18 is three in the region opposed to the source 14 in the insulating film 16, are opened are arranged in a direction perpendicular to the Katawaki of the gate contact hole 17 so as to penetrate to the source 14 there.

【0015】さらに、ゲート用コンタクトホール17の内部にはゲート用電極パッド19が形成され、各ソース用コンタクトホール18の内部にはソース用電極パッド20がそれぞれ形成されている。 Furthermore, the inside of the gate contact hole 17 is formed a gate electrode pad 19, a source electrode pad 20 in the interior of the source contact hole 18 are formed. これら電極パッド1 These electrode pads 1
9、20は、アルミニウム材料(アルミニウムまたはその合金)がスパッタリング蒸着等の適当な手段により絶縁膜16の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。 9 and 20, after being deposited on the insulating film 16 by an aluminum material (aluminum or an alloy thereof) suitable means such as sputtering deposition, and is formed by being patterned by photolithography method. つまり、絶縁膜16の上に被着されたアルミニウム材料は各コンタクトホール17、18の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド19、20はゲート12およびソース14とにそれぞれ電気的に接続された状態になっている。 That is, an aluminum material which is deposited on the insulating film 16 is to be filled respectively in the interior of the contact holes 17 and 18, the electrode pads 19, 20 which are formed respectively by the filling unit and the gate 12 and source 14 respectively in a state of being electrically connected to the. 他方、サブストレート11の下面にはドレイン15用の電極パッド21 On the other hand, the electrode pads 21 for the drain 15 on the lower surface of the substrate 11
がアルミニウム材料を被着されている。 There has aluminum material is deposited.

【0016】ゲート用電極パッド19および3個のソース用電極パッド20の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜24が被着されており、保護膜24のゲート用電極パッド19およびソース用電極パッド20にそれぞれ対向する位置にはゲート用バンプ22および各ソース用バンプ23がそれぞれ突設されている。 [0016] On the gate electrode pad 19 and three of the source electrode pad 20, the protective film 24 made of an insulating material such as phosphosilicate glass or a polyimide resin has been deposited, the gate of the protective film 24 each opposing positions in use the electrode pads 19 and the source electrode pad 20 gate bumps 22 and the respective source bumps 23 are protruded, respectively. これらバンプ22、23は、チタン(Ti)等からなる第1下地層22a、23aと、 These bumps 22 and 23, the first base layer 22a of titanium (Ti), etc., and 23a,
パラジウム(Pd)等からなる第2下地層22b、23 Second underlayer 22b made of palladium (Pd) or the like, 23
bと、はんだ(Sn−Pb)からなる本体22c、23 And b, the body 22c, 23 made of solder (Sn-Pb)
cとから構成されている。 And a and c.

【0017】図3に示されている多連リードフレーム3 [0017] The multiple-are shown in Figure 3 lead frame 3
0は、鉄−ニッケル合金や燐青銅或いはヘッダと同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の適当な手段により一体成形されている。 0, the iron - a conductive copper alloy of the same material is used is a thin plate made of a good material as nickel alloy or phosphor bronze, or header, is integrally formed by punching press working or suitable means of etching or the like there. この多連リードフレーム30の表面には錫(Sn)、金(Au)、はんだ(Sn−Pb)等を用いためっき処理が、ペレット10 Tin on the surface of the multiple lead frame 30 (Sn), gold (Au), the plating process using a solder (Sn-Pb), etc., pellet 10
に突設されたバンプ22、23による電気的かつ機械的接続作用が適正に実施されるように被着されている(図示せず)。 Electrical and mechanical connection action by bumps 22 and 23 projecting from the is applied as implemented properly (not shown). この多連リードフレーム30には複数の単位リードフレーム31が一方向に1列に並設されている。 A plurality of unit lead frame 31 are arranged side by side in a row in one direction in this multiple lead frame 30.
但し、一単位のみが図示されている。 However, only one unit is shown.

【0018】単位リードフレーム31は位置決め孔32 [0018] The unit lead frame 31 are positioning holes 32
aが開設されている外枠32を一対備えており、両外枠は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。 a has a pair of outer frame 32 that is open, outer frames are extended respectively to the series arranged in parallel at predetermined intervals. 隣合う単位リードフレーム31、3 Unit lead frame 31,3 adjacent
1間には一対のセクション枠33が両外枠32、32の間に互いに平行に配されて一体的に架設されており、これら外枠、セクション枠によって形成される略長方形の枠体(フレーム)内に単位リードフレーム31が構成されている。 Are integrally bridged arranged in parallel with each other between the pair of sections frame 33 is outer frames 32 and 32 between 1, these outer frame, generally rectangular frame formed by section frame (frame ) unit lead frame 31 is formed in the.

【0019】各単位リードフレーム(以下、リードフレームということがある。)31において、両セクション枠の間にはダム部材34が略中央部において直交されて一体的に架設されている。 [0019] Each unit lead frame (hereinafter, there is. That the lead frame) 31, between the two sections frame dam member 34 is bridged been orthogonally integrally in a substantially central portion. ダム部材34には3本のインナリード35、36、37が長さ方向に等間隔に配されて、一方向に直角にそれぞれ突設されている。 The dam member 34 arranged at regular intervals in the longitudinal direction inner leads 35, 36, 37 of the three, are at right angles respectively protrude in one direction. 中央のインナリード35(以下、第1インナリードという。)の先端部には、ドレイン用接続部片35aが厚さ方向にL Center of the inner leads 35 at the distal end (hereinafter, referred to. The first inner lead), in the thickness direction drain connecting piece 35a L
字形状に屈曲されて形成されている。 Are formed is bent into shape. 一方の片脇のインナリード36(以下、第2インナリードという。)の先端部には、ゲート用接続部片36aが同一平面内でく字形状に形成されている。 One Katawaki inner lead 36 at the distal end (hereinafter. Referred to as a second inner leads), the gate connecting piece 36a is formed on the Ku-shape in the same plane. 他方の片脇のインナリード(以下、第3インナリードという。)37の先端部には、ソース用接続部片37aが同一平面内でヨ字形状に形成されている。 Inner leads of the other Katawaki (hereinafter, referred to. The third inner lead) to the distal end of the 37, the source connecting piece 37a is formed on the yo-shape in the same plane.

【0020】ダム部材34には3本のアウタリード3 [0020] The dam member 34 three of the outer leads 3
8、39、40が3本のインナリード35、36、37 8,39,40 are three of the inner lead 35, 36, 37
に対向する各位置に配されて、それらインナリードと直線状に連続するようにそれぞれ突設されている。 Disposed in respective positions opposed, they are respectively thereof so as to be continuous to the inner leads a linear projected are in. そして、隣合うアウタリード同士および両セクション枠3 The adjacent outer leads to each other and both sections frame 3
3、33との間には、後述する樹脂封止体の成形に際してレジンの流れを堰き止めるためのダム34aがそれぞれ形成されている。 Between the 3,33, dams 34a to block the flow of resin during molding will be described later resin sealing body are formed.

【0021】図4に示されているヘッダ41は銅材料(銅または銅合金)等の導電性および熱伝導性の良好な材料が用いられて、ペレット10よりも大きな長方形の板形状に形成されている。 The header 41 shown in FIG. 4 is a copper material used (copper or copper alloy) material having good electrical conductivity and thermal conductivity etc., are formed on a large rectangular plate shape than pellets 10 ing. ヘッダ41にはこのトランジスタをプリント配線基板等に取り付けるための取付孔4 Mounting holes 4 for the header 41 for mounting the transistor on the printed circuit board or the like
2が、一方の短辺付近において中央部に配されて厚さ方向に貫通するように開設されている。 2 has been opened so as to penetrate in the thickness direction is disposed in the central portion in the vicinity of one short side.

【0022】以上のようにして予め準備されたペレット10とヘッダ41とは、ペレットボンディング工程において、ヘッダ41の一方の主面(以下、上面とする。) The pellets 10 and the header 41 which is prepared in advance as described above, in the pellet bonding process, one main surface of the header 41 (hereinafter referred to as the top surface.)
にペレット10のドレイン用電極パッド21側の主面がペレットボンディング層としてのはんだ付け層43によりボンディングされる。 Drain electrode pad 21 side of the main surface of the pellets 10 are bonded by soldering layer 43 of the pellet bonding layer. はんだ付け層43を形成するはんだ材料としては、ペレット10のバンプ22、23に使用されたはんだ材料の融点以上の融点を有するはんだ材料が使用される。 The solder material for forming the soldering layer 43, a solder material having a melting point above the melting point of the solder material used in the bump 22 and 23 of the pellet 10 is used. また、はんだ付け層43の形成方法としては、ヘッダ41の上面に載置されたはんだ箔(図示せず)にペレット10を押接させた状態で加熱させる方法を、使用することができる。 As a method for forming the soldering layer 43, a method of heating the placed solder foil (not shown) on the upper surface of the header 41 and the pellet 10 in a state of being pressed against, it can be used.

【0023】次に、インナリードボンディング工程において図5に示されているように、ペレット10のヘッダ41と反対側の主面にインナリード群がボンディングされる。 Next, as shown in FIG. 5 in the inner lead bonding step, the inner lead groups on the main surface of the opposite side of the header 41 of the pellet 10 is bonded. この際、多連リードフレーム30はインナリードボンディング装置(図示せず)を一方向に歩進送りされる。 In this case, multiple lead frame 30 is incremented feed inner lead bonding device (not shown) in one direction. そして、歩進送りされる多連リードフレーム30の途中に配設されているインナリードボンディングステージにおいて、ペレット30は単位リードフレーム31に下方から対向されるとともに、各バンプ22および23 Then, the inner lead bonding stage which is arranged in the middle of the multiple lead frame 30 to be incremented feed, together with the pellets 30 is opposed from below to the unit lead frame 31, the respective bumps 22 and 23
が各インナリード36および37の接続部片36a、3 Connecting piece 36a, 3 of but each of the inner leads 36 and 37
7aにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム30に組み付けられる。 By thermally bonding the aligned respectively bonding tool 7a, assembled to multiple lead frame 30.

【0024】すなわち、各バンプ22、23が各インナリード36、37に加熱下で押接されると、バンプ本体22c、23cのはんだが溶融して各インナリード36 [0024] That is, the respective bumps 22, 23 are pressed against under heating to each of the inner leads 36 and 37, the bump main body 22c, 23c of the solder is melted by each of the inner leads 36
および37に溶着する。 And welded to the 37. そして、はんだが固化した後に、ペレット10のゲート用電極パッド19および各ソース用電極パッド20と第2インナリード36および第3インナリード37との間には、ゲート用接続部25およびソース用接続部26がそれぞれ形成される。 After the solder has solidified, the gate connection 25 and the connection source between the gate electrode pad 19 and a respective source electrode pad 20 and the second inner lead 36 and the third inner lead 37 of the pellet 10 part 26 are respectively formed. ゲート用接続部25によってゲート用電極パッド19と第2インナリード36とが電気的かつ機械的に接続され、ソース用接続部26によってソース用電極パッド20と第3 A gate electrode pad 19 and the second inner lead 36 is electrically and mechanically connected by a gate connection 25, a source electrode pad 20 by the source connecting portions 26 third
インナリード37とが電気的かつ機械的に接続された状態になるとともに、これらの機械的接続によってペレット10がリードフレーム31に機械的に接続された状態すなわち固定的に組み付けられた状態になる。 With a state in which the inner leads 37 is electrically and mechanically connected, the pellets 10 by these mechanical connection is mechanically connected state, i.e. a state of being assembled in a fixed manner to the lead frame 31.

【0025】このインナリードボンディング作業に際して、第1インナリード35のドレイン用接続部片35a [0025] In this inner lead bonding work, the drain connecting piece 35a of the first inner lead 35
はヘッダ41の取付孔42と反対側の短辺付近にはんだ付けされる。 It is soldered to the vicinity of the short side opposite to the mounting holes 42 of the header 41. このはんだ付け部によってドレイン用接続部27が形成された状態になり、ドレイン用接続部27 Ready to drain connecting portions 27 are formed by the soldering portion, the drain connecting portions 27
によってペレット10のドレイン電極パッド21とヘッダ41とが電気的に接続された状態になる。 A drain electrode pad 21 and the header 41 of the pellet 10 is in a state of being electrically connected by.

【0026】以上のようにして組み立てられたヘッダ付きペレット10と多連リードフレーム30との組立体には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体44が、図6に示されているトランスファ成形装置50を使用されて各単位リードフレーム31について同時成形される。 [0026] The above way assembly of the header with the pellets 10 and the array type lead frame 30 which is assembled, the resin sealing body 44 formed of the resin sealed body molding step of an insulating resin such as epoxy resin is co-molded for each unit lead frame 31 is used to transfer molding apparatus 50 shown in FIG.

【0027】図6に示されているトランスファ成形装置はシリンダ装置等(図示せず)によって互いに型締めされる一対の上型51と下型52とを備えており、上型5 The transfer molding apparatus shown in FIG. 6 is provided with a lower die 52 and a pair of upper mold 51 to be mold clamped together by a cylinder device or the like (not shown), the upper die 5
1と下型52との合わせ面には上型キャビティー凹部5 1 and an upper mold cavity recess 5 on the mating surfaces of the lower die 52
3aと、下型キャビティー凹部53bとが互いに協働してキャビティー53を形成するように複数組(1組のみが図示されている。)没設されている。 And 3a, are the lower mold and the cavity recess 53b cooperates together a plurality of sets so as to form a cavity 53 (only one set is shown.) Botsu設. また、上型キャビティー凹部53aの天井面および下型キャビティー凹部53bの底面上には、樹脂封止体に取付孔を成形するための各取付孔成形用凸部60a、60bが互いに突合するように、かつ、ヘッダ41の取付孔42と等しい平面形状にそれぞれ突設されている。 Further, the upper mold cavity recess 53a ceiling surface and the bottom surface of the lower mold cavity recess 53b of the mounting holes forming projection 60a for forming the mounting hole in the resin sealing body, 60b are mutually Tsukiawasuru as such, and are projected respectively equal planar shape as the mounting hole 42 of the header 41.

【0028】上型51の合わせ面にはポット54が開設されており、ポット54にはシリンダ装置(図示せず) [0028] The mating surface of the upper mold 51 and the pot 54 is opened, (not shown) cylinder device is in the pot 54
により進退されるプランジャ55が成形材料としての樹脂(以下、レジンという。)を送給し得るように挿入されている。 Plunger 55 to advance and retract the resin as a molding material are inserted so as to deliver (hereinafter, referred to. Resin) by. 下型52の合わせ面にはカル56がポット5 Cal 56 the mating surface of the lower mold 52 is pot 5
4との対向位置に配されて没設されているとともに、複数条のランナ57がポット54にそれぞれ接続するように放射状に配されて没設されている。 Disposed in opposed position with being Botsu設 with 4, are disposed radially Botsu設 as runners 57 plural rows are respectively connected to the pot 54. 各ランナ57の他端部は下側キャビティー凹部53bにそれぞれ接続されており、その接続部分にはゲート58がレジンをキャビティー53内に注入し得るように形成されている。 The other end portion of each runner 57 is formed so as to inject are respectively connected to the lower cavity recess 53b, the gate 58 is resin in the connecting portion into the cavity 53. また、下型52の合わせ面には逃げ凹所59が単位リードフレーム31の厚みを逃げ得るように、多連リードフレーム30の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。 Further, as the recess 59 escapes in the mating surface of the lower mold 52 can escape the thickness of the lead frame units 31, in a slightly larger rectangle than the outer shape of the multiple lead frame 30, predetermined its thickness substantially equal to dimension are Botsu設 in depth.

【0029】以上のように構成されたトランスファ成形装置による樹脂封止体の成形作業について説明する。 [0029] The forming operation of the resin sealing body due configured transfer molding apparatus described above. 前記構成にかかる組立体は下型52に没設されている逃げ凹所59内に、ペレット10が下型キャビティー凹部5 The assembly according to the structure in relief recess 59 which is Botsu設 the lower die 52, the lower pellet 10 type cavity recess 5
3b内にそれぞれ収容されるように配されてセットされる。 It is arranged which are set to be housed respectively in 3b. 続いて、上型51と下型52とが型締めされ、ポット54からプランジャ55によりレジン61がランナ5 Subsequently, the upper mold 51 and lower mold 52 transgressions clamping, the resin 61 runners by the plunger 55 from the pot 54 5
7およびゲート58を通じて各キャビティー53に送給されて圧入される。 Is pressed is fed into the cavity 53 through 7 and the gate 58.

【0030】注入後、レジン61が熱硬化されて樹脂封止体44が成形されると、上型51および下型52は型開きされるとともに、エジェクタ・ピン(図示せず)により樹脂封止体44が離型される。 [0030] After injection, with resin 61 when being thermally cured resin sealing body 44 is molded, the upper die 51 and lower die 52 are opened mold, the resin sealing by the ejector pins (not shown) body 44 is demolded.

【0031】図7は離型後の多連リードフレーム30と樹脂封止体44との組立体を示している。 [0031] Figure 7 shows the assembly of the multiple lead frame 30 and the resin sealing body 44 after releasing. この組立体の樹脂封止体44の内部には、ペレット10、3本のインナリード35、36、37と共に、ペレット10の下面に結合されたヘッダ41の一部も樹脂封止された状態になっている。 Inside of the resin sealing body 44 of the assembly, with pellets 10,3 pieces of inner leads 35, 36, 37, the state in which a part is also sealed with a resin of the header 41 coupled to the lower surface of the pellet 10 going on. この状態において、ヘッダ41はそのペレット取付面とは反対側の端面が樹脂封止体44の表面から露出した状態になっており、3本のアウタリード3 In this state, the header 41 is in a state where the end surface of the opposite side is exposed from the surface of the resin sealing body 44 and the pellet mounting surface, three outer leads 3
8、39、40は樹脂封止体44の短辺側の一側面から直角に突出した状態になっている。 8,39,40 is in a state of protruding at right angles from one side of the short side of the resin sealing body 44. また、樹脂封止体4 In addition, the resin sealing body 4
4のヘッダ取付孔42と対向する部位には、取付孔45 4 of the header mounting hole 42 opposite to the site, the mounting hole 45
が凸部60a、60bによって成形されて開設された状態になっている。 There has been in a state of being opened is molded protrusions 60a, by 60b.

【0032】以上のようにして樹脂封止体44を成形された組立体は、リードフレーム切断工程において(図示せず)、外枠32、セクション枠33、ダム34aを切り落とされる。 The above manner is molded resin sealing body 44 the assembly (not shown) in the lead frame cutting step, the outer frame 32, section frame 33 is cut off a dam 34a. これにより、図1に示されているトランジスタ1が製造されたことになる。 As a result, the transistor 1 is manufactured as shown in FIG.

【0033】前記実施例によれば次の効果が得られる。 The following advantages are provided according to the embodiment. (1) 各インナリードをペレットに各接続部によって電気的かつ機械的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、 (1) by electrically and mechanically connected by the connecting portions of each of the inner leads to the pellet, it is possible to eliminate the electrical connection by the bonding wires,
ボンディングワイヤによる電気的接続に比べて外部抵抗分を大幅に低減することができ、パワートランジスタの性能を高めることができる。 It is possible to greatly reduce the external resistor-compared to the electrical connection by the bonding wires, the performance of the power transistor can be enhanced.

【0034】(2) また、ボンディングワイヤによる接続を廃止することにより、パワートランジスタのパッケージを小形軽量化することができるため、前記(1) [0034] (2) Further, by abolishing the connection by bonding wires, since the package of the power transistor can be small lightweight, wherein (1)
とあいまって、パワートランジスタの性能を高めることができる。 When combined, it is possible to improve the performance of the power transistor.

【0035】(3) ヘッダがインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができ、また、インナリードはヘッダの材質に無関係にインナリード特性に最適の材質を選定することができ、パワートランジスタの品質および信頼性をより一層高めることができる。 [0035] (3) Since the header is in separately from the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads, increase the heat radiation performance of the header it can, also, the inner leads can be selected an optimum material without regard to the inner leads characteristics of the material of the header, the quality and reliability of the power transistor can be further enhanced.

【0036】(4) ソース用電極パッドおよびソース用インナリードの接続部片を複数個設けることにより、 [0036] (4) By providing a plurality of connecting pieces of the source electrode pad and inner leads for the source,
ソースに大電流を流すことができるため、パワートランジスタの性能をより一層高めることができる。 Since a large current can be passed to the source, the performance of the power transistor can be further increased.

【0037】(5) 樹脂封止体をトランスファ成形法によって成形することにより、耐湿性能等の樹脂封止体が備えるべき性能を高めることができるため、パワートランジスタの品質および信頼性を高めることができる。 [0037] (5) by molding a resin sealing body by transfer molding, it is possible to enhance the performance to be provided a resin sealing body of moisture resistance and the like, to enhance the quality and reliability of the power transistor it can.

【0038】図8は本発明の他の実施例である半導体装置を示しており、(a)は一部切断平面図、(b)は正面断面図である。 [0038] Figure 8 shows a semiconductor device according to another embodiment of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.

【0039】本実施例2が前記実施例1と異なる点は、 The second embodiment is the embodiment differs from the first,
樹脂封止体44Aがポッティング法によって成形されている点である。 Resin sealing body 44A is that it is formed by a potting method. すなわち、ポッティング法による樹脂封止体44Aはペレット10、インナリード35、36、 In other words, the resin sealing body 44A by a potting method pellet 10, inner leads 35, 36,
37およびヘッダ41のペレット周りの必要な部分だけを樹脂封止した状態になっている。 Only in the state where resin sealing 37 and necessary part of the pellets around the headers 41. そして、樹脂封止体44Aの成形に際して、各インナリード36、37の内側に外力が不慮に加わって変形されるのを防止するために、各インナリード36、37は絶縁性接着テープ等からなる接着材46によってヘッダ41に接着されている。 Then, upon molding of the resin sealing body 44A, in order to force the inner side of each of the inner leads 36 and 37 is prevented from being deformed involved in accidental, each of the inner leads 36 and 37 made of an insulating adhesive tape or the like It is bonded to the header 41 by adhesive 46.

【0040】本実施例2によれば、樹脂封止体44Aがポッティング法によって成形されるため、樹脂封止体がトランスファ成形法によって成形される場合に比べて、 In accordance with the present embodiment 2, since the resin sealing body 44A is formed by a potting method, as compared with the case where a resin sealing body is molded by transfer molding,
コストを低減することができるとともに、パッケージ全体をより一層小形軽量化することができる。 It is possible to reduce the cost, it can be more compact and weight of the entire package.

【0041】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 [0041] Although the present invention made by the inventor has been concretely described based on examples, that the present invention is not limited to the above embodiments, and various modifications are possible without departing from the scope of the invention it is needless to say.

【0042】例えば、バンプはペレット側に配設するに限らず、インナリード側に配設してもよい。 [0042] For example, bumps are not limited to be disposed on the pellet side may be disposed on the inner lead side. また、バンプ本体ははんだによって形成するに限らず、金によって形成し、インナリードに金−錫共晶層によって接続するように構成してもよい。 The bump main body is not limited to be formed by soldering, are formed by gold, gold inner leads - may be configured to connect the tin eutectic crystal layer.

【0043】ペレットとヘッダとは、はんだ付け部によって結合するに限らず、金−錫共晶層や導電性接着材層(銀ペースト層等)によって結合してもよい。 The pellets and the header is not limited to the coupling by soldering portion, gold - may be linked by tin eutectic crystal layer and a conductive adhesive layer (a silver paste layer, etc.). 但し、ペレットのヘッダへの放熱作用を配慮して、熱伝導性の良好な結合部を形成することが望ましい。 However, in consideration of the heat dissipation effect of the pellets of the header, it is desirable to form a good bond of the heat conductivity.

【0044】ドレイン用電極パッドは、ペレットの第2 The drain electrode pads, the second of the pellet
主面(下面)側に配設してヘッダに電気的に接続するに限らず、ゲート用電極パッドおよびソース用電極パッドと同じ側に配設してインナリードにバンプによる接続部によって電気的に接続してもよい。 Not only to electrically connect to the header disposed on the main surface (lower surface) side, electrically by connection according to the bump to the inner lead arranged on the same side as the electrode pad and the electrode pad for source gate it may be connected.

【0045】ヘッダはペレットにインナリードボンディングされる前に結合するに限らず、インナリードボンディング後またはインナリードボンディングと同時にペレットに結合してもよい。 The header is not restricted to bind before being inner lead bonding pellets, after the inner lead bonding or inner lead bonding and may be simultaneously bound to the pellet.

【0046】ヘッダの形状、大きさ、構造等は、要求される放熱性能、実装形態(例えば、押さえ具や締結ボルトの使用の有無等)、ペレットの性能、大きさ、形状、 The header of the shape, size, structure, etc., required heat radiation performance, implementation (e.g., presence or absence of the use of retainer and fastening bolts), pellet performance, size, shape,
構造等々の諸条件に対応して選定することが望ましく、 It is desirable to select in response to various conditions of the structure like,
必要に応じて、放熱フィンやボルト挿通孔、雌ねじ等々を設けることができる。 If necessary, the heat radiation fins and the bolt insertion holes, can be provided so internal thread.

【0047】また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等のような熱伝導性の良好な他の金属材料を使用することができる。 [0047] As the material for forming the header is not limited to the use of copper-based materials, it can be used with good thermal conductivity other metallic materials such as aluminum-based, and the like.
特に、炭化シリコン(Sic)等のように熱伝導性に優れ、かつ、熱膨張率がペレットの材料であるシリコンのそれと略等しい材料を使用することが望ましい。 In particular, excellent thermal conductivity as such as silicon carbide (Sic), and it is desirable that the thermal expansion coefficient using a substantially equal material to that of silicon which is the material of pellets.

【0048】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるパワートランジスタに適用した場合について説明したが、それに限定されるものではなく、パワーIC、インシュレイテッド・ゲート・バイポーラ・トランジスタ(IGB The above is a description has been described as applied the invention made by the present inventors to the power transistor is a field as the background, the invention is not limited thereto, a power IC, insulation Ray Ted gate bipolar transistor (IGB
T)、トランジスタアレー等の半導体装置全般に適用することができる。 T), can be applied to semiconductor devices in general, such as a transistor array. 特に、高出力で低価格であり、しかも、高い放熱性能が要求される半導体装置に利用して優れた効果が得られる。 In particular, a low cost high power, moreover, excellent effect by utilizing the semiconductor device of high heat dissipation performance is required can be obtained.

【0049】 [0049]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。 To briefly explain advantageous effects obtained by typical ones of the inventions disclosed in the present application, according to the invention is as follows.

【0050】インナリードをペレットに接続部によって電気的かつ機械的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、 [0050] By electrically and mechanically connected by a connecting portion inner leads into pellets, it is possible to eliminate the electrical connection by the bonding wires,
ボンディングワイヤによる電気的接続に比べて外部抵抗分を大幅に低減することができ、また、ボンディングワイヤによる電気的接続を廃止することにより、パッケージを小形軽量化することができるため、半導体装置全体としての性能を高めることができる。 The external resistor-can be greatly reduced as compared with the electrical connection by the bonding wires, also by abolishing the electrical connection by the bonding wires, it is possible to compact lightweight package, the entire semiconductor device performance it is possible to increase the of.

【0051】また、ヘッダがインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、 [0051] Further, since that is a separate body from the header and the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads,
ヘッダの放熱性能を高めることができ、また、ヘッダと無関係にインナリードを最適な材質をもって形成することができ、半導体装置の品質および信頼性を高めることができる。 It is possible to enhance the heat radiation performance of the header, also can be formed with an optimal material for inner lead independent of the header, it is possible to improve the quality and reliability of the semiconductor device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例である半導体装置を示しており、(a)は一部切断平面図、(b)は正面断面図である。 [1] shows a semiconductor device according to an embodiment of the present invention, (a) is partially cut plan view, (b) it is a front sectional view.

【図2】本発明の一実施例である半導体装置の製造方法に使用されるペレットを示しており、(a)は平面図、 Figure 2 shows a pellet for use in a method of manufacturing a semiconductor device according to an embodiment of the present invention, (a) is a plan view,
(b)は正面断面図である。 (B) is a front sectional view.

【図3】同じく多連リードフレームを示しており、 [Figure 3] and also shows the array type lead frame,
(a)は一部省略平面図、(b)は正面断面図である。 (A) is partially omitted plan view, (b) it is a front sectional view.

【図4】ペレットボンディング後のヘッダを示しており、(a)は平面図、(b)は正面断面図、(c)は一部省略一部切断拡大側面図である。 [4] shows a header after pellet bonding, (a) shows the plan view, (b) a front sectional view, (c) is a partially omitted partially cut-enlarged side view.

【図5】インナリードボンディング後を示しており、 FIG. 5 shows the after inner lead bonding,
(a)は一部省略平面図、(b)は正面断面図である。 (A) is partially omitted plan view, (b) it is a front sectional view.

【図6】樹脂封止体成形工程を示しており、(a)は正面断面図、(b)はb−b線に沿う断面図である。 6 shows a resin sealing member forming step, (a) represents a front sectional view, a sectional view taken along the (b) is a line b-b.

【図7】樹脂封止体成形後を示しており、(a)は一部省略平面図、(b)は正面断面図である。 7 shows the after resin sealing body molding, (a) shows the partially omitted plan view, (b) is a front sectional view.

【図8】本発明の他の実施例である半導体装置を示しており、(a)は一部切断平面図、(b)は正面断面図である。 8 shows a semiconductor device according to another embodiment of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.

【符合の説明】 Description of the sign]

1…パワートランジスタ(半導体装置)、10…ペレット、11…サブストレート、12…ゲート、13…シリコン酸化膜、14…ソース、15…ドレイン、16…絶縁膜、17…ゲート用コンタクトホール、18…ソース用コンタクトホール、19…ゲート用電極パッド、20 1 ... power transistor (semiconductor device), 10 ... pellets, 11 ... substrate, 12 ... gate, 13 ... silicon oxide film, 14 ... source, 15 ... drain, 16 ... insulating film, 17 ... gate contact hole, 18 ... The source for the contact holes, electrode pad for 19 ... gate, 20
…ソース用電極パッド、21…ドレイン用電極パッド、 ... electrode pad for the source, electrode pad for 21 ... drain,
22…ゲート用バンプ、23…ソース用バンプ、24… 22 ... gate bumps, 23 ... source for the bump, 24 ...
保護膜、25…ゲート用接続部、26…ソース用接続部、27…ドレイン用接続部、30…多連リードフレーム、31…単位リードフレーム、32…外枠、33…セクション枠、34…ダム部材、35、36、37…インナリード、38、39、40…アウタリード、41…ヘッダ、42…取付孔、43…はんだ付け層(ペレットボンディング層)、44…トランジスタ成形法による樹脂封止体、44A…ポッティング法による樹脂封止体、4 Protective film, connection portion 25 ... gate, connection portion 26 ... source connection portion 27 ... drain, 30 ... multiple lead frame, 31 ... unit lead frame, 32 ... outer frame, 33 ... Section frame, 34 ... Dam members, 35, 36, 37 ... inner lead, 38, 39, 40 ... outer lead, 41 ... header, 42 ... mounting hole, 43 ... soldering layer (pellet bonding layer), 44 ... resin by transistors molding the sealing body, 44A ... resin sealing body by potting method, 4
5…取付孔、46…接着材、50…トランスファ成形装置、51…上型、52…下型、53…キャビティー、5 5 ... mounting hole, 46 ... adhesive, 50 ... transfer molding apparatus, 51 ... upper mold, 52 ... lower mold, 53 ... cavity, 5
4…ポット、55…プランジャ、56…カル、57…ランナ、58…ゲート、59…凹所、60a、60b…凸部、61…レジン。 4 ... pot, 55 ... plunger, 56 ... Cal, 57 ... runner, 58 ... gate, 59 ... recess, 60a, 60b ... protrusion, 61 ... resin.

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 電子回路要素が作り込まれ小形の平板形状に形成された半導体ペレットと、電子回路要素を電気的に外部に引き出すための複数本のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体とを備えている半導体装置において、 前記半導体ペレットの電子回路要素を作り込まれた側の主面には前記各インナリードがバンプから形成された接続部によって電気的かつ機械的に接続されているとともに、この半導体ペレットの反対側の主面には前記ヘッダが結合されていることを特徴とする半導体装置。 1. A semiconductor pellet electronic circuitry is formed in a flat plate shape is built compact, and a plurality of inner leads for deriving the electrical external electronic circuitry, the header for increasing the heat radiation performance When a semiconductor pellet, said semiconductor device comprising a resin sealing body part of the inner lead groups and header resin sealing, the main surface of the semiconductor pellet side which is built with electronic circuit elements with each of the inner leads are electrically and mechanically connected by a connecting portion formed from the bump, the semiconductor device is the main surface on the opposite side of the semiconductor pellet, wherein the header is coupled.
  2. 【請求項2】 前記樹脂封止体が加圧成形法によって成形されていることを特徴とする請求項1に記載の半導体装置。 2. A semiconductor device according to claim 1, characterized in that said resin sealing body is molded by pressure molding method.
  3. 【請求項3】 前記樹脂封止体がポッティング成形法によって成形されていることを特徴とする請求項1に記載の半導体装置。 3. A semiconductor device according to claim 1, wherein the resin sealing body is characterized in that it has been formed by potting molding.
  4. 【請求項4】 電子回路要素が作り込まれて小形の平板形状に形成された半導体ペレットが準備される工程と、 複数本のインナリードが連結されたリードフレームが準備される工程と、 熱伝導性の良好な材料が用いられて前記半導体ペレットよりも大きい形状に形成されたヘッダが準備される工程と、 前記ヘッダに前記半導体ペレットが電子回路要素を作り込まれた側と反対側の主面を結合される工程と、 前記各インナリードが前記半導体ペレットにインナリード側または半導体ペレット側のバンプによって形成された接続部により電気的かつ機械的に接続される工程と、 前記ヘッダが結合され前記インナリード群が接続された半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体が成形される工程と、を備えて 4. A crafted electronic circuitry and a step of semiconductor pellets formed in compact plate shape is prepared, the steps of the lead frame which a plurality of inner leads are connected is prepared, thermal conductivity a step of sexual good material is formed into shape larger than the semiconductor pellet used header is prepared, the main surface opposite to the semiconductor pellet to the header is built electronic circuitry side a step that is coupled to, said a step of each of the inner leads are electrically and mechanically connected by a connecting portion formed by the inner lead side or the semiconductor pellet side bumps on said semiconductor pellet, the header is coupled the includes semiconductor pellet inner lead groups are connected, the step of resin sealing body is molded to a part of the inner lead groups and header sealed with resin, the ることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim Rukoto.
  5. 【請求項5】 前記インナリード群のうち一部のインナリードが前記ヘッダに部分的に接着され、前記樹脂封止体がポッティング法によって成形されることを特徴とする請求項4に記載の半導体装置の製造方法。 Wherein said portion of the inner lead of the inner lead groups are partially bonded to the header, the semiconductor of claim 4, wherein the resin sealing body, characterized in that it is formed by a potting method manufacturing method of the device.
JP6221113A 1994-08-23 1994-08-23 Power mosfet Expired - Lifetime JP3027512B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6221113A JP3027512B2 (en) 1994-08-23 1994-08-23 Power mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6221113A JP3027512B2 (en) 1994-08-23 1994-08-23 Power mosfet

Publications (2)

Publication Number Publication Date
JPH0864634A true JPH0864634A (en) 1996-03-08
JP3027512B2 JP3027512B2 (en) 2000-04-04

Family

ID=16761689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6221113A Expired - Lifetime JP3027512B2 (en) 1994-08-23 1994-08-23 Power mosfet

Country Status (1)

Country Link
JP (1) JP3027512B2 (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911877A1 (en) * 1997-10-24 1999-04-28 Eni Technologies, Inc. Kilowatt power transistor
WO2001015230A1 (en) * 1999-08-25 2001-03-01 Hitachi, Ltd. Electronic device
US6319755B1 (en) 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6479888B1 (en) 1999-02-17 2002-11-12 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6573119B1 (en) 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
FR2837022A1 (en) * 2002-03-08 2003-09-12 Mitsubishi Electric Corp Device with power semiconductor, comprises assembly frame and metal block as substrate for semiconductor component encapsulated by moulded resin
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6667547B2 (en) * 1998-05-05 2003-12-23 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6774466B1 (en) 1999-01-28 2004-08-10 Renesas Technology Corp. Semiconductor device
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP2005101293A (en) * 2003-09-25 2005-04-14 Renesas Technology Corp Semiconductor device
EP1596434A1 (en) * 2003-09-04 2005-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
WO2007074529A1 (en) * 2005-12-27 2007-07-05 Fujitsu Limited Semiconductor device
JP2008177588A (en) * 2008-02-12 2008-07-31 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2008199037A (en) * 2008-03-10 2008-08-28 Renesas Technology Corp Semiconductor device for electric power and power supply circuit
JP2008311685A (en) * 2008-09-29 2008-12-25 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2009164647A (en) * 2009-04-22 2009-07-23 Mitsubishi Electric Corp Semiconductor device
US7820489B2 (en) 2006-04-19 2010-10-26 Nec Electronics Corporation Method of manufacturing semiconductor apparatus
EP2058857A3 (en) * 1998-06-02 2011-05-18 SILICONIX Incorporated IC chip package with directly connected leads
JP2011135115A (en) * 2011-04-08 2011-07-07 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2012004594A (en) * 2011-09-02 2012-01-05 Renesas Eastern Japan Semiconductor Inc Semiconductor device
DE10221085B4 (en) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Assembly having a connection means for contacting a semiconductor device and manufacturing method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
JP2016040839A (en) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911877A1 (en) * 1997-10-24 1999-04-28 Eni Technologies, Inc. Kilowatt power transistor
US6667547B2 (en) * 1998-05-05 2003-12-23 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
EP2058857A3 (en) * 1998-06-02 2011-05-18 SILICONIX Incorporated IC chip package with directly connected leads
EP2306513A3 (en) * 1998-06-02 2011-10-12 SILICONIX Incorporated IC chip package with directly connected leads
EP2306515A3 (en) * 1998-06-02 2011-10-26 SILICONIX Incorporated IC chip package with directly connected leads
US7394146B2 (en) 1999-01-28 2008-07-01 Renesas Tehcnology Corp. MOSFET package
US8183607B2 (en) 1999-01-28 2012-05-22 Renesas Electronics Corporation Semiconductor device
US6774466B1 (en) 1999-01-28 2004-08-10 Renesas Technology Corp. Semiconductor device
US8816411B2 (en) 1999-01-28 2014-08-26 Renesas Electronics Corporation Mosfet package
US8455986B2 (en) 1999-01-28 2013-06-04 Renesas Electronics Corporation Mosfet package
US7400002B2 (en) 1999-01-28 2008-07-15 Renesas Technology Corp. MOSFET package
US7985991B2 (en) 1999-01-28 2011-07-26 Renesas Electronics Corporation MOSFET package
US7332757B2 (en) 1999-01-28 2008-02-19 Renesas Technology Corp. MOSFET package
US7342267B2 (en) 1999-01-28 2008-03-11 Renesas Technology Corp. MOSFET package
US7385279B2 (en) 1999-02-17 2008-06-10 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US6573119B1 (en) 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US7812464B2 (en) 1999-02-17 2010-10-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing for high output MOSFET
US6479888B1 (en) 1999-02-17 2002-11-12 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US7160760B2 (en) 1999-02-17 2007-01-09 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US6812554B2 (en) 1999-02-17 2004-11-02 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
WO2001015230A1 (en) * 1999-08-25 2001-03-01 Hitachi, Ltd. Electronic device
US6740969B1 (en) 1999-08-25 2004-05-25 Renesas Technology Corp. Electronic device
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6319755B1 (en) 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6707138B2 (en) 1999-12-01 2004-03-16 Amkor Technology, Inc. Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6723582B2 (en) 2000-12-07 2004-04-20 Amkor Technology, Inc. Method of making a semiconductor package having exposed metal strap
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
FR2837022A1 (en) * 2002-03-08 2003-09-12 Mitsubishi Electric Corp Device with power semiconductor, comprises assembly frame and metal block as substrate for semiconductor component encapsulated by moulded resin
US6979843B2 (en) 2002-03-08 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
DE10221085B4 (en) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Assembly having a connection means for contacting a semiconductor device and manufacturing method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US7786565B2 (en) 2003-09-04 2010-08-31 Panasonic Corporation Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
EP1596434A4 (en) * 2003-09-04 2008-09-24 Matsushita Electric Ind Co Ltd Semiconductor device
EP1596434A1 (en) * 2003-09-04 2005-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005101293A (en) * 2003-09-25 2005-04-14 Renesas Technology Corp Semiconductor device
US8906705B2 (en) 2005-12-27 2014-12-09 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
US9059033B2 (en) 2005-12-27 2015-06-16 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
JP4998270B2 (en) * 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
US8076780B2 (en) 2005-12-27 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device with pads of enhanced moisture blocking ability
WO2007074529A1 (en) * 2005-12-27 2007-07-05 Fujitsu Limited Semiconductor device
US7820489B2 (en) 2006-04-19 2010-10-26 Nec Electronics Corporation Method of manufacturing semiconductor apparatus
JP2008177588A (en) * 2008-02-12 2008-07-31 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2008199037A (en) * 2008-03-10 2008-08-28 Renesas Technology Corp Semiconductor device for electric power and power supply circuit
JP2008311685A (en) * 2008-09-29 2008-12-25 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2009164647A (en) * 2009-04-22 2009-07-23 Mitsubishi Electric Corp Semiconductor device
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
JP2011135115A (en) * 2011-04-08 2011-07-07 Renesas Eastern Japan Semiconductor Inc Semiconductor device
JP2012004594A (en) * 2011-09-02 2012-01-05 Renesas Eastern Japan Semiconductor Inc Semiconductor device
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
JP2016040839A (en) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3027512B2 (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
JP3170182B2 (en) Resin-sealed semiconductor device and a manufacturing method thereof
US6740541B2 (en) Unmolded package for a semiconductor device
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US6790710B2 (en) Method of manufacturing an integrated circuit package
US7852651B2 (en) Semiconductor device
US8816411B2 (en) Mosfet package
CN101213663B (en) Semiconductor die package and method for making the same
KR100392713B1 (en) Electronic device
US6861734B2 (en) Resin-molded semiconductor device
US6521982B1 (en) Packaging high power integrated circuit devices
JP4699353B2 (en) Alternative flmp package design and method of package production
US5710695A (en) Leadframe ball grid array package
US7618896B2 (en) Semiconductor die package including multiple dies and a common node structure
US7291869B2 (en) Electronic module with stacked semiconductors
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US6989588B2 (en) Semiconductor device including molded wireless exposed drain packaging
JP3516789B2 (en) Semiconductor power modules
CN100411500C (en) Multichip module including substrate with an array of interconnect structures
CN100435324C (en) Semiconductor package structure having enhanced thermal dissipation characteristics
JP5442368B2 (en) ic chip package with a with a straight lead wire
JP3255646B2 (en) Method for manufacturing a resin-sealed semiconductor device
US8963321B2 (en) Semiconductor device including cladded base plate
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
US7166496B1 (en) Method of making a packaged semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 14

EXPY Cancellation because of completion of term