JPH0845918A - Metal layer etching method - Google Patents

Metal layer etching method

Info

Publication number
JPH0845918A
JPH0845918A JP20401295A JP20401295A JPH0845918A JP H0845918 A JPH0845918 A JP H0845918A JP 20401295 A JP20401295 A JP 20401295A JP 20401295 A JP20401295 A JP 20401295A JP H0845918 A JPH0845918 A JP H0845918A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
metal layer
etching
gas
formed
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20401295A
Other languages
Japanese (ja)
Other versions
JP2800729B2 (en )
Inventor
Akira Suzuki
Shigeru Yokoyama
茂 横山
彰 鈴木
Original Assignee
Casio Comput Co Ltd
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector

Abstract

PURPOSE:To obtain a metal layer etching method to obtain a junction terminal having sufficient junction strength with an external terminal by etching the metal layer provided on the substrate such as a semiconductor device and the like. CONSTITUTION:After arranging a wafer 10, on which a gold bump electrode 16 is formed, in a vacuum device, plasma is generated by introducing reactive ion gas, and the surface of the bump electrode 16 and a gold thin film 16a, which is a base layer, are etched. By using the mixture of halogenated gas consisting of a kind selected from CF4, C2F6, C3F8, CHF3 and SF6 and chlorine gas, consisting at least of a kind selected from CF,Cl, CF2Cl2, CFCl3, HCl and CCl4 as reactive ion gas, the gold thin film 16a can be removed, and at the same time, a microscopic V-shaped deep groove is formed on the surface of the bump electrode 16. Junction strength can be improved by the bonding agent inroaded into the V-shaped groove of the bump electrode when the bump- electrode 16 and an external terminal are junctioned.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、半導体装置などの基板に、例えば外部端子との接続端子を形成するために設けられた金属層をエッチングする金属層のエッチング方法に関する。 [Field of the Invention The invention relates to a substrate such as a semiconductor device, for example, to an etching method for a metal layer to etch the metal layer provided for forming a connection terminal to an external terminal.

【0002】 [0002]

【従来の技術】従来より、半導体装置にバンプ電極を形成し、このバンプ電極をキャリアテープに設けられた金屬箔リードに直接ボンディングする方式が知られている。 BACKGROUND ART Conventionally, a bump electrode formed on a semiconductor device, and bonding to method known directly to the gold 屬箔 lead provided the bump electrodes to the carrier tape. この方式はTAB(Tape Automated This method is TAB (Tape Automated
Bonding)方式として、かなり以前より知られていたが、電子機器を小型化する要望と、フォトリソグラフィー技術の急速な進歩に伴ない、近年、改めて見直され始めている。 As Bonding) method, it has been known from quite some time, and the desire to reduce the size of the electronic devices, not accompanied by the rapid progress of photolithography technique, in recent years, have begun to be reviewed again. しかして、このTAB方式において、 Thus, in the TAB method,
最も重要な技術要素は何と言っても半導体装置にバンプ電極を形成する点にある。 The most important technical element is the point of forming a bump electrode on what to say semiconductor device. 図8に従来のバンプ電極構造の断面図を示す。 It shows a cross-sectional view of a conventional bump electrode structure in FIG. 同図において参照符号1は、シリコンウエハであり、このシリコンウエハ1上にはアルミニウム又はアルミニウム合金で形成された電極パッド2が形成されている。 Reference numeral 1 in the figure, a silicon wafer, the electrode pads 2 formed of aluminum or an aluminum alloy is formed on the silicon wafer 1. 電極パッド2は、図示はしないが、シリコンウエハ1のゲート等の内部電極と接続されているものである。 The electrode pads 2, although not shown, are those connected to the internal electrodes such as the gate of the silicon wafer 1. 電極パッド2の周縁部は、この電極パッド2 Peripheral edge portion of the electrode pad 2, the electrode pads 2
に対向して開口3aが形成された窒化シリコン等の縁絶膜3で被覆されている。 Opposed to being coated with Enzemmaku 3 such as silicon nitride opening 3a is formed on. 電極パッド2上には、バリアメタル層4aと接着メタル層4bで構成されるアンダバンプ層4が形成される。 On the electrode pad 2, the barrier Andabanpu layer 4 composed of a metal layer 4a and the adhesive metal layer 4b is formed. アンダバンプ層4は、蒸着又はスパッタにより形成されるもので、同図においては電極パッド2およびこの電極パッド2の周囲の絶縁層4上にのみ示されるが、実際の工程としては絶縁層4上の全面に形成した上、バンプ電極5を形成した後に、図示の如く、エッチング処理されるものである。 Andabanpu layer 4 is intended to be formed by vapor deposition or sputtering, it is shown only on the electrode pads 2 and the insulating layer 4 around the electrode pad 2 in the figure, as an actual process on the insulating layer 4 after having formed on the entire surface, after forming the bump electrode 5, as illustrated, it is intended to be etched. この場合、アンダバンプ層4は電極パッド2およびこの電極パッド2の周囲の絶縁層4に固着され、この固着面積か大きいことにより十分な接合強度が確保される。 In this case, Andabanpu layer 4 is fixed to the electrode pad 2 and the insulating layer 4 around the electrode pad 2, sufficient bonding strength can be secured by either the fixation area larger. アンダバンプ層4 Andabanpu layer 4
上には、金よりなるバンプ電極5が形成されるが、このバンプ電極5はメッキにより形成されるものであるため、その下地として接着メタル層4上に金薄膜層5aが形成される。 The upper, but the bump electrodes 5 made of gold is formed, Therefore bump electrode 5 is intended to be formed by plating, a gold thin film layer 5a on the adhesive metal layer 4 as a base is formed. この後、前述した如く、バンプ電極5をマスクとして、バンプ電極5の外側部分のアンダバンプ層4をエッチングにより除去する。 Thereafter, as described above, the bump electrodes 5 as a mask, the Andabanpu layer 4 of the outer part of the bump electrode 5 is removed by etching. この場合、通常、等方性のウエットエッチングが用いられる。 In this case, usually, the isotropic wet etching is used.

【0003】上記のような従来技術においては、バンプ電極5は、頭部が大きいキノコ状とされているため、大きなピッチとなってしまうことから、電極パッド2のピッチが大変微小化している近年の半導体装置には適用が困難である、という問題を有している。 [0003] In the prior art as described above, the bump electrodes 5, because it is the head is large mushroom-shaped, because it becomes larger pitch, in recent years the pitch of the electrode pads 2 are very miniaturized the semiconductor device has an application is difficult, problem. そこで、現在、 So, currently,
バンプ電極5の巾(又は直径)を小さくする検討が進められているが、この検討における重大な課題としては、 バンプ電極の頭部の巾(又は直径)を小さくする技術の開発 バンプ電極の頭部の巾(又は直径)を小さくした場合、電極パッドとアンダバンプ層間、アンダバンプ層とバンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾(又は直径)を小さくした場合、バンプ電極とこのバンプ電極に接着されるキャリアテープのフィンガリードとの接合強度を如何に確保するか 等が挙げられる。 Although considered to reduce the width of the bump electrode 5 (or diameter) is underway, as the serious challenge in this study, the head of development bump electrode technique to reduce the width of the head of the bump electrodes (or diameter) If small parts of width (or diameter), when the small electrode pads and Andabanpu interlayer, the head of one bump electrode how secure the bonding strength between Andabanpu layer and the bump electrode width (or diameter), bumps electrode whether such is how secure the bonding strength between the finger leads of the carrier tape to be bonded to the bump electrodes and the like. このため、本願出願人は、上記課題の中、第項および第項の課題を解決する方法の1つを昭和62年11月18日付け(特願昭62−28925 Therefore, the present applicant has in the above-described problems, 1987 November 18, with one of the methods to solve the problems of the paragraph and paragraph (Japanese Patent Application No. Sho 62-28925
7号)で出願している。 Has been filed in the No. 7).

【0004】 [0004]

【発明が解決しようとする課題】すなわち、従来の技術では、バンプ電極5の頭部は、比較的大面積とされているため、これに接着されるフィンガリードとの単位面積当たりの接合強度は多少、小さいものであっても、全体としては一応、所定の接合強度は満足されるものであった。 [SUMMARY OF THE INVENTION That is, in the conventional art, the head of the bump electrodes 5, since there is a relatively large area, the bonding strength per unit area of ​​the finger leads to be bonded thereto somewhat, even small, once as a whole, were those given joint strength to be satisfied. しかし、バンプ電極5の頭部の巾(又は直径)を小さくした場合には、フィンガリードの接合強度が不足する、という課題があった。 However, when the reduced width of the head of the bump electrode 5 (or diameter), the bonding strength of the finger leads is insufficient, there is a problem in that. この発明は、上記の実情に鑑みてなされたものであり、半導体装置などの基板に設けられた金などからなる金属層をエッチングして、例えば外部端子との接合強度が充分な接続端子を得るための金属層のエッチング方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, by etching the metal layer made of gold provided on a substrate such as a semiconductor device, for example, bonding strength between the external terminal to obtain a sufficient connection terminal and to provide an etching method for a metal layer for.

【0005】 [0005]

【課題を解決するための手段】この発明は、上記目的を達成するために、CF 4 、C 26 、C 38 、CHF 3 、S SUMMARY OF THE INVENTION The present invention, in order to achieve the above object, CF 4, C 2 F 6 , C 3 F 8, CHF 3, S
6から選択された少なくとも1種のハロゲン化ガスと、CF 3 Cl、CF 2 Cl 2 、CFCl 3 、HCl、CC And at least one halogenated gas selected from F 6, CF 3 Cl, CF 2 Cl 2, CFCl 3, HCl, CC
4 、から選択された少なくとも1種の塩素系ガスとの混入ガスを真空装置内に導入してプラズマを発生させ、 l 4, is introduced into the vacuum apparatus to generate plasma contamination gas and at least one chlorine-based gas is selected from,
基板に設けられた金属層をエッチングするようにしたものである。 A metal layer provided on the substrate is obtained so as to etching. このようなエッチング方法によれば、金属層の厚み方向への強い異方性エッチングが進行し、金属層の表面にV字状溝が形成される。 According to this etching method, a strong anisotropic etching in the thickness direction of the metal layer proceeds, V-shaped grooves are formed on the surface of the metal layer. このようにして形成された金属層のV字状溝には、例えば半田などの接合剤が喰い込むことにより外部端子と強く接合されることになる。 Thus the V-shaped groove of the metal layer formed will be strongly joined with the external terminal by e.g. bonding agent such as solder bite.

【0006】 [0006]

【発明の実施の形態】以下、図面とともに、本発明の実施形態を説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, in conjunction with the accompanying drawings, an embodiment of the present invention. 図1は半導体装置のバンプ電極構造を示す。 Figure 1 shows a bump electrode structure of a semiconductor device. この図において、10はシリコンウエハであり、通常は直径4〜8インチのものが使用される。 In this figure, 10 is a silicon wafer, usually used those with a diameter of 4-8 inches. このシリコンウエハ10上にはゲート等の内部電極11および酸化シリコンよりなる絶縁膜12が形成されている。 The silicon wafer 10 on the insulating film 12 made of the internal electrodes 11 and the silicon oxide of the gate or the like is formed.
この絶縁膜12上には内部電極11に接続された電極パッド13が形成されている。 On this insulating film 12 is an electrode pad 13 connected to the internal electrode 11 is formed. この電極パッド13はアルミニウム(Al)、アルミニウム(Al)−けい素(S The electrode pads 13 are aluminum (Al), aluminum (Al) - silicon (S
i)、アルミニウム(Al)−銅(Cu)−けい素(S i), aluminum (Al) - Copper (Cu) - silicon (S
i)等のアルミニウム合金よりなっている。 i) it is made from aluminum alloy, or the like. この電極パッド13の周縁部および絶縁膜12上には窒化シリコンの絶縁膜14が形成されている。 The peripheral edge portion of the electrode pad 13 and on the insulating film 12 is an insulating film 14 of silicon nitride is formed. 電極パッド13と対応する部分の絶縁膜14には開口14aが形成されている。 The insulating film 14 of a portion corresponding to the electrode pad 13 opening 14a is formed. 開口l4aに対向する電極パッド13およびこの電極パッド13の周縁部を覆っている部分の絶縁膜14上には中間接続膜(アンダバンプ層)15が形成されている。 On the insulating film 14 of the portion covering the periphery of the electrode pads 13 and the electrode pad 13 facing the opening l4a the intermediate connection layer (Andabanpu layer) 15 is formed. この中間接続膜15はバリアメタルと接着メタルとの合金、例えばチタン(Ti)−タングステン(W)、 The intermediate connection layer 15 is an alloy of the barrier metal and the adhesion metal, such as titanium (Ti) - tungsten (W),
白金(pt)−チタン(Ti)、パラジウム(Pd)− Platinum (pt) - titanium (Ti), palladium (Pd) -
チタン(Ti)等の合金よりなる。 Made of an alloy such as a titanium (Ti). このようなバリアメタルと接着メタルとの合金は、単一層でもバリア機能の他、金バンプ16bと電極パッド13の接合強度を確保する機能を合わせ持つ。 Such barrier alloy between the metal and the adhesive metal, in addition to even barrier function in a single layer, having both the function of ensuring the bonding strength of the gold bump 16b and the electrode pads 13. 好ましくはチタンを原子量比で10%、重量比で30%混合したチタン−タングステン合金を用い、スパッタリングにより数千Åの厚さに形成される。 Preferably 10% titanium by atomic weight ratio, 30 percent mixed titanium in a weight ratio - using tungsten alloy, is formed to a thickness thousands Å by sputtering. 中間接続膜15の外側端は電極パッド13の外側端と絶縁膜14の開口14aとの間に位置付けされている。 It is positioned between the outer end of the intermediate connection layer 15 and the outer end of the electrode pads 13 and the opening 14a of the insulating film 14. そして、この中間接続膜15上には金(Au)よりなる金属層(バンプ電極)16が突出状に形成されている。 Then, the intermediate connection layer 15 metal layer made of gold (Au) is formed on (bump electrode) 16 is formed in the protruding shape. この金属層16は金薄膜16aと金バンプ16b The metal layer 16 is a gold thin film 16a and the gold bumps 16b
とよりなり、全体の厚さが10〜25μm程度に形成され、その外側端は中間接続膜15の外側端と略同一面とされている。 When be more, the thickness of the whole is formed of about 10 to 25 [mu] m, the outer end is an outer end and substantially the same surface of the intermediate connection layer 15.

【0007】金薄膜16aは、メッキにより形成される金バンプ16bのメッキ用下地層であり、スパッタにより中間接続膜15に付着される。 [0007] gold film 16a is a plating underlying layer of gold bumps 16b formed by plating, is attached to the intermediate connection layer 15 by sputtering. 金バンプ16bの頭部表面には、微細なV字状溝17が形成されている。 The head surface of the gold bump 16b, fine V-shaped grooves 17 are formed. 本発明の特徴は、金バンプ16bの頭部表面に、これら微細なV字状溝17を全面に亘って形成する点にあり、その形成方法の詳細は後述される。 Feature of the present invention, the head surface of the gold bump 16b, there these fine V-shaped groove 17 to the point of forming over the entire surface, the details of the forming method will be described later.

【0008】先ず、図2(A)〜(E)を参照して、シリコンウエハ10に外部電極16を形成する方法について説明する。 [0008] First, referring to FIG. 2 (A) ~ (E), a method for forming an external electrode 16 on the silicon wafer 10. まず、図2(A)に示すように、シリコンウエハ10上に内部電極11および酸化シリコンの絶縁膜12を形成し、その上にアルミニウムまたはアルミニウム合金よりなる電極パッド13を形成する。 First, as shown in FIG. 2 (A), an insulating film 12 of the internal electrodes 11 and the silicon oxide is formed on the silicon wafer 10, an electrode pad 13 made of aluminum or an aluminum alloy thereon. 次に、電極パッド13および絶縁膜12上に亘って窒化シコンの絶縁膜14を形成する。 Next, an insulating film 14 of nitride axicon over on the electrode pads 13 and the insulating film 12. 絶縁膜14には電極パッド13 The electrode pads 13 on the insulating film 14
の外形よりも少し小さい開口14aをエッチングによリ形成し、この開口14aから電極パッド13が露出されるようにする。 Of it was re formed etching a slightly smaller opening 14a than the outer, so that the electrode pad 13 is exposed from the opening 14a. この状態で、チタンータングステン等の合金からなる中間接続用合金および金を順次スパッタリングすることにより、シリコンウエハ10上の電極パッド13および絶縁膜14の全面に亘って、中間接続膜1 In this state, by sequentially sputtering intermediate connection alloy and gold of an alloy such as titanium over tungsten, over the entire surface of the electrode pads 13 and the insulating film 14 on the silicon wafer 10, the intermediate connection layer 1
5および金薄膜16aをそれぞれ数千Å程度の厚さに形成する。 5 and a gold thin film 16a to form the thickness of the respective several thousands Å. 但し、金薄膜l6aの厚さは数百Å程度でも良い、この場合、付着する金属粒子を均一にするために、 However, the thickness of the gold thin film l6a may be several hundred Å, to this case, uniform metal particles adhering,
スパッタリングが最適である。 Sputtering is optimal. また、この処理を行なう前には、必要に応じてアルミニウムの酸化膜を除去する除去処理を行なう。 Also, before performing this process, the removal process of optionally removing the oxide film of aluminum.

【0009】この後、図2(B)に示すように、金薄膜16a上にフォトレジスト液を滴下してスピンコーティングによリフォトレジスト膜19を厚く形成する。 [0009] Thereafter, as shown in FIG. 2 (B), thick to form a re photoresist film 19 by the spin coating by dropping a photoresist solution on the gold thin film 16a. このフォトレジスト膜19は厚さを20〜30μm程度にするために、粘度が数百〜千数百CPS(センチポイズ) The photoresist film 19 thickness to about 20 to 30 [mu] m, a viscosity of several hundred to one thousand and several hundred CPS (centipoise)
で、通常のスピンコーティンダのものよりも数倍ないし数十倍高いもの(例えば東京応化工業(株)製のBMR In normal spin code Ting Da several times to several tens of times higher than the ones (e.g. manufactured by Tokyo Ohka Kogyo of (Co.) BMR
1000)を使用する。 Using the 1000). なお、回転速度は数百rpmである。 The rotation speed is several hundred rpm. この場合、フォトレジストの粘度が百CPS以下であると、所定の厚さにすることはできない。 In this case, the viscosity of the photoresist is at one hundred CPS or less, can not be a predetermined thickness. 次いで、 Then,
このように形成されたフォトレジスト膜19を乾燥処理した後、その上面にマスク(図示せず)をアライメントする。 After drying the photoresist film 19 thus formed, to align the mask (not shown) on its upper surface. このマスクの透光部は電極パッド13と絶縁膜1 Light transmitting portion of the mask and the electrode pad 13 insulating film 1
4の開口14aとの外側縁部間に透光部の外側縁部が位置するような大きさに形成されている。 Outer edge of the light transmitting portion between the outer edge of the fourth opening 14a is formed in a size such as to be located. そして、このマスクを介してフォトレジスト膜19を露光し、現像することにより、図2(C)に示すようにフォトレジスト膜19に開口19aを設ける。 Then, exposing the photoresist film 19 through the mask and developed, an opening 19a in the photoresist film 19 as shown in FIG. 2 (C). 次に開口19aを介して露出された金薄膜16aに金を電解メッキすることにより金バンプ16bを形成する。 Then to form the gold bump 16b by electrolytic plating of gold on the exposed gold film 16a through the opening 19a. この金バンプ16bは上面がフォトレジスト膜19の上面よりも突出しないところでやめその厚さを20〜30μm程度にする。 The gold bump 16b is a top is about 20~30μm its thickness stop where not to protrude from the upper surface of the photoresist film 19. この結果、金バンプ16bの上面はほぼ平坦となる。 As a result, the upper surface of the gold bump 16b is substantially flat. なお、フォトレジスト膜19の現像に使用する現像液はキシレンを主成分とする有機溶剤(例えば東京応化工業(株)製のC―3)である。 The developing solution used for development of the photoresist film 19 is an organic solvent composed mainly of xylene (e.g., Tokyo Ohka Kogyo Co., Ltd. C-3).

【0010】この後、図2(D)に示すように、フォトレジスト膜19をエチルセルソルブ、ジクロルベンゼンを主成分とする有機溶剤(例えば東京応化工業(株)製の剥離液SP)で剥離する。 [0010] Thereafter, as shown in FIG. 2 (D), the photoresist film 19 ethyl cellosolve, an organic solvent mainly composed of dichlorobenzene (e.g. manufactured by Tokyo Ohka Kogyo Co., Ltd. stripper SP) peeling to. そして、この状態で、金薄膜l6aをヨウ素系のエッチング液でエッチングして、 In this state, the gold thin film l6a is etched with an etching solution of iodine,
不要な部分、つまり金バンプ16bと対応しない部分の金薄膜16aを除去する。 Unnecessary portion, that is to remove the gold bump 16b and the gold thin film 16a of the portion that does not correspond. この状態を図2(E)に示す。 This state is shown in FIG. 2 (E).

【0011】この後、シリコンウエハ10(図面は、バンプ電極構造の拡大部分のみを示すが、実際は、4〜8 [0011] Thereafter, the silicon wafer 10 (drawing shows only an enlarged portion of the bump electrode structure, in fact, 4-8
インチの円盤形状)を図3に示すスパッタ装置20に格納して反応性イオン(スパッタ)エッチングを行なう。 A disc shape) of an inch and stored in the sputtering apparatus 20 shown in FIG. 3 performing reactive ion (sputter) etching.
スパッタ(エッチング)装置20は、真空室21内にプレート22、23を備えており、ウエハ10はプレート23上に配される。 Sputter (etching) apparatus 20 is provided with a plate 22, 23 into the vacuum chamber 21, the wafer 10 is placed on the plate 23. プレート22には、13.56MH The plate 22, 13.56MH
zの高周波信号がマッチングボックス24、ブロックコンデンサ25を介して印加される。 Frequency signal z is applied through a matching box 24, capacitor block 25. 真空室21内は、図示しない真空ポンプにより高真空度に保持され、バルブ26の開放により反応性イオンガス28が真空室21内に導入される。 Vacuum chamber 21 is held by a vacuum pump (not shown) to a high degree of vacuum, reactive ion gas 28 is introduced into the vacuum chamber 21 by opening the valve 26. 反応性イオンガス28の流入量を流量計27で計測してバルブ26の開閉を制御することにより真空室21内は15〜30Pa(パスカル:lPa=1 Is the inflow of the reactive ion gas 28 is measured by the flow meter 27 the vacuum chamber 21 by controlling the opening and closing of the valve 26 15~30Pa (Pascal: LPA = 1
/133Torr)のガス圧力に設定されている。 / 133 Torr) is set to a gas pressure. 反応性イオンガスとしては、ハロゲン化ガスと塩素系ガスの混合ガスを用いる。 The reactive ion gas, a mixed gas of halogenated gas and chlorine gas. ハロゲン化ガスとしては、CF 4 The halogenated gas, CF 4,
26 、C 38 、CHF 3 、SF 6等を用いることができる。 It can be used C 2 F 6, C 3 F 8, CHF 3, SF 6 or the like. また、塩素系ガスとしては、CF 3 Cl、CF 2 Cl As the chlorine-based gas, CF 3 Cl, CF 2 Cl
2 、CFCl 3 、Cl 2 、SiCl 4 、BCl 3 、HCl、 2, CFCl 3, Cl 2, SiCl 4, BCl 3, HCl,
CCl 4等を用いることができる。 CCl 4, or the like can be used. 代表的な組合わせとして、SF 6十CFCl 3が挙げられる。 Typical combinations include SF 6 tens CFCl 3.

【0012】上記の条件で反応性イオンエッチングを行なうと、中間接続膜15および金バンプl6bに反応性イオンによるスパッタリング効果が作用し、異方性エッチングが進行する。 [0012] performing reactive ion etching under the above conditions, it acts sputtering effect by reactive ions to the intermediate connection layer 15 and the gold bump L6b, anisotropic etching proceeds. この場合、中間接続膜15に比し金バンプ16bの厚さは極めて大きいので、中間接続膜1 In this case, since the thickness of the compared Au bump 16b in the intermediate connection layer 15 is extremely large, the intermediate connection layer 1
5は完全に除去されるが、金バンプ16bは頭部の表面にスパッタリングによる、微細な、しかし、比較的深いV字状溝が形成される。 While 5 is completely removed, the gold bump 16b is by sputtering the surface of the head, fine, but relatively deep V-shaped grooves are formed.

【0013】図6は、金バンプ16bをメッキ形成した時点の状態、すなわち、図2(C)〜(E)の状態における金バンプ16bの顕徴鏡写真である。 [0013] Figure 6, at the time of the gold bumps 16b formed by plating conditions, i.e., a Arawacho mirror photograph of the gold bump 16b in the state in FIG. 2 (C) ~ (E). 図6における金バンプ16bの頭部表面にも微細な凹凸面は観察される。 Fine uneven surface to the head surface of the gold bump 16b in FIG. 6 is observed. しかし、この状態における金バンプ16bの頭部表面には、先端側が球状に隆起した微小な凸部が形成されている。 However, the head surface of the gold bump 16b in this state, minute convex portion distal end side raised spherical is formed. また、図7は、反応性イオンエッチングを実施した後の状態、すなわち、図1に示す状態における金バンプ16bの顕微鏡写真である。 FIG. 7 is a state after performing a reactive ion etching, i.e., is a micrograph of the gold bump 16b in the state shown in FIG. この状態の金バンプl Gold bump l of this state
6bの頭部表面には、先端側が鋭く尖った微小な隆起物が観察される。 The head surface of 6b, small ridges tip side is sharply pointed is observed. このように両者を比較すると、反応性イオンエッチング処理を実施する前と後では、金バンプ1 With this comparison both the before and after carrying out the reactive ion etching process, the gold bumps 1
6bの頭部表面の構造が全く異なることが認識される。 Structure of the head surface of 6b is recognized be quite different.

【0014】次に、図4および図5を参照して、上記のように構成された半導体装置の金属層16にフィンガリードを接続する場合について説明する。 [0014] Next, with reference to FIGS. 4 and 5, the case of connecting the finger leads to the metal layer 16 of the semiconductor device configured as described above. まず、シリコンウエハ10をダイシングにより切断して、複数の半導体チップ30に分離する。 First, the silicon wafer 10 is cut by dicing to separate the plurality of semiconductor chips 30. この半導体チップ30の1つには上述した外部電極16が多数配列されている。 External electrodes 16 described above are arrayed in the one of the semiconductor chip 30. また、 Also,
フィンガリード41は、銅箔をテープキャリア40にラミネートした上、エッチングにより所定の形状に形成されたもので、各フィンガリード41には半田42がメッキされている。 Finger leads 41 on laminated with copper foil on the tape carrier 40, which has been formed into a predetermined shape, each finger leads 41 are solder 42 is plated by etching. 各フィンガリード41の一端はテープキャリア40の中央に形成された四角い孔43内に突出し、この突出した各端部が半導体チップ30の各金属層16と対応して配列されている。 One end of each finger leads 41 are arranged corresponding projects into the square hole 43 formed in the center of the tape carrier 40, the end that this protruding the respective metal layers 16 of the semiconductor chip 30. この場合、フィンガリード41の表面にメッキされる半田42はすず(Sn) In this case, the solder 42 Hasuzu plated on the surface of the finger leads 41 (Sn)
と鉛(Pb)が8:2程度の合金からなり、その厚さが0.2〜0.6μm程度である。 And lead (Pb) is 8: a two degree of alloy and has a thickness of about 0.2 to 0.6 [mu] m.

【0015】半導体チップ30の各金属層16にフィンガリード41を接続する場合には、各金属層16にそれぞれフィンガリード41を対応させて熱圧着する。 [0015] To connect the finger leads 41 to each metal layer 16 of the semiconductor chip 30, so as to correspond to thermocompression bonding finger leads 41 to each metal layer 16. この熱圧着の条件は温度が200〜400℃で、圧着力が3 Conditions of the thermocompression bonding at a temperature of 200 to 400 ° C., crimping force 3
0〜360g/mm 2で、時間が1〜5secである。 In 0~360g / mm 2, time is 1~5sec. このように金属層16にフィンガリード41が熱圧着されると、金バンプ16bとフィンガリード41の表面の半田42はAu−Sn共晶接合される。 With such finger leads 41 to the metal layer 16 is thermocompression solder 42 on the surface of the gold bump 16b and finger leads 41 are Au-Sn eutectic bonding. しかも、金バンプ16bには、微細なV字状溝17が形成されており、このV字状溝17に半田42が喰い付くので、半田の金バンプ粗面へのアンカー効果が得られ、信頼性の高い接合が達成される。 Moreover, the gold bumps 16b is formed with a fine V-shaped groove 17, the solder since 42 eating attached to the V-shaped groove 17, the anchor effect of the solder the gold bumps rough surface is obtained, trust sex high bonding is achieved. なお、実施形態において金薄膜16aをウエットエッチングとしているのは、エッチングにより除去された金を回収して再使用するためであり、このエッチングはアンダバンプ層と同様、反応性イオンエッチングにより同時に除去することは当然可能なことである。 Note that the thin gold film 16a is set to wet etching in the embodiment, and in order to re-use recovered gold removed by etching, the etching is similar to Andabanpu layer, at the same time is removed by reactive ion etching that is that of course possible.

【0016】 [0016]

【発明の効果】説明したように、この発明の金属層のエッチング方法によれば、金属層の厚み方向への強い異方性エッチングが進行し、金属層の表面にV字状溝が形成される。 [Effect of the Invention] As described, according to the etching method for a metal layer of the present invention, a strong anisotropic etching in the thickness direction of the metal layer proceeds, V-shaped grooves are formed on the surface of the metal layer that. 従って、このようにして形成された金属層のV Therefore, V of the thus metal layer formed
字状溝には、例えば半田などの接合剤が喰い込むことになるので、外部端子との接合の信頼性が向上する、などの効果を奏する。 The shaped grooves, so for example, so that the bonding agent such as solder bites, thus improving the reliability of the bonding between the external terminals, an effect such.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明のエッチング方法によって形成された金属層を有する半導体装置を示す拡大断面図。 Figure 1 is an enlarged sectional view showing a semiconductor device having a metal layer formed by the etching method of the present invention.

【図2】(A)〜(E)は、それぞれ、図1に示す半導体装置を形成するための各工程を示す拡大断面図。 [2] (A) ~ (E), respectively, enlarged cross-sectional views showing processes for forming the semiconductor device shown in FIG.

【図3】この発明の方法によって、金属層をエッチングするための反応性イオンエッチング装置の断面図。 [3] by the method of the present invention, cross-sectional view of a reactive ion etching apparatus for etching a metal layer.

【図4】図1に示された半導体装置をキャリアテープに搭載した状態を示す平面図。 Figure 4 is a plan view showing a state mounted on the carrier tape semiconductor device shown in FIG.

【図5】図1に示された半導体装置の金属層とキャリアテープのフィンガリードとの接合状態を示す拡大断面図。 Figure 5 is an enlarged sectional view showing a bonding state of the metal layer and the carrier tape finger leads of the indicated semiconductor device in FIG.

【図6】この発明の反応性イオンエッチングを行う前の金属層(バンプ電極)の粒子構造の顕微鏡写真。 [6] micrograph of the grain structure of the metal layer prior to the reactive ion etching of the present invention (bump electrode).

【図7】この発明の反応性イオンエッチング処理後の金属層(バンプ電極)の粒子構造の顕微鏡写真。 [7] micrograph of the grain structure of the metal layer after reactive ion etching process of the present invention (bump electrode).

【図8】従来の金属層(バンプ電極)の構造を示す拡大断面図。 Figure 8 is an enlarged sectional view showing a structure of a conventional metal layer (bump electrode).

【符号の説明】 DESCRIPTION OF SYMBOLS

10 シリコンウエハ 13 電極パッド 15 アンダバンプ層 16 金属層(バンプ電極) 17 V字状溝 20 反応性イオンエッチング装置 28 反応性イオンガス 10 silicon wafer 13 electrode pad 15 Andabanpu layer 16 metal layer (bump electrode) 17 V-shaped groove 20, reactive ion etching apparatus 28 reactive ion gas

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 9169−4M H01L 21/92 604 A ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identification symbol Agency Docket No. FI art display portion 9169-4M H01L 21/92 604 a

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】CF 4 、C 26 、C 38 、CHF 3 、SF 6 1. A CF 4, C 2 F 6, C 3 F 8, CHF 3, SF 6
    から選択された少なくとも1種のハロゲン化ガスと、C And at least one halogenated gas selected from, C
    3 Cl、CF 2 Cl 2 、CFCl 3 、HCl、CCl 4 F 3 Cl, CF 2 Cl 2 , CFCl 3, HCl, CCl 4,
    から選択された少なくとも1種の塩素系ガスとの混入ガスを真空装置内に導入してプラズマを発生させ、基板に設けられた金属層をエッチングする金属層のエッチング方法。 At least one chlorine causes contamination gas of the gas is introduced and plasma is generated in the vacuum apparatus, an etching method for a metal layer to etch the metal layer provided on a substrate selected from.
  2. 【請求項2】CF 4 、C 26 、C 38 、CHF 3 、SF 6 Wherein CF 4, C 2 F 6, C 3 F 8, CHF 3, SF 6
    から選択された少なくとも1種のハロゲン化ガスと、C And at least one halogenated gas selected from, C
    3 Cl、CF 2 Cl 2 、CFCl 3 、HCl、CCl 4 F 3 Cl, CF 2 Cl 2 , CFCl 3, HCl, CCl 4,
    から選択された少なくとも1種の塩素系ガスとの混入ガスを真空装置内に導入してプラズマを発生させ、半導体装置に形成された金からなる金属層をエッチングする金属層のエッチング法。 At least one mixing gas of a chlorine-based gas is introduced into the vacuum apparatus to generate plasma, etching of the metal layer etching a metal layer made of gold formed on the semiconductor device is selected from.
  3. 【請求項3】前記金属層は、外部端子に接続される接続端子であり、エッチングによって、前記接続端子の表面にV字状溝を形成することを特徴とする請求項2記載の金属層のエッチング方法。 Wherein the metal layer is a connecting terminal connected to the external terminal, by etching, the metal layer according to claim 2, wherein the forming a V-shaped groove in the surface of the connection terminal etching method.
  4. 【請求項4】前記金属層は、前記半導体装置の表面全体を覆う下層および該下層上に形成された上層とを有し、 Wherein said metal layer has an upper layer formed on the lower layer and the lower layer cover the entire surface of the semiconductor device,
    エッチングによって、下層を除去するとともに上層の表面にV字状溝を形成することを特徴とする請求項2記載の金属層のエッチング方法。 By etching, the etching method of claim 2, wherein the metal layer and forming a V-shaped groove in the upper surface to remove the layer.
  5. 【請求項5】前記金属層は金からなる請求項1乃至4記載の金属層のエッチング方法。 Wherein said metal layer is an etching method of claims 1 to 4 metal layers according made of gold.
  6. 【請求項6】前記ハロゲン化ガスはSF 6であり、前記塩素系ガスはCFCl 3であることを特徴とする請求項1乃至4記載の金属層のエッチング方法。 Wherein said halogenated gas is SF 6, the etching method of claims 1 to 4 metal layer, wherein said chlorine-based gas is CFCl 3.
JP20401295A 1995-07-19 1995-07-19 Etching process of the metal layer Expired - Lifetime JP2800729B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20401295A JP2800729B2 (en) 1995-07-19 1995-07-19 Etching process of the metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20401295A JP2800729B2 (en) 1995-07-19 1995-07-19 Etching process of the metal layer

Publications (2)

Publication Number Publication Date
JPH0845918A true true JPH0845918A (en) 1996-02-16
JP2800729B2 JP2800729B2 (en) 1998-09-21

Family

ID=16483315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20401295A Expired - Lifetime JP2800729B2 (en) 1995-07-19 1995-07-19 Etching process of the metal layer

Country Status (1)

Country Link
JP (1) JP2800729B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030360A1 (en) * 1997-12-08 1999-06-17 Applied Materials, Inc. System and method for etching organic anti-reflective coating from a substrate
US6306312B1 (en) * 1999-06-30 2001-10-23 Lam Research Corporation Method for etching a gold metal layer using a titanium hardmask
US6969917B2 (en) 2000-07-17 2005-11-29 Infineon Technologies Ag Electronic chip component with an integrated circuit and fabrication method
JP2012023528A (en) * 2010-07-14 2012-02-02 Daishinku Corp Piezoelectric vibrating piece and piezoelectric transducer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232926A (en) * 1986-04-03 1987-10-13 Anelva Corp Dry etching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232926A (en) * 1986-04-03 1987-10-13 Anelva Corp Dry etching

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030360A1 (en) * 1997-12-08 1999-06-17 Applied Materials, Inc. System and method for etching organic anti-reflective coating from a substrate
US6296780B1 (en) 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6306312B1 (en) * 1999-06-30 2001-10-23 Lam Research Corporation Method for etching a gold metal layer using a titanium hardmask
US6969917B2 (en) 2000-07-17 2005-11-29 Infineon Technologies Ag Electronic chip component with an integrated circuit and fabrication method
JP2012023528A (en) * 2010-07-14 2012-02-02 Daishinku Corp Piezoelectric vibrating piece and piezoelectric transducer

Also Published As

Publication number Publication date Type
JP2800729B2 (en) 1998-09-21 grant

Similar Documents

Publication Publication Date Title
US7192796B2 (en) Methods and apparatus for packaging integrated circuit devices
US7662670B2 (en) Manufacturing method of semiconductor device
US5492235A (en) Process for single mask C4 solder bump fabrication
US6667551B2 (en) Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity
US6521970B1 (en) Chip scale package with compliant leads
US6903442B2 (en) Semiconductor component having backside pin contacts
US6818545B2 (en) Low fabrication cost, fine pitch and high reliability solder bump
US6426281B1 (en) Method to form bump in bumping technology
US6362087B1 (en) Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
US20050189637A1 (en) Semiconductor device and manufacturing method thereof
US6790759B1 (en) Semiconductor device with strain relieving bump design
US6265300B1 (en) Wire bonding surface and bonding method
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US5587336A (en) Bump formation on yielded semiconductor dies
US4742023A (en) Method for producing a semiconductor device
US6378759B1 (en) Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6448171B1 (en) Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20060202348A1 (en) Semiconductor device and manufacturing method thereof
US5508229A (en) Method for forming solder bumps in semiconductor devices
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
US6429046B1 (en) Flip chip device and method of manufacture
JP2004200547A (en) Semiconductor chip, semiconductor wafer, semiconductor device and method for manufacturing the same, and circuit board and electronic component