JPH08328965A - Backup device for information storage device - Google Patents

Backup device for information storage device

Info

Publication number
JPH08328965A
JPH08328965A JP7134579A JP13457995A JPH08328965A JP H08328965 A JPH08328965 A JP H08328965A JP 7134579 A JP7134579 A JP 7134579A JP 13457995 A JP13457995 A JP 13457995A JP H08328965 A JPH08328965 A JP H08328965A
Authority
JP
Japan
Prior art keywords
dram
power supply
backup
memory
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7134579A
Other languages
Japanese (ja)
Other versions
JP3332662B2 (en
Inventor
Masao Takahashi
聖夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13457995A priority Critical patent/JP3332662B2/en
Publication of JPH08328965A publication Critical patent/JPH08328965A/en
Application granted granted Critical
Publication of JP3332662B2 publication Critical patent/JP3332662B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE: To make the device compact and inexpensive without wasiting any code memory by providing a backup power source on a substrate freely attachable and detachable to a main control board and backing up memory cells on the main control board as well. CONSTITUTION: A DRAM 2 and a DRAM control circuit 3 provided with a backup control circuit are installed on a main control board 1, and a page memory and a code memory are allocated to the DRAM 2 using two DRAM chips. Besides, the DRAM control circuit 3 reads and writes data to the DRAM chips and further, even when a reference power source VCC is not prepared by power failure or the like, refresh control is continued. On the other hand, a backup battery 9 of a lower voltage than the voltage of the reference power source VCC is provided on an extended memory board 6 freely attachably and detachably connected through a connector 4 to the main control board 1 and when no power is supplied from the reference power source VCC, the backup battery 9 backs up the DRAM 2 and a DRAM 8 on the extended memory board 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報記憶装置のバック
アップ装置に関するものであり、更に詳しくは、情報記
憶装置のメイン制御基板に設けられたバックアップが必
要な記憶素子を、拡張メモリー基板がメイン制御基板に
接続された時、拡張メモリー基板が具備するバックアッ
プ電源によって、拡張メモリー基板に設けられた記憶素
子と共にバックアップする情報記憶装置のバックアップ
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a backup device for an information storage device, and more particularly to a storage device provided on a main control board of the information storage device, which requires a backup, and which has an extended memory board as a main component. The present invention relates to a backup device of an information storage device that backs up together with a storage element provided in an expansion memory board by a backup power supply provided in the expansion memory board when connected to a control board.

【0002】[0002]

【従来の技術】情報記憶装置としては、パーソナルコン
ピュータ、プリンタ及びファクシミリ装置等が実用化さ
れているが、本発明においては、B4サイズの原稿の送
受信を行う電子写真方式による普通紙ファクシミリ装置
を例にして説明する。
2. Description of the Related Art As an information storage device, a personal computer, a printer, a facsimile device and the like have been put into practical use. In the present invention, an electrophotographic plain paper facsimile device for transmitting and receiving a B4 size document is taken as an example. And explain.

【0003】一般に、従来の電子写真方式による普通紙
ファクシミリ装置は、同一の記憶素子のメモリー空間を
分割して、1ページ分の印字データをビットマップ状に
記憶するページメモリーと送信又は受信原稿の画像デー
タをコード情報で記憶するコードメモリーとを具備して
いる。
Generally, a conventional electrophotographic plain paper facsimile apparatus divides the memory space of the same storage element into a page memory for storing one page of print data in a bit map form and a transmission or reception document. And a code memory for storing image data as code information.

【0004】例えば、メイン制御基板に設けられた記憶
素子として、1M×4ビットのDRAMを2個使用した
場合には、メモリー空間は1Mバイトとなり、ページメ
モリーとしては、最大印字データである解像度がファイ
ンでB4サイズの原稿の印字データを記憶する必要があ
るので、その為に約700Kバイトが割り当てられ、コ
ードメモリーとしては、残りの約300Kバイトが割り
当てられることになる。
For example, when two 1M × 4 bit DRAMs are used as the storage elements provided on the main control board, the memory space becomes 1M bytes, and the page memory has the maximum print data resolution. Since it is necessary to store fine print data of a B4 size document, about 700 Kbytes are allocated for this purpose, and the remaining about 300 Kbytes are allocated for the code memory.

【0005】このコードメモリーには、解像度がノーマ
ルでA4サイズの原稿のコードデータを数十ページ分記
憶することができるが、記憶ページ数としては、比較的
少ないので、一般的には、コードメモリーをバックアッ
プすることは行われない。
This code memory can store several tens of pages of code data of an A4 size original document having a normal resolution. However, since the number of stored pages is relatively small, the code memory is generally used. Backup is not done.

【0006】しかし、この様なファクシミリ装置では、
メイン制御基板に拡張メモリー基板を接続してコードメ
モリーの容量を拡張し、装置全体として記憶できる原稿
の画像データ量を適宜増加させる様に構成されたものも
知られており、この場合には、記憶できるページ数が非
常に多くなるので、コードメモリーをバックアップする
必要が生じる。通常、コードメモリーをバックアップす
る為には、拡張メモリー基板がメイン制御基板に接続さ
れることを想定し、従来バックアップが不要であるメイ
ン制御基板上のコードメモリーと共に拡張メモリー基板
上のコードメモリーをバックアップするバックアップ装
置をメイン制御基板上に設けるという構成が取られる。
However, in such a facsimile machine,
It is also known that the expansion memory board is connected to the main control board to expand the capacity of the code memory and appropriately increase the image data amount of the original document that can be stored as the entire apparatus. The number of pages that can be stored is so large that code memory needs to be backed up. Normally, in order to back up the code memory, assuming that the expansion memory board is connected to the main control board, the code memory on the expansion memory board is backed up together with the code memory on the main control board, which conventionally does not require backup. The backup device is provided on the main control board.

【0007】[0007]

【発明が解決しようとする課題】上記のファクシミリ装
置では、コードメモリーをバックアップする為には、メ
イン制御基板上にバックアップ装置が必要になるが、そ
のバックアップ装置は、バックアップ電源に加え、メイ
ン電源とバックアップ電源との切り替え回路やバックア
ップ電源から基準電圧(通常「5V」である。)を発生
させる為のDC−DCコンバータ回路等を設ける必要が
あり、その結果として、本来オプションである拡張メモ
リーの為だけに、ファクシミリ装置自身が大型化するば
かりでなく、装置本体のコストが上昇し、小型化及び低
価格化の要望に応えることができなくなる。
In the above-mentioned facsimile machine, in order to back up the code memory, a backup device is required on the main control board. The backup device is a main power source in addition to the backup power source. It is necessary to provide a switching circuit with the backup power supply and a DC-DC converter circuit for generating a reference voltage (usually "5V") from the backup power supply, and as a result, because of an expansion memory which is originally an option. As a result, not only the facsimile apparatus itself becomes large, but also the cost of the apparatus main body rises, and it becomes impossible to meet the demand for size reduction and price reduction.

【0008】また、コードメモリーをバックアップする
為の他の方法としては、拡張メモリー基板にバックアッ
プ装置を設け、拡張メモリー基板上のコードメモリーだ
けをバックアップすることも考えられるが、この場合に
は、メイン制御基板と拡張メモリー基板上に設けられた
同じコードメモリー中に、バックアップされた領域とバ
ックアップされない領域とが存在することになるので、
コードメモリー中の2つの領域のコードデータを同時に
管理することは、事実上不可能である。そして、その結
果として、バックアップされた拡張メモリー基板上のコ
ードメモリーだけが使用されることになるので、メイン
制御基板が具備するコードメモリーは、無駄になってし
まう。
As another method for backing up the code memory, it is conceivable that a backup device is provided on the expansion memory board and only the code memory on the expansion memory board is backed up. In the same code memory provided on the control board and the expansion memory board, there are areas that are backed up and areas that are not backed up.
It is virtually impossible to manage code data in two areas in the code memory at the same time. As a result, only the code memory on the backed-up expansion memory board is used, and the code memory provided in the main control board is wasted.

【0009】本発明は、上記の問題点を解決するために
なされたものであり、小型化及び低価格化の要望に応え
並びにコードメモリーを無駄にしない情報記憶装置のバ
ックアップ装置を提供することを目的とする。
The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a backup device for an information storage device which meets the demand for downsizing and cost reduction and does not waste code memory. To aim.

【0010】[0010]

【課題を解決するための手段】請求項1に係る本発明の
情報記憶装置のバックアップ装置は、上記の目的を達成
するために、電源でバックアップすることによって情報
を保持する第1記憶素子が設けられた第1基板と、前記
第1基板に着脱自在に接続され、電源でバックアップす
ることによって情報を保持する第2記憶素子並びに前記
第1記憶素子及び前記第2記憶素子をバックアップする
為のバックアップ電源が設けられた第2基板と、前記第
1基板及び前記第2基板に電力を供給する主電源とを具
備する情報記憶装置において、前記第1基板と前記第2
基板とが接続された時、前記主電源から前記第2基板に
電力を供給する為の回路並びに前記バックアップ電源に
よって前記第1記憶素子及び前記第2記憶素子をバック
アップする為の回路が形成され、前記主電源から電力が
供給されない場合には、前記バックアップ電源が前記第
1記憶素子及び前記第2記憶素子をバックアップするこ
とを特徴とする。
In order to achieve the above object, a backup device for an information storage device according to the present invention is provided with a first storage element for holding information by backing up with a power source. And a second memory element that is detachably connected to the first substrate and that retains information by backing up with a power source and a backup for backing up the first memory element and the second memory element. An information storage device, comprising: a second substrate provided with a power source; and a main power source for supplying power to the first substrate and the second substrate, wherein the first substrate and the second substrate
A circuit for supplying electric power from the main power source to the second substrate and a circuit for backing up the first memory element and the second memory element by the backup power source when the substrate is connected, The backup power source backs up the first memory element and the second memory element when power is not supplied from the main power source.

【0011】請求項2に係る本発明の情報記憶装置のバ
ックアップ装置は、請求項1に記載の情報記憶装置のバ
ックアップ装置において、前記第2基板が、前記第1基
板と非接続状態では、前記バックアップ電源から前記第
2記憶素子をバックアップする為の回路を形成せず、前
記バックアップ電源から電流が流れないことを特徴とす
る。
A backup device for an information storage device according to a second aspect of the present invention is the backup device for an information storage device according to the first aspect, wherein the second substrate is in a non-connection state with the first substrate, A circuit for backing up the second memory element from a backup power supply is not formed, and no current flows from the backup power supply.

【0012】[0012]

【作用】本発明の情報記憶装置のバックアップ装置にお
いて、第1基板は、第1記憶素子が設けられ、第1記憶
素子は、電源でバックアップすることによって情報を保
持し、第2基板は、第2記憶素子及びバックアップ電源
が設けられて前記第1基板に着脱自在に接続され、第2
記憶素子は、電源でバックアップすることによって情報
を保持し、バックアップ電源は、前記第1記憶素子及び
前記第2記憶素子をバックアップし、主電源は、前記第
1基板及び前記第2基板に電力を供給し、更に、前記第
1基板と前記第2基板とが接続された時、前記主電源か
ら前記第2基板に電力を供給する為の回路並びに前記バ
ックアップ電源によって前記第1記憶素子及び前記第2
記憶素子をバックアップする為の回路が形成され、前記
主電源から電力が供給されない場合には、前記バックア
ップ電源が前記第1記憶素子及び前記第2記憶素子をバ
ックアップする。
In the backup device of the information storage device of the present invention, the first substrate is provided with the first storage element, the first storage element holds information by backing up with a power source, and the second substrate is the first storage element. 2 storage elements and a backup power source are provided and detachably connected to the first substrate,
The memory element holds information by backing up with a power source, the backup power source backs up the first memory element and the second memory element, and the main power source supplies power to the first substrate and the second substrate. And a circuit for supplying electric power from the main power source to the second substrate when the first substrate and the second substrate are connected and the backup power source, and the first memory element and the first memory element. Two
A circuit for backing up the storage element is formed, and when power is not supplied from the main power supply, the backup power supply backs up the first storage element and the second storage element.

【0013】本発明の情報記憶装置のバックアップ装置
において、前記第2基板は、前記第1基板と非接続状態
では、前記バックアップ電源から前記第2記憶素子をバ
ックアップする為の回路を形成せず、前記バックアップ
電源から電流が流れない。
In the backup device of the information storage device of the present invention, the second substrate does not form a circuit for backing up the second storage element from the backup power supply when the second substrate is not connected to the first substrate, No current flows from the backup power supply.

【0014】[0014]

【実施例】以下、本発明に係る情報記憶装置のバックア
ップ装置を、電子写真方式によるファクシミリ装置に適
用した実施例に基づき、図面に従って詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A backup device for an information storage device according to the present invention will be described in detail below with reference to the drawings based on an embodiment in which it is applied to an electrophotographic facsimile machine.

【0015】図1は、本発明に係る情報記憶装置のバッ
クアップ装置のメモリー構成を示す回路図である。
FIG. 1 is a circuit diagram showing a memory configuration of a backup device for an information storage device according to the present invention.

【0016】ファクシミリ装置は、メイン制御基板1に
設けられた中央制御装置(以下「CPU」という。図示
せず。)で制御されており、CPUは、制御プログラム
を格納するためのROM及び制御に必要な複数のフラグ
領域を有し、データ等を一時的に格納するRAMなどで
構成されている。
The facsimile machine is controlled by a central control unit (hereinafter referred to as "CPU", not shown) provided on the main control board 1, and the CPU has a ROM for storing a control program and a control. It has a plurality of necessary flag areas and is composed of a RAM or the like for temporarily storing data and the like.

【0017】メイン制御基板1には、記憶容量が1Mバ
イトのDRAM2及びバックアップ制御回路を含むDR
AM制御回路3が設けられている。DRAM2は、1M
×4ビットのDRAMチップを2個使用しており、メモ
リー空間1Mバイト中、ページメモリーには、約700
Kバイトが割り当てられ、コードメモリーには、残りの
約300Kバイトが割り当てられている。
The main control board 1 has a DR including a DRAM 2 having a storage capacity of 1 Mbyte and a backup control circuit.
An AM control circuit 3 is provided. DRAM2 is 1M
It uses 2 x 4bit DRAM chips, and the page memory is about 700M in 1Mbyte of memory space.
K bytes are allocated, and the remaining about 300 K bytes are allocated to the code memory.

【0018】DRAM制御回路3は、DRAMチップに
対して、データの読み出し、書き込み及びリフレッシュ
制御を行う回路並びに後述する基準電源VCCが停電等
で作成されない場合でも、リフレッシュ制御を継続して
行う回路で構成されている。
The DRAM control circuit 3 is a circuit for performing data read / write / refresh control for the DRAM chip and a circuit for continuously performing refresh control even when a reference power supply VCC, which will be described later, is not created due to a power failure or the like. It is configured.

【0019】DRAM2、DRAM制御回路3及びコネ
クタ4には、メモリーバス5が接続されており、このメ
モリーバス5を介してアドレスやデータ等の制御信号並
びにRAS、CAS、WE及びOE等のストローブ信号
が行き来する。
A memory bus 5 is connected to the DRAM 2, the DRAM control circuit 3 and the connector 4, and control signals such as addresses and data and strobe signals such as RAS, CAS, WE and OE are connected via the memory bus 5. Come and go.

【0020】メイン制御基板1には、電力を供給するメ
イン電源(図示せず。)から作成された基準電源VCC
及び電源グランドGNDが、電源ラインを通して与えら
れており、基準電源VCC及び電源グランドGNDは、
コネクタ4と接続されている。更に、基準電源VCCに
は、ショットキーダイオードD1のアノードが接続さ
れ、ショットキーダイオードD1のカソードは、基準電
源VBU1となる。また、ショットキーダイオードD1
のカソードには、ショットキーダイオードD2のカソー
ドが接続され、ショットキーダイオードD2のアノード
は、コネクタ4と接続されている。
The main control board 1 is provided with a reference power supply VCC created from a main power supply (not shown) for supplying power.
And the power supply ground GND are given through the power supply line, and the reference power supply VCC and the power supply ground GND are
It is connected to the connector 4. Further, the anode of the Schottky diode D1 is connected to the reference power supply VCC, and the cathode of the Schottky diode D1 becomes the reference power supply VBU1. Also, the Schottky diode D1
The cathode of the Schottky diode D2 is connected to the cathode of, and the anode of the Schottky diode D2 is connected to the connector 4.

【0021】基準電源VBU1は、DRAMチップのV
DD端子及びDRAM制御回路3に接続され、DRAM
チップ及びDRAM制御回路3に電力を供給し、電源グ
ランドGNDは、DRAMチップのGND端子及びDR
AM制御回路3に接続され、更に、DRAM制御回路3
には、基準電源VCCが接続される。
The reference power source VBU1 is V of the DRAM chip.
DRAM connected to the DD terminal and the DRAM control circuit 3
Power is supplied to the chip and the DRAM control circuit 3, and the power supply ground GND is the GND terminal of the DRAM chip and the DR.
Connected to the AM control circuit 3, and further to the DRAM control circuit 3
A reference power supply VCC is connected to the.

【0022】拡張メモリー基板6は、コネクタ4を介し
て、着脱自在にメイン制御基板1に接続されており、基
準電源VCC及び電源グランドGNDが拡張メモリー基
板6の電源ラインに与えられる。基準電源VCCには、
ショットキーダイオードD3のアノードが接続され、更
に、ショットキーダイオードD3のカソードは、DC−
DCコンバータ7のIN端子に接続され、DC−DCコ
ンバータ7のOUT端子は、基準電源VBU2となり、
所定の電圧が出力される。
The expansion memory board 6 is detachably connected to the main control board 1 via the connector 4, and the reference power supply VCC and the power supply ground GND are applied to the power supply line of the expansion memory board 6. The reference power supply VCC is
The anode of the Schottky diode D3 is connected, and the cathode of the Schottky diode D3 has a DC-
It is connected to the IN terminal of the DC converter 7, and the OUT terminal of the DC-DC converter 7 becomes the reference power supply VBU2,
A predetermined voltage is output.

【0023】基準電源VBU2には、DRAM8を構成
する2つのDRAMチップのVDD端子が接続され、D
RAMチップに電力を供給する。また、DRAMチップ
のGND端子は、電源グランドGNDに接続される。D
RAM8は、DRAM2と同様に、1M×4ビットのD
RAMチップを2個使用しており、メモリー空間1Mバ
イトの全てがコードメモリーに割り当てられる。但し、
このDRAM8は、1Mバイトに限定されるものではな
く、必要に応じて記憶容量が適宜拡張又は縮小される。
また、DRAM8は、コネクタ4を介して、メモリーバ
ス5と接続されており、制御信号やストローブ信号が行
き来する。
VDD terminals of two DRAM chips constituting the DRAM 8 are connected to the reference power source VBU2, and D
Supplies power to the RAM chip. Further, the GND terminal of the DRAM chip is connected to the power supply ground GND. D
The RAM 8 is a 1M × 4 bit D like the DRAM 2.
Two RAM chips are used, and the entire 1 Mbyte memory space is allocated to the code memory. However,
The DRAM 8 is not limited to 1 Mbytes, and the storage capacity is appropriately expanded or reduced as necessary.
Further, the DRAM 8 is connected to the memory bus 5 via the connector 4, and control signals and strobe signals are exchanged between them.

【0024】更に、基準電源VBU2は、コネクタ4を
介して、ショットキーダイオードD2のカソードと接続
される。また、基準電源VBU2は、コンデンサーC1
と接続され、コンデンサーC1の他端は、電源グランド
GNDに接続される。
Further, the reference power supply VBU2 is connected to the cathode of the Schottky diode D2 via the connector 4. Further, the reference power source VBU2 is a capacitor C1.
And the other end of the capacitor C1 is connected to the power supply ground GND.

【0025】基準電源VCCは、コネクタ4を介して拡
張メモリー基板6に与えられる。そして、基準電源VC
Cは、抵抗R1に接続され、抵抗R1の他端は、ショッ
トキーダイオードD4のアノードに接続される。ショッ
トキーダイオードD4のカソードは、バックアップ電池
9の正極に接続され、バックアップ電池9の負極は、電
源グランドGNDに接続される。バックアップ電池9
は、リチウム電池等の充電可能な2次電池であり、バッ
クアップ電池9の電圧は、基準電源VCCの電圧よりも
低く、通常は3V程度に充電されている。
The reference power supply VCC is supplied to the expansion memory board 6 via the connector 4. Then, the reference power source VC
C is connected to the resistor R1, and the other end of the resistor R1 is connected to the anode of the Schottky diode D4. The cathode of the Schottky diode D4 is connected to the positive electrode of the backup battery 9, and the negative electrode of the backup battery 9 is connected to the power supply ground GND. Backup battery 9
Is a rechargeable secondary battery such as a lithium battery, and the voltage of the backup battery 9 is lower than the voltage of the reference power supply VCC and is usually charged to about 3V.

【0026】また、バックアップ電池9の正極は、コネ
クタ4を介して、メイン制御基板1に形成された短絡回
路を経由して、ショットキーダイオードD5のアノード
に接続され、ショットキーダイオードD5のカソード
は、DC−DCコンバータ7のIN端子に接続される。
The positive electrode of the backup battery 9 is connected to the anode of the Schottky diode D5 via the connector 4 and the short circuit formed in the main control board 1, and the cathode of the Schottky diode D5 is connected to the anode of the Schottky diode D5. , DC-DC converter 7 is connected to the IN terminal.

【0027】つぎに、上述のように構成された本発明に
係る情報記憶装置のバックアップ装置の動作について説
明するが、メイン制御基板1と拡張メモリー基板6とが
接続されていない状態と接続された状態とに分けて説明
する。
Next, the operation of the backup device for the information storage device according to the present invention constructed as described above will be described. The main control board 1 and the extended memory board 6 are connected to each other when they are not connected. Description will be made separately for each state.

【0028】1)接続されていない状態:メイン電源を
オンすることにより、メイン制御基板1に、基準電源V
CC及び電源グランドGNDが供給されると、ショット
キーダイオードD1のアノードには、基準電源VCCが
接続されているので、ショットキーダイオードD1のカ
ソードは、基準電源VBU1となり、所定の電圧が発生
する。この基準電源VBU1の電圧は、基準電源VCC
の電圧よりも、ショットキーダイオードD1での電圧降
下分だけ低い電圧となる。これによって、DRAM2及
びDRAM制御回路3には、所定の電圧が加えられるの
で、CPUの命令に従ってデータ記憶に関する通常の動
作を開始し、DRAM2はデータを記憶する。
1) Not connected: By turning on the main power source, the reference power source V is supplied to the main control board 1.
When CC and the power supply ground GND are supplied, the reference power supply VCC is connected to the anode of the Schottky diode D1, so that the cathode of the Schottky diode D1 becomes the reference power supply VBU1 and a predetermined voltage is generated. The voltage of the reference power supply VBU1 is the reference power supply VCC.
The voltage is lower than the voltage of 1 by the voltage drop in the Schottky diode D1. As a result, a predetermined voltage is applied to the DRAM 2 and the DRAM control circuit 3, so that a normal operation regarding data storage is started according to an instruction from the CPU, and the DRAM 2 stores data.

【0029】次に、この状態で停電等により基準電源V
CC及び電源グランドGNDが供給されなくなると、D
RAM2及びDRAM制御回路3には、所定の電圧が加
えられないので、DRAM2が記憶していたデータは、
消失する。
Next, in this state, the reference power source V
When CC and power ground GND are not supplied, D
Since a predetermined voltage is not applied to the RAM 2 and the DRAM control circuit 3, the data stored in the DRAM 2 is
Disappear.

【0030】また、拡張メモリー基板6は、メイン制御
基板1に接続されていないので、基準電源VCC及び電
源グランドGNDが供給されることはない。更に、バッ
クアップ電池9の正極は、ショットキーダイオードD4
のカソードだけに接続されているので、電流が流れるこ
とはなく、この状態でバックアップ電池9が劣化して、
電池の寿命が少なくなることもない。
Further, since the expansion memory board 6 is not connected to the main control board 1, the reference power supply VCC and the power supply ground GND are not supplied. Further, the positive electrode of the backup battery 9 is the Schottky diode D4.
Since it is connected only to the cathode of, the current does not flow and the backup battery 9 deteriorates in this state,
It does not reduce the battery life.

【0031】2)接続された状態:メイン制御基板1と
拡張メモリー基板6とを接続し、メイン電源をオンにす
ると、上述した様に、コネクタ4を介して、各種の信号
線や電源ラインが接続される。
2) Connected state: When the main control board 1 and the expansion memory board 6 are connected and the main power supply is turned on, various signal lines and power supply lines are connected via the connector 4 as described above. Connected.

【0032】ショットキーダイオードD3のアノードに
は、基準電源VCCの電圧が加えられ、また、ショット
キーダイオードD5のアノードには、バックアップ電池
9の正極の電圧が加えられるが、基準電源VCCの電圧
の方が、バックアップ電池9の正極の電圧よりも高いの
で、DC−DCコンバータ7のIN端子には、基準電源
VCCの電圧よりもショットキーダイオードD3で電圧
降下する分だけ低い電圧が加えられる。
The voltage of the reference power supply VCC is applied to the anode of the Schottky diode D3, and the positive voltage of the backup battery 9 is applied to the anode of the Schottky diode D5. Since it is higher than the voltage of the positive electrode of the backup battery 9, a voltage lower than the voltage of the reference power supply VCC by the voltage drop of the Schottky diode D3 is applied to the IN terminal of the DC-DC converter 7.

【0033】バックアップ電池9には、抵抗R1とショ
ットキーダイオードD4を経由して、基準電源VCCか
ら電流が流れ、バックアップ電池9は、充電される。
A current flows from the reference power source VCC to the backup battery 9 via the resistor R1 and the Schottky diode D4, and the backup battery 9 is charged.

【0034】DC−DCコンバータ7のOUT端子は、
基準電源VBU2となり、基準電源VBU2からは、基
準電源VCCよりも少し低い所定の電圧が出力される。
基準電源VBU2は、ショットキーダイオードD2のア
ノードに接続されているが、基準電源VCCの電圧の方
が基準電源VBU2の電圧よりも高いので、基準電源V
BU1の電圧は、基準電源VCCの電圧よりもショット
キーダイオードD1で電圧降下する分だけ低い電圧とな
り、基準電源VBU2からDRAM2には電流は流れな
い。
The OUT terminal of the DC-DC converter 7 is
It becomes the reference power supply VBU2, and a predetermined voltage slightly lower than the reference power supply VCC is output from the reference power supply VBU2.
The reference power source VBU2 is connected to the anode of the Schottky diode D2, but since the voltage of the reference power source VCC is higher than the voltage of the reference power source VBU2, the reference power source VBU2.
The voltage of BU1 becomes lower than the voltage of the reference power supply VCC by the amount of voltage drop in the Schottky diode D1, and no current flows from the reference power supply VBU2 to the DRAM2.

【0035】また、基準電源VBU2は、DRAM8の
DRAMチップのVDD端子に接続され、DRAMチッ
プに電力を供給し、電源グランドGNDは、DRAMチ
ップのGND端子に接続されるので、DRAM8は、C
PUの命令に従ってデータ記憶に関する通常の動作を開
始し、メモリーバス5を介して制御信号やストローブ信
号を行き来させ、データを記憶する。また、DRAM2
及びDRAM制御回路3には、基準電源VBU1の電圧
が加えられるので、DRAM8と同様に、CPUの命令
に従ってデータ記憶に関する通常の動作を開始し、DR
AM2はデータを記憶する。
The reference power supply VBU2 is connected to the VDD terminal of the DRAM chip of the DRAM8 to supply power to the DRAM chip, and the power supply ground GND is connected to the GND terminal of the DRAM chip.
In accordance with a PU instruction, a normal operation for data storage is started, and a control signal and a strobe signal are sent back and forth via the memory bus 5 to store data. In addition, DRAM2
Since the voltage of the reference power supply VBU1 is applied to the DRAM control circuit 3 and the DRAM control circuit 3, the normal operation for data storage is started in accordance with the instruction of the CPU, as in the DRAM 8.
AM2 stores data.

【0036】次に、この状態で停電等により、メイン電
源から基準電源VCC及び電源グランドGNDが、メイ
ン制御基板1及び拡張メモリー基板6に供給されなくな
った場合を説明する。
Next, a description will be given of a case where the reference power supply VCC and the power supply ground GND are no longer supplied from the main power supply to the main control board 1 and the extension memory board 6 due to a power failure or the like in this state.

【0037】基準電源VCC及び電源グランドGNDが
供給されなくなると、基準電源VCCは、電気的にオー
プンの状態になり、電源グランドGNDは、バックアッ
プ電池9とコネクタ4を介して電源ラインで接続されて
いるので、バックアップ電池9の負極の電位と同電位に
なる。
When the reference power supply VCC and the power supply ground GND are not supplied, the reference power supply VCC is in an electrically open state, and the power supply ground GND is connected to the backup battery 9 via the connector 4 by the power supply line. Therefore, the potential becomes the same as the negative electrode potential of the backup battery 9.

【0038】バックアップ電池9の正極は、コネクタ4
を介し、メイン制御基板1に形成された短絡回路を経由
して、ショットキーダイオードD5のアノードに接続さ
れ、ショットキーダイオードD5のカソードは、DC−
DCコンバータ7のIN端子に接続されているので、基
準電源VCCの電圧が、バックアップ電池9の電圧より
低くなった瞬間から、DC−DCコンバータ7のIN端
子には、バックアップ電池9の電圧よりもショットキー
ダイオードD5で電圧降下する分だけ低い電圧が加えら
れる。
The positive electrode of the backup battery 9 is the connector 4
Via a short circuit formed on the main control board 1 to the anode of the Schottky diode D5, and the cathode of the Schottky diode D5 is DC-
Since it is connected to the IN terminal of the DC converter 7, from the moment when the voltage of the reference power supply VCC becomes lower than the voltage of the backup battery 9, the IN terminal of the DC-DC converter 7 becomes lower than the voltage of the backup battery 9. A lower voltage is applied as much as the voltage drop occurs at the Schottky diode D5.

【0039】DC−DCコンバータ7は、その内部回路
でDC−DCコンバータ7のIN端子に加えられた電圧
を昇圧し、DC−DCコンバータ7のOUT端子は、メ
イン電源から供給されていた基準電源VCCよりも少し
低い所定の電圧の基準電源VBU2となる。基準電源V
BU2は、ショットキーダイオードD2のアノードにコ
ネクタ4を介して接続されており、ショットキーダイオ
ードD2のカソードには、基準電源VCCの電圧が基準
電源VBU2の電圧より低くなった瞬間から、基準電源
VBU2の電圧よりショットキーダイオードD2で電圧
降下する分だけ低い電圧が発生し、ショットキーダイオ
ードD2のカソードは、基準電源VBU1となる。
The DC-DC converter 7 boosts the voltage applied to the IN terminal of the DC-DC converter 7 in its internal circuit, and the OUT terminal of the DC-DC converter 7 is the reference power source supplied from the main power source. The reference power supply VBU2 has a predetermined voltage slightly lower than VCC. Reference power supply V
BU2 is connected to the anode of the Schottky diode D2 via the connector 4, and the cathode of the Schottky diode D2 has a reference power supply VBU2 from the moment the voltage of the reference power supply VCC becomes lower than the voltage of the reference power supply VBU2. A voltage lower than the voltage of 1 by a voltage drop in the Schottky diode D2 is generated, and the cathode of the Schottky diode D2 serves as the reference power supply VBU1.

【0040】基準電源VBU1は、DRAM2のDRA
MチップのVDD端子及びDRAM制御回路3に接続さ
れ、DRAMチップ及びDRAM制御回路3に電力を供
給する。電源グランドGNDは、DRAMチップのGN
D端子及びDRAM制御回路3に接続されているので、
DRAM制御回路3は、DRAM2が記憶するデータを
保持する為に必要な制御を行うことが可能である。
The reference power source VBU1 is the DRA of the DRAM2.
It is connected to the VDD terminal of the M chip and the DRAM control circuit 3, and supplies power to the DRAM chip and the DRAM control circuit 3. The power ground GND is the GND of the DRAM chip
Since it is connected to the D terminal and the DRAM control circuit 3,
The DRAM control circuit 3 can perform control necessary for holding the data stored in the DRAM 2.

【0041】また、同様に、基準電源VBU2は、DR
AM8のDRAMチップのVDD端子に接続され、DR
AMチップに電力を供給し、電源グランドGNDは、D
RAMチップのGND端子に接続されているので、DR
AM制御回路3は、コネクタ4を介してDRAM8が記
憶するデータを保持する為に必要な制御を行うことが可
能である。
Similarly, the reference power source VBU2 is DR
DR connected to VDD terminal of DRAM chip of AM8
Power is supplied to the AM chip, and the power supply ground GND is D
Since it is connected to the GND terminal of the RAM chip, DR
The AM control circuit 3 can perform control necessary for holding the data stored in the DRAM 8 via the connector 4.

【0042】[0042]

【発明の効果】以上説明した様に、本発明の情報記憶装
置のバックアップ装置によれば、オプションである第2
基板に第1記憶素子及び第2記憶素子をバックアップす
る為のバックアップ電源が設けられているので、小型化
及び低価格化の要望に応えることができ、更に、第2基
板上のバックアップ電源によって、第2記憶素子だけで
なく、第1基板上の第1記憶素子もバックアップするの
で、情報記憶装置が元来具備する第1記憶素子を無駄に
することがない情報記憶装置のバックアップ装置を提供
することが可能となる。
As described above, the backup device for the information storage device of the present invention is optional.
Since the substrate is provided with a backup power supply for backing up the first memory element and the second memory element, it is possible to meet the demand for downsizing and cost reduction, and further, with the backup power source on the second substrate, Not only the second storage element but also the first storage element on the first substrate is backed up, so that a backup apparatus for the information storage apparatus that does not waste the first storage element originally included in the information storage apparatus is provided. It becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る情報記憶装置のバックアップ装置
のメモリー構成を示す回路図である。
FIG. 1 is a circuit diagram showing a memory configuration of a backup device for an information storage device according to the present invention.

【符号の説明】[Explanation of symbols]

1 メイン制御基板 2 DRAM 3 DRAM制御回路 4 コネクタ 5 メモリーバス 6 拡張メモリー基板 7 DC−DCコンバータ 8 DRAM 9 バックアップ電池 1 Main Control Board 2 DRAM 3 DRAM Control Circuit 4 Connector 5 Memory Bus 6 Extended Memory Board 7 DC-DC Converter 8 DRAM 9 Backup Battery

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源でバックアップすることによって情
報を保持する第1記憶素子が設けられた第1基板と、 前記第1基板に着脱自在に接続され、電源でバックアッ
プすることによって情報を保持する第2記憶素子並びに
前記第1記憶素子及び前記第2記憶素子をバックアップ
する為のバックアップ電源が設けられた第2基板と、 前記第1基板及び前記第2基板に電力を供給する主電源
と、 を具備する情報記憶装置において、 前記第1基板と前記第2基板とが接続された時、前記主
電源から前記第2基板に電力を供給する為の回路並びに
前記バックアップ電源によって前記第1記憶素子及び前
記第2記憶素子をバックアップする為の回路が形成さ
れ、前記主電源から電力が供給されない場合には、前記
バックアップ電源が前記第1記憶素子及び前記第2記憶
素子をバックアップすること、 を特徴とする情報記憶装置のバックアップ装置。
1. A first substrate provided with a first memory element for holding information by backing up with a power source; and a first substrate removably connected to the first substrate for holding information by backing up with a power source. A second substrate provided with a backup power supply for backing up the two storage elements and the first storage element and the second storage element; and a main power supply for supplying power to the first substrate and the second substrate. An information storage device comprising: a circuit for supplying power from the main power supply to the second substrate when the first substrate and the second substrate are connected; A circuit for backing up the second storage element is formed, and when power is not supplied from the main power supply, the backup power supply is the first storage element. Backing up the fine said second storage element, the backup device of the information storage device according to claim.
【請求項2】 請求項1に記載の情報記憶装置のバック
アップ装置において、前記第2基板は、 前記第1基板と非接続状態では、前記バックアップ電源
から前記第2記憶素子をバックアップする為の回路を形
成せず、前記バックアップ電源から電流が流れないこ
と、 を特徴とする情報記憶装置のバックアップ装置。
2. The backup device for an information storage device according to claim 1, wherein the second substrate is a circuit for backing up the second memory element from the backup power source when the second substrate is not connected to the first substrate. And a current does not flow from the backup power supply, the backup device for the information storage device.
JP13457995A 1995-05-31 1995-05-31 Backup device for information storage device Expired - Fee Related JP3332662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13457995A JP3332662B2 (en) 1995-05-31 1995-05-31 Backup device for information storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13457995A JP3332662B2 (en) 1995-05-31 1995-05-31 Backup device for information storage device

Publications (2)

Publication Number Publication Date
JPH08328965A true JPH08328965A (en) 1996-12-13
JP3332662B2 JP3332662B2 (en) 2002-10-07

Family

ID=15131663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13457995A Expired - Fee Related JP3332662B2 (en) 1995-05-31 1995-05-31 Backup device for information storage device

Country Status (1)

Country Link
JP (1) JP3332662B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318773A (en) * 2005-05-13 2006-11-24 Matsushita Electric Works Ltd Led illumination system and luminaire

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318773A (en) * 2005-05-13 2006-11-24 Matsushita Electric Works Ltd Led illumination system and luminaire
JP4645295B2 (en) * 2005-05-13 2011-03-09 パナソニック電工株式会社 LED lighting system and lighting apparatus

Also Published As

Publication number Publication date
JP3332662B2 (en) 2002-10-07

Similar Documents

Publication Publication Date Title
JP4015835B2 (en) Semiconductor memory device
WO1992003298A1 (en) Memory card and electronic apparatus utilizing thereof
US6798709B2 (en) Memory device having dual power ports and memory system including the same
US5274828A (en) Computer including an integrated circuit having an on-chip high voltage source
JPH0695350B2 (en) Battery circuit for IC memory card
US5426753A (en) Memory decoding system for portable data terminal
US5719816A (en) Memory backup circuit and memory backup method
EP0437129B1 (en) Card type semiconductor device
JP3332662B2 (en) Backup device for information storage device
JPH0442496A (en) Nonvolatile ram
US5604709A (en) Persistent data storage which utilizes a shared power supply
JPH08328968A (en) Backup device for information storage device
US5384748A (en) Memory card with two SRAM arrays with different data holding voltages and power back-up
JPH0922321A (en) Backup device for information storage device
KR0164816B1 (en) Semiconductor memory using word line driving voltage
JPH09245472A (en) Memory card
JP3077552B2 (en) Backup device for data storage circuit
JP2001337755A (en) Electronic device and equipment to use it
EP0379178B1 (en) Computer memory controller power saving management
JP4223907B2 (en) Facsimile machine
TW387067B (en) Data processing medium, its backup circuit and data processing system
JPH02193209A (en) Power unit for memory card
JPS63244289A (en) Memory card
JP2655766B2 (en) Information card
JPH06348606A (en) Memory card

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees