JPH08317264A - Camera - Google Patents

Camera

Info

Publication number
JPH08317264A
JPH08317264A JP7115953A JP11595395A JPH08317264A JP H08317264 A JPH08317264 A JP H08317264A JP 7115953 A JP7115953 A JP 7115953A JP 11595395 A JP11595395 A JP 11595395A JP H08317264 A JPH08317264 A JP H08317264A
Authority
JP
Japan
Prior art keywords
camera
signal
computer
sensor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7115953A
Other languages
Japanese (ja)
Inventor
Masaharu Eguchi
Kentaro Matsumoto
健太郎 松本
正治 江口
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP7115953A priority Critical patent/JPH08317264A/en
Priority claimed from DE1995629046 external-priority patent/DE69529046D1/en
Publication of JPH08317264A publication Critical patent/JPH08317264A/en
Priority claimed from US08/904,531 external-priority patent/US6670985B2/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PURPOSE: To easily take in a dynamic picture with a small-sized and inexpensive constitution with respect to a camera used to take a photographed picture into a computer.
CONSTITUTION: A photographing lens 102 and a sensor element which converts the light from an object made incident through this lens 102 to an electric picture signal are integrated and stored in a camera head 101. An enclosure 104 incorporating the interface part to send the picture signal from the camera head 101 to the computer side is made into such card that it can be inserted to the computer, and this casing 104 and the camera head 101 are connected by a cable 106.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、コンピュータに接続して動画像や静止画像を取り込むためのコンピュータ用カメラに関するものである。 The present invention relates to a computer-camera for capturing moving images and still images by connecting to the computer.

【0002】 [0002]

【従来の技術】従来、パーソナルコンピュータ(以下パソコンと略す)に動画像を取り込むには、例えばNTS Conventionally, to capture a moving image to a personal computer (hereinafter abbreviated as PC), for example, NTS
C方式のビデオ出力をもったビデオカメラとビデオキャプチャカードと呼ばれる回路を付加する必要がある。 It is necessary to add a circuit called a C-system video cameras and video capture card with the video output. 図6に従来の白黒ビデオカメラの構成を示す。 It shows the configuration of a conventional black-and-white video camera in FIG.

【0003】図6において、1001はCCD撮像素子、1002はこのCCD撮像素子1001の垂直レジスタ駆動用の垂直ドライバ、1003はCCD撮像素子1001の制御および信号処理に必要なタイミングパルスを発生するタイミングパルス発生器、1004はNT [0003] In FIG. 6, the CCD 1001, 1002 vertical driver for the vertical register driving the CCD image sensor 1001, 1003 timing pulses for generating timing pulses required for control and signal processing of the CCD image sensor 1001 generator, 1004 NT
SC方式の同期信号を発生する同期信号発生器、100 Synchronizing signal generator for generating a synchronization signal SC method, 100
5はAGC(自動利得制御)やγ補正などを行う信号処理回路である。 5 is a signal processing circuit for performing such AGC (automatic gain control) and γ correction.

【0004】上記構成のビデオカメラでは、CCD撮像素子1001からの画像信号が信号処理回路1005により所定のビデオ信号に変換されて出力される。 [0004] In the video camera of the above structure, the output is converted into a predetermined video signal by the image signal from the CCD 1001 is a signal processing circuit 1005. その際、例えば毎秒30フレームの動画をビデオ信号として出力することが可能である。 At that time, it is possible to output e.g. videos 30 frames per second as a video signal.

【0005】 [0005]

【発明が解決しようとする課題】ところで、上記のような従来のビデオカメラにあっては、ビデオキャプチャカードとの組み合わせで電話回線を用いたテレビ電話を実現しようとする場合、回線速度が遅いために到底毎秒3 Meanwhile [0007], in the conventional video camera described above, when attempting to realize a videophone using a telephone line in combination with the video capture card, since the line speed is slow far from per second to 3
0フレームの画像を送受信することは不可能である。 0 it is impossible to transmit and receive the image of the frame.

【0006】例えば、上記ビデオ信号1フレームを64 [0006] For example, the above-mentioned video signal 1 frame 64
0×480画素とすると、RGB各1バイトで、1フレーム=640×480×3≒1Mバイトとなる。 When 0 × 480 pixels, in each of RGB 1 byte, and 1 frame = 640 × 480 × 3 ≒ 1M bytes. そして、毎秒30フレームであれば、その30倍で約30M Then, if 30 frames per second, approximately at its 30-fold 30M
バイト/秒となり、30分の1の圧縮を行っても、1M In byte / sec, even if the compression of 1 for 30 minutes, 1M
バイト/秒=8Mbpsの転送速度が必要となる。 Transfer rate of bytes / sec = 8Mbps is required. また回線の伝送速度は、一般の電話回線では28.8kbp The transmission speed of the line, in a general telephone line 28.8kbp
s、ISDNでも64kbpsであり、すべての画像情報を伝送することは不可能である。 s, is a 64kbps even ISDN, it is impossible to transmit all of the image information.

【0007】そこで一般的には、画像サイズを縮小したりコマ数を削減するなどした動画情報を伝送している。 [0007] Therefore generally, is transmitting video information such as reducing the number of frames or reducing the image size.
このように通信上の制約があるため、コマ数がやや少なくても、安価で簡単に利用できる動画取り込み方式が求められている。 Since this so that there is communication constraints, even if the number of frames is slightly lower, video capture system can be used inexpensively and easily is demanded.

【0008】本発明は、上記のような問題点に着目してなされたもので、安価かつ簡単に動画をコンピュータに取り込むことができ、また小型で高性能のカメラを提供することを目的としている。 [0008] The present invention has been made in view of the above problems, the inexpensive and easily can incorporate video into the computer, and also aims to provide a high-performance camera with small .

【0009】 [0009]

【課題を解決するための手段】本発明に係るカメラは、 Means for Solving the Problems The camera according to the present invention,
次のように構成したものである。 One in which was constructed as follows.

【0010】(1)撮影した画像をコンピュータに取り込むためのカメラであって、撮影レンズとこの撮影レンズを通して入射した被写体からの光を電気的な画像信号に変換するセンサ素子を一体化して備えたカメラヘッドと、このカメラヘッドとケーブルで接続され前記コンピュータに画像信号を送出するためのインタフェース部を内蔵した筐体とからなるようにした。 [0010] (1) a camera for taking pictures to computer, with integrated sensor elements for converting light from a subject incident through the imaging lens and the imaging lens into an electrical image signal and the camera head, and so the camera is connected with the head and the cable made of built-in a housing interface portion for transmitting an image signal to the computer.

【0011】(2)上記(1)のカメラにおいて、センサ素子はCCDまたはX−Yアドレスセンサを用いた。 [0011] The camera (2) above (1), the sensor element using a CCD or X-Y address sensor.

【0012】(3)上記(1)または(2)のカメラにおいて、カメラヘッドからの画像信号をインタフェース部の同期信号に合わせて出力させるようにした。 [0012] (3) was set to the camera of the above (1) or (2) to output the image signal from the camera head in accordance with the synchronization signal interface unit.

【0013】(4)上記(1)ないし(3)何れかのカメラにおいて、筐体内のインタフェース部は、コンピュータとデータのやりとりをするためのレジスタと、画像データを蓄積するメモリと、センサ素子を駆動するためのクロック,同期信号および制御信号を生成する信号生成手段と、センサ素子からのアナログ信号をディジタル信号に変換するA/D変換器を有するようにした。 [0013] (4) the above (1) to (3) either the camera interface unit within the enclosure, a register for exchanging computer data, a memory for storing image data, the sensor element clock for driving, and to have a signal generating means for generating a synchronization signal and the control signal, the a / D converter for converting the analog signal from the sensor element into a digital signal.

【0014】(5)上記(4)のカメラにおいて、信号生成手段とA/D変換器をワンチップマイクロコンピュータにより構成した。 [0014] (5) In the camera of the above (4), to constitute a signal generating means and the A / D converter by a one-chip microcomputer.

【0015】(6)上記(4)または(5)のカメラにおいて、メモリは、FIFO型メモリを用いた。 [0015] In the camera (6) above (4) or (5), the memory used a FIFO memory.

【0016】 [0016]

【作用】本発明によれば、撮影レンズと光電変換用のセンサ素子とが一体化されてカメラヘッドに収められているので、カメラヘッドが小型なものとなり、カメラヘッドをコンピュータのモニタ画面に配置しても作業の邪魔に成らない。 According to the present invention, since the sensor element for converting the photographing lens and the photoelectric are housed in integral with the camera head, camera head is as compact and place the camera head to the computer monitor screen not to interfere with the work be.

【0017】 [0017]

【実施例】図1は本発明の一実施例によるパソコン用カメラを示す構成図である。 DETAILED DESCRIPTION FIG. 1 is a block diagram showing a PC camera according to an embodiment of the present invention. 同図において、101は被写体に向けて設置されるカメラヘッドで、撮影レンズ10 In the figure, 101 is a camera head installed toward the subject, the photographing lens 10
2とこの撮影レンズ102を通して入射した被写体からの光を電気的な画像信号に変換するCCDまたはX−Y CCD or X-Y converts the incident light from the subject through a 2 Toko photographing lens 102 into an electrical image signal
アドレスセンサ等のセンサ素子(図示せず)を一体化して備えている。 It has integrated a sensor element such as an address sensor (not shown).

【0018】103はカード状の筐体104に設けられたコネクタで、筐体104には不図示のパソコンに画像信号を送出するためのインタフェース部が内蔵されており、そのパソコンに設けられたカード用ソケットに筐体104が挿入可能となっている。 [0018] 103 is a connector provided on the card shaped housing 104, the housing 104 has a built-in interface unit for transmitting image signals to a computer (not shown) provided in the PC card housing 104 can be inserted into use socket. また、パソコンに設けられたカード用ソケットにはコネクタがあり、このコネクタと上記筐体104のコネクタ103とが接合されるようになっている。 Further, there is a connector on the card socket provided in the computer, and the connector 103 of the connector and the housing 104 is adapted to be bonded.

【0019】105はコネクタ、106は上記カメラヘッド101と筐体104とを接続しているケーブルで、 [0019] 105 connector, 106 is a cable that connects the camera head 101 and the housing 104,
コネクタ105によりケーブル106が筐体104に接合されるように構成されている。 Cable 106 is configured to be joined to the housing 104 by a connector 105.

【0020】図2は上記カード状の筐体104に内蔵されたインタフェース部の構成を示すブロック図である。 [0020] FIG. 2 is a block diagram showing the configuration of an interface unit incorporated in the card-like casing 104.
同図中、201はカメラヘッド側コネクタで、図1ではコネクタ105に相当する。 In the figure, 201 is a camera head connector corresponds to the connector 105 in FIG. 202はカメラヘッド10 202 camera head 10
1に内蔵されたセンサ素子を駆動するためのクロックおよび画像の読み出しに必要な同期信号を生成するタイミングコントローラ(信号生成手段)、203はセンサ素子に動作モードを指示するための制御信号を生成する命令制御部(信号生成手段)、204はセンサ素子から得られたアナログ画像信号をディジタル信号に変換するA A timing controller for generating a synchronization signal necessary to read the clock and the image for driving the sensor element incorporated in 1 (signal generating means), 203 generates a control signal for instructing an operation mode of the sensor element instruction control unit (signal generating means), 204 converts an analog image signal obtained from the sensor element into a digital signal a
/D変換器、205は本カードの属性情報を格納するR / D converter, 205 stores attribute information of the card R
OM、206はパソコンからの命令を受け取るコマンドレジスタと本カードの状態を示すステータスレジスタ、 OM, 206 the status register indicating the status of the command register and the card receive instructions from the computer,
207はA/D変換器204でディジタル化された画像データを一時的に蓄積するFIFO(先入れ先出し)型のメモリ、208はアドレス/データバス、209はP 207 of a FIFO (First In First Out) type for temporarily storing the image data digitized by the A / D converter 204 memory, the address / data bus 208, 209 P
C(パソコン)側コネクタで、図1ではコネクタ103 In C (PC) side connector, FIG. 1 connector 103
に相当する。 It corresponds to.

【0021】図3はカメラヘッド部の構成を示すブロック図であり、内蔵されているエリアセンサ素子の構成を示している。 FIG. 3 is a block diagram showing a configuration of a camera head portion, shows the configuration of the area sensor device is incorporated. 同図中、301は外部からの駆動パルスを受け、動作に必要なタイミングパルスを生成するロジック部、302は光電変換素子であるセンサ、303はセンサ302で得られた電荷を蓄えるメモリ、304はメモリ303からの電位を入力するアンプ等のアナログ回路である。 In the figure, 301 receives a driving pulse from an external logic unit for generating a timing pulse required for the operation, the sensor 302 is a photoelectric conversion element, 303 accumulates charges obtained by the sensor 302 memory, 304 an analog circuit such as an amplifier for inputting a potential from the memory 303.

【0022】また、305はロジック部301のクロックYCLKを供給する端子、306,307,308はロジック部301へ動作コマンドを送るための同期型シリアル通信用の端子で、端子306はチップセレクト_ Further, the terminal provides the clock YCLK of the logic unit 301 305, 306, 307, 308 in the terminal for synchronous serial communication for sending an operation command to the logic unit 301, the terminal 306 is a chip select _
CSY、端子307は通信用クロックSCLK、端子3 CSY, the terminal 307 for communication clock SCLK, terminal 3
08はデータラインMOSI用となっている。 08 is a data line MOSI. 309はエリアセンサ内の垂直ラインシフトレジスタ転送用クロックの入力端子、310はエリアセンサ内の水平ラインシフトレジスタ転送用クロックの入力端子、311は動作電源VDDの端子、312はアナログ動作用の基準電源VVCの端子、313はグランド端子、314はアナログ信号の出力端子で、ケーブル106はこれらの端子305〜314の信号をカード型の筐体104との間で入出力させている。 309 vertical line shift register input terminal of the transfer clock in the area sensor, the horizontal line shift register input terminal of the transfer clock in the area sensor 310, the terminal of the operating power supply VDD 311, 312 is a reference power source for the analog operation VVC terminal, 313 is a ground terminal, 314 is the output terminal of the analog signal, and the cable 106 is input and output between the housing 104 signals the card type of the terminals 305-314.

【0023】表1,2に上記PC側コネクタ209のピン配列を示す。 [0023] shows the pinout of the PC connector 209 in Tables 1 and 2. これは、PCMCIAカードの規格であり、詳細は(社)日本電子工業振興協会発行「JEID This is a standard PCMCIA card, the details of the Japan Electronic Industry Development Association issued "JEID
APCカードガイドライン(Ver.4.1)」に記されているものである。 It is what is written in the APC card guidelines (Ver.4.1) ".

【0024】 [0024]

【表1】 [Table 1]

【0025】 [0025]

【表2】 [Table 2]

【0026】次に、上述のエリアセンサ部の動作を図4 Next, FIG. 4 the operation of the area sensor of the above
のパルスタイミングチャートを用いて説明する。 It will be described with reference to the pulse timing chart. 図3の端子305のクロックYCLKは、ロジック部301の基本動作を決めるクロックであり、常に出力されている。 Clock YCLK terminal 305 in FIG. 3 is a clock that determines the basic operation of the logic unit 301, is always output. そしてスタンバイモードでは、そのスタンバイモードであることを示すデータ(0)がシリアルデータラインMOSIを通して通信用クロックSCLKに合わせて送信される。 And in the standby mode, data indicating that its standby mode (0) is transmitted according to the communication clock SCLK via the serial data line MOSI.

【0027】また、垂直ラインシフトレジスタ転送用クロックYVを垂直方向画素数だけ発生させ、ロジック部301のリセットを行う。 Further, to generate the vertical line shift register transfer clock YV only vertical number of pixels, to reset the logic unit 301. グランプリセットでは全センサに一定のバイアス電位を与え、続くトランスリセットで水平方向1ラインを単位として、順次センサにリセットをかける。 Given a constant bias potential to all the sensors in the Grand Prix set, as a unit horizontal line in the subsequent transformer reset, resetting the sequential sensor. このとき、YV1パルスが1ラインの画素に対して作用する。 At this time, YV1 pulse is applied to the pixel of one line. この動作直後より、各センサに入射した光がセンサ素子の電位として現れ始める。 Immediately after this operation, light incident on the sensor begin to appear as the potential of the sensor element.

【0028】そして蓄積モードの間、センサに入射した光によりセンサ内部の電位はその入射光の量に比例して上昇する。 [0028] Then during the storage mode, the potential of the internal sensor by light incident on the sensor increases in proportion to the amount of incident light. ノーマルトランスモードでは、センサ内部に発生した電荷をメモリ303に転送する。 In normal transformer mode, it transfers the charges generated in the internal sensor in the memory 303. ノーマルリードモードでは、メモリ303に蓄積された電荷を順次読み出す。 In normal read mode, successively reading out the charges stored in the memory 303. その際、YVを1パルス発生する毎に水平方向1ラインが選択され、選択されたライン内でYHを1パルス発生する毎に1画素の電荷が読み出される。 At that time, one horizontal line is selected every time one pulse generating YV, charges of one pixel every time one pulse generating YH is read in the selected line.

【0029】上記読み出された電荷は、アナログ回路3 [0029] The read electric charges, analog circuits 3
04を通して出力端子314から出力される。 Is output from the output terminal 314 through 04. また、A In addition, A
DTrgは1画素の電荷が出力されるタイミングを知らせる信号で、_CSYと二重化されて共通の端子が用いられ、ADTrg出力はオープンドレインにプルアップ抵抗を付加している。 DTrg a signal for notifying the timing at which one pixel charge is output, the common terminals are used is duplexed with _CSY, ADTRG output is added to the pull-up resistor to open-drain.

【0030】次に、本実施例による上述のカメラをパソコン側から制御する場合の動作を図5のフローチャートを用いて説明する。 Next, the operation in the case of controlling the above-described camera of this embodiment from the personal computer side will be described with reference to the flowchart of FIG. ステップS1〜S3は、パソコンのカードスロットに新たにカードが挿入された場合に行われる動作である。 Step S1~S3 is an operation performed when a new card is inserted into the PC card slot. ステップS1ではカードに対してリセットを行い、ステップS2ではカードの属性情報を読み出す。 Perform a reset to step S1 card, reads the attribute information of the card in step S2. この属性情報は、本実施例では図2に示すROM The attribute information is, in this embodiment ROM shown in FIG. 2
205にあらかじめ記憶されている。 Previously stored in the 205. ステップS3では、ステップS2で得られた情報から、例えばIOベースアドレスや割り込み番号などカード側で利用可能な資源の指定を行う。 In step S3, the information obtained in step S2, to designate the resources available, for example, IO base address, etc. and interrupt number card side.

【0031】ステップS4〜S6は本実施例のカメラ動作固有のものであり、上記蓄積時間の設定、アナログ回路304のアンプゲインや増幅特性などの選択を行うために、図2に示すコマンド/ステータスレジスタ206 [0031] Step S4~S6 are those camera operation unique to the present embodiment, setting of the accumulation time, to make the selection, such as amplifier gain and amplification characteristics of the analog circuit 304, a command / status shown in FIG. 2 register 206
にデータを書き込む動作である。 It is an operation to write the data to. ステップS6でステータスレジスタ206のComBusyビットが0になった時点で、該レジスタ206はアクセス可能となる。 When the ComBusy bit of the status register 206 is 0 at step S6, the register 206 becomes accessible.

【0032】ステップS7〜S11では画像の蓄積および読み出しを行う。 [0032] performs accumulation and reading of the image in step S7 to S11. ステップS7でコントロールレジスタ内のStartbitが1になった時点で、センサに対して蓄積動作開始を指示する。 When the Startbit becomes 1 in the control register in step S7, indicating the accumulation operation start to the sensor. この動作は図4のタイミングチャートに示したスタンバイからノーマルトランスの部分である。 This operation is part of the standby of the normal transformer shown in the timing chart of FIG. センサ側のノーマルトランスが終了すると、ノーマルリードを1ラインだけ行う。 When the sensor side of the normal transformer is completed, the normal read by one line. 1ラインだけ行うには、YV1パルスとそれに続くYHを1ラインの画素数分だけ送る。 1 line to do just sends only YV1 pulses and the number of pixels of 1 line YH subsequent.

【0033】上記の結果出力端子314から得られた画像信号は、図2のA/D変換器204でディジタル信号に変換され、続いてメモリ207に書き込まれる。 The image signal obtained from the above result output terminal 314 is converted into a digital signal by the A / D converter 204 in FIG. 2, it is written in subsequently memory 207. このメモリ207に1ライン書き込まれると、ステータスレジスタ206のDataRDYビットを立てる。 Once written one line memory 207, sets a DataRDY bit of the status register 206. パソコン側の制御ソフトはDataRDYビットが1になったのを受け、ステップ9でメモリ207から1ライン分のデータを読み出し、読み出し終了後ステップS10でD Control software for the personal computer side receives the DataRDY bit is set to 1, reading one line of data from the memory 207 in step 9, D in the read after the end of Step S10
ataRDYビットを0にする。 The ataRDY bit to 0. この間、タイミングコントローラ202は次のYVとYHを出力し、2ライン目の画像データをメモリ207に格納する。 During this time, the timing controller 202 outputs the following YV and YH, and stores the image data of the second line in the memory 207. その後Da Then Da
taRDYビットが0になった時点で、再び1にする。 At the time the taRDY bit is set to 0, to 1 again.
3ライン目以降は上記と同様である。 3 and subsequent lines are the same as described above.

【0034】ここで、上記1回の読み出しは1ライン毎でなくともよく、1ラインの画素数とメモリ207の容量によっては、10ライン毎にすることも可能で、それによってDataRDYビットをポーリングする回数を減らすことが可能である。 [0034] Here, well even the one read is not every line, depending on the amount of the number of pixels of one line and the memory 207, it is also possible to every 10 lines, thereby polling DataRDY bit the number of times it is possible to reduce the.

【0035】また、図2において、タイミングコントローラ202はワンチップマイクロコンピュータ内蔵のパルス発生回路とポート制御,命令制御部203は同ワンチップマイクロコンピュータ内蔵の同期型シリアル通信回路のものを使うことができる。 Further, in FIG. 2, the timing controller 202 a one-chip microcomputer built pulse generating circuit and port control, the instruction control unit 203 can be used includes the synchronous serial communication circuit built the one-chip microcomputer . またA/D変換器20 The A / D converter 20
4は、画像サイズが小さく、またフレーム速度も遅ければワンチップマイクロコンピュータ内蔵のもので十分満たされるために、これらの機能を一つのLSIで置き換えることも可能である。 4, the image size is small and in order to frame rate is also enough satisfied those of the one-chip microcomputer built as late, it is also possible to replace these functions in a single LSI.

【0036】以上本実施例の動作について説明したが、 [0036] has been described the operation of the above embodiment,
本実施例では上記の構成において、ケーブル106上の画像信号はNTSC信号のように一定の周期で繰り返される同期信号とともに送られてくるのではなく、インタフェース回路側から必要に応じて出力される同期信号に合わせてカメラヘッド101から送られてくる。 In the above configuration, in this embodiment, the image signal on the cable 106 rather than sent along with the synchronization signals which are repeated at a constant cycle as NTSC signals, the synchronization output as required from the interface circuit side sent from the camera head 101 in accordance with the signal. そしてインタフェース回路部では、送られてきた画像信号をアナログ−ディジタル変換し、画像メモリに蓄積する。 And in the interface circuit, an image signal sent analog - to-digital conversion and stored in the image memory. またパソコン側は、インタフェースを通してその画像信号を読み取るようになっている。 The personal computer is adapted to read out the image signal through the interface.

【0037】したがって、安価かつ簡単に動画をコンピュータに取り込むことができ、また小型で高性能のコンピュータ用カメラを実現することができる。 [0037] Therefore, inexpensive and easily can incorporate video into the computer, also it is possible to realize a high-performance camera computer compact.

【0038】 [0038]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
カメラヘッドにセンサ部のみを実装したことにより、カメラヘッドを小型化することができ、カメラヘッドをコンピュータのモニタ画面上に配置しても作業上邪魔にならない。 By implementing only the sensor unit to the camera head, the camera head can be miniaturized, be arranged camera head to the computer monitor screen does not interfere on the work. その結果、テレビ会議,テレビ電話などのアプリケーションを実行する際、相手話者の画像の表示位置付近にカメラを設置でき、目線一致を容易に実現できる。 As a result, video conferencing, when executing an application such as a television telephone, a camera can be an installation in the vicinity of the display position of the other party speaker image, the eyes matching can be easily realized.

【0039】このため、安価かつ簡単に動画をコンピュータに取り込むことができるとともに、高性能のコンピュータ用カメラを実現することができる。 [0039] Therefore, it is possible to incorporate an inexpensive and easily moving the computer, it is possible to realize a camera performance of a computer.

【0040】また、カード状の筐体内のインタフェース部にコンピュータとのデータをやりとりするレジスタと、画像データを蓄積するメモリと、センサを駆動するためのクロック、同期信号、制御信号を生成する手段と、センサからのアナログ信号をディジタルに変換するA/D変換器を設けたことにより、コンピュータへの挿抜が容易になる。 Further, a register for exchanging data with the computer interface portion of the card-shaped housing, a memory for storing image data, means for generating a clock, synchronization signal, a control signal for driving the sensor , by providing the a / D converter for converting the analog signal from the sensor to digital, facilitates insertion and removal of the computer.

【0041】さらに、カメラヘッドからの画像信号をインタフェース部からの同期信号が発生した時のみ出力する構成とすることにより、従来のようなNTSC信号発生回路が不要になる。 [0041] Further, the synchronization signal of the image signal from the camera head from the interface unit by a configuration in which output only when that occurred, as in the prior art NTSC signal generating circuit becomes unnecessary.

【0042】また、センサを駆動するためのクロック、 [0042] In addition, the clock for driving the sensor,
同期信号、制御信号を生成する手段と、センサからのアナログ信号をディジタルに変換するA/D変換器をワンチップマイクロコンピュータを使って実現することにより、素子数を減らすことができるとともに、ワンチップマイクロコンピュータのソフトウェアにより、より付加価値の高い機能を組み込むことが可能である。 Synchronizing signal, means for generating a control signal by implementing using the one-chip microcomputer of the A / D converter for converting the analog signal from the sensor into digital, it is possible to reduce the number of elements, one chip the software of the microcomputer, it is possible to incorporate more value-added features.

【0043】また、画像データを蓄積するメモリとして、FIFO型のメモリを用いることにより、アドレス制御が不要になり、回路規模を低減することが可能である。 [0043] Further, as a memory for storing the image data, by using a FIFO type memory, address control is not necessary, it is possible to reduce the circuit scale.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の一実施例を示す構成図である。 1 is a block diagram showing an embodiment of the present invention.

【図2】 一実施例のインタフェース部の構成を示すブロック図である。 2 is a block diagram showing the configuration of the interface part of this embodiment.

【図3】 一実施例のカメラヘッド部の構成を示すブロック図である。 3 is a block diagram showing a configuration of a camera head portion of the embodiment.

【図4】 一実施例のセンサ部の動作を示すタイミングチャートである。 4 is a timing chart showing the operation of the sensor unit of the embodiment.

【図5】 一実施例のパソコン側の動作を示すフローチャートである。 5 is a flowchart showing an operation of the personal computer of an embodiment.

【図6】 従来の白黒ビデオカメラの構成図である。 FIG. 6 is a block diagram of a conventional black-and-white video camera.

【符号の説明】 DESCRIPTION OF SYMBOLS

101 カメラヘッド 102 撮影レンズ 104 筐体 106 ケーブル 202 タイミングコントローラ(信号生成手段) 203 命令制御部(信号生成手段) 204 A/D変換器 206 コマンド/ステータスレジスタ 207 メモリ 101 camera head 102 photographic lens 104 housing 106 cable 202 a timing controller (signal generating means) 203 instruction control unit (signal generating means) 204 A / D converter 206 a command / status register 207 memory

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 撮影した画像をコンピュータに取り込むためのカメラであって、撮影レンズとこの撮影レンズを通して入射した被写体からの光を電気的な画像信号に変換するセンサ素子を一体化して備えたカメラヘッドと、 1. A camera for taking pictures to a computer, a camera with integrated sensor elements for converting light from a subject incident through the imaging lens and the imaging lens into an electrical image signal and the head,
    このカメラヘッドとケーブルで接続され前記コンピュータに画像信号を送出するためのインタフェース部を内蔵した筐体とからなることを特徴とするカメラ。 Camera, comprising the camera is connected with the head and cable with a built-in interface unit for transmitting the image signal to the computer and housing.
  2. 【請求項2】 センサ素子はCCDまたはX−Yアドレスセンサを用いたことを特徴とする請求項1記載のカメラ。 2. A sensor element according to claim 1, wherein the camera which is characterized in that it uses a CCD or X-Y address sensor.
  3. 【請求項3】 カメラヘッドからの画像信号をインタフェース部の同期信号に合わせて出力させることを特徴とする請求項1または2記載のカメラ。 3. A process according to claim 1 or 2, wherein the camera is characterized in that to output an image signal from the camera head in accordance with the synchronization signal interface unit.
  4. 【請求項4】 筐体内のインタフェース部は、コンピュータとデータのやりとりをするためのレジスタと、画像データを蓄積するメモリと、センサ素子を駆動するためのクロック,同期信号および制御信号を生成する信号生成手段と、センサ素子からのアナログ信号をディジタル信号に変換するA/D変換器を有していることを特徴とする請求項1ないし3何れか記載のカメラ。 4. A housing of the interface unit includes a register for the exchange of computer data, a memory for storing image data, a signal for generating a clock, synchronization signal and a control signal for driving the sensor element generating means and, claims 1 to 3 or according to the camera, characterized in that it comprises an a / D converter for converting the analog signal from the sensor element into a digital signal.
  5. 【請求項5】 信号生成手段とA/D変換器をワンチップマイクロコンピュータにより構成したことを特徴とする請求項4記載のカメラ。 5. The signal generating means and the camera according to claim 4, wherein the A / D converters constituted by a one-chip microcomputer.
  6. 【請求項6】 メモリは、FIFO型メモリを用いたことを特徴とする請求項4または5記載のカメラ。 6. The memory according to claim 4 or 5, wherein the camera is characterized by using a FIFO memory.
JP7115953A 1995-05-15 1995-05-15 Camera Withdrawn JPH08317264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7115953A JPH08317264A (en) 1995-05-15 1995-05-15 Camera

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP7115953A JPH08317264A (en) 1995-05-15 1995-05-15 Camera
DE1995629046 DE69529046D1 (en) 1994-09-28 1995-09-27 Image input device
EP19950115233 EP0705037B1 (en) 1994-09-28 1995-09-27 Image input unit
DE1995629046 DE69529046T2 (en) 1994-09-28 1995-09-27 Image input device
US08/534,545 US6654050B2 (en) 1994-09-28 1995-09-27 Image input unit
KR1019950032293A KR960012963A (en) 1994-09-28 1995-09-28 An image input device
US08/904,531 US6670985B2 (en) 1994-09-28 1997-08-01 Image sensing apparatus including a card device connectable to an information processing device

Publications (1)

Publication Number Publication Date
JPH08317264A true JPH08317264A (en) 1996-11-29

Family

ID=14675240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7115953A Withdrawn JPH08317264A (en) 1995-05-15 1995-05-15 Camera

Country Status (1)

Country Link
JP (1) JPH08317264A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157854A (en) * 2008-12-26 2010-07-15 Sony Corp Information processing apparatus, information processing method and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157854A (en) * 2008-12-26 2010-07-15 Sony Corp Information processing apparatus, information processing method and program

Similar Documents

Publication Publication Date Title
CN1254954C (en) Digital camera capable of image processing
US5841471A (en) Timing control for a digitally interfaced camera using variable line readout intervals
KR100362606B1 (en) Image input apparatus, image input system, image sending/receiving system, image input method and storage
DE10084276B4 (en) An improved light sensor with an increased dynamic range
CN1168290C (en) Dual mode digital camera for video and still operation
US5506617A (en) Electronic camera incorporating a computer-compatible bus interface
KR100465289B1 (en) Device and method for displaying thumbnail screen in wireless terminal having a camera
JP3839526B2 (en) Digital camera
KR100759350B1 (en) A camera module
US8154610B2 (en) Image sensor with built-in ISP and dual camera system
US6670985B2 (en) Image sensing apparatus including a card device connectable to an information processing device
US6654050B2 (en) Image input unit
US7644196B2 (en) USB function apparatus which supports a plurality of USB descriptors
US5790193A (en) Accessory module for an electronic camera
KR100610582B1 (en) Image processing system, image processing method, electronic camera, and image processing apparatus
JP3781449B2 (en) Digital image storage device for electronic camera
JP3988461B2 (en) Electronic camera
JP4357151B2 (en) Digital camera and image data processing system
US7110026B2 (en) Image tagging for post processing
JP4131052B2 (en) Imaging device
US20010028398A1 (en) Image pickup apparatus, information processing apparatus, image processing system, image processing method and memory medium
JP3987788B2 (en) Digital camera system
EP0912035B1 (en) System and method using a single control circuit for a plurality of imaging components
JP3693179B2 (en) Electronic camera with a memory card interface for computer
US6897891B2 (en) Computer system using a digital camera that is capable of inputting moving picture or still picture data

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806