JPH08316813A - Output port - Google Patents
Output portInfo
- Publication number
- JPH08316813A JPH08316813A JP11847295A JP11847295A JPH08316813A JP H08316813 A JPH08316813 A JP H08316813A JP 11847295 A JP11847295 A JP 11847295A JP 11847295 A JP11847295 A JP 11847295A JP H08316813 A JPH08316813 A JP H08316813A
- Authority
- JP
- Japan
- Prior art keywords
- output
- load
- drivers
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子回路の出力段に設
けられ、負荷に電流供給を行う出力ポートに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output port which is provided at an output stage of an electronic circuit and supplies a current to a load.
【０００２】[0002]
【従来の技術】従来、各種電子回路の出力段である出力
ポートには、出力端子当たり１個の出力ドライバが設け
られている。電子回路の内部回路で生成された信号に基
づき、その出力ドライバが負荷に対して電流供給を行っ
ている。電子回路の負荷に対する電流供給能力は、出力
ドライバによって決定される。よって、負荷の種類或い
はファンアウト数に応じた出力ドライバが、設計されて
いた。2. Description of the Related Art Conventionally, an output port, which is an output stage of various electronic circuits, is provided with one output driver per output terminal. The output driver supplies current to the load based on the signal generated in the internal circuit of the electronic circuit. The ability of the electronic circuit to supply current to the load is determined by the output driver. Therefore, an output driver is designed according to the type of load or the number of fan-outs.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
出力ポートでは、次のような課題があった。電子回路と
負荷のセット設計の終了の後、ファンアウト数が変更に
なる場合がある。例えば、ファンアウト数が増加し、そ
れが出力ドライバの電流供給能力を越えると、電子回路
が使用不能となる。また、予めファンアウト数の増加を
考慮して、出力ドライバの電流供給能力を高めておくこ
とは、無駄な電流消費を伴うことになる。However, the conventional output port has the following problems. The number of fanouts may change after the design of the electronic circuit and load set is completed. For example, if the number of fan-outs increases, which exceeds the current supply capability of the output driver, the electronic circuit becomes unusable. In addition, increasing the current supply capacity of the output driver in advance in consideration of the increase in the number of fan-outs causes wasteful current consumption.
【０００４】[0004]
【課題を解決するための手段】第１〜第３の発明は、前
記課題を解決するために、内部回路と出力端子間に設け
られ該出力端子に接続された負荷に対して電流供給を行
う出力ポートにおいて、次のような複数の出力ドライバ
と制御手段とを設けている。複数の出力ドライバは、負
荷に対して並列接続された固有の電流供給能力をそれぞ
れ有するものである。制御手段は、出力端子に接続され
る負荷に応じ、複数の出力ドライバからその負荷に電流
を供給する任意数の出力ドライバを選択する構成にして
いる。In order to solve the above problems, the first to third inventions supply current to a load provided between an internal circuit and an output terminal and connected to the output terminal. In the output port, the following plural output drivers and control means are provided. Each of the plurality of output drivers has its own current supply capability connected in parallel to the load. The control means is configured to select an arbitrary number of output drivers that supply current to the loads from a plurality of output drivers according to the loads connected to the output terminals.
【０００５】[0005]
【作用】第１〜第３の発明によれば、以上のように出力
ポートを構成したので、負荷の種類やファンアウト数に
応じて、複数の出力ドライバのうち任意数の出力ドライ
バが選択される。例えば、ファンアウト数の増加があっ
ても、それに対応して出力ドライバが制御手段によって
選択される。それら選択された出力ドライバから負荷に
対する電流供給が行われるようになる。According to the first to third aspects of the invention, since the output port is configured as described above, an arbitrary number of output drivers are selected from among the plurality of output drivers according to the type of load and the number of fanouts. It For example, even if the number of fan-outs is increased, the output driver is selected by the control means correspondingly. Current is supplied to the load from the selected output driver.
【０００６】[0006]
【実施例】図２は、本発明の原理を説明するブロック図
である。本発明では、電子回路の内部回路１と出力端子
ｔの間に接続された出力ポート１０に、複数の出力ドラ
イバ１０−１〜１０−ｎを備え、さらに、それら複数の
出力ドライバを選択的に有効にする制御手段１２を設け
ている。複数の出力ドライバ１０−１〜１０−ｎは出力
端子ｔに対して並列接続されている。出力端子ｔに負荷
Ｌが接続され、負荷には出力ポート１０から電流Ｉが供
給される構成である。制御手段１２により、出力ドライ
バ１０−１〜１０−ｎが負荷Ｌに応じて選択され、任意
の数の出力ドライバが有効となる。各出力ドライバ１０
−１〜１０−ｎは電流ｉ1 〜ｉn をそれぞれ出力する能
力を有している。有効となった出力ドライバが、内部回
路の出力信号Ｓ１に応じた電流をそれぞれ出力する。出
力端子ｔを介して負荷Ｌには、それらの電流の合成され
た電流Ｉが供給される。即ち、出力ドライバ１０−１〜
１０−ｎの選択を行うことで、電流Ｉの値を任意に設定
できるのである。また、個々の出力ドライバ１０−１〜
１０−ｎの出力する電流ｉ1 〜ｉn を異なった値に設定
しておけば、出力ドライバの選択で電流Ｉの値を細かく
設定できるようにもなる。FIG. 2 is a block diagram for explaining the principle of the present invention. According to the present invention, the output port 10 connected between the internal circuit 1 of the electronic circuit and the output terminal t is provided with a plurality of output drivers 10-1 to 10-n, and the plurality of output drivers are selectively connected. A control means 12 for enabling is provided. The plurality of output drivers 10-1 to 10-n are connected in parallel to the output terminal t. The load L is connected to the output terminal t, and the current I is supplied from the output port 10 to the load. The control means 12 selects the output drivers 10-1 to 10-n according to the load L, and an arbitrary number of output drivers are activated. Each output driver 10
-1~10-n has the ability to output the current i 1 through i n. The enabled output drivers respectively output currents according to the output signal S1 of the internal circuit. Through the output terminal t, the load L is supplied with the combined current I of these currents. That is, the output drivers 10-1 to 10-1
By selecting 10-n, the value of the current I can be set arbitrarily. Further, each output driver 10-1 to 10-1
If the currents i 1 to i n output by 10-n are set to different values, the value of the current I can be finely set by selecting the output driver.
【０００７】第１の実施例 図１は、本発明の第１の実施例を示す出力ポートの回路
図である。この出力ポート２０は、電子回路の内部回路
１と出力端子ｔout の間に接続され、その出力端子ｔに
は負荷Ｌが接続されている。また、出力ポート２０から
導出された複数の外部制御端子ｔc は、制御手段である
オプションスイッチ３０に接続されている。出力ポート
２０は、複数の出力ドライバ２０−１〜２０−ｎを備え
ている。各出力ドライバ２０−１〜２０−ｎは同様の構
成であり、ドレイン同士が接続されたＰチャネル型ＭＯ
Ｓトランジスタ（以下、ＰＭＯＳという）２１とＮチャ
ネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２
２とを備えている。各ＰＭＯＳ２１とＮＭＯＳ２２のゲ
ートには内部回路１からの出力信号Ｓ１が入力される構
成である。ＰＭＯＳ２１のソースはＰＭＯＳ２３のドレ
インに接続され、該ＰＭＯＳ２３のソースが電源に接続
されている。ＮＭＯＳ２２のソースはＮＭＯＳ２４のド
レインに接続され、そのＮＭＯＳ２４のソースが接地さ
れている。ＰＭＯＳ２１とＮＭＯＳ２２のドレインが出
力端子ｔout に接続され、複数の出力ドライバ２０−１
〜２０−ｎは、出力端子ｔout に並列に接続された構造
となっている。また、ＰＭＯＳ２３のゲートとＮＭＯＳ
２４のゲートが、外部制御端子ｔc に接続されている。
オプションスイッチ３０は、電源線３１と接地線３２を
備えている。スイッチ切替えにより、オプションスイッ
チ３０はＰＭＯＳ２３のゲートまたはＮＭＯＳ２４のゲ
ート接続された外部制御端子ｔc を、電源線３１または
接地線３２に接続する機能を有している。 First Embodiment FIG. 1 is a circuit diagram of an output port showing a first embodiment of the present invention. The output port 20 is connected between the internal circuit 1 of the electronic circuit and the output terminal t out , and the load L is connected to the output terminal t. Further, the plurality of external control terminals t c derived from the output port 20 are connected to the option switch 30 which is a control means. The output port 20 includes a plurality of output drivers 20-1 to 20-n. Each of the output drivers 20-1 to 20-n has the same configuration, and a P-channel MO with drains connected to each other.
S transistor (hereinafter referred to as PMOS) 21 and N channel type MOS transistor (hereinafter referred to as NMOS) 2
2 is provided. The output signal S1 from the internal circuit 1 is input to the gates of the PMOS 21 and the NMOS 22. The source of the PMOS 21 is connected to the drain of the PMOS 23, and the source of the PMOS 23 is connected to the power supply. The source of the NMOS 22 is connected to the drain of the NMOS 24, and the source of the NMOS 24 is grounded. The drains of the PMOS 21 and the NMOS 22 are connected to the output terminal t out , and the plurality of output drivers 20-1
˜20-n has a structure connected in parallel to the output terminal t out . Also, the gate of the PMOS 23 and the NMOS
The 24 gates are connected to the external control terminal t c .
The option switch 30 includes a power supply line 31 and a ground line 32. By switching the switch, the option switch 30 has a function of connecting the external control terminal t c connected to the gate of the PMOS 23 or the gate of the NMOS 24 to the power supply line 31 or the ground line 32.
【０００８】次に、この出力ポートの動作を説明する。
まず、出力端子ｔout に接続される負荷Ｌの種類或いは
ファンアウト数によって、出力ドライバ２０−１〜２０
−ｎが選択される。即ち、負荷Ｌの必要とする電流量に
対応した出力ドライバに組み合わせが求められ、組み合
わせが決定した後、オプションスイッチ３０におけるス
イッチ切替えが行われる。これにより、複数の出力ドラ
イバ２０−１〜２０−ｎのうち、選択された出力ドライ
バ中のＰＭＯＳ２３のゲートが、接地線３２に接続さ
れ、ＮＭＯＳ２４のゲートが電源線３１に接続される。
よって、それらＰＭＯＳ２３とＮＭＯＳ２４が共にオン
状態となり、選択された出力ドライバが有効なものとな
り、活性化する。例えば、出力ドライバ２０−１と２０
−２が選択されたとする。各出力ドライバ２０−１，２
０−２における各ＰＭＯＳ２１，ＮＭＯＳ２２のゲート
に、内部回路１の出力信号Ｓ１の“Ｌ”レベルがそれぞ
れ与えらる。この時、出力ドライバ２０−１のＰＭＯＳ
２１がオン、ＮＭＯＳ２２がオフとなり、電源からＰＭ
ＯＳ２３，ＰＭＯＳ２１を介した電流ｉ1 が出力端子ｔ
out に流れる。出力ドライバ２０−２においても同様で
あり、電源からＰＭＯＳ２３，ＰＭＯＳ２１を介した電
流ｉ2 が、出力端子ｔout に流れる。負荷Ｌには電流ｉ
1 と電流ｉ2 の合成電流Ｉが供給される。Next, the operation of this output port will be described.
First, depending on the type of the load L connected to the output terminal t out or the number of fan-outs, the output drivers 20-1 to 20-20
-N is selected. That is, a combination of output drivers corresponding to the amount of current required by the load L is required, and after the combination is determined, the switch of the option switch 30 is switched. As a result, the gate of the PMOS 23 in the selected output driver among the plurality of output drivers 20-1 to 20-n is connected to the ground line 32, and the gate of the NMOS 24 is connected to the power supply line 31.
Therefore, both the PMOS 23 and the NMOS 24 are turned on, and the selected output driver becomes valid and activated. For example, output drivers 20-1 and 20
-2 is selected. Each output driver 20-1, 2
The "L" level of the output signal S1 of the internal circuit 1 is applied to the gates of the PMOS 21 and the NMOS 22 in 0-2, respectively. At this time, the PMOS of the output driver 20-1
21 is turned on, NMOS 22 is turned off, PM from the power supply
The current i 1 passing through the OS 23 and the PMOS 21 is the output terminal t
It flows out . The same applies to the output driver 20-2, and the current i 2 from the power supply through the PMOS 23 and the PMOS 21 flows to the output terminal t out . The load i has a current i
A combined current I of 1 and current i 2 is supplied.
【０００９】各出力ドライバ２０−１，２０−２におけ
る各ＰＭＯＳ２１，ＮＭＯＳ２２のゲートに、内部回路
１の出力信号Ｓ１の“Ｈ”レベルがそれぞれ与えた場
合、出力ドライバ２０−１のＰＭＯＳ２１がオフ、ＮＭ
ＯＳ２２がオンとなり、接地電位からＮＭＯＳ２２，Ｎ
ＭＯＳ２４を介した負の電流ｉ1/が出力端子ｔout に流
れる。出力ドライバ２０−２においても同様であり、電
源からＮＭＯＳ２４，ＮＭＯＳ２２を介した負の電流ｉ
2/が出力端子ｔout に流れる。負荷Ｌには電流ｉ1/と電
流ｉ2/の合成電流Ｉ／が供給される。以上のように、本
実施例では、選択で有効となる複数の出力ドライバ２０
−１〜２０−ｎを出力ポートに設け、オプションスイッ
チ３０でその選択を行う構成にしているので、負荷Ｌの
種類或いはファンアウト数に応じた電流供給能力を容易
な回路で確保でき、セット設計の変更があった場合でも
十分対応がとれる。また、回路を使用する段階で供給電
流Ｉを設定することも可能である。When the "H" level of the output signal S1 of the internal circuit 1 is applied to the gates of the PMOS 21 and NMOS 22 of the output drivers 20-1 and 20-2, respectively, the PMOS 21 of the output driver 20-1 is turned off. NM
The OS22 is turned on, and the ground potential causes the NMOS22, N
The negative current i 1 / through the MOS 24 flows to the output terminal t out . The same applies to the output driver 20-2, in which the negative current i from the power source is passed through the NMOS 24 and the NMOS 22.
2 / flows to the output terminal t out . A combined current I / of the current i 1 / and the current i 2 / is supplied to the load L. As described above, in the present embodiment, the plurality of output drivers 20 that are enabled by selection are output.
Since -1 to 20-n are provided in the output port and the option switch 30 is used to select the same, the current supply capacity according to the type of the load L or the number of fan-outs can be secured by an easy circuit, and the set design Even if there is a change in, it is possible to take sufficient measures. It is also possible to set the supply current I at the stage of using the circuit.
【００１０】第２の実施例 図３は、本発明の第２の実施例を示す出力ポートの回路
図であり、図１と共通する要素には共通の符号が付され
ている。本実施例の出力ポート５０も、電子回路の内部
回路１と出力端子ｔout の間に接続され、その出力端子
ｔには負荷Ｌが接続されている。出力ポート５０は、複
数の出力ドライバ５０−１〜５０−ｎと、制御手段であ
る制御回路５０Ａを備えている。各出力ドライバ５０−
１〜５０−ｎは第１の実施例と同様の構成であり、各Ｐ
ＭＯＳ２１，２３にそれぞれ対応するＰＭＯＳ５１，５
３と、各ＮＭＯＳ２２，２４にそれぞれ対応するＮＭＯ
Ｓ５２，５４とが、電源と接地間に直列に接続されてい
る。各ＰＭＯＳ５１とＮＭＯＳ５２のゲートには内部回
路１からの出力信号Ｓ１が入力される構成であり、ＰＭ
ＯＳ５１とＮＭＯＳ５２のドレインが出力端子ｔout に
接続され、複数の出力ドライバ５０−１〜５０−ｎは出
力端子ｔout に並列に接続された構造となっている。Ｐ
ＭＯＳ５３のゲートとＮＭＯＳ５４のゲートが、第１の
実施例と異なり制御回路５ＯＡに接続されている。制御
回路５０Ａは、複数の外部制御端子ｔs を有し、外部か
ら該外部制御端子ｔs を介して与えられた制御信号ＳＣ
１をデコードし、複数の出力ドライバ５０−１〜５０−
ｎのうちの任意数を選択して有効にするものである。例
えば、選択したドライバのＰＭＯＳ５３のゲートに
“Ｌ”レベルの信号を送り、ＮＭＯＳ５４のゲートに
“Ｈ”レベルの信号を送る構成となっている。 Second Embodiment FIG. 3 is a circuit diagram of an output port showing a second embodiment of the present invention. Elements common to those in FIG. 1 are designated by common reference numerals. The output port 50 of this embodiment is also connected between the internal circuit 1 of the electronic circuit and the output terminal t out , and the load L is connected to the output terminal t. The output port 50 includes a plurality of output drivers 50-1 to 50-n and a control circuit 50A as a control unit. Each output driver 50-
1 to 50-n have the same configuration as that of the first embodiment, and each P
PMOS 51 and 5 corresponding to MOS 21 and 23, respectively
3 and NMOs corresponding to the NMOSs 22 and 24, respectively.
S52 and S54 are connected in series between the power supply and the ground. The output signal S1 from the internal circuit 1 is input to the gates of the PMOS 51 and the NMOS 52, and PM
The drains of the OS 51 and the NMOS 52 are connected to the output terminal t out , and the plurality of output drivers 50-1 to 50-n are connected in parallel to the output terminal t out . P
Unlike the first embodiment, the gate of the MOS 53 and the gate of the NMOS 54 are connected to the control circuit 5OA. The control circuit 50A has a plurality of external control terminals t s , and a control signal SC given from the outside via the external control terminals t s.
1 to decode a plurality of output drivers 50-1 to 50-
Any number of n is selected and made effective. For example, the configuration is such that an "L" level signal is sent to the gate of the PMOS 53 of the selected driver and an "H" level signal is sent to the gate of the NMOS 54.
【００１１】次に、図３の出力ポートの動作を説明す
る。制御回路５０Ａに対して外部から制御信号ＳＣ１が
与えられ、制御回路５０Ａは該制御信号ＳＣ１に対応す
る出力ドライバの組み合わせを、複数の出力ドライバ５
０−１〜５０−ｎから選択する。この選択条件となる制
御信号ＳＣ１は、負荷Ｌの種類やファンアウト数に応じ
て外部で生成されたものであり、制御回路５０Ａにおけ
る選択によって、選択された出力ドライバ中のＰＭＯＳ
５３のゲートに“Ｌ”が与えられ、ＮＭＯＳ５４のゲー
トに“Ｈ”が与えられる。これにより、それらＰＭＯＳ
５３とＮＭＯＳ５４が共にオン状態となり、選択された
出力ドライバが有効なものとなり、活性化する。以降、
第１の実施例と同様の動作が行われ、内部回路１の出力
信号Ｓ１によって、選択された出力ドライバが負荷Ｌに
電流を供給する。以上のように、この第２の実施例で
は、外部から制御信号ＳＣ１に基づいて出力ドライバ５
０−１〜５０−ｎを選択する制御回路５０Ａを設けてい
るので、第１の実施例と同様の効果を有する出力ポート
が実現する。また、第１の実施例で用いたオプションス
イッチが不要となる。そのため、第１の実施例では外部
制御端子t c の数が、出力ドライバ２０−１〜２０−ｎ
の数の２倍必要であったが、制御信号ＳＣ１の与え方に
よって、外部制御端子ｔs の数を削減できる。Next, the operation of the output port shown in FIG. 3 will be described. A control signal SC1 is externally applied to the control circuit 50A, and the control circuit 50A outputs a combination of output drivers corresponding to the control signal SC1 to the plurality of output drivers 5.
Select from 0-1 to 50-n. The control signal SC1 serving as the selection condition is generated externally according to the type of the load L and the number of fanouts, and the PMOS in the output driver selected by the control circuit 50A is selected.
"L" is applied to the gate of 53, and "H" is applied to the gate of the NMOS 54. This allows those PMOS
Both 53 and NMOS 54 are turned on, and the selected output driver becomes valid and activated. Or later,
The same operation as in the first embodiment is performed, and the output signal S1 of the internal circuit 1 causes the selected output driver to supply a current to the load L. As described above, in the second embodiment, the output driver 5 is externally supplied based on the control signal SC1.
Since the control circuit 50A for selecting 0-1 to 50-n is provided, an output port having the same effect as that of the first embodiment is realized. Also, the option switch used in the first embodiment is not necessary. Therefore, in the first embodiment, the number of external control terminals t c is equal to that of the output drivers 20-1 to 20-n.
However, the number of external control terminals t s can be reduced by giving the control signal SC1.
【００１２】第３の実施例 図４は、本発明の第３の実施例を示す出力ポートの回路
図であり、図１及び図３と共通する要素には共通の符号
が付されている。この出力ポート６０も、電子回路の内
部回路１と出力端子ｔout の間に接続され、その出力端
子ｔには負荷Ｌが接続されている。出力ポート６０は、
複数の出力ドライバ６０−１〜６０−ｎと、制御手段で
ある制御回路６０Ａを備えている。各出力ドライバ６０
−１〜６０−ｎは第２の実施例と同様の構成であり、各
出力ドライバ６０−１〜６０−ｎにおいて、ＰＭＯＳ６
１，６３びＮＭＯＳ６２，６４が、電源と接地間に直列
に接続されている。各ＰＭＯＳ６１とＮＭＯＳ６２のゲ
ートには内部回路１からの出力信号Ｓ１が入力される構
成であり、ＰＭＯＳ６１とＮＭＯＳ６２のドレインが出
力端子ｔout に接続され、複数の出力ドライバ６０−１
〜６０−ｎは出力端子ｔout に並列に接続された構造と
なっている。ＰＭＯＳ６３のゲートとＮＭＯＳ６４のゲ
ートが、第２の実施例と異なる制御回路６ＯＡに接続さ
れている。制御回路６０Ａは、内部回路１の有する制御
用内部回路７０からの内部制御信号ＳＣ２を入力し、該
内部制御信号ＳＣ２に基づき、複数の出力ドライバ６０
−１〜６０−ｎを選択して有効にする機能を有してい
る。 Third Embodiment FIG. 4 is a circuit diagram of an output port showing a third embodiment of the present invention, and elements common to those in FIGS. 1 and 3 are designated by common reference numerals. The output port 60 is also connected between the internal circuit 1 of the electronic circuit and the output terminal t out , and the load L is connected to the output terminal t. The output port 60 is
It is provided with a plurality of output drivers 60-1 to 60-n and a control circuit 60A as a control means. Each output driver 60
-1 to 60-n have the same configuration as in the second embodiment, and the PMOS 6 is used in each output driver 60-1 to 60-n.
1, 63 and NMOSs 62, 64 are connected in series between the power supply and ground. The output signal S1 from the internal circuit 1 is input to the gates of the PMOS 61 and the NMOS 62, the drains of the PMOS 61 and the NMOS 62 are connected to the output terminal t out , and a plurality of output drivers 60-1 are provided.
.About.60-n are connected in parallel to the output terminal t out . The gate of the PMOS 63 and the gate of the NMOS 64 are connected to the control circuit 6OA different from the second embodiment. The control circuit 60A receives the internal control signal SC2 from the control internal circuit 70 included in the internal circuit 1, and outputs a plurality of output drivers 60 based on the internal control signal SC2.
It has a function of selecting -1 to 60-n and enabling it.
【００１３】次に、図４の出力ポートの動作を説明す
る。制御回路６０Ａに対して制御用内部回路７０で生成
された内部制御信号ＳＣ２が与えられ、制御回路６０Ａ
は該内部制御信号ＳＣ２に対応する出力ドライバの組み
合わせを、複数の出力ドライバ６０−１〜６０−ｎから
選択する。この選択条件となる内部制御信号ＳＣ２は、
ソフトウエアの指示により制御用内部回路で生成された
ものであり、負荷Ｌの種類やファンアウト数に応じ生成
されている。制御回路６０Ａにおける選択によって、選
択された出力ドライバ中のＰＭＯＳ６３のゲートに
“Ｌ”が与えられ、ＮＭＯＳ６４のゲートに“Ｈ”が与
えられる。これにより、それらＰＭＯＳ６３とＮＭＯＳ
６４が共にオン状態となり、選択された出力ドライバが
有効なものとなり、活性化する。以降、第１及び第２の
実施例と同様の動作が行われ、内部回路１の出力信号Ｓ
１によって、選択された出力ドライバが負荷Ｌに電流を
供給する。Next, the operation of the output port shown in FIG. 4 will be described. The internal control signal SC2 generated by the internal control circuit 70 is applied to the control circuit 60A, and the control circuit 60A
Selects a combination of output drivers corresponding to the internal control signal SC2 from the plurality of output drivers 60-1 to 60-n. The internal control signal SC2 which is the selection condition is
It is generated by the control internal circuit according to the instruction of software, and is generated according to the type of the load L and the number of fan-outs. By the selection in the control circuit 60A, "L" is given to the gate of the PMOS 63 and "H" is given to the gate of the NMOS 64 in the selected output driver. As a result, those PMOS 63 and NMOS
Both 64 are turned on, and the selected output driver becomes valid and activated. After that, the same operation as in the first and second embodiments is performed, and the output signal S of the internal circuit 1
1 causes the selected output driver to supply current to the load L.
【００１４】以上のように、この第３の実施例では、内
部制御信号ＳＣ２に基づいて出力ドライバ６０−１〜６
０−ｎを選択する制御回路６０Ａを設けているので、第
１及び第２の実施例と同様の効果を有する出力ポートが
実現する。内部制御信号ＳＣ２は内部回路１中の制御用
内部回路で生成することが可能であり、第２の実施例よ
りも、さらに集積回路における端子数を減じることがで
きる。なお、本発明は、上記実施例に限定されず種々の
変形が可能である。例えば、各出力ドライバ２０−１〜
２０−ｎ，５０−１〜５０−ｎ，６０−１〜６０−ｎの
構成は、ＰＭＯＳ２１，２３，５１，５３，６１，６３
とＮＭＯＳ２２，２４，５２，５４，６２，６４とで構
成されているが、制御手段であるオプションスイッチ３
０或いは制御回路５０Ａ，６０Ａで選択されて有効に機
能できればよいので、これらの構成に限定されない。ま
た、第１の実施例では、制御手段として図１のオプショ
ンスイッチ３０を用いているが、半導体集積回路で出力
ポート等を形成する際に、スイッチとなる回路を積層さ
せて形成するマスクオプションを採用しても、第１の実
施例と同様の効果を発揮することができる。As described above, in the third embodiment, the output drivers 60-1 to 60-6 are based on the internal control signal SC2.
Since the control circuit 60A for selecting 0-n is provided, an output port having the same effect as that of the first and second embodiments is realized. The internal control signal SC2 can be generated by the control internal circuit in the internal circuit 1, and the number of terminals in the integrated circuit can be further reduced as compared with the second embodiment. The present invention is not limited to the above embodiment, and various modifications can be made. For example, each output driver 20-1 to 20-1
The configurations of 20-n, 50-1 to 50-n, 60-1 to 60-n are PMOS 21, 23, 51, 53, 61, 63.
And the NMOS 22, 24, 52, 54, 62, 64, and the option switch 3 as a control means.
0 or the control circuits 50A and 60A may be selected and can effectively function, and is not limited to these configurations. In addition, in the first embodiment, the option switch 30 of FIG. 1 is used as the control means. However, when forming an output port or the like in a semiconductor integrated circuit, a mask option formed by stacking circuits to be switches is formed. Even if adopted, the same effect as that of the first embodiment can be exhibited.
【００１５】[0015]
【発明の効果】以上詳細に説明したように、本発明によ
れば、負荷に対して並列接続された固有の電流供給能力
を有する複数の出力ドライバと制御手段とを設けてるの
で、それらの出力ドライバを出力端子に接続される負荷
に応じて任意数選択し、選択された出力ドライバから負
荷に電流を供給することができる。そのため、負荷の種
類或いはファンアウト数に応じた適切な電流供給量を確
保することができる。例えば、ファンアウト数が変更さ
れても、それらの変更に対応して電流を負荷に供給する
ことができ、セット設計が容易となる。As described above in detail, according to the present invention, since a plurality of output drivers having a specific current supply capacity and connected in parallel to the load are provided, and the control means are provided, their outputs are provided. An arbitrary number of drivers can be selected according to the load connected to the output terminal, and current can be supplied to the load from the selected output driver. Therefore, it is possible to secure an appropriate current supply amount according to the type of load or the number of fan-outs. For example, even if the number of fan-outs is changed, current can be supplied to the load in response to those changes, which facilitates set design.
【図１】本発明の第１の実施例を示す出力ポートの回路
図である。FIG. 1 is a circuit diagram of an output port showing a first embodiment of the present invention.
【図２】本発明の原理を説明するブロック図である。FIG. 2 is a block diagram illustrating the principle of the present invention.
【図３】第２の実施例を示す出力ポートの回路図であ
る。FIG. 3 is a circuit diagram of an output port showing a second embodiment.
【図４】本発明の第３の実施例を示す出力ポートの回路
図である。FIG. 4 is a circuit diagram of an output port showing a third embodiment of the present invention.
１ 内部回路 １０，２０，５０，６０ 出力ポート １０−１〜１０−ｎ，２０−１〜２０−ｎ，５０−１〜
５０−ｎ，６０−１〜６０−ｎ
出力ドライバ ３０ オプションスイッチ ５０Ａ，６０Ａ 制御回路 ｔout 出力端子 Ｌ 負荷 ＳＣ１，ＳＣ２ 制御信号，内部制御信号1 Internal circuit 10, 20, 50, 60 Output port 10-1 to 10-n, 20-1 to 20-n, 50-1 to
50-n, 60-1 to 60-n
Output driver 30 Option switch 50A, 60A Control circuit t out Output terminal L Load SC1, SC2 Control signal, internal control signal
Claims (3)
端子に接続された負荷に対して電流供給を行う出力ポー
トにおいて、 前記負荷に対して並列接続された固有の電流供給能力を
有する複数の出力ドライバと、前記出力端子に接続され
る前記負荷に応じ、前記複数の出力ドライバから該負荷
に電流を供給する任意数の出力ドライバを選択する制御
手段とを設けたことを特徴とする出力ポート。1. An output port provided between an internal circuit and an output terminal for supplying current to a load connected to the output terminal, wherein a plurality of output ports connected in parallel to the load have a unique current supply capability. Output driver, and control means for selecting an arbitrary number of output drivers that supply current to the load from the plurality of output drivers according to the load connected to the output terminal. port.
基づき前記任意数の出力ドライバを選択的に有効にする
制御回路で構成したことを特徴とする請求項１記載の出
力ポート。2. The output port according to claim 1, wherein the control means comprises a control circuit which selectively enables the arbitrary number of output drivers based on a given control signal.
意数の出力ドライバを選択的に有効にするオプションス
イッチで構成したことを特徴とする請求項１記載の出力
ポート。3. The output port according to claim 1, wherein the control means comprises an option switch for selectively enabling the arbitrary number of output drivers by switching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11847295A JPH08316813A (en) | 1995-05-17 | 1995-05-17 | Output port |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11847295A JPH08316813A (en) | 1995-05-17 | 1995-05-17 | Output port |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316813A true JPH08316813A (en) | 1996-11-29 |
Family
ID=14737527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11847295A Withdrawn JPH08316813A (en) | 1995-05-17 | 1995-05-17 | Output port |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316813A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1524644A2 (en) * | 2003-10-14 | 2005-04-20 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| JP2012104942A (en) * | 2010-11-08 | 2012-05-31 | Hitachi Ltd | Signal transmission system and semiconductor circuit |
-
1995
- 1995-05-17 JP JP11847295A patent/JPH08316813A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1524644A2 (en) * | 2003-10-14 | 2005-04-20 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| EP1524644A3 (en) * | 2003-10-14 | 2009-07-29 | Hitachi Plasma Display Limited | Plasma display apparatus |
| US7598929B2 (en) | 2003-10-14 | 2009-10-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| JP2012104942A (en) * | 2010-11-08 | 2012-05-31 | Hitachi Ltd | Signal transmission system and semiconductor circuit |
| US8988160B2 (en) | 2010-11-08 | 2015-03-24 | Hitachi, Ltd. | Data transmission system and semiconductor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| JP2003109382A (en) | Semiconductor integrated circuit device | |
| JP2781375B2 (en) | Switch circuit for signal path selection | |
| JP2636749B2 (en) | XOR circuit, inverting selector circuit, and adding circuit using the same | |
| JPH08316813A (en) | Output port | |
| JP2972425B2 (en) | Semiconductor integrated circuit | |
| JPH09120324A (en) | Input circuit for setting operation mode of microcomputer | |
| JP2679495B2 (en) | Semiconductor circuit | |
| JPH0432092A (en) | Semiconductor integrated memory circuit | |
| JPH11119844A (en) | Power source voltage dropping circuit | |
| US20050283632A1 (en) | Delay control in semiconductor device | |
| US6064234A (en) | Logic circuit | |
| JPH0955470A (en) | Semiconductor circuit and semiconductor circuit device | |
| JP2001237691A5 (en) | ||
| JPH05206860A (en) | Current addition type digital/analog conversion circuit | |
| JPH0624787Y2 (en) | Switching circuit | |
| JP3005346B2 (en) | Semiconductor output circuit | |
| JP2000124785A (en) | Semiconductor integrated circuit | |
| JP2001015692A (en) | Small power consumption semiconductor integrated circuit device | |
| JP2001024511A (en) | Current addition d/a converter | |
| JPH05128283A (en) | One-chip microcomputer | |
| JP2000349606A (en) | Semiconductor integrated circuit device | |
| JPH098639A (en) | Output buffer circuit | |
| JP2003015790A (en) | Semiconductor integrated circuit | |
| JPH11225060A (en) | Output buffer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |