JPH08306688A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08306688A
JPH08306688A JP10541295A JP10541295A JPH08306688A JP H08306688 A JPH08306688 A JP H08306688A JP 10541295 A JP10541295 A JP 10541295A JP 10541295 A JP10541295 A JP 10541295A JP H08306688 A JPH08306688 A JP H08306688A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
refractory metal
non
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10541295A
Other languages
Japanese (ja)
Inventor
Masashige Aoyama
将茂 青山
Original Assignee
Sanyo Electric Co Ltd
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, 三洋電機株式会社 filed Critical Sanyo Electric Co Ltd
Priority to JP10541295A priority Critical patent/JPH08306688A/en
Publication of JPH08306688A publication Critical patent/JPH08306688A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To form a polysilicide structure into a thin film to facilitate the flattening of the structure by a method wherein after a high-melting point metal film or a high-melting point metal silicide film is superposed on a non-doped polycrystalline silicon film, impurities are ion-implanted in the non-doped poly- crystalline silicon film through the high-melting point metal film or the like.
CONSTITUTION: An LOCOS film 12 is formed on a silicon substrate 11, a gate oxide film 13 is formed by a thermal oxidation, a single-layer non-doped polycrystalline silicon film 14 is formed on this film 13 and a W film or a WSi2 film 15 is grown on this film 14. Then, phosphorus is ion-implanted in the film 14 through the W film or the film 15 for reducing the resistance of the film 14. At this time, it is desirable that the position of the peak of the phosphorus is located closer to the side of the film 13 than the center of the film thickness of the film 14. After this, an about 30 minutes' heat treatment is performed in an N2/O2 atmosphere at 1000°C for activating the implanted phosphorus.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体装置の製造方法に関し、特に高融点金属シリサイドと多結晶シリコンとの2層構造(以下、ポリサイド構造という。)を安定して製造する方法に関する。 BACKGROUND OF THE INVENTION This invention relates to a method of manufacturing a semiconductor device, in particular two-layer structure of a refractory metal silicide and polycrystalline silicon (hereinafter, referred to as polycide structure.) Relates to a method for stably producing.

【0002】 [0002]

【従来の技術】従来ポリサイド構造を形成する場合、多結晶シリコンへのリンの添加を1E21/cm3以上行っていた。 2. Description of the Related Art When forming a conventional polycide structure, it has been performed the addition of the phosphorus into the polycrystalline silicon 1E21 / cm @ 3 or more. これは、多結晶シリコンの抵抗を下げるとともに、リンのゲッタリング効果によるトランジスタ特性の安定化を目的としている。 This, together with reducing the resistance of the polycrystalline silicon, are intended to stabilize the transistor characteristics due to the gettering effect of phosphorus. しかし、この不純物濃度が高い場合、自然酸化膜ができやすく、高融点シリサイドを成長した場合、多結晶シリコンと高融点金属シリサイドとの界面に酸素を含みやすい。 However, if the impurity concentration is high, easily can a natural oxide film, if the growth of the refractory silicide, tends to contain oxygen at the interface between the polycrystalline silicon and the refractory metal silicide. このため高融点金属シリサイドの成長後、熱処理を行うとハガレやクラックを生じる等の欠点があった。 After growth of the for refractory metal silicide, a drawback such as the heat treatment is performed resulting in peeling or cracking.

【0003】そこで、この点を改良した半導体装置の製造方法が提案された。 [0003] Therefore, a method of manufacturing a semiconductor device with an improved this point has been proposed. 以下で、その製造方法を図5から図7を参照して説明する。 Hereinafter, it will be described with reference to FIG. 7 a method of manufacturing the Fig. 図5に示すように、半導体基板(1)上にLOCOS酸化膜(2)及びゲート酸化膜(3)を形成し、そのゲート酸化膜(3)上に第1層の多結晶シリコン膜(4)を3000Å成長し、リン拡散を行う。 As shown in FIG. 5, LOCOS oxide film (2) and the gate oxide film (3) formed on a semiconductor substrate (1), a gate oxide film (3) a first layer of polycrystalline silicon film (4 ) was 3000Å ​​growth, carry out the phosphorus diffusion. リン濃度は1E21/cm3以上とする。 Phosphorus concentration to 1E21 / cm3 or more. 次に、第2層の多結晶シリコン膜(5)を1000Å成長する。 Next, a polycrystalline silicon film of the second layer (5) to 1000Å growth. この多結晶シリコンはノンドープ、すなわち不純物の添加は行わない。 The polysilicon is doped, i.e. the addition of the impurity is not performed. その後WSi2膜(6)を成長する。 Then WSi2 the growth of the membrane (6).

【0004】次に、図6に示すように、ホトリソグラフィ技術によってゲート電極を形成し、図7に示すように、Asのイオン注入及び1000℃の熱処理によってソース拡散層(7)及びドレイン拡散層(8)を形成する。 [0004] Next, as shown in FIG. 6, a gate electrode by photolithography, as shown in FIG. 7, the source diffusion layer by heat treatment of the ion implantation and 1000 ° C. of As (7) and a drain diffusion layer to form a (8). このとき、第2層の多結晶シリコン膜(5)へは第1層目のリンが拡散するため、WSi2膜(6)と、第1層目の多結晶シリコン膜(4)との間に高抵抗層は残らない。 At this time, since the the polycrystalline silicon film of the second layer (5) which phosphorus of the first layer diffuses, the WSi2 film (6), between the first-layer polycrystalline silicon film (4) the high-resistance layer does not remain.

【0005】上記の製造方法によれば、高融点金属シリサイドをノンドープの多結晶シリコン上に成長するため、酸素の混入を防ぐことができ、安定した膜の形成が可能になる。 [0005] According to the above manufacturing method, for growing refractory metal silicide on the polycrystalline silicon of the non-doped, it is possible to prevent contamination of oxygen enables the formation of a stable film. この技術は、例えば特開昭61−1241 This technology is, for example, JP-A-61-1241
53号公報に記載されている。 It is described in 53 JP.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、上記従来の半導体装置の製造方法では、リン拡散を行った第1 [SUMMARY OF THE INVENTION However, in the method of manufacturing the conventional semiconductor device, the performed phosphorus diffusion 1
層の多結晶シリコン膜(4)上に、ノンドープの第2層の多結晶シリコン膜(5)を成長しているので、製造工程が複雑になる欠点があった。 On the polycrystalline silicon film layer (4), since the growth of the polycrystalline silicon film of the second layer of non-doped (5), there is a disadvantage that the manufacturing process becomes complicated. また、第1層の多結晶シリコン膜(4)にはリン拡散を行っているので、第2層の多結晶シリコン膜(4)があまり薄いと、第2層の多結晶シリコン膜(5)の成長時及びWSi2膜(6)の成長時に第1層から第2層のポリシリコン膜(4)へリンが拡散してしまい、WSi2膜(6)と第2層のポリシリコン膜(4)との界面に酸素が含有されるおそれがある。 Further, since the polycrystalline silicon film of the first layer (4) is performed phosphorus diffusion, the polycrystalline silicon film of the second layer (4) is too thin, the second layer polycrystalline silicon film (5) growth time and WSi2 film from the first layer when the (6) growth would diffuse phosphorus into the polysilicon film of the second layer (4), WSi2 film (6) and the second layer of polysilicon film (4) oxygen at the interface is likely to be contained in the. このため、ポリサイド構造を薄膜化し平坦化することが困難であるという欠点もあった。 Therefore, there are drawbacks that the polycide structure is difficult to flatten into a thin film.

【0007】 [0007]

【課題を解決するための手段】本発明は、上記の課題を解決するために、ノンドープの多結晶シリコン膜上に高融点金属膜または高融点金属シリサイド膜を重ねて形成し、その後高融点金属膜または高融点金属シリサイド膜を通してノンドープの多結晶シリコン膜中に不純物をイオン注入するようにした。 Means for Solving the Problems The present invention, in order to solve the above problems, overlapping the refractory metal film or a refractory metal silicide film is formed on the non-doped polycrystalline silicon film, then a refractory metal the impurity was such that the ion implantation into the undoped polysilicon film through film or a refractory metal silicide film.

【0008】 [0008]

【作用】本発明によれば、ノンドープの多結晶シリコン膜上に高融点金属膜または高融点金属シリサイドを形成しているので、界面に酸素が含まれることがなく、ハガレやクラック等を防止できる点では、従来例と同様である。 According to the present invention, since the forming a refractory metal film or a refractory metal silicide on the non-doped polycrystalline silicon film, without oxygen is contained in the interface can be prevented peeling and cracks the point is the same as the conventional example. しかし、本発明では、高融点金属膜等を形成後に不純物をイオン注入してノンドープの多結晶シリコン膜を低抵抗化するようにしたため、多結晶シリコン膜を単層化することが可能になり、従来方法に比して製造工程が簡単である利点がある。 However, in the present invention, by ion-implanting an impurity after forming a refractory metal film such as due to so as to reduce the resistance of the polycrystalline silicon film of non-doped polycrystalline silicon film makes it possible to monolayered, manufacturing process as compared with the conventional method has an advantage is simple.

【0009】また、本発明では、高融点金属膜等の下地は、ノンドープの多結晶シリコン膜の単層構造であり、 [0009] In the present invention, the base such as the refractory metal film is a single-layer structure of non-doped polycrystalline silicon film,
従来のようにリン拡散した多結晶シリコン層を有しないので、膜成長時にリン拡散が生じて高融点金属膜等と多結晶シリコンの界面に酸素が含有されるおそれはない。 Since conventional has no polycrystalline silicon layer phosphorus diffusion so, there is no possibility that oxygen at the interface between the refractory metal film or the like occurs phosphorus diffusion and polysilicon during film growth is contained.
これにより、ポリサイド構造を薄膜化することが可能になり、平坦化ができるという利点もある。 Thus, it is possible to thin the polycide structure, there is an advantage that it is flattened.

【0010】 [0010]

【実施例】以下で、本発明の実施例を図面を参照しながら説明する。 EXAMPLES In the following, with reference to the drawings an embodiment of the present invention. 図1から図4には、一実施例としてMOS The through 4 1, MOS as an example
電界効果トランジスタのゲート電極の形成方法を示す。 Showing a method of forming the gate electrode of the field effect transistor.
図1に示すように、シリコン基板(11)上に選択酸化法により約7000ÅのLOCOS酸化膜(12)を形成し、850℃のH2O2酸化により約200Åのゲート酸化膜(13)を形成する。 As shown in FIG. 1, by selective oxidation on a silicon substrate (11) forming a LOCOS oxide film of about 7000 Å (12), to form a gate oxide film of about 200 Å (13) by H2O2 oxidation of 850 ° C.. そして、ゲート酸化膜(1 Then, a gate oxide film (1
3)上に減圧CVD法により、単層のノンドープの多結晶シリコン膜(14)を約1000Åの膜厚に形成し、 By low pressure CVD to 3) above, to form a non-doped polycrystalline silicon film of a single layer (14) to a thickness of about 1000 Å,
この上に約1000ÅのW膜またはWSi2膜(15) W film or WSi2 film of about 1000Å on the (15)
を成長する。 To grow.

【0011】次に、図2に示すように、ノンドープの多結晶シリコン膜(14)を低抵抗化するために、W膜またはWSi2膜(15)を通してノンドープの多結晶シリコン膜(14)リンをイオン注入する。 [0011] Next, as shown in FIG. 2, in order to reduce the resistance of the non-doped polycrystalline silicon film (14), a W film or WSi2 film (15) through a non-doped polycrystalline silicon film (14) Phosphorus ion implantation. 図3は、図2 Figure 3, Figure 2
の破線部分の拡大図である。 It is an enlarged view of a broken line part of. 同図に示すように、リンのピーク濃度は多結晶シリコン膜(14)にある。 As shown in the figure, the peak concentration of phosphorus in polycrystalline silicon film (14). そのピーク位置(RP)は、多結晶シリコン膜(14)の膜厚の中心よりもゲート酸化膜(13)側にある方が望ましいと考えられる。 The peak position (RP), the person in the gate oxide film (13) side than the center of the thickness of the polycrystalline silicon film (14) is considered desirable. これは、W膜と多結晶シリコン膜とのシリサイド反応が高濃度のリンによって阻害されるおそれがあるためである。 This is because there is a possibility that the silicide reaction between the W film and the polycrystalline silicon film is inhibited by high concentrations of phosphorus.

【0012】この場合、イオン注入の条件は、加速電圧250KeV、注入量1E16/cm2である。 [0012] In this case, the ion implantation conditions are an acceleration voltage 250 KeV, is injected amount 1E16 / cm @ 2. この後、注入されたリンを電気的に活性化するために、10 Thereafter, in order to electrically activate the implanted phosphorus, 10
00℃,N2/O2の雰囲気で、約30分間の熱処理を行う。 00 ° C., in an atmosphere of N2 / O2, heat treatment is performed for about 30 minutes. なお、ランプアニールやレーザーアニールを用いてもよい。 It is also possible to use a lamp annealing or laser annealing. 次に、図4に示すように、W膜またはWSi2 Next, as shown in FIG. 4, W film or WSi2
膜(15)、多結晶シリコン膜(14)の選択エッチングによりゲート電極を形成し、Asのイオン注入によってソース拡散層(16)及びドレイン拡散層(17)を形成する。 Membrane (15), a gate electrode is formed by selective etching of the polycrystalline silicon film (14) to form a source diffusion layer (16) and the drain diffusion layer (17) by ion implantation of As.

【0013】このように、本実施例によれば、ノンドープの多結晶シリコン膜(14)上にW膜またはWSi2 [0013] Thus, according to this embodiment, on the non-doped polycrystalline silicon film (14) W film or WSi2
膜(15)を形成しているので、界面に酸素が混入することがなく、ハガレやクラック等を防止できる点では、 Since forming a film (15), without oxygen at the interface it is mixed, in terms of preventing the peeling or cracks,
従来例と同様である。 Is the same as in the conventional example. しかし、上記のようにW膜またはWSi2膜(15)を形成後にリンをイオン注入してノンドープの多結晶シリコン膜(14)を低抵抗化するようにしたため、多結晶シリコン膜(14)を単層化することが可能になり、従来方法に比して製造工程が簡単である。 However, due to so as to reduce the resistance of the non-doped polycrystalline silicon film by ion implantation (14) with phosphorus after forming the W film or WSi2 film (15) as described above, the polycrystalline silicon film (14) Single it is possible to layering, the manufacturing process as compared with the conventional method is simple.

【0014】また、W膜またはWSi2膜(15)の下地は、ノンドープの多結晶シリコン膜(14)の単層構造であり、従来のようにリン拡散した多結晶シリコン層を有しないので、膜成長時にリン拡散が生じてW膜またはWSi2膜(15)と多結晶シリコンの界面に酸素が含有されるおそれはない。 [0014] The base of the W film or WSi2 film (15) is a single-layer structure of non-doped polycrystalline silicon film (14), the conventional has no polycrystalline silicon layer phosphorus diffusion as, film phosphorus diffusion is no possibility that oxygen is contained at the interface of the W film or WSi2 film (15) and the polycrystalline silicon occurs during the growth. これにより、上記のように、 As a result, as described above,
ポリサイド構造を全体で2000Å程度に薄膜化することが可能になり、平坦化ができ、上層配線の断線等も防止できる。 It is possible to thin to about 2000Å throughout the polycide structure can flatten, can also be prevented such as disconnection of the upper layer wiring.

【0015】 [0015]

【発明の効果】本発明によれば、高融点金属膜または高融点金属シリサイド膜を成長するときの酸素の混入を防止し、安定したポリサイド構造が得られるとともに、下地に単層のノンドープ多結晶シリコン膜を採用しているので、製造工程が簡単で、しかも酸素の混入を確実に防止できるという効果を有する。 According to the present invention, to prevent the incorporation of oxygen when growing a refractory metal film or a refractory metal silicide film, a stable with polycide structure is obtained, single layer of non-doped polycrystalline underlayer because it uses a silicon film, an effect that manufacturing process is simple, yet reliably prevent mixing of oxygen.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例に係る半導体装置の製造方法を示す第1の断面図である。 1 is a first cross-sectional view showing the manufacturing method of the semiconductor device according to the embodiment of the present invention.

【図2】本発明の実施例に係る半導体装置の製造方法を示す第2の断面図である。 2 is a second cross-sectional view showing the manufacturing method of the semiconductor device according to the embodiment of the present invention.

【図3】図2の部分拡大図である。 FIG. 3 is a partial enlarged view of FIG. 2.

【図4】本発明の実施例に係る半導体装置の製造方法を示す第3の断面図である。 4 is a third cross-sectional view showing the manufacturing method of the semiconductor device according to the embodiment of the present invention.

【図5】従来例に係る半導体装置の製造方法を示す第1 [5] The first showing a manufacturing method of the semiconductor device of conventional example
の断面図である。 It is a cross-sectional view of.

【図6】従来例に係る半導体装置の製造方法を示す第2 [6] The second showing the method of manufacturing the semiconductor device of conventional example
の断面図である。 It is a cross-sectional view of.

【図7】従来例に係る半導体装置の製造方法を示す第3 [7] Third showing a manufacturing method of the semiconductor device of conventional example
の断面図である。 It is a cross-sectional view of.

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体基板上にLOCOS酸化膜及びゲート酸化膜を形成する工程と、 全面に単層のノンドープの多結晶シリコン膜と高融点金属膜または高融点金属シリサイド膜を重ねて形成する工程と、 高融点金属膜または高融点金属シリサイド膜を通して多結晶シリコン中に不純物をイオン注入する工程と、 高融点金属膜または高融点金属シリサイド膜、多結晶シリコンを選択的にエッチングしてゲート電極または配線を形成する工程とを有することを特徴とする半導体装置の製造方法。 1. A forming a LOCOS oxide film and a gate oxide film on a semiconductor substrate, forming overlapping a non-doped polycrystalline silicon film and the refractory metal film or a refractory metal silicide film of single layer on the entire surface When the steps of the impurity ions are implanted into the polycrystalline silicon through a refractory metal film or a refractory metal silicide film, a refractory metal film or a refractory metal silicide film, a polycrystalline silicon is selectively etched and or gate electrode the method of manufacturing a semiconductor device characterized by a step of forming a wiring.
  2. 【請求項2】 半導体基板上にLOCOS酸化膜及びゲート酸化膜を形成する工程と、 全面に単層のノンドープの多結晶シリコン膜と高融点金属または高融点金属シリサイド膜を重ねて形成する工程と、 高融点金属膜または高融点金属シリサイド膜を通して多結晶シリコンの中にピーク濃度を有するように不純物をイオン注入する工程と、 イオン注入された不純物を活性化するために熱処理を行う工程と、 高融点金属膜または高融点金属シリサイド膜及び多結晶シリコンを選択的にエッチングしてゲート電極または配線を形成する工程とを有することを特徴とする半導体装置の製造方法。 2. A process of forming a LOCOS oxide film and a gate oxide film on a semiconductor substrate, forming overlapping a monolayer of non-doped polycrystalline silicon film and the refractory metal or refractory metal silicide film on the entire surface a step of ion-implanting impurities so as to have a peak concentration in the polycrystalline silicon through the refractory metal film or a refractory metal silicide film, and performing heat treatment for activating the implanted impurity ions, high the method of manufacturing a semiconductor device characterized by a step of forming a selectively etched and the gate electrode or wiring melting point metal film or a refractory metal silicide film and the polycrystalline silicon.
JP10541295A 1995-04-28 1995-04-28 Manufacture of semiconductor device Pending JPH08306688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10541295A JPH08306688A (en) 1995-04-28 1995-04-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10541295A JPH08306688A (en) 1995-04-28 1995-04-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08306688A true JPH08306688A (en) 1996-11-22

Family

ID=14406902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10541295A Pending JPH08306688A (en) 1995-04-28 1995-04-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08306688A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065508A3 (en) * 2001-02-12 2003-09-25 Asm Inc Dopant precursors and processes
US8921205B2 (en) 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065508A3 (en) * 2001-02-12 2003-09-25 Asm Inc Dopant precursors and processes
US6716713B2 (en) 2001-02-12 2004-04-06 Asm America, Inc. Dopant precursors and ion implantation processes
US6716751B2 (en) 2001-02-12 2004-04-06 Asm America, Inc. Dopant precursors and processes
US6743738B2 (en) 2001-02-12 2004-06-01 Asm America, Inc. Dopant precursors and processes
US8921205B2 (en) 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films

Similar Documents

Publication Publication Date Title
US6770571B2 (en) Barrier in gate stack for improved gate dielectric integrity
US5464783A (en) Oxynitride-dioxide composite gate dielectric process for MOS manufacture
US5849634A (en) Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JP2558931B2 (en) Semiconductor device and manufacturing method thereof
JP2598479B2 (en) Method of fabricating an integrated circuit
US6303483B1 (en) Method of manufacturing semiconductor device
KR100209477B1 (en) Method for manufacturing semiconductor device comprising cobalt silicide film
US5967794A (en) Method for fabricating a field effect transistor having elevated source/drain regions
US6458641B2 (en) Method for fabricating MOS transistors
US5792700A (en) Semiconductor processing method for providing large grain polysilicon films
JP2871530B2 (en) A method of manufacturing a semiconductor device
JPH10173177A (en) Manufacture of mis transistor
CN1222767A (en) Memory cell device and its manufacture
JPH11204791A (en) Semiconductor device and its manufacture
JPH10209444A (en) Semiconductor device and manufacture thereof
JPH08172138A (en) Method for forming first and second oxide layers and integrated circuit
JPH07114199B2 (en) A method of manufacturing a semiconductor device
JP2002512435A (en) Semiconductor manufacturing method including the formation of the barrier layer
JPH11288883A (en) Manufacture of polycrystalline silicon structure
JPH08153814A (en) Nonvolatile semiconductor memory and manufacture thereof
JPH10223900A (en) Semiconductor device and its manufacture
JP2002170954A (en) Method for forming gate electrode on semiconductor element
JP3168421B2 (en) A method of manufacturing a semiconductor device
JPH0680638B2 (en) A method of manufacturing a semiconductor device
JPH0834256B2 (en) Method for manufacturing high density integrated circuits