JPH08286972A - Information processor - Google Patents

Information processor

Info

Publication number
JPH08286972A
JPH08286972A JP9353795A JP9353795A JPH08286972A JP H08286972 A JPH08286972 A JP H08286972A JP 9353795 A JP9353795 A JP 9353795A JP 9353795 A JP9353795 A JP 9353795A JP H08286972 A JPH08286972 A JP H08286972A
Authority
JP
Japan
Prior art keywords
system
addressing mode
set
addressing
system firmware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9353795A
Other languages
Japanese (ja)
Inventor
Reiji Inohara
礼治 猪原
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP9353795A priority Critical patent/JPH08286972A/en
Publication of JPH08286972A publication Critical patent/JPH08286972A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To execute an operating system which is designed by plural addressing modes in a same information processor.
CONSTITUTION: The processor is provided with a central processing part 1 which can be set in either one of plural addressing modes, a control storage part 4 providing plural system firmwares 41 and 42 corresponding to the respective plural addressing modes and a system bus control part 2 which executes bi-directional address matching at the time of transferring data when the set addressing mode is different from that of a peripheral device under a system bus 8 and also executes change-over to the system firmware corresponding to the addressing mode which is set as mapping to the system firmware executed by the central processing part 1 at the time of resetting in this information processor.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、情報処理装置に関し、 The present invention relates to a relates to an information processing apparatus,
特に、アドレッシングモードの異なる複数のオペレーティングシステムを運用可能な情報処理装置に関する。 More particularly, to an information processing apparatus can operate a plurality of different operating systems of addressing modes.

【0002】 [0002]

【従来の技術】一般に、従来の情報処理装置における中央処理部のアドレッシングモードは、単一のアドレッシングモード固定でのみ動作可能であり、実行されるオペレーティングシステムも中央処理部のアドレッシングモードに応じて設計されている。 In general, the addressing mode of the central processing unit in the conventional information processing apparatus is only operable in a single addressing mode fixed, design the operating system running even in response to the addressing mode of the central processing unit It is.

【0003】 [0003]

【発明が解決しようとする課題】ところが、近年、複数のオペレーティングシステムを使用するユーザが増加してきており、同一の情報処理装置において、複数のアドレッシングモードにて設計されたオペレーティングシステムの実行を可能にすることが要望されている。 [SUMMARY OF THE INVENTION However, in recent years, and users using the plurality of operating systems has increased, in the same information processing apparatus, to allow the execution of the operating system designed in a plurality of addressing modes it has been desired to.

【0004】尚、特開昭62−184536号公報には、プログラムを固定記憶した第1のROMと、変更後のプログラムを記憶する第2のROMとを有するプログラム変更方式が開示されている。 [0004] Incidentally, Japanese Patent Publication No. Sho 62-184536, a first ROM, a program change mode and a second ROM for storing the changed program is disclosed a fixed stored program. このプログラム変更方式によれば、ROMの交換を必要とせずに、プログラムの修正・変更が可能である。 According to this program change mode, without requiring the replacement of ROM, it is possible to modify or change the program. しかし、このプログラム変更方式では、同一アドレッシングモードのROM内のプログラムの修正・変更が可能であるに過ぎない。 However, in this program change system, not only it is capable of modifications and changes in the program in the same addressing mode ROM.

【0005】本発明の課題は、異なる中央処理部のアドレッシングモードにて設計された複数のオペレーティングシステムを動作させることができる情報処理装置を提供することである。 An object of the present invention is to provide an information processing apparatus capable of operating a plurality of operating systems that have been designed by the addressing mode of a different central processing unit.

【0006】 [0006]

【課題を解決するための手段】本発明によれば、複数のアドレッシングモードのいずれかに設定可能であると共に、設定されたアドレッシングモードにて動作可能な中央処理部と、前記複数のアドレッシングモードのそれぞれに対応する複数のシステムファームウエアを備えた制御記憶部と、前記設定されたアドレッシングモードとシステムバス配下の周辺装置のアドレッシングモードとが異なる場合にデータ転送時の双方向のアドレス整合を行うと共に、本情報処理装置のリセット時に前記中央処理部にて実行するシステムファームウエアへのマッピングとして前記設定されたアドレッシングモードに対応したシステムファームウエアに切り替えるシステムバス制御部とを有し、前記複数のシステムファームウエアはそれぞれ、前記システ According to the present invention SUMMARY OF], as well as a settable to one of a plurality of addressing modes, a central processing unit operable in the set addressing mode, the plurality of addressing modes a control store having a plurality of system firmware corresponding to each, performs bidirectional address matching the data transfer when the addressing mode of the set addressing modes and peripheral devices under the system bus is different , and a system bus control unit for switching the system firmware corresponding to the set addressing modes as a mapping to the system firmware that run in the central processing unit upon reset of the information processing apparatus, the plurality of systems each firmware, the system バス制御部によって切り替えられたときに、自らおよび前記設定されたアドレッシングモードに対応するソフトウエアにて使用されるシステム固有情報を切り替えると共に、設定されたアドレッシングモードに対応するソフトウエアを選択することを特徴とする情報処理装置が得られる。 When switched by the bus control unit, switches the system-specific information used in software that corresponds to itself and the set addressing mode, the selection of software corresponding to the addressing mode set the information processing apparatus is obtained, wherein.

【0007】 [0007]

【実施例】以下、図面を参照して、本発明の一実施例による情報処理装置を説明する。 EXAMPLES Hereinafter, with reference to the accompanying drawings, illustrating an information processing apparatus according to an embodiment of the present invention.

【0008】図1は、本発明の一実施例による情報処理装置を示すブロック図である。 [0008] Figure 1 is a block diagram showing an information processing apparatus according to an embodiment of the present invention. 図1において、本情報処理装置は、中央処理部1と、システムバス制御部2と、 In Figure 1, the information processing apparatus includes a central processing unit 1, a system bus control unit 2,
メインメモリ3と、制御記憶部4と、不揮発性メモリ5 A main memory 3, a control storage unit 4, the nonvolatile memory 5
と、外部記憶部6と、周辺装置群7とを有している。 If has an external storage unit 6, and a peripheral device group 7. 中央処理部1およびメインメモリ3は、システムバス制御部2を介してシステムバス8配下の制御記憶部4、不揮発性メモリ5、外部記憶部6、および周辺装置群7と接続されている。 The central processing unit 1 and the main memory 3, the system bus control unit 2 system bus 8 under control store 4 via a non-volatile memory 5 is connected to an external storage unit 6, and the peripheral device group 7.

【0009】制御記憶部4は、後述する複数(本実施例では、2種類)のアドレッシングモードのそれぞれに対応する複数のシステムファームウエア、即ち、第1および第2のシステムファームウエア41および42を備えている。 [0009] The control storage unit 4 (in the present embodiment, two) multiple, which will be described later more system firmware corresponding to each of the addressing modes, i.e., the first and second system firmware 41 and 42 It is provided.

【0010】中央処理部1は、複数のアドレッシングモードのいずれかを設定するアドレッシングモード切り替え手段11を備えている。 [0010] The central processing unit 1 is provided with an addressing mode switching means 11 for setting one of a plurality of addressing modes.

【0011】システムバス制御部2は、アドレッシングモード切り替え手段11により設定されたアドレッシングモードとシステムバス8配下の周辺装置群7のアドレッシングモードとが異なる場合に、データ転送時の双方向のアドレス整合を行うアドレス整合手段22と、本情報処理装置のリセット時に中央処理部1にて実行されるシステムファームウエアへのマッピングとして設定されたアドレッシングモードに対応したシステムファームウエアに切り替えるシステムファームウエア切り替え手段21とを備えている。 [0011] The system bus controller 2, if the addressing mode of addressing modes and the system bus 8 under the peripheral device group 7 set by the addressing mode switching means 11 is different, bidirectional address matching the data transfer an address matching means 22 for performing a system firmware switching means 21 to switch to reset the system firmware corresponding to the set addressing modes as a mapping to the system firmware to be executed by the central processing unit 1 of the information processing apparatus It is equipped with a.

【0012】第1および第2のシステムファームウエア41、42はそれぞれ、システムバス制御部2によって切り替えられたときに、自らおよび設定されたアドレッシングモードに対応するソフトウエアにて使用されるシステム固有情報51(不揮発性メモリ5に格納されている)を切り替えるシステム固有情報切り替え手段41 [0012] Each of the first and second system firmware 41, when switched by the system bus control unit 2, system-specific information used in software that corresponds to itself and the set addressing mode 51 system-specific information switching means 41 for switching the (stored in the nonvolatile memory 5)
2、422と、設定されたアドレッシングモードに対応するソフトウエアを選択するソフトウエア選択手段41 And 2,422, the software selection unit 41 for selecting the software that corresponds to the addressing mode set
1、421とを備えている。 And a 1,421.

【0013】次に、本情報処理装置の動作を説明することにより、本装置をさらに詳しく説明する。 [0013] Then, by describing the operation of the information processing apparatus will be described the device further detail.

【0014】尚、本実施例では、中央処理部1のアドレッシングモードとしては、ビッグエンディアンモードおよびリトルエンディアンモードで動作可能であり、制御記憶部4に格納された第1システムファームウエア41 [0014] Incidentally, in this embodiment, the addressing mode of the central processing unit 1 is capable of operating in big endian mode and little-endian mode, the first system firmware 41 stored in the control store 4
はリトルエンディアンモードに対応したコードを有し、 Has a code that corresponds to the little-endian mode,
第2システムファームウエア42はビッグエンディアンモードに対応したコードを有している。 The second system firmware 42 has a code corresponding to the big endian mode. また、システムバス8配下のアドレッシングモードは、常にリトルエンディアンモードにて動作する。 In addition, addressing mode under the control of the system bus 8, always operates in little-endian mode.

【0015】さて、現在の中央処理部1のアドレッシングモードがリトルエンディアンモードであった場合、電源投入におけるパワーオンリセット実行時に中央処理部1のベクタアドレスは制御記憶部4に格納された第1システムファームウエア41にマッピングされており、中央処理部1は第1システムファームウエア41上の命令の実行を開始する。 [0015] Now, the first system is stored addressing mode for the current central processing unit 1 may have a little endian mode, the vector address of the central processing unit 1 at a power-on reset execution control store 4 in power-on It is mapped to the firmware 41, the central processing unit 1 starts executing the instructions on a first system firmware 41.

【0016】次に、第1システムファームウエア41内のソフトウエア選択手段411は、オペレータから実行ソフトウエアの切り替え指示があった場合は、選択されたソフトウエアのアドレッシングモードをチェックする。 Next, the software selection unit 411 in the first system firmware 41, when there is a switching instruction execution software from the operator checks the addressing mode of the software that has been selected. チェックの結果、ビッグエンディアンモードであればシステム固有情報切り替え手段412に制御を移す。 As a result of the check, and passes control to a system-specific information switching unit 412, if big-endian mode.

【0017】システム固有情報切り替え手段412は、 [0017] The system-specific information switching means 412,
現在運用されている第1システムファームウエア41およびオペレーティングシステムにて使用されている不揮発性メモリ5上のシステム固有情報51を、外部記憶部6にリトルエンディアンシステム用データとしてストア後、外部記憶部6にストアされているビッグエンディアンシステム用のシステム固有情報51を不揮発性メモリ5にロードする。 The first system firmware 41 and the system of the nonvolatile memory 5 used in the operating system-specific information 51 that is currently operating, after the store as data for a little endian system in the external storage unit 6, the external storage unit 6 the system-specific information 51 for big endian system that is stored in the load to the non-volatile memory 5.

【0018】次に、第1システムファームウエア41 [0018] Next, the first system firmware 41
は、システムバス制御部2上のシステムファームウエア切り替え手段21にて、中央処理部1におけるリセット時のベクタアドレスのマッピングを第1システムファームウエア41から第2システムファームウエア42に切り替える。 , At the system bus control unit 2 on the system firmware switching means 21 switches the mapping of the vector address of a reset in the central processing unit 1 from the first system firmware 41 to the second system firmware 42. 尚、中央処理部1におけるリセット時のベクタアドレスの第2システムファームウエア42へのマッピング情報は、電源断後も常にシステムバス制御部2にて保持される。 Incidentally, the mapping information for the second system firmware 42 of the vector address of a reset in the central processing unit 1 is retained after power-off should always be at the system bus control unit 2.

【0019】次に、第1システムファームウエア41 [0019] Next, the first system firmware 41
は、中央処理部1上のアドレッシングモード切り替え手段11により、中央処理部1のアドレッシングモードをリトルエンディアンモードからビッグエンディアンモードに切り替える。 It is the addressing mode switching means 11 on the central processing unit 1, switches the addressing mode of the central processing unit 1 from little endian mode in big endian mode. 尚、中央処理部1のアドレッシングモードは、電源断後も常に中央処理部1にて保持される。 Note that the addressing mode of the central processing unit 1 is retained after power-off should always be at the central processing unit 1.

【0020】アドレッシングモード切り替え手段11におけるアドレッシングモードの切り替え完了後、第1システムファームウエア41は、本情報処理装置のリセットを行う。 [0020] After the completion of switching the addressing mode in the addressing mode switching means 11, the first system firmware 41, resetting of the information processing apparatus.

【0021】リセット完了後、中央処理部1のアドレッシングモードはビッグエンディアンモードであり、リセット時のベクタアドレスは制御記憶部4に格納された第2システムファームウエア42にマッピングされているため、中央処理部1は第2システムファームウエア42 [0021] After the completion of the resetting, since the addressing mode of the central processing unit 1 is a big-endian mode, the vector address at reset are mapped to the second system firmware 42 stored in the control memory 4, a central processing part 1 and the second system firmware 42
上の命令の実行を開始する。 To start the execution of the instructions above.

【0022】第2システムファームウエア42は、不揮発性メモリ5に格納されたシステム固有情報51を基に動作し、ビッグエンディアンモードにて設計されたオペレーティングシステムの起動までを行う。 The second system firmware 42 operates based on the system-specific information 51 stored in the nonvolatile memory 5 performs to boot an operating system designed in big-endian mode. また、第2システムファームウエア42では第1システムファームウエア41と同様にソフトウエア選択手段421およびシステム固有情報切り替え手段422を有しており、ビッグエンディアンシステムからリトルエンディアンシステムへの切り替えが可能である。 Also it has a software selection unit 421 and the system-specific information switching unit 422 similarly to the first system firmware 41 in the second system firmware 42, it is possible to switch from the big endian system to little endian system .

【0023】ここで、中央処理部1からシステムバス8 [0023] Here, the system bus 8 from the central processing unit 1
配下の周辺装置群7にデータを送受信する際、およびシステムバス8配下の周辺装置群7からメインメモリ3に直接データを送受信する際、中央処理部1がビッグエンディアンモードである場合は、システムバス8配下の周辺装置群7とアドレッシングモードが異なるため、システムバス制御部2内のアドレス整合手段22にてアドレスの整合が行われる。 When transmitting and receiving data to the peripheral device group 7 under, and when to send and receive data directly to the main memory 3 from the system bus 8 under the peripheral device group 7, when the central processing unit 1 is in big-endian mode, the system bus for 8 peripheral device group 7 and addressing modes under different, matching of the address is performed in the system bus control unit 2 in the address matching unit 22.

【0024】 [0024]

【発明の効果】本発明よる情報処理装置は、同一の情報処理装置においてアドレッシングモードの異なる複数のオペレーティングシステムを容易に切り替えて運用することができるため、様々なソフトウエア資源を有効に活用することができる。 The present invention According information processing apparatus according to the present invention, since it is possible to operate easily switch between multiple operating systems different in the addressing mode in the same information processing apparatus, to effectively utilize the various software resources can. また、ハードウエアの生産時において、異なるアドレッシングモードの複数の情報処理装置としてではなく、同一の情報処理装置として取り扱うことが可能となる。 Further, at the time of hardware production, rather than as a plurality of information processing devices of different addressing modes, it can be handled as the same information processing apparatus.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例による情報処理装置を示すブロック図である。 1 is a block diagram showing an information processing apparatus according to an embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 中央処理部 2 システムバス制御部 3 メインメモリ 4 制御記憶部 5 不揮発性メモリ 6 外部記憶部 7 周辺装置群 8 システムバス 11 アドレッシングモード切り替え手段 21 システムファームウエア切り替え手段 22 アドレス整合手段 41 第1システムファームウエア 42 第2システムファームウエア 51 システム固有情報 411 ソフトウエア選択手段 412 システム固有情報切り替え手段 421 ソフトウエア選択手段 422 システム固有情報切り替え手段 1 the central processing unit 2 a system bus controller 3 main memory 4 control store 5 nonvolatile memory 6 external storage unit 7 peripheral group 8 system bus 11 Addressing mode switching means 21 the system firmware switching means 22 address matching means 41 first system firmware 42 second system firmware 51 system-specific information 411 software selection unit 412, the system-specific information switching unit 421 software selection unit 422 system-specific information switching means

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数のアドレッシングモードのいずれかに設定可能であると共に、設定されたアドレッシングモードにて動作可能な中央処理部と、前記複数のアドレッシングモードのそれぞれに対応する複数のシステムファームウエアを備えた制御記憶部と、前記設定されたアドレッシングモードとシステムバス配下の周辺装置のアドレッシングモードとが異なる場合にデータ転送時の双方向のアドレス整合を行うと共に、本情報処理装置のリセット時に前記中央処理部にて実行するシステムファームウエアへのマッピングとして前記設定されたアドレッシングモードに対応したシステムファームウエアに切り替えるシステムバス制御部とを有し、前記複数のシステムファームウエアはそれぞれ、前記システムバス制御部によって切り替えられ With claim 1 can be set to one of a plurality of addressing modes, and operable central processing unit in the set addressing mode, a plurality of system firmware corresponding to each of said plurality of addressing modes a control store having, performs addressing mode and bi-directional address matching the data transfer if different peripheral devices of the set addressing mode and under the system bus, the center reset of the information processing apparatus and a said configured system bus control unit for switching the system firmware corresponding to the addressing mode as the mapping to system firmware executing in the processing unit, each of the plurality of system firmware, the system bus controller switched by たときに、自らおよび前記設定されたアドレッシングモードに対応するソフトウエアにて使用されるシステム固有情報を切り替えると共に、設定されたアドレッシングモードに対応するソフトウエアを選択することを特徴とする情報処理装置。 When the switches the system-specific information used in software that corresponds to itself and the set addressing mode, the information processing apparatus and selects the software corresponding to the addressing mode set .
  2. 【請求項2】 前記中央処理部は、前記複数のアドレッシングモードのいずれかを設定するアドレッシングモード切り替え手段を備え、前記システムバス制御部は、前記設定されたアドレッシングモードとシステムバス配下の周辺装置のアドレッシングモードとが異なる場合にデータ転送時の双方向のアドレス整合を行うアドレス整合手段と、本情報処理装置のリセット時に前記中央処理部にて実行されるシステムファームウエアへのマッピングとして前記設定されたアドレッシングモードに対応したシステムファームウエアに切り替えるシステムファームウエア切り替え手段とを備え、前記制御記憶部における前記複数のシステムファームウエアはそれぞれ、前記システムバス制御部によって切り替えられたときに、自らおよび前記設定され Wherein said central processing unit includes an addressing mode switching means for setting one of said plurality of addressing modes, the system bus controller, of the set addressing modes and peripheral devices under the system bus an address matching means for performing bidirectional address matching the data transfer if the addressing mode are different, is the set as a mapping to the system firmware to be executed by said central processing unit when a reset of the information processing apparatus and a system firmware switching means for switching the system firmware corresponding to the addressing mode, each of said plurality of system firmware in the control storage unit, when it is switched by the system bus controller is itself and the setting たアドレッシングモードに対応するソフトウエアにて使用されるシステム固有情報を切り替えるシステム固有情報切り替え手段と、設定されたアドレッシングモードに対応するソフトウエアを選択するソフトウエア選択手段とを備える請求項1記載の情報処理装置。 And a system-specific information switching means for switching the system-specific information used in software that corresponds to the addressing mode, according to claim 1, further comprising a software selection unit that selects the software corresponding to the addressing mode set the information processing apparatus.
  3. 【請求項3】 前記システム固有情報は、不揮発性メモリに格納されている請求項1または2記載の情報処理装置。 Wherein the system-specific information, the information processing apparatus according to claim 1 or 2, wherein stored in the nonvolatile memory.
JP9353795A 1995-04-19 1995-04-19 Information processor Pending JPH08286972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9353795A JPH08286972A (en) 1995-04-19 1995-04-19 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9353795A JPH08286972A (en) 1995-04-19 1995-04-19 Information processor

Publications (1)

Publication Number Publication Date
JPH08286972A true JPH08286972A (en) 1996-11-01

Family

ID=14085035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9353795A Pending JPH08286972A (en) 1995-04-19 1995-04-19 Information processor

Country Status (1)

Country Link
JP (1) JPH08286972A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079155A (en) * 2004-09-07 2006-03-23 Hitachi Information Technology Co Ltd Information processor
KR100832824B1 (en) * 2006-08-18 2008-05-28 후지쯔 가부시끼가이샤 System controller, data processor, and input output request control method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148244A (en) * 1988-11-30 1990-06-07 Nec Corp Microprocessor
JPH04140829A (en) * 1990-10-01 1992-05-14 Nec Corp Command type operating system switching system
JPH04352231A (en) * 1991-05-30 1992-12-07 Toshiba Corp Personal computer
JPH06208525A (en) * 1993-01-11 1994-07-26 Nec Software Ltd Method for switching operation mode of processor
JPH06236286A (en) * 1993-02-09 1994-08-23 Seiko Epson Corp Information processor
US5408664A (en) * 1992-06-19 1995-04-18 Silicon Graphics, Incorporated System and Method for booting computer for operation in either of two byte-order modes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148244A (en) * 1988-11-30 1990-06-07 Nec Corp Microprocessor
JPH04140829A (en) * 1990-10-01 1992-05-14 Nec Corp Command type operating system switching system
JPH04352231A (en) * 1991-05-30 1992-12-07 Toshiba Corp Personal computer
US5408664A (en) * 1992-06-19 1995-04-18 Silicon Graphics, Incorporated System and Method for booting computer for operation in either of two byte-order modes
JPH07234781A (en) * 1992-06-19 1995-09-05 Silicon Graphics Inc Both endian firmware system for computer boot
JPH06208525A (en) * 1993-01-11 1994-07-26 Nec Software Ltd Method for switching operation mode of processor
JPH06236286A (en) * 1993-02-09 1994-08-23 Seiko Epson Corp Information processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079155A (en) * 2004-09-07 2006-03-23 Hitachi Information Technology Co Ltd Information processor
KR100832824B1 (en) * 2006-08-18 2008-05-28 후지쯔 가부시끼가이샤 System controller, data processor, and input output request control method

Similar Documents

Publication Publication Date Title
US5867703A (en) Common reset ROM
JP2590267B2 (en) The display control system in a virtual machine
CA2093815C (en) Method and apparatus for providing down-loaded instructions for execution by a peripheral controller
US5077657A (en) Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor
JP3177117B2 (en) Method and apparatus for updating the control code in the plurality of nodes
CA1324835C (en) Modular crossbar interconnection network for data transaction between system units in a multi-processor system
US20030056071A1 (en) Adaptable boot loader
US20080010446A1 (en) Portable apparatus supporting multiple operating systems and supporting method therefor
KR19980702137A (en) Conversion method and apparatus between the processor's instruction set
KR930010661A (en) A machine control system having a common communication channel
FI78993B (en) Oevervakare of drift in the system.
KR950001486A (en) Flash memory array systems and methods
JPH0766329B2 (en) The information processing apparatus
JP2003196105A (en) System for high availability firmware load
JPH08320797A (en) Program control system
JPH08505965A (en) Context switching device and method
KR20050010508A (en) Data processing system having multiple register contexts and method therefor
KR940001270B1 (en) Option board prom
JP2001516925A (en) Direct memory access unit
US5937200A (en) Using firmware to enhance the functionality of a controller
JP3814535B2 (en) Input device
JPH06208632A (en) Method and device for processing graphics/picture
EP0742521B1 (en) Interrupt control device of small hardware size which deals with much interrupt processing flexibility
CN1912835A (en) System for executing code during operating system initialization
JPH06215160A (en) Method and device for data processing

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970916