JPH08255509A - 導電ペースト及び積層セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【構成】本発明は、銀およびパラジウムを主成分とする
金属粉末を主体とする導電ペーストにおいて、前記金属
粉末はＴｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔａ，Ｗ，
Ｓｉ及びＧｅの少なくとも１種の金属を１ｗｔ％未満含
有することを特徴とする導電ペーストである。 【効果】積層セラミックコンデンサ等のデラミネーショ
ンの発生を抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は導電ペーストに係り、特
に積層バリスタ、積層セラミックコンデンサ、セラミッ
ク多層基板などの積層セラミック電子部品に適した導電
ペースト及びこれを用いて製造された積層セラミック電
子部品に関する。

【０００２】

【従来の技術】近年、携帯電話やラップトップコンピュ
ータなどの電子機器の小型化が進むに従って、それに使
用される電子部品も小型化が要求されている。電子部品
の代表的なものの一つであるコンデンサにおいても同様
の要求が高まっており、小型かつ大容量のコンデンサ、
なかでも特に積層セラミックコンデンサが広く使用され
ている。

【０００３】上記のような積層セラミックコンデンサを
製造する場合、まずチタン酸バリウムやチタン酸鉛、も
しくは鉛を元素に含む複合ペロブスカイト酸化物に代表
される誘電体粉末を有機バインダ、可塑剤、有機溶剤な
どと混連してスラリーを作製し、ドクターブレード法な
どによりグリーンシートを作製する。次に、このグリー
ンシート上にパラジウム、白金などの貴金属を主成分と
して導電性ペーストを、スクリーン印刷法などにより塗
布し、内部電極を形成する。

【０００４】次に、内部電極を印刷、形成したグリーン
シートを内部電極が交互になるように順次積層し、所望
の積層数になるまで積層を繰り返すことによって誘電体
層と電極層を交互に重ねた積層体を作る。こうして得ら
れた積層体を所定の大きさにカットし、有機バインダを
脱脂してから、１０００℃〜１４００℃の温度範囲で誘
電体と電極を同時焼成する。

【０００５】次に焼成後の焼結体素子の両端部に現れる
上記内部電極に、これらの内部電極が電気的に接続され
るように、銀、銀パラジウムなどを塗布し、焼き付ける
ことによって外部電極を形成し、積層セラミックコンデ
ンサを製造する。

【０００６】現在の積層セラミックコンデンサでは、上
記内部電極の主成分はパラジウム、パラジウムを含む合
金、あるいはパラジウムを含む混合粉末などを多く使用
されている。

【０００７】ところが上記のように同時焼成する際に、
パラジウムは４００℃〜８００℃ぐらいの温度範囲で、
熱力学的に安定である酸化パラジウムに相変化し、それ
にともない体積膨脹する。この体積膨脹によって前後に
ある誘電体層が押し上げられる。その後８００℃以上の
温度で再び熱力学的に安定なパラジウムに還元し、体積
収縮が生じる。またその後、パラジウムが安定な温度に
達すると、パラジウムの焼結、および誘電体の焼結が生
じる。この焼結が始まると急激な体積収縮が生じる。し
かし前記のパラジウムによる誘電体への押しが大きいと
誘電体の焼結による収縮だけでは誘電体の押し上げ分を
吸収できず、誘電体層と内部電極層の間で剥離現象、い
わゆるデラミネーションが生じる。デラミネーション
は、このような体積膨脹、収縮の繰り返しや誘電体相と
電極相の熱収縮差によって発生する応力などにより発生
する。

【０００８】デラミネーションは上記のパラジウムの酸
化還元反応にともなう急激な体積膨脹・収縮が大きな原
因であるが、銀が含まれる銀・パラジウム合金などで
は、銀の存在によりこの体積膨脹・収縮が低減されると
いった報告もされている。しかし完全に無くすことは出
来ない。さらに銀含有によりその融点がパラジウムに比
べて低下するため、電極の焼結がパラジウムに比べて低
温側から生じる。そのため、誘電体層と電極層の熱収縮
差が顕著になり、デラミネーションが促進される問題が
生じてきた。

【０００９】このようなデラミネーションは製品不良の
原因となり、積層セラミックコンデンサのみならず、導
電性貴金属粒子を主成分とする導電性ペーストを用いる
他の積層セラミック電子部品の製造においても共通の問
題となっている。

【００１０】この様な問題に対処するため、特開平５−
２０５９６９号公報にはＲｅ，Ｒｕをパラジウムペース
トに添加する技術が開示されている。また特開昭５７−
１２１０７２号公報には貴金属粒子の表面にＲｈ，Ｒｕ
をコーティングする技術が開示されている。

【００１１】また米国特許５，１２６，９１５には耐火
性の金属酸化物をコーティングする技術が開示されてい
る。しかしながらいずれもＡｇ／Ｐｄ合金ペーストのデ
ラミネーションを解消するものではない。

【００１２】

【発明が解決しようとする課題】この様にＡｇ／Ｐｄペ
ーストを用いた際のデラミネーションを解消する手段は
見出されていないのが現状である。本発明は以上の点を
考慮してなされたもので、Ａｇ／Ｐｄペーストを用いた
際のデラミネーションの発生の低減し得る手段を提供す
ることを目的とする。

【００１３】

【課題を解決するための手段及び作用】本発明は、銀お
よびパラジウムを主成分とする金属粉末を主体とする導
電ペーストにおいて、前記金属粉末はＴｉ，Ｖ，Ｃｒ，
Ｚｒ，Ｎｂ，Ｍｏ，Ｔａ，Ｗ，Ｓｉ及びＧｅの少なくと
も一種の金属を１ｗｔ％未満含有することを特徴とする
導電ペースト及びこれを用いて内部電極を形成した積層
セラミック電子部品である。

【００１４】Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔ
ａ，Ｗ，Ｓｉ及びＧｅの少なくとも一種の金属の添加に
より、銀／パラジウムの焼結収縮をより高温側で起こす
ことが可能となる。従ってデラミネーションの発生を抑
制することができる。これらの金属の添加量が多すぎる
とかえってデラミネーション発生が増し、また電気抵抗
の上昇をまねくため、その添加量は１ｗｔ％未満とす
る。好ましくは０．８ｗｔ％以下である。少量の添加で
その効果は発揮されるが、０．０１ｗｔ％以上でその効
果が顕著にあらわれる。添加方法は特に限定されず、金
属混合粉末、合金混合粉末など各種形態を取り得る。

【００１５】なお、銀（Ａｇ）およびパラジウム（Ｐ
ｄ）を主成分とする金属粉末は、ＡｇＰｄ合金でも、Ａ
ｇ及びＰｄの混合粉末でもかまわない。組成比は特に限
定されないが、例えばＡｇ７０：Ｐｄ３０（重量比）な
どで代表され、Ａｇ：Ｐｄ＝１０〜９０：９０〜１０
（重量比）が好ましい。より好ましくは、Ａｇ６０／Ｐ
ｄ４０〜Ａｇ９０／Ｐｄ１０である。

【００１６】また導電ペーストとしては通常の有機バイ
ンダ、溶剤などを含む。この様な導電ペーストをセラミ
ックグリーンシート上に印刷積層板に一体焼成すること
で積層セラミック電子部品を得ることができる。積層セ
ラミック電子部品は、積層セラミックコンデンサ、セラ
ミック配線基板、セラミック圧電・電歪素子、積層バリ
スタなど、電極層とセラミック層とが一体焼成されるも
のであれば良く、特に積層セラミックコンデンサなどの
各層あたりの厚みが薄いもの程効果的である。

【００１７】

【実施例】以下に本発明の実施例を説明する。 （実施例１）タンタル（Ｔａ）粉末０．５ｗｔ％，粒子
径０．５μｍの球状の銀パラジウム合金（銀７０ｗｔ
％、パラジウム３０ｗｔ％含有）を９９．５ｗｔ％から
なる導電性粉末６５ｗｔ％と、エチルセルロース６．５
ｗｔ％、混合溶剤（テレピネオール２０ｗｔ％、ブチル
カルビトール８０ｗｔ％）からなる導電ペーストを三本
ロールにより３０分間混練することで作製した。

【００１８】次に、この導電ペーストをあらかじめ作製
したマグネシウムニオブ酸鉛を主体とする誘電体のグリ
ーンシートの上にスクリーン印刷法により内部電極を形
成した後、内部電極と誘電体層とが交互になるようにグ
リーンシートを順次積層し、熱圧着することで積層成型
体を形成した。次にこの積層体をチップ状の素子に切断
し、有機バインダの脱脂処理を施した後、約１１００℃
×２Ｈで誘電体層と電極層を同時焼成し、さらに焼成後
のチップ状の素子に外部電極を形成して積層セラミック
コンデンサを製造した。なお焼結後の導電体の厚みは１
５μｍ，内部電極の厚みは３μｍで積層数は１００層で
ある。

【００１９】得られた積層セラミックコンデンサ２００
個について、その微細構造、特に誘電体層と電極層の界
面、積層セラミックコンデンサの端部を観察して、クラ
ックやデラミネーションの発生率を調べた。その結果を
表１に示す。

【００２０】またモリブデン（Ｍｏ）タングステン
（Ｗ）混合粉末（Ｍｏ／Ｗ＝５０／５０ｗｔ％）０．１
ｗｔ％および球状のＡｇＰｄ合金粉（Ａｇ／Ｐｄ＝７０
／３０）９９．９ｗｔ％を含む導電性粉末を用いた同様
の導電ペーストについても、併せて表１に示す。

【００２１】比較のため、添加金属のないもの、スズ
（Ｓｎ）を０．５ｗｔ％添加したものについてもその結
果を表１に示す。表１から明らかなように、本発明のタ
ンタル粉末を含有したＡｇＰｄ導電ペースト、およびモ
リブデン、タングステン混合粉末を含有したＡｇＰｄ導
電ペーストを用いた積層セラミックスコンデンサではデ
ラミネーションの発生率は、５％以下と少ない。

【００２２】これに対して、金属添加のないＡｇＰｄペ
ースト、およびスズを含有したＡｇＰｄ導電ペーストを
用いた積層セラミックコンデンサでは、デラミネーショ
ンの発生率は３０％以上であり、かなり大きい。

【００２３】（実施例２）実施例１のＴａ含有ＡｇＰｄ
導電ペーストにおいてＴａ含有量を変化させた混合の結
果を表２に示す。

【００２４】表２から明らかなように、Ｔａ粉末含有量
が１ｗｔ％未満の範囲では、デラミネーション発生率は
５％以下と少なく、デラミネーション発生を抑制する効
果があると考えられる。しかし、Ｔａ粉末含有量が０．
０１ｗｔ％未満と極めて少ない場合は、デラミネーショ
ン発生率は２０％以上と多く、Ｔａ粉末を含有する効果
がない。

【００２５】また、Ｔａ粉末含有量が１ｗｔ％以上の場
合では、デラミネーション発生率が増加するだけでな
く、積層セラミックコンデンサの容量、絶縁抵抗が低下
する現象が確認された。他の添加金属でも同様の傾向が
あった。

【００２６】（実施例３）誘電体をチタン酸バリウムを
主成分としたこと以外は実施例２と同様にして得られた
結果を表３に示す。やはり１ｗｔ％未満のＴａ添加でデ
ラミネーションの発生を抑制することができる。

【００２７】（実施例４）Ｔｉ粉末０．７ｗｔ％、粒子
径０．５μｍの球状の銀パラジウム合金（銀８０ｗｔ
％、パラジウム２０ｗｔ％含有）を９９．３ｗｔ％から
なる導電性粉末６５ｗｔ％、エチルセルロース６．５ｗ
ｔ％、混合溶剤（テレピネオール２０ｗｔ％、ブチルカ
ルビトール８０ｗｔ％）からなる導電性ペーストを三本
ロールにより３０分混練することで作製した。

【００２８】同様にしてバナジウム、ニオブ混合粉末
（バナジウム／ニオブ＝３０／７０）０．４ｗｔ％、球
状の銀パラジウム合金（銀８０ｗｔ％、パラジウム２０
ｗｔ％含有）を９９．３ｗｔ％からなる導電性粉末にエ
チルセルロース、混合溶剤を前記組成で加え、前記作製
方法を用いて導電性ペーストを作製した。

【００２９】また、クロム、ジルコニウム、モリブデン
の混合粉末（クロム／ジルコニウム／モリブテン＝４０
／４０／２０）０．９ｗｔ％、球状の銀パラジウム合金
（銀９０ｗｔ％、パラジウム１０ｗｔ％）を９９．１ｗ
ｔ％からなる導電性粉末にエチルセルロース、混合溶剤
を前記組成の割合で混合し、前記作製方法を用いて導電
性ペーストを作製した。

【００３０】なお比較のため銀８０ｗｔ％、パラジウム
２０ｗｔ％からなる混合粉末、および銀９０ｗｔ％、パ
ラジウム１０ｗｔ％からなる合金粉末に、エチルセルロ
ース、混合溶剤をそれぞれ前記組成で混練した導電性ペ
ーストも同時に作製した。

【００３１】これらの５種類の導電性ペーストを用い
て、実施例１と同様の積層セラミックコンデンサの作製
方法で５種類の積層セラミックコンデンサを作製し、同
様にクラックやデラミネーション発生率を調べた。その
結果を表４に示す。

【００３２】表４から明らかなように、Ｔｉ，Ｖ，Ｎ
ｂ，Ｃｒ，Ｚｒ，Ｍｏを含むＡｇＰｄ導電性ペーストを
用いた積層セラミックコンデンサでは、デラミネーショ
ンやクラック発生率が６％以下と少ない。

【００３３】これに対して金属添加のない導電性ペース
トを用いた積層セラミックコンデンサでは、デラミネー
ション、クラックの発生率は３０％以上とかなり大き
い。このことから、本発明に記した金属粉末を１種類以
上含有した導電性ペーストを用いて積層セラミックコン
デンサを作製すると、デラミネーション、クラックの少
ない積層セラミックコンデンサを提供できることがわか
る。

【００３４】（実施例５）シリコン粉末及び粒子径０．
４μｍの球状の銀パラジウム合金（銀８０ｗｔ％、パラ
ジウム２０ｗｔ％含有）からなる導電性粉末について、
シリコン粉末の添加量を変化させて、合計５種類の導電
性粉末を作製し、この導電性混合粉末６５ｗｔ％に、エ
チルセルロース６．５ｗｔ％、混合溶剤（テレピネオー
ル２０ｗｔ％、プチルカルビトール８０ｗｔ％）を加
え、三本ロールにより３０分混練することで５種類の導
電性ペーストを作製した。またこの５種類の導電性ペー
ストを用いて、実施例１と同様の作製方法で、それぞれ
５種類の積層セラミックコンデンサを作製した。

【００３５】またシリコンゲルマニウム混合粉末及び銀
パラジウム合金粉末（銀８０ｗｔ％、パラジウム２０ｗ
ｔ％含有）からなる導電性粉末について、シリコン、ゲ
ルマニウム混合粉末の添加量を変化させて、合計５種類
の導電性粉末を作製し、前記組成、および前記作製方法
を用いて、５種類の導電性ペーストを作製した。また、
この５種類の導電性ペーストを用いて、実施例１と同様
の作製方法で、５種類の積層セラミックコンデンサを作
製した。

【００３６】これらの１１種類の積層セラミックコンデ
ンサより２００個を取り出し、実施例１と同様にクラッ
クやデラミネーションの発生率を調べた。その結果を表
５に示す。

【００３７】表５から明らかなように、シリコン粉末、
およびシリコン、ゲルマニウム混合粉末の含有量が１ｗ
ｔ％未満では、デラミネーション発生率は５％以下と少
なく、デラミネーション、クラックの発生を抑制する効
果があると考えられる。しかし、シリコン、およびシリ
コン、ゲルマニウム混合粉末の含有量が０．０１ｗｔ％
未満と極めて少量の場合はデラミネーションの発生があ
り、シリコンなどを含有する効果が得にくい。またこれ
らの含有量が１ｗｔ％を越える場合は、デラミネーショ
ンの発生率が３０％以上と大きくなるだけではなく、積
層セラミックコンデンサの静電容量、絶縁抵抗が低下す
る減少があり、望ましくない。

【００３８】以上の実施例から明らかなように、Ｔｉ，
Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔａ，Ｗ，Ｓｉ及びＧｅ
からなる少なくとも１種以上の金属を、１ｗｔ％未満添
加させたＡｇＰｄ導電ペーストは、内部電極の焼結収縮
を高温側へ遅らせ、誘電体層と電極層の熱膨張差を小さ
くする作用を持っており、したがって、この導電性ペー
ストを内部電極として用いた積層セラミックコンデンサ
は、クラックやデラミネーションの極めて少ない良品を
得ることができる。また誘電体材料も鉛系のリラクサー
やチタン酸バリウム系のみならず、マイクロ波誘電体材
料等でも同様の結果が得られる。

【００３９】なお、この導電性ペーストの適用例とし
て、そのデラミネーション発生の抑制効果が著しい積層
セラミックコンデンサの例を示したが、本発明の導電性
ペーストはこれに限定されるものではなく、積層バリス
タやセラミック多層基板など、他の積層セラミック電子
部品にも適用できることは言うまでもない。

【００４０】

【表１】

【００４１】

【表２】

【００４２】

【表３】

【００４３】

【表４】

【００４４】

【表５】

【００４５】

【発明の効果】以上説明したように本発明によれば、デ
ラミネーションの発生の少ない積層セラミック電子部品
を得ることができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金井 秀之 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 山下 洋八 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内

Claims (2)

【特許請求の範囲】
1. 【請求項１】銀およびパラジウムを主成分とする金属粉
   末を主体とする導電ペーストにおいて、前記金属粉末は
   Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔａ，Ｗ，Ｓｉお
   よびＧｅの少なくとも一種の金属を１ｗｔ％未満含有す
   ることを特徴とする導電ペースト。
2. 【請求項２】セラミック層間に内部電極層を供えた積層
   セラミック電子部品において、前記内部電極層は銀およ
   びパラジウムを主成分とし、Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎ
   ｂ，Ｍｏ，Ｔａ，Ｗ，ＳｉおよびＧｅの少なくとも一種
   の金属を１ｗｔ％未満含有することを特徴とする積層セ
   ラミック電子部品。