JPH0824262B2 - コ−ダ・デコ−ダ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコーダ・デコーダ回路に間するものであり、
例えばDTMF信号を発生可能な電話用コーダ・デコーダ回
路に適用して有効な技術に関するものである。

〔従来技術〕

電話音声をPCM（パルス・コード・モジュレーショ
ン）信号に符号化、複号化するコーダ・デコーダ回路
（以下単にCODECとも称する）は、例えば昭和59年11月3
0日オーム社発行の「LSIハンドブック」P627及びP628に
記載されているように、音声信号をPCM信号に変換する
コーダ部と、その逆変換を行うデコーダ部とから構成さ
れる。従来、コーダ部及びデコーダ部には夫々２進化荷
重された容量アレイ回路と抵抗ストリング回路とが個別
的に含まれ、それによってコーダ部は逐次比較形式で電
話音声信号をA/D変換し、また、デコーダ部はPCM信号を
アナログ信号にD/A変換する。

上記CODECが内蔵されるような自動通話型電話機は、
直流断続により選択信号を形成しそれを交換機に送出す
る回転ダイヤル式と、押しボタンスイッチ式とに大別さ
れる。押しボタンスイッチ式のものは、音声周波発振回
路とこれを制御する押しボタンスイッチによりDTMF（デ
ュアル・トーン・マルチ・フリクエンシ）信号のような
選択信号を形成してそれを交換機に送出する。したがっ
て、押しボタン式のものには音声周波発振回路が必要に
なり、CODECを内蔵するものはそこからの選択信号が斯
るCODECを介して交換機に送られる。

〔発明が解決しようとする問題点〕

本発明者は、上記CODEC及び音声周波発振回路をMOS集
積回路技術などによって同一半導体チップ上に構成する
ことを検討したが、上記したようにコーダ部及びデコー
ダ部に夫々容量アレイ回路と抵抗ストリング回路とを設
けると供に新たに音声周波発振回路をも含めると、チッ
プサイズが極めて大型化してしまう。

本発明の目的は、A/D変換機能、D/A変換機能、及びDT
MF信号発生機能を含む比較的小型なコーダ・デコーダ回
路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述及び添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。

すなわち、１組の容量アレイ回路と抵抗ストリング回
路とを時分割でA/D変換、D/A変換、及びDTMF信号発生用
に使用し、特にDTMF信号の発生動作に際しては、上記抵
抗ストリング回路は第１極性の基準電圧を抵抗分圧して
DTMF信号発生用に重畳すべき第１電圧信号と第２電圧信
号とを出力することが可能なようにされ、上記容量アレ
イ回路は、夫々第１極性の第１電圧信号と第２電圧信号
とを受ける等価的に並列接続される２組の容量素子が選
択可能にされ、それら選択された容量素子により、第１
電圧信号と第２電圧信号とを所定周期毎に交互に極性を
反転して重畳し、第１極性及び第２極性に亘るDTMF信号
を出力可能とするものである。

〔作 用〕

上記した手段によれば、A/D変換、D/A変換、及びDTMF
信号の発生動作が、１組の容量アレイ回路及び抵抗スト
リング回路によって時分割で可能になるなどにより、回
路構成の小型化を達成するものである。

〔実施例〕

第１図は本発明に係るコーダ・デコーダ回路の１実施
例の主要部を示す回路図である。同図に示される回路
は、アナログ信号としての電話音声信号をディジタル化
するA/D変換機能、PCM信号をアナログ信号に逆変換する
D/A変換機能、及びDTMF信号の発生機能を有するもの
で、特に制限されないが、公知の半導体集積回路製造技
術によって１つの半導体基板上に形成される。なお、第
１図に示される各種スイッチは、図において機械式スイ
ッチの如く示されているが、実際にはMOSトランジスタ
などによって構成されるものである。

同図に示されるCODECは、A/D変換及びD/A変換の入出
力特性を非直線にして信号レベルが小さい程ステップ電
圧を小さくする、所謂非直線変換を行うものである。PC
M音声符号化における非直線変換の方法としては、μ−
則及びＡ−則が規格化されており、例えばμ−則におけ
るμ＝255圧伸則においては、一方の極性における入力
レベル８個の折れ線（セグメント）に分割し、更に各セ
グメント内を16等分（ステップ）する。このようなμ−
則に従ったPCM音声符号は、極性１ビット、セグメント
３ビット、セグメント内ステップ４ビットの計８ビット
のディジタルコードで表される。本実施例のA/D変換機
能及びD/A変換機能においては、特に制限されないが、
それに含まれる容量アレイ回路CARが電荷再配分法によ
って８段のセグメントを実現し、また、それに含まれる
抵抗ストリング回路RSTが分圧電位を得る方式によって1
6段のステップを実現する。

同図においてCARは概略２進化荷重された複数の容量
素子1C,1C,2C,4C,8C,16C,32C,64C,22C,53C,及び53Cを含
む容量アレイ回路である。上記標記法において、数字
は、基準容量に対する係数（容量比）をも意味する。従
って、2C、4C、8Cなどの容量素子は、夫々基準容量Ｃに
対し２倍、４倍、８倍の容量を持つ。この容量アレイ回
路CARに含まれる容量素子1C,1C,8C,16C,32C,及び22Cの
一方の電極（図面の上方に位置する電極、以下上部電極
とも称する）は、信号ラインLc₁に結合され、容量素子5
3C及び53Cは、スイッチSW4を介して信号ラインLc₁に接
続可能とされる。容量素子2C,4C,及び64Cの上部電極は
スイッチSW1を介して上部信号ラインLc₁に接続可能とさ
れる。上記信号ラインLc₁及び上記容量素子53C及び53C
が結合された信号ラインラインLc₁′は、夫々スイッチ
ラインSW2及びSW3を介して回路の接地端子に接続可能に
されると共に、−入力端子が回路の接地端子に結合され
ている比較回路のCOMの＋入力端子にスイッチSW8を介し
て接続可能にされている。また、上部信号ラインLc₁に
は、容量素子22C及び53Cの上部電極間に位置したスイッ
チSW4が介装されている。

上記各容量素子の下部電極は、夫々３方スイッチSWc₁
乃至SWc₁₁を介して下部信号ラインLc₂,Lc₃,及びLc₄に接
続可能とされる。下部信号ラインLc₂及びLc₃は、その一
方において、夫々スイッチSW5及びSW6を介して回路の接
地端子に接続可能にされている。

同図においてRSTは抵抗ストリング回路である。この
抵抗ストリング回路RSTは、上記容量アレイ回路CARにお
ける信号ラインLc₄と結合された上記信号ラインLr₁、及
び上記スイッチSW6を介して信号ラインLc₃に接続可能に
された下部信号ラインLr₂を持つ。両信号ラインLr₁及び
Lr₂の間にはスイッチSWru₁乃至SWru₁₄とスイッチSWrd₁
乃至SWrd₁₄とが夫々一対づつ直列に結合される。直列接
続された斯るスイッチの接合点の間には、夫々所定の値
に設定された抵抗R₁乃至R₁₃が順次直列接続され、その
抵抗R₁₃の終端は回路の接地端子に結合される。

同図においてＶは、特に制限されないが、正極性の基
準電圧源である。ゲイン調整アンプAmpは、斯る基準電
圧源Ｖの電圧に応答して適当に調整された基準電圧Vref
を発生する。この基準電圧Vrefは、A/D変換、D/A変換、
及びDTMF信号発生の際の基準とされる。それ故に、ゲイ
ン調整アンプAmpは、それにおけるオフセットなどにか
かわらずに望ましいレベルの基準電圧を形成するよう
に、その負帰還回路が調整可能な抵抗から構成されてい
る。この基準電圧Vrefは、スイッチSW7を介して上記容
量アレイ回路CARに含まれる下部信号ラインLc₃に供給可
能にされると共に、抵抗ストリング回路RSTに供給され
る。基準電圧Vrefは、その絶対値がA/D変換されるべき
入力アナログ信号の最大値よりも大きい値にされる。

上記容量アレイ回路CAR及び抵抗ストリング回路RSTは
所謂逐次比較によってA/D変換を行なうようにされる。
本実施例においては、正極性の基準電圧Vrefによって正
負両極性の入力が可能とされる。そのために、A/D変換
動作においては先ず入力信号の極性判定のための標本化
が行われる。即ち、上部信号ラインLc₁は、各容量素子1
C乃至53Cの上部電極に接続され、その状態でスイッチSW
2又はSW3を介して接地電位が供給される。各容量素子1C
乃至53Cの下部電極は、スイッチSWc₁乃至SWc₁₁を介して
下部信号ラインLc₂に接続される。このとき、スイッチS
W5はオフ状態にされる。この状態でスイッチSW9を介し
て下部信号ラインLc₂にアナログ信号Ainが入力される
と、それによって全ての容量素子が充電される。続いて
スイッチSW2及びSW3がオフ状態にされると共に、スイッ
チSW5とスイッチSWc₁乃至SWc₁₁とを介して各容量素子1C
乃至53Cの下部電極に接地電位が供給される。それによ
って、上部信号ラインLc₁には極性反転された電圧信号
−Ainが発生する。この電圧信号−Ainは比較回路COMに
よって極性判定され、その結果が負であれば（このとき
入力アナログ信号Ainは正極性）引き続いて逐次比較に
よるA/D変換が行われる。正であると検知されたときは
（このとき入力アナログ信号Ainは負極性）、スイッチS
W7とスイッチSWc₁乃至SWc₁₁とを介して各容量素子1C乃
至53Cの下部電極に基準電圧Vrefが供給され、その状態
で上記同様の標本化動作が再度行われる。すなわち、上
部信号ラインLc₁には極性反転された電圧信号−Ain−Vr
efが発生し、その極性は、基準電圧Vrefが前記のような
大きさにされるので常に負となる。このように負極性の
入力アナログ信号に対しても正極性の基準電圧Vrefによ
ってA/D変換が可能となる。

極性判定後におけるA/D変換動作は通常の逐次比較動
作によって行われるもので、各セグメントの判定は、容
量アレイ回路CARにおける２進化荷重された容量素子に
よる電荷再配分によって達成される。即ち、２進化荷重
された容量素子（最上位128Cは容量素子22C,53C及び53C
の同時選択による合成容量によって形成可能である）の
下部電極に順次最上位から基準電圧Vrefを供給するよう
にマルチプレクサ及びデコーダ回路MPX＆DECによってス
イッチSWc₁₁乃至SWc₁を制御し、そのとき上部信号ライ
ンLc₁の極性を比較回路COMで順次判定することでセグメ
ントに対応するディジタルデータを得ることができる。

前述したステップの判定は、抵抗ストリング回路RST
において基準電圧Vrefを接地電位との間で順次16段階に
分圧し、その分圧電圧を容量アレイ回路CARに供給する
ことによって達成される。即ち、上記セグメントの判定
動作において確定されたスイッチSWc₁乃至SWc₁₁のスイ
ッチ状態において、下部電極に基準電圧Vrefが供給され
ている容量素子のうち最上位に位置するものの次位の上
位の容量素子の下部電極に基準電圧Vrefを供給すると、
その状態は斯る次位の上位セグメントが判定された場合
に一致する。そこで、抵抗ストリング回路RSTにおける
スイッチSWruの制御によって基準電圧Vrefを接地電位と
の間で順次16段階に分圧した電圧を、当該次位の上位の
容量素子の下部電極に順次供給し、そのときの上部信号
ラインLc₁の極性を比較回路COMで順次判定することでス
テップに対応するディジタルデータを得る。

D/A変換動作においては、極性、セグメント、及びス
テップが所定のディジタルコードで表されたPCM信号に
応じて、上記容量アレイ回路CAR及び抵抗ストリング回
路RSTに含まれる各種スイッチが上記同様の最終状態に
制御される。それによって、各容量素子C1乃至53Cの充
電電荷が上部信号ラインLc₁に加算され、そのラインLc₁
における信号がアナログ信号として出力される。

同図においてBPFは、電話機の図示しないマイクロフ
ォンから出力される電話音声信号としてのアナログ信号
Ainが供給されるバンドパスフィルタである。このバン
ドパスフィルタBPFは、それに供給されるアナログ信号A
inが通過するとき折り返し雑音及び交流ノイズを除去す
る。斯るバンドパスフィルタBPFの出力端子は、入力ア
ナログ信号AinをA/D変換用に容量アレイ回路CARに供給
するためのスイッチSW9を介して下部信号ラインLc₂に接
続可能とされている。また、D/A変換された信号を電話
機の図示しないスピーカに供給するため、容量アレイ回
路CARの上部信号ラインLc₁はスイッチSW10を介してサン
プル＆ホールド回路S/Hの入力端子に結合され、更にそ
の出力端子はD/A変換された信号を平滑化された音声信
号にするロウパルスフィルタLPFの入力端子に結合され
る。電話機の図示しないスピーカは、このロウパルスフ
ィルタLPFから出力される音声信号をAoutを受ける。

同図においてSARは、A/D変動動作において比較回路CO
Mからの出力を蓄えると共に、上述のような逐次比較法
によってA/D変換動作を行う場合に必要な上記各種スイ
ッチの制御信号を出力する逐次近似レジスタである。A/
D変換動作が終了した時点で逐次近似レジスタに蓄えら
れるディジタルデータは、アウトプットレジスタ回路Ro
utによってパラレル／シリアル変換され、そのシリアル
にコード化された信号はPCM信号PCMoutとして図示しな
いPCMハイウエイに出力される。同図においてRinは、図
示しないPCMハイウエイを介してPCM信号はPCMinが供給
されるインプットレジスタである。このインプットレジ
スタRinは、供給されたPCM信号PCMinをシリアル／パラ
レル変換してA/D変換用に出力する。

本実施例のCODECにおいては、上記容量アレイ回路CAR
及び抵抗ストリング回路RSTが上述の如くA/D変換動作及
びD/A変換動作に共用され、その動作の選択は時分割で
行われるようになっている。即ち、上記逐次近似レジス
タSAR及びインプットレジスタRinからの出力信号はマル
チプレクサ＆デコーダ回路MPX＆DECによって選択的に入
力可能とされ、その制御は制御回路CONTによって時分割
で行われる。この制御回路CONTは第２図に示されるよう
な制御パターンに応じた制御信号をマルチプレクサ＆デ
コーダ回路MPX＆DECに供給する。

ここで、A/D変換動作及びD/A変換動作の制御パターン
は、特に制限されないが、第２図に示されるようにステ
ップS1乃至S16を１周期とする。

A/D変換動作の制御パターンは、容量素子その他のリ
セット（ステップS1）、入力アナログ信号Ainの極性判
定のための標本化（ステップS2及びS3）、入力アナログ
信号Ainの極性判定（ステップS4）、その判定結果が正
である場合の上記した再度の標本化（ステップS5及びS
6）、逐次近似によるA/D変換動作における上記したセグ
メントの判定（ステップS7乃至S9）、逐次近似によるA/
D変換動作における上記したステップの判定（ステップS
10至S13）、容量素子その他のリセット（ステップS1
4）、比較回路COMなどに対するオフセットキャンセル
（ステップS15及び1S16）から構成される。このA/D変換
動作の制御パターンにおいて、容量アレイ回路CAR及び
抵抗ストリング回路RSTがA/D変換用に動作されるのは、
ステップS2乃至S13である。容量アレイ回路CAR及び抵抗
ストリング回路RSTによる実質的なD/A変換動作は、それ
らがA/D変換用に動作されないステップS15及びS16で行
われるようになっている。即ち、D/A変換動作用の制御
パターンは、シリアルデータとしてのPCM信号PCMinのイ
ンプットレジスタ回inへの読み込み（ステップS10乃至S
12）、読み込まれたシリアルデータに対するシリアル／
パラレル変換（ステップS13）、リセットされた容量ア
レイ回路CAR及び抵抗ストリング回路RSTによるD/A変換
動作（ステップS15及びS16）から構成される。この１周
期16ステップの両制御パターンにおいて、容量アレイ回
路CAR及び抵抗ストリング回路RSTは、ステップS13まで
がA/D変換用、ステップS15以降がD/A変換用というよう
に時分割で利用される。

上記A/D変換用及びD/A変換用の制御パターンは、通話
回線の接続から切断に至るまで、言い換えるなら、当該
CODECが内蔵されている電話機が通話可能な状態にされ
ているとき、同時に利用される。そのとき、制御回路CO
NTは、上記A/D変換用及びD/A変換用の制御パターンに応
じた制御信号を、ステップS1乃至S16に同期して繰り返
しマルチプレクサ＆デコーダ回路MPX＆DECに供給する。
それによりマルチプレクサ＆デコーダ回路MPX＆DECは、
制御パターンの内容に応じた各種制御信号を出力して容
量アレイ回路CAR及び抵抗ストリング回路RSTのスイッチ
制御などを行ってA/D変換動作及びD/A変換動作を時分割
で交互に実行させる。例えば、ステップS2乃至S13にお
いては、上記逐次近似レジスタSARから供給される信号
が受け付け可能とされ、受け付けられたその信号及び制
御パターンの内容に応じて形成された信号が、マルチプ
レクサ＆デコーダ回路MPX＆DECから容量アレイ回路CAR
及び抵抗ストリング回路RSTなどに供給され、それによ
って上記した各種スイッチの動作が制御されてA/D変換
動作が実行される。ステップS15及びS16においては、上
記インプットレジスタRinからパラレルに供給されるデ
ィジタル信号が受け付け可能とされ、受け付けられたそ
の信号及び制御パターンの内容に応じて形成された信号
が、マルチプレクサ＆デコーダ回路MPX＆DECから容量ア
レイ回路CAR及び抵抗ストリング回路RSTなどに供給さ
れ、それによって上記した各種スイッチの動作が制御さ
れてD/A変換動作が実行される。

次に、電話回線の自動接続のために交換機に送出すべ
き選択信号としてDTMF信号を形成するための構成につい
て説明する。本実施例において、上記DTMF信号は、基本
的に上記容量アレイ回路CAR及び抵抗ストリング回路RST
を用いて形成されるようになっている。

先ずここで、形成すべきDTMF信号は、特に制限されな
いが、第３図に示される理想波形としての高周波サイン
ウェーブHFと低周波サインウェーブLFとが合成されてな
るような第４図に示される波形（理想波形）とし、その
波形におけるピーク電圧を＋Vh及び−Vlに規制するもの
とする。

本実施例においては、＋極正の基準電圧Vrefをもと
に、上記容量アレイ回路CAR及び抵抗ストリング回路RST
のスイッチ動作によって第４図に示されるような両極性
に亘るDTMF信号を形成する。先ず、そのDTMF信号の形成
原理を概略的に説明すると、抵抗ストリング回路RSTに
おける第１図上方のスイッチSWru列の動作によって低周
波サインウェーブに相当するような階段波状の第１電圧
信号を第５図のように半周期毎に且つ正極性で不連続に
形成すると共に、抵抗ストリング回路RSTにおける第１
図下方のスイッチSWrd列の動作によって高周波サインウ
ェーブに相当するような階段波状の第２電圧信号を上記
同様半周期毎に且つ正極性で不連続に形成し、更に容量
アレイ回路CARにおいて両電圧信号を半周期毎に極性反
転させて第６図のようにすると共にそれらを合成するこ
とで第４図に示されるようなDTMF信号を形成する。

ここで、抵抗ストリング回路RSTにおける各抵抗R₁乃
至R₁₃は、半周期のサインウエーブに対応するような段
階波状の電圧レベルをその抵抗分圧比に応じて各スイッ
チから出力可能にその抵抗値が設定されている。斯る場
合、残りの半周期分の階段波状の電圧レベルは、サイン
ウェーブの性質上スイッチを介するそれら抵抗抵抗R₁乃
至R₁₃の選択の仕方によって残りの半周期のサインウエ
ーブに対応するように近似させることができる。なお、
この場合の両電圧信号の周波数はスイッチSWru及びSWrd
の選択切換オン動作の速度によって制御される。特に、
本実施例のようにサインウエーブに応じた階段波形の半
周期分の電圧信号を交互に極性反転させる構成において
は、抵抗ストリング回路の抵抗から引き出されるタップ
数を削減することができる。仮に、両極性の基準電圧を
用いて１周期分の電圧信号を出力する抵抗ストリング回
路のばあい、それに必要なタップ数は本実施例の約２倍
となる。なお、抵抗ストリング回路RSTの抵抗値が上記
のように設定される場合には、A/D変換動作などの際に
必要となるステップ判定において、スイッチによる抵抗
R₁乃至R₁₃の選択次第でその抵抗値に２進荷重の関係を
採り得るよう考慮しておく必要がある。

第７図は上記した原理を容量アレイ回路CAR及び抵抗
ストリング回路RSTによって達成する場合の一例を示す
等価回路である。同図において、容量アレイ回路CAR
は、特に制限されないが、それに含まれる容量素子1C乃
至53Cの組合せによって等価的に５つの容量40C₁,40C₂,5
3C₁,53C₂,及び70Cを得られるような回路接続とされる。
即ち、低周波サインウエーブに相当するような階段波状
の第１電圧信号が発生される抵抗ストリング回路RSTの
上部信号ラインLr₁と上記サンプル＆ホールド回路S/Hの
入力端子との間は、２つの第１容量40C₁及び40C₂が直列
接続されると共に、その結合点には極性反転スイッチと
しての上記スイッチSW2が接地端子との間に介在され
る。また、高周波サインウェーブに相当するような段階
波状の第２電圧信号が発生される抵抗ストリング回路RS
Tの下部信号ラインLr₂と上記サンプル＆ホールド回路S/
Hの入力端子との間は、２つの第２容量53C₁及び53C₂が
直列接続されると共に、その結合点には極性反転スイッ
チとしての上記スイッチSW3が接地端子との間に介在さ
れる。更に、回路の接地端子とサンプル＆ホールド回路
S/Hの入力端子との間に容量70Cが結合される。

ここで、第７図に示される等価回路は、第１図で説明
した各種スイッチの接続動作によって得られるもので、
その接続状態の概略は第８図に示される。同図から明ら
かなように、第７図における容量40C₁は並列接続された
容量素子8C及び32Cによって形成され、容量40C₂は並列
接続された容量素子1C,1C,16C及び22Cによって形成さ
れ、また、容量53C₁及び53C₂は夫々容量素子53C及び53C
によって形成され、更に容量70Cは並列接続された残り
全ての容量素子によって形成される。

第７図に示される直列接続された第１容量40C₁及び40
C₂は相互にキャパシタンスが等しく設定される。これ
は、第５図に示されるような波形を採る第１電圧信号が
スイッチSW2の動作によって半周期毎に極性判定された
場合、容量40C₂の下部電極の電圧波形が第６図に示され
るような連続反転となるように規制するものである。言
い換えるなら、第３図に示される低周波サインウェーブ
LFのピーク電圧値±V₁が相互に絶対値で等しくなるよう
に規制するものである。即ち、基準電圧Vrefと接地電位
との間で抵抗分圧されて成る第５図のような波形を採る
第１電圧信号が容量40C₁の上部電極に供給されるとき、
時刻t₀乃至t₁においてスイッチSW2がオフ状態に維持さ
れる。それによって、容量40C₂の下部電極には、第６図
の時刻t₀乃至t₁に示されるように容量40C₁、40C₂及び70
Cの比に応じた電圧信号波形が得られる。次に第５図に
おける時刻t₁乃至t₂で供給される第１電圧信号の極性を
反転させるため、時刻t₁においてスイッチSW2がオン状
態にされ、そのタイミングに同期して、第５図には示さ
ないが容量40C₁の上部電極に基準電圧Vrefが供給され
る。この基準電圧Vrefによる容量40C₁の充電動作が終了
するような僅かな時間が経過した後に上記スイッチSW2
がオフ状態にされ、それと同時に再び容量40C₁の上部電
極に接地電位が供給される。その結果、その瞬間におい
て容量40C₁の下部電極の電位は−Vrefとされる。したが
って、ほぼ時刻t₁乃至t₂に第５図のような段階波形を採
る第１電圧信号が容量40C₁の上部電極に供給されると、
第６図の時刻t₁乃至t₂及び第３図にに示されるように、
容量40C₂の下部電極には、ピーク電圧±V₁の絶対値が相
互に等しくなるような負極性の電圧信号波形が時刻t₁に
おいてほぼ連続して得られる。

第７図における直列接続された第２容量53C₁及び53C₂
も相互にキャパシタンスが等しく設定され、上記同様ス
イッチSW3の動作により第５図に示されるような波形を
採る第２電圧信号が半周期毎に極性反転され、それによ
って、第２容量53C₂の下部電極には第３図に示されるよ
うなピーク電圧＋V₂の絶対値が相互に等しくなる高周波
サインウェーブHFに応じた電圧信号が得られる。

上記容量40C₂及び53C₂の夫々の下部電極に得られた電
圧信号は、信号ラインLc₂上において合成され、それに
よって、第４図に示されるようなDTMF信号が形成され
る。上記容量70Cは、DTMF信号におけるピーク電圧±Vh
及び−Vlを第１及び第２容量との関係において規定す
る。

上記DTMF信号を発生させる上述の動作は、容量アレイ
回路CAR及び抵抗ストリング回路RSTに含まれる各種スイ
ッチの制御によって行われ、その制御は、DTMF信号発生
用の制御パターンに基づいてマルチプレクサ＆デコーダ
回路MPX＆DEC及び制御回路CONTにより実行される。DTMF
信号発生用の制御パターンは、第２図に示されるように
ステップS15及びS16で行われる。このステップS15及びS
16はD/A変換用制御パターンにおいて容量アレイ回路CAR
及び抵抗ストリング回路RSTを動作させるステップであ
るが、DTMF信号は電話回線の自動接続のために交換機で
必要とされるもので、そのDTMF信号発生時点では未だ回
線は非接続状態にあり、PCM信号を受けてD/A変換動作を
行う必要がない。したがって、DTMF信号発生用の制御パ
ターンが利用されるときD/A変換用制御パターンは用い
られず、それによって、容量アレイ回路CAR及び抵抗ス
トリング回路RSTの動作がD/A変換動作とDTMF信号発生動
作とで相互に競合することはない。

DTMF信号は上述の如くアナログ信号であるから、これ
を図示しないPCMハイウエイを介して交換機に送出する
ためにはA/D変換が必要となり、更に、このA/D変換動作
は上述の如くステップS1乃至S16に従って順次周期的に
行われるから、発生されたDTMF信号を次の周期でA/D変
換するために保持しておくためのサンプル＆ホールド動
作が必要とされる。このサンプル＆ホールド動作は上記
したサンプル＆ホールド回路S/Hで行われ、その制御は
第２図に示されるS/H用制御パターンで実行される。こ
のS/H用制御パターンは、ステップS15及びS16でDTMF信
号を標本化し、ステップS1乃至S13でその標本化したDTM
F信号を保持する。

よって、DTMF信号発生のための制御には、DTMF信号発
生用制御パターン、S/H用制御パターン、及びA/D変換用
制御パターンが用いられる。そのとき、制御回路CONT
は、上記夫々の制御パターンに応じた制御信号を、ステ
ップS1乃至S16に同期させてマルチプレクサ＆デコーダ
回路MPX＆DECに供給する。それにより、マルチプレクサ
＆デコーダ回路MPX＆DECは、当該制御パターンの内容に
応じた各種制御信号を出力して容量アレイ回路CAR及び
抵抗ストリング回路RSTのスイッチ制御やサンプル＆ホ
ールド回路S/Hの制御などを行ってDTMF信号の発生及び
その信号のA/D変換を交互に実行させる。

上記実施例によれば以下の効果を得ることができる。

（１）１組の容量アレイ回路CAR及び抵抗ストリング回
路RSTによってA/D変換動作、D/A変換動作、及びDTMF信
号発生動作が可能となるから、CODECの回路構成を極め
て小型化することができる。

（２）A/D変換動作及びD/A変換動作は、正極性のような
一方の極性の基準電圧によって両極性の入力に対して可
能であるから、基準電圧を発生させる回路の１つで済
み、その分だけCODECの小型化を図ることができる。

（３）DTMF信号は、＋極性の基準電圧Vrefをもとに、抵
抗ストリング回路RSTにおける一方のスイッチSWru列の
動作によって低周波サインウェーブに相当するような段
階波形の電圧信号を半周期毎に且つ正極性で不連続に形
成すると共に、抵抗ストリング回路RSTにおける他方の
スイッチSWrd列の動作によって高周波サインウェーブに
相当するような階段波形の電圧信号を上記同様半周期毎
に且つ正極性で不連続に形成し、更に容量アレイ回路CA
Rにおいて両電圧信号を半周期毎に極性反転させて合成
することで両極性に亘って形成される。このように、＋
極性のような一方の極性の基準電圧Vrefをもとにして両
極性に亘るDTMF信号を形成することができる。

（４）上記効果（３）より、DTMF信号を形成するために
必要な基準電圧Vrefは一方の極性で済むから、そのため
の回路構成を簡素化することができる。

（５）抵抗ストリング回路RSTにおける各抵抗R₁乃至R₁₃
は、半周期のサインウエーブに対応するような段階波形
の電圧信号を各スイッチを介して出力可能にその抵抗値
が設定され、その場合、残りの半周期分の電圧信号は、
サインウェーブの性質上それら抵抗抵抗R₁乃至R₁₃の選
択の仕方によって残り半周期のサインウエーブに対応す
るように近似させることができるから、本実施例のよう
にサインウエーブに応じた段階波形の半周期分の電圧信
号を交互に極性反転させて合成する構成においては、抵
抗ストリング回路に含まれる抵抗から引き出されるタッ
プの数を削減することができる。

（６）上記効果（５）より、抵抗ストリング回路を小型
化することができる。

（７）A/D変換動作及びD/A変換動作はステップS1乃至S1
6の１周期において交互に時分割で行われるから、両変
換動作に伴う容量アレイ回路CAR及び抵抗ストリング回
路RSTの利用効率を著しく高めることができると共に、
その動作効率の向上を図ることができる。

（８）DTMF信号発生動作においては、その信号をPCM信
号化するためのA/D変換動作がステップS1乃至S16の１周
期内に時分割で含まれるから、DTMF信号の発生に伴う容
量アレイ回路CAR及び抵抗ストリング回路RSTの利用効率
を著しく高めることができると共に、その動作効率の向
上を図ることができる。

以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において種
々変更可能であることはいうまでもない。例えば、上記
実施例では正極性のように一方の極性の基準電圧を用い
た場合について説明したが、それに限定されるものでは
なく、両極性の基準電圧を用いる構成にすることも可能
である。この場合、DTMF信号を形成するため抵抗ストリ
ング回路から出力すべき段階波形の電圧信号は両極性に
亘る１周期分の信号にしてもよい。そのときは、容量ア
レイ回路の代りに一対のオペアンプなどを用いて両電圧
信号の合成を行うことができる。また、本実施例におい
ては４種類の制御パターンについて説明したが、それに
限定されるものではなく、例えば被接続対象となるよう
な電話機において必要なリンギング（呼び出し音発生）
動作の制御パターンが含まれていてもよい。

以上の説明では主として本発明者によってなされた発
明をその背景となった技術分野である電話用CODECに適
用した場合について説明したが、それに限定されるもの
ではなく、その他の通信用プロセッサなどに広く適用す
ることができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。

すなわち、１組の容量アレイ回路及び抵抗ストリング
回路によってA/D変換動作、D/A変換動作、及びDTMF信号
発生動作が可能となるから、コーダ・デコーダ回路を極
めて小型化することができる。

【図面の簡単な説明】

第１図は本発明に係るコーダ・デコーダ回路の１実施例
の主要部を示す回路図、 第２図は実施例回路の制御パターンを示す説明図、 第３図はDTMF信号の基になる合成されるべき低周波サイ
ンウェーブ及び高周波サインウェーブの理想波形を示す
波形図、 第４図は第３図の信号波形が合成されて成るDTMF信号の
理想波形を示す波形図、 第５図は第１電圧信号及び第２電圧信号の段階波形の概
略を示す波形図、 第６図は第５図に示される電圧信号が半周期毎に極性反
転されたときの状態を示す波形図、 第７図はDTMF信号発生動作における容量アレイ回路及び
抵抗ストリング回路の接続状態を示す等価回路図、 第８図は第７図の具体的な接続状態を示す回路図であ
る。 CAR……容量アレイ回路、RST……抵抗ストリング回路、
1C乃至53C……容量素子、SW1乃至SW10……スイッチ、SW
c₁乃至SWc₁₁……スイッチ、SWru及びSWrd……スイッ
チ、Vref……基準電圧。

Claims (2)

【特許請求の範囲】
1. 【請求項１】１つの半導体基板上に半導体集積回路とし
   て形成され音声信号を処理する電話器用のコーダ・デコ
   ーダ回路であって、 基準電圧入力端子と接地端子との間に直列接続された複
   数個の抵抗素子と、各抵抗素子の接続点と第１の出力点
   との間に接続された第１のスイッチ群と、各抵抗素子の
   接続点と第２の出力点との間に接続された第２のスイッ
   チ群とからなり、上記第１および第２のスイッチ群の状
   態に応じて選択される抵抗素子によって基準電圧を所定
   の比で分圧した電圧を出力可能にされた抵抗ストリング
   回路と、 ２進化荷重もしくは２進化荷重構成可能にされた複数の
   容量素子と、一端が第１のスイッチを介して第３の出力
   点に接続可能にされ他端が第４の出力点に接続されると
   ともに上記複数の容量素子の一方の端子が接続もしくは
   接続可能にされた第１の信号ラインと、一端が第２のス
   イッチを介して上記第３の出力点もしくはアナログ入力
   端子に接続可能にされるとともに他端が第３のスイッチ
   を介して接続端子に接続可能にされた第２の信号ライン
   と、一端が第４のスイッチを介して上記基準電圧入力端
   子に接続可能にされるとともに他端が第５のスイッチを
   介して上記第２の出力点もしくは接続端子に接続可能に
   された第３の信号ラインと、上記各容量素子の他方の端
   子をそれぞれ上記第２もしくは第３の信号ラインまたは
   上記第１の出力点に接続可能にする第３のスイッチ群と
   を含み、上記容量素子間でこれらに充電された電化の再
   配分が可能にされた容量アレイ回路と、 第６のスイッチを介して上記第４の出力点接続されて上
   記容量アレイ回路の第１の信号ラインの電位と基準電圧
   とを比較して２値化した信号を出力可能なコンパレータ
   と、 上記コンパレータの出力を順次記憶する逐次近似レジス
   タと、 D/A変換されるべき入力データを保持するインプットレ
   ジスタと、 上記逐次近似レジスタの内容もしくは上記インプットレ
   ジスタに保持されたデータをデコードして上記抵抗スト
   リング回路内の第１および第２のスイッチ群と上記容量
   アレイ回路内の第３のスイッチ群および上記第１ないし
   第６のスイッチを、A/D変換、D/A変換またはDTMF信号の
   形成に向けて制御するマルチプレクサ・デコーダ回路
   と、 上記マルチプレクサ・デコーダ回路を制御して、上記容
   量アレイ回路および抵抗ストリング回路が、回線接続前
   はDTMF信号形成用またはA/D変換用として、また回線接
   続中はA/D変換用またはD/A変換用としてそれぞれ動作す
   るように時分割制御を行なう制御回路と、 上記容量アレイ回路における時分割D/A変換動作およびD
   TMF信号形成動作により上記第３の出力点に得られたア
   ナログ出力を保持するサンプル・ホールド回路と、 を備えてなることを特徴とするコーダ・デコーダ回路。
2. 【請求項２】上記容量アレイ回路において選択される等
   価的に並列接続される２組の容量素子は、それぞれ等価
   的に直列接続される一対の第１容量と等価的に直列接続
   される一対の第２容量を有し等価的に直列接続される容
   量の結合点と回路の接地点との間に極性反転用スイッチ
   素子が接続されてなることを特徴とする特許請求の範囲
   第１項記載のコーダ・デコーダ回路。