JPH08202652A - バス獲得時間制限回路付きアービトレーション回路 - Google Patents

バス獲得時間制限回路付きアービトレーション回路

Info

Publication number
JPH08202652A
JPH08202652A JP914595A JP914595A JPH08202652A JP H08202652 A JPH08202652 A JP H08202652A JP 914595 A JP914595 A JP 914595A JP 914595 A JP914595 A JP 914595A JP H08202652 A JPH08202652 A JP H08202652A
Authority
JP
Japan
Prior art keywords
signal
bus
circuit
outputs
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP914595A
Other languages
English (en)
Inventor
Koji Takahashi
孝治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP914595A priority Critical patent/JPH08202652A/ja
Publication of JPH08202652A publication Critical patent/JPH08202652A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 バス獲得時間を優先度に応じて制限すること
により、複数のデバイスがそれぞれの優先度に応じてバ
スを獲得でき、効率良くバスを使用することができるバ
ス獲得時間制限回路付きアービトレーション回路を提供
する。 【構成】 タイマ12は、一定時間内に必ずバスを獲得
しなければならない特定デバイスからのバス獲得要求1
04によって起動する。比較器14は、プライオリティ
エンコーダからのID信号103とタイマからのカウン
ト値105とを比較し、カウンタ値がIDよりも大きく
なると比較判定信号107を出力する。これにより、信
号切替器16は、IDレジスタ15からの特定ID信号
を出力する。許可信号出力回路13は、バス使用許可信
号102又はバス使用要求信号104が入力されるとバ
ス使用許可信号106を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バス獲得時間制限回路
付きアービトレーション回路に関する。
【0002】
【従来の技術】アービトレーション回路は、複数のデバ
イス(装置)がバスを共用するシステムにおいて、複数
のデバイスからのバス獲得要求信号に応じて、どのデバ
イスにバスの使用を認めるか決定する装置である。
【0003】一般に、この種のアービトレーション回路
では、各デバイスに与えられた優先度に基づいて、どの
デバイスにバスの使用を認めるか決定する。つまり、ア
ービトレーション回路は、バス獲得要求のあったデバイ
スのうち、最も優先度の高いデバイスにバスの使用を認
める。ところが、優先度だけに基づいてバスの使用を認
めてしまうと、優先度の高いデバイスがバスを占有して
しまい、優先度の低いデバイスはバスを使用することが
できないという問題が生じる。
【0004】この問題を解消するために、従来、バスの
使用時間を制限するバス獲得時間制限回路付きアービト
レーション回路がある。バス獲得時間制限回路付きアー
ビトレーション回路は、バスの使用時間を制限して、優
先度の高いデバイスがバスを長時間占有することを防止
する。このようなバス獲得時間制限回路付きアービトレ
ーション回路は、例えば、特開昭61−267160号
公報に記載されている。
【0005】従来のバス獲得時間制限回路付きアービト
レーション回路は、図4に示すように、プライオリティ
エンコーダ41と、タイマー42とを有している。プラ
イオリティエンコーダ41は、バス使用要求信号線40
1を介して複数のデバイス(図示せず)に接続されると
ともに、バス使用許可信号線402及びバス使用許可I
D信号線403を介してバス43に接続されている。ま
た、タイマー42は、バス使用許可信号線402及びバ
ス使用中断信号線404を介してプライオリティエンコ
ーダ41に接続されている。なお、複数のデバイスはそ
れぞれバス43にも接続されている。
【0006】次に、図5をも参照して、従来のバス獲得
時間制限回路付きアービトレーション回路の動作を説明
する。複数のデバイスからバス使用要求が出されると、
バス使用要求信号線401はアクティブになる。プライ
オリティエンコーダ41は、アクティブになっているバ
ス使用要求信号線401に接続されたデバイスの優先度
を比較し、最も高い優先度のデバイスを選択する。そし
て、図示しないクロックからのクロック信号501に同
期させて、バス使用許可信号線402をアクティブとと
もに、そのデバイスのIDをバス使用許可ID信号線4
03を介してバス43へ出力する。これにより、バス4
3は、優先度の高いデバイスに使用される状態となる。
【0007】タイマー42は、図示しないカウンタを有
しており、バス使用許可信号線402がアクティブにな
ると、クロック信号501のカウントを始める。このカ
ウントは、バス43の使用を認められたデバイスからの
バス使用要求が無くなるまで、或いは、予め定められた
値(ここでは6クロック)をカウントするまで、のいず
れか早い時点まで続けられる。
【0008】バス43の使用を認められたデバイスから
のバス使用要求が無くなると、プライオリティエンコー
ダ41は、バス使用許可信号線402をインアクティブ
にし、バス43を解放する。そして、次のバス使用要求
に答えるべく動作する。
【0009】また、バス43の使用を認められたデバイ
スからのバス使用要求が無くなる前に、カウンタが予め
定められた値をカウントした場合(本実施例では“6”
をカウントした場合)は、タイマー42は、バス使用中
断信号線404を介してバス使用中断信号をプライオリ
ティエンコーダ41に出力する。バス使用中断信号を受
けたプライオリティエンコーダ41は、次のクロックに
同期して、バス使用信号線402をインアクティブにし
てバス43を解放するとともに、バス使用許可IDの出
力を中止する。このようにして、各デバイスのバス獲得
時間は制限される。
【0010】
【発明が解決しようとする課題】従来のバス獲得時間制
限回路付きアービトレーション回路では、優先度に関係
なく、バスの使用時間を一律に制限してしまう。したが
って、処理を急がなければならない優先度の高いデバイ
スが、処理に必要とする十分な時間、バスを獲得するこ
とができないという問題点が生じる可能性がある。
【0011】また、他にバス獲得要求を出しているデバ
イスがない場合であっても、一定時間が経過すると必ず
バスを解放しなければならないため、バスの使用効率の
低下を招くという問題点もある。
【0012】本発明は、一定時間内に必ずバスを獲得す
る必要があるデバイスからのバス獲得要求を利用して、
バス獲得時間を優先度に応じて制限し、複数のデバイス
がそれぞれの優先度に応じてバスを獲得でき、効率良く
バスを使用することができるバス獲得時間制限回路付き
アービトレーション回路を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明によれば、複数の
デバイスからのバス獲得要求信号を受け、該バス獲得要
求信号を出力しているデバイスのうち最も優先度の高い
デバイスに与えられたIDを表わすID信号を出力する
プライオリティエンコーダと、前記ID信号の出力時間
を制限するバス獲得時間制限回路とを備えたアービトレ
ーション回路において、前記バス獲得時間制限回路が、
前記複数のデバイス以外の特定デバイスからのバス獲得
要求信号に応答してクロックをカウントし、カウント値
を示すカウント信号を出力するタイマーと、前記ID信
号と前記カウント信号とを受け、前記IDと前記カウン
ト値とを比較して、比較判定信号を出力する比較器と、
前記特定のデバイスを示す特定ID信号を記憶するレジ
スタと、前記プライオリティエンコーダ、前記レジス
タ、及び前記比較器に接続され、前記比較判定信号に従
って、前記ID信号及び前記特定ID信号のいずれか一
方を出力する信号切り替え回路とを有することを特徴と
するバス獲得時間制限回路付きアービトレーション回路
が得られる。
【0014】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。図1に本発明の第1の実施例を示す。図1に示
すバス獲得時間制限回路付きアービトレーション回路
は、プライオリティエンコーダ11、タイマ12、許可
信号出力回路13、比較器14、IDレジスタ15、及
び信号切替器16を有している。
【0015】プライオリティエンコーダ11は、図示し
ない複数のデバイス(装置)に接続され、これらデバイ
スからのバス使用要求101を受けて、バス使用許可信
号102を出力する。また、バス使用要求101を出し
たデバイスのうち、最も優先度の高いデバイスのIDを
示すID信号103を出力する。
【0016】一方、タイマ12には、優先度が低いにも
かかわらず、一定時間内に必ずバス17を使用しなけれ
ばならないデバイス、例えば、秒単位で発生するデータ
を取得するI/O装置や、一定間隔で再書き込みが必要
となるメモリ等の特定デバイスからのバス使用要求信号
104が入力される。タイマ12は、バス使用要求信号
104を受けて動作を開始し、カウント値105を比較
器14へ出力する。
【0017】許可信号出力回路13は、プライオリティ
エンコーダ11からのバス使用許可信号102をそのま
まバス使用許可信号106として出力するとともに、バ
ス使用要求信号104が入力されたときもバス使用許可
信号106として出力する。
【0018】比較器14は、プライオリティエンコーダ
11からのID信号103と、タイマ12からのカウン
ト値105とを比較し、カウント値105がID信号1
03よりも大きいときに比較判定信号107を出力す
る。
【0019】IDレジスタ15は、バス使用要求信号1
04を出力する特定デバイスに付与されたIDを保持
し、信号切替器16へ特定ID信号108を出力する。
【0020】そして、信号切替器16は、比較器14の
出力に応じて、プライオリティエンコーダ11からのI
D信号103と、IDレジスタ15からのID信号10
7のいずれか一方をバス使用許可ID信号109として
バス17へ出力する。
【0021】次に、このバス獲得時間制限回路付きアー
ビトレーション回路の動作を図2をも参照して説明す
る。まず、バス使用要求101がプライオリティエンコ
ーダ11に入力されると、プライオリティエンコーダ1
1は、クロック201に同期して、バス使用許可102
を出力し、バス使用要求101を出力したデバイスのう
ち最も優先度の高いデバイスに与えられたID(本実施
例では“3”)を表わすバス使用許可ID信号103を
出力する。プライオリティエンコーダ11から出力され
たバス使用許可信号102は、許可信号出力回路13に
入力され、そのままバス使用許可信号106としてバス
17へ出力される。また、プライオリティエンコーダ1
1から出力されたバス使用許可ID信号103は、通
常、そのまま信号切替器16からバス使用許可ID信号
109としてバス17へ出力される。こうして、バス使
用要求101を出力したデバイスのうち、最も優先度の
高いデバイスにバスの使用が認められる。
【0022】次に、特定デバイスからバス使用要求10
4が入力されると、タイマー12が起動する。タイマー
12は、クロック201をカウントし、カウンタ値10
5を出力する。比較器14は、タイマー12からのカウ
ンタ値105とプライオリティエンコーダ11からのバ
ス使用許可ID信号103とを比較する。本実施例の場
合、ID信号103が“3”なので、カウンタ値105
が“4”になった時点で、比較判定信号107が出力さ
れるが、ID信号103の値によって、比較判定信号1
07が出力されるタイミングは変化する。つまり、ID
信号103の値が大きければ大きい程、比較判定信号1
07が出力されるタイミングは遅くなり、小さければ小
さいほど早くなる。したがって、各デバイスに付与する
IDの値を優先度に対応させておけば、特定デバイスか
らバス使用要求104が出されてから、比較判定信号1
07が出力されるまでの時間を、そのときバスを使用し
ているデバイスの優先度に応じて変化させることができ
る。また、特定デバイスのバス各徳地館を制限する場合
は、図1に示すように、比較判定信号107をタイマ1
2に入力させて、その後所定クロック経過後にタイマ1
2をリセットするようにすればよい。
【0023】比較判定信号107は、信号切替器16に
入力され、プライオリティエンコーダ11から出力され
たバス使用許可ID信号103に代えて、IDレジスタ
15からの特定ID信号108“0”をバス使用許可I
D信号109としてバス17へ出力する。これにより、
バスを獲得していたデバイスのバス使用が制限され、バ
ス使用要求101はインアクティブとなる。また、許可
信号出力回路13は、バス使用許可信号106として、
バス使用要求信号104を出力するようになる。そし
て、バス使用要求信号104を出力した特定デバイスが
バス17を獲得する。
【0024】このあと、バス使用要求104の入力がな
くなると、許可信号出力回路13は、次のクロックで、
バス使用許可信号106の出力を停止する。また、タイ
マ12はリセットされ、比較器14からの比較判定信号
107の出力も無くなる。
【0025】このように、本実施例のアービトレーショ
ン回路では、周期的にバスを獲得しなければならない特
定デバイスを用いて、優先度の高いデバイスによるバス
の独占を防ぐことができる。さらに、特定デバイスから
のバス使用要求があった場合、バスを使用しているデバ
イスの優先度に応じて、バスの使用を制限するまでの時
間を調整するようにしたので、優先度の高いデバイスほ
ど長時間バスを使用することができる。
【0026】なお、上記実施例では、特定デバイスが1
つの場合について説明したが、複数の場合には、タイマ
12などの周辺回路を加えてやれば、対応することがで
きる。
【0027】次に、図3を参照して本発明の第2の実施
例を示す。このバス獲得時間制限回路付きアービトレー
ション回路は、タイマー12に代えて、充放電回路31
と電圧レベル変換回路32とを有している。なお、充放
電回路31及び電圧レベル変換回路32以外について
は、第1の実施例と同様なのその説明を省略する。
【0028】充放電回路31は、バス使用要求104が
入力されると充電を開始し、電圧レベル変換回路32
は、充放電回路31が出力する電圧(充放電回路31に
充電された電荷量)を表わすレベル信号301を出力す
る。このレベル信号は、第1の実施例のカウント値10
5に相当する。また、充放電回路31は、バス使用要求
104の入力が無くなると放電する。このように、充放
電回路31と電圧レベル変換回路32とが、タイマー1
2と同様の働きをするので、本実施例のアービトレーシ
ョン回路においても、周期的にバスを獲得しなければな
らない特定デバイスを用いて、優先度の高いデバイスに
よるバスの独占を防ぐことができる。さらに、特定デバ
イスからのバス使用要求があった場合、バスを使用して
いるデバイスの優先度に応じて、バスの使用を制限する
までの時間を調整するようにしたので、優先度の高いデ
バイスほど長時間バスを使用することができる。
【0029】
【発明の効果】本発明によれば、一定時間内に必ずバス
を獲得しなければならない特定デバイスを利用して、バ
ス獲得時間を制限するようにしたので、優先度の高いデ
バイスがバスを独占することを防止できる。また、特定
デバイスからのバス使用要求に応答するまでの時間を、
バスをすでに獲得しているデバイスの優先度に応じて調
整するようにしたことで、優先度の高いデバイスほど長
時間バスを使用することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図である。
【図2】図1のバス獲得時間制限回路付きアービトレー
ション回路の動作を説明するためのタイムチャートであ
る。
【図3】本発明の第2の実施例のブロック図である。
【図4】従来のバス獲得時間制限回路付きアービトレー
ション回路のブロック図である。
【図5】従来のバス獲得時間制限回路付きアービトレー
ション回路の動作を説明するためのタイムチャートであ
る。
【符号の説明】
11 プライオリティエンコーダ 12 タイマ 14 比較器 15 IDレジスタ 16 信号切替器 17 バス 101 バス使用要求 102 バス使用許可信号 103 ID信号 104 バス使用要求信号 105 カウント値 106 バス使用許可信号 107 比較判定信号 108 特定ID信号 109 バス使用許可ID信号 201 クロック 31 充放電回路 32 電圧レベル変換回路 301 レベル信号 41 プライオリティエンコーダ 42 タイマー 43 バス 401 バス使用要求信号線 402 バス使用許可信号線 403 バス使用許可ID信号線 404 バス使用中断信号線 501 クロック信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のデバイスからのバス獲得要求信号
    を受け、該バス獲得要求信号を出力しているデバイスの
    うち最も優先度の高いデバイスに与えられたIDを表わ
    すID信号を出力するプライオリティエンコーダと、前
    記ID信号の出力時間を制限するバス獲得時間制限回路
    とを備えたアービトレーション回路において、前記バス
    獲得時間制限回路が、前記複数のデバイス以外の特定デ
    バイスからのバス獲得要求信号に応答してクロックをカ
    ウントし、カウント値を示すカウント信号を出力するタ
    イマーと、前記ID信号と前記カウント信号とを受け、
    前記IDと前記カウント値とを比較して、比較判定信号
    を出力する比較器と、前記特定のデバイスを示す特定I
    D信号を記憶するレジスタと、前記プライオリティエン
    コーダ、前記レジスタ、及び前記比較器に接続され、前
    記比較判定信号に従って、前記ID信号及び前記特定I
    D信号のいずれか一方を出力する信号切替器とを有する
    ことを特徴とするバス獲得時間制限回路付きアービトレ
    ーション回路。
  2. 【請求項2】 前記特定デバイスが、一定の時間内に必
    ずバスを獲得しなければならないデバイスであることを
    特徴とする請求項1のバス獲得時間制限回路付きアービ
    トレーション回路。
  3. 【請求項3】 前記タイマーに代えて、前記特定デバイ
    スからの前記バス獲得要求信号に応答して電荷の充放電
    を行う充放電回路と、該充放電回路の電荷を監視し、該
    電荷の量に応じて電圧レベル信号を出力する電圧レベル
    変換回路とを設け、前記比較器が、前記ID信号と前記
    電圧レベル信号とを受け、前記IDと前記電荷の量とを
    比較して、前記比較判定信号を出力するようにしたこと
    を特徴とする請求項1のバス獲得時間制限回路付きアー
    ビトレーション回路。
JP914595A 1995-01-24 1995-01-24 バス獲得時間制限回路付きアービトレーション回路 Withdrawn JPH08202652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP914595A JPH08202652A (ja) 1995-01-24 1995-01-24 バス獲得時間制限回路付きアービトレーション回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP914595A JPH08202652A (ja) 1995-01-24 1995-01-24 バス獲得時間制限回路付きアービトレーション回路

Publications (1)

Publication Number Publication Date
JPH08202652A true JPH08202652A (ja) 1996-08-09

Family

ID=11712462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP914595A Withdrawn JPH08202652A (ja) 1995-01-24 1995-01-24 バス獲得時間制限回路付きアービトレーション回路

Country Status (1)

Country Link
JP (1) JPH08202652A (ja)

Similar Documents

Publication Publication Date Title
KR101391907B1 (ko) 인터럽트 컨트롤러
GB2114789A (en) Shared facility allocation system
JP5099090B2 (ja) マルチコアシステム、マルチコアシステムの制御方法、及びマルチプロセッサ
KR0155368B1 (ko) 램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법
KR960042385A (ko) 엘알유(lru)에 의한 중재기
US9223731B2 (en) Arbitration circuit and control method thereof
JP2000259429A (ja) タイマー管理装置および方法
US5578953A (en) Self-resetting status register
JPH08202652A (ja) バス獲得時間制限回路付きアービトレーション回路
JP3832733B2 (ja) ポーリング装置および通信装置
US6222900B1 (en) Counter device
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
JPH03263158A (ja) 共通バス調停制御方式
JPH07114510A (ja) Fifoしきい値制御dma制御方式
KR100358180B1 (ko) 다단접속형 셀 버스 조정장치 및 방법
JPS6019819B2 (ja) バス使用権制御方式
JP4549458B2 (ja) Dma転送装置
GB2230166A (en) Resource control allocation
JPH08237254A (ja) Oamセル挿入装置
JP2001117860A (ja) メモリアクセス優先順位切替制御装置
JP3266184B2 (ja) 入出力制御方法とその装置
JPH0581042A (ja) プライオリテイ制御回路
SU1151975A1 (ru) Устройство дл управлени пам тью
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JPH0660017A (ja) 競合回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402