JPH08201443A - ピークホールド回路、これを備えた信号出力回路及びこれを用いた固体撮像装置並びにその信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 リーク電流に起因するピークホールド出力の
電圧変動によって後段の信号処理回路へ及ぼす悪影響
を、簡単な回路構成にて無くすことが可能なピークホー
ルド回路を提供する。 【構成】 ダイオード動作をなすＭＯＳトランジスタＱ
１３と、このＭＯＳトランジスタＱ１３の出力側とグラ
ンドとの間に接続されたコンデンサＣとを備えたピーク
ホールド回路１４において、ＭＯＳトランジスタＱ１３
の出力側とグランドとの間に電位的に逆バイアスになる
ような極性でダイオードＤ１１を接続した構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ピークホールド回路、
これを備えた信号出力回路及びこれを用いた固体撮像装
置並びにその出力信号を処理する信号処理回路に関す
る。

【０００２】

【従来の技術】固体撮像装置、例えばリニアセンサやエ
リアセンサとして用いられるＣＣＤ固体撮像装置におい
て、適正な信号出力レベルを得るオートゲインコントロ
ールのような制御を可能とするために、信号出力のピー
ク値をホールドし、これを出力することが行われる。す
なわち、ある時点で読み出した信号出力のピーク値をホ
ールドし、これを基にして次の撮像時には電子シャッタ
ー等によって蓄積時間を制御することで、適正な信号出
力レベルを得ることができるのである。

【０００３】図９に、ピークホールド回路を備えた例え
ばＣＣＤリニアセンサの構成の一例を示す。同図におい
て、ＣＣＤリニアセンサ１００は、入射光をその光量に
応じた電荷量の信号電荷に変換して蓄積する受光部１０
１が一列に多数（例えば、２０００画素分）配列されて
なるセンサ列１０２と、このセンサ列１０２の各受光部
１０１から読出しゲート１０３を介して読み出された信
号電荷を一方向に転送するＣＣＤ(Charge Coupled Devi
ce) からなる電荷転送レジスタ１０４とを有する構成と
なっている。読出しゲート１０３による信号電荷の読出
しは、ゲートパルスφＲＯＧが印加されることによって
行われる。また、電荷転送レジスタ１０４は、転送クロ
ックφＨ１，φＨ２によって２相駆動される。

【０００４】電荷転送レジスタ１０４の最終段には、電
荷転送レジスタ１０４にて転送された信号電荷を検出し
て電圧に変換する例えばフローティング・ディフュージ
ョンからなる電荷電圧変換部１０５が形成されている。
電荷電圧変換部１０５の後段には、この電荷電圧変換部
１０５の出力を電流増幅する例えばソースフォロワ回路
からなるバッファ１０６が設けられている。このバッフ
ァ１０６は、センサ列１０２、読出しゲート１０３及び
電荷転送レジスタ１０４と同一基板（チップ）上に作製
されている（オンチップ）。バッファ１０６の出力は、
出力端子１０７を介してＣＣＤ出力（撮像信号）ＣＣＤ
ｏｕｔとして外部に導出される。

【０００５】このＣＣＤ出力ＣＣＤｏｕｔは、外部回路
であるバッファ１１１を通して信号出力Ｖｏｕｔとなる
とともに、ダイオード１１２及びコンデンサ１１３から
なるピークホールド回路１１４によってピーク値がホー
ルドされ、バッファ１１５を通してピークホールド出力
ＰＨｏｕｔとなる。この例では、ピークホールド回路１
１４がＬｏレベルを検出する回路構成となっており、そ
の出力波形を図１０に示す。同図において、実線で示す
信号出力Ｖｏｕｔに対してピークホールド出力ＰＨｏｕ
ｔは破線で示すようになる。なお、図１０中のＶｏｕｔ
レベルとＰＨｏｕｔレベルとのレベル差Ｖｄは、ダイオ
ード１１２の順方向ターンオン電圧（約０．６Ｖ）によ
るものである。

【０００６】図１１に、ＭＯＳトランジスタを用いて構
成されたピークホールド回路の従来例を、その前後のバ
ッファと共に示す。この従来回路は、ＭＯＳ回路構成で
あるため、ＣＣＤチップにオンチップ可能である。図１
１において、入力段のバッファは、ＮｃｈＭＯＳトラン
ジスタＱ５１，Ｑ５２からなるソースフォロワ回路５１
によって構成されている。このソースフォロワ回路５１
の後段には、ダイオード動作をなすＰｃｈＭＯＳトラン
ジスタＱ５３及びコンデンサＣからなるピークホールド
回路５２が配置されている。このピークホールド回路５
２は、入力信号Ｖｉｎに基づく信号入力Ｖａのピーク値
を検出し、これをホールドする。

【０００７】このピークホールド回路５２の出力端（Ｍ
ＯＳトランジスタＱ５３のソース）には、互いに並列接
続されたＮｃｈＭＯＳトランジスタＱ５４及びＰｃｈＭ
ＯＳトランジスタＱ５５からなるリセット回路５３が接
続されている。このリセット回路５３は、ＭＯＳトラン
ジスタＱ５４，Ｑ５５の各ゲートに、互いに逆相のリセ
ットパルスφｒｎ，φｒｐが印加されることで、ピーク
ホールド回路５２の出力Ｖｂをある電位Ｖｒにリセット
する。リセット回路５３の後段には、ＮｃｈＭＯＳトラ
ンジスタＱ５６，Ｑ５７からなるソースフォロワ回路５
４がバッファとして設けられている。そして、前段のソ
ースフォロワ回路５１の出力Ｖａが信号出力Ｖｏｕｔと
なり、後段のソースフォロワ回路５４の出力がピークホ
ールド出力ＰＨｏｕｔとなる。

【０００８】図１２は、上記構成のピークホールド回路
の出力波形図である。また、図１３は、図１２の要部の
拡大波形図である。これらの図において、細い実線がピ
ークホールド回路５２の入力Ｖａ、即ち信号出力Ｖｏｕ
ｔを表し、破線がピークホールド回路５２の出力Ｖｂを
表し、太い実線がピークホールド出力ＰＨｏｕｔを表し
ている。このピークホールド出力ＰＨｏｕｔの波形にお
いて、１ライン信号出力期間の後の部分が、その１ライ
ン信号期間のピーク値を出力している期間である。な
お、図１３において、ＶｘはＭＯＳトランジスタの閾値
電圧Ｖｔｈに起因する電圧であり、Ｖｙはソースフォロ
ワ回路５４の入出力間のレベルシフト分である。

【０００９】ところで、ＣＣＤリニアセンサの出力信号
を処理する信号処理回路において、その出力信号を直接
Ａ／Ｄ変換器でＡ／Ｄ変換して処理する場合がある。こ
のような場合には、ＣＣＤリニアセンサの出力信号の直
流レベルを、Ａ／Ｄ変換の基準レベル以下に合わせる必
要がある。ここで、Ａ／Ｄ変換器の入力信号レベルが基
準電圧以上になると、その信号レベルをＡ／Ｄ変換でき
ないばかりか、Ａ／Ｄ変換器側の電源電圧以上になった
場合には、Ａ／Ｄ変換器そのものが破壊されたり、ある
いはその後の基準電圧以下の正常レベルの信号に対して
も誤動作を起こさせたりする可能性がある。したがっ
て、どのような場合でも、信号レベルがＡ／Ｄ変換器の
基準電圧以上の電圧にならないようにする配慮が必要と
なる。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た従来のピークホールド回路では、ダイオード動作をな
す素子としてＭＯＳトランジスタＱ５３を用いた回路構
成となっているので、ピーク値を長時間ホールドする場
合は、図１２に破線や一点鎖線で示すように、以下に述
べるリーク電流によってホールド電圧Ｖｂが時間と共に
高レベル側か低レベル側へ変動する。すなわち、ＭＯＳ
トランジスタの場合には、図１４の断面図（ＣＭＯＳト
ランジスタ）から明らかなように、ソースあるいはドレ
インとウェル（ｗｅｌｌ）間に寄生ダイオードが存在
し、それぞれ逆バイアス状態になっている。この逆バイ
アス状態のダイオードでは、ジェネレーション電流や拡
散電流の微少リーク電流が流れる。

【００１１】具体的には、ＮｃｈＭＯＳトランジスタの
ソースやドレイン（Ｎ＋）へは、上記リーク電流によっ
て電子が流れ込む。そのソースやドレインが高インピー
ダンス状態であれば、流れ込む電子によって電圧が下が
る。逆に、ＰｃｈＭＯＳトランジスタの場合は、正孔が
流れ込み電圧が上がる。このことから考えて、図１１の
ＭＯＳトランジスタＱ５３〜Ｑ５５のソースあるいはド
レインからの正孔及び電子のリーク電流のバランスによ
りホールド電圧が上がるか下がるかが決まる。なお、逆
バイアスでの正孔あるいは電子のリーク電流は、そのダ
イオードの拡散の面積や濃度や深さ、あるいはウェルの
濃度や逆バイアス電圧の電圧値等により決まる。

【００１２】ピークホールドの理想は、長時間ピーク値
を電位変動無しで保持しておくことであるが、現実に
は、上述したように、ｐｎジャンクションの微少リーク
電流によりほとんどの場合高レベル側か低レベル側へ変
動する。使用方法にも依るが、ピーク値を数秒保持して
おきたい場合もあり、その場合にリーク電流によってピ
ークホールド出力ＰＨｏｕｔが高い方へ変動し、次段の
Ａ／Ｄ変換器の基準電圧を越えると、先述したように、
Ａ／Ｄ変換器に悪影響を及ぼすことになる。この問題点
に対する対策として最適なのは、リーク電流による電位
変動を無くすことであるが、それは非常に困難であり、
又大規模な回路追加が必要になり、回路構成が複雑化す
ることになる。

【００１３】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、リーク電流に起因す
るピークホールド出力の電圧変動によって後段の信号処
理回路へ及ぼす悪影響を、簡単な回路構成にて無くすこ
とが可能なピークホールド回路を提供することにある。

【００１４】

【課題を解決するための手段】本発明によるピークホー
ルド回路は、ダイオード動作をなすＭＯＳトランジスタ
と、このＭＯＳトランジスタの出力側と基準電位点との
間に接続されたコンデンサと、ＭＯＳトランジスタの出
力側と電源あるいはグランドとの間に電位的に逆バイア
スになるような極性で接続されたダイオードとを備えた
回路構成となっている。

【００１５】

【作用】上記構成のピークホールド回路において、所定
の入力信号がダイオード動作をなすＭＯＳトランジスタ
を通過することで、負側（又は、正側）のピーク値が検
出され、そのピーク値がコンデンサに保持される。この
とき、ＭＯＳトランジスタの出力側とグランド（又は、
電源）との間にダイオードが電位的に逆バイアスになる
ような極性で接続されていることで、このダイオードを
通してホールド電圧を時間の経過と共に下げる（又は、
上げる）方向にリーク電流が流れる。すなわち、リーク
電流に起因してピークホールド値が変動する方向が付加
したダイオードによって規制される。

【００１６】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。図１は、本発明の一実施例に係る
ピークホールド回路を備えた信号出力回路を示す回路図
である。図１において、入力段のバッファは、ドレイン
が電源Ｖｄｄに接続され、かつゲートが入力端子１１に
接続されたドライブ側ＮｃｈＭＯＳトランジスタＱ１１
と、このＭＯＳトランジスタＱ１１のソースとグランド
（基準電位点）との間に接続され、かつゲートにバイア
ス電圧Ｖｇｇが印加された負荷側ＮｃｈＭＯＳトランジ
スタＱ１２とからなるソースフォロワ回路１２によって
構成されている。このソースフォロワ回路１２の出力端
（ＭＯＳトランジスタＱ１１のソース）には、ＰｃｈＭ
ＯＳトランジスタＱ１３のドレイン及びゲートが接続さ
れているとともに、信号出力端子１３が直接接続されて
いる。

【００１７】ＰｃｈＭＯＳトランジスタＱ１３は、ドレ
イン及びゲートが共通接続されることでダイオード動作
をなすものであり、そのソースとグランドとの間に接続
されたコンデンサＣと共にピークホールド回路１４を構
成しており、入力信号Ｖｉｎに基づくソースフォロワ回
路１２の出力Ｖａのピーク値を検出し、これをホールド
する。このピークホールド回路１４の出力端（ＭＯＳト
ランジスタＱ１３のソース）には、互いに並列接続され
たＮｃｈＭＯＳトランジスタＱ１４及びＰｃｈＭＯＳト
ランジスタＱ１５からなるリセット回路１５が接続され
ている。このリセット回路１５は、ＭＯＳトランジスタ
Ｑ１４，Ｑ１５の各ゲートに、互いに逆相のリセットパ
ルスφｒｎ，φｒｐが印加されることで、ピークホール
ド回路１４の出力Ｖｂをある電位Ｖｒにリセットする。

【００１８】ＭＯＳトランジスタＱ１３のソースとグラ
ンドとの間には、ダイオードＤ１１が電位的に逆バイア
スになるような極性で接続されている。すなわち、本例
の場合は、ダイオードＤ１１のカソードがＭＯＳトラン
ジスタＱ１３のソースに、アノードがグランドにそれぞ
れ接続されている。リセット回路１５の後段には、ドレ
インが電源Ｖｄｄに接続され、かつピークホールド回路
１４の出力Ｖｂをゲート入力とするドライブ側ＮｃｈＭ
ＯＳトランジスタＱ１６と、このＭＯＳトランジスタＱ
１６のソースとグランドとの間に接続され、かつゲート
にバイアス電圧Ｖｇｇが印加された負荷側ＮｃｈＭＯＳ
トランジスタＱ１７とからなるソースフォロワ回路１６
が後段のバッファとして設けられている。ＭＯＳトラン
ジスタＱ１６のソースは、ピークホールド出力端子１７
に接続されている。そして、前段のソースフォロワ回路
１２の出力Ｖａが信号出力Ｖｏｕｔとなり、後段のソー
スフォロワ回路１６の出力がピークホールド出力ＰＨｏ
ｕｔとなる。

【００１９】次に、上記構成の信号出力回路の回路動作
について、図２の出力波形図を参照しつつ説明する。な
お、本信号出力回路の入力端子１１には、所定の入力信
号Ｖｉｎとして例えばＣＣＤリニアセンサの出力信号
（撮像信号）が入力されるものとする。この入力信号Ｖ
ｉｎは、ソースフォロワ回路１２を経て信号出力Ｖｏｕ
ｔとして直接信号出力端子１３から出力されるととも
に、ピークホールド回路１４に供給される。ここで、ピ
ークホールド回路１４は、Ｌｏレベルを検出する回路構
成となっている。したがって、ピークホールド回路１４
では、図２から明らかなように、ソースフォロワ回路１
２の出力Ｖａ（＝Ｖｏｕｔ）の負側のピーク値が検出さ
れ、コンデンサＣにホールドされる。

【００２０】ところで、ピークホールド回路１４の出力
Ｖｂが何らかの外乱等により低いレベル（あるいは、グ
ランドレベル近辺）にあると、ダイオード動作のＰｃｈ
ＭＯＳトランジスタＱ１１が常に逆バイアス状態にな
り、ピーク値の検出動作ができないことになる。外乱等
がなくとも、ＣＣＤリニアセンサの１センサ列（１ライ
ン）の読出しが終わり、次の読出しを行うときに、前回
読み出した１ラインの信号のピーク値よりも今回の信号
レベルが低い場合は、前回のピーク値がそのままホール
ドされてしまうため、今回の１ラインの信号のピーク値
を検出できないことになる。

【００２１】このような不具合を回避するために、リセ
ット回路１５が設けられている。すなわち、リセット回
路１５において、例えばセンサ列の各受光部に蓄積され
た信号電荷を読み出す直前のタイミングで、ＭＯＳトラ
ンジスタＱ１４，Ｑ１５の各ゲートにリセットパルスφ
ｒｎ，φｒｐを印加し、ピークホールド回路１４の出力
Ｖｂをある電位Ｖｒにリセットするようにする。このよ
うに、１ライン毎にピークホールド回路１４の出力Ｖｂ
をリセットすることにより、各ライン毎に確実にピーク
値を検出できるとともに、外乱等にも強いものとなる。
図２に示すピークホールド出力ＰＨｏｕｔの波形におい
て、１ライン信号種期間の後の部分が、その１ライン信
号期間のピーク値を出力している期間である。

【００２２】ここで、電圧保持用のコンデンサＣに対し
てダイオードＤ１１が電位的に逆バイアスになるような
極性で並列接続されていることにより、このダイオード
Ｄ１１を通してホールド電圧Ｖｂを下げる方向にリーク
電流が流れる。このダイオードＤ１１としては、もちろ
んＭＯＳトランジスタのソース・ドレインでの単位面積
当りのリーク電流との違いがあるが、同じであると考え
た場合には、ＭＯＳトランジスタのリーク電流に影響さ
れないようにＭＯＳトランジスタＱ１３〜Ｑ１５のうち
リークによる電圧変動方向が対抗するＰＭＯＳトランジ
スタＱ１３，Ｑ１５の拡散面積よりも大きな面積を持つ
ｐｎタイミングを挿入するのが実用的である。

【００２３】すなわち、リーク電流による電圧変動を簡
単な回路構成にて無くすことは困難であることから、本
実施例においては、電位的に逆バイアスになるような極
性でダイオードＤ１１を接続することにより、ピークホ
ールド出力ＰＨｏｕｔを積極的に次段のＡ／Ｄ変換器に
対して悪影響を及ぼさない方向、即ちＡ／Ｄ変換器の基
準電圧から遠ざかる方向へ変動させるようにしている。
本実施例の場合には、ピークホールド出力ＰＨｏｕｔが
時間と共に電圧的に低くなり、グランドレベルよりもＶ
ｄ11だけ低いレベルまで低下することになる。ここに、
Ｖｄ11とは、ダイオードＤ１１の順方向ターンオン電圧
である。

【００２４】上述したように、ピークホールド出力ＰＨ
ｏｕｔを積極的に一方向に変動させると言っても、数秒
レベルでの変動は数ｍＶ〜数十ｍＶ程度に過ぎず、実用
上、ピーク値のモニターとしても問題ないレベルが達成
可能である。また、本発明の特徴とするところは、数十
秒あるいは数百秒以上のピークホールド期間があった際
に、その変動量が後段の信号処理回路に悪影響を及ぼす
程度に大きくなることに対する対策であり、このような
場合は、再度信号出力を行い、そのピーク値を読み取る
ように制御側で行うようにすることにより、ピーク値を
確実にモニターできることになる。

【００２５】図３及び図４は、本発明の他の実施例を示
す回路図であり、図中、図１と同等部分には同一符号を
付して示してある。図３の実施例では、ピークホールド
回路１４の出力端（ＰｃｈＭＯＳトランジスタＱ１３の
ソース）に、ダイオードＤ１２がある正の電圧Ｖｒに対
して電位的に逆バイアスになるような極性で接続されて
いる。すなわち、ダイオードＤ１２のアノードがＰｃｈ
ＭＯＳトランジスタＱ１３のソースに接続され、カソー
ドがある正の電圧Ｖｒを出力する回路（図示せず）の出
力端に接続された回路構成となっている。この実施例の
場合には、ピークホールド出力ＰＨｏｕｔが時間と共に
電圧的に高くなり、Ｖｒ＋Ｖｄ12まで上昇することにな
る。ここに、Ｖｄ12とは、ダイオードＤ１２の順方向タ
ーンオン電圧である。

【００２６】一方、図４の実施例では、ピークホールド
回路１４の出力端（ＰｃｈＭＯＳトランジスタＱ１３の
ソース）に、ダイオードＤ１３がある負の電圧Ｖ１に対
して電位的に逆バイアスになるような極性で接続されて
いる。すなわち、ダイオードＤ１３のカソードがＰｃｈ
ＭＯＳトランジスタＱ１３のソースに接続され、アノー
ドがある負の電圧Ｖ１を出力する回路（図示せず）の出
力端に接続された回路構成となっている。この実施例の
場合は、ピークホールド出力ＰＨｏｕｔが時間と共に電
圧的に低くなり、Ｖ１−Ｖｄ13まで低下することにな
る。ここに、Ｖｄ13とは、ダイオードＤ１３の順方向タ
ーンオン電圧である。

【００２７】なお、上記各実施例においては、信号入力
Ｖｉｎ（Ｖａ）のピーク値を検出するピークホールド回
路１４として、図５（ａ）に示すように、ＰｃｈＭＯＳ
トランジスタを用いたＬｏレベル検出型の回路構成のも
のを用いたが、これに限定されるものではなく、図５
（ｂ）に示すように、ＮｃｈＭＯＳトランジスタを用い
たＨｉレベル検出型の回路構成のものを用いることも可
能である。ここに、ＶｘはＭＯＳトランジスタの閾値電
圧Ｖｔｈに起因する電圧である。また、ＭＯＳトランジ
スタに限らず、ダイオード動作をする他の素子を用いて
ピークホールド回路１４を構成することも可能である。

【００２８】図６は、本発明に係る信号出力回路の他の
実施例を示すブロック図である。この実施例では、信号
出力Ｖｏｕｔとピークホールド出力ＰＨｏｕｔとを別々
に出力する構成の先の実施例に対し、信号出力Ｖｏｕｔ
とピークホールド出力ＰＨｏｕｔとを択一的に出力する
構成となっている。すなわち、信号出力Ｖｏｕｔとピー
クホールド出力ＰＨｏｕｔとを２入力とし、これらを択
一的に出力する切換えスイッチ１８と、この切換えスイ
ッチ１８を制御するスイッチ制御回路１９と、切換えス
イッチ１８の選択出力を出力端子２１に与えるバッファ
２０とを備えた構成となっている。

【００２９】スイッチ制御回路１９は、ＣＣＤリニアセ
ンサの駆動系から与えられるタイミング信号に基づいて
センサ列の有効画素期間では切換えスイッチ１８を信号
出力Ｖｏｕｔ側に切り換え、有効画素期間の終了後は切
り換えスイッチ１８をピークホールド出力ＰＨｏｕｔ側
に切り換える。その結果、有効画素期間では信号出力Ｖ
ｏｕｔが選択されてバッファ２０を経て出力端子２１か
ら出力され、有効画素期間以外ではピークホールド出力
ＰＨｏｕｔが選択されてバッファ２０を経て出力端子２
１から出力される。このように、信号出力Ｖｏｕｔとピ
ークホールド出力ＰＨｏｕｔとを択一的に出力する構成
とすることにより、出力端子２１が１個で済むため、Ｉ
Ｃチップのピン数を削減できるとともに、外部回路であ
るＡ／Ｄ変換器２２を含む信号処理回路２３が１系統で
済むことになる。

【００３０】図７は、図１，図３及び図４の実施例に係
る信号出力回路２４を出力部として用いた例えばＣＣＤ
リニアセンサの構成図であり、図中、図９と同等部分に
は同一符号を付して示してある。この信号出力回路２４
は、ＣＣＤリニアセンサ１００と同一の基板上に作製さ
れる（オンチップ）。このように、ＣＣＤリニアセンサ
１００の出力部として、図１，図３及び図４の実施例に
係る信号出力回路２４を用いることにより、信号出力Ｖ
ｏｕｔと共にピークホールド出力ＰＨｏｕｔを出力でき
る。これにより、ある時点で読み出した信号出力のピー
ク値をホールドし、これを基にして次の撮像時には電子
シャッター等によって蓄積時間を制御することで、適正
な信号出力レベルを得るオートゲインコントロールのよ
うな制御が可能となる。また、信号出力回路２８をＣＣ
Ｄチップにオンチップ化したことで、外部回路を簡略化
でき、外付け部品を簡素化できる。

【００３１】また、ピークホールド出力ＰＨｏｕｔとし
て一方向側にのみ変動する電圧を得ることができるの
で、後段の信号処理回路において、その入力段にＡ／Ｄ
変換器を用いてＣＣＤリニアセンサの出力信号を直接Ａ
／Ｄ変換する場合に、ピークホールド出力ＰＨｏｕｔの
変動方向をＡ／Ｄ変換器の基準電圧と反対側に設定する
ことにより、変動に伴ってピークホールド出力ＰＨｏｕ
ｔがＡ／Ｄ変換器の基準電圧以上になったり、Ａ／Ｄ変
換器側の電源電圧以上になったりすることはないので、
Ａ／Ｄ変換器の破壊やデータの破壊を回避できることに
なる。

【００３２】さらに、図８に示すように、図６の実施例
に係る信号出力回路２５をＣＣＤリニアセンサ１００の
出力部として用い、信号出力Ｖｏｕｔとピークホールド
出力ＰＨｏｕｔとを択一的に出力するように構成した場
合には、図７の実施例で得られる効果に加え、出力系を
１系統にできることで信号出力のための出力端子（端子
ピン）が１個で済むという効果を得ることができる。こ
の場合には、Ａ／Ｄ変換器を含む信号処理回路も１系統
で済むことになる。

【００３３】また、上記構成の信号出力回路２４（２
５）を備えたＣＣＤリニアセンサ１００からなる固体撮
像装置の出力信号を処理するための信号処理回路では、
固体撮像装置から変動方向が規制されたピークホールド
出力ＰＨｏｕｔが導出されることから、そのピークホー
ルド出力ＰＨｏｕｔをＡ／Ｄ変換するに当たってはその
電圧変動に対する回路保護などのためのレベル合わせな
どの処理を当該回路側で行わなくても済むため、固体撮
像装置の出力信号を直接Ａ／Ｄ変換することができ、そ
れに伴い回路構成を簡略化できることになる。

【００３４】なお、上記各実施例では、ＣＣＤリニアセ
ンサに適用した場合について説明したが、エリアセンサ
を含む全てのＣＣＤ固体撮像素子、さらにはＣＣＤで限
らず他のセンサにも適用可能である。また、本発明に係
る信号出力回路は、固体撮像素子の出力部への適用に限
られるものではなく、所定の入力信号に基づく信号とそ
のピーク値の信号とを出力する信号出力回路全般に適用
し得るものである。

【００３５】ところで、電圧保持用のコンデンサに対し
てダイオードを並列に接続した構成のピークホールド回
路として、特開昭６０−４８６６号公報に開示のものが
知られている。しかしながら、この公知技術におけるダ
イオードは、次段のインピーダンス変換用の電界効果ト
ランジスタのゲートバイアス素子として用いられたもの
である。これに対し、本発明は、ダイオード動作をなす
素子としてＭＯＳトランジスタを用いた構成のピークホ
ールド回路において、ＭＯＳトランジスタの寄生ダイオ
ードに起因する課題を解決するために、ダイオード動作
をなすＭＯＳトランジスタの出力側と電源あるいはグラ
ンドとの間に電位的に逆バイアスになるような極性でダ
イオードを接続したものである。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
ダイオード動作をなすＭＯＳトランジスタと、このＭＯ
Ｓトランジスタの出力側と基準電位点との間に接続され
たコンデンサとを備えたピークホールド回路において、
ＭＯＳトランジスタの出力側とグランド（又は、電源）
との間に電位的に逆バイアスになるような極性でダイオ
ードを接続した構成としたことにより、このダイオード
を通してホールド電圧を時間の経過と共に下げる（又
は、上げる）方向にリーク電流が流れるので、リーク電
流に起因してピークホールド値が変動する方向が、付加
したダイオードによって規制される。したがって、後段
の信号処理回路の構成に対応してその変動方向を設定す
ることで、リーク電流に起因するピークホールド出力の
電圧変動によって後段の信号処理回路へ及ぼす悪影響
を、特別な回路を設けなくても簡単な回路構成にて無く
すことができることになる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る回路図である。

【図２】本発明に係る出力波形図である。

【図３】本発明の他の実施例に係る回路図である。

【図４】本発明の更に他の実施例に係る回路図である。

【図５】ピークホールド回路の等価回路図である。

【図６】本発明に係る信号出力回路の他の実施例を示す
回路図である。

【図７】本発明に係るＣＣＤリニアセンサの一例を示す
構成図である。

【図８】本発明に係るＣＣＤリニアセンサの他の例を示
す構成図である。

【図９】従来のＣＣＤリニアセンサを示す構成図であ
る。

【図１０】従来例に係る出力波形図である。

【図１１】従来例を示す回路図である。

【図１２】従来例の問題点を説明する出力波形図であ
る。

【図１３】図１２の要部の拡大波形図である。

【図１４】ＭＯＳトランジスタの断面図である。

【符号の説明】

１２，１６ ソースフォロワ回路 １４ ピークホールド回路 １５ リセット回路 １８ 切換えスイッチ １９ スイッチ制御回路 ２２ Ａ／Ｄ変換器 ２３ 信号処理回路 ２４，２５ 信号出力回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ダイオード動作をなすＭＯＳトランジス
   タと、 前記ＭＯＳトランジスタの出力側と基準電位点との間に
   接続されたコンデンサと、 前記ＭＯＳトランジスタの出力側と電源あるいはグラン
   ドとの間に電位的に逆バイアスになるような極性で接続
   されたダイオードとを備えたことを特徴とするピークホ
   ールド回路。
2. 【請求項２】 前記ＭＯＳトランジスタの出力側に得ら
   れるホールド出力をリセットするリセット回路を有する
   ことを特徴とする請求項１記載のピークホールド回路。
3. 【請求項３】 所定の入力信号のピーク値をホールドす
   る請求項１又は２記載のピークホールド回路と、 前記ピークホールド回路のホールド出力を入力とするバ
   ッファとを備え、 前記入力信号に基づく出力信号と前記バッファの出力信
   号とをそれぞれ出力することを特徴とする信号出力回
   路。
4. 【請求項４】 所定の入力信号のピーク値をホールドす
   る請求項１又は２記載のピークホールド回路と、 前記ピークホールド回路のホールド出力を入力とするバ
   ッファと、 前記入力信号に基づく出力信号と前記バッファの出力信
   号とを択一的に出力する切換えスイッチとを備えたこと
   を特徴とする信号出力回路。
5. 【請求項５】 固体撮像素子と、この固体撮像素子の出
   力信号に対して信号処理を施して出力する請求項３又は
   ４記載の信号出力回路とを備えたことを特徴とする固体
   撮像装置。
6. 【請求項６】 前記信号出力回路が前記固体撮像素子と
   同一の基板上に作製されたことを特徴とする請求項５記
   載の固体撮像装置。
7. 【請求項７】 請求項５又は６記載の固体撮像装置の出
   力信号を処理する信号処理回路であって、 前記固体撮像装置の出力信号を直接Ａ／Ｄ変換するＡ／
   Ｄ変換器を有することを特徴とする信号処理回路。