JPH08172070A - エッチング溝の製造方法 - Google Patents
エッチング溝の製造方法Info
- Publication number
- JPH08172070A JPH08172070A JP33368194A JP33368194A JPH08172070A JP H08172070 A JPH08172070 A JP H08172070A JP 33368194 A JP33368194 A JP 33368194A JP 33368194 A JP33368194 A JP 33368194A JP H08172070 A JPH08172070 A JP H08172070A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- thermal oxide
- film
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000003486 chemical etching Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 14
- 238000001459 lithography Methods 0.000 abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】熱酸化膜に覆われた半導体基板の表面より化学
エッチングを用いて前記半導体基板にエッチング溝を形
成するエッチング溝の製造方法において、正確な幅と端
部の形状を有する、エッチング溝の製造方法を提供す
る。 【構成】まずエッチング溝６に対応した幅９をもつ窓を
リソグラフィにより熱酸化膜２に形成し、つぎに、前記
リソグラフィに用いたレジスト膜３を除去後、前記熱酸
化膜２の窓より広くかつ素子動作部８より狭い幅の窓を
有するレジスト膜１２を、厚膜用のレジスト材を用い
て、再度、前記熱酸化膜２の上部に形成し、しかるのち
に半導体基板１をエッチング液７によりエッチングす
る。
エッチングを用いて前記半導体基板にエッチング溝を形
成するエッチング溝の製造方法において、正確な幅と端
部の形状を有する、エッチング溝の製造方法を提供す
る。 【構成】まずエッチング溝６に対応した幅９をもつ窓を
リソグラフィにより熱酸化膜２に形成し、つぎに、前記
リソグラフィに用いたレジスト膜３を除去後、前記熱酸
化膜２の窓より広くかつ素子動作部８より狭い幅の窓を
有するレジスト膜１２を、厚膜用のレジスト材を用い
て、再度、前記熱酸化膜２の上部に形成し、しかるのち
に半導体基板１をエッチング液７によりエッチングす
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特に化学エッチングによる半導体基板のエッチ
ング溝の製造方法に関するものである。
に係り、特に化学エッチングによる半導体基板のエッチ
ング溝の製造方法に関するものである。
【０００２】
【従来の技術】図３に、表面に熱酸化膜２が形成されて
いる半導体基板１に、化学エッチングによりエッチング
溝６を形成する場合の従来の一般的な方法を示す。半導
体素子の製造工程において、熱拡散等の前工程により、
半導体基板１の内部に素子動作部８が形成され、かつ、
その表面に、熱酸化膜２が形成されている半導体基板１
に、化学エッチングによりエッチング溝６を形成する工
程が生ずる。例えば、ｐｎ接合終端構造におけるメサエ
ッチング溝や、メモリー素子のトレンチ溝であり、これ
らのエッチング溝の場合、深さよりも、サブミクロン単
位の正確な幅と端部の形状を必要とする。この際、素子
動作部８の上部の熱酸化膜２は次工程において選択拡散
や電極形成を行う際に分離膜として必要であり、エッチ
ング溝６の上部の熱酸化膜２のみを除去して半導体基板
１にエッチング溝６を形成し、素子動作部８の上部の熱
酸化膜２は保護することが要求される。従来法において
は、まず、図３（Ａ）に示すように、エッチング溝６の
幅４に対応した窓をもったフォトレジスト膜３（以下、
レジスト膜３と言う。）を、熱酸化膜２の上部に、公知
のフォトリソグラフィ技術（以下、リソグラフィと言
う。）により形成する。つまり、まず熱酸化膜２の上部
にスピン塗布により全面にレジスト膜３を形成し、次に
リソグラフィによりエッチング溝６の幅４に対応した窓
をあける。次に、図３（Ｂ）に示すように、フッ酸、硝
酸系のエッチング液７をもちいて、化学エッチングをお
こなうと、熱酸化膜２、半導体基板１の順にエッチング
がすすんでエッチング溝６が形成される。なお、レジス
ト膜３はフッ酸、硝酸系のエッチング液７に対しても一
定時間内であればマスク機能をもつために、素子動作部
８の上部の熱酸化膜２は保護される。
いる半導体基板１に、化学エッチングによりエッチング
溝６を形成する場合の従来の一般的な方法を示す。半導
体素子の製造工程において、熱拡散等の前工程により、
半導体基板１の内部に素子動作部８が形成され、かつ、
その表面に、熱酸化膜２が形成されている半導体基板１
に、化学エッチングによりエッチング溝６を形成する工
程が生ずる。例えば、ｐｎ接合終端構造におけるメサエ
ッチング溝や、メモリー素子のトレンチ溝であり、これ
らのエッチング溝の場合、深さよりも、サブミクロン単
位の正確な幅と端部の形状を必要とする。この際、素子
動作部８の上部の熱酸化膜２は次工程において選択拡散
や電極形成を行う際に分離膜として必要であり、エッチ
ング溝６の上部の熱酸化膜２のみを除去して半導体基板
１にエッチング溝６を形成し、素子動作部８の上部の熱
酸化膜２は保護することが要求される。従来法において
は、まず、図３（Ａ）に示すように、エッチング溝６の
幅４に対応した窓をもったフォトレジスト膜３（以下、
レジスト膜３と言う。）を、熱酸化膜２の上部に、公知
のフォトリソグラフィ技術（以下、リソグラフィと言
う。）により形成する。つまり、まず熱酸化膜２の上部
にスピン塗布により全面にレジスト膜３を形成し、次に
リソグラフィによりエッチング溝６の幅４に対応した窓
をあける。次に、図３（Ｂ）に示すように、フッ酸、硝
酸系のエッチング液７をもちいて、化学エッチングをお
こなうと、熱酸化膜２、半導体基板１の順にエッチング
がすすんでエッチング溝６が形成される。なお、レジス
ト膜３はフッ酸、硝酸系のエッチング液７に対しても一
定時間内であればマスク機能をもつために、素子動作部
８の上部の熱酸化膜２は保護される。
【０００３】
【発明が解決しようとする課題】この従来の方法におい
ては、レジスト膜３と熱酸化膜２との密着性が弱いため
に、レジスト膜３と熱酸化膜２の境界面５が、フッ酸、
硝酸系のエッチング液７による化学エッチング工程中に
剥離する可能性が高く、したがって所望の深さのエッチ
ング溝６を得るためのエッチング時間中に、剥離した部
分から熱酸化膜２のエッチングがすすみ、ついには半導
体基板１にまでエッチングが達することにより、エッチ
ング溝６の幅が広がってしまったり、端部の形状が崩れ
てしまうことが生じる。そこで本発明は、正確な幅と端
部の形状を有する、エッチング溝の製造方法を提供する
ことを目的とするものである。
ては、レジスト膜３と熱酸化膜２との密着性が弱いため
に、レジスト膜３と熱酸化膜２の境界面５が、フッ酸、
硝酸系のエッチング液７による化学エッチング工程中に
剥離する可能性が高く、したがって所望の深さのエッチ
ング溝６を得るためのエッチング時間中に、剥離した部
分から熱酸化膜２のエッチングがすすみ、ついには半導
体基板１にまでエッチングが達することにより、エッチ
ング溝６の幅が広がってしまったり、端部の形状が崩れ
てしまうことが生じる。そこで本発明は、正確な幅と端
部の形状を有する、エッチング溝の製造方法を提供する
ことを目的とするものである。
【０００４】
【課題を解決するための手段】本発明においては、まず
エッチング溝に対応した幅をもつ窓をリソグラフィによ
り熱酸化膜に形成し、つぎに、前記リソグラフィに用い
たレジスト膜を除去後、前記熱酸化膜の窓より広い幅の
窓を有するレジスト膜を、厚膜用のレジスト材を用い
て、再度、前記熱酸化膜の上部に形成し、しかるのちに
半導体基板をエッチングする。
エッチング溝に対応した幅をもつ窓をリソグラフィによ
り熱酸化膜に形成し、つぎに、前記リソグラフィに用い
たレジスト膜を除去後、前記熱酸化膜の窓より広い幅の
窓を有するレジスト膜を、厚膜用のレジスト材を用い
て、再度、前記熱酸化膜の上部に形成し、しかるのちに
半導体基板をエッチングする。
【０００５】
【作用】本発明の方法において、まずエッチング溝に対
応した幅をもつ窓をリソグラフィにより熱酸化膜に形成
する工程では、レジスト材の選択、バッファードフッ酸
の濃度の選択、またエッチング時間の選択により、サブ
ミクロンの精度でエッチング溝に対応した幅をもつ窓を
熱酸化膜に形成することができる。つぎに、前記リソグ
ラフィに用いたレジスト膜を除去後、前記熱酸化膜の窓
より広い幅の窓を有するレジスト膜を、再度、前記酸化
膜の上部に形成し、しかるのちに半導体基板をエッチン
グ液によりエッチングする工程では、前記の工程でダメ
ージを受けたレジスト膜を用いるのではなく、新たにレ
ジスト膜を形成させるので、エッチング溝の端部は熱酸
化膜をエッチングマスクとして決定されるが、熱酸化膜
と半導体基板の密着性が大きく、エッチング工程中に剥
離する可能性が少なく、熱酸化膜がエッチングされて半
導体基板に達してしまうまでにエッチングを終了するよ
うにさせると、安定したエッチング溝の幅と端部の形状
を得ることができる。また、厚膜レジスト材を用いたレ
ジスト膜を再度形成することにより、素子動作部の上部
の熱酸化膜をエッチング時に保護することができる。
応した幅をもつ窓をリソグラフィにより熱酸化膜に形成
する工程では、レジスト材の選択、バッファードフッ酸
の濃度の選択、またエッチング時間の選択により、サブ
ミクロンの精度でエッチング溝に対応した幅をもつ窓を
熱酸化膜に形成することができる。つぎに、前記リソグ
ラフィに用いたレジスト膜を除去後、前記熱酸化膜の窓
より広い幅の窓を有するレジスト膜を、再度、前記酸化
膜の上部に形成し、しかるのちに半導体基板をエッチン
グ液によりエッチングする工程では、前記の工程でダメ
ージを受けたレジスト膜を用いるのではなく、新たにレ
ジスト膜を形成させるので、エッチング溝の端部は熱酸
化膜をエッチングマスクとして決定されるが、熱酸化膜
と半導体基板の密着性が大きく、エッチング工程中に剥
離する可能性が少なく、熱酸化膜がエッチングされて半
導体基板に達してしまうまでにエッチングを終了するよ
うにさせると、安定したエッチング溝の幅と端部の形状
を得ることができる。また、厚膜レジスト材を用いたレ
ジスト膜を再度形成することにより、素子動作部の上部
の熱酸化膜をエッチング時に保護することができる。
【０００６】
【実施例】図１に本発明の実施例を示す。まず、図１
（Ａ）に示すように、エッチング溝６の幅９に対応した
窓をもったレジスト膜３を、熱酸化膜２の上部に、公知
のリソグラフィ技術により形成する。つまり、まず熱酸
化膜２の上部にスピン塗布により全面にレジスト膜３を
数ミクロンの厚さで形成し、次にリソグラフィによりエ
ッチング溝６の幅９に対応した窓をあける。この際、ネ
ガレジスト材の方が、一般的にポジレジスト材より酸化
膜に対する密着性が大きいため、ネガレジスト材を用い
ることが望ましい。さらに、ＨＭＤＳ（ヘキサメチルジ
シラザン）等の密着向上材を熱酸化膜２とレジスト膜３
の間に塗布することが効果的である。
（Ａ）に示すように、エッチング溝６の幅９に対応した
窓をもったレジスト膜３を、熱酸化膜２の上部に、公知
のリソグラフィ技術により形成する。つまり、まず熱酸
化膜２の上部にスピン塗布により全面にレジスト膜３を
数ミクロンの厚さで形成し、次にリソグラフィによりエ
ッチング溝６の幅９に対応した窓をあける。この際、ネ
ガレジスト材の方が、一般的にポジレジスト材より酸化
膜に対する密着性が大きいため、ネガレジスト材を用い
ることが望ましい。さらに、ＨＭＤＳ（ヘキサメチルジ
シラザン）等の密着向上材を熱酸化膜２とレジスト膜３
の間に塗布することが効果的である。
【０００７】上記レジスト膜３をエッチングマスクとし
て、図１（Ｂ）に示すように、バッファードフッ酸をも
ちいてエッチングを行い、まず熱酸化膜２のみにエッチ
ング溝の幅９に対応する窓を形成する。この際、オーバ
ーエッチング等により幅９に誤差が生じないように留意
する必要があるが、レジスト材の選択、バッファードフ
ッ酸の濃度の選択、またエッチング時間の選択により、
サブミクロンの精度でエッチング溝６に対応した正確な
幅をもつ窓を熱酸化膜２に形成することができる。
て、図１（Ｂ）に示すように、バッファードフッ酸をも
ちいてエッチングを行い、まず熱酸化膜２のみにエッチ
ング溝の幅９に対応する窓を形成する。この際、オーバ
ーエッチング等により幅９に誤差が生じないように留意
する必要があるが、レジスト材の選択、バッファードフ
ッ酸の濃度の選択、またエッチング時間の選択により、
サブミクロンの精度でエッチング溝６に対応した正確な
幅をもつ窓を熱酸化膜２に形成することができる。
【０００８】次に、レジスト膜３をレジスト剥離液を用
いて除去する。次に、図１（Ｃ）に示すように、再度、
スピン塗布またはデイッピング塗布により、レジスト膜
１２を熱酸化膜２の上部に形成する。しかる後、リソグ
ラフィにより、レジスト膜１２に、熱酸化膜２に形成さ
れている窓の幅９より幅１０だけ広い窓を形成する。こ
こで、図２（Ａ）に示すように、熱酸化膜２に形成され
ている窓の幅９と同じ幅の窓を形成しようとすると、図
２（Ｂ）に示すように、マスクアライナの位置合わせ精
度による合わせ誤差の幅１３だけ、レジスト膜１２が半
導体基板１を覆う部分１４、および熱酸化膜２が露出す
る部分１５が生じてしまい、結果的に端部の位置が不安
定になりやすい。そこで、図１（Ｃ）の熱酸化膜２の窓
の幅９とレジスト膜１２の窓の幅の差１０は、リソグラ
フィ工程におけるマスクアライナの位置合わせ精度によ
る合わせ誤差の幅１３よりも大きく、かつ、素子動作部
８の領域に入り込まない限度に制限された大きさとな
る。また、この時、レジスト膜１２を形成するレジスト
材は、フォトリソグラフィに用いるレジスト材ではな
く、エッチング用の厚膜レジスト材を用いる。厚膜レジ
スト材は、フォトリソグラフィ用のレジスト材に較べ、
精度のよい窓を形成することはできないが、数十ミクロ
ンの厚膜を形成することにより、フッ酸、硝酸系のエッ
チング液に対して、マスク機能を有する。ここで、厚膜
レジスト材による窓形成の寸法精度は、数ミクロン程度
であるが、本方法においては、リソグラフィ工程におけ
るマスクアライナの位置合わせ精度による合わせ誤差の
幅１３よりも大きく、かつ、素子動作部８の領域に入り
込まない程度の大きさの幅の窓を形成すればよく、数百
ミクロン単位の制御でよいため、充分使用に適する。
いて除去する。次に、図１（Ｃ）に示すように、再度、
スピン塗布またはデイッピング塗布により、レジスト膜
１２を熱酸化膜２の上部に形成する。しかる後、リソグ
ラフィにより、レジスト膜１２に、熱酸化膜２に形成さ
れている窓の幅９より幅１０だけ広い窓を形成する。こ
こで、図２（Ａ）に示すように、熱酸化膜２に形成され
ている窓の幅９と同じ幅の窓を形成しようとすると、図
２（Ｂ）に示すように、マスクアライナの位置合わせ精
度による合わせ誤差の幅１３だけ、レジスト膜１２が半
導体基板１を覆う部分１４、および熱酸化膜２が露出す
る部分１５が生じてしまい、結果的に端部の位置が不安
定になりやすい。そこで、図１（Ｃ）の熱酸化膜２の窓
の幅９とレジスト膜１２の窓の幅の差１０は、リソグラ
フィ工程におけるマスクアライナの位置合わせ精度によ
る合わせ誤差の幅１３よりも大きく、かつ、素子動作部
８の領域に入り込まない限度に制限された大きさとな
る。また、この時、レジスト膜１２を形成するレジスト
材は、フォトリソグラフィに用いるレジスト材ではな
く、エッチング用の厚膜レジスト材を用いる。厚膜レジ
スト材は、フォトリソグラフィ用のレジスト材に較べ、
精度のよい窓を形成することはできないが、数十ミクロ
ンの厚膜を形成することにより、フッ酸、硝酸系のエッ
チング液に対して、マスク機能を有する。ここで、厚膜
レジスト材による窓形成の寸法精度は、数ミクロン程度
であるが、本方法においては、リソグラフィ工程におけ
るマスクアライナの位置合わせ精度による合わせ誤差の
幅１３よりも大きく、かつ、素子動作部８の領域に入り
込まない程度の大きさの幅の窓を形成すればよく、数百
ミクロン単位の制御でよいため、充分使用に適する。
【０００９】最後に、フッ酸、硝酸系のエッチング液７
をもちいて、レジスト膜１２および熱酸化膜２をマスク
としてエッチングをおこない、エッチング溝６を形成さ
せる。この際、エッチング溝６の端部は熱酸化膜２をエ
ッチングマスクとして決定されるが、熱酸化膜２と半導
体基板１の密着性が大きいため、境界部１１がエッチン
グ工程中に剥離する可能性が少なく、熱酸化膜２がエッ
チングされてエッチングが半導体基板１に達してしまう
までにエッチングを終了する様にさせると、正確な幅と
端部の形状を有するエッチング溝６を得ることができ
る。この時、熱酸化膜２がエッチングされてエッチング
が半導体基板１に達するまでに、半導体基板１に形成さ
れるエッチング溝６の深さは、熱酸化膜２の厚さが０．
６μｍである場合には、３００μｍ程度であり、前記の
メサエッチング溝またはトレンチ溝を形成する場合に
は、一般的には充分な深さである。
をもちいて、レジスト膜１２および熱酸化膜２をマスク
としてエッチングをおこない、エッチング溝６を形成さ
せる。この際、エッチング溝６の端部は熱酸化膜２をエ
ッチングマスクとして決定されるが、熱酸化膜２と半導
体基板１の密着性が大きいため、境界部１１がエッチン
グ工程中に剥離する可能性が少なく、熱酸化膜２がエッ
チングされてエッチングが半導体基板１に達してしまう
までにエッチングを終了する様にさせると、正確な幅と
端部の形状を有するエッチング溝６を得ることができ
る。この時、熱酸化膜２がエッチングされてエッチング
が半導体基板１に達するまでに、半導体基板１に形成さ
れるエッチング溝６の深さは、熱酸化膜２の厚さが０．
６μｍである場合には、３００μｍ程度であり、前記の
メサエッチング溝またはトレンチ溝を形成する場合に
は、一般的には充分な深さである。
【００１０】
【発明の効果】本発明の方法により、素子動作部の上部
の熱酸化膜を保護し、かつ、正確なエッチング溝の幅と
崩れのない端部の形状を得ることができる。
の熱酸化膜を保護し、かつ、正確なエッチング溝の幅と
崩れのない端部の形状を得ることができる。
【図１】本発明の実施例を示す図である。
【図２】本発明の実施例において、アライメントの誤差
が生じた場合を示す図である。
が生じた場合を示す図である。
【図３】従来のエッチング溝の製造方法を示す図であ
る。
る。
１ 半導体基板 ２ 熱酸化膜 ３ （フォト）レジスト膜 ４ エッチング溝の幅 ５ 熱酸化膜とレジストの境界部 ６ エッチング溝 ７ エッチング液 ８ 素子動作部 ９ 幅 １０ 幅 １１ 境界部 １２ 膜 １３ 幅 １４ 覆う部分 １５ 露出する部分
Claims (1)
- 【請求項１】熱酸化膜に覆われた半導体基板の表面にエ
ッチング溝用の窓をもつレジスト膜を形成して化学エッ
チングにより半導体基板に所要のエッチング溝を形成さ
せるエッチング溝の製造方法において、まずエッチング
溝に対応した幅をもつ窓をフォトリソグラフィにより前
記熱酸化膜に形成し、つぎに前記フォトリソグラフィに
用いたフォトレジスト膜を除去後、前記熱酸化膜の窓よ
り広い幅の窓を有する厚膜レジスト膜を再度前記熱酸化
膜の上部に形成し、しかるのちに半導体基板をエッチン
グすることを特徴とするエッチング溝の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33368194A JPH08172070A (ja) | 1994-12-16 | 1994-12-16 | エッチング溝の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33368194A JPH08172070A (ja) | 1994-12-16 | 1994-12-16 | エッチング溝の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172070A true JPH08172070A (ja) | 1996-07-02 |
Family
ID=18268784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33368194A Pending JPH08172070A (ja) | 1994-12-16 | 1994-12-16 | エッチング溝の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172070A (ja) |
-
1994
- 1994-12-16 JP JP33368194A patent/JPH08172070A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US6458494B2 (en) | Etching method | |
| JPH08172070A (ja) | エッチング溝の製造方法 | |
| US6465357B1 (en) | Fabricating structures using chemo-mechanical polishing and chemically-selective endpoint detection | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JPS5848920A (ja) | 半導体装置の製造方法 | |
| JPH04148546A (ja) | ビーム寸法測定用素子及びその製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| US3477123A (en) | Masking technique for area reduction of planar transistors | |
| JPS61184831A (ja) | 半導体装置の製造方法 | |
| KR0147485B1 (ko) | 롬의 게이트전극 제조방법 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS6216536B2 (ja) | ||
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPS60157227A (ja) | 高耐圧半導体素子の製法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH04106927A (ja) | 半導体装置の製造方法 |