JPH08162571A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08162571A
JPH08162571A JP30493394A JP30493394A JPH08162571A JP H08162571 A JPH08162571 A JP H08162571A JP 30493394 A JP30493394 A JP 30493394A JP 30493394 A JP30493394 A JP 30493394A JP H08162571 A JPH08162571 A JP H08162571A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
lead
block
portion
frame
part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30493394A
Other languages
English (en)
Other versions
JP3201187B2 (ja )
Inventor
Shin Soyano
Susumu Toba
伸 征矢野
進 鳥羽
Original Assignee
Fuji Electric Co Ltd
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【目的】半導体モジュールにおいて、リードピンブロッ
クと額縁部との隙間からのゲル状樹脂封止材の滲み出し
を防止する構造を実現する。 【構成】リードピンブロック80は、多数のリードピン
P1〜P16が起立した基台部81と、蓋受け段差部8
2と、額縁部12の内側面の係合爪部12bに係合する
係合爪部81aと、使用時にリードピンP1〜P16の
雌型コネクタのガイド穴に挿し込まれるガイドピン部G
1,G2と、蓋受け段差部82に凹所82aから係合爪
部81aの段差部位にかけて基台部81を厚さ方向に貫
通したエア抜き孔83とを有している。ブロック80を
額縁部12の内側面に落とし込み、係合爪部12bと係
合爪部81aとを係合させると、ブロック80は密着的
に抜け止め状態になるが、ブロック80と額縁部12と
の隙間Gがシール部材85を以て閉塞されている。また
内部空間と外気とはエア抜き孔83を介して連通状態に
なっている。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、半導体素子が実装され
た回路基板を絶縁性ケース枠内に収納したパワーモジュ
ールと称される半導体装置に関し、特に、多数のリード
ピンが植設されたリードピンブロックの絶縁性ケース枠
への取付け構造に関する。

【0002】

【従来の技術】従来、パワーモジュール又はインテリジ
ェントパワーモジュールと称される半導体装置(半導体
モジュール)は、図4,図5に示す如く、リードフレー
ム付きの絶縁性ケース枠10と、この絶縁性ケース枠1
0の額縁部12の一方面側の開口段差14に接着剤を以
て固着して開口を閉蓋する放熱性ベース板(金属板)2
0と、この放熱性ベース板20の内面に半田等で固着さ
れた回路基板(セラミックス基板)30,31と、この
回路基板30上の厚膜配線にインナーリード先端Aが接
続したリードフレーム40〜45と、絶縁性ケース枠1
0の額縁部12に取付け固定され、回路基板31上の厚
膜配線にインナーリード先端Bが接続した多数のリード
ピンP1〜P16を有するインサート成形のリードピン
ブロック70と、絶縁性ケース枠10の内部空間に充填
され、回路基板30,リードフレーム40〜45のイン
ナーリード及びリードピンP1〜P16のインナーリー
ドを浸漬するゲル状樹脂(シリコーン樹脂)封止材50
と、絶縁性ケース枠10の他面側の開口段差18に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板60とを有
している。回路基板30,31にはパワートランジス
タ,IGBT(伝導度変調形トランジスタ),ダイオー
ド,サイリスタ等の半導体素子(チップ)32,34が
実装されている。リードフレーム40〜45のインナー
リード先端は回路基板30の厚膜配線(ランド部)に半
田等で固着されており、その配線と対応の半導体素子3
2,34にボンディングワイア32a,34aで接続さ
れている。

【0003】リードフレーム40〜45は額縁部12に
インサート成形で固着されており、額縁部12の端子座
板40a〜45aに外部接続の端子ねじ(図示せず)が
螺着するようになっている。

【0004】他方、リードピンブロック70は絶縁性ケ
ース枠10とは別体のインサート成形品であり、図6に
示す如く、多数のリードピンP1〜P16が起立した基
台部71と、絶縁性ケース枠10の額縁部12の内側の
落とし込み溝12a,12aに落とし込んだ状態で開口
段差18のレベルの一部を形成する蓋受け段差部72
と、この蓋受け段差部72の形成面とは反対側面に形成
され、額縁部12の内側面の楔状の係合爪部12bに係
合する係合爪部(図示せず)と、使用時にリードピンP
1〜P16の雌型コネクタ(図示せず)のガイド穴に挿
し込まれるガイドピン部G1,G2とを有している。額
縁部12の内側面にはリードピンブロック70の落とし
込み深さを限定する一対のブロック受け部12c,12
cが形成されている。リードピンブロック70を絶縁性
ケース枠10とは別体に成形するのは、樹脂部分を縮小
化して樹脂のヒケ等の影響を減らし、端子としてのリー
ドピンP1〜P16のピッチや起立度の精度を向上さ
せ、良品率を高めるためである。

【0005】リードピンブロック70を絶縁性ケース枠
10に組み付ける場合は、リードピンブロック70を落
とし込み溝12a,12aに合わせて挿し込み、前述し
た額縁部12の内側面の係合爪部12bとリードピンブ
ロック70の係合爪部とを係合させると、リードピンブ
ロック70は密着的に抜け止め状態になる。この後、図
7に示す如く、ゲル状樹脂(シリコーン樹脂)封止材5
0を充填し、絶縁性ケース枠10の開口段差18及びリ
ードピンブロック70の蓋受け段差部72に接着剤を以
て絶縁性蓋板60を固着して閉蓋する。

【0006】

【発明が解決しようとする課題】しかしながら、上記の
半導体モジュールのリードピンブロック70の取付け構
造にあっては、次のような問題点があった。

【0007】 絶縁性蓋体60を絶縁性ケース枠10
へ固着するための加熱時或いは半導体モジュールの使用
時におけるパワー素子の発熱によりそれらを浸漬するゲ
ル状樹脂(シリコーン樹脂)封止材50が加熱されて温
度が上昇し、ゲル状樹脂封止材50の熱膨張が生じる。
これにより、リードピンブロック70の基台部71と額
縁部12の内側面との嵌め合い隙間Gを介してゲル状樹
脂封止材50が外部に滲み出たり、絶縁性蓋板60の浮
きが生じる場合があった。

【0008】 リードピンブロック70のリードピン
P1〜P16は辺長1mm以下の極細の角柱であるた
め、梱包時や輸送途中の不如意な接触等で容易に曲がり
変形し易い。またガイドピン部G1,G2は樹脂部であ
るため、これは折れ易い。

【0009】そこで上記問題点に鑑み、本発明の第1の
課題は、半導体モジュールにおいてリードピンブロック
と額縁部との隙間からのゲル状樹脂封止材の滲み出しを
防止するリードピンブロックの取付け構造を実現するこ
とにあり、本発明の第2の課題は、半導体モジュールに
おいて輸送途中等でのリードピンブロックのリードピン
及びガイドピンの曲がりや折れ等を防止する保護構造を
実現することにある。

【0010】

【課題を解決するための手段】上記第1の課題を解決す
るために、本発明の第1の手段は、多数のリードピンが
起立したリードピンブロックを額縁部の内側に挿し込み
固定して成る絶縁性ケース枠と、絶縁性ケース枠の一方
の開口を閉蓋する放熱性ベース板と、上記放熱性ベース
板の内面に固着され、上記リードピンのインナーリード
先端に接続する半導体素子が実装された回路基板と、上
記絶縁性ケース枠の内部空間に充填され、上記回路基板
及び前記インナーリードを浸漬するゲル状樹脂封止材
と、上記絶縁性ケース枠の他方の開口を閉蓋する絶縁性
蓋板とを有する半導体装置において、上記リードピンブ
ロックと前記額縁部との嵌め合い隙間を上記内部空間側
で塞ぐシール部材と、上記リードピンブロックの基台部
を貫通させて形成したエア抜き孔とを有して成ることを
特徴とする。ここで、上記エア抜き孔は上記額縁部の内
側面に形成されたケース側爪係合部に係合する係合爪部
の段差部位に形成されていることが望ましい。

【0011】上記第2の課題を解決するために、本発明
の第2の手段は、基台部上に列状に起立した多数のリー
ドピン及びそれらリードピンの両端に起立したガイドピ
ン部を備えたリードピンブロックと、上記リードピンブ
ロックを額縁部の内側に挿し込み固定して成る絶縁性ケ
ース枠と、絶縁性ケース枠の一方の開口を閉蓋する放熱
性ベース板と、上記放熱性ベース板の内面に固着され、
上記リードピンのインナーリード先端に接続する半導体
素子が実装された回路基板と、上記絶縁性ケース枠の内
部空間に充填され、上記回路基板及び上記インナーリー
ドを浸漬するゲル状樹脂封止材と、上記絶縁性ケース枠
の他方の開口を閉蓋する絶縁性蓋板とを有する半導体装
置において、上記多数のリードピン及び上記ガイドピン
部に対応した挿抜自在の収納孔を備えた鞘ブロックを有
して成ることを特徴とする。ここで、上記リードピンブ
ロックの上記基台部上に上記鞘ブロックの挿入深さを限
定する突部を形成することが望ましい。また、上記鞘ブ
ロックの挿し込み当て面のうちガイドピン収納孔側に段
差部を形成することが望ましい。そしてまた、上記鞘ブ
ロックは、両端に位置する第1及び第2のガイドピン収
納孔に挟まれたリードピン収納孔の配列途中に第3のガ
イドピン収納孔を有すると共に、上記第3のガイドピン
収納孔の近傍に分割用窪み部を有して成ることが望まし
い。

【0012】

【作用】第1の手段においては、リードピンブロックを
額縁部に挿し込んで組み付けた状態で上記額縁部との嵌
め合い隙間がシール部材を以て内部空間側で閉塞されて
いるので、絶縁性蓋体を絶縁性ケース枠へ固着するため
の加熱や半導体素子の発熱によりゲル状樹脂封止材の温
度が上昇してゲル状樹脂封止材が熱膨張しても、この隙
間から滲み出ることはない。ゲル状樹脂封止材が膨張す
ると内部空間の残留空気の空気圧が高まるが、エア抜き
孔が形成されているので、内圧は上昇せず、ゲル状樹脂
封止材の自由膨張を許すことができる。このため、過度
な熱応力の発生を抑制でき、信頼性が向上する。そして
また、絶縁性蓋板の浮き上がりを防止することができ
る。特に、エア抜き孔がケース側爪係合部に係合する係
合爪部の段差部位に形成されている場合には、スライダ
ー金型を用いずにリードピンブロックのインサート成形
を行い、その成形品の係合爪部の段差部位に貫通孔を孔
開ければ、上記のエア抜き孔を有するリードピンブロッ
クを製造できる。スライダー金型の使用を無くすことが
できるため、製造コストの低廉化に寄与する。

【0013】第2の手段においては、鞘ブロックをリー
ドピンブロックの多数のリードピン及びガイドピン部に
収納孔を挿し込むことにより、多数のリードピン及びガ
イドピン部が全体として鞘ブロックに覆い隠されるた
め、輸送途中でのピンへの直接接触等を無くすことがで
き、ピンの変形や折れを防止できる。リードピンブロッ
クの基台部上に突部が形成されている場合は、鞘ブロッ
クを挿入するその挿し込み当て面が突部に当たり、ピン
の元部に隙間が残る。このため、鞘ブロックを容易に抜
き出すことができる。例えば、出荷段階等においては鞘
ブロックを挿し込む前にガイドピン部が折れてしまうこ
とが起こり得る。このような場合、折れたガイドピン部
を接着剤で接合して修正した後、鞘ブロックを挿し込み
で保護する必要があるが、多々接着剤がガイドピン部の
接合部位からはみ出して付着するため、鞘ブロックの挿
入の中途できつくなる。このような接着剤による修正を
行い易くするため、第2の手段では、鞘ブロックの挿し
込み当て面のうちガイドピン収納孔側に段差部が形成さ
れている。この段差部が付着した接着剤の盛り上がりの
逃げ空間となっているので、鞘ブロックが最後まで挿入
可能となる。第3のガイドピン収納孔と分割用窪み部を
有する鞘ブロックを用いると、異なるピン数のリードピ
ンブロックに対応してそれぞれ使用できる。ピン数が少
ないリードピンブロックの保護に用いるには、分割用窪
み部に沿って折り割ることで使用可能となる。

【0014】

【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。

【0015】図1(a)は本発明の実施例に係る半導体
装置(半導体モジュール)の構造を示す断面図、図1
(b)は上記実施例におけるリードピンブロックの取付
け構造を示す部分断面図、図2は上記実施例におけるリ
ードピンブロックの取付け構造及び鞘ブロックを示す分
解斜視図である。

【0016】本例の半導体装置はパワーモジュール又は
インテリジェントパワーモジュールと称される半導体モ
ジュールで、図4に示す如くと同様の平面構造を有して
いる。この半導体モジュールは、リードフレーム付きの
絶縁性ケース枠10と、この絶縁性ケース枠10の額縁
部12の一方面側の開口段差14に接着剤を以て固着し
て開口を閉蓋する放熱性ベース板(金属板)20と、こ
の放熱性ベース板20の内面に半田等で固着された回路
基板(セラミックス基板)30,31と、この回路基板
30上の厚膜配線にインナーリード先端Aが接続したリ
ードフレーム41,42〜45と、絶縁性ケース枠10
の額縁部12に取付け固定され、回路基板31上の厚膜
配線にインナーリード先端Bが接続した多数のリードピ
ンP1〜P16を有するインサート成形のリードピンブ
ロック80と、絶縁性ケース枠10の内部空間に充填さ
れ、回路基板30,リードフレーム40〜45のインナ
ーリード及びリードピンP1〜P16のインナーリード
を浸漬するゲル状樹脂(シリコーン樹脂)封止材50
と、絶縁性ケース枠10の他面側の開口段差18に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板60とを有
している。回路基板30,31にはパワートランジス
タ,IGBT(伝導度変調形トランジスタ),ダイオー
ド,サイリスタ等の半導体素子(チップ)32,34が
実装されており、リードフレーム40〜45のインナー
リード先端は回路基板30の厚膜配線(ランド部)に半
田等で固着されており、その配線と対応の半導体素子3
2,34にボンディングワイア32a,34aで接続さ
れている。リードフレーム40〜45は額縁部12にイ
ンサート成形で固着されており、額縁部12の端子座板
41a,43a〜45aに外部接続の端子ねじ(図示せ
ず)が螺着するようになっている。

【0017】リードピンブロック80は絶縁性ケース枠
10とは別体のインサート成形品であり、図2に示す如
く、多数のリードピンP1〜P16が起立した基台部
(端子台部)81と、絶縁性ケース枠10の額縁部12
の内側の落とし込み溝12a,12aに落とし込んだ状
態で開口段差18のレベルの一部を形成する蓋受け段差
部82と、この蓋受け段差部82の形成面とは反対側面
に形成され、額縁部12の内側面の楔状の係合爪部12
bに係合する係合爪部81a(図1(b)参照)と、使
用時にリードピンP1〜P16の雌型コネクタ(図示せ
ず)のガイド穴に挿し込まれるガイドピン部G1,G2
と、蓋受け段差部82に凹所82aから係合爪部81a
の段差部位にかけて基台部81を厚さ方向に貫通したエ
ア抜き孔83と、基台部81上に形成された複数の突部
84とを有している。リードピンブロック80を絶縁性
ケース枠10に組み付ける場合は、リードピンブロック
80を落とし込み溝12a,12aに合わせて挿し込
み、額縁部12の内側面の係合爪部12bとリードピン
ブロック80の係合爪部81aとを係合させると、リー
ドピンブロック80は密着的に抜け止め状態になるが、
本例では、リードピンブロック80と額縁部12との隙
間Gがケース内部空間側で接着剤等のシール部材85を
以て閉塞されている。そしてケース内部空間と外気とは
エア抜き孔83を介して連通状態になっている。

【0018】本例ではリードピンブロック80を額縁部
12の落とし込み溝12a,12aに挿し込んで組み付
けた状態において、額縁部12との嵌め合い隙間Gがシ
ール部材85を以て内部空間側で閉塞されている。この
ため、半導体素子32,34等の発熱によりゲル状樹脂
封止材50の温度が上昇して熱膨張しても、この隙間G
から滲み出ることはない。ゲル状樹脂封止材50が熱膨
張すると内部空間の残留空気の空気圧が高まるが、エア
抜き孔83が形成されているので、内圧は上昇せず、ゲ
ル状樹脂封止材50の自由表面レベルが上昇するに留ま
る。このため、過度な熱応力の発生を抑制でき、信頼性
が向上する。そしてまた、絶縁性蓋板60の浮き上がり
を防止することができる。特に本例においては、エア抜
き孔83を係合爪部81aの段差部位に開けてある。こ
のため、ケース側の係合爪部12bの隙間を介して外部
に確実に連通している。また、スライダー金型を用いず
にリードピンブロックのインサート成形を行い、その成
形品の係合爪部81aの段差部位に貫通孔を孔開けれ
ば、エア抜き孔83を有するリードピンブロック80を
製造できる。スライダー金型の使用を無くすことができ
るため、製造コストの低廉化に寄与する。

【0019】図2に示す如く、樹脂製の鞘ブロック90
は、多数のリードピンP1〜16及びガイドピン部G
1,G2に対応した挿抜自在のリードピン収納貫通孔h
1〜h22,ガイドピンリードピン収納貫通孔H1,H
2を備えている。そしてこの鞘ブロック90の挿し込み
当て面90aのうちガイドピン収納貫通孔H1,2側に
は2段の段差部92が形成されている。

【0020】鞘ブロック90をリードピンブロック80
の多数のリードピンP1〜P16及びガイドピン部G
1,G2に挿し込むことにより、多数のリードピン及び
ガイドピン部が全体として鞘ブロック90に覆い隠され
る。このため、輸送途中でのピンへの直接接触等を無く
すことができ、ピンの変形や折れを防止できる。本例に
おいては、リードピンブロック80の基台部81上に、
アームの一辺の回路端子群の沿面距離を確保するための
突部84が形成されている。鞘ブロック90を挿入する
とその挿し込み当て面90aが突部84に当たり、ピン
の元部に隙間が残る。このため、挿し込まれた鞘ブロッ
ク90を容易に抜き出すことができる。ガイドピン部G
1,G2が折れてしまうことがあるが、かかる場合、折
れたガイドピン部を接着剤で接合して修正する。しか
し、多々接着剤がガイドピン部の接合部位からはみ出し
て付着するため、鞘ブロック90の挿入の中途できつく
なり易い。そこで、本例では鞘ブロック90の挿し込み
当て面90aのうちガイドピン収納孔H1,H2側に段
差部92,92が形成されており、接着剤の盛り上がり
の逃げ部となっている。従って、修正後も鞘ブロック9
0のスムーズな挿入が可能となっている。

【0021】図3(a)は上記実施例において使用する
別の鞘ブロックを示す平面図、図3(b)はその正面図
である。この鞘ブロック100は、両端に位置する第1
及び第2のガイドピン収納貫通孔H1,H2を有してお
り、それらに挟まれたリードピン収納貫通孔P1〜36
の配列途中に第3のガイドピン収納貫通孔H3が形成さ
れている。第1のガイドピン収納貫通孔H1と第3のガ
イドピン収納貫通孔H3との間にはリードピン収納貫通
孔h1〜25が配列されている。鞘ブロック100の表
裏面のうち第3のガイドピン収納貫通孔H3とリードピ
ン収納貫通孔h26との間には分割用窪み部100a,
100aが形成されている。なお、102は挿し込み当
て面100bのうちガイドピン収納貫通孔H1,H2,
H3近傍に形成された段差部である。

【0022】この鞘ブロック100は異なるピン数のリ
ードピンブロックに対応してそれぞれ使用できる。36
ピンのリードピンブロックを保護するには図3に示す状
態で使用するが、25ピンのリードピンブロックの保護
に用いるには、分割用窪み部100aに沿って折り割
り、第1及び第3のガイドピン収納貫通孔H1,H3の
あるブロック側を利用する。金型コストの削減に繋が
る。

【0023】

【発明の効果】以上説明したように、本発明の第1の手
段はエア抜きを備えたリードピンブロックの取付け構造
に特徴を有しており、また本発明の第2の手段はリード
ピンブロックのピンを覆い隠す鞘型保護構造に特徴を有
している。従って次の効果を奏する。

【0024】 第1の手段においては、リードピンブ
ロックと額縁部の嵌め合い隙間がシール部材を以て内部
空間側で閉塞されているので、半導体素子の発熱により
ゲル状樹脂封止材の温度が上昇してゲル状樹脂封止材が
熱膨張しても、この隙間から滲み出ることはない。ま
た、内圧は上昇せず、ゲル状樹脂封止材の自由膨張を許
すことができるため、過度な熱応力の発生を抑制でき、
信頼性が向上する。しかも絶縁性蓋板の浮き上がりを防
止することができる。

【0025】 特に、エア抜き孔がケース側爪係合部
に係合する係合爪部の段差部位に形成されている場合に
は、スライダー金型を用いずに、リードピンブロックの
成形を行い、その成形品の係合爪部の段差部位に貫通孔
を孔開ければ、容易に製造できる。このため、製造コス
トの低減化に寄与する。

【0026】 第2の手段においては、鞘ブロックを
リードピンブロックの多数のリードピン及びガイドピン
部に収納孔を挿し込むことにより、多数のリードピン及
びガイドピン部が全体として鞘ブロックに覆い隠される
ため、輸送途中でのピンへの直接接触等を無くすことが
でき、ピンの変形や折れを防止できる。

【0027】 リードピンブロックの基台部上に突部
が形成されている場合は、鞘ブロックを挿入するその挿
し込み当て面が突部に当たり、ピンの元部に隙間が残る
ため、鞘ブロックを容易に抜き出すことができる。

【0028】 鞘ブロックの挿し込み当て面のうちガ
イドピン収納孔側に段差部が形成されていると、この段
差部が折れたガイドピンの修正時に付着した接着剤の盛
り上がりの逃げ空間となっているので、鞘ブロックが最
後まで挿入可能となる。

【0029】 第3のガイドピン収納孔と分割用窪み
部を有する鞘ブロックを用いると、異なるピン数のリー
ドピンブロックに対応してそれぞれ使用できる。ピン数
が少ないリードピンブロックの保護に用いるには、分割
用窪み部に沿って折り割ることで使用可能となる。

【図面の簡単な説明】

【図1】(a)は本発明の実施例に係る半導体装置(半
導体モジュール)の構造を示す断面図、(b)は上記実
施例におけるリードピンブロックの取付け構造を示す部
分断面図である。

【図2】上記実施例におけるリードピンブロックの取付
け構造及び鞘ブロックを示す分解斜視図である。

【図3】(a)は上記実施例において使用する別の鞘ブ
ロックを示す平面図、(b)はその正面図である。

【図4】パワーモジュールと称される半導体装置の従来
例の構造を示す平面図である。

【図5】図4のQ−Q′線に沿って切断した状態を示す
断面図である。

【図6】同従来例におけるリードピンブロックの取付け
構造を示す部分断面図である。

【図7】同従来例におけるリードピンブロックの取付け
構造を示す分解斜視図である。

【符号の説明】

10…絶縁性ケース枠 12…額縁部 12a…落とし込み溝 12b,81a…係合爪部 12c…ブロック受け部 14,18…開口段差 20…放熱性ベース板 30,31…回路基板 32,34…半導体素子(チップ) 32a,34a…ボンディングワイア 40〜45…リードフレーム 40a〜40a…端子座板 50…ゲル状樹脂封止材(シリコーン樹脂) 60…絶縁性蓋板 A,B…インナーリード先端 P1〜P16…リードピン 80…リードピンブロック 81…基台部(端子台部) 82…蓋受け段差部 G1,2…ガイドピン部 82a…凹所 83……エア抜き孔 84…突部 85…シール部材 G…隙間 90,100…鞘ブロック 90a,100b…挿し込み当て面 92,102…段差部 h1〜h25…リードピン収納貫通孔 H1,H2,H3…ガイドピン収納貫通孔 100a…分割用窪み部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 多数のリードピンが起立したリードピン
    ブロックを額縁部の内側に挿し込み固定して成る絶縁性
    ケース枠と、絶縁性ケース枠の一方の開口を閉蓋する放
    熱性ベース板と、前記放熱性ベース板の内面に固着さ
    れ、前記リードピンのインナーリード先端に接続する半
    導体素子が実装された回路基板と、前記絶縁性ケース枠
    の内部空間に充填され、前記回路基板及び前記インナー
    リードを浸漬するゲル状樹脂封止材と、前記絶縁性ケー
    ス枠の他方の開口を閉蓋する絶縁性蓋板とを有する半導
    体装置において、前記リードピンブロックと前記額縁部
    との嵌め合い隙間を前記内部空間側で塞ぐシール部材
    と、前記リードピンブロックの基台部を貫通させて形成
    したエア抜き孔とを有して成ることを特徴とする半導体
    装置。
  2. 【請求項2】 請求項1に記載の半導体装置において、
    前記エア抜き孔は前記額縁部の内側面に形成されたケー
    ス側爪係合部に係合する係合爪部の段差部位に形成され
    ていることを特徴とする半導体装置。
  3. 【請求項3】 基台部上に列状に起立した多数のリード
    ピン及びそれらリードピンの両端に起立したガイドピン
    部を備えたリードピンブロックと、前記リードピンブロ
    ックを額縁部の内側に挿し込み固定して成る絶縁性ケー
    ス枠と、絶縁性ケース枠の一方の開口を閉蓋する放熱性
    ベース板と、前記放熱性ベース板の内面に固着され、前
    記リードピンのインナーリード先端に接続する半導体素
    子が実装された回路基板と、前記絶縁性ケース枠の内部
    空間に充填され、前記回路基板及び前記インナーリード
    を浸漬するゲル状樹脂封止材と、前記絶縁性ケース枠の
    他方の開口を閉蓋する絶縁性蓋板とを有する半導体装置
    において、前記多数のリードピン及び前記ガイドピン部
    に対応した挿抜自在の収納孔を備えた鞘ブロックを有し
    て成ることを特徴とする半導体装置。
  4. 【請求項4】 請求項3に記載の半導体装置において、
    前記リードピンブロックの前記基台部上に前記鞘ブロッ
    クの挿入深さを限定する突部が形成されて成ることを特
    徴とする半導体装置。
  5. 【請求項5】 請求項3又は請求項4に記載の半導体装
    置において、前記鞘ブロックの挿し込み当て面のうちガ
    イドピン収納孔側には段差部が形成されて成ることを特
    徴とする半導体装置。
  6. 【請求項6】 請求項3乃至請求項5のいずれか一項に
    記載の半導体装置において、前記鞘ブロックは、両端に
    位置する第1及び第2のガイドピン収納孔に挟まれたリ
    ードピン収納孔の配列途中に第3のガイドピン収納孔を
    有すると共に、前記第3のガイドピン収納孔の近傍に分
    割用窪み部を有して成ることを特徴とする半導体装置。
JP30493394A 1994-12-08 1994-12-08 半導体装置 Expired - Lifetime JP3201187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30493394A JP3201187B2 (ja) 1994-12-08 1994-12-08 半導体装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP30493394A JP3201187B2 (ja) 1994-12-08 1994-12-08 半導体装置
US08566956 US5625536A (en) 1994-12-08 1995-12-04 Semiconductor device
DE1995632457 DE69532457T2 (de) 1994-12-08 1995-12-07 Schutzverfahren für Leiter- oder Führungsstifte von Halbleiteranordnungen während des Transports
EP19970119007 EP0825649B1 (en) 1994-12-08 1995-12-07 Method of protecting during transportation the lead pins and guide pins of semiconductor devices
EP19950308874 EP0716450B1 (en) 1994-12-08 1995-12-07 Semiconductor housing comprising a plurality of chips
DE1995622182 DE69522182D1 (de) 1994-12-08 1995-12-07 Halbleitergehäuse mit mehreren Chips
DE1995632457 DE69532457D1 (de) 1994-12-08 1995-12-07 Schutzverfahren für Leiter- oder Führungsstifte von Halbleiteranordnungen während des Transports
DE1995622182 DE69522182T2 (de) 1994-12-08 1995-12-07 Halbleitergehäuse mit mehreren Chips

Publications (2)

Publication Number Publication Date
JPH08162571A true true JPH08162571A (ja) 1996-06-21
JP3201187B2 JP3201187B2 (ja) 2001-08-20

Family

ID=17939068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30493394A Expired - Lifetime JP3201187B2 (ja) 1994-12-08 1994-12-08 半導体装置

Country Status (4)

Country Link
US (1) US5625536A (ja)
EP (2) EP0716450B1 (ja)
JP (1) JP3201187B2 (ja)
DE (4) DE69532457D1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081326A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP2009111289A (ja) * 2007-10-31 2009-05-21 Sanyo Electric Co Ltd 回路装置
JP2009194329A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体装置
JP2011187878A (ja) * 2010-03-11 2011-09-22 Mitsubishi Electric Corp 半導体装置
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19601518B4 (de) 1996-01-17 2016-05-12 Wabco Gmbh Gehäuse für eine elektrische Baugruppe
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
EP0924845A3 (en) * 1997-12-22 2001-05-23 Omnirel LLC Power semiconductor module
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
JPH11297906A (ja) * 1998-03-23 1999-10-29 Motorola Inc 電子アセンブリおよび製造方法
US6093353A (en) * 1998-08-03 2000-07-25 Lear Automotive Dearborn, Inc. Method of forming electrical components
US6166464A (en) * 1998-08-24 2000-12-26 International Rectifier Corp. Power module
EP1169736B1 (de) * 1999-03-17 2006-07-12 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP2001144403A (ja) * 1999-11-11 2001-05-25 Yazaki Corp 電気部品の放熱実装構造及び電気部品の実装方法
US6420652B1 (en) * 2000-05-22 2002-07-16 Cinch Connectors, Inc. Plastic bushing
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
DE10139287A1 (de) * 2001-08-09 2003-03-13 Bombardier Transp Gmbh Halbleitermodul
JP3569246B2 (ja) * 2001-09-28 2004-09-22 株式会社東芝 カード状の電子機器
EP1318547B1 (de) * 2001-12-06 2013-04-17 ABB Research Ltd. Leistungshalbleiter-Modul
US6560110B1 (en) * 2002-02-22 2003-05-06 Delphi Technologies, Inc. Corrosive resistant flip chip thermal management structure
DE10258570B4 (de) * 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP2005191147A (ja) * 2003-12-24 2005-07-14 Kanto Sanyo Semiconductors Co Ltd 混成集積回路装置の製造方法
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
JP4271112B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 半導体装置
WO2006095852A1 (ja) * 2005-03-10 2006-09-14 Kyocera Corporation 電子部品モジュール及びその製造方法
DE102005018116B4 (de) * 2005-04-19 2009-07-02 Infineon Technologies Ag Leistungshalbleitermodul
DE102005039946A1 (de) * 2005-08-24 2007-03-01 Semikron Elektronik Gmbh & Co. Kg Anordnung mit Leistungshalbleitermodul und mit Anschlussverbinder
JP5041798B2 (ja) * 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
US7773379B2 (en) * 2007-10-23 2010-08-10 Tyco Electronics Corporation Module assembly having heat transfer plate
DE102008012570B4 (de) * 2008-03-04 2014-02-13 Infineon Technologies Ag Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5500718B2 (ja) * 2010-03-05 2014-05-21 株式会社ケーヒン 半導体装置
JP5651505B2 (ja) * 2011-03-10 2015-01-14 矢崎総業株式会社 電線引き出し部分の防水構造
US9000296B2 (en) * 2013-06-21 2015-04-07 Baker Hughes Incorporated Electronics frame with shape memory seal elements
JP2017017195A (ja) * 2015-07-01 2017-01-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330683A (en) * 1980-12-03 1982-05-18 Bell Telephone Laboratories, Incorporated Encapsulation for semiconductor device
JPS6139557A (en) * 1984-07-31 1986-02-25 Hitachi Ltd Lead pin bent detector of semiconductor device
US4928824A (en) * 1987-09-15 1990-05-29 Barasch Stephen T Hypodermic needle sheath protection shield apparatus
JPH02222565A (en) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp Semiconductor device
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
EP0476355B1 (en) * 1990-09-05 1994-08-10 THOMAS & BETTS CORPORATION Transportation protection and insertion device for multiconductor cables
EP0513410B1 (de) * 1991-05-15 1993-12-15 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081326A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP2009111289A (ja) * 2007-10-31 2009-05-21 Sanyo Electric Co Ltd 回路装置
JP2009194329A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体装置
JP2011187878A (ja) * 2010-03-11 2011-09-22 Mitsubishi Electric Corp 半導体装置
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date Type
EP0825649A2 (en) 1998-02-25 application
EP0825649B1 (en) 2004-01-14 grant
JP3201187B2 (ja) 2001-08-20 grant
DE69522182D1 (de) 2001-09-20 grant
EP0716450B1 (en) 2001-08-16 grant
DE69532457T2 (de) 2004-07-01 grant
DE69532457D1 (de) 2004-02-19 grant
US5625536A (en) 1997-04-29 grant
EP0716450A1 (en) 1996-06-12 application
DE69522182T2 (de) 2002-04-18 grant
EP0825649A3 (en) 1999-07-28 application

Similar Documents

Publication Publication Date Title
US4829403A (en) Packaging arrangement for energy dissipating devices
US3762039A (en) Plastic encapsulation of microcircuits
US5177669A (en) Molded ring integrated circuit package
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US5966587A (en) Methods of making semiconductor assemblies with reinforced peripheral regions
US5237202A (en) Lead frame and semiconductor device using same
US5869883A (en) Packaging of semiconductor circuit in pre-molded plastic package
US7410363B1 (en) Electrical connector having compliant biasing device
US5270262A (en) O-ring package
US5034800A (en) Hollow plastic package for semiconductor devices
US5185653A (en) O-ring package
US5444909A (en) Method of making a drop-in heat sink
US4639077A (en) Coupling for a light-conducting fiber
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US6533589B1 (en) Packaged device adapter assembly
US6128195A (en) Transfer molded PCMCIA standard cards
US5665296A (en) Molding technique for molding plastic packages
US6559379B2 (en) Pressure sensor with transducer mounted on a metal base
US5057679A (en) Technique for attaching an electronic module to a card body to form an electronic memory card
JP2009302526A (ja) 電子回路装置及びその製造方法
EP0359632A1 (fr) Procédé d'encapsulation de circuits intégrés, notamment pour cartes à puces
US4745294A (en) Photocoupler with light emitting and receiving elements coupled through a soft resin
US6707151B2 (en) Semiconductor device
US5578871A (en) Integrated circuit package and method of making the same
US5444602A (en) An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term