JPH08124891A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08124891A JPH08124891A JP25708294A JP25708294A JPH08124891A JP H08124891 A JPH08124891 A JP H08124891A JP 25708294 A JP25708294 A JP 25708294A JP 25708294 A JP25708294 A JP 25708294A JP H08124891 A JPH08124891 A JP H08124891A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- current
- flat
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Cleaning In General (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 原子レベルで平坦なシリコン表面の作成方法
を提供する。 【構成】 通電加熱により半導体基板１の表面を清浄化
する工程において、該半導体基板の表面の原子ステップ
が上昇する方向、あるいは下る方向に電流を流し、８５
０℃以上の基板温度で真空加熱することにより平坦かつ
清浄な半導体基板表面を得る方法を提案する。このとき
の電流の向きにより表面のエッチング速度が異なること
を利用し、表面の清浄度や平坦性を制御することを特長
とする。
を提供する。 【構成】 通電加熱により半導体基板１の表面を清浄化
する工程において、該半導体基板の表面の原子ステップ
が上昇する方向、あるいは下る方向に電流を流し、８５
０℃以上の基板温度で真空加熱することにより平坦かつ
清浄な半導体基板表面を得る方法を提案する。このとき
の電流の向きにより表面のエッチング速度が異なること
を利用し、表面の清浄度や平坦性を制御することを特長
とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体の製造方法に関
し、特に原子レベルで平坦かつ清浄なシリコン表面の作
成方法を提供する技術に関する。
し、特に原子レベルで平坦かつ清浄なシリコン表面の作
成方法を提供する技術に関する。
【０００２】
【従来の技術】最近の半導体装置の微細化は著しく、シ
リコン酸化膜はもはや数ｎｍ程度に薄膜化が進んでい
る。これに伴って、極めて平坦なシリコン基板上に酸化
膜や微細デバイスを作成しなければならなくなりつつあ
る。
リコン酸化膜はもはや数ｎｍ程度に薄膜化が進んでい
る。これに伴って、極めて平坦なシリコン基板上に酸化
膜や微細デバイスを作成しなければならなくなりつつあ
る。
【０００３】
【発明が解決しようとする課題】本発明の目的は、原子
レベルで平坦かつ清浄なシリコン表面の作成方法を提供
することにある。
レベルで平坦かつ清浄なシリコン表面の作成方法を提供
することにある。
【０００４】
【課題を解決するための手段】本発明においては、通電
加熱により半導体基板の表面を清浄化する工程におい
て、半導体基板の表面の原子ステップを下る方向、およ
び上昇する方向に電流を流し、８５０℃以上の基板温度
で真空加熱することにより清浄かつ平坦な該半導体基板
の表面を得る方法を提供する。
加熱により半導体基板の表面を清浄化する工程におい
て、半導体基板の表面の原子ステップを下る方向、およ
び上昇する方向に電流を流し、８５０℃以上の基板温度
で真空加熱することにより清浄かつ平坦な該半導体基板
の表面を得る方法を提供する。
【０００５】
【実施例】次に本発明の一実施例を図面を参照して説明
する。図１から図４は本発明の実施例の説明に使用する
工程順の図である。まず図１-(a)のように、真空中でシ
リコン基板１に電流を流し、８５０℃以上に加熱するこ
とにより基板表面の自然酸化膜や汚染物質を除去する。
このとき、電流の流す方向を変化させることにより基板
表面の清浄度や平坦性をコントロールすることができる
（図１ｂ）。電流の方向は、基板表面のステップを昇る
方向と、下る方向とに分けられる。
する。図１から図４は本発明の実施例の説明に使用する
工程順の図である。まず図１-(a)のように、真空中でシ
リコン基板１に電流を流し、８５０℃以上に加熱するこ
とにより基板表面の自然酸化膜や汚染物質を除去する。
このとき、電流の流す方向を変化させることにより基板
表面の清浄度や平坦性をコントロールすることができる
（図１ｂ）。電流の方向は、基板表面のステップを昇る
方向と、下る方向とに分けられる。
【０００６】次に、電流が基板表面のステップを下る方
向に流すときの表面コントロールについて説明する。シ
リコン基板表面の自然酸化膜や汚染物質を除去するため
に、超高真空中で図２-(a)に示すように基板１に電流を
流し８５０℃以上に加熱する。基板表面が清浄化される
と図２-(b)に示す様に、比較的平坦なテラスとステップ
で覆われた形状になる。このとき図のように、電流の向
きがステップを下る方向であるときにはステップのエッ
チング速度が大きく平坦性はあまり上がらないが、汚染
物質の除去能力は高い。一方、表面欠陥が生成されやす
く、ラフネス（ｒｏｕｇｈｎｅｓｓ）が大きい。
向に流すときの表面コントロールについて説明する。シ
リコン基板表面の自然酸化膜や汚染物質を除去するため
に、超高真空中で図２-(a)に示すように基板１に電流を
流し８５０℃以上に加熱する。基板表面が清浄化される
と図２-(b)に示す様に、比較的平坦なテラスとステップ
で覆われた形状になる。このとき図のように、電流の向
きがステップを下る方向であるときにはステップのエッ
チング速度が大きく平坦性はあまり上がらないが、汚染
物質の除去能力は高い。一方、表面欠陥が生成されやす
く、ラフネス（ｒｏｕｇｈｎｅｓｓ）が大きい。
【０００７】次に、電流が基板表面のステップを昇る方
向に流すときの表面コントロールについて説明する。シ
リコン基板表面の自然酸化膜や汚染物質を除去するため
に、超高真空中で図３-(a)に示すように基板１に電流を
流し８５０℃以上に加熱する。基板表面が清浄化される
と図３-(b)に示す様に、平坦なテラスとステップで覆わ
れた形状になる。このとき図のように、電流の向きがス
テップを昇る方向であるきには比較的ステップのエッチ
ング速度が小さく、表面の平坦性が上がる。ただし、炭
素系の汚染物質は除去しにくい。
向に流すときの表面コントロールについて説明する。シ
リコン基板表面の自然酸化膜や汚染物質を除去するため
に、超高真空中で図３-(a)に示すように基板１に電流を
流し８５０℃以上に加熱する。基板表面が清浄化される
と図３-(b)に示す様に、平坦なテラスとステップで覆わ
れた形状になる。このとき図のように、電流の向きがス
テップを昇る方向であるきには比較的ステップのエッチ
ング速度が小さく、表面の平坦性が上がる。ただし、炭
素系の汚染物質は除去しにくい。
【０００８】以上のことから、電流を一方向に流すだけ
では基板表面の清浄度、平坦性の両方を高めることはで
きない。次に、本発明の一実施例に係る平坦性と清浄度
の双方を高める方法について説明する。まず図４-(a)に
示すように基板１表面のステップを下る方向に電流を流
して加熱し、表面の汚染物質を完全に除去する。次に図
４-(b)に示すように基板１表面のステップを昇る方向に
電流を流して加熱し、表面の平坦性を上げることができ
る。本発明を一実施例に関し説明したが、本発明はこれ
に限定されるものではない。
では基板表面の清浄度、平坦性の両方を高めることはで
きない。次に、本発明の一実施例に係る平坦性と清浄度
の双方を高める方法について説明する。まず図４-(a)に
示すように基板１表面のステップを下る方向に電流を流
して加熱し、表面の汚染物質を完全に除去する。次に図
４-(b)に示すように基板１表面のステップを昇る方向に
電流を流して加熱し、表面の平坦性を上げることができ
る。本発明を一実施例に関し説明したが、本発明はこれ
に限定されるものではない。
【０００９】
【発明の効果】以上説明してきたように、本発明は原子
レベルで平坦かつ清浄なシリコン基板表面を得る方法を
与えるものである。この表面を熱酸化し、二酸化シリコ
ンを形成すると、界面準位密度が低く、絶縁耐圧が高い
ＭＯＳ構造を形成することができる。本発明は、集積度
が増し、ますます平坦かつ清浄なシリコン基板が必要と
なってくる半導体装置製造に有用である。
レベルで平坦かつ清浄なシリコン基板表面を得る方法を
与えるものである。この表面を熱酸化し、二酸化シリコ
ンを形成すると、界面準位密度が低く、絶縁耐圧が高い
ＭＯＳ構造を形成することができる。本発明は、集積度
が増し、ますます平坦かつ清浄なシリコン基板が必要と
なってくる半導体装置製造に有用である。
【図１】本発明の基本概念を説明するため(a),(b) に分
図して示す工程図である。
図して示す工程図である。
【図２】本発明の基板表面の清浄化方法を説明するた
め、ステップを下る方向に電流を流す場合を(a),(b) に
分図して示す工程図である。
め、ステップを下る方向に電流を流す場合を(a),(b) に
分図して示す工程図である。
【図３】本発明の基板表面の平坦化方法を説明するた
め、ステップを昇る方向に電流を流す場合を(a),(b) に
分図して示す工程図である。
め、ステップを昇る方向に電流を流す場合を(a),(b) に
分図して示す工程図である。
【図４】本発明の、清浄かつ平坦な基板表面を得る方法
を説明するため双方向に電流を流す場合を(a),(b) に分
図して示す工程図である。
を説明するため双方向に電流を流す場合を(a),(b) に分
図して示す工程図である。
１ 半導体基板
Claims (1)
- 【請求項１】 通電加熱により半導体基板の表面を清浄
化する工程において、該半導体基板の表面の原子ステッ
プを下る方向に電流を流し、８５０℃以上の基板温度で
真空加熱することにより半導体基板表面上の汚染物質を
除去し、しかる後に基板の表面の原子ステップを下る方
向に電流を流し、表面を平坦化することを特長とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25708294A JPH08124891A (ja) | 1994-10-21 | 1994-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25708294A JPH08124891A (ja) | 1994-10-21 | 1994-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08124891A true JPH08124891A (ja) | 1996-05-17 |
Family
ID=17301499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25708294A Pending JPH08124891A (ja) | 1994-10-21 | 1994-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08124891A (ja) |
-
1994
- 1994-10-21 JP JP25708294A patent/JPH08124891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635200B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP4961668B2 (ja) | 半導体装置の製造方法 | |
| KR100755368B1 (ko) | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| TWI344213B (en) | Method of forming a transistor having gate protection and transistor formed according to the method | |
| JP2006351744A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR100345430B1 (ko) | 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3855019B2 (ja) | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 | |
| JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JPH08124891A (ja) | 半導体装置の製造方法 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JP2003069008A (ja) | 半導体基板、電力変換器、回転機械、及び、半導体基板の製造方法 | |
| JPH04355921A (ja) | 半導体装置の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH04369224A (ja) | 半導体ウェハの洗浄方法 | |
| TW523817B (en) | Semiconductor device and method of manufacturing the same | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| CN100397598C (zh) | 功率金氧半场效晶体管的制造方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP2001127274A (ja) | 張り合わせｓｏｉウェーハの製造方法 | |
| GB2361582A (en) | Semiconductor device manufactoring method | |
| JPH05308070A (ja) | シリコン酸化膜形成法 | |
| JP3563144B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 |