JPH0812116B2 - 半導体温度検出回路 - Google Patents
半導体温度検出回路Info
- Publication number
- JPH0812116B2 JPH0812116B2 JP1183538A JP18353889A JPH0812116B2 JP H0812116 B2 JPH0812116 B2 JP H0812116B2 JP 1183538 A JP1183538 A JP 1183538A JP 18353889 A JP18353889 A JP 18353889A JP H0812116 B2 JPH0812116 B2 JP H0812116B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos transistor
- semiconductor temperature
- detecting circuit
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000001514 detection method Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
- G01K7/24—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor in a specially-adapted circuit, e.g. bridge circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
【発明の詳細な説明】 本発明は、半導体温度検出回路に係るもので、特に、
MOS超高集積半導体装置に設置するのに非常によく適合
し、消費電力が極めて少ない半導体温度検出回路に係る
ものである。
MOS超高集積半導体装置に設置するのに非常によく適合
し、消費電力が極めて少ない半導体温度検出回路に係る
ものである。
半導体素子は、一般的に温度に対して非常に敏感で、
その特性が温度の影響を受けやすい性質をもっている。
その中でMOSトランジスタは、チャンネル内のキャリア
の有効移動度がマイナスの温度特性を持つので、バイポ
ーラ型のトランジスタのような熱暴走を起こすことはな
いし、温度変化に対して比較的に強い素子であると言う
ことができる。
その特性が温度の影響を受けやすい性質をもっている。
その中でMOSトランジスタは、チャンネル内のキャリア
の有効移動度がマイナスの温度特性を持つので、バイポ
ーラ型のトランジスタのような熱暴走を起こすことはな
いし、温度変化に対して比較的に強い素子であると言う
ことができる。
事実、普通の使用法においては、Ｃ−MOSの各種特性
の温度依存性に対してバイポーラ素子の場合ほど、神経
を使わないで回路設計をすることができる。しかし、比
較的に消費電力が大きいレベルで使う場合には、温度の
上昇による相互のコンダクタンスの低下、それに伴う最
大動作周波数の低下又は閾電圧の変化等をシステム設計
の段階で十分に考慮しておく必要がある。
の温度依存性に対してバイポーラ素子の場合ほど、神経
を使わないで回路設計をすることができる。しかし、比
較的に消費電力が大きいレベルで使う場合には、温度の
上昇による相互のコンダクタンスの低下、それに伴う最
大動作周波数の低下又は閾電圧の変化等をシステム設計
の段階で十分に考慮しておく必要がある。
特に、複雑性が大きく増加する超高集積半導体装置の
設計をする場合には、その設計時に温度に対する相当な
考慮をしなければならないので、集積回路の設計者が得
ることができる選択の自由度が色々に制約を受けてい
た。
設計をする場合には、その設計時に温度に対する相当な
考慮をしなければならないので、集積回路の設計者が得
ることができる選択の自由度が色々に制約を受けてい
た。
今までは、MOS型超高集積半導体装置において、これ
らの特性を温度により補償させる方式をほとんど使わ
ず、一部の半導体素子において、それらの固有特性にの
み適用可能な温度補償方式等があったが、これらは特殊
な回路又は素子等の一部分にその応用幅が制限されてい
た。
らの特性を温度により補償させる方式をほとんど使わ
ず、一部の半導体素子において、それらの固有特性にの
み適用可能な温度補償方式等があったが、これらは特殊
な回路又は素子等の一部分にその応用幅が制限されてい
た。
しかし、半導体装置の高集積化，微細化及び高性能化
等の上昇効果により、消費電力が増大するので、温度に
よる動作特性の変化を補償しようとする装置の出現が要
求されている。
等の上昇効果により、消費電力が増大するので、温度に
よる動作特性の変化を補償しようとする装置の出現が要
求されている。
従って、本発明の目的は、上記のような従来の技術の
問題点を解決し、要求に対応するために、半導体装置に
設置するのに好適な半導体温度検出回路を提供すること
にある。
問題点を解決し、要求に対応するために、半導体装置に
設置するのに好適な半導体温度検出回路を提供すること
にある。
本発明の他の目的は、多結晶シリコンを利用して温度
を検出し得る装置を提供することにある。
を検出し得る装置を提供することにある。
本発明のまた他の目的は、消費電力が極めて少ない半
導体検出回路を提供することにある。
導体検出回路を提供することにある。
本発明のその他の目的は、周辺温度の変化をディジダ
ル的に検出し得る半導体温度検出回路を提供することに
ある。
ル的に検出し得る半導体温度検出回路を提供することに
ある。
上記目的を達成するために、本発明は、第１電源供給
線と第２電源供給線との間に、相互に直列に連結された
電流供給手段と、多結晶シリコン抵抗手段を具備し、周
辺温度の変化に対応して変わる上記多結晶シリコン抵抗
手段の両端電圧を温度検出信号として出力するようにし
たことを特徴とする。
線と第２電源供給線との間に、相互に直列に連結された
電流供給手段と、多結晶シリコン抵抗手段を具備し、周
辺温度の変化に対応して変わる上記多結晶シリコン抵抗
手段の両端電圧を温度検出信号として出力するようにし
たことを特徴とする。
ドーピングされていない、または非常に微弱に不純物
がドーピングされた多結晶シリコンは、その抵抗値が非
常に大きいばかりでなく、温度の変化によりその抵抗値
が指数的に非常に大きく変わる。
がドーピングされた多結晶シリコンは、その抵抗値が非
常に大きいばかりでなく、温度の変化によりその抵抗値
が指数的に非常に大きく変わる。
たとえば、273゜Kないし343゜K間で抵抗値が普通数百
ないし数千倍まで変化する。特に、アンチモン，燐，砒
素又は硼素のような不純物（dopant）のイオンが注入さ
れた多結晶シリコンの面抵抗は、結晶粒子の境界でキャ
リアのトラップのためにその抵抗値が非常に高くなる。
たとえば、30KeVで5000Åの多結晶シリコンにアンチモ
ンイオンを注入する場合、イオン注入量1014cm-2以下で
はその面抵抗が数メガオームないし数十ギガオームの値
を持つ。
ないし数千倍まで変化する。特に、アンチモン，燐，砒
素又は硼素のような不純物（dopant）のイオンが注入さ
れた多結晶シリコンの面抵抗は、結晶粒子の境界でキャ
リアのトラップのためにその抵抗値が非常に高くなる。
たとえば、30KeVで5000Åの多結晶シリコンにアンチモ
ンイオンを注入する場合、イオン注入量1014cm-2以下で
はその面抵抗が数メガオームないし数十ギガオームの値
を持つ。
また、MOSトランジスタの閾値以下（Subthreshold）
の領域でドレイン電流はゲート電圧が閾電圧より小さく
なる時に指数的に減少する。
の領域でドレイン電流はゲート電圧が閾電圧より小さく
なる時に指数的に減少する。
従って、このようなMOSトランジスタの閾値以下の電
流及び多結晶シリコンの抵抗温度の特性を利用して、半
導体の温度を検出し得るようにすることにより、超高集
積半導体装置に設けることが非常によく適合する。
流及び多結晶シリコンの抵抗温度の特性を利用して、半
導体の温度を検出し得るようにすることにより、超高集
積半導体装置に設けることが非常によく適合する。
また、ポリシリコンの温度による抵抗値の変化に比
べ、閾値以下の電流の変化は極めて微細化するので、非
常に安定した温度変化を検出可能である。
べ、閾値以下の電流の変化は極めて微細化するので、非
常に安定した温度変化を検出可能である。
また、閾値以下の電流値が極めて小さい値であるの
で、消費電力が非常に少ない。
で、消費電力が非常に少ない。
本発明においては、電流供給手段として利用されるMO
Sトランジスタの閾値以下の領域でのドレイン電流を設
定するために電流設定手段を付加する。この電流設定手
段は、上記第１電源供給線と結合される第１電流電極，
上記第２電源供給線と結合される制御電極及び第１ノー
ドと結合される第２電流電極を持つ第１伝導型の第1MOS
トランジスタ； 上記第１ノードに一緒に結合される第１電流電極及び
制御電極と上記第２電源供給線と結合される第２電流電
極を持っており、閾値以下の領域で動作させるように上
記第1MOSトランジスタの幾何学的な大きさに対して十分
に大きな幾何学的な大きさを持つように形成される第２
伝導型の第2MOSトランジスタ； 上記第2MOSトランジスタの制御電極と結合される制御電
極、上記第２電源供給線と結合される第１電流電極及び
第２ノードと結合される第２電流電極を持っており、上
記第2MOSトランジスタの幾何学的な大きさに対して十分
に小さな幾何学的な大きさに形成される第２伝導型の第
3MOSトランジスタ； 上記第１電源供給と結合される第１電流電極，上記第２
ノードに一緒に結合される制御電極及び第２電流電極を
もっており、閾値以下の領域で動作されるように上記第
3MOSトランジスタの幾何学的な大きさに対して十分に大
きな幾何学的な大きさに形成され、上記その制御電極が
上記電流供給手段のMOSトランジスタの制御電極と共通
に結合される第１伝導型の第4MOSトランジスタで構成さ
れたことを特徴とする。
Sトランジスタの閾値以下の領域でのドレイン電流を設
定するために電流設定手段を付加する。この電流設定手
段は、上記第１電源供給線と結合される第１電流電極，
上記第２電源供給線と結合される制御電極及び第１ノー
ドと結合される第２電流電極を持つ第１伝導型の第1MOS
トランジスタ； 上記第１ノードに一緒に結合される第１電流電極及び
制御電極と上記第２電源供給線と結合される第２電流電
極を持っており、閾値以下の領域で動作させるように上
記第1MOSトランジスタの幾何学的な大きさに対して十分
に大きな幾何学的な大きさを持つように形成される第２
伝導型の第2MOSトランジスタ； 上記第2MOSトランジスタの制御電極と結合される制御電
極、上記第２電源供給線と結合される第１電流電極及び
第２ノードと結合される第２電流電極を持っており、上
記第2MOSトランジスタの幾何学的な大きさに対して十分
に小さな幾何学的な大きさに形成される第２伝導型の第
3MOSトランジスタ； 上記第１電源供給と結合される第１電流電極，上記第２
ノードに一緒に結合される制御電極及び第２電流電極を
もっており、閾値以下の領域で動作されるように上記第
3MOSトランジスタの幾何学的な大きさに対して十分に大
きな幾何学的な大きさに形成され、上記その制御電極が
上記電流供給手段のMOSトランジスタの制御電極と共通
に結合される第１伝導型の第4MOSトランジスタで構成さ
れたことを特徴とする。
このような構成は、電流供給手段のMOSトランジスタ
のドレイン電流が第1MOSトランジスタのドレイン電流値
と上記MOSトランジスタ等の幾何学的な大きさの比によ
ってのみ設定されるようにする。従って、電流供給手段
の供給電流が工程及び温度変化に無関係な値を持つよう
にする。
のドレイン電流が第1MOSトランジスタのドレイン電流値
と上記MOSトランジスタ等の幾何学的な大きさの比によ
ってのみ設定されるようにする。従って、電流供給手段
の供給電流が工程及び温度変化に無関係な値を持つよう
にする。
また、本発明においては、任意の周辺温度に対応し
て、相互に異なる電気的な出力信号を得るために、第１
電源供給線と第２電源供給線との間に相互に直列に連結
された電流供給手段と、多結晶シリコン抵抗手段を各々
持つものを複数個具備する。
て、相互に異なる電気的な出力信号を得るために、第１
電源供給線と第２電源供給線との間に相互に直列に連結
された電流供給手段と、多結晶シリコン抵抗手段を各々
持つものを複数個具備する。
上記各々の電流供給手段は、MOSトランジスタで構成
し、これらのMOSトランジスタ等は相互に異なる幾何学
的な大きさを持つようにして、相互に異なる供給電流値
を持つことにより、同一の抵抗値を持つ多結晶シリコン
抵抗手段によって任意の周辺温度に対応して相互に異な
る電気的な出力信号を得ることができる。
し、これらのMOSトランジスタ等は相互に異なる幾何学
的な大きさを持つようにして、相互に異なる供給電流値
を持つことにより、同一の抵抗値を持つ多結晶シリコン
抵抗手段によって任意の周辺温度に対応して相互に異な
る電気的な出力信号を得ることができる。
他の方法としては、供給電流が同一の場合に、各々の
多結晶シリコン抵抗手段の抵抗値を相互に異なるように
することにより、任意の周辺温度に対応して相互にこと
なる電気的な信号を得ることができる。
多結晶シリコン抵抗手段の抵抗値を相互に異なるように
することにより、任意の周辺温度に対応して相互にこと
なる電気的な信号を得ることができる。
本発明においては、半導体の温度を検出するために多
結晶シリコンを利用したが、これに制限されることはな
い。多結晶シリコンと類似な抵抗温度の特性を持ってお
り、半導体工程で製造可能な減温な抵抗手段を利用し得
ることは勿論である。
結晶シリコンを利用したが、これに制限されることはな
い。多結晶シリコンと類似な抵抗温度の特性を持ってお
り、半導体工程で製造可能な減温な抵抗手段を利用し得
ることは勿論である。
以下、添付図面を参照して、本発明をより詳しく説明
すると、次のようである。
すると、次のようである。
第１図は本発明の構成図である。
第１電源供給線11と第２電源供給線12との間に電源供
給手段10と多結晶シリコン抵抗手段20を相互に直列に連
結して構成する。
給手段10と多結晶シリコン抵抗手段20を相互に直列に連
結して構成する。
上記多結晶シリコン抵抗手段20の周辺温度の変化に対
応する両端電圧を温度検出信号として出力する ドーピングされていない、または非常に微弱にドーピ
ングされた多結晶シリコンは、その抵抗値が非常に高
い。特に、不純物、たとえば、アンチモン，燐，砒素又
は硼素等のイオンが注入された多結晶シリコンは、結晶
粒子の境界においてのキャリアのトラップのために抵抗
値が非常に高くなる。
応する両端電圧を温度検出信号として出力する ドーピングされていない、または非常に微弱にドーピ
ングされた多結晶シリコンは、その抵抗値が非常に高
い。特に、不純物、たとえば、アンチモン，燐，砒素又
は硼素等のイオンが注入された多結晶シリコンは、結晶
粒子の境界においてのキャリアのトラップのために抵抗
値が非常に高くなる。
第２図には、30KeVで5000Åの多結晶シリコンにアン
チモン又は燐等の不純物イオンを注入する場合、不純物
のイオン注入量によって面抵抗の変化を図示するグラク
線図である。
チモン又は燐等の不純物イオンを注入する場合、不純物
のイオン注入量によって面抵抗の変化を図示するグラク
線図である。
グラフにおいて、アンチモン（Sb）イオンを注入する
場合、イオン注入量1014cm-2以下では多結晶シリコンの
面抵抗が数メガオームないし数十ギガオームであること
が分かる。このような多結晶シリコンは周辺温度が、た
とえば273゜Kから343゜Kまで変化する時、その抵抗値は
数百ないし数千倍まで指数的に減少する。
場合、イオン注入量1014cm-2以下では多結晶シリコンの
面抵抗が数メガオームないし数十ギガオームであること
が分かる。このような多結晶シリコンは周辺温度が、た
とえば273゜Kから343゜Kまで変化する時、その抵抗値は
数百ないし数千倍まで指数的に減少する。
上記電流供給手段は、多結晶シリコンの抵抗値に対応
して、所望の出力信号を得るために、所定の電流を供給
するように構成する。上記電流値はMOSトランジスタの
閾値以下の領域においての電流値であって、第３図に示
したように数十〜数百nA程度に設定する。
して、所望の出力信号を得るために、所定の電流を供給
するように構成する。上記電流値はMOSトランジスタの
閾値以下の領域においての電流値であって、第３図に示
したように数十〜数百nA程度に設定する。
第４図には、本発明の一つの実施例が図示されてい
る。
る。
この実施例においては、電流供給手段10として閾値以
下の領域で動作されるＰ−チャンネルMOSトランジスタM
5を構成する。
下の領域で動作されるＰ−チャンネルMOSトランジスタM
5を構成する。
上記Ｐ−チャンネルMOSトランジスタM5のソースは、
第１電流供給線11に連結し、ドレインは第３ノードN3に
連結し、ゲートは電流設定手段30に連結する。多結晶シ
リコン抵抗手段20の一端は上記第３ノードN3に連結し、
その他端は電源供給線12に連結する。
第１電流供給線11に連結し、ドレインは第３ノードN3に
連結し、ゲートは電流設定手段30に連結する。多結晶シ
リコン抵抗手段20の一端は上記第３ノードN3に連結し、
その他端は電源供給線12に連結する。
上記電流設定手段30は、４個のMOSトランジスタで構
成する。
成する。
第1P−チャンネルMOSトランジスタM1は、ソースを第
１電流供給線11に連結し、そのゲートは第２電源供給線
12に連結し、そのドレインは第１ノードN1に連結し、そ
のドレイン電流ID1を上記第１ノードN1に供給する。
１電流供給線11に連結し、そのゲートは第２電源供給線
12に連結し、そのドレインは第１ノードN1に連結し、そ
のドレイン電流ID1を上記第１ノードN1に供給する。
第2N−チャンネルMOSトランジスタM2は、ドレイン及
びゲートを上記第１ノードN1に一緒に連結し、そのソー
スは第２電源供給線12に連結する。ここで、第2MOSトラ
ンジスタM2が閾値以下の領域で動作するようにし、第１
及び第2MOSトランジスタの幾何学的な大きさの比は、W1
≪W2（L1＝L2）となるように形成する。
びゲートを上記第１ノードN1に一緒に連結し、そのソー
スは第２電源供給線12に連結する。ここで、第2MOSトラ
ンジスタM2が閾値以下の領域で動作するようにし、第１
及び第2MOSトランジスタの幾何学的な大きさの比は、W1
≪W2（L1＝L2）となるように形成する。
第3N−チャンネルMOSトランジスタM3は、上記第2MOS
トランジスタM2と同一なゲートバイアス電圧を持つよう
にそのゲートを上記第１ノードN1に連結し、ソースは第
２電源供給線12に連結し、ドレインは第２ノードN2に連
結する。
トランジスタM2と同一なゲートバイアス電圧を持つよう
にそのゲートを上記第１ノードN1に連結し、ソースは第
２電源供給線12に連結し、ドレインは第２ノードN2に連
結する。
従って、第3MOSトランジスタM3はチャンネル幅に相関な
く閾値以下の領域で動作する。第3MOSトランジスタM3の
ドレイン電流ID3は、次のようである。
く閾値以下の領域で動作する。第3MOSトランジスタM3の
ドレイン電流ID3は、次のようである。
第4P−チャンネルMOSトランジスタM4は、上記第２ノ
ードN2にゲート及びドレインを一緒に連結し、ソースを
第１電源供給線11に連結する。ここで、第4MOSトランジ
スタM4が閾値以下の領域で動作するように、第３及び第
4MOSトランジスタM3,M4の幾何学的な大きさの比は、W3
≪W4（L3＝L4）となるように形成する。
ードN2にゲート及びドレインを一緒に連結し、ソースを
第１電源供給線11に連結する。ここで、第4MOSトランジ
スタM4が閾値以下の領域で動作するように、第３及び第
4MOSトランジスタM3,M4の幾何学的な大きさの比は、W3
≪W4（L3＝L4）となるように形成する。
上記第4MOSトランジスタM4のゲートには、上述した電
流供給手段を構成する第5P−チャンネルMOSトランジス
タM5のゲートが連結する。従って、第5P−チャンネルMO
SトランジスタM5は、第4MOSトランジスタM4の幾何学的
な大きさの比は、W4≫W5（L4＝L5）となるように形成す
る。従って、第5MOSトランジスタのドレイン電流ID5
は、次の式で設定される。
流供給手段を構成する第5P−チャンネルMOSトランジス
タM5のゲートが連結する。従って、第5P−チャンネルMO
SトランジスタM5は、第4MOSトランジスタM4の幾何学的
な大きさの比は、W4≫W5（L4＝L5）となるように形成す
る。従って、第5MOSトランジスタのドレイン電流ID5
は、次の式で設定される。
ID1:第1MOSトランジスタのドレイン電流 W2〜W5:各MOSトランジスタのチャンネル幅 従って、第5MOSトランジスタのドレイン電流は、第1M
OSトランジスタのドレイン電流及び第２ないし第5MOSト
ランジスタの幾何学的な大きさの比によって非常に微弱
な電流を設定し得る。
OSトランジスタのドレイン電流及び第２ないし第5MOSト
ランジスタの幾何学的な大きさの比によって非常に微弱
な電流を設定し得る。
本実施例の出力電圧（V0）は、 V0＝ID5×RT（゜K） （RT（゜K）：多結晶シリコンの温度に対する抵抗値）
で表す。
で表す。
第５図は本発明の望ましい実施例の回路図である。
第５図においては、第１電源供給線11及び第２電源供
給線12との間に電流供給手段及びシリコン抵抗手段を直
列に連結したものを対に具備するものである。
給線12との間に電流供給手段及びシリコン抵抗手段を直
列に連結したものを対に具備するものである。
すなわち、第１電流供給手段10である第5MOSトランジ
スタM5と第１多結晶シリコン抵抗手段20を第１電源供給
線11及び第２電源供給線12との間に相互に直列に連結し
た第２電流供給手段40である第6MOSトランジスタM6と第
２多結晶シリコン抵抗手段30を並列に結合し、上記第５
及び第6MOSトランジスタM5,M6のゲートは、上記第４図
で説明したような電流設定手段30の第4MOSトランジスタ
M4のゲートに共通連結したものである。
スタM5と第１多結晶シリコン抵抗手段20を第１電源供給
線11及び第２電源供給線12との間に相互に直列に連結し
た第２電流供給手段40である第6MOSトランジスタM6と第
２多結晶シリコン抵抗手段30を並列に結合し、上記第５
及び第6MOSトランジスタM5,M6のゲートは、上記第４図
で説明したような電流設定手段30の第4MOSトランジスタ
M4のゲートに共通連結したものである。
また、第5MOSトランジスタM5及び第１多結晶シリコン
抵抗手段20の接続点である第３ノードN3,第6MOSトラン
ジスタM6及び第２多結晶シリコン抵抗手段50の接続点で
ある第４ノードN4は、各々ディジタル変換手段60,70を
通じて出力端子T1,T2に連結する。ここで、ディジタル
変換手段60,70は、たとえばインバータIN1,IN2特にCMOS
型のインバータで構成する。
抵抗手段20の接続点である第３ノードN3,第6MOSトラン
ジスタM6及び第２多結晶シリコン抵抗手段50の接続点で
ある第４ノードN4は、各々ディジタル変換手段60,70を
通じて出力端子T1,T2に連結する。ここで、ディジタル
変換手段60,70は、たとえばインバータIN1,IN2特にCMOS
型のインバータで構成する。
上記第５及び第6MOSトランジスタM5,M6のドレイン電
流ID5,ID6は、 （ただし、W3≪W2,W5≪W4,W6≪W4,W5＜W6） 従って、第１及び第２多結晶シリコン抵抗手段20,50
の抵抗値を同一に構成すると、第３及び第４ノードのノ
ード電圧VN3,VN4は、 VN3（Ｔ）＝ID5×RT1（Ｔ） VN4（Ｔ）＝ID6×RT2（Ｔ） （RT1:T（゜K）においての第１多結晶シリコンの抵抗
値） （RT2:T（゜K）においての第２多結晶シリコンの抵抗
値） となり、 もし同一温度（Ｔ（゜K））においては、ID5＜ID6で
あるので、VN3（Ｔ）＜VN4（Ｔ）となる。たとえば、29
3゜K（20℃）で、第１インバータ手段（IN1）のトリッ
プ電圧にノード電圧（VN3）が到達されるように設定し
（第６図の第１点線波形）、323゜K（50℃）で、第２イ
ンバータ手段（IN2）のトリップ電圧にノード電圧（VN
4）が到達されるように設定すると（第６図の第２点線
波形）、その出力端子T1,T2の出力状態は次の第１表の
ように変わる。
流ID5,ID6は、 （ただし、W3≪W2,W5≪W4,W6≪W4,W5＜W6） 従って、第１及び第２多結晶シリコン抵抗手段20,50
の抵抗値を同一に構成すると、第３及び第４ノードのノ
ード電圧VN3,VN4は、 VN3（Ｔ）＝ID5×RT1（Ｔ） VN4（Ｔ）＝ID6×RT2（Ｔ） （RT1:T（゜K）においての第１多結晶シリコンの抵抗
値） （RT2:T（゜K）においての第２多結晶シリコンの抵抗
値） となり、 もし同一温度（Ｔ（゜K））においては、ID5＜ID6で
あるので、VN3（Ｔ）＜VN4（Ｔ）となる。たとえば、29
3゜K（20℃）で、第１インバータ手段（IN1）のトリッ
プ電圧にノード電圧（VN3）が到達されるように設定し
（第６図の第１点線波形）、323゜K（50℃）で、第２イ
ンバータ手段（IN2）のトリップ電圧にノード電圧（VN
4）が到達されるように設定すると（第６図の第２点線
波形）、その出力端子T1,T2の出力状態は次の第１表の
ように変わる。
従って、周辺温度の変化をディジタル的に検出し得
る。
る。
このような周辺温度変化をディジタル的に検出するた
めに検出温度を設定する他の方法としては、各電流供給
手段のMOSトランジスタの幾何学的な大きさを同一に
し、各多結晶シリコン抵抗手段の抵抗値を相互に異なる
ように設定することにより可能である。多結晶シリコン
抵抗手段の抵抗値は、多結晶シリコン抵抗手段の幾何学
的な大きさを相互に異なるようにするとか、不純物のイ
オン注入量を相互に異なるようにすることにより可能で
ある。
めに検出温度を設定する他の方法としては、各電流供給
手段のMOSトランジスタの幾何学的な大きさを同一に
し、各多結晶シリコン抵抗手段の抵抗値を相互に異なる
ように設定することにより可能である。多結晶シリコン
抵抗手段の抵抗値は、多結晶シリコン抵抗手段の幾何学
的な大きさを相互に異なるようにするとか、不純物のイ
オン注入量を相互に異なるようにすることにより可能で
ある。
以上のように、本発明においては、多結晶シリコンを
利用して温度を検出できるようにすることにより、超高
集積半導体装置に設けるのに非常によく適合し、MOSト
ランジスタの閾値以下の電流をMOSトランジスタの幾何
学的な大きさの比によって設定し得るようにすることに
より、低消費電力でありながらも、工程及び温度変化に
無関係に設計し得るものである。
利用して温度を検出できるようにすることにより、超高
集積半導体装置に設けるのに非常によく適合し、MOSト
ランジスタの閾値以下の電流をMOSトランジスタの幾何
学的な大きさの比によって設定し得るようにすることに
より、低消費電力でありながらも、工程及び温度変化に
無関係に設計し得るものである。
また、周辺温度の変化をディジタル的に検出し得るの
で、その検出された信号を変換又は操作なしに直接制御
信号として利用し得る利点がある。
で、その検出された信号を変換又は操作なしに直接制御
信号として利用し得る利点がある。
上記各種の利点によって、超高集積半導体装置の設計
時に、温度のトラブルに対して回路設計の自由度を向上
させるのに活用し得る。
時に、温度のトラブルに対して回路設計の自由度を向上
させるのに活用し得る。
第１図は本発明の構成図、第２図は多結晶シリコンの不
純物イオン注入量による面抵抗の変化グラフ線図、第３
図はMOSトランジスタの閾値以下の特徴グラフ線図、第
４図は本発明による１実施例の回路図、第５図は本発明
による望ましい実施例の回路図、第６図は第５図の温度
−出力特性を図示したグラフ線図である。 10,40:電流供給手段 11,12:電源供給手段 20,50:多結晶シリコン抵抗手段 30:電流設定手段 60,70:ディジタル変換手段 M1〜M6:MOSトランジスタ N1〜N4:ノード IN1,IN2:インバータ手段 T1,T2:出力端子
純物イオン注入量による面抵抗の変化グラフ線図、第３
図はMOSトランジスタの閾値以下の特徴グラフ線図、第
４図は本発明による１実施例の回路図、第５図は本発明
による望ましい実施例の回路図、第６図は第５図の温度
−出力特性を図示したグラフ線図である。 10,40:電流供給手段 11,12:電源供給手段 20,50:多結晶シリコン抵抗手段 30:電流設定手段 60,70:ディジタル変換手段 M1〜M6:MOSトランジスタ N1〜N4:ノード IN1,IN2:インバータ手段 T1,T2:出力端子
Claims (25)
- 【請求項１】第１電源供給線及び第２電源供給線との間
に相互に直列に連結された、閾値以下の領域で動作する
MOSトランジスタで構成された電流供給手段と多結晶シ
リコン抵抗手段を具備し、周辺温度の変化に対応して変
わる上記多結晶シリコン抵抗手段の両端電圧を温度検出
信号として出力するようにしたことを特徴とする半導体
温度検出回路。 - 【請求項２】上記多結晶シリコン抵抗手段に、不純物が
微弱にドーピングされていることを特徴とする請求項１
記載の半導体温度検出回路。 - 【請求項３】上記多結晶シリコン抵抗手段に不純物をド
ーピングすることはイオン注入法によることを特徴とす
る請求項２記載の半導体温度検出回路。 - 【請求項４】上記不純物は、アンチモン，燐，砒素又は
硼素であることを特徴とする請求項３記載の半導体温度
検出回路。 - 【請求項５】上記多結晶シリコン抵抗手段は、不純物が
ドーピングされていないことを特徴とする請求項１記載
の半導体温度検出回路。 - 【請求項６】上記MOSトランジスタのドレイン電流を設
定するための電流設定手段を付加的に設けることを特徴
とする請求項１記載の半導体温度検出回路。 - 【請求項７】上記電流手段は、第１電源供給線と結合さ
れる第１電流電極、上記第２電源供給線と結合される制
御電極及び第１ノードと結合される第２電流電極を持つ
第１伝導型の第1MOSトランジスタ； 上記第１ノードに一緒に結合される第１電流電極及び制
御電極と上記第２電源供給線と結合される第２電流電極
を持っており、閾値以下の領域で動作されるように、上
記MOSトランジスタの幾何学的な大きさに対して十分に
大きな幾何学的な大きさを持つように形成される第２伝
導型の第2MOSトランジスタ； 上記第2MOSトランジスタの制御電極と結合される制御電
極、上記第２電源供給線と結合される第１電流電極及び
第２ノードと結合される第２電流電極を持っており、上
記第2MOSトランジスタの幾何学的な大きさに対して十分
に小さい幾何学的な大きさで形成される第２伝導型の第
3MOSトランジスタ； 上記第１電源供給線と結合される第１電流電極、上記第
２ノードに一緒に結合される制御電極及び第２電流電極
を持っており、閾値以下の領域で動作されるように、上
記第3MOSトランジスタの幾何学的な大きさに対して十分
に大きな幾何学的な大きさに形成され、上記その制御電
極が上記電流供給手段のMOSトランジスタの制御電極と
共通に結合される第１伝導型の第4MOSトランジスタ； とから構成されることを特徴とする請求項６記載の半導
体温度検出回路。 - 【請求項８】上記電流供給手段のMOSトランジスタは、
上記第4MOSトランジスタの幾何学的な大きさより十分に
小さな幾何学的な大きさを持つように形成されることを
特徴とする請求項７記載の半導体温度検出回路。 - 【請求項９】第１電源供給線と第２電源供給線との間に
相互に直列に連結された、閾値以下の領域で動作するMO
Sトランジスタで構成された電流供給手段と、多結晶シ
リコン抵抗手段を各々持つ複数の温度感知手段を具備
し、上記各々の温度感知手段は、各々の多結晶シリコン
抵抗手段の任意の周辺温度に対応して相互に異なる電気
的な出力信号を発生するようにしたことを特徴とする半
導体温度検出回路。 - 【請求項１０】上記各温度感知手段の電気的な出力信号
をディジタル信号に変換するディジタル変換信号を付加
したことを特徴とする請求項９記載の半導体温度検出回
路。 - 【請求項１１】上記各ディジタル変換手段は、各々上記
電流供給手段と多結晶シリコン抵抗手段の共通接続点に
その入力端が結合されるインバータ手段で構成され、各
インバータ手段の出力端の論理“0"及び“1"状態の組合
せにて温度を検出することを特徴とする請求項10記載の
半導体温度検出回路。 - 【請求項１２】上記各温度感知手段の各多結晶シリコン
手段に、不純物が微弱にドーピングされていることを特
徴とする請求項11記載の半導体温度検出回路。 - 【請求項１３】上記多結晶シリコンのドーピングは、イ
オン注入法によることを特徴とする請求項12記載の半導
体温度検出回路。 - 【請求項１４】上記不純物は、アンチモン，燐，砒素又
は硼素であることを特徴とする請求項13記載の半導体温
度検出回路。 - 【請求項１５】上記多結晶シリコン抵抗手段は、不純物
がドーピングされていないことを特徴とする請求項９記
載の半導体温度検出回路。 - 【請求項１６】上記各MOSトランジスタはそれぞれドレ
イン電流を設定するための共通の電流設定手段を付加的
に設けていることを特徴とする請求項９記載の半導体温
度検出回路。 - 【請求項１７】上記電流設定手段は、上記第１電源供給
線と結合される第１電流電極、上記第２電源供給線と結
合される制御電極及び第１ノードと結合される第２電流
電極を持つ第１伝導型の第1MOSトランジスタ； 上記第１ノードに一緒に結合される第１電流電極及び制
御電極と、上記第２電源供給線と結合される第２電流電
極を持っており、閾値以下の領域で動作されるように、
上記第1MOSトランジスタの幾何学的な大きさに対して十
分に大きな幾何学的な大きさを持つように形成される第
２伝導型の第2MOSトランジスタ； 上記第2MOSトランジスタの制御電極と結合される制御電
極、上記第２電源供給線と結合される第１電流電極及び
第２ノードと結合される第２電流電極を持っており、上
記第2MOSトランジスタの幾何学的な大きさに対して十分
に小さな幾何学的な大きさに形成される第２伝導型の第
3MOSトランジスタ； 上記第１電源供給線と結合される制御電極及び第２電流
電極を持っており、閾値以下の領域で動作されるように
上記第3MOSトランジスタの幾何学的な大きさに対して十
分に大きな幾何学的な大きさに形成され、その制御電極
が上記各電流供給手段の各MOSトランジスタの制御電極
と共通に結合される第１伝導型の第4MOSトランジスタ； で構成されたことを特徴とする請求項16記載の半導体温
度検出回路。 - 【請求項１８】上記各温度感知手段は、任意の周辺温度
に対応して相互に異なる電気的な出力信号を発生するた
めに、上記各電流供給手段の各MOSトランジスタが相互
に異なる幾何学的な大きさを持つように形成されている
ことを特徴とする請求項17記載の半導体温度検出回路。 - 【請求項１９】上記各温度感知手段は、任意の周辺温度
に対応して相互に異なる電気的な出力信号を発生するた
めに、多結晶シリコン抵抗手段が相互に異なる抵抗値を
持つように形成されることを特徴とする請求項17記載に
記載の半導体温度検出回路。 - 【請求項２０】第１電源供給線と第２電源供給線との間
にMOSトランジスタの閾値以下の領域内でのドレイン電
流を供給する電流供給手段と、供給される上記ドレイン
電流を周辺の温度変化により制限する減温抵抗手段を相
互に直列に連結し、この減温抵抗手段の両端電圧を温度
検出信号として出力するようにしたことを特徴とする半
導体温度検出回路。 - 【請求項２１】上記減温抵抗手段は、多結晶シリコンで
形成したことを特徴とする請求項20記載の半導体温度検
出回路。 - 【請求項２２】上記多結晶シリコンの不純物が微弱にド
ーピングされていることを特徴とする請求項21記載の半
導体温度検出回路。 - 【請求項２３】上記多結晶シリコンの不純物ドーピング
は、イオン注入法によることを特徴とする請求項22項記
載の半導体温度検出回路。 - 【請求項２４】上記不純物は、アンチモン，燐，砒素又
は硼素であることを特徴とする請求項23記載の半導体温
度検出回路。 - 【請求項２５】上記減温抵抗手段は、多結晶シリコンの
抵抗温度特性と同一の特性を持っており、半導体の製造
工程によって作られることができる物質で形成したこと
を特徴とする請求項20記載の半導体温度検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR6893 | 1989-05-23 | ||
| KR1019890006893A KR910007657B1 (ko) | 1989-05-23 | 1989-05-23 | 반도체 온도검출회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02311723A JPH02311723A (ja) | 1990-12-27 |
| JPH0812116B2 true JPH0812116B2 (ja) | 1996-02-07 |
Family
ID=19286405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183538A Expired - Lifetime JPH0812116B2 (ja) | 1989-05-23 | 1989-07-15 | 半導体温度検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5095227A (ja) |
| JP (1) | JPH0812116B2 (ja) |
| KR (1) | KR910007657B1 (ja) |
| DE (1) | DE3926656A1 (ja) |
| FR (1) | FR2647567B1 (ja) |
| GB (1) | GB2232253B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0580920A1 (en) * | 1992-07-28 | 1994-02-02 | STMicroelectronics S.r.l. | Integrated capacitance multiplier and RC circuit |
| JP3265849B2 (ja) * | 1994-09-16 | 2002-03-18 | 富士電機株式会社 | 過熱保護装置付き自己消弧素子 |
| EP0735351B1 (de) * | 1995-03-29 | 2002-06-05 | Infineon Technologies AG | Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements |
| US5694073A (en) * | 1995-11-21 | 1997-12-02 | Texas Instruments Incorporated | Temperature and supply-voltage sensing circuit |
| DE10220587B4 (de) * | 2002-05-08 | 2007-07-19 | Infineon Technologies Ag | Temperatursensor für MOS-Schaltungsanordnung |
| GB2393867B (en) | 2002-10-01 | 2006-09-20 | Wolfson Ltd | Temperature sensing apparatus and methods |
| US7084695B2 (en) * | 2004-08-31 | 2006-08-01 | Micron Technology, Inc. | Method and apparatus for low voltage temperature sensing |
| JP4641164B2 (ja) * | 2004-09-14 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| JP4981267B2 (ja) * | 2005-05-11 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| KR100854452B1 (ko) * | 2005-06-30 | 2008-08-27 | 주식회사 하이닉스반도체 | 디지털 온도검출기 및 이를 이용한 오실레이터 회로 |
| US7692442B2 (en) * | 2005-11-17 | 2010-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus for detecting a current and temperature for an integrated circuit |
| JP2009145070A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 温度センサ回路 |
| KR20120115863A (ko) * | 2011-04-11 | 2012-10-19 | 에스케이하이닉스 주식회사 | 온도센서 |
| KR101276947B1 (ko) * | 2011-06-27 | 2013-06-19 | 엘에스산전 주식회사 | 저전력, 고정밀, 넓은 온도범위의 온도 센서 |
| KR101298301B1 (ko) * | 2011-09-23 | 2013-08-20 | 삼성전기주식회사 | 온도 측정장치 |
| KR102005568B1 (ko) * | 2014-06-17 | 2019-07-30 | 에스케이하이닉스 주식회사 | 온도 전압 발생 장치 |
| US11614368B2 (en) * | 2018-07-31 | 2023-03-28 | Texas Instruments Incorporated | Methods and apparatus to provide an adaptive gate driver for switching devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2123179B1 (ja) * | 1971-01-28 | 1974-02-15 | Commissariat Energie Atomique | |
| US4034395A (en) * | 1976-09-29 | 1977-07-05 | Honeywell Inc. | Monolithic integrated circuit having a plurality of resistor regions electrically connected in series |
| JPS5359385A (en) * | 1976-11-09 | 1978-05-29 | Mitsubishi Electric Corp | Production method of semiconductor thermal sensitive element |
| JPS5828539B2 (ja) * | 1978-06-09 | 1983-06-16 | セイコーインスツルメンツ株式会社 | 温度検出装置 |
| US4225877A (en) * | 1978-09-05 | 1980-09-30 | Sprague Electric Company | Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors |
| JPS55164320A (en) * | 1979-06-08 | 1980-12-22 | Mitsubishi Electric Corp | Temperature detecting circuit |
| SU883762A1 (ru) * | 1980-03-25 | 1981-11-23 | Киевское Научно-Производственное Объединение "Аналитприбор" | Температурный функциональный преобразователь |
| JPS5799765A (en) * | 1980-12-12 | 1982-06-21 | Fujitsu Ltd | Semiconductor resistance element |
| DE3138535A1 (de) * | 1981-09-28 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Temperatursensor mit einem halbleiterkoerper |
| JPS59166825A (ja) * | 1983-03-11 | 1984-09-20 | Seiko Epson Corp | 温度検出回路 |
| DE3417211A1 (de) * | 1984-05-10 | 1985-11-14 | Robert Bosch Gmbh, 7000 Stuttgart | Temperatursensor |
| JPS61190799A (ja) * | 1985-02-19 | 1986-08-25 | Fujitsu Ltd | 半導体装置 |
| DE3514862A1 (de) * | 1985-04-25 | 1986-11-06 | Klöckner-Humboldt-Deutz AG, 5000 Köln | Temperaturmessvorrichtung zur erfassung grosser temperaturschwankungen |
| JPS61180398U (ja) * | 1985-04-30 | 1986-11-11 | ||
| DD240951A1 (de) * | 1985-09-16 | 1986-11-19 | Fortschritt Veb K | Schaltungsanordnung, insbesondere zur temperaturmessung |
| NL8600306A (nl) * | 1986-02-10 | 1987-09-01 | Philips Nv | Schakeling voor het leveren van een stuurspanning aan een stroombronschakeling. |
| JPS62222314A (ja) * | 1986-03-25 | 1987-09-30 | Seiko Epson Corp | 温度センサ用定電流回路 |
| JPS6379023A (ja) * | 1986-09-24 | 1988-04-09 | Daikin Ind Ltd | 温度センサ |
| US4762801A (en) * | 1987-02-20 | 1988-08-09 | National Semiconductor Corporation | Method of fabricating polycrystalline silicon resistors having desired temperature coefficients |
| JPH0284720A (ja) * | 1988-01-19 | 1990-03-26 | Fuji Electric Co Ltd | シリコン窒化膜のフォトリソグラフィ法 |
-
1989
- 1989-05-23 KR KR1019890006893A patent/KR910007657B1/ko not_active IP Right Cessation
- 1989-07-15 JP JP1183538A patent/JPH0812116B2/ja not_active Expired - Lifetime
- 1989-08-10 FR FR898910782A patent/FR2647567B1/fr not_active Expired - Lifetime
- 1989-08-10 US US07/392,215 patent/US5095227A/en not_active Expired - Lifetime
- 1989-08-11 GB GB8918408A patent/GB2232253B/en not_active Expired - Lifetime
- 1989-08-11 DE DE3926656A patent/DE3926656A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3926656C2 (ja) | 1992-05-14 |
| KR900018656A (ko) | 1990-12-22 |
| KR910007657B1 (ko) | 1991-09-30 |
| FR2647567B1 (fr) | 1992-07-24 |
| GB8918408D0 (en) | 1989-09-20 |
| JPH02311723A (ja) | 1990-12-27 |
| GB2232253A (en) | 1990-12-05 |
| DE3926656A1 (de) | 1990-11-29 |
| GB2232253B (en) | 1994-02-02 |
| US5095227A (en) | 1992-03-10 |
| FR2647567A1 (fr) | 1990-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812116B2 (ja) | 半導体温度検出回路 | |
| KR100481244B1 (ko) | 온도 감지 회로 | |
| KR910005794B1 (ko) | 반도체 시간 지연소자 | |
| JP2008193101A (ja) | 半導体装置 | |
| US3246173A (en) | Signal translating circuit employing insulated-gate field effect transistors coupledthrough a common semiconductor substrate | |
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| US3134912A (en) | Multivibrator employing field effect devices as transistors and voltage variable resistors in integrated semiconductive structure | |
| JPH09507370A (ja) | 保護形スイッチ | |
| EP0351719B1 (en) | Temperature compensated bipolar circuits | |
| GB2048598A (en) | Cmos class a amplifier | |
| US4988897A (en) | TTL to CMOS input buffer circuit | |
| JPH0865063A (ja) | 半導体集積回路 | |
| JP2001168651A (ja) | 半導体装置 | |
| US4661726A (en) | Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region | |
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| JP2651246B2 (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JPH02226808A (ja) | 過電流保護機能付きパワーｍｏｓｆｅｔ | |
| JP2679450B2 (ja) | 半導体装置 | |
| JPH02147828A (ja) | 温度検出回路 | |
| JPH0797736B2 (ja) | 差動増幅回路 | |
| JPH0722515A (ja) | 半導体集積回路 | |
| JP2893774B2 (ja) | 半導体集積回路装置 | |
| JPH09138247A (ja) | 過電流検知回路 | |
| JPH0578847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |