JPH08111821A - Solid-state image pickup device - Google Patents

Solid-state image pickup device

Info

Publication number
JPH08111821A
JPH08111821A JP26814494A JP26814494A JPH08111821A JP H08111821 A JPH08111821 A JP H08111821A JP 26814494 A JP26814494 A JP 26814494A JP 26814494 A JP26814494 A JP 26814494A JP H08111821 A JPH08111821 A JP H08111821A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
pixel
horizontal
vertical
output
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26814494A
Other languages
Japanese (ja)
Inventor
Fumiki Nakamura
文樹 中村
Original Assignee
Olympus Optical Co Ltd
オリンパス光学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To improve a frame rate while selecting an entire light receiving area by dividing a light receiving section in the vertical direction and allowing each of the divided sections to provide an output independently. CONSTITUTION: When a vertical selection signal Ψ1 is at an H level for a 1st horizontal scanning period, a horizontal selection signal Ψ1 is at an H level, horizontal selection switches 4-1, 4-2 are closed and vertical signal lines 6-1, 6-2 are connected to output signal lines 7-1, 7-2. Thus, a signal current of picture elements 1-11, 1-21 is outputted to output terminals 9-1, 9-2 via the signal lines 6-1, 6-2 and 7-1, 7-2 to provide an output of 1st and 2nd lines sequentially. Similarly, picture element signals of 3rd and 4th lines are sequentially outputted from the output terminals 9-1, 9-2 for a 2nd horizontal scanning period. The light receiving section is divided in the vertical direction and picture element signals are read and then the picture element signals are rearranged in the unit of one line, then the required signal processing is facilitated more in comparison with the horizontal division and two picture element lines are scanned at once, then the frame rate is doubled without changing the horizontal drive frequency.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は、全受光領域を同時に読み出しながら高いフレームレートが得られるようにした固体撮像装置に関する。 BACKGROUND OF THE INVENTION This invention relates to a solid-state imaging apparatus that higher frame rates while reading the entire light receiving area at the same time is obtained.

【0002】 [0002]

【従来の技術】従来、高速度カメラシステムに使用される2次元固体撮像装置においては、高フレームレートを実現するために、受光部を複数個のブロックに分割し、 In a conventional, two-dimensional solid-state imaging device used in the high speed camera system, in order to achieve a high frame rate, it divides the light receiving portion into a plurality of blocks,
その各々のブロックの出力を並列に取り出すことができるように構成されている。 And it is configured to be able to take out the output of each of the blocks in parallel.

【0003】例えば、IEEE Transactions on Electron [0003] For example, IEEE Transactions on Electron
Devices, Vol. ED-19, No.9, 1982pp. 1469-1477 には、図6に示す構成のイメージセンサが示されている。 Devices, Vol. ED-19, No.9, 1982pp. In 1469-1477 are shown an image sensor having the structure shown in FIG. 6.
このイメージセンサでは、受光領域100 を6つのブロック101-1,101-2,・・・101-6に分け、それぞれが32 In this image sensor, the light receiving region 100 six blocks 101-1 and 101-2, divided into ... 101-6, respectively 32
本の並列出力を持っている。 It has a parallel output of this. 各ブロックはシーケンシャルに選択されるが、1つのブロックのみを連続的に選択することにより、TVモニタへの表示領域は1/6になるが、6倍のフレームレートを得ることができる。 While each block is sequentially selected, by selecting only one block continuously, the display area of ​​the TV monitor is 1/6, it is possible to obtain a 6-fold frame rate. 水平方向の画素出力はシフトレジスタ102 からの選択パルスにより読み出されるようになっている。 Pixel output of the horizontal direction are read out by the selection pulse from the shift register 102. なお図6において、103 は外部クロック発生手段、104 はブロックアドレス手段、105 は出力選択用FET、106 は結合マトリクスである。 In FIG. 6, the external clock generating means 103, 104 the block address unit, 105 output selection FET, 106 is a binding matrix.

【0004】また EG & G RETICON社カタログRA2568N [0004] The EG & G RETICON Company catalog RA2568N
には、図7に示すような構成の高速イメージセンサが示されている。 The shows the configuration fast image sensor as shown in FIG. このイメージセンサは、複数個の水平走査回路201,202,・・・207,208 を備えており、その個数分の出力端子211,212,・・・・218 が設けられている。 The image sensor has a plurality of horizontal scanning circuits 201 and 202, includes a ... 207 and 208, output terminals 211 and 212 of the number fraction, ... 218 are provided. この図示例では、水平走査回路201 と202 ,203 と204,・ In the illustrated example, the horizontal scanning circuit 201 202, 203 and 204, -
・・207 と208 で組になっており、受光領域を4つのブロックに分けている。 In ... 207 and 208 are in pairs, are divided light receiving region into four blocks. それぞれの水平走査回路は同時に走査させることができるので、4倍のフレームレートが得られるようになっている。 Since each of the horizontal scanning circuit can be scanned simultaneously, so that four times the frame rate is obtained.

【0005】また、図8に示すように、USP第3,81 Further, as shown in FIG. 8, USP No. 3,81
4,846 号明細書には、各列の垂直信号線を2本の信号線 The Pat 4,846, two signal lines vertical signal lines of each column
301,302 に1列毎に交互に接続することによって、2倍のフレームレートを可能にしたイメージセンサが開示されている。 By alternately connected to each column in 301 and 302, an image sensor that enables twice the frame rate is disclosed.

【0006】また、図9に示すように、特開昭60−1 [0006] In addition, as shown in FIG. 9, JP-A-60-1
54784号には、各列にp本(pは2以上の整数)の垂直信号線401,401 ′を有し、q個(qは2以上の整数)の水平画素行を同時に水平走査することにより、q The No. 54784, has a vertical signal line 401, 401 'of the p present (p is an integer of 2 or more) in each row, q-number (q is an integer of 2 or more) by simultaneously horizontally scanning the horizontal pixel row, q
個の画素の信号を同時にq個の出力端子402,402 ′に読み出せるように構成し、q倍のフレームレートを可能にした固体撮像装置が開示されている。 Configured to read out pieces of the signals of pixels at the same time into q output terminals 402, 402 ', solid-state imaging apparatus is disclosed that enables q times the frame rate.

【0007】一方、上記従来例とは異なり、受光領域の一部のみを選択し、選択された部分のみを繰り返し走査することによって、高フレームレートを実現するようにしたものが、例えば特開平4−277986号公報に開示されている。 On the other hand, the contrast to the conventional example, select only a part of the light receiving region, is obtained by by scanning repeatedly only the selected portion, so as to achieve a high frame rate, for example, JP-A-4 It disclosed in -277,986 JP. この固体撮像装置は、図10に示すように、全画素領域501 及び垂直シフトレジスタ502 と水平シフトレジスタ503 が複数のブロックに分割されており、複数に分割されたシフトレジスタの各分割ブロックに、ブロック毎に独立にスタートパルスが供給され、それにより受光画素は該シフトレジスタにより一部あるいは全てが走査されて信号が読み出される。 The solid-state imaging device, as shown in FIG. 10, the entire pixel area 501 and the vertical shift register 502 and horizontal shift register 503 is divided into a plurality of blocks, each divided block of the shift register divided into a plurality, the start pulse is supplied independently for each block, whereby the light receiving pixel signals are scanned part or all of the the shift register is read. そして、一部のみを繰り返し走査した場合は、高フレームレートが実現できるように構成されている。 When it is repeatedly scanned only part is configured to high frame rate can be realized.

【0008】 [0008]

【発明が解決しようとする課題】ところで、図6及び図 The object of the invention is to be Solved by the way, FIG. 6 and FIG.
10に示した従来のイメージセンサは、高フレームレートを得るために読み出し領域を一部のみに限定しているので、全受光部を同時に読み出すことはできない。 Conventional image sensor shown in 10, since the limited only to a part of the read-out area in order to obtain a high frame rate, it is impossible to read the entire light-receiving portion at the same time.

【0009】また、図7に示されているイメージセンサにおいては、各水平シフトレジスタは同時に走査できるので、全受光部を同時に読み出しながら高フレームレートを得ることができるが、受光部が水平方向に分割されているので、読み出し後に画素の信号を時系列的に正しい順序に並べ替えなければならず、複雑な処理が要求される。 Further, in the image sensor shown in FIG. 7, since each horizontal shift register can be scanned simultaneously, it is possible to obtain a high frame rate while reading out all light receiving portion simultaneously, the light receiving portion in the horizontal direction since they are divided, it must reorder the signal of the pixel to chronologically correct order after reading, complicated processing is required.

【0010】また、図8に示されているイメージセンサにおいても、読み出し後に画素の信号を時系列的に正しい順序に並べ替えるためには、読み出された2つの信号を交互に選択して1つの信号に並べ替える必要があるので、そのための高速で且つ複雑な処理が要求される。 [0010] Also, in the image sensor shown in FIG. 8, in order to sort the signal of the pixel after reading the chronologically correct order, the two signals read out by selecting alternately 1 One of the signal is arranged need to sort within, its fast and complex processing for is required.

【0011】図9に示されているイメージセンサにおいては、以上の課題は克服されるが、各列当たりに複数の垂直信号線を有するために、画素部及び水平走査回路部の水平方向への集積化が困難であるという問題点がある。 [0011] In the image sensor shown in FIG. 9, the above problem but is overcome in order to have a plurality of vertical signal lines per each column in the horizontal direction of the pixel portion and the horizontal scanning circuit there is a problem that integration is difficult.

【0012】本発明は、従来の固体撮像装置おける上記問題点を解消するためになされたもので、全受光領域を同時に読み出しながら高フレームレートが得られ、且つ読み出された信号を比較的簡単な処理によって時系列的に正しい順序に並べ替えることができ、更に水平走査回路部又は画素部の水平方向の集積化を容易に行えるように構成した固体撮像装置を提供することを目的とする。 [0012] The present invention has been made to solve the conventional solid-state imaging device definitive above problems, while reading the entire light receiving area at the same time a high frame rate is obtained, relatively simple and read signal can sort chronologically correct order by Do process, further an object to provide a solid-state imaging device configured as easily horizontal integration of the horizontal scanning circuit and the pixel portion.

【0013】 [0013]

【課題を解決するための手段及び作用】上記問題点を解決するため、請求項1記載の発明は、光電変換素子を画素として、該画素を行列状に配列してなる画素部と、該画素部の上下にそれぞれ設けた該画素選択用の2つの水平シフトレジスタと、該画素選択用の1つの垂直シフトレジスタとからなるXYアドレス型の固体撮像装置において、画素部の上下にそれぞれn個(n:整数)の出力信号線及び出力端子を備え、前記垂直シフトレジスタ及び水平シフトレジスタにより画素部の2n個の水平画素行を同時に選択し、同時に選択された2n個の水平画素行を同時に水平走査するように構成し、2n個の画素の信号を前記2n個の出力信号線及び出力端子に同時に読み出すようにするものである。 To solve SUMMARY and operation for solving the above problems, an invention according to claim 1, the photoelectric conversion element as a pixel, a pixel unit formed by arranging the pixel in a matrix, the pixel parts and two horizontal shift registers for pixel selection respectively above and below the, in the XY address type solid-state imaging device comprising a single vertical shift register for pixel selection, respectively the n above and below the pixel portion ( n: an output signal line and the output terminal of an integer), said by the vertical shift registers and horizontal shift registers select the 2n-number of horizontal pixel rows of the pixel portion at the same time, simultaneously horizontally 2n pieces of horizontal pixel rows selected simultaneously configured to scan, and is to simultaneously read signals of the 2n pixels in the 2n-number of output signal lines and the output terminal.

【0014】このように画素部の2n個の水平画素行を同時に選択し、同時に選択された2n個の水平画素行を同時に水平走査するように構成し、2n個の画素の信号を2n個の出力信号線に同時に読み出すようにしているので、全受光領域を選択しつつ2n倍の高フレームレートを得ることが可能となり、水平方向の集積化も容易となる。 [0014] of the 2n Thus pixel unit selects the horizontal pixel rows simultaneously, configured to simultaneously horizontally scanning the 2n-number of horizontal pixel row selected simultaneously, the signal of the 2n pixels of 2n since the read out simultaneously to the output signal line, it is possible to obtain a high frame rate 2n times while selecting all light receiving areas, thereby facilitating even horizontal integration.

【0015】また請求項3記載の発明は、光電変換素子を画素として、該画素を行列状に配列してなる画素部と、該画素部の上下にそれぞれ設けた該画素選択用の2 [0015] According to a third aspect of the invention, the photoelectric conversion element as a pixel, a pixel unit formed by arranging the pixel in a matrix, 2 for pixel selection respectively above and below the pixel portion
つの水平シフトレジスタと、該画素選択用の1つの垂直シフトレジスタとからなるXYアドレス型の固体撮像装置において、画素部を垂直信号線を含めて垂直方向に2 One of the horizontal shift register, 2 in the XY address type solid-state imaging device, a pixel portion in the vertical direction including a vertical signal line composed of a single vertical shift register for pixel selection
つの領域に分割し、各領域にそれぞれn個(n:整数) Divided into One region, respectively n times in each region (n: integer)
の出力信号線及び出力端子を備え、前記垂直シフトレジスタ及び水平シフトレジスタにより各領域のn個の水平画素行を同時に選択し、同時に選択された各領域のn個の水平画素行を同時に水平走査するように構成し、各領域のn個の画素の信号を各領域のn個の出力信号線及び出力端子に同時に読み出すようにするものである。 With the output signal line and the output terminal, select the n-number of horizontal pixel rows in each area at the same time by the vertical shift register and the horizontal shift register, at the same time the horizontal scanning n number of horizontal pixel rows in each area selected at the same time configured to, in which the signal of the n pixels of each region to read out simultaneously to the n output signal lines and the output terminal of each region.

【0016】このように、2分割した各領域のn個の水平画素行を同時に選択し、同時に選択された各領域のn [0016] Thus, the n-number of horizontal pixel rows in each region bisected simultaneously selected, n of each area selected at the same time
個の水平画素行を同時に水平走査するように構成し、各領域のn個の画素の信号を各領域のn個の出力信号線に同時に読み出すようにしているので、同様に全受光領域を選択しつつ2n倍の高フレームレートを得ることが可能となり、更に水平方向の集積化も容易となる。 Constitute pieces of the horizontal pixel rows so as to simultaneously horizontal scanning, since the signal of the n pixels of each area so that simultaneously read to the n output signal lines of the respective regions, as well as selecting the entire light receiving area it is possible to obtain a high frame rate 2n times, and more easily horizontal integration while.

【0017】 [0017]

【実施例】次に、実施例について説明する。 [Example] Next, a description will be given of an embodiment. 図1の(A)は、本発明に係る固体撮像装置の第1実施例を示す回路構成図で、図1の(B)は画素の接続端子を示す図である。 In FIG. 1 (A), in circuit diagram showing a first embodiment of a solid-state imaging device according to the present invention, in FIG. 1 (B) is a diagram showing a connection terminal of the pixel. 本実施例は請求項1,2に記載した発明に対応する実施例で、説明を簡単にするために、画素数は4 This example in the embodiment corresponds to the invention described in claim 1, in order to simplify the explanation, the number of pixels 4
×4で示している。 × is shown by 4. 本実施例の固体撮像装置は、光電変換素子からなる画素群1−11〜1−44、垂直方向の読み出しを制御する垂直シフトレジスタ2、水平方向で読み出された信号を制御する水平選択スイッチ4−1〜4− Horizontal selection switch solid state imaging device of this embodiment, a vertical shift register 2 for controlling pixel group 1-11~1-44 a photoelectric conversion element, a vertical reading, controlling the signal read in the horizontal direction 4-1~4-
8、水平選択スイッチを制御する水平シフトレジスタ3 8, the horizontal shift register 3 for controlling the horizontal selection switch
−1,3−2より構成されている。 And it is configured from -1,3-2. そして光電変換素子からなる各画素は、図1の(B)に示すように、制御端子1aと出力端子1bとを備えている。 And each pixel comprising a photoelectric conversion element, as shown in FIG. 1 (B), and a control terminal 1a and output terminal 1b.

【0018】本実施例においては、水平シフトレジスタは画素群1−11〜1−44に対して上下に2つ備えており、また1水平走査期間内に2行分の画素が選択され、 [0018] In this embodiment, the horizontal shift register includes two up and down with respect to the pixel group 1-11~1-44, also pixels in two rows within one horizontal scanning period is selected,
選択される2行分の画素の信号電流は、それぞれ画素群の上下にある出力端子9−1と9−2に出力されるように構成されている。 Signal current pixel of two rows to be selected, it is configured to output an output terminal 9-1 respectively above and below the pixel group and the 9-2. すなわち画素群の1行目と2行目の画素の制御端子1aは垂直選択線5−1により、画素群の3行目と4行目の画素の制御端子1aは垂直選択線5 That the control terminal 1a the vertical selection line 5-1 of the first and second rows of pixels in the pixel group, the control terminal 1a of the third and fourth rows of the pixels of the pixel group vertical selection line 5
−2により垂直シフトレジスタ2に接続されている。 It is connected to a vertical shift register 2 by 2. そして画素1−11,1−31の出力端子1bは垂直信号線6 An output terminal 1b of the pixel 1-11,1-31 the vertical signal line 6
−1に接続され、水平選択スイッチ4−1を介して出力信号線7−1に接続されており、画素1−21,1−41の出力端子1bは垂直信号線6−2に接続され、水平選択スイッチ4−2を介して出力信号線7−2に接続されている。 Is connected to -1, is connected to the output signal line 7-1 through the horizontal selection switch 4-1, the output terminal 1b of the pixel 1-21,1-41 is connected to the vertical signal line 6-2, It is connected to the output signal line 7-2 through the horizontal selection switch 4-2. また画素1−12,1−32の出力端子1bは垂直信号線6−3に接続され、水平選択スイッチ4−3を介して出力信号線7−1に接続されており、画素1−22,1 The output terminal 1b of the pixel 1-12,1-32 is connected to the vertical signal line 6-3 is connected to the output signal line 7-1 through the horizontal selection switch 4-3, the pixels 1-22, 1
−42の出力端子1bは垂直信号線6−4に接続され、水平選択スイッチ4−4を介して出力信号線7−2に接続されている。 Output terminal 1b of -42 is connected to the vertical signal line 6-4 is connected to an output signal line 7-2 through the horizontal selection switch 4-4. また画素1−13,1−33の出力端子1bは垂直信号線6−5に接続され、水平選択スイッチ4−5 The output terminal 1b of the pixel 1-13,1-33 is connected to the vertical signal line 6-5, the horizontal selection switch 4-5
を介して出力信号線7−1に接続されており、画素1− It is connected to the output signal line 7-1 through the pixel 1
23,1−43の出力端子1bは垂直信号線6−6に接続され、水平選択スイッチ4−6を介して出力信号線7−2 Output terminal 1b of 23,1-43 is connected to the vertical signal line 6-6, the output signal line 7-2 through the horizontal selection switch 4-6
に接続されている。 It is connected to the. 同様に画素1−14,1−34の出力端子1bは垂直信号線6−7に接続され、水平選択スイッチ4−7を介して出力信号線7−1に接続されており、 Output terminal 1b similarly pixels 1-14,1-34 is connected to the vertical signal line 6-7 is connected to the output signal line 7-1 through the horizontal selection switch 4-7,
画素1−24,1−44の出力端子1bは垂直信号線6−8 Output terminal 1b of the pixel 1-24,1-44 vertical signal lines 6-8
に接続され、水平選択スイッチ4−8を介して出力信号線7−2に接続されている。 It is connected to, and is connected to the output signal line 7-2 through the horizontal selection switch 4-8.

【0019】このように、各列の画素の出力端子1bは2本の垂直信号線に交互に接続されており、そして各出力信号線7−1,7−2は、それぞれ出力端子9−1, [0019] Thus, the output terminal 1b of the pixels of each column are alternately connected to two vertical signal lines, and the output signal line 7-1 and 7-2, output terminals 9-1 ,
9−2に接続されている。 It is connected to 9-2. なお、図1の(A)において8−1a〜8−4bは水平シフトレジスタ3−1,3−2の出力線である。 Incidentally, 8-1A~8-4b in (A) of FIG. 1 is the output line of the horizontal shift register 3-1 and 3-2.

【0020】水平シフトレジスタ3−1,3−2は、図2のタイミングチャートに示されるようにスタートパルスが入力されるとクロックに同期して各出力端子から逐次パルスが出力されるものなら、どのような構成のものでも用いることができる。 The horizontal shift register 3-1 and 3-2, if those successive pulses from synchronously output terminals when a start pulse is input to the clock as shown in the timing chart of FIG. 2 is output, it can be used in any configuration intended. また、光電変換素子は、垂直選択線5−1,5−2からその制御端子1aにHレベルの選択パルスが入力されると、該光電変換素子の信号が読み出し可能な状態となり、該光電変換素子の出力端子1bが接続されている垂直信号線6−1〜6−8が、水平選択スイッチ4−1〜4−8を介して出力信号線7− The photoelectric conversion element, the H level of the selection pulse from the vertical selection line 5-1 and 5-2 to the control terminal 1a is input, the signal of the photoelectric conversion element becomes readable state, the photoelectric conversion vertical signal lines 6-1 to 6-8 of the output terminal 1b of the device is connected, the output signal line through the horizontal selection switch 4-1 to 4-8 7-
1,7−2に接続されると、該光電変換素子の信号が出力端子9−1,9−2に読み出されるようになっている。 When connected to 1,7-2, so that the signal of photoelectric conversion element is read out to the output terminal 9-1 and 9-2.

【0021】次に、このように構成された第1実施例の動作を、図2に示したタイミングチャートに基づいて説明する。 Next, the operation of the first embodiment thus constructed will be described with reference to a timing chart shown in FIG. このタイミングチャートにおいて、時刻T 1 In this timing chart, the time T 1 ~
6は第1の水平走査期間で、時刻T 6 〜T 11は第2の水平走査期間である。 T 6 is a first horizontal scanning period, the time T 6 through T 11 is the second horizontal scanning period. また、時刻T 5 〜T 6及び時刻T In addition, the time T 5 ~T 6 and time T
10 〜T 11は水平帰線期間である。 10 through T 11 is a horizontal blanking period. なお画素群の上下に配置された水平シフトレジスタ3−1,3−2の出力するパルスは全く同じであるため、同じ信号名を使用して説明する。 Incidentally because the pulse output from the horizontal shift register 31 and 32 disposed above and below the pixel groups is the same, it will be described using the same signal name. 水平シフトレジスタ3−1,3−2のスタート信号Ψ STにHレベルのスタートパルスが入力されると、 When the start pulse of H level is inputted to the start signal [psi ST of the horizontal shift register 3-1 and 3-2,
水平クロック信号Ψ HCKに同期して、水平選択信号Ψ 1 In synchronism with the horizontal clock signal [psi HCK, the horizontal selection signal [psi 1
〜Ψ 4に水平選択パルスが逐次出力される。 Horizontal selection pulse sequentially outputted to ~Ψ 4. また、垂直クロック信号Φ VCKの周期は1水平走査期間であり、スタート信号Φ STにHレベルのスタートパルスが入力されると垂直クロック信号Φ VCKに同期して、垂直選択信号Φ 1 ,Φ 2に垂直選択パルスが逐次出力される。 The period of the vertical clock signal [Phi VCK is one horizontal scanning period, the start pulse H level is inputted to the start signal [Phi ST in synchronization with the vertical clock signal [Phi VCK, a vertical selection signal [Phi 1, [Phi 2 vertical selection pulse is sequentially outputted to.

【0022】まず時刻T 1 〜T 5においては、垂直選択信号Φ 1がHレベルであるので、画素群の第1行目と第2行目が選択状態になっており、これは第1の水平走査期間にあたる。 [0022] In the first time T 1 through T 5, the vertical selection signal [Phi 1 is because it is H level, the first row and the second row of the pixel group have the selected state, this is the first It corresponds to the horizontal scanning period. この第1の水平走査期間内の時刻T 1 Time T 1 of the in the first horizontal scanning period -
2においては、Ψ 1がHレベルであるので、水平選択スイッチ4−1と4−2がオンし、垂直信号線6−1と6−2はそれぞれ出力信号線7−1と7−2に接続される。 In T 2, since [psi 1 is H level, the horizontal selection switch 4-1 4-2 is turned on, and the vertical signal lines 6-1 6-2 respectively output signal lines 7-1 7-2 It is connected to. 従って、画素1−11と1−21の信号電流は、それぞれ垂直信号線6−1と6−2を介し、さらに出力信号線7−1と7−2を介して、出力端子9−1と9−2に出力される。 Thus, the signal current pixel 1-11 and 1-21, through the vertical signal lines 6-1 6-2 respectively, further via the output signal lines 7-1 and 7-2, the output terminal 9-1 is output to the 9-2. 以下、第1の水平走査期間においては、第1 Hereinafter, in the first horizontal scanning period, first
行目と第2行目の画素の信号が逐次出力端子9−1,9 Row and a signal of the second row of pixels sequentially output terminal 9-1,9
−2に出力されるようになっている。 And is output to -2.

【0023】次に時刻T 6 〜T 10においては、垂直選択信号Φ 2がHレベルであるので、画素群の第3行目と第4行目が選択状態になっており、これは第2の水平走査期間にあたる。 [0023] In the next time T 6 through T 10, since vertical selection signal [Phi 2 is at H level, the third row and the fourth row of the pixel group have the selected state, this second It corresponds to the horizontal scanning period. この第2の水平走査期間内の時刻T 6 Time T 6 in the second horizontal scanning period -
7においては、Ψ 1がHレベルであるので、水平選択スイッチ4−1と4−2がオンし、垂直信号線6−1と6−2はそれぞれ出力信号線7−1と7−2に接続される。 In T 7, since [psi 1 is H level, the horizontal selection switch 4-1 4-2 is turned on, and the vertical signal lines 6-1 6-2 respectively output signal lines 7-1 7-2 It is connected to. 従って、画素1−31と1−41の信号電流は、それぞれ垂直信号線6−1と6−2を介し、さらに出力信号線7−1と7−2を介して、出力端子9−1と9−2に出力される。 Thus, the signal current pixel 1-31 and 1-41, through the vertical signal lines 6-1 6-2 respectively, further via the output signal lines 7-1 and 7-2, the output terminal 9-1 is output to the 9-2. 以下、第2の水平走査期間においては、第3 Hereinafter, in the second horizontal scanning period, the third
行目と第4行目の画素の信号が逐次出力端子9−1,9 Row and a signal of the fourth row of pixels sequentially output terminal 9-1,9
−2に出力されるようになっている。 And is output to -2.

【0024】このようにして、従来は1度に1つの画素行しか水平走査できなかったが、本実施例においては1 [0024] Thus, conventionally, only one pixel row at a time could not horizontal scanning, in the present embodiment 1
度に2つの画素行を水平走査できる。 Two pixel rows can horizontal scanning whenever. 通常、フレームレートを高めるためには水平駆動周波数を上げなければならないが、本実施例においては同時に2つの画素行を水平走査できるように構成されているので、水平駆動周波数を変えずにフレームレートを2倍にできる。 Usually, it is necessary to increase the horizontal drive frequency in order to increase the frame rate, which is configured to allow the horizontal scan two pixel rows simultaneously in this embodiment, the frame rate without changing the horizontal drive frequency the can be doubled. また本実施例においては、読み出し後に画素の信号を時系列的に正しい順序に並べ替えるためには、単に同時に読み出された2行の画素信号のいずれかを時間的に1行分遅らせれば正しい順番になるので、信号処理が容易である。 In this embodiment also, in order to sort the signal of the pixel after reading the chronologically correct order, if simply delayed by one line or a time-of pixel signals of two rows that are simultaneously read since in the correct order, the signal processing is easy.

【0025】また、本実施例においては水平シフトレジスタを上下に配置しているため、例えば図9に示した水平シフトレジスタを一つしか含まない従来の構成(特開昭60−154784号)と比較して、水平シフトレジスタ部の水平方向の集積化が容易である。 Further, since the arranged horizontal shift register in the vertical in this embodiment, for example, a conventional configuration containing only one horizontal shift register shown in FIG. 9 and (JP 60-154784) in comparison, it is easy to horizontal integration of the horizontal shift register unit. また本実施例においては、1列当たりの垂直信号線を2本としたものを示したが、これを2n本(nは2以上の整数)とすることも可能であり、この場合、フレームレートは2n倍になる。 In this example also showed that the vertical signal line per row and two, it is also possible to this with the 2n (n is an integer of 2 or more), in this case, the frame rate It becomes 2n times.

【0026】次に、第2実施例について説明する。 Next, a second embodiment will be described. 図3 Figure 3
は、本発明に係る固体撮像装置の第2実施例を示す回路構成図である。 Is a circuit diagram showing a second embodiment of the solid-state imaging device according to the present invention. 本実施例は請求項3,4に記載した発明に対応する実施例で、説明を簡単にするために、画素数は4×4で示している。 This example in the embodiment corresponds to the invention described in claim 3 and 4, in order to simplify the explanation, the number of pixels is indicated by 4 × 4. 本実施例の固体撮像装置は、光電変換素子からなる画素群1−11〜1−44、垂直方向の読み出しを制御する垂直シフトレジスタ2、水平方向で読み出された信号を制御する水平選択スイッチ4−1〜 Horizontal selection switch solid state imaging device of this embodiment, a vertical shift register 2 for controlling pixel group 1-11~1-44 a photoelectric conversion element, a vertical reading, controlling the signal read in the horizontal direction 4-1
4−8、水平選択スイッチを制御する水平シフトレジスタ3−1,3−2より構成されている。 4-8, and is configured from the horizontal shift register 31 and 32 for controlling the horizontal selection switch.

【0027】そして第1実施例と同様に、1水平走査期間内に選択される2行分の画素の信号電流は、それぞれ画素群の上下にある出力端子9−1と9−2に出力されるようになっている。 [0027] Then similarly to the first embodiment, two rows of the signal current pixels selected in one horizontal scanning period is output an output terminal 9-1 at the top and bottom of the pixel groups respectively into 9-2 It has become so. すなわち、画素の制御端子1aは垂直選択線5−1〜5−4により、1行毎に垂直シフトレジスタ2に接続されている。 That is, the control terminal 1a the vertical selection lines 5-1 to 5-4 of the pixels are connected to a vertical shift register 2 per line. そして画素1−11,1− And pixel 1-11,1-
21の出力端子1bは垂直信号線6−1に接続され、水平選択スイッチ4−1を介して出力信号線7−1に接続されており、画素1−31,1−41の出力端子1bは垂直信号線6−2に接続され、水平選択スイッチ4−2を介して出力信号線7−2に接続されている。 Output terminal 1b of the 21 is connected to the vertical signal line 6-1 is connected to the output signal line 7-1 through the horizontal selection switch 4-1, the output terminal 1b of the pixel 1-31,1-41 is connected to the vertical signal line 6-2 is connected to an output signal line 7-2 through the horizontal selection switch 4-2. また画素1−1 The pixel 1-1
2,1−22の出力端子1bは垂直信号線6−3に接続され、水平選択スイッチ4−3を介して出力信号線7−1 Output terminal 1b of 2,1-22 is connected to the vertical signal line 6-3, the output signal line 7-1 through the horizontal selection switch 4-3
に接続されており、画素1−32,1−42の出力端子1b It is connected to the output terminal 1b of the pixel 1-32,1-42
は垂直信号線6−4に接続され、水平選択スイッチ4− It is connected to the vertical signal line 6-4, the horizontal selection switch 4
4を介して出力信号線7−2に接続されている。 4 through is connected to the output signal line 7-2. また画素1−13,1−23の出力端子1bは垂直信号線6−5に接続され、水平選択スイッチ4−5を介して出力信号線7−1に接続されており、画素1−33,1−43の出力端子1bは垂直信号線6−6に接続され、水平選択スイッチ4−6を介して出力信号線7−2に接続されている。 The output terminal 1b of the pixel 1-13,1-23 is connected to the vertical signal line 6-5 is connected to the output signal line 7-1 through the horizontal selection switch 4-5, the pixels 1-33, output terminal 1b of 1-43 is connected to the vertical signal line 6-6 is connected to an output signal line 7-2 through the horizontal selection switch 4-6.
同様に画素1−14,1−24の出力端子1bは垂直信号線6−7に接続され、水平選択スイッチ4−7を介して出力信号線7−1に接続されており、画素1−34,1−44 Output terminal 1b similarly pixels 1-14,1-24 is connected to the vertical signal line 6-7 is connected to the output signal line 7-1 through the horizontal selection switch 4-7, the pixels 1-34 , 1-44
の出力端子1bは垂直信号線6−8に接続され、水平選択スイッチ4−8を介して出力信号線7−2に接続されている。 Output terminal 1b is connected to a vertical signal line 6-8 is connected to an output signal line 7-2 through the horizontal selection switch 4-8.

【0028】このように、画素群は上下の2つの領域に分割され、分割された2つの領域の画素の出力端子は、 [0028] Thus, the pixel group is divided into two areas above and below, the output terminal of the pixel of the divided two regions are,
それぞれの領域に属する垂直信号線に接続されている。 It connected to the vertical signal line belonging to each region.
そして出力信号線7−1,7−2はそれぞれ出力端子9 The respective output signal lines 7-1 and 7-2 output terminal 9
−1,9−2に接続されている。 It is connected to the -1,9-2. なお図3において8− In FIG. 3 8-
1a〜8−4bは水平シフトレジスタ3−1,3−2の出力線である。 1a~8-4b is the output line of the horizontal shift register 3-1 and 3-2.

【0029】次に、このように構成された第2実施例の動作を、図4に示したタイミングチャートに基づいて説明する。 Next, the operation of the second embodiment thus configured will be described with reference to a timing chart shown in FIG. このタイミングチャートにおいて、時刻T 1 In this timing chart, the time T 1 ~
6は第1の水平走査期間で、時刻T 6 〜T 11は第2の水平走査期間である。 T 6 is a first horizontal scanning period, the time T 6 through T 11 is the second horizontal scanning period. また、時刻T 5 〜T 6及び時刻T In addition, the time T 5 ~T 6 and time T
10 〜T 11は水平帰線期間である。 10 through T 11 is a horizontal blanking period. 水平シフトレジスタ3 The horizontal shift register 3
−1,3−2のスタート信号Ψ STにHレベルのスタートパルスが入力されると、水平クロック信号Ψ HCKに同期して、水平選択信号Ψ 1 〜Ψ 4に水平選択パルスが逐次出力される。 When the start pulse of the H level to the start signal [psi ST of -1,3-2 is inputted in synchronization with a horizontal clock signal [psi HCK, a horizontal selection pulse sequentially outputted to the horizontal selection signal Ψ 14 . また、垂直クロック信号Φ VCKの周期は1 Also, the period of the vertical clock signal [Phi VCK 1
水平走査期間であり、スタート信号Φ STにHレベルのスタートパルスが入力されると垂直クロック信号Φ VCKに同期して、垂直選択信号Φ 11 ,Φ 12 ,Φ 13 ,Φ 14に垂直選択パルスが逐次出力される。 A horizontal scanning period, the start pulse at H level to a start signal [Phi ST is input in synchronization with the vertical clock signal [Phi VCK, a vertical selection signal Φ 11, Φ 12, Φ 13 , vertical selection pulse to [Phi 14 is It is sequentially output. この際、第1実施例とは異なり、本実施例においては垂直走査期間内に2回スタートパルスが入力されるようになっている。 In this case, unlike the first embodiment, so that the start pulse twice within a vertical scanning period is input in this example.

【0030】すなわち、まず時刻T 1 〜T 5においては、垂直選択信号Φ 11 ,Φ 13がHレベルであるので、画素群の第1行目と第3行目が選択状態になっている。 [0030] That is, in the first time T 1 through T 5, the vertical selection signal [Phi 11, since [Phi 13 is at H level, the first row and the third row of the pixel group is in the selected state. これは第1の水平走査期間にあたる。 This corresponds to the first horizontal scanning period. この第1の水平走査期間内の時刻T 1 〜T 2においては、Ψ 1がHレベルであるので、水平選択スイッチ4−1と4−2がオンするので、垂直信号線6−1と6−2は、それぞれ出力信号線7−1と7−2に接続される。 At time T 1 through T 2 in the first horizontal scanning period, the [psi 1 is H level, since the horizontal selection switch 4-1 4-2 is turned on, and the vertical signal lines 6-1 6 -2 are connected to respective output signal lines 7-1 and 7-2. 従って、画素1−11と1−31の信号電流は、それぞれ垂直信号線6−1と6− Thus, the pixel 1-11 1-31 signal current, respectively and the vertical signal line 6-1 6-
2を介し、さらに出力信号線7−1と7−2を介して、 Through 2, further via the output signal lines 7-1 and 7-2,
出力端子9−1と9−2に出力される。 It is output to the output terminal 9-1 and 9-2. 以下、第1の水平走査期間においては、第1行目と第3行目の画素の信号が逐次出力端子9−1,9−2に出力されるようになっている。 Hereinafter, in the first horizontal scanning period, so that the signal of the first row and the third row of pixels are sequentially output to an output terminal 9-1 and 9-2.

【0031】次に時刻T 6 〜T 10においては、垂直選択信号Φ 12 ,Φ 14がHレベルであるので、画素群の第2行目と第4行目が選択状態になっている。 [0031] Next, at time T 6 through T 10 are vertical selection signal [Phi 12, since [Phi 14 is at H level, the second row and the fourth row of the pixel group is in the selected state. これは第2の水平走査期間にあたる。 This corresponds to the second horizontal scanning period. この第2の水平走査期間内の時刻T 6 〜T 7においては、Ψ 1がHレベルであるので、水平選択スイッチ4−1と4−2がオンするので、垂直信号線6−1と6−2は、それぞれ出力信号線7−1と7 At time T 6 through T 7 in the second horizontal scanning period, since [psi 1 is H level, since the horizontal selection switch 4-1 4-2 is turned on, and the vertical signal lines 6-1 6 -2, respectively the output signal line 7-1 7
−2に接続される。 It is connected to -2. 従って、画素1−21と1−41の信号電流は、それぞれ垂直信号線6−1と6−2を介し、さらに出力信号線7−1と7−2を介して、出力端子9− Thus, the signal current pixel 1-21 and 1-41, through the vertical signal lines 6-1 6-2 respectively, further via the output signal lines 7-1 and 7-2, the output terminal 9
1と9−2に出力される。 Is output to the 1 and 9-2. 以下、第2の水平走査期間においては、第2行目と第4行目の画素の信号が逐次出力端子9−1,9−2に出力されるようになっている。 Hereinafter, in the second horizontal scanning period, so that the signals of the second row fourth row of pixels are sequentially output to an output terminal 9-1 and 9-2.

【0032】このようにして、従来は1度に1つの画素行しか水平走査できなかったが、本実施例においては1 [0032] Thus, conventionally, only one pixel row at a time could not horizontal scanning, in the present embodiment 1
度に2つの画素行を水平走査できる。 Two pixel rows can horizontal scanning whenever. 従来は、図4のタイミングチャートにおける垂直走査期間内で、全画素信号の読み出しが完了するが、本実施例においてはその半分の長さにあたる図4の全画素信号読み出し完了時間T Conventionally, in a vertical scanning period in the timing chart of FIG. 4, the reading of all the pixel signals is completed, but all pixel signals read completion time of 4 in the present embodiment corresponding to the length of half T
において、読み出しが完了する。 In, reading is completed. 通常、フレームレートを高めるためには水平駆動周波数を上げなければならないが、本実施例においては同時に2つの画素行を水平走査できるように構成されているので、水平駆動周波数を変えずにフレームレートを2倍にできる。 Usually, it is necessary to increase the horizontal drive frequency in order to increase the frame rate, which is configured to allow the horizontal scan two pixel rows simultaneously in this embodiment, the frame rate without changing the horizontal drive frequency the can be doubled.

【0033】また、本実施例においては水平シフトレジスタを上下に配置しているため、例えば図9に示した水平シフトレジスタを一つしか含まない従来の構成(特開昭60−154784号)と比較して、水平シフトレジスタ部の水平方向の集積化が容易である。 Further, since the arranged horizontal shift register in the vertical in this embodiment, for example, a conventional configuration containing only one horizontal shift register shown in FIG. 9 and (JP 60-154784) in comparison, it is easy to horizontal integration of the horizontal shift register unit. さらに、第1 In addition, the first
実施例と比較して、本実施例は1画素列あたりの平行に並ぶ垂直信号線の数が少ないので、画素部の水平方向の集積化も容易である。 Compared to examples, but the present embodiment, since the number of vertical signal lines arranged in parallel per pixel row is small, it is easy to horizontal integration of the pixel portion.

【0034】また、従来技術及び第1実施例と比較して、本実施例においては1本の垂直信号線の長さが短いため、信号線容量が低減される。 Further, as compared with the prior art and the first embodiment, since the short length of one vertical signal lines in this embodiment, signal line capacitance is reduced. このため水平シフトレジスタの垂直信号線にパルスを供給するためのバッファーにかかる負荷が低減されるので、従来よりも水平駆動周波数を上げることができる。 Therefore, since load on the buffer for supplying a pulse to the vertical signal lines of the horizontal shift register is reduced, it is possible than before raising the horizontal driving frequency. さらに、出力信号の容量性ノイズも低減される。 Furthermore, capacitive noise on the output signal is reduced.

【0035】また本実施例においては、画素群の各分割領域の1画素列当たりの垂直信号線を1本としたものを示したが、これをn本にすることも可能である。 [0035] In the present embodiment has been shown as having a single vertical signal lines per pixel column in each divided region of the pixel groups, it is also possible to do this to the n. この場合、フレームレートは2n倍になる。 In this case, the frame rate will be 2n times. 例えば図5に示した第2実施例の変形例は、各画素列当たり2本の垂直信号線を備えたもので、この場合、フレームレートは4倍になる。 For example modification of the second embodiment shown in FIG. 5, which was equipped with two vertical signal lines per pixel column, in this case, the frame rate is four times. なお、この変形例は請求項4に記載した発明に対応するものである。 Incidentally, this modified example corresponds to the invention described in claim 4. 図5に示した固体撮像装置は、光電変換素子からなる画素群1−11〜1−84、垂直方向の読み出しを制御する垂直シフトレジスタ2、水平方向で読み出された信号を制御する水平選択スイッチ4−1a〜 Solid-state imaging device shown in FIG. 5, a vertical shift register 2 for controlling pixel group 1-11~1-84 a photoelectric conversion element, a vertical reading, horizontal selection for controlling the signal read in the horizontal direction switch 4-1a~
4−8a,4−1b〜4−8b、水平選択スイッチを制御する水平シフトレジスタ3−1,3−2より構成されている。 4-8a, 4-1b~4-8b, are formed of a horizontal shift register 31 and 32 for controlling the horizontal selection switch. なお図5において、6−1a〜6−8bは垂直信号線、 In FIG. 5, 6-1A~6-8b the vertical signal lines,
7−1a〜7−2bは出力信号線、9−1a〜9−2bは出力端子を示している。 7-1a~7-2b output signal line, 9-1A~9-2b represents an output terminal.

【0036】なお上記各実施例において用いられる光電変換素子は、XYアドレス型の光電変換素子であれば何でもよく、例えばCMD,TSL,AMI,FGA,S It should be noted photoelectric conversion element used in each of the above embodiments, XY address type may any be anything photoelectric conversion element, for example CMD, TSL, AMI, FGA, S
IT,BASIS等の素子を画素として用いても良い。 IT, may be used elements such BASIS as a pixel.
また上記各実施例においては、説明を簡単化するために画素数を4×4構成としたものを示したが、言うまでもなく本発明はそれ以上の画素数のものにおいても適用できる。 In the above embodiments, although the ones in which a 4 × 4 configuration the number of pixels in order to simplify the description, of course the present invention is also applicable in those numbers more pixels.

【0037】 [0037]

【発明の効果】以上の実施例に基づいて説明したように、本発明によれば、垂直方向に受光部が分割され、それぞれが独立に出力できるようになっているので、全受光領域を選択しつつ高フレームレートを得ることができる。 As has been described by way of the above embodiment according to the present invention, according to the present invention, the light receiving portion is divided in the vertical direction, since so each can independently output, select all the light-receiving region it is possible to obtain a high frame rate while. また、受光部の分割を垂直方向で行っているので、 Further, since the conducting separation of the light receiving portion in the vertical direction,
読み出し後に1ライン単位で画素信号の並べ替えを行えばよく、水平方向に分割した場合と比較して必要とされる信号処理が容易である。 May be performed sorting of pixel signals in units of one line after reading, it is easy signal processing required as compared with the case of dividing the horizontal direction. さらに、受光部を水平方向に分割した従来例と比較して、読み出し後に必要とされる信号の並べ替えが低速で済む等の効果が得られる。 Further, as compared with the conventional example of dividing the light receiving portion in the horizontal direction, sort of signal required after reading the effect of such requires a low speed is obtained. また、水平走査回路部の水平方向の集積化が従来例より容易である。 Further, in the horizontal direction of the integration of the horizontal scanning circuit it is easier than the conventional example.

【0038】また、画素部を垂直信号線を含めて垂直方向に2分割することにより、1画素列あたりの平行に配置される垂直信号線の数が少なくなり、画素部の水平方向の集積化も容易に行える。 Further, by 2 vertically divided including vertical signal lines in a pixel portion and the number of vertical signal lines which are arranged parallel to per pixel column is reduced, the horizontal integration of the pixel portion It can be easily performed. また、この場合、垂直信号線の長さを短くすることができるので、信号線容量も低減され、水平シフトレジスタの垂直信号線にパルスを供給するためのバッファーにかかる負荷が低減されるので、従来よりも水平駆動周波数を上げることができ、さらに、出力信号の容量性ノイズも低減することができる。 In this case, it is possible to shorten the length of the vertical signal line, the signal line capacitance is also reduced, since the load on the buffer for supplying a pulse to the vertical signal lines of the horizontal shift register is reduced, than conventionally can raise the horizontal driving frequency, further, it is also possible to reduce capacitive noise in the output signal.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る固体撮像装置の第1実施例を示す回路構成図である。 Is a circuit diagram showing a first embodiment of a solid-state imaging device according to the present invention; FIG.

【図2】図1に示した第1実施例の動作を説明するためのタイミングチャートである。 2 is a timing chart for explaining the operation of the first embodiment shown in FIG.

【図3】本発明の第2実施例を示す回路構成図である。 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】図3に示した第2実施例の動作を説明するためのタイミングチャートである。 4 is a timing chart for explaining the operation of the second embodiment shown in FIG.

【図5】第2実施例の変形例を示す回路構成図である。 5 is a circuit diagram showing a modification of the second embodiment.

【図6】従来の固体撮像装置の構成例を示す図である。 6 is a diagram showing a configuration example of a conventional solid-state imaging device.

【図7】従来の固体撮像装置の他の構成例を示す図である。 7 is a diagram illustrating another configuration example of a conventional solid-state imaging device.

【図8】従来の固体撮像装置の他の構成例を示す図である。 8 is a diagram illustrating another configuration example of a conventional solid-state imaging device.

【図9】従来の固体撮像装置の他の構成例を示す図である。 9 is a diagram illustrating another configuration example of a conventional solid-state imaging device.

【図10】従来の固体撮像装置の他の構成例を示す図である。 10 is a diagram showing another configuration example of a conventional solid-state imaging device.

【符号の説明】 DESCRIPTION OF SYMBOLS

1−11〜1−84 画素 2 垂直シフトレジスタ 3−1,3−2 水平シフトレジスタ 4−1〜4−8,4−1a〜4−8b 水平選択スイッチ 5−1〜5−4 垂直選択線 6−1〜6−8,6−1a〜6−8b 垂直信号線 7−1,7−2,7−1a〜7−2b 出力信号線 8−1a〜8−4b 水平シフトレジスタの出力線 9−1,9−2,9−1a〜9−2b 出力端子 1-11~1-84 pixels 2 vertical shift registers 31 and 32 a horizontal shift register 4-1~4-8,4-1a~4-8b horizontal selection switch 5-1 to 5-4 the vertical selection line output lines 6-1~6-8,6-1a~6-8b vertical signal line 7-1,7-2,7-1a~7-2b output signal line 8-1a~8-4b horizontal shift register 9 -1,9-2,9-1a~9-2b output terminal

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 光電変換素子を画素として、該画素を行列状に配列してなる画素部と、該画素部の上下にそれぞれ設けた該画素選択用の2つの水平シフトレジスタと、 The method according to claim 1 photoelectric conversion element as a pixel, a pixel unit formed by arranging the pixel in a matrix, and two horizontal shift registers for pixel selection respectively above and below the pixel portion,
    該画素選択用の1つの垂直シフトレジスタとからなるX X consisting of one vertical shift register for pixel selection
    Yアドレス型の固体撮像装置において、画素部の上下にそれぞれn個(n:整数)の出力信号線及び出力端子を備え、前記垂直シフトレジスタ及び水平シフトレジスタにより画素部の2n個の水平画素行を同時に選択し、同時に選択された2n個の水平画素行を同時に水平走査するように構成し、2n個の画素の信号を前記2n個の出力信号線及び出力端子に同時に読み出すようにしたことを特徴とする固体撮像装置。 In Y address type solid-state imaging device, n pieces respectively above and below the pixel portion: an output signal line and the output terminal of the (n an integer), 2n pieces of horizontal pixel rows of the pixel portion by the vertical shift register and the horizontal shift register select simultaneously configured to simultaneously horizontally scanning the 2n-number of horizontal pixel rows simultaneously selected, that the signal of the 2n pixels so as to simultaneously read the 2n-number of output signal lines and the output terminal the solid-state imaging device according to claim.
  2. 【請求項2】 前記画素部の1画素列あたり2n本の垂直信号線を有し、各画素列の各画素が垂直方向に1画素毎に異なる垂直信号線に接続され、且つ各画素列内の任意の画素と該画素から垂直方向に2n番目の画素は同一の垂直信号線に接続されていることを特徴とする請求項1記載の固体撮像装置。 2. A have 2n of vertical signal lines per pixel column of the pixel portion, pixels in each pixel column are connected to different vertical signal line for each pixel in the vertical direction, and in each pixel row 2n th pixel solid-state imaging device according to claim 1, characterized in that it is connected to the same vertical signal line in the vertical direction from the arbitrary pixel and pixel of.
  3. 【請求項3】 光電変換素子を画素として、該画素を行列状に配列してなる画素部と、該画素部の上下にそれぞれ設けた該画素選択用の2つの水平シフトレジスタと、 The 3. A photoelectric conversion element as a pixel, a pixel unit formed by arranging the pixel in a matrix, and two horizontal shift registers for pixel selection respectively above and below the pixel portion,
    該画素選択用の1つの垂直シフトレジスタとからなるX X consisting of one vertical shift register for pixel selection
    Yアドレス型の固体撮像装置において、画素部を垂直信号線を含めて垂直方向に2つの領域に分割し、各領域にそれぞれn個(n:整数)の出力信号線及び出力端子を備え、前記垂直シフトレジスタ及び水平シフトレジスタにより各領域のn個の水平画素行を同時に選択し、同時に選択された各領域のn個の水平画素行を同時に水平走査するように構成し、各領域のn個の画素の信号を各領域のn個の出力信号線及び出力端子に同時に読み出すようにしたことを特徴とする固体撮像装置。 In Y address type solid-state imaging device, a pixel portion including a vertical signal line is divided into two areas in the vertical direction, n number to each region: an output signal line and the output terminal of the (n an integer), the select the n horizontal pixel row in each area at the same time by the vertical shift registers and horizontal shift register, configured to simultaneously horizontal scanning n number of horizontal pixel rows in each area selected at the same time, the n respective regions a solid-state imaging device a signal of a pixel, characterized in that the read out simultaneously to the n output signal lines and the output terminal of each region.
  4. 【請求項4】 nが2以上の場合、各分割領域において1列あたりn本の垂直信号線を有し、各画素列の各画素が垂直方向に1画素毎に異なる垂直信号線に接続され、 Wherein when n is 2 or more, has a n vertical signal lines per row in each divided region, each pixel in each pixel column are connected to different vertical signal line for each pixel in the vertical direction ,
    且つ各画素列内の任意の画素と該画素から垂直方向にn n in the vertical direction and the arbitrary pixel and pixel in each pixel row
    番目の画素は同一の垂直信号線に接続されていることを特徴とする請求項3記載の固体撮像装置。 Th pixel solid-state imaging device according to claim 3, characterized in that it is connected to the same vertical signal line.
JP26814494A 1994-10-07 1994-10-07 Solid-state image pickup device Withdrawn JPH08111821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26814494A JPH08111821A (en) 1994-10-07 1994-10-07 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26814494A JPH08111821A (en) 1994-10-07 1994-10-07 Solid-state image pickup device

Publications (1)

Publication Number Publication Date
JPH08111821A true true JPH08111821A (en) 1996-04-30

Family

ID=17454510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26814494A Withdrawn JPH08111821A (en) 1994-10-07 1994-10-07 Solid-state image pickup device

Country Status (1)

Country Link
JP (1) JPH08111821A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049190A1 (en) * 2001-12-05 2003-06-12 Hamamatsu Photonics K.K. Light detection device, imaging device and distant image acquisition device
JP2006333035A (en) * 2005-05-26 2006-12-07 Sony Corp Solid-state imaging device, imaging device thereof, and driving method
JP2007096282A (en) * 2005-08-31 2007-04-12 Canon Inc Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system
WO2007086175A1 (en) * 2006-01-30 2007-08-02 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup apparatus
US7880786B2 (en) 2004-04-23 2011-02-01 Sony Corporation Solid-state image pickup device with an improved reading speed
JP2011109012A (en) * 2009-11-20 2011-06-02 Fujifilm Corp Radiation detecting element
JP2011204878A (en) * 2010-03-25 2011-10-13 Sony Corp Solid-state image pickup device and electronic equipment
EP2424229A2 (en) 2010-08-27 2012-02-29 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system
CN102761711A (en) * 2011-04-21 2012-10-31 佳能株式会社 Image capture apparatus

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394606C (en) 2001-12-05 2008-06-11 浜松光子学株式会社 Light detection device, imaging device and distant image acquisition device
KR100903450B1 (en) * 2001-12-05 2009-06-18 하마마츠 포토닉스 가부시키가이샤 Light detection device, imaging device and distant image acquisition device
US7193197B2 (en) 2001-12-05 2007-03-20 Hamamatsu Photonics K.K. Light detection device, imaging device and distant image acquisition device
WO2003049190A1 (en) * 2001-12-05 2003-06-12 Hamamatsu Photonics K.K. Light detection device, imaging device and distant image acquisition device
US7880786B2 (en) 2004-04-23 2011-02-01 Sony Corporation Solid-state image pickup device with an improved reading speed
JP2006333035A (en) * 2005-05-26 2006-12-07 Sony Corp Solid-state imaging device, imaging device thereof, and driving method
JP2007096282A (en) * 2005-08-31 2007-04-12 Canon Inc Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system
WO2007086175A1 (en) * 2006-01-30 2007-08-02 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup apparatus
JP2007202035A (en) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd Solid-state imaging apparatus
US8018511B2 (en) 2006-01-30 2011-09-13 Panasonic Corporation Solid-state imaging device
JP2011109012A (en) * 2009-11-20 2011-06-02 Fujifilm Corp Radiation detecting element
JP2011204878A (en) * 2010-03-25 2011-10-13 Sony Corp Solid-state image pickup device and electronic equipment
US9942499B2 (en) 2010-03-25 2018-04-10 Sony Semiconductor Solutions Corporation Solid-state image taking device with uniform noise distribution
US9167184B2 (en) 2010-03-25 2015-10-20 Sony Corporation Solid-state image taking device and electronic apparatus
US9648260B2 (en) 2010-03-25 2017-05-09 Sony Semiconductor Solutions Corporation Solid-state image taking device with uniform noise distribution
US8804020B2 (en) 2010-08-27 2014-08-12 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system
EP2424229A2 (en) 2010-08-27 2012-02-29 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system
CN102761711A (en) * 2011-04-21 2012-10-31 佳能株式会社 Image capture apparatus
US8593549B2 (en) 2011-04-21 2013-11-26 Canon Kabushiki Kaisha Image capture apparatus

Similar Documents

Publication Publication Date Title
US6784928B1 (en) Solid state image pickup device and signal reading method thereof
US4996600A (en) Two dimensional solid state image sensing device
US5278660A (en) Method for driving solid-state imaging device having a two-pixel periodic color filter array
US4974093A (en) Solid state image-pickup device with expanded dynamic range
US5909247A (en) Solid-state image pickup apparatus
US6480921B1 (en) Reducing internal bus speed in a bus system without reducing readout rate
US5657040A (en) Driving apparatus for stably driving high-definition and large screen liquid crystal display panels
US5790191A (en) Method and apparatus for preamplification in a MOS imaging array
US5379068A (en) Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register
EP0812114A1 (en) Solid-state image sensor, method for driving the same, and solid-state camera device and camera system
US5491512A (en) Solid state image sensor device and its driving method
US5420631A (en) Solid state image pickup device and method
US5663765A (en) Apparatus and method for processing image signals
EP0273995A1 (en) Planar display device
JPH09214836A (en) Image pickup device
US4963981A (en) Image sensor device capable of electronic zooming
US4876601A (en) Imaging apparatus having zoom capability via readout variation
US5903250A (en) Sample and hold circuit for drivers of an active matrix display
JPH06148680A (en) Matrix type liquid crystal display device
US20030193585A1 (en) Signal readout structure for an image sensing apparatus
US5148013A (en) Solid state imaging device and method of driving the same
JPH09247689A (en) Color image pickup device
US4768084A (en) Solid-state imaging device with two-row mixing gates
US7034868B2 (en) Image processing circuit
EP0637009A2 (en) Driving method and apparatus for a colour active matrix LCD

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115