JPH08101369A - 反強誘電性液晶ディスプレイの駆動方法 - Google Patents

反強誘電性液晶ディスプレイの駆動方法

Info

Publication number
JPH08101369A
JPH08101369A JP23664894A JP23664894A JPH08101369A JP H08101369 A JPH08101369 A JP H08101369A JP 23664894 A JP23664894 A JP 23664894A JP 23664894 A JP23664894 A JP 23664894A JP H08101369 A JPH08101369 A JP H08101369A
Authority
JP
Japan
Prior art keywords
period
voltage pulse
liquid crystal
pixel
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23664894A
Other languages
English (en)
Inventor
Shozo Fujiwara
正三 藤原
Satoru Kimura
哲 木村
Hisanori Yamaguchi
久典 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23664894A priority Critical patent/JPH08101369A/ja
Publication of JPH08101369A publication Critical patent/JPH08101369A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 反強誘電性液晶ディスプレイにおいて、2つ
の強誘電相が非対称な特性を示した場合でも、フレーム
間の輝度差によるフリッカを抑制し、強誘電相から反強
誘電相へ移行する場合の応答速度を速くする駆動方法を
提供する。 【構成】 奇数ラインと偶数ラインの駆動パルスの極性
を互いに逆極性で駆動し、フレーム間の平均輝度の差を
なくし、2つの強誘電相が非対称である場合も、フレー
ム間の輝度差によるフリッカを抑制する。また、選択期
間内に消去期間を設け、強誘電相から反強誘電相への転
移時間を速くする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、印加電圧に対し第1の
強誘電相、第2の強誘電相及び反強誘電相の3状態間の
スイッチングを示す反強誘電性液晶を用いた液晶ディス
プレイの駆動方法に関するものである。
【0002】
【従来の技術】反強誘電性液晶ディスプレイの電気光学
特性図を図32に示す。図32において、反強誘電性液
晶ディスプレイに印加する電圧が0の場合、反強誘電相
の状態を示し、光透過率はほぼ0であり、暗状態を示
す。この状態から印加電圧を上昇させ、印加電圧が閾値
電圧Vth(A−F)以上になると、強誘電相の状態へ
と移行し、光透過率が増加し、明状態となる。逆に、強
誘電相の状態から印加電圧を減少させると、ヒステリシ
スをもって、閾値電圧Vth(F−A)以下になると、
反強誘電相の状態へと移行し、光透過率が減少し、暗状
態となる。同様に、反強誘電相の状態から、逆極性の電
圧を印加し、印加電圧が閾値電圧−Vth(A−F)以
下になると、強誘電相の状態へと移行し、光透過率が増
加し、明状態となる。逆に、強誘電相の状態から印加電
圧を増加させると、ヒステリシスをもって、閾値電圧−
Vth(F−A)以上になると、反強誘電相の状態へと
移行し、光透過率が減少し暗状態となる。
【0003】一般に、反強誘電性液晶ディスプレイの駆
動では、反強誘電相−強誘電相のヒステリシスが双安定
性として利用される。即ち、選択期間中に閾値電圧前後
の電圧パルスを印加し、画素を明状態及び暗状態にす
る。また、非選択期間中にヒステリシス幅の間に位置す
る電圧を印加し、書き込まれた表示状態を保持する。
【0004】従来の反強誘電性液晶ディスプレイの駆動
波形図を図33に示す。図33において、R1〜R3は
走査電極に印加される電圧波形、C1は信号電極に印加
される電圧波形、R1C1は走査電極R1と信号電極C
1から形成される画素R1C1に印加される電圧波形、
R2C1は走査電極R2と信号電極C1から形成される
画素R2C1に印加される電圧波形、TH1及びTH2
は各走査電極の選択期間、Vthは反強誘電相から強誘
電相へ移行する閾値電圧を示す。
【0005】第1フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧Vthを越え
る電圧パルスが印加されるので、画素R1C1は明状態
となる。また、非選択期間において、画素R1C1に
は、ヒステリシス幅の非選択パルスが印加されるので、
画素R1C1は表示状態を保持する。一方、画素R2C
1には、選択期間TH2において、閾値電圧Vthを越
える電圧パルスが印加され、画素R2C1は明状態とな
る。非選択期間においては、画素R2C1には、ヒステ
リシス幅の非選択パルスが印加されるので、画素R2C
1は表示状態を保持する。
【0006】第2フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
える電圧パルスが印加されているので、画素R1C1は
明状態となる。非選択期間において、画素R1C1に
は、ヒステリシス幅の非選択パルスが印加されるので、
画素R1C1は表示状態を保持する。一方、画素R2C
1には、選択期間TH2において、閾値電圧−Vthを
越える電圧パルスが印加されているので、画素R2C1
は明状態となる。非選択期間においては、画素R2C1
には、ヒステリシス幅の非選択パルスが印加されるの
で、画素R2C1は表示状態を保持する。
【0007】第3フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧Vthを越え
ない電圧パルスが印加されているので、画素R1C1は
暗状態となる。非選択期間において、画素R1C1に
は、ヒステリシス幅の非選択パルスが印加されるので、
画素R1C1は表示状態を保持する。一方、画素R2C
1には、選択期間TH2において、閾値電圧Vthを越
えない電圧パルスが印加されているので、暗状態とな
る。非選択期間においては、ヒステリシス幅の非選択パ
ルスが印加されるので、表示状態を保持する。
【0008】第4フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R1C1
は暗状態となる。非選択期間において、画素R1C1に
はヒステリシス幅の非選択パルスが印加されるので、画
素R1C1は表示状態を保持する。一方、画素R2C1
には、選択期間TH2において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R2C1
は暗状態となる。非選択期間においては、画素R2C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R2C1は表示状態を保持する。
【0009】
【発明が解決しようとする課題】上記従来の駆動波形に
より明状態を表示した場合における、奇数フレームと偶
数フレームの画面の輝度を図34に示す。前述のよう
に、反強誘電性液晶ディスプレイは2つの強誘電相で明
状態を表示するが、第1の強誘電相における輝度T1と
第2の強誘電相における輝度T2が完全に対称でない場
合、図34に示すように第1フレームの画面上の輝度分
布と第2フレームの画面上の輝度分布に差が生じる場合
がある。その結果、従来の反強誘電性液晶ディスプレイ
の駆動方法によれば、フリッカを感じる場合があるとい
う問題を有していた。また、緩和モードを使用する反強
誘電性液晶ディスプレイの場合、第1のフレームが強誘
電相で、第2フレームで反強誘電相へと移行させるとき
の応答速度が、強誘電相から強誘電相、反強誘電相から
強誘電相、反強誘電相から反強誘電相へそれぞれ移行さ
せる場合の応答速度よりも遅くなるという問題を有して
いた。さらに、液晶パネルには画素容量や電極抵抗が存
在し、印加される電圧パルスの波形になまりが生じ、画
素間で印加される電圧パルスに差異が生じるという問題
も有していた。
【0010】本発明は以上のような問題点を解決するた
めになされたものであり、2つの強誘電相が非対称な特
性を示した場合でも、フレーム間の輝度差によるフリッ
カを抑制し、強誘電相から反強誘電相へ移行する場合の
応答速度を速くする反強誘電性液晶ディスプレイの駆動
方法を提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明の反強誘電性液晶ディスプレイの駆動方法
は、 一方の基板に走査電極群を配し、対向する基板に
信号電極群を配したマトリクスパネルの基板間に、印加
電圧に対して第1の強誘電相と第2の強誘電相と反強誘
電相の3状態間のスイッチングを示す反強誘電性液晶を
介在させた反強誘電性液晶ディスプレイの駆動方法であ
って、前記反強誘電性液晶ディスプレイの各走査電極の
選択期間は、少なくとも消去期間及び前記消去期間の後
に設定される書き込み期間を具備し、(a) 前記反強
誘電性液晶ディスプレイの奇数アドレスの走査電極上の
画素に対し、奇数フレームの選択期間の消去期間には、
液晶の状態が反強誘電相となる電圧パルスを印加し、書
き込み期間には最終的に液晶の状態を決定する電圧パル
スの極性が正である電圧パルスを印加し、奇数フレーム
の選択期間から続く偶数フレームの選択期間までの間の
非選択期間において、平均電位が正であり、前記奇数フ
レームの選択期間で得た液晶の状態を保持する電圧パル
スを印加し、偶数フレームの選択期間の消去期間には、
液晶の状態が反強誘電相となる電圧パルスを印加し、書
き込み期間には、最終的に液晶の状態を決定する電圧パ
ルスの極性が負である電圧パルスを印加し、偶数フレー
ムの選択期間から続く奇数フレームの選択期間までの間
の非選択期間において、平均電位が負であり、前記偶数
フレームの選択期間で得た液晶の状態を保持する電圧パ
ルスを印加し、(b) 前記反強誘電性液晶ディスプレ
イの偶数アドレスの走査電極上の画素に対し、奇数フレ
ームの選択期間の消去期間には、液晶の状態が反強誘電
相となる電圧パルスを印加し、書き込み期間には、最終
的に液晶の状態を決定する電圧パルスの極性が負である
電圧パルスを印加し、奇数フレームの選択期間から続く
偶数フレームの選択期間までの間の非選択期間におい
て、平均電位が負であり、前記奇数フレームの選択期間
で得た液晶の状態を保持する電圧パルスを印加し、偶数
フレームの選択期間の消去期間には、液晶の状態が反強
誘電相となる電圧パルスを印加し、書き込み期間には、
最終的に液晶の状態を決定する電圧パルスの極性が正で
ある電圧パルスを印加し、偶数フレームの選択期間から
続く奇数フレームの選択期間までの間の非選択期間にお
いて、平均電位が正であり、前記偶数フレームの選択期
間で得た液晶の状態を保持する電圧パルスを印加し、表
示を行うように構成されている。上記構成において、選
択期間には消去期間よりも前に補正期間が設定されてい
ることが好ましい。また、上記構成において、消去期間
に印加される電圧パルスは0Vまたは書き込み期間にお
いて最終的に液晶の状態を決定する電圧パルスと同極性
のパルスであることが好ましい。また、上記構成におい
て、N番目の走査電極の選択期間の一部と(N+1)番
目の走査電極の選択期間の一部が重複することが好まし
い。また、上記構成において、N番目の走査電極の選択
期間の消去期間と(N+1)番目の走査電極の選択期間
の書き込み期間に印加される電圧パルスの補正電圧パル
スが印加される期間とが一致し、かつ、N番目の走査電
極の書き込み期間と(N+1)番目の走査電極の消去期
間に印加される電圧パルスの補正電圧パルスが印加され
る期間とが一致することが好ましい。また、上記構成に
おいて、各画素に奇数フレームと、それに続く偶数フレ
ームの選択期間において印加される電圧パルスは逆相で
対称であることが好ましい。また、上記構成において、
各画素に印加される電圧が、奇数フレームと偶数フレー
ムの2フレームで交流化されることが好ましい。
【0012】
【作用】以上のように構成された本発明の反強誘電性液
晶ディスプレイの駆動方法によれば、奇数ラインと偶数
ラインの駆動パルスの極性を互いに逆極性で駆動するの
で、フレーム間の平均輝度に差がなくなり、2つの強誘
電相が非対称である場合も、フレーム間の輝度差による
フリッカが抑制される。また、消去期間を設けて緩和時
間を短くするような電圧パルスを印加することにより、
強誘電相から反強誘電相への緩和時間が短くなる。ま
た、消去期間を設けることにより、書き込み期間で印加
される電圧パルスのなまりが緩和され、画素間の印加電
圧パルスの差異が抑制される。さらに、各画素はフレー
ム毎に電圧を極性反転して印加するので、交流化も行わ
れる。
【0013】
【実施例】本発明の反強誘電性液晶ディスプレイの駆動
方法の好適な第1の実施例を図1から図16までを参照
しつつ説明する。図1から図14まではそれぞれ第1の
実施例における反強誘電性液晶ディスプレイの駆動波形
図である。各図において、Vth及び−Vthはそれぞ
れ反強誘電相から強誘電相へ移行する閾値電圧、Vo及
び−Voはそれぞれ表示状態を維持するオフセット電
圧、Twは画素の表示状態を決定する書き込みパルスを
印加する期間、Teは画素の液晶の状態を反強誘電相に
する電圧パルスを印加する消去期間、Tc1は書き込み
期間Twに印加される電圧と対称で逆極性の電圧を印加
する電圧補正期間、Tc2は消去期間Teに印加される
電圧パルスと対称で逆極性の電圧パルスを印加する電圧
補正期間を表わす。
【0014】図1は、奇数フレームの選択期間における
奇数アドレスの走査電極、及び偶数フレームの選択期間
における偶数アドレスの走査電極に、それぞれ印加され
る選択電圧パルスを示す。同様に、図2は、奇数フレー
ムの選択期間における偶数アドレスの走査電極、及び偶
数フレームの選択期間にける奇数アドレスの走査電極
に、それぞれ印加される電圧パルスを示す。図3は、図
1に示す選択電圧パルスが印加され、次のフレームで図
2に示す選択電圧パルスが印加される間の非選択期間
に、走査電極に印加される非選択電圧パルスを示す。図
4は、図2に示す選択電圧パルスが印加され、次のフレ
ームで図1に示す選択電圧パルスが印加される間の非選
択期間に、走査電極に印加される非選択電圧パルスを示
す。図5は、図1に示す選択電圧パルスが印加される走
査電極上の画素をオン状態(第1の強誘電相の状態)に
する場合に、信号電極に印加さる電圧パルスを示す。図
6は、図2に示す選択電圧パルスが印加される走査電極
上の画素をオン状態(第2の強誘電相の状態)にする場
合に、信号電極に印加さる電圧パルスを示す。図7は、
図1に示す選択電圧パルスが印加される走査電極上の画
素中の、オン状態にする画素に印加される電圧パルスを
示す。図8は、図1に示す選択電圧パルスが印加される
走査電極上の画素中の、オフ状態にする画素に印加され
る電圧パルスを示す。図9は、図3に示す非選択電圧パ
ルスが印加される走査電極上にあり、かつ、図5に示す
電圧パルスが印加される信号電極上ある画素に印加され
る電圧パルスを示す。図10は、図3に示す非選択電圧
パルスが印加される走査電極上にあり、かつ、図6に示
す電圧パルスが印加される信号電極上ある画素に印加さ
れる電圧パルスを示す。図11は、図2に示す選択電圧
パルスが印加される走査電極上の画素中の、オフ状態に
する画素に印加される電圧パルスを示す。図12は、図
2に示す選択電圧パルスが印加される走査電極上の画素
中の、オン状態にする画素に印加される電圧パルスを示
す。図13は、図4に示す非選択電圧パルスが印加され
る走査電極上にあり、かつ、図5に示す電圧パルスが印
加される信号電極上ある画素に印加される電圧パルスを
示す。図14は、図4に示す非選択電圧パルスが印加さ
れる走査電極上にあり、かつ、図6に示す電圧パルスが
印加される信号電極上ある画素に印加される電圧パルス
を示す。
【0015】選択期間において、最終的に閾値電圧を越
える電圧パルスが印加される画素が反強誘電相から強誘
電相状態へと移行する。図7に示す電圧パルスは、最終
的に閾値Vthを越えるVs+Vdの波高値を有するの
で、図7に示す電圧パルスが印加された画素は第1の強
誘電相となり、オン表示となる。図8に示す電圧パルス
は、最終的に閾値Vthを越えないVs−Vdの波高値
を有するので、図8に示す電圧パルスが印加された画素
は第1の強誘電相に移行せず、オフ表示となる。同様
に、図12に示す電圧パルスは、最終的に閾値−Vth
を越える−(Vs+Vd)の波高値を有するので、図1
2に示す電圧パルスが印加された画素は第2の強誘電相
となり、オン表示となる。図11に示す電圧パルスは、
最終的に閾値−Vthを越えない−(Vs−Vd)の波
高値を有するので、図11に示す電圧パルスが印加され
た画素は第2の強誘電相に移行せず、オフ表示となる。
また、例えば、選択期間前の液晶の状態が強誘電相であ
り、図8に示すように、選択期間において反強誘電相の
状態に移行させる場合に、強誘電相から反強誘電相へ移
行する緩和時間を短くするために、選択期間において書
き込み期間の直前に液晶の状態を反強誘電相へ移行させ
るための、0V以上のレベルの電圧パルスを書き込みパ
ルスと同極性で印加する。
【0016】上記各駆動波形を第1フレームから第4フ
レームまでに、走査電極、信号電極及び画素に印加した
ときの駆動波形図を図15に示す。図15において、R
1〜R3は走査電極に印加される電圧波形、C1は信号
電極に印加される電圧波形、R1C1は走査電極R1と
信号電極C1から形成される画素R1C1に印加される
電圧波形、R2C1は走査電極R2と信号電極C1から
形成される画素R2C1に印加される電圧波形、TH1
及びTH2はそれぞれ各走査電極の選択期間である。各
選択期間に印加される電圧パルスは対称な双極性パルス
とする。
【0017】第1フレームに着目すると、画素R1C1
には、選択期間TH1において閾値電圧Vthを越える
電圧パルスが印加されているので、画素R1C1は明状
態となる。非選択期間においては、画素R1C1にはヒ
ステリシス幅の非選択パルスが印加されるので、画素R
1C1は表示状態を保持する。一方、画素R2C1に
は、選択期間TH2において、閾値電圧−Vthを越え
る電圧パルスが印加されているので、画素R2C1は明
状態となる。非選択期間においては、画素R2C1には
ヒステリシス幅の非選択パルスが印加されるので、画素
R2C1は表示状態を保持する。
【0018】第2フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
える電圧パルスが印加されているので、画素R1C1は
明状態となる。非選択期間においては、画素R1C1に
はヒステリシス幅の非選択パルスが印加されるので、画
素R1C1は表示状態を保持する。一方、画素R2C1
には、選択期間TH2において、閾値電圧Vthを越え
る電圧パルスが印加されているので、画素R2C1は明
状態となる。非選択期間においては、画素R2C1には
ヒステリシス幅の非選択パルスが印加されるので、画素
R2C1は表示状態を保持する。
【0019】第3フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧Vthを越え
ない電圧パルスが印加されているので、画素R1C1は
暗状態となる。非選択期間においては、画素R1C1に
はヒステリシス幅の非選択パルスが印加されるので、画
素R1C1は表示状態を保持する。一方、画素R2C1
には、選択期間TH2において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R2C1
は暗状態となる。非選択期間においては、画素R2C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R2C1は表示状態を保持する。
【0020】第4フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R1C1
は暗状態となる。非選択期間においては、画素R1C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R1C1は表示状態を保持する。一方、画素R2C
1には、選択期間TH2において、閾値電圧Vthを越
えない電圧パルスが印加されているので、画素R2C1
は暗状態となる。非選択期間においては、画素R2C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R2C1は表示状態を保持する。
【0021】上記第1の実施例で示した駆動波形により
明状態を表示した場合の、奇数フレーム及び偶数フレー
ムの画面の輝度を図16に示す。図16の(a)に示す
第1フレームにおいて、奇数ライン上の画素の輝度をT
1とし、偶数ライン上の画素の輝度をT2とする。図1
6の(b)に示す第2フレームにおいては、奇数ライン
上の画素の輝度はT2となり、また偶数ライン上の画素
の輝度はT1となる。2つの強誘電相が非対称である場
合でも、各フレームの画面全体のマクロ輝度はT1及び
T2が平均化されるので、マクロ的には、フレーム間の
輝度差がなくなり、フリッカが抑制される。
【0022】以上のように、第1の実施例の構成によれ
ば、フリッカを抑制することができる。また、消去期間
を設けることにより、強誘電相から反強誘電相へ移行す
る緩和時間を短くすることが可能となる。また、書き込
み期間の直前に消去期間を設けることにより、書き込み
期間に印加される電圧パルスの波形なまりを緩和するこ
とができ、画素間の印加電圧パルスの差異を抑制するこ
とができる。
【0023】次に、本発明の反強誘電性液晶ディスプレ
イの駆動方法の好適な第2の実施例を図17から図31
までを参照しつつ説明する。図17から図30まではそ
れぞれ第2の実施例における反強誘電性液晶ディスプレ
イの駆動波形図である。各図において、Vth及び−V
thはそれぞれ反強誘電相から強誘電相へと移行する閾
値電圧、Vo及び−Voはそれぞれ表示状態を維持する
オフセット電圧、Twは画素の表示状態を決定する書き
込みパルスを印加する期間、Teは画素の液晶の状態を
反強誘電相にする電圧パルスを印加する消去期間、Tc
1は書き込み期間Twに印加される電圧と対称で逆極性
の電圧を印加する電圧補正期間、Tc2は消去期間Te
に印加される電圧パルスと逆極性の電圧パルスを印加す
る電圧補正期間を表わす。また、Pnaはアドレスがn
の走査電極が選択されている時の書き込み期間Twに印
加される電圧パルス、Pnbはアドレスがnの走査電極
が選択されている時の電圧補正期間Tc1に印加され、
Pnaとは対称で逆極性の電圧パルス、P(n−1)a
はアドレスが(n−1)の走査電極が選択されている時
の書き込み期間Twに印加される電圧パルス、P(n+
1)bはアドレスが(n+1)の走査電極が選択されて
いる時の電圧補正期間Tc1に印加される電圧パルスを
表わす。
【0024】図17は、奇数フレームの選択期間におけ
る奇数アドレスの走査電極、及び偶数フレームの選択期
間における偶数アドレスの走査電極に印加される選択電
圧パルスを示す。図18は、奇数フレームの選択期間に
おける偶数アドレスの走査電極、及び偶数フレームの選
択期間における奇数アドレスの走査電極に印加される電
圧パルスを示す。図19は、図17に示す選択電圧パル
スが印加され、次のフレームで図18に示す選択電圧パ
ルスが印加される間の非選択期間に、走査電極に印加さ
れる非選択電圧パルスを示す。図20は、図18に示す
選択電圧パルスが印加され、次のフレームで図17に示
す選択電圧パルスが印加される間の非選択期間に、走査
電極に印加される非選択電圧パルスを示す。図21は、
図17に示す選択電圧パルスが印加される走査電極上の
画素をオン状態(第1の強誘電相の状態)にする場合に
信号電極に印加さる電圧パルスを示す。図22は、図1
8に示す選択電圧パルスが印加される走査電極上の画素
をオン状態(第2の強誘電相の状態)にする場合に信号
電極に印加さる電圧パルスを示す。図23は、図17に
示す選択電圧パルスが印加される走査電極上の画素中
の、オン状態にする画素に印加される電圧パルスを示
す。図24は、図17に示す選択電圧パルスが印加され
る走査電極上の画素中の、オフ状態にする画素に印加さ
れる電圧パルスを示す。図25は、図19に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
1に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す。図26は、図19に示す
非選択電圧パルスが印加される走査電極上にあり、か
つ、図22に示す電圧パルスが印加される信号電極上あ
る画素に印加される電圧パルスを示す。図27は、図1
8に示す選択電圧パルスが印加される走査電極上の画素
中の、オフ状態にする画素に印加される電圧パルスを示
す。図28は、図18に示す選択電圧パルスが印加され
る走査電極上の画素中の、オフ状態にする画素に印加さ
れる電圧パルスを示す。図29は、図20に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
1に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す。図30は、図20に示す
非選択電圧パルスが印加される走査電極上にあり、か
つ、図22に示す電圧パルスが印加される信号電極上あ
る画素に印加される電圧パルスを示す。
【0025】選択期間において、最終的に閾値電圧を越
える電圧パルスが印加される画素が反強誘電相から強誘
電相状態へと移行する。図23に示す電圧パルスは、最
終的に閾値Vthを越えるVs+Vdの波高値を有する
ので、図23に示す電圧パルスを印加された画素は第1
の強誘電相となり、オン表示となる。図24に示す電圧
パルスは、最終的に閾値Vthを越えないVs−Vdの
波高値を有するので、図24に示す電圧パルスを印加さ
れた画素は第1の強誘電相に移行せず、オフ表示とな
る。同様に、図28に示す電圧パルスは、最終的に閾値
−Vthを越える−(Vs+Vd)の波高値を有するの
で、図28に示す電圧パルスを印加された画素は第2の
強誘電相となり、オン表示となる。図27に示す電圧パ
ルスは、最終的に閾値−Vthを越えない−(Vs−V
d)の波高値を有するので、図27に示す電圧パルスを
印加された画素は第2の強誘電相に移行せず、オフ表示
となる。また、例えば、選択期間前の液晶の状態が強誘
電相であり、図8に示すように、選択期間において反強
誘電相の状態に移行させる場合に、強誘電相から反強誘
電相へ移行する緩和時間を短くするために、選択期間に
おいて書き込み期間の直前に液晶の状態を反強誘電相へ
移行させるための、0V以上のレベルの電圧パルスを書
き込みパルスと同極性で印加する。
【0026】上記各駆動波形を、第1フレームから第4
フレームまでに、走査電極、信号電極及び画素に印加し
たときの駆動波形図を図31に示す。図31において、
R1〜R3は走査電極に印加される電圧波形、C1は信
号電極に印加される電圧波形、R1C1は走査電極R1
と信号電極C1から形成される画素R1C1に印加され
る電圧波形、R2C1は走査電極R2と信号電極C1か
ら形成される画素R2C1に印加される電圧波形、TH
1及びTH2はそれぞれ各走査電極の選択期間である。
なお、第2の実施例では、TH1の消去期間TeとTH
2の電圧補正期間Tc1が一致し、かつ、TH1の書き
込み期間TwとTH2の電圧補正期間Tc2が一致して
いる。
【0027】第1フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧Vthを越え
る電圧パルスが印加されているので、画素R1C1は明
状態となる。非選択期間においては、画素R1C1には
ヒステリシス幅の非選択パルスが印加されるので、画素
R1C1は表示状態を保持する。一方、画素R2C1に
は、選択期間TH2において、閾値電圧−Vthを越え
る電圧パルスが印加されているので、画素R2C1は明
状態となる。非選択期間においては、画素R2C1には
ヒステリシス幅の非選択パルスが印加されるので、画素
R2C1は表示状態を保持する。
【0028】第2フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
える電圧パルスが印加されているので、画素R1C1は
明状態となる。非選択期間においては、画素R1C1に
はヒステリシス幅の非選択パルスが印加されるので、画
素R1C1は表示状態を保持する。一方、画素R2C1
には、選択期間TH2において、閾値電圧Vthを越え
る電圧パルスが印加されているので、画素R2C1は明
状態となる。非選択期間においては、画素R2C1には
ヒステリシス幅の非選択パルスが印加されるので、画素
R2C1は表示状態を保持する。
【0029】第3フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧Vthを越え
ない電圧パルスが印加されているので、画素R1C1は
暗状態となる。非選択期間においては、画素R1C1に
はヒステリシス幅の非選択パルスが印加されるので、画
素R1C1は表示状態を保持する。一方、画素R2C1
には、選択期間TH2において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R2C1
は暗状態となる。非選択期間においては、画素R2C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R2C1は表示状態を保持する。
【0030】第4フレームに着目すると、画素R1C1
には、選択期間TH1において、閾値電圧−Vthを越
えない電圧パルスが印加されているので、画素R1C1
は暗状態となる。非選択期間においては、画素R1C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R1C1は表示状態を保持する。一方、画素R2C
1には、選択期間TH2において、閾値電圧Vthを越
えない電圧パルスが印加されているので、画素R2C1
は暗状態となる。非選択期間においては、画素R2C1
にはヒステリシス幅の非選択パルスが印加されるので、
画素R2C1は表示状態を保持する。
【0031】以上のように、第2の実施例の構成によれ
ば、第1の実施例と同様に、フリッカを抑制することが
出切る。また、消去期間を設けることにより、強誘電相
から反強誘電相へ移行する緩和時間を短くすることが可
能となる。また、書き込み期間の直前に消去期間を設け
ることにより、書き込み期間に印加される電圧パルスの
波形なまりが緩和され、画素間の印加電圧パルスの差異
を抑制することができる。さらに、TH1の消去期間T
eとTH2の電圧補正期間Tc1とを一致させ、かつ、
TH1の書き込み期間TwとTH2の電圧補正期間Tc
2とを一致させることにより、フレーム時間を短くする
ことが可能となる。
【0032】なお、印加される電圧波形は上記各実施例
に示したものに限られるものではなく、奇数ラインと偶
数ラインに印加される電圧の極性が反転し、かつ、奇数
フレームと偶数フレームで各画素に印加される電圧パル
スが反転していれば、他の電圧はけ異であっても同様の
効果を奏する。また、消去期間の電圧パルスとしては、
実施例に示したものに限られるものではなく、液晶が反
強誘電相へと移行するような電圧パルスであればよく、
さらに0V以上でかつ書き込み期間に印加される電圧パ
ルスと同極性であれば、より好ましい。また、第2の実
施例で示したように、前後の走査電極の選択期間の一部
を互いに重複させる方法も、上記第2の実施例に示した
ものに限られるものではない。
【0033】
【発明の効果】以上のように、本発明によれば、奇数ラ
インと偶数ラインの駆動パルスの極性を互いに逆極性で
駆動するので、フレーム間の平均輝度に差がなくなり、
2つの強誘電相が非対称である場合も、フレーム間の輝
度差によるフリッカを抑制することができる。また、消
去期間を設けて緩和時間を短くするような電圧パルスを
印加することにより、強誘電相から反強誘電相への緩和
時間を短くすることができる。また、消去期間を設ける
ことにより、書き込み期間で印加される電圧パルスのな
まりが緩和され、画素間の印加電圧パルスの差異を抑制
することができる。さらに、各画素はフレーム毎に電圧
を極性反転して印加するので、交流化を行うことができ
る。
【図面の簡単な説明】
【図1】本発明の反強誘電性液晶ディバイスの駆動方法
の第1の実施例における、奇数フレームの選択期間にお
ける奇数アドレスの走査電極、及び偶数フレームの選択
期間における偶数アドレスの走査電極に、それぞれ印加
される選択電圧パルスを示す波形図
【図2】第1の実施例における、奇数フレームの選択期
間における偶数アドレスの走査電極、及び偶数フレーム
の選択期間にける奇数アドレスの走査電極に、それぞれ
印加される電圧パルスを示す波形図
【図3】第1の実施例における、図1に示す選択電圧パ
ルスが印加され、次のフレームで図2に示す選択電圧パ
ルスが印加される間の非選択期間に、走査電極に印加さ
れる非選択電圧パルスを示す波形図
【図4】第1の実施例における、図2に示す選択電圧パ
ルスが印加され、次のフレームで図1に示す選択電圧パ
ルスが印加される間の非選択期間に、走査電極に印加さ
れる非選択電圧パルスを示す波形図
【図5】第1の実施例における、図1に示す選択電圧パ
ルスが印加される走査電極上の画素をオン状態(第1の
強誘電相の状態)にする場合に、信号電極に印加さる電
圧パルスを示す波形図
【図6】第1の実施例における、図2に示す選択電圧パ
ルスが印加される走査電極上の画素をオン状態(第2の
強誘電相の状態)にする場合に、信号電極に印加さる電
圧パルスを示す波形図
【図7】第1の実施例における、図1に示す選択電圧パ
ルスが印加される走査電極上の画素中の、オン状態にす
る画素に印加される電圧パルスを示す波形図
【図8】第1の実施例における、図1に示す選択電圧パ
ルスが印加される走査電極上の画素中の、オフ状態にす
る画素に印加される電圧パルスを示す波形図
【図9】第1の実施例における、図3に示す非選択電圧
パルスが印加される走査電極上にあり、かつ、図5に示
す電圧パルスが印加される信号電極上ある画素に印加さ
れる電圧パルスを示す波形図
【図10】第1の実施例における、図3に示す非選択電
圧パルスが印加される走査電極上にあり、かつ、図6に
示す電圧パルスが印加される信号電極上ある画素に印加
される電圧パルスを示す波形図
【図11】第1の実施例における、図2に示す選択電圧
パルスが印加される走査電極上の画素中の、オフ状態に
する画素に印加される電圧パルスを示す波形図
【図12】第1の実施例における、図2に示す選択電圧
パルスが印加される走査電極上の画素中の、オン状態に
する画素に印加される電圧パルスを示す波形図
【図13】第1の実施例における、図4に示す非選択電
圧パルスが印加される走査電極上にあり、かつ、図5に
示す電圧パルスが印加される信号電極上ある画素に印加
される電圧パルスを示す波形図
【図14】第1の実施例における、図4に示す非選択電
圧パルスが印加される走査電極上にあり、かつ、図6に
示す電圧パルスが印加される信号電極上ある画素に印加
される電圧パルスを示す波形図
【図15】第1の実施例における、各駆動波形を第1フ
レームから第4フレームまでに、走査電極、信号電極及
び画素に印加したときの駆動波形図
【図16】第1の実施例で示した駆動波形により明状態
を表示した場合の、奇数フレーム及び偶数フレームの画
面の輝度を示す図
【図17】本発明の反強誘電性液晶ディバイスの駆動方
法の第2の実施例における、奇数フレームの選択期間に
おける奇数アドレスの走査電極、及び偶数フレームの選
択期間における偶数アドレスの走査電極に印加される選
択電圧パルスを示す波形図
【図18】第2の実施例における、奇数フレームの選択
期間における偶数アドレスの走査電極、及び偶数フレー
ムの選択期間における奇数アドレスの走査電極に印加さ
れる電圧パルスを示す波形図
【図19】第2の実施例における、図17に示す選択電
圧パルスが印加され、次のフレームで図18に示す選択
電圧パルスが印加される間の非選択期間に、走査電極に
印加される非選択電圧パルスを示す波形図
【図20】第2の実施例における、図18に示す選択電
圧パルスが印加され、次のフレームで図17に示す選択
電圧パルスが印加される間の非選択期間に、走査電極に
印加される非選択電圧パルスを示す波形図
【図21】第2の実施例における、図17に示す選択電
圧パルスが印加される走査電極上の画素をオン状態(第
1の強誘電相の状態)にする場合に信号電極に印加さる
電圧パルスを示す波形図
【図22】第2の実施例における、図18に示す選択電
圧パルスが印加される走査電極上の画素をオン状態(第
2の強誘電相の状態)にする場合に信号電極に印加さる
電圧パルスを示す波形図
【図23】第2の実施例における、図17に示す選択電
圧パルスが印加される走査電極上の画素中の、オン状態
にする画素に印加される電圧パルスを示す波形図
【図24】第2の実施例における、図17に示す選択電
圧パルスが印加される走査電極上の画素中の、オフ状態
にする画素に印加される電圧パルスを示す波形図
【図25】第2の実施例における、図19に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
1に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す波形図
【図26】第2の実施例における、図19に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
2に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す波形図
【図27】第2の実施例における、図18に示す選択電
圧パルスが印加される走査電極上の画素中の、オフ状態
にする画素に印加される電圧パルスを示す波形図
【図28】第2の実施例における、図18に示す選択電
圧パルスが印加される走査電極上の画素中の、オフ状態
にする画素に印加される電圧パルスを示す波形図
【図29】第2の実施例における、図20に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
1に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す波形図
【図30】第2の実施例における、図20に示す非選択
電圧パルスが印加される走査電極上にあり、かつ、図2
2に示す電圧パルスが印加される信号電極上ある画素に
印加される電圧パルスを示す波形図
【図31】第2の実施例における、各駆動波形を第1フ
レームから第4フレームまでに、走査電極、信号電極及
び画素に印加したときの駆動波形図
【図32】反強誘電性液晶ディスプレイの電気光学特性
【図33】従来の反強誘電性液晶ディスプレイの駆動方
法における駆動波形図
【図34】従来の反強誘電性液晶ディスプレイの駆動方
法における駆動波形で明状態を表示した場合の奇数フレ
ームと偶数フレームの画面の輝度を示す図
【符号の説明】
Vth :閾値 Th1、Th2、Th3、Th4 :選択期間 T1 :第1の強誘電相における輝度 T2 :第2の強誘電相における輝度

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 一方の基板に走査電極群を配し、対向す
    る基板に信号電極群を配したマトリクスパネルの基板間
    に、印加電圧に対して第1の強誘電相と第2の強誘電相
    と反強誘電相の3状態間のスイッチングを示す反強誘電
    性液晶を介在させた反強誘電性液晶ディスプレイの駆動
    方法であって、 前記反強誘電性液晶ディスプレイの各走査電極の選択期
    間は、少なくとも消去期間及び前記消去期間の後に設定
    される書き込み期間を具備し、(a) 前記反強誘電性
    液晶ディスプレイの奇数アドレスの走査電極上の画素に
    対し、 奇数フレームの選択期間の消去期間には、液晶の状態が
    反強誘電相となる電圧パルスを印加し、書き込み期間に
    は最終的に液晶の状態を決定する電圧パルスの極性が正
    である電圧パルスを印加し、奇数フレームの選択期間か
    ら続く偶数フレームの選択期間までの間の非選択期間に
    おいて、平均電位が正であり、前記奇数フレームの選択
    期間で得た液晶の状態を保持する電圧パルスを印加し、 偶数フレームの選択期間の消去期間には、液晶の状態が
    反強誘電相となる電圧パルスを印加し、書き込み期間に
    は、最終的に液晶の状態を決定する電圧パルスの極性が
    負である電圧パルスを印加し、偶数フレームの選択期間
    から続く奇数フレームの選択期間までの間の非選択期間
    において、平均電位が負であり、前記偶数フレームの選
    択期間で得た液晶の状態を保持する電圧パルスを印加
    し、(b) 前記反強誘電性液晶ディスプレイの偶数ア
    ドレスの走査電極上の画素に対し、 奇数フレームの選択期間の消去期間には、液晶の状態が
    反強誘電相となる電圧パルスを印加し、書き込み期間に
    は、最終的に液晶の状態を決定する電圧パルスの極性が
    負である電圧パルスを印加し、奇数フレームの選択期間
    から続く偶数フレームの選択期間までの間の非選択期間
    において、平均電位が負であり、前記奇数フレームの選
    択期間で得た液晶の状態を保持する電圧パルスを印加
    し、 偶数フレームの選択期間の消去期間には、液晶の状態が
    反強誘電相となる電圧パルスを印加し、書き込み期間に
    は、最終的に液晶の状態を決定する電圧パルスの極性が
    正である電圧パルスを印加し、偶数フレームの選択期間
    から続く奇数フレームの選択期間までの間の非選択期間
    において、平均電位が正であり、前記偶数フレームの選
    択期間で得た液晶の状態を保持する電圧パルスを印加
    し、表示を行う反強誘電性液晶ディスプレイの駆動方
    法。
  2. 【請求項2】 選択期間には消去期間よりも前に補正期
    間が設定されている請求項1記載の反強誘電性液晶ディ
    スプレイの駆動方法。
  3. 【請求項3】 消去期間に印加される電圧パルスは0V
    または書き込み期間において最終的に液晶の状態を決定
    する電圧パルスと同極性のパルスである請求項1記載の
    反強誘電性液晶ディスプレイの駆動方法。
  4. 【請求項4】 N番目の走査電極の選択期間の一部と
    (N+1)番目の走査電極の選択期間の一部が重複する
    請求項1から3のいずれかに記載の反強誘電性液晶ディ
    スプレイの駆動方法。
  5. 【請求項5】 N番目の走査電極の選択期間の消去期間
    と(N+1)番目の走査電極の選択期間の書き込み期間
    に印加される電圧パルスの補正電圧パルスが印加される
    期間とが一致し、かつ、N番目の走査電極の書き込み期
    間と(N+1)番目の走査電極の消去期間に印加される
    電圧パルスの補正電圧パルスが印加される期間とが一致
    する請求項1から4のいずれかに記載の反強誘電性液晶
    ディスプレイの駆動方法。
  6. 【請求項6】 各画素に奇数フレームと、それに続く偶
    数フレームの選択期間において印加される電圧パルスは
    逆相で対称である請求項1から5のいずれかに記載の反
    強誘電性液晶ディスプレイの駆動方法。
  7. 【請求項7】 各画素に印加される電圧が、奇数フレー
    ムと偶数フレームの2フレームで交流化される請求項1
    から6のいずれかに記載の反強誘電性液晶ディスプレイ
    の駆動方法。
JP23664894A 1994-09-30 1994-09-30 反強誘電性液晶ディスプレイの駆動方法 Pending JPH08101369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23664894A JPH08101369A (ja) 1994-09-30 1994-09-30 反強誘電性液晶ディスプレイの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23664894A JPH08101369A (ja) 1994-09-30 1994-09-30 反強誘電性液晶ディスプレイの駆動方法

Publications (1)

Publication Number Publication Date
JPH08101369A true JPH08101369A (ja) 1996-04-16

Family

ID=17003736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23664894A Pending JPH08101369A (ja) 1994-09-30 1994-09-30 反強誘電性液晶ディスプレイの駆動方法

Country Status (1)

Country Link
JP (1) JPH08101369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024333A (ko) * 1996-09-06 1998-07-06 이데이 노부유키 액정소자의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024333A (ko) * 1996-09-06 1998-07-06 이데이 노부유키 액정소자의 구동방법

Similar Documents

Publication Publication Date Title
KR100654824B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기
JP3428550B2 (ja) 液晶表示装置
JP3486599B2 (ja) 液晶素子の駆動方法
US7095396B2 (en) Liquid crystal display device using OCB cell and driving method thereof
JP2001166280A (ja) 液晶表示装置の駆動方法
JPH08251518A (ja) 駆動回路
JPH0844318A (ja) 液晶表示装置
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
JP4049192B2 (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2004157544A (ja) 無関係のスイッチの排除によるモノクロlcdドライバの電力節約
US6271817B1 (en) Method of driving liquid crystal display device that reduces afterimages
EP0607860B1 (en) Method of driving liquid crystal display device
JP2000259130A (ja) 液晶表示装置及びその駆動方法
JPH08101369A (ja) 反強誘電性液晶ディスプレイの駆動方法
JP3135819B2 (ja) 液晶表示装置の駆動方法
JPH0749480A (ja) 平面型表示デバイスのマトリックス駆動方法
JPH08184812A (ja) 反強誘電性液晶ディスプレイの駆動法
JP3229450B2 (ja) 平面型表示デバイスのマトリックス駆動方法
US20020011977A1 (en) Method for driving an anti-ferroelectric liquid crystal display panel
JP3502278B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JPH09212138A (ja) 液晶表示装置
JP2770981B2 (ja) マトリクス形強誘電性液晶パネルの駆動法
JP3247410B2 (ja) 表示装置の駆動方式
JP3485986B2 (ja) 液晶表示装置及びその駆動方法
JPH0659642A (ja) 表示パネルの駆動法