JPH0786561A - Static-induction type semiconductor device - Google Patents

Static-induction type semiconductor device

Info

Publication number
JPH0786561A
JPH0786561A JP18448893A JP18448893A JPH0786561A JP H0786561 A JPH0786561 A JP H0786561A JP 18448893 A JP18448893 A JP 18448893A JP 18448893 A JP18448893 A JP 18448893A JP H0786561 A JPH0786561 A JP H0786561A
Authority
JP
Japan
Prior art keywords
region
cathode
gate
anode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18448893A
Other languages
Japanese (ja)
Inventor
Hiroshi Tadano
博 只野
Masayasu Ishiko
雅康 石子
Yukihiko Watanabe
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP18448893A priority Critical patent/JPH0786561A/en
Publication of JPH0786561A publication Critical patent/JPH0786561A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

PURPOSE:To control a voltage by using a voltage control electrode without drawing holes to the outside from a gate region by newly forming an N-type inversion layer on the side of the voltage control electrode in a first-conductivity type gate region between an ON gate region and a low-impurity-density region, and electrically connecting the ON region and the low-impurity-density region. CONSTITUTION:To turn OFF a static-induction-type semiconductor device, a negative voltage is applied on a voltage control electrode 14. Thus, a P-type inversion layer, which is formed by the application of the voltage, is formed on the surface of a low-impurity-density region 6 between a gate region 3a and a cathode shorting region 4. The gate region 3a and the cathode shorting region 4 become the short-circuit state. Thus, the potential of the gate region 3a becomes the same potential of the cathode shorting region. Holes in a channel region 6a are drawn to the outside from a first main electrode 7. The potential of the channel region 6a with respect to electrons becomes high. Thus, the injection of the electrons from the cathode region 2 is stopped, and the static induction type semiconductor device is turned OFF.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高速動作を行う絶縁ゲ
ート型の静電誘導型半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulated gate type electrostatic induction type semiconductor device which operates at high speed.

【0002】[0002]

【従来の技術】電気エネルギーの有効利用や電力制御の
高精度化の観点から、電流等を高速に遮断し電力を精密
に制御する各種制御方式が開発されてきている。この制
御方式で用いられる半導体装置としては、大電流高速動
作が可能で導通時の損失が小さい素子が必要とされてい
る。従来、この大電流の高速遮断を実現する半導体装置
として、静電誘導型半導体装置が有望視されている。
2. Description of the Related Art From the viewpoint of effective use of electric energy and high accuracy of power control, various control systems have been developed for cutting off current or the like at high speed and precisely controlling power. As a semiconductor device used in this control system, an element capable of high-speed operation with a large current and having a small loss during conduction is required. Conventionally, an electrostatic induction type semiconductor device is considered promising as a semiconductor device that realizes high-speed interruption of this large current.

【0003】ここで、従来の静電誘導型半導体装置の一
例について図9に基づいて説明する。この例は、nチャ
ネルの静電誘導型サイリスタの一例で、図9にはその断
面構造を基本ユニット分だけを示す。
An example of a conventional static induction semiconductor device will be described with reference to FIG. This example is an example of an n-channel static induction thyristor, and FIG. 9 shows the sectional structure of only the basic unit.

【0004】静電誘導型サイリスタ1の上部表面には、
第2導電型であるn型半導体からなるカソード領域2と
第1導電型であるp型半導体からなるゲート領域3、3
aが形成され、さらにカソード領域2との間にゲート領
域3を挟むようにp型半導体からなるカソード短絡領域
4が形成されている。
On the upper surface of the static induction thyristor 1,
A cathode region 2 made of an n-type semiconductor of the second conductivity type and gate regions 3, 3 made of a p-type semiconductor of the first conductivity type.
a is formed, and a cathode short-circuit region 4 made of a p-type semiconductor is formed so as to sandwich the gate region 3 with the cathode region 2.

【0005】また、静電誘導型サイリスタ1の下部表面
部には、p型半導体からなるアノード領域5が、その全
面に渡って設けられている。そして、これらの表面部に
挟まれた静電誘導型サイリスタ1の中間部には、低不純
物密度領域6が設けられている。
On the lower surface portion of the static induction thyristor 1, an anode region 5 made of a p-type semiconductor is provided over the entire surface. A low impurity density region 6 is provided in the middle part of the electrostatic induction thyristor 1 sandwiched between these surface parts.

【0006】静電誘導型サイリスタ1の上部表面には、
カソード領域2とカソード短絡領域4に接続される第1
の主電極7およびゲート領域3に接続されるゲート電極
8が設けられている。そして、ゲート領域3と第1の主
電極7の間には絶縁体9が配置され、両者が導通される
のを防止している。また、静電誘導型サイリスタ1の下
部表面部には、アノード領域5に接続された第2の主電
極10が設けられている。
On the upper surface of the static induction thyristor 1,
First connected to the cathode region 2 and the cathode short-circuit region 4
A gate electrode 8 connected to the main electrode 7 and the gate region 3 is provided. An insulator 9 is arranged between the gate region 3 and the first main electrode 7 to prevent the two from being electrically connected. Further, a second main electrode 10 connected to the anode region 5 is provided on the lower surface portion of the static induction thyristor 1.

【0007】このような静電誘導型サイリスタ1におい
ては、例えばゲート電極8と第1の主電極7が同電位に
保たれている場合、導通状態とはならない静電誘導型サ
イリスタ(これをノーマリオフ静電誘導型サイリスタと
いう)とすることが可能である。非導通状態では、この
ノーマリオフ静電誘導型サイリスタの第1の主電極7お
よび第2の主電極10の間に所定の電圧が印加され、ア
ノード領域5がカソード領域2に対して所定の高電位状
態に保たれても、主電極間で電流の導通は生じない。
In such an electrostatic induction type thyristor 1, when the gate electrode 8 and the first main electrode 7 are kept at the same potential, for example, the electrostatic induction type thyristor (which is normally off) is not brought into conduction. Static induction type thyristor). In the non-conductive state, a predetermined voltage is applied between the first main electrode 7 and the second main electrode 10 of this normally-off static induction thyristor, and the anode region 5 has a predetermined high potential with respect to the cathode region 2. Even if kept in the state, no electric current is conducted between the main electrodes.

【0008】この静電誘導型サイリスタを導通状態とす
る、すなわち、ターンオンさせるためには、ゲート電極
8に正の電圧を印加し、ゲート領域3、3aがカソード
領域2に対して正の電位となるようにする。これによっ
て、静電誘導型サイリスタ1は導通状態となり、第1の
主電極7と第2の主電極10の間に電流が流れる。
In order to make the electrostatic induction thyristor conductive, that is, to turn it on, a positive voltage is applied to the gate electrode 8 so that the gate regions 3 and 3a have a positive potential with respect to the cathode region 2. To be As a result, the static induction thyristor 1 becomes conductive, and a current flows between the first main electrode 7 and the second main electrode 10.

【0009】つまり、ゲート領域3、3aが正電位にな
ることによって、ゲート領域3、3aからわずかに正孔
がチャネル領域6aに注入され、この正孔注入によって
カソード領域2から低不純物密度領域6に大量の電子が
注入され、この電子によってアノード領域5から大量の
正孔が低不純物密度領域6に注入される。これによっ
て、静電誘導型サイリスタ1は導通状態となる。なお、
チャネル領域6aは、カソード領域2の下部でゲート領
域3、3aに挟まれた低不純物密度領域6の部分をい
う。
That is, when the gate regions 3 and 3a have a positive potential, a small amount of holes are injected from the gate regions 3 and 3a into the channel region 6a, and this hole injection causes the low impurity density region 6 from the cathode region 2. A large amount of electrons is injected into the low impurity density region 6 from the anode region 5 by the electrons. As a result, the electrostatic induction thyristor 1 becomes conductive. In addition,
The channel region 6a is a portion of the low impurity density region 6 sandwiched between the gate regions 3 and 3a below the cathode region 2.

【0010】この静電誘導型サイリスタ1をターンオ
フ、即ち遮断状態とするためには、ゲート領域3、3a
に負の電圧を印加しチャネル領域6aにある正孔を速や
かに外部へ引き出す必要がある。チャネル領域6aの正
孔が引き出されることによって、チャネル領域6aの電
子に対する電位が高くなり、カソード領域2からの電子
の注入が停止する。引き続いてアノード領域5からの正
孔の注入が停止することによって、静電誘導型サイリス
タ1は遮断状態となり、第1の主電極7と第2の主電極
10間での電流の流れは停止する。
In order to turn off the static induction type thyristor 1, that is, to bring it into a cutoff state, the gate regions 3 and 3a are formed.
It is necessary to apply a negative voltage to and quickly draw out the holes in the channel region 6a to the outside. By extracting the holes in the channel region 6a, the potential of the channel region 6a with respect to the electrons is increased, and the injection of electrons from the cathode region 2 is stopped. Subsequently, the injection of holes from the anode region 5 is stopped, so that the static induction thyristor 1 is turned off and the current flow between the first main electrode 7 and the second main electrode 10 is stopped. .

【0011】[0011]

【発明が解決しようとする課題】従来の静電誘導型サイ
リスタ1では、その導通状態においてアノード領域5か
ら注入された正孔は低不純物密度領域6中の全域に渡っ
て高密度に存在し、これら正孔はチャネル領域6aを通
ってカソード領域2およびカソード短絡領域4へ流れ
る。チャネル領域6aを通ってカソード領域2へ流れる
正孔の量は、カソード短絡領域4の面積に左右される
が、通常の静電誘導型サイリスタでは、カソード領域2
から大きな電子電流を引き出すためにかなり高密度の正
孔がチャネル領域6aに蓄積する。
In the conventional static induction thyristor 1, in the conductive state, the holes injected from the anode region 5 are present at a high density throughout the low impurity density region 6, These holes flow to the cathode region 2 and the cathode short-circuit region 4 through the channel region 6a. The amount of holes flowing to the cathode region 2 through the channel region 6a depends on the area of the cathode short-circuit region 4, but in a normal static induction thyristor, the cathode region 2
In order to extract a large electron current from the holes, holes of a considerably high density are accumulated in the channel region 6a.

【0012】このような状態にある静電誘導型サイリス
タ1を遮断状態とするためには、上述のようにチャネル
領域6aに蓄積している正孔をゲート領域3、3aへ引
き出す必要がある。
In order to bring the electrostatic induction thyristor 1 in such a state into the cutoff state, it is necessary to draw out the holes accumulated in the channel region 6a to the gate regions 3 and 3a as described above.

【0013】正孔をゲート領域3、3aに引き出すため
には、ゲート電極8に負の電圧を与え外部の回路に電流
を流す必要があり、主電極間の電流値が大きくなりゲー
ト電極8に引き出す電流値が大きくなると電流を引き出
し静電誘導型サイリスタ1を遮断するための駆動電力は
大きくなる。通常、ゲート電極8から引き出す電流値は
主電流の1/4程度必要であり、従って、駆動回路には
大電流を流すことができるものであり、大きな駆動電力
が必要となる。所謂電流制御であった。
In order to extract the holes to the gate regions 3 and 3a, it is necessary to apply a negative voltage to the gate electrode 8 to allow a current to flow to an external circuit, which increases the current value between the main electrodes and causes the gate electrode 8 to have a large current. When the current value to be drawn increases, the drive power for drawing the current and shutting off the static induction thyristor 1 increases. Usually, the current value drawn from the gate electrode 8 needs to be about ¼ of the main current, and therefore a large current can be passed through the drive circuit and a large drive power is required. It was so-called current control.

【0014】駆動電力を小さくするためには、ターンオ
フ時にゲート電極8から引き出される電荷量を少なくす
ればよく、そのためには導通状態でチャネル領域6aに
蓄積している正孔の量を少なくすればよい。しかし、チ
ャネル領域6aに蓄積している正孔の量を少なくする
と、カソード領域2からの電子の注入量が減少し低不純
物密度領域6にある電荷量が低下するため、導通状態に
おける電圧降下が大きくなり、しかして、導通時の損失
の増加を招く。
In order to reduce the driving power, the amount of charges extracted from the gate electrode 8 at the time of turn-off may be reduced, and for that purpose, the amount of holes accumulated in the channel region 6a in the conductive state may be reduced. Good. However, when the amount of holes accumulated in the channel region 6a is reduced, the injection amount of electrons from the cathode region 2 is reduced and the charge amount in the low impurity density region 6 is reduced, so that the voltage drop in the conductive state is reduced. It becomes large, which causes an increase in loss during conduction.

【0015】従って、従来の静電誘導型サイリスタ1で
は、導通損失を小さくしたままで高速遮断を実現するた
めには大電力の駆動回路を必要とし、駆動回路の大型化
や部品点数の増加などの問題点が存在していた。
Therefore, the conventional electrostatic induction type thyristor 1 requires a drive circuit of high power in order to realize a high-speed cutoff while keeping the conduction loss small, so that the drive circuit becomes large and the number of parts increases. There was a problem with.

【0016】本発明は、このような問題点を解決するた
めになされたもので、ゲート領域から外部に正孔を引き
出すことなく絶縁された電圧制御電極を用いてターンオ
ン・ターンオフを実現できる所謂電圧制御できる静電誘
導型半導体装置を提供する事を目的としたものである。
The present invention has been made to solve such a problem, and is a so-called voltage that can realize turn-on / turn-off by using an insulated voltage control electrode without extracting holes from the gate region to the outside. The purpose is to provide a controllable electrostatic induction type semiconductor device.

【0017】[0017]

【課題を解決するための手段】第1発明の静電誘導型半
導体装置(請求項1)は、半導体基板の一方の表面部に
設けられた第1導電型の半導体からなるアノード領域
と、前記半導体基板の他方の表面部に設けられた第2導
電型の半導体からなるカソード領域と、前記半導体基板
の前記カソード領域に隣接して設けられた第1導電型の
半導体からなるゲート領域と、前記半導体基板に、前記
ゲート領域に囲まれるように設けられた第2導電型から
なるオンゲート領域と、前記アノード領域と前記カソー
ド領域の中間部に設けられた低不純物密度領域と、前記
カソード領域との間に前記ゲート領域を挟む位置に設け
られた第1導電型の半導体からなるカソード短絡領域
と、前記カソード領域および前記カソード短絡領域に接
続された第1の主電極と、前記オンゲート領域と前記カ
ソード短絡領域とに挟まれた位置で、前記オンゲート領
域と前記カソード短絡領域の表面に絶縁膜を介して配置
された電圧制御電極と、前記ゲート領域と前記オンゲー
ト領域を接続する短絡電極と、前記アノード領域に接続
された第2の主電極とよりなることを特徴とする。
According to a first aspect of the present invention, there is provided an electrostatic induction type semiconductor device (claim 1), wherein an anode region made of a first conductivity type semiconductor is provided on one surface portion of a semiconductor substrate. A cathode region made of a second conductive type semiconductor provided on the other surface of the semiconductor substrate; a gate region made of a first conductive type semiconductor provided adjacent to the cathode region of the semiconductor substrate; A semiconductor substrate, an on-gate region of the second conductivity type provided so as to be surrounded by the gate region, a low impurity density region provided in an intermediate portion between the anode region and the cathode region, and the cathode region. A cathode short circuit region made of a semiconductor of a first conductivity type provided at a position sandwiching the gate region therebetween, and a first main electrode connected to the cathode region and the cathode short circuit region. Connecting the gate region and the on-gate region to a voltage control electrode disposed on the surface of the on-gate region and the cathode short-circuit region via an insulating film at a position sandwiched between the on-gate region and the cathode short-circuit region. And a second main electrode connected to the anode region.

【0018】[0018]

【作用】上記構成にした第1発明に係る静電誘導型半導
体装置の作用については、nチャネルノーマリオフ型静
電誘導型半導体装置の例を用いて説明する。
The operation of the static induction semiconductor device according to the first aspect of the present invention having the above structure will be described using an example of an n-channel normally-off static induction semiconductor device.

【0019】第1発明の静電誘導型半導体装置は、該静
電誘導型半導体装置を導通状態とする場合、即ちターン
オン動作をさせる場合は、電圧制御電極に正の電圧を印
加する。これによりオンゲート領域と低不純物密度領域
の間にある第1導電型のゲート領域の電圧制御電極側に
新たにn型反転層が形成され、オンゲート領域と低不純
物密度領域を電気的に接続される。
In the electrostatic induction type semiconductor device of the first invention, a positive voltage is applied to the voltage control electrode when the electrostatic induction type semiconductor device is made conductive, that is, when the turn-on operation is performed. As a result, an n-type inversion layer is newly formed on the voltage control electrode side of the first conductivity type gate region between the on-gate region and the low impurity density region, and the on-gate region and the low impurity density region are electrically connected. .

【0020】これによって、アノード領域に加えられた
電圧は低不純物密度領域、n型反転領層、オンゲート領
域そして短絡電極を通ってゲート領域に加えられ、ゲー
ト領域の電位が上昇する。ゲート領域の電位の上昇はカ
ソード領域直下のチャネル領域の電子に対するポテンシ
ャルの低下を招き、カソード領域から低不純物密度領域
へ電子の注入が起こる。これをきっかけとして、第1発
明の静電誘導型半導体装置はターンオンする。
As a result, the voltage applied to the anode region is applied to the gate region through the low impurity density region, the n-type inversion region, the on-gate region and the short-circuit electrode, and the potential of the gate region rises. The increase in the potential of the gate region causes a decrease in the potential of electrons in the channel region immediately below the cathode region, and electrons are injected from the cathode region into the low impurity density region. With this as a trigger, the electrostatic induction semiconductor device of the first invention is turned on.

【0021】導通状態においては、アノード領域から注
入された正孔はゲート領域の電位を維持しカソード領域
からの電子の注入を持続させると共に、その一部はカソ
ード短絡領域を通って第1の主電極へ流れ出る。よっ
て、チャネル領域の正孔密度は静電誘導型半導体装置が
オン状態を維持するのに適正な量に調整され必要以上に
多くなる事はない。
In the conductive state, the holes injected from the anode region maintain the potential of the gate region to continue the injection of electrons from the cathode region, and a part of the holes pass through the cathode short-circuit region to the first main region. It flows to the electrode. Therefore, the hole density of the channel region is adjusted to an appropriate amount for maintaining the electrostatic induction type semiconductor device in the ON state, and does not increase more than necessary.

【0022】この状態にある静電誘導型半導体装置を遮
断状態にする、即ちターンオフ動作をさせるためには、
電圧制御電極に負の電圧を印加する。これによりゲート
領域とカソード短絡領域の間にある低不純物密度領域の
表面に新たにp型反転層が形成され、ゲート領域とカソ
ード短絡領域とが短絡状態となる。
In order to turn off the electrostatic induction type semiconductor device in this state, that is, to perform the turn-off operation,
A negative voltage is applied to the voltage control electrode. As a result, a p-type inversion layer is newly formed on the surface of the low impurity density region between the gate region and the cathode short-circuit region, and the gate region and the cathode short-circuit region are short-circuited.

【0023】これによって、ゲート領域はカソード短絡
領域と同じ電位となり、チャネル領域に存在している正
孔はゲート領域、p型反転層、カソード短絡領域を通っ
て第1の主電極から外部へ引き出され、チャネル領域の
電子に対するポテンシャルが高くなる事によって、カソ
ード領域からの電子の注入が停止し、静電誘導型半導体
装置はターンオフする。
As a result, the gate region has the same potential as the cathode short-circuit region, and the holes existing in the channel region are extracted from the first main electrode to the outside through the gate region, the p-type inversion layer and the cathode short-circuit region. As a result, the potential of electrons in the channel region becomes high, so that the injection of electrons from the cathode region is stopped and the electrostatic induction semiconductor device is turned off.

【0024】このように、第1発明の静電誘導型半導体
装置は、電圧制御電極に正負の電圧を印加する事によっ
て、ターンオン・ターンオフ動作をさせることが可能で
ある。 電圧制御電極は絶縁ゲート型であり、この電極
に流す電流は電極の容量を充放電しその電圧を静電誘導
型半導体装置が十分にターンオンあるいはターンオフで
きる電圧にまで変化させれば良いため、従来に比べて1
/10程度で十分であり、駆動回路の電力を大幅に低減
できる。
As described above, the electrostatic induction semiconductor device of the first invention can be turned on / off by applying a positive or negative voltage to the voltage control electrode. The voltage control electrode is an insulated gate type, and the current passed through this electrode is sufficient to charge and discharge the capacitance of the electrode and change the voltage to a voltage at which the electrostatic induction semiconductor device can be sufficiently turned on or off. 1 compared to
/ 10 is sufficient, and the electric power of the drive circuit can be significantly reduced.

【0025】また、第2発明の静電誘導型半導体装置
(請求項2)は、前記アノード領域と前記低不純物密度
領域の間に前記低不純物密度領域より不純物密度の高い
第2導電型の半導体からなるバッファ領域を設けたこと
を特徴とする。
In the electrostatic induction type semiconductor device of the second invention (claim 2), a semiconductor of the second conductivity type having a higher impurity density than the low impurity density region between the anode region and the low impurity density region. Is provided with a buffer area.

【0026】即ち、第2発明の静電誘導型半導体装置
は、アノード領域と低不純物密度領域との間に第2導電
型で低不純物密度領域より不純物密度の高いバッファ領
域が設けられているため、アノード領域からの正孔の注
入が低く抑えられ、従って導通状態における低不純物密
度領域中のキャリヤの総量が低く、またターンオフ時の
実行的なキャリヤのライフタイムが短くなるため、電圧
制御電極への負電圧の印加による高速動作が期待でき
る。
That is, in the electrostatic induction type semiconductor device of the second invention, since the buffer region having the second conductivity type and the higher impurity density than the low impurity density region is provided between the anode region and the low impurity density region. Since the injection of holes from the anode region is suppressed to a low level, the total amount of carriers in the low impurity density region in the conductive state is low, and the effective carrier lifetime at turn-off is shortened. High-speed operation can be expected by application of the negative voltage.

【0027】さらに、第3発明の静電誘導型半導体装置
(請求項3)は、前記アノード領域の一部に第2導電型
のアノード短絡領域を形成してなり、前記第2の主電極
を接続したことを特徴とする。即ち、第3発明の静電誘
導型半導体装置は、アノード領域が第1導電型および第
2導電型から構成されたアノード短絡構造となってい
る。このため特にターンオフ時に低不純物密度領域に存
在していた電子がアノード領域へ流れ出るのがスムーズ
になり、アノード領域からの正孔の注入停止が速やかに
行われ、ターンオフ時間がさらに短くなり、さらに高速
な動作が可能となる。もちろんターンオン・ターンオフ
動作は電圧制御電極に正負の電圧を印加するのみで可能
である。
Further, in the electrostatic induction type semiconductor device of the third invention (claim 3), a second conductivity type anode short-circuit region is formed in a part of the anode region, and the second main electrode is formed. It is characterized by being connected. That is, the electrostatic induction semiconductor device of the third invention has an anode short-circuit structure in which the anode region is composed of the first conductivity type and the second conductivity type. For this reason, in particular, at the time of turn-off, the electrons existing in the low impurity density region smoothly flow out to the anode region, the injection of holes from the anode region is quickly stopped, the turn-off time is further shortened, and the speed is further increased. Various operations are possible. Of course, the turn-on / turn-off operation can be performed only by applying positive and negative voltages to the voltage control electrode.

【0028】なお、上記第1発明から第3発明に係る静
電誘導型半導体装置は、pチャネル静電誘導型半導体装
置とすることもでき、この場合も上述と同様な作用効果
を得ることができる。
The static induction semiconductor device according to the first to third inventions may be a p-channel static induction semiconductor device, and in this case, the same operational effect as described above can be obtained. it can.

【0029】[0029]

【発明の効果】以上説明したように、本発明によれば、
従来の如くゲート電極に大きな電流を流さなくても電圧
制御電極に電圧を印加するのみで高速動作が可能な静電
誘導型半導体装置を得ることができる。
As described above, according to the present invention,
It is possible to obtain an electrostatic induction type semiconductor device capable of high-speed operation only by applying a voltage to the voltage control electrode without applying a large current to the gate electrode as in the conventional case.

【0030】[0030]

【実施例】次に、本発明の好適な実施例について図面に
基づき説明する。 第1実施例 図1は、第1発明の静電誘導型半導体装置をnチャネル
静電誘導型サイリスタ11に適用した場合の断面構造の
一部を示す。なお、従来例と同一部分には同一番号を付
し説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments of the present invention will be described with reference to the drawings. First Embodiment FIG. 1 shows a part of a sectional structure when an electrostatic induction type semiconductor device of the first invention is applied to an n-channel electrostatic induction type thyristor 11. Incidentally, the same parts as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted.

【0031】この例の静電誘導型サイリスタ11は次の
ようにして構成する。不純物密度が約1×1014cm-3
厚さが約400μmのn型シリコン基板に対して、一方
の表面からボロンのイオン注入を行い、第1導電型であ
るp型ゲート領域3、3aおよびp型カソード短絡領域
4を形成する。これらp型領域の形成深さは約4μmで
表面での不純物密度は1×1018cm-3である。そして他
方の表面にもボロンのイオン注入を行い、p型アノード
領域5を形成する。この領域の形成深さは約5μmで、
表面での不純物密度は2×1019cm-3である。
The electrostatic induction type thyristor 11 of this example is constructed as follows. The impurity density is about 1 × 10 14 cm -3 ,
Ion implantation of boron is performed from one surface of an n-type silicon substrate having a thickness of about 400 μm to form p-type gate regions 3 and 3a of the first conductivity type and p-type cathode short-circuit region 4. The formation depth of these p-type regions is about 4 μm, and the impurity density on the surface is 1 × 10 18 cm −3 . Then, boron ions are implanted also on the other surface to form the p-type anode region 5. The formation depth of this region is about 5 μm,
The impurity density on the surface is 2 × 10 19 cm −3 .

【0032】次に、p型ゲート領域3、3aに挟まれた
低不純物密度領域6の中には第2導電型であるn型カソ
ード領域2、p型ゲート領域3a中にはひ素のイオン注
入により、オンゲート領域12を形成する。これらの領
域の形成深さは約0.2μmで、表面での不純物密度は
約1×1020cm-3である。
Next, the low impurity density region 6 sandwiched between the p-type gate regions 3 and 3a has an n-type cathode region 2 of the second conductivity type, and the p-type gate region 3a has arsenic ion-implanted therein. Thus, the on-gate region 12 is formed. The formation depth of these regions is about 0.2 μm, and the impurity density on the surface is about 1 × 10 20 cm −3 .

【0033】その後、オンゲート領域12の一部、p型
ゲート領域3a、低不純物密度領域6及びp型カソード
短絡領域4の上にゲート絶縁体13を形成し、その上に
n形ポリシリコンの電圧制御電極14を形成する。さら
に、オンゲート領域12とp型ゲート領域3aの上部に
は両者を短絡する短絡電極15、カソード領域2とカソ
ード短絡領域4を同電位とするようにアルミニウム電極
からなる第1の主電極7、アノード領域5にアルムニウ
ム電極からなる第2の主電極10を配線する。なお、ゲ
ート領域3、3aと第1の主電極7が接触する可能性の
ある場所には、絶縁体9を介在させ、両者を絶縁してい
る。
After that, a gate insulator 13 is formed on a part of the on-gate region 12, the p-type gate region 3a, the low impurity density region 6 and the p-type cathode short-circuit region 4, and a voltage of n-type polysilicon is formed thereon. The control electrode 14 is formed. Further, a short-circuit electrode 15 that short-circuits the on-gate region 12 and the p-type gate region 3a, a first main electrode 7 made of an aluminum electrode so that the cathode region 2 and the cathode short-circuit region 4 have the same potential, and an anode. The second main electrode 10 made of an aluminum electrode is wired in the region 5. An insulator 9 is interposed at a position where the gate regions 3 and 3a and the first main electrode 7 may come into contact with each other to insulate them.

【0034】しかして、上記第1実施例の静電誘導型半
導体装置は、以下の動作を行いその様子を図2、図3、
図4及び図5を用いて説明する。静電誘導型半導体装置
を導通状態とする場合、すなわちターンオン動作をさせ
る場合は、図2に示すように電圧制御電極14に正の電
圧を印加する。これにより、図3に示すようにオンゲー
ト領域12と低不純物密度領域6の間にあるゲート領域
3aには、絶縁物13側の表面側にn型反転層16aが
形成され、この結果オンゲート領域12は低不純物密度
領域6と電気的に接続される。
Therefore, the electrostatic induction type semiconductor device of the first embodiment performs the following operation, and the appearance thereof is shown in FIGS.
This will be described with reference to FIGS. 4 and 5. When the electrostatic induction type semiconductor device is made conductive, that is, when the turn-on operation is performed, a positive voltage is applied to the voltage control electrode 14 as shown in FIG. As a result, as shown in FIG. 3, in the gate region 3a between the on-gate region 12 and the low impurity density region 6, the n-type inversion layer 16a is formed on the surface side on the insulator 13 side, and as a result, the on-gate region 12 is formed. Are electrically connected to the low impurity density region 6.

【0035】これによって、図4に示すようにアノード
領域5に加えられた電圧は低不純物密度領域6、電圧印
加により生じたn型反転領層16a、オンゲート領域1
2そして短絡電極15を通ってゲート領域3aに加えら
れゲート領域3aの電位が上昇する。ゲート領域3aの
電位の上昇はカソード領域2直下のチャネル領域6aの
電子に対するポテンシャルの低下を招き、カソード領域
2から低不純物密度領域6へ電子の注入が起こる。これ
をきっかけとして、静電誘導型半導体装置はターンオン
する。
As a result, as shown in FIG. 4, the voltage applied to the anode region 5 is the low impurity density region 6, the n-type inversion region 16a generated by the voltage application, and the on-gate region 1.
2 and is applied to the gate region 3a through the short-circuit electrode 15 to raise the potential of the gate region 3a. The increase in the potential of the gate region 3a causes a decrease in the potential of the channel region 6a immediately below the cathode region 2 for electrons, and the injection of electrons from the cathode region 2 into the low impurity density region 6 occurs. With this as a trigger, the electrostatic induction semiconductor device is turned on.

【0036】導通状態においては、アノード領域5から
注入された正孔はゲート領域3aの電位を維持しカソー
ド領域2からの電子の注入を持続させると共に、その一
部はカソード短絡領域4を通って第1の主電極7へ流れ
出る。
In the conductive state, the holes injected from the anode region 5 maintain the potential of the gate region 3a to continue the injection of electrons from the cathode region 2, and part of the holes pass through the cathode short circuit region 4. It flows out to the first main electrode 7.

【0037】この状態にある静電誘導型半導体装置を遮
断状態にする、即ちターンオフ動作をさせるためには、
図5に示すように電圧制御電極14に負の電圧を印加す
る。これによりゲート領域3aとカソード短絡領域4の
間にある低不純物密度領域6の表面には電圧印加により
生じたp反転層16bが形成され、この結果ゲート領域
3aとカソード短絡領域4とが短絡状態となる。
In order to turn off the electrostatic induction type semiconductor device in this state, that is, to perform the turn-off operation,
As shown in FIG. 5, a negative voltage is applied to the voltage control electrode 14. As a result, the p inversion layer 16b generated by the voltage application is formed on the surface of the low impurity density region 6 between the gate region 3a and the cathode short-circuit region 4, and as a result, the gate region 3a and the cathode short-circuit region 4 are short-circuited. Becomes

【0038】これによって、ゲート領域3aはカソード
短絡領域4と同じ電位となり、チャネル領域6aに存在
している正孔はゲート領域3a、p型反転層16b、カ
ソード短絡領域4を通って第1の主電極7から外部へ引
き出され、チャネル領域6aの電子に対するポテンシャ
ルが高くなる事によって、カソード領域2からの電子の
注入が停止し、静電誘導型半導体装置はターンオフす
る。このように、第1実施例の静電誘導型半導体装置
は、電圧制御電極14に正負の電圧を印加する事によっ
て、ターンオン・ターンオフ動作をさせることが可能で
ある。
As a result, the gate region 3a has the same potential as the cathode short-circuit region 4, and the holes existing in the channel region 6a pass through the gate region 3a, the p-type inversion layer 16b, and the cathode short-circuit region 4 to generate the first potential. The electrons are extracted from the main electrode 7 and the potential of electrons in the channel region 6a increases, so that the injection of electrons from the cathode region 2 is stopped and the electrostatic induction semiconductor device is turned off. As described above, the electrostatic induction semiconductor device of the first embodiment can be turned on / off by applying positive and negative voltages to the voltage control electrode 14.

【0039】図6は、本実施例の静電誘導型サイリスタ
11と従来の静電誘導形サイリスタ1のターンオフ時の
アノード電流および制御電流波形の一例を示したもので
ある。
FIG. 6 shows an example of the anode current and control current waveforms when the electrostatic induction thyristor 11 of this embodiment and the conventional electrostatic induction thyristor 1 are turned off.

【0040】これら静電誘導型半導体装置の順方向電圧
降下は両者共にアノード電流密度100A/cm2で1.2
V程度であるが、ターンオフ動作させるための引き出し
電流は本実施例の静電誘導型サイリスタ11は、従来の
静電誘導型サイリスタ1に比べて約1/10と小さくな
っている。従ってターンオフに用いる素子の電流容量は
小さくてすみ、また、制御電力も小さくてよい。
The forward voltage drop of each of these static induction type semiconductor devices is 1.2 at an anode current density of 100 A / cm 2 .
Although about V, the extraction current for the turn-off operation of the electrostatic induction thyristor 11 of this embodiment is about 1/10 that of the conventional electrostatic induction thyristor 1. Therefore, the current capacity of the element used for turn-off can be small, and the control power can be small.

【0041】この実施例の静電誘導型サイリスタ11の
電圧制御電極14には±20Vの電圧を印加することに
よって、ターンオン・ターンオフ動作が実現できる。ま
た、ゲート領域に外部より電圧を印加することが無いた
め、カソード短絡領域との距離を短くすることができ、
ターンオフ時に効果的にゲート領域をカソード短絡領域
に短絡することがでる。さらに、カソード短絡率を大き
くすることが可能で、この例では約1000%となって
いる。したがって、これらの効果により低駆動電力で高
速のターンオフが実現できている。
A turn-on / turn-off operation can be realized by applying a voltage of ± 20 V to the voltage control electrode 14 of the electrostatic induction thyristor 11 of this embodiment. Further, since no voltage is applied to the gate region from the outside, the distance to the cathode short-circuit region can be shortened,
The gate region can be effectively short-circuited to the cathode short-circuit region at turn-off. Further, the cathode short circuit rate can be increased, and in this example, it is about 1000%. Therefore, due to these effects, high-speed turn-off can be realized with low driving power.

【0042】第2実施例 図7は、第2発明をnチャネル静電誘導型サイリスタ1
7に適用した例を示す。この例は、第1実施例の静電誘
導型サイリスタ11に適用した場合のものである。なお
同一部分には同一番号を付し説明は省略する。
Second Embodiment FIG. 7 shows the second invention of the n-channel static induction type thyristor 1.
An example applied to No. 7 is shown. This example is applied to the electrostatic induction thyristor 11 of the first embodiment. The same parts will be denoted by the same reference numerals and the description thereof will be omitted.

【0043】静電誘導型サイリスタ17は、アノード領
域5を形成するボロンのイオン注入の前にリンをアノー
ド領域5を形成する予定の表面から拡散してバッファ領
域18となるべき領域を形成した後に、ボロンのイオン
注入を行いアノード領域5を形成することで実現され
る。このようにして形成されたバッファ領域18のアノ
ード領域5側での不純物密度は約1×1017cm-3で、領
域の厚さは約10μmに形成されている。
The static induction thyristor 17 diffuses phosphorus from the surface where the anode region 5 is to be formed and forms a region to be the buffer region 18 before the ion implantation of boron to form the anode region 5. , Boron ion implantation is performed to form the anode region 5. The impurity density on the anode region 5 side of the buffer region 18 thus formed is about 1 × 10 17 cm −3 , and the thickness of the region is about 10 μm.

【0044】基本的なターンオン・ターンオフ動作は第
1実施例の静電誘導型サイリスタと同じであるが、導通
状態での低不純物密度領域6における正孔の密度は約3
0%第1実施例の静電誘導型サイリスタ11より少な
く、また実行的なキャリヤのライフタイムも約10%小
さいため静電誘導型サイリスタ11に比べターンオフ速
度は30%向上している。
The basic turn-on / turn-off operation is the same as that of the electrostatic induction thyristor of the first embodiment, but the hole density in the low impurity density region 6 in the conductive state is about 3.
The turn-off speed is 30% higher than that of the electrostatic induction thyristor 11 because it is smaller than that of the electrostatic induction thyristor 11 of the first embodiment and the effective carrier lifetime is about 10% smaller.

【0045】即ち、第2実施例の静電誘導型半導体装置
は、アノード領域5と低不純物密度領域6との間にn型
で低不純物密度領域6より不純物密度の高いバッファ領
域18が設けられているため、アノード領域5からの正
孔の注入が低く抑えられ、従って導通状態における低不
純物密度領域6中のキャリヤの総量が低く、またターン
オフ時の実行的なキャリヤのライフタイムが短くなるた
め、電圧制御電極14への負電圧の印加による高速動作
が期待できるのである。
That is, in the electrostatic induction type semiconductor device of the second embodiment, an n-type buffer region 18 having a higher impurity density than the low impurity density region 6 is provided between the anode region 5 and the low impurity density region 6. Since the injection of holes from the anode region 5 is suppressed low, the total amount of carriers in the low impurity density region 6 in the conductive state is low, and the effective carrier lifetime at turn-off is shortened. Therefore, high-speed operation can be expected by applying a negative voltage to the voltage control electrode 14.

【0046】第3実施例 図8は、第3発明をnチャネル静電誘導型サイリスタ1
9に適用した例を示す。この例はサイリスタの表面構造
は第1実施例の静電誘導型サイリスタ11に適用した例
を示した。なお同一部分には同一番号を付し説明は省略
する。
Third Embodiment FIG. 8 shows the third invention of the n-channel static induction type thyristor 1.
An example applied to No. 9 is shown. In this example, the surface structure of the thyristor is applied to the static induction thyristor 11 of the first embodiment. The same parts will be denoted by the same reference numerals and the description thereof will be omitted.

【0047】静電誘導型サイリスタ19は、第1実施例
の静電誘導型サイリスタ11のp型アノード領域5をp
型アノード領域20とn型アノード短絡領域21に置き
換えた構造となっている。アノードを短絡構造とするこ
とによって、ターンオフ時に低不純物密度領域6に蓄積
していた電子がスムースにアノード短絡領域21を通っ
て流れ出るために、低不純物密度領域6での電子や正孔
の消滅が速くなり、静電誘導型サイリスタ19は高速に
オフする。
The static induction thyristor 19 has a p-type anode region 5 of the static induction thyristor 11 of the first embodiment.
The structure is such that the type anode region 20 and the n-type anode short-circuit region 21 are replaced. By making the anode a short-circuit structure, the electrons accumulated in the low impurity density region 6 at the time of turn-off smoothly flow out through the anode short-circuit region 21, so that the electrons and holes in the low impurity density region 6 disappear. The speed is increased, and the electrostatic induction thyristor 19 is turned off at high speed.

【0048】もちろん、ターンオン・ターンオフ動作は
電圧制御電極14に加えられる正負の電圧によって制御
される。ただし、この実施例の静電誘導型サイリスタ1
9では、アノード領域に負の電圧が印加されるような使
用はできない。
Of course, the turn-on / turn-off operation is controlled by the positive and negative voltages applied to the voltage control electrode 14. However, the electrostatic induction thyristor 1 of this embodiment is
In No. 9, it cannot be used such that a negative voltage is applied to the anode region.

【0049】なお、前記第1、第2、第3実施例はnチ
ャネル静電誘導型サイリスタについて示したが、これら
の例にとらわれずpチャネル静電誘導型サイリスタにも
適応可能であり、また前記実施例はアノード領域をイオ
ン注入と拡散で形成しているが、アノード領域となるべ
きSi基板を用い、低不純物密度のSi結晶を結晶成長
で形成して低不純物密度領域となるべき領域を形成し、
その表面にカソード領域、ゲート領域、カソード短絡領
域、オンゲート領域、ゲート絶縁体、電圧制御電極、絶
縁体、そして第1の主電極を形成することでも実現でき
る。
Although the first, second and third embodiments have been described with respect to the n-channel static induction type thyristor, they are not limited to these examples and can be applied to the p-channel static induction type thyristor. In the above-mentioned embodiment, the anode region is formed by ion implantation and diffusion, but a Si substrate to be the anode region is used and a Si crystal having a low impurity density is formed by crystal growth to form a region to be the low impurity density region. Formed,
It can also be realized by forming a cathode region, a gate region, a cathode short-circuit region, an on-gate region, a gate insulator, a voltage control electrode, an insulator, and a first main electrode on the surface.

【0050】さらに、電圧制御電極14が0Vでは電流
が流れないノーマリオフ特性とするために、静電誘導型
サイリスタのチャネル領域に適当な不純物を導入し電子
に対するポテンシャルを制御しても良い。
Further, in order to obtain the normally-off characteristic that the current does not flow when the voltage control electrode 14 is 0 V, an appropriate impurity may be introduced into the channel region of the static induction thyristor to control the potential for electrons.

【0051】また、半導体材料としては、前記実施例で
示したSi以外にSiCやGaAsのような化合物半導
体でもよいことは言うまでもない。
Needless to say, the semiconductor material may be a compound semiconductor such as SiC or GaAs other than Si shown in the above-mentioned embodiment.

【0052】さらに、前記実施例で示した各領域の不純
物密度や拡散深さはこれにとらわれることなく静電誘導
型半導体装置としての性能を維持できる範囲で変化して
もよく、また製作工程も通常利用できる半導体製作工程
を用いて製作してもよい。
Further, the impurity density and the diffusion depth of each region shown in the above embodiment may be changed without being restricted thereto within a range in which the performance as the electrostatic induction type semiconductor device can be maintained, and the manufacturing process also. It may be manufactured using a semiconductor manufacturing process that is normally available.

【0053】[0053]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例である静電誘導型サイリス
タの断面図
FIG. 1 is a sectional view of an electrostatic induction thyristor that is a first embodiment of the present invention.

【図2】同実施例静電誘導型サイリスタの動作説明図FIG. 2 is an operation explanatory view of the electrostatic induction thyristor of the same embodiment.

【図3】同実施例静電誘導型サイリスタの動作説明図FIG. 3 is an operation explanatory view of the static induction thyristor of the same embodiment.

【図4】同実施例静電誘導型サイリスタの動作説明図FIG. 4 is an operation explanatory view of the static induction thyristor of the same embodiment.

【図5】同実施例静電誘導型サイリスタの動作説明図FIG. 5 is an operation explanatory view of the static induction thyristor of the same embodiment.

【図6】同実施例静電誘導型サイリスタの電流遮断動作
を示す特性図
FIG. 6 is a characteristic diagram showing a current interruption operation of the electrostatic induction thyristor of the same embodiment.

【図7】本発明の第2実施例である静電誘導型サイリス
タの断面図
FIG. 7 is a sectional view of an electrostatic induction thyristor that is a second embodiment of the present invention.

【図8】本発明の第3実施例である静電誘導型サイリス
タの断面図
FIG. 8 is a sectional view of an electrostatic induction thyristor that is a third embodiment of the present invention.

【図9】従来の静電誘導型半導体装置の一例である静電
誘導型サイリスタの断面図
FIG. 9 is a sectional view of an electrostatic induction type thyristor which is an example of a conventional electrostatic induction type semiconductor device.

【符号の説明】[Explanation of symbols]

2・・・・・・・カソード領域 3・・・・・・・ゲート領域 4・・・・・・・カソード短絡領域 5・・・・・・・アノード領域 6・・・・・・・低不純物密度領域 6a・・・・・・チャネル領域 7・・・・・・・第1の主電極 8・・・・・・・ゲート電極 9・・・・・・・絶縁体 10・・・・・・・第2の主電極 12・・・・・・・オンゲート領域 13・・・・・・・ゲート絶縁体 14・・・・・・・電圧制御電極 15・・・・・・・短絡電極 16a、16b・・反転層 18・・・・・・・バッファ領域 20・・・・・・・アノード領域 21・・・・・・・アノード短絡領域 2 ・ ・ ・ ・ Cathode region 3 ・ ・ ・ ・ ・ ・ Gate region 4 ・ ・ ・ ・ Cathode short-circuit region 5 ・ ・ ・ ・ ・ ・ Anode region 6 ・ ・ ・ Low Impurity density region 6a ... Channel region 7 ... First main electrode 8 ... Gate electrode 9 ... Insulator 10 ... ... Second main electrode 12 ... On-gate region 13 ... Gate insulator 14 ... Voltage control electrode 15 ... Short-circuit electrode 16a, 16b ... Inversion layer 18 ... Buffer region 20 ... Anode region 21 ... Anode short-circuit region

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の一方の表面部に設けられた
第1導電型の半導体からなるアノード領域と、 前記半導体基板の他方の表面部に設けられた第2導電型
の半導体からなるカソード領域と、 前記半導体基板の前記カソード領域に隣接して設けられ
た第1導電型の半導体からなるゲート領域と、 前記半導体基板に、前記ゲート領域に囲まれるように設
けられた第2導電型からなるオンゲート領域と、 前記アノード領域と前記カソード領域との中間部に設け
られた低不純物密度領域と、 前記カソード領域との間に前記ゲート領域を挟む位置に
設けられた第1導電型の半導体からなるカソード短絡領
域と、 前記カソード領域および前記カソード短絡領域に接続さ
れた第1の主電極と、 前記オンゲート領域と前記カソード短絡領域とに挟まれ
た位置で、前記オンゲート領域と前記カソード短絡領域
の表面に絶縁膜を介して配置された電圧制御電極と、 前記ゲート領域と前記オンゲート領域を接続する短絡電
極と、 前記アノード領域に接続された第2の主電極と、 よりなることを特徴とする静電誘導型半導体装置。
1. An anode region made of a first conductivity type semiconductor provided on one surface of a semiconductor substrate, and a cathode region made of a second conductivity type semiconductor provided on the other surface of the semiconductor substrate. A gate region made of a first conductive type semiconductor provided adjacent to the cathode region of the semiconductor substrate, and a second conductive type provided on the semiconductor substrate so as to be surrounded by the gate region. An on-gate region, a low-impurity-density region provided in an intermediate portion between the anode region and the cathode region, and a first conductivity type semiconductor provided at a position sandwiching the gate region between the cathode region and the cathode region. It is sandwiched between a cathode short-circuit region, a first main electrode connected to the cathode region and the cathode short-circuit region, the on-gate region and the cathode short-circuit region. A voltage control electrode disposed on the surface of the on-gate region and the cathode short-circuit region via an insulating film, a short-circuit electrode connecting the gate region and the on-gate region, and a second electrode connected to the anode region. An electrostatic induction type semiconductor device comprising:
【請求項2】 前記アノード領域と前記低不純物密度領
域の間に前記低不純物密度領域より不純物密度の高い第
2導電型の半導体からなるバッファ領域を設けたことを
特徴とする特許請求の範囲第1項記載の静電誘導型半導
体装置。
2. A buffer region made of a second conductivity type semiconductor having an impurity density higher than that of the low impurity density region is provided between the anode region and the low impurity density region. Item 1. The electrostatic induction semiconductor device according to item 1.
【請求項3】 前記アノード領域の一部に第2導電型の
アノード短絡領域を形成してなり、前記第2の主電極を
接続したことを特徴とする特許請求の範囲第1項または
第2項記載の静電誘導型半導体装置。
3. A second conductivity type anode short circuit region is formed in a part of the anode region, and the second main electrode is connected to the anode short circuit region. The electrostatic induction type semiconductor device according to the paragraph.
JP18448893A 1993-06-28 1993-06-28 Static-induction type semiconductor device Pending JPH0786561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18448893A JPH0786561A (en) 1993-06-28 1993-06-28 Static-induction type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18448893A JPH0786561A (en) 1993-06-28 1993-06-28 Static-induction type semiconductor device

Publications (1)

Publication Number Publication Date
JPH0786561A true JPH0786561A (en) 1995-03-31

Family

ID=16154057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18448893A Pending JPH0786561A (en) 1993-06-28 1993-06-28 Static-induction type semiconductor device

Country Status (1)

Country Link
JP (1) JPH0786561A (en)

Similar Documents

Publication Publication Date Title
TWI383497B (en) Double gate insulated gate bipolar transistor
US9105679B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier regions
JP2934390B2 (en) Bidirectional current blocking MOSFET and method for reducing on-resistance of bidirectional current blocking MOSFET
JPH0758332A (en) Semiconductor device
JPH0697428A (en) Mos controlled power semiconductor device provided with switching-off capability and its manufacture
US20150155375A1 (en) Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
JP3183055B2 (en) Semiconductor bidirectional switch and driving method thereof
JP2010192597A (en) Semiconductor device, switching device, and method of controlling semiconductor device
JPH05218395A (en) Turn-off semiconductor element and manufacture thereof
JPS6188563A (en) Semiconductor switch
JPH0241182B2 (en)
JP3249891B2 (en) Semiconductor device and method of using the same
EP0700094B1 (en) Insulated gate thyristor
JP2557367B2 (en) Insulated gate type self turn-off thyristor
JP3371836B2 (en) Semiconductor device
JPH0786561A (en) Static-induction type semiconductor device
JP2626198B2 (en) Field effect transistor
JPH06204463A (en) Semiconductor device
JPH0685433B2 (en) Vertical structure MOS control thyristor
JP2562854B2 (en) PNPN thyristor with control gate
JP3342944B2 (en) Horizontal high voltage semiconductor device
JPS6123667B2 (en)
US4998149A (en) Static induction type semiconductor device
JP2829026B2 (en) Self-extinguishing semiconductor device
JP2511501B2 (en) Field effect electrostatic induction thyristor