JPH0772509A - Active matrix liquid crystal display element - Google Patents

Active matrix liquid crystal display element

Info

Publication number
JPH0772509A
JPH0772509A JP16596693A JP16596693A JPH0772509A JP H0772509 A JPH0772509 A JP H0772509A JP 16596693 A JP16596693 A JP 16596693A JP 16596693 A JP16596693 A JP 16596693A JP H0772509 A JPH0772509 A JP H0772509A
Authority
JP
Japan
Prior art keywords
thin film
electrode
liquid crystal
crystal display
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16596693A
Other languages
Japanese (ja)
Inventor
Katsumi Kitagawa
克己 北川
Hiroyuki Okimoto
浩之 沖本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP16596693A priority Critical patent/JPH0772509A/en
Publication of JPH0772509A publication Critical patent/JPH0772509A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an active matrix liquid crystal display element having excellent contrast and the wide angle of visibility. CONSTITUTION:A picture element electrode is divided into plural electrodes 3a and 3b. Thin film transistors 10a and 10b respectively having a gate electrode G to which the same gate signal is supplied and a drain electrode D to which the same data signal is supplied are provided corresponding to the divided electrodes 3a and 3b. The source electrodes S of the transistors 10a and 10b are respectively connected to the divided electrodes 3a and 3b, and capacity between the gate electrode G and the source electrode S of the transistors 10a and 10b is made different per each thin film transistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタを能
動素子とするアクティブマトリックス液晶表示素子に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device using a thin film transistor as an active device.

【0002】[0002]

【従来の技術】アクティブマトリックス液晶表示素子と
しては、一般に、画素電極にデータ信号を供給する能動
素子に薄膜トランジスタを用いたものが利用されてい
る。
2. Description of the Related Art As an active matrix liquid crystal display element, generally, an active element using a thin film transistor is used as an active element for supplying a data signal to a pixel electrode.

【0003】図7は薄膜トランジスタを能動素子とする
アクティブマトリックス液晶表示素子の断面図である。
この液晶表示素子は、液晶層をはさんで対向する一対の
透明基板(ガラス基板等)1,2のうち、一方の基板1
に透明な画素電極3とこの画素電極3にデータ信号を供
給する薄膜トランジスタ10とをマトリックス状に配列
形成し、他方の基板2に前記一方の基板1の各画素電極
3と対向する透明な対向電極4を形成したもので、両基
板1、2は枠状のシール材5を介して接合されており、
液晶6は、両基板1、2間の前記シール材5で囲まれた
領域に封入されている。
FIG. 7 is a sectional view of an active matrix liquid crystal display device using a thin film transistor as an active device.
This liquid crystal display element has one substrate 1 out of a pair of transparent substrates (glass substrates, etc.) 1 and 2 facing each other across a liquid crystal layer.
Transparent pixel electrodes 3 and thin film transistors 10 that supply data signals to the pixel electrodes 3 are arranged in a matrix, and the other substrate 2 is a transparent counter electrode facing each pixel electrode 3 of the one substrate 1. 4 is formed, and both substrates 1 and 2 are joined together via a frame-shaped sealing material 5,
The liquid crystal 6 is sealed in a region between the substrates 1 and 2 surrounded by the sealing material 5.

【0004】なお、アクティブマトリックス液晶表示素
子は、一般にTN型とされており、液晶6の分子は、両
基板1,2の電極形成面上に形成した配向膜7,8によ
って配向され、両基板1,2間においてほぼ90°のツ
イスト角でツイスト配列している。また、図示しない
が、この液晶表示素子の両面にはそれぞれ偏光板が配置
されている。
The active matrix liquid crystal display element is generally of the TN type, and the molecules of the liquid crystal 6 are aligned by the alignment films 7 and 8 formed on the electrode formation surfaces of both substrates 1 and 2, and the both substrates are aligned. A twist arrangement is formed between the first and second parts with a twist angle of approximately 90 °. Although not shown, polarizing plates are arranged on both sides of the liquid crystal display element.

【0005】図8は従来のアクティブマトリックス液晶
表示素子の一方の基板の1つの画素部の拡大平面図であ
り、この基板1上には、上記薄膜トランジスタ10にゲ
ート信号を供給するゲートラインGLと、上記薄膜トラ
ンジスタ10にデータ信号を供給するデータラインDL
とが互いに直交させて配線されている。
FIG. 8 is an enlarged plan view of one pixel portion on one substrate of a conventional active matrix liquid crystal display device. On this substrate 1, a gate line GL for supplying a gate signal to the thin film transistor 10 is provided. Data line DL for supplying a data signal to the thin film transistor 10
And are wired so as to be orthogonal to each other.

【0006】なお、ゲートラインGLは各画素電極行ご
とにその一側に沿わせて配線され、データラインDLは
各画素電極列ごとにその一側に沿わせて配線されてお
り、上記薄膜トランジスタ10は、前記ゲートラインG
LとデータラインDLとの交差部にそれぞれ形成されて
いる。
The gate line GL is arranged along each pixel electrode row along one side thereof, and the data line DL is arranged along each pixel electrode column along one side thereof. Is the gate line G
They are formed at the intersections of L and data lines DL.

【0007】上記薄膜トランジスタ10は、逆スタガー
型と呼ばれる構造のものであり、基板1上に形成された
ゲート電極Gと、このゲート電極Gを覆うゲート絶縁膜
11と、このゲート絶縁膜11の上に前記ゲート電極G
と対向させて形成されたa−Si (アモルファス・シリ
コン)からなるi型半導体膜12と、このi型半導体膜
12の上に不純物をドープしたa−Si からなるn型半
導体膜(図示せず)を介して形成されたソース電極Sお
よびドレイン電極Dとで構成されている。なお、前記ゲ
ート電極Gは基板1上に配線したゲートラインGLに一
体に形成されている。
The thin film transistor 10 has a structure called an inverted stagger type, and includes a gate electrode G formed on the substrate 1, a gate insulating film 11 covering the gate electrode G, and an upper surface of the gate insulating film 11. To the gate electrode G
And an i-type semiconductor film 12 made of a-Si (amorphous silicon) facing each other, and an n-type semiconductor film made of a-Si doped with impurities on the i-type semiconductor film 12 (not shown). ) And a source electrode S and a drain electrode D formed via The gate electrode G is formed integrally with the gate line GL wired on the substrate 1.

【0008】この薄膜トランジスタ10のゲート絶縁膜
11は、基板1上に配列形成する全ての薄膜トランジス
タ10に共用されており、このゲート絶縁膜11は、画
素電極3および薄膜トランジスタ10の配列領域にその
全域にわたって形成されている。なお、このゲート絶縁
膜11は、Si N(窒化シリコン)等からなる透明な絶
縁膜とされている。
The gate insulating film 11 of the thin film transistor 10 is shared by all the thin film transistors 10 arranged and formed on the substrate 1, and the gate insulating film 11 is arranged in the arrangement region of the pixel electrode 3 and the thin film transistor 10 over the entire region. Has been formed. The gate insulating film 11 is a transparent insulating film made of Si N (silicon nitride) or the like.

【0009】そして、画素電極3とデータラインDL
は、上記ゲート絶縁膜11の上に形成されており、上記
薄膜トランジスタ10のソース電極Sは画素電極3に接
続され、ドレイン電極DはデータラインDLにつながっ
ている。
Then, the pixel electrode 3 and the data line DL
Is formed on the gate insulating film 11, the source electrode S of the thin film transistor 10 is connected to the pixel electrode 3, and the drain electrode D is connected to the data line DL.

【0010】なお、図8には、薄膜トランジスタ10の
ドレイン電極DをデータラインDLに一体に形成した例
を示したが、データラインDLは、薄膜トランジスタ1
0を図示しない層間絶縁膜で覆ってその上に配線される
こともあり、その場合は、データラインDLを、前記層
間絶縁膜に設けたコンタクト孔において薄膜トランジス
タ10のドレイン電極Dに接続している。
Although FIG. 8 shows an example in which the drain electrode D of the thin film transistor 10 is integrally formed with the data line DL, the data line DL is formed by the thin film transistor 1.
In some cases, the data line DL is connected to the drain electrode D of the thin film transistor 10 through a contact hole provided in the interlayer insulating film. .

【0011】図9は上記1つの画素部の等価回路図であ
り、図においてCLCは、一方の基板1の画素電極3と他
方の基板2の対向電極4およびその間の液晶LCとによ
って構成される画素容量である。
FIG. 9 is an equivalent circuit diagram of the above-mentioned one pixel portion. In the figure, CLC is composed of the pixel electrode 3 on one substrate 1, the counter electrode 4 on the other substrate 2 and the liquid crystal LC between them. The pixel capacity.

【0012】[0012]

【発明が解決しようとする課題】ところで、液晶表示素
子としては、高コントラストでしかも広視野角のものが
望まれるが、一般に液晶表示素子は、コントラストを高
くすると広視野角が狭くなり、広視野角を広くするとコ
ントラストが低くなってしまうため、上述した従来の液
晶表示素子では、コントラストと視野角との両方を良く
することはできなかった。
By the way, a liquid crystal display device having a high contrast and a wide viewing angle is desired. Generally, a liquid crystal display device has a wide viewing angle and a wide viewing angle when the contrast is increased. When the angle is widened, the contrast becomes low. Therefore, in the above-mentioned conventional liquid crystal display element, it was not possible to improve both the contrast and the viewing angle.

【0013】本発明は、コントラストが良好で視野角も
広いアクティブマトリックス液晶表示素子を提供するこ
とを目的としたものである。
It is an object of the present invention to provide an active matrix liquid crystal display device having a good contrast and a wide viewing angle.

【0014】[0014]

【課題を解決するための手段】本発明は、液晶層をはさ
んで対向する一対の透明基板の一方に画素電極とこの画
素電極にデータ信号を供給する薄膜トランジスタとをマ
トリックス状に配列し、他方の基板に前記一方の基板の
各画素電極と対向する対向電極を形成したアクティブマ
トリックス液晶表示素子において、前記各画素電極をそ
れぞれ複数の電極に分割し、その各分割電極にそれぞれ
対応させて、各々のゲート電極に同じゲート信号が供給
され各々のドレイン電極に同じデータ信号が供給される
薄膜トランジスタを設け、これら薄膜トランジスタのソ
ース電極を前記各分割電極にそれぞれ接続するととも
に、前記薄膜トランジスタのゲート電極とソース電極と
の間の容量を、各薄膜トランジスタごとに異ならせたこ
とを特徴とするものである。
According to the present invention, a pixel electrode and a thin film transistor for supplying a data signal to the pixel electrode are arranged in a matrix on one of a pair of transparent substrates which face each other across a liquid crystal layer, and the other is arranged. In the active matrix liquid crystal display element in which a counter electrode facing each pixel electrode of the one substrate is formed on the substrate of (1), each pixel electrode is divided into a plurality of electrodes, and the divided electrodes are made to correspond to the divided electrodes, respectively. Thin film transistors having the same gate signal supplied to their gate electrodes and the same data signal supplied to their respective drain electrodes, and the source electrodes of these thin film transistors are respectively connected to the respective divided electrodes, and the gate electrode and source electrode of said thin film transistors Characterized in that the capacitance between and is different for each thin film transistor A.

【0015】上記各薄膜トランジスタのゲート電極とソ
ース電極との間の容量を異ならせるには、例えば、各薄
膜トランジスタのゲート電極とソース電極との対向面積
を互いに異ならせればよく、その例としては、各薄膜ト
ランジスタのゲート電極のソース電極側への張出し幅を
互いに異ならせるか、あるいは、各薄膜トランジスタの
チャンネル幅を互いに異ならせることが考えられる。
To make the capacitance between the gate electrode and the source electrode of each thin film transistor different, for example, the facing areas of the gate electrode and the source electrode of each thin film transistor may be made different from each other. It is conceivable to make the widths of the gate electrodes of the thin film transistors protruding to the source electrode side different from each other, or to make the channel widths of the thin film transistors different from each other.

【0016】[0016]

【作用】すなわち、本発明のアクティブマトリックス液
晶表示素子は、各画素電極をそれぞれ複数の電極に分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を複数の小画素に分割したもので
あり、この液晶表示素子は、各分割電極にそれぞれ対応
させて設けた各薄膜トランジスタに同じゲート信号と同
じデータ信号とを供給することにより、前記各分割電極
と対向電極との間に前記データ信号に応じた電圧を同時
に印加して表示駆動される。
That is, in the active matrix liquid crystal display element of the present invention, each pixel electrode is divided into a plurality of electrodes so that a pixel composed of the pixel electrode, the counter electrode and the liquid crystal between them is divided into a plurality of small pixels. This liquid crystal display element is divided between the divided electrodes and the counter electrode by supplying the same gate signal and the same data signal to each thin film transistor provided corresponding to each divided electrode. Display is driven by simultaneously applying a voltage according to the data signal.

【0017】そして、この液晶表示素子では、前記各薄
膜トランジスタのゲート・ソース電極間容量を互いに異
ならせているため、各分割電極に対応する各小画素の電
気光学的特性も異なっている。すなわち、各薄膜トラン
ジスタに供給されるデータ信号が同じ信号であっても、
各分割電極と対向電極との間には互いに異なる電圧が保
持される。
In this liquid crystal display element, since the gate-source electrodes of the thin film transistors are made different from each other, the electro-optical characteristics of the small pixels corresponding to the divided electrodes are also different. That is, even if the data signal supplied to each thin film transistor is the same signal,
Different voltages are held between each divided electrode and the counter electrode.

【0018】このため、この液晶表示素子によれば、上
記各小画素のうちのある小画素はコントラストが高くな
る電気光学的特性をもたせ、他の小画素は視野角が広く
なる電気光学的特性をもたせることができ、このように
すれば、各画素の表示がその各小画素の表示を平均化し
た表示になるため、良好なコントラストの表示が得られ
るとともに視野角も広くなる。
Therefore, according to this liquid crystal display element, one of the small pixels has the electro-optical characteristic that the contrast is high, and the other small pixel has the electro-optical characteristic that the viewing angle is wide. In this way, since the display of each pixel is a display obtained by averaging the display of each small pixel, a display with good contrast and a wide viewing angle can be obtained.

【0019】[0019]

【実施例】以下、本発明の一実施例を図1〜図5を参照
して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0020】この実施例のアクティブマトリックス液晶
表示素子は、液晶層をはさんで対向する一対の透明基板
の一方に画素電極とこの画素電極にデータ信号を供給す
る薄膜トランジスタとをマトリックス状に配列し、他方
の基板に前記一方の基板の各画素電極と対向する対向電
極を形成したものであり、概略的には図7に示したよう
な構成となっている。なお、この実施例の液晶表示素子
は、TN型のものである。
In the active matrix liquid crystal display device of this embodiment, a pixel electrode and a thin film transistor for supplying a data signal to the pixel electrode are arranged in a matrix on one of a pair of transparent substrates facing each other with a liquid crystal layer interposed therebetween. The other substrate is formed with a counter electrode that faces each pixel electrode of the one substrate, and has a configuration as schematically shown in FIG. 7. The liquid crystal display element of this example is of TN type.

【0021】図1は上記液晶表示素子の一方の基板の1
つの画素部の拡大平面図である。なお、図1において、
図8に示した従来の液晶表示素子の基板と対応するもの
については、図に同符号を付して重複する説明を省略す
る。
FIG. 1 shows one of the substrates of the liquid crystal display device.
It is an enlarged plan view of one pixel portion. In addition, in FIG.
Parts corresponding to the substrate of the conventional liquid crystal display element shown in FIG. 8 are denoted by the same reference numerals in the drawing, and duplicate description will be omitted.

【0022】この液晶表示素子は、図1に示すように、
その一方の基板1上に形成する各画素電極をそれぞれ複
数(この実施例では2つ)の電極3a,3bに分割し、
その各分割電極(以下、分割画素電極という)3a,3
bにそれぞれ対応させて、各々のゲート電極Ga,Gb
に同じゲート信号が供給され各々のドレイン電極Da,
Dbに同じデータ信号が供給される薄膜トランジスタ1
0a,10bを設けたものである。
As shown in FIG. 1, this liquid crystal display device has
Each pixel electrode formed on the one substrate 1 is divided into a plurality (two in this embodiment) of electrodes 3a and 3b,
The divided electrodes (hereinafter referred to as divided pixel electrodes) 3a, 3
b corresponding to the respective gate electrodes Ga, Gb
The same gate signal is supplied to each of the drain electrodes Da,
Thin film transistor 1 to which the same data signal is supplied to Db
0a and 10b are provided.

【0023】上記薄膜トランジスタ10a,10bは、
いずれも逆スタガー型と呼ばれる構造のものであり、こ
れら薄膜トランジスタ10a,10bは、図3および図
4に示すように、基板1上に形成されたゲート電極G
と、このゲート電極Gを覆うゲート絶縁膜11と、この
ゲート絶縁膜11の上に前記ゲート電極Gaと対向させ
て形成されたi型半導体膜12と、このi型半導体膜1
2の上にn型半導体膜13を介して形成されたソース電
極Sおよびドレイン電極Dとで構成されている。なお、
これら薄膜トランジスタ10a,10bのゲート絶縁膜
11は同じ絶縁膜(例えばSi N膜)とされており、ま
たi型半導体膜12a,12bは同じ半導体(a−Si
)で形成され、n型半導体膜13a,13bもn型半
導体(不純物をドープしたa−Si )で形成されてい
る。
The thin film transistors 10a and 10b are
Both have a structure called an inverted stagger type, and these thin film transistors 10a and 10b have gate electrodes G formed on the substrate 1 as shown in FIGS.
A gate insulating film 11 covering the gate electrode G, an i-type semiconductor film 12 formed on the gate insulating film 11 so as to face the gate electrode Ga, and the i-type semiconductor film 1
2 and a source electrode S and a drain electrode D which are formed on the second electrode via an n-type semiconductor film 13. In addition,
The gate insulating films 11 of the thin film transistors 10a and 10b are the same insulating film (for example, Si N film), and the i-type semiconductor films 12a and 12b are the same semiconductor (a-Si film).
), And the n-type semiconductor films 13a and 13b are also formed of an n-type semiconductor (a-Si doped with impurities).

【0024】一方、基板1上には、ゲート信号を供給す
るゲートラインGLが各画素電極行ごとにその一側に沿
わせて配線されており、上記2つの薄膜トランジスタ1
0a,10bのゲート電極Gは、同じゲートラインGL
に一体に形成されている。
On the other hand, on the substrate 1, a gate line GL for supplying a gate signal is arranged along each side of each pixel electrode row, and the two thin film transistors 1 are provided.
The gate electrodes G of 0a and 10b have the same gate line GL.
Is formed integrally with.

【0025】また、上記薄膜トランジスタ10a,10
bのゲート絶縁膜11は、画素電極および薄膜トランジ
スタの配列領域にその全域にわたって形成されており、
上記分割画素電極3a,3bは前記ゲート絶縁膜11の
上に形成されている。
Further, the thin film transistors 10a, 10
The gate insulating film 11 of b is formed over the entire region in which the pixel electrodes and the thin film transistors are arranged,
The divided pixel electrodes 3a and 3b are formed on the gate insulating film 11.

【0026】さらに、上記ゲート絶縁膜11の上には、
データ信号を供給するデータラインDLが各画素電極列
ごとにその一側に沿わせて配線されており、上記2つの
薄膜トランジスタ10a,10bのドレイン電極Dは、
同じデータラインDLに一体に形成されている。
Further, on the gate insulating film 11,
A data line DL for supplying a data signal is laid along each pixel electrode column along one side thereof, and the drain electrodes D of the two thin film transistors 10a and 10b are
They are integrally formed on the same data line DL.

【0027】なお、このデータラインDLは、薄膜トラ
ンジスタ10a,10bを図示しない層間絶縁膜で覆っ
てその上に配線してもよく、その場合は、データライン
DLを、前記層間絶縁膜に設けたコンタクト孔において
薄膜トランジスタ10a,10bのドレイン電極Da,
Dbに接続すればよい。
The data line DL may be formed by covering the thin film transistors 10a and 10b with an interlayer insulating film (not shown) and wiring thereover. In that case, the data line DL is provided with a contact provided in the interlayer insulating film. In the holes, the drain electrodes Da of the thin film transistors 10a and 10b,
It may be connected to Db.

【0028】そして、上記2つの薄膜トランジスタ10
a,10bのうち、一方の薄膜トランジスタ10aのソ
ース電極Sは、この薄膜トランジスタ10aが対応する
第1の分割画素電極3aに接続されており、他方の薄膜
トランジスタ10bのソース電極Sは、この薄膜トラン
ジスタ10bが対応する第2の分割画素電極3bに接続
されている。
Then, the above-mentioned two thin film transistors 10
Of the a and 10b, the source electrode S of one thin film transistor 10a is connected to the first divided pixel electrode 3a to which this thin film transistor 10a corresponds, and the source electrode S of the other thin film transistor 10b corresponds to this thin film transistor 10b. Connected to the second divided pixel electrode 3b.

【0029】また、上記一方の薄膜トランジスタ10a
は、図1および図3に示したように、そのゲート電極G
のソース電極S側への張出し幅(ソース電極Sとの重な
り幅)w1 を小さくしたものとされており、他方の薄膜
トランジスタ10bは、図1および図4に示したよう
に、そのゲート電極Gのソース電極S側への張出し幅w
2 を大きくしたものとされている。
Further, the one thin film transistor 10a described above.
Is the gate electrode G as shown in FIGS.
Of the gate electrode G of the other thin film transistor 10b as shown in FIG. 1 and FIG. Overhanging width w to the source electrode S side
It is said that 2 is enlarged.

【0030】すなわち、上記一方の薄膜トランジスタ1
0aは、そのゲート電極Gとソース電極Sとの対向面積
を小さくしたものとされ、他方の薄膜トランジスタ10
bは、そのゲート電極Gとソース電極Sとの対向面積を
大きくしたものとされており、したがって、これら薄膜
トランジスタ10a,10bのゲート電極Gとソース電
極Sとの間の容量は互いに異なっている。
That is, the above-mentioned one thin film transistor 1
0a is such that the facing area between the gate electrode G and the source electrode S is reduced, and the other thin film transistor 10
b has a large facing area between the gate electrode G and the source electrode S, and therefore, the capacitances between the gate electrode G and the source electrode S of the thin film transistors 10a and 10b are different from each other.

【0031】図2は上記1つの画素部の等価回路図であ
り、図において、CLC-aは、上記第1の分割画素電極3
aと他方の基板の対向電極(図7に示した電極4)およ
びその間の液晶とによって構成される第1の画素容量、
CLC-bは、第2の分割画素電極3bと前記対向電極およ
びその間の液晶とによって構成される第2の画素容量で
ある。
FIG. 2 is an equivalent circuit diagram of the above-mentioned one pixel portion. In the figure, CLC-a is the above-mentioned first divided pixel electrode 3
a and a counter electrode (electrode 4 shown in FIG. 7) on the other substrate and a liquid crystal therebetween, a first pixel capacitance,
CLC-b is a second pixel capacitance composed of the second divided pixel electrode 3b, the counter electrode and the liquid crystal therebetween.

【0032】また、図2において、CGS-aは、第1の分
割画素電極3aに接続した薄膜トランジスタ10aのゲ
ート・ソース電極間容量、CGS-bは、第2の分割画素電
極3bに接続した薄膜トランジスタ10bのゲート・ソ
ース電極間容量であり、この実施例では、一方の薄膜ト
ランジスタ10aのゲート電極Gとソース電極Sとの対
向面積を小さくし、他方の薄膜トランジスタ10bのゲ
ート電極Gとソース電極Sとの対向面積を大きくしてい
るため、両薄膜トランジスタ10a,10bのゲート・
ソース電極間容量CGS-a,CGS-bは、CGS-a<CGS-bと
なっている。
In FIG. 2, CGS-a is the gate-source electrode capacitance of the thin film transistor 10a connected to the first divided pixel electrode 3a, and CGS-b is the thin film transistor connected to the second divided pixel electrode 3b. 10b is the capacitance between the gate and source electrodes, and in this embodiment, the facing area between the gate electrode G and the source electrode S of one thin film transistor 10a is reduced, and the capacitance between the gate electrode G and the source electrode S of the other thin film transistor 10b is reduced. Since the facing area is large, the gates of both thin film transistors 10a and 10b
The capacitances CGS-a and CGS-b between the source electrodes are CGS-a <CGS-b.

【0033】上記アクティブマトリックス液晶表示素子
は、各画素電極をそれぞれ2つの電極3a,3bに分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を2つの小画素に分割したもので
あり、この液晶表示素子は、各分割画素電極3a,3b
にそれぞれ対応させて設けた各薄膜トランジスタ10
a,10bにゲートラインGLおよびデータラインDL
から同じゲート信号と同じデータ信号とを供給すること
により、前記各分割画素電極3a,3bと対向電極との
間に前記データ信号に応じた電圧を同時に印加して表示
駆動される。
In the above active matrix liquid crystal display element, each pixel electrode is divided into two electrodes 3a and 3b, so that a pixel constituted by the pixel electrode, the counter electrode and the liquid crystal between them is divided into two small pixels. This liquid crystal display device is configured such that each divided pixel electrode 3a, 3b
Each thin film transistor 10 provided corresponding to
a and 10b, the gate line GL and the data line DL
To supply the same gate signal and the same data signal, the display driving is performed by simultaneously applying the voltage according to the data signal between the divided pixel electrodes 3a and 3b and the counter electrode.

【0034】そして、この液晶表示素子では、上記各薄
膜トランジスタ10a,10bのゲート・ソース電極間
容量CGS-a,CGS-bを互いに異ならせているため、各薄
膜トランジスタ10a,10bに供給されるデータ信号
が同じ信号であっても、各分割画素電極3a,3bと対
向電極との間には互いに異なる電圧が保持される。
In this liquid crystal display device, since the gate-source electrode capacitances CGS-a and CGS-b of the thin film transistors 10a and 10b are made different from each other, the data signal supplied to the thin film transistors 10a and 10b. Even if the signals are the same, different voltages are held between the divided pixel electrodes 3a and 3b and the counter electrode.

【0035】すなわち、薄膜トランジスタを能動素子と
するアクティブマトリックス液晶表示素子は、各行の画
素の選択期間にその行の薄膜トランジスタにゲート信号
を印加し、それに同期させて各列の薄膜トランジスタに
画像データに応じたデータ信号を印加して表示駆動され
ており、選択期間にゲート信号の印加によって薄膜トラ
ンジスタがONすると、この薄膜トランジスタを介して
画素電極と対向電極との間に前記データ信号に応じた電
圧が印加され、その電荷が画素電極と対向電極およびそ
の間の液晶とで構成される画素容量に蓄積される。
That is, in the active matrix liquid crystal display device using thin film transistors as active elements, a gate signal is applied to the thin film transistors in each row during the selection period of the pixels in each row, and in synchronization with this, the thin film transistors in each column respond to the image data according to the image data. Display driving is performed by applying a data signal, and when a thin film transistor is turned on by applying a gate signal during a selection period, a voltage corresponding to the data signal is applied between the pixel electrode and the counter electrode through the thin film transistor, The electric charges are accumulated in the pixel capacitance formed of the pixel electrode, the counter electrode and the liquid crystal between them.

【0036】また、非選択期間になると、上記画素容量
に蓄積された電荷が薄膜トランジスタのOFFによって
画素容量に保持され、その電荷量に対応する電圧が画素
容量の保持電圧となるが、この場合、ゲート信号の電圧
が低い電圧に変化して薄膜トランジスタがOFFする
と、そのゲート信号の電圧の低下分のうち、画素容量と
薄膜トランジスタのゲート・ソース電極間容量との容量
比に応じて分割された電圧分が、選択期間に画素容量に
蓄積された電圧から低下し、このときの電圧が非選択期
間における画素容量の保持電圧となって、この保持電圧
により液晶が動作する。
In the non-selection period, the charge accumulated in the pixel capacitor is held in the pixel capacitor by turning off the thin film transistor, and the voltage corresponding to the amount of the charge becomes the holding voltage of the pixel capacitor. In this case, When the voltage of the gate signal changes to a low voltage and the thin film transistor is turned off, a voltage component divided according to the capacitance ratio between the pixel capacitance and the gate-source electrode capacitance of the thin film transistor is included in the voltage drop of the gate signal. Is reduced from the voltage accumulated in the pixel capacitance during the selection period, and the voltage at this time becomes the holding voltage of the pixel capacitance during the non-selection period, and the liquid crystal operates by this holding voltage.

【0037】したがって、上記実施例の液晶表示素子に
おいては、第1の分割画素電極3aに接続した薄膜トラ
ンジスタ10aのゲート・ソース電極間容量CGS-aを小
さくし、第2の分割画素電極3bに接続した薄膜トラン
ジスタ10bのゲート・ソース電極間容量CGS-bを大き
くしているため、非選択期間における第1の画素容量C
LC-aの保持電圧VLC-aと、第2の画素容量CLC-bとの保
持電圧VLC-bとは、VLC-a>VLC-bとなる。
Therefore, in the liquid crystal display element of the above-described embodiment, the gate-source electrode capacitance CGS-a of the thin film transistor 10a connected to the first divided pixel electrode 3a is reduced and the thin film transistor 10a is connected to the second divided pixel electrode 3b. Since the gate-source electrode capacitance CGS-b of the thin film transistor 10b is increased, the first pixel capacitance C in the non-selection period is increased.
The holding voltage VLC-a of LC-a and the holding voltage VLC-b of the second pixel capacitance CLC-b are VLC-a> VLC-b.

【0038】このため、上記液晶表示素子では、第1の
分割画素電極3aで構成される第1の小画素の電気光学
的特性と、第2の分割画素電極3aで構成される第2の
小画素の電気光学的特性が異なっており、各薄膜トラン
ジスタ10a,10bに供給されるデータ信号が同じ信
号であっても、前記第1の小画素と前記第2の小画素で
の液晶分子の動作が異なっている。すなわち、同じデー
タ信号に対して、画素容量CLC-aの保持電圧VLC-aが高
い第1の小画素では液晶分子が大きな立上り角で立上り
配向し、画素容量CLC-bとの保持電圧VLC-bが低い第2
の小画素では液晶分子がある程度小さな立上り角で立上
り配向する。
Therefore, in the above liquid crystal display element, the electro-optical characteristics of the first small pixel composed of the first divided pixel electrode 3a and the second small pixel composed of the second divided pixel electrode 3a. Even if the electro-optical characteristics of the pixels are different and the data signals supplied to the thin film transistors 10a and 10b are the same signal, the operation of the liquid crystal molecules in the first small pixel and the second small pixel is Is different. That is, with respect to the same data signal, in the first small pixel having a high holding voltage VLC-a of the pixel capacitance CLC-a, liquid crystal molecules are vertically oriented with a large rising angle, and the holding voltage VLC- with the pixel capacitance CLC-b is increased. Second with low b
In the small pixel, the liquid crystal molecules are vertically aligned with a small rising angle.

【0039】そして、液晶表示素子の表示のコントラス
トは、液晶分子の立上り角が大きく(垂直に近く)なる
のにともなって高くなり、逆に視野角は、液晶分子の立
上り角が大きくなるのにともなって狭くなるが、上記液
晶表示素子によれば、上記各小画素のうち第1の小画素
はコントラストが高くなる電圧(液晶分子が大きな立上
り角で立上り配向する電圧)で駆動し、第2の小画素は
視野角が広くなる電圧(液晶分子が小さな立上り角で立
上り配向する電圧)で駆動することができるため、各画
素の表示が、その各小画素の表示を平均化した表示にな
る。
Then, the display contrast of the liquid crystal display element becomes higher as the rising angle of the liquid crystal molecules becomes larger (closer to vertical), and conversely, the viewing angle becomes larger as the rising angle of the liquid crystal molecules becomes larger. However, according to the liquid crystal display element, the first small pixel among the small pixels is driven by a voltage (a voltage at which liquid crystal molecules rise and orient at a large rising angle) to increase the contrast, Since the small pixels of can be driven by a voltage that widens the viewing angle (the voltage at which the liquid crystal molecules rise and align at a small rising angle), the display of each pixel becomes an averaged display of the display of each small pixel. .

【0040】図5は上記液晶表示素子のコントラスト−
視野角特性を示しており、Aは第1の小画素の特性、B
は第2の小画素の特性、Cは前記2つの小画素で構成さ
れる画素の特性であり、この画素のコントラスト−視野
角特性は、第1と第2の小画素の特性を平均化した特性
である。
FIG. 5 shows the contrast of the liquid crystal display device.
It shows the viewing angle characteristic, where A is the characteristic of the first small pixel, and B is
Is the characteristic of the second small pixel, C is the characteristic of the pixel composed of the two small pixels, and the contrast-viewing angle characteristic of this pixel is obtained by averaging the characteristics of the first and second small pixels. It is a characteristic.

【0041】したがって、上記液晶表示素子によれば、
良好なコントラストの表示が得られるとともに、視野角
も広くすることができる。
Therefore, according to the above liquid crystal display element,
Display with good contrast can be obtained, and the viewing angle can be widened.

【0042】しかも、上記液晶表示素子は、各分割画素
電極3a,3bに対応する薄膜トランジスタ10a,1
0bに同じゲート信号と同じデータ信号を供給して表示
駆動できるため、駆動回路が複雑化することはない。
In addition, the liquid crystal display device has the thin film transistors 10a, 1 corresponding to the divided pixel electrodes 3a, 3b.
Since the same gate signal and the same data signal can be supplied to 0b to drive the display, the driving circuit is not complicated.

【0043】また、上記液晶表示素子は、印加電圧の制
御により光の透過率を変化させて階調のある表示を行な
わせることも可能である。
Further, the liquid crystal display device described above can change the light transmittance by controlling the applied voltage to display a gradation.

【0044】すなわち、液晶表示素子の階調表示は、液
晶表示素子の電圧−透過率特性を利用して行なわれる
が、液晶表示素子のγ特性(電圧の変化に対する透過率
変化の急峻性)が急峻であると、僅かな電圧変化によっ
ても透過率が大きく変化するため、所望の階調を得るた
めの電圧制御が難しくなる。
That is, the gradation display of the liquid crystal display element is performed by utilizing the voltage-transmittance characteristic of the liquid crystal display element, but the γ characteristic of the liquid crystal display element (the steepness of the change of the transmittance with respect to the change of the voltage) is If it is abrupt, the transmittance will change significantly even with a slight voltage change, making it difficult to control the voltage for obtaining a desired gradation.

【0045】しかし、上記実施例の液晶表示素子では、
上述したように、第1の小画素の部分と第2の小画素の
部分の見掛け上のγ特性は、第1の小画素では急峻であ
るが第2の小画素では緩やかであり、したがって、この
各小画素のγ特性を合成した液晶表示素子のγ特性は、
比較的緩やかな特性であるから、所望の階調を得るため
の電圧制御が容易になる。
However, in the liquid crystal display device of the above embodiment,
As described above, the apparent γ characteristics of the first small pixel portion and the second small pixel portion are steep in the first small pixel but are gentle in the second small pixel, and therefore, The γ characteristic of the liquid crystal display element that combines the γ characteristics of each small pixel is
Since the characteristics are relatively gentle, voltage control for obtaining a desired gradation becomes easy.

【0046】なお、上記実施例では、各薄膜トランジス
タ10a,10bのゲート・ソース電極間容量CGS-a,
CGS-bを異ならせるのに、これら薄膜トランジスタ10
a,10bのゲート電極Gのソース電極S側への張出し
幅w1 ,w2 を異ならせているが、前記ゲート・ソース
電極間容量CGS-a,CGS-bは、各薄膜トランジスタ10
a,10bのチャンネル幅を変えることによって異なら
せてもよい。
In the above embodiment, the gate-source electrode capacitance CGS-a of each thin film transistor 10a, 10b,
To make CGS-b different, these thin film transistors 10
Although the projecting widths w1 and w2 of the gate electrodes G of a and 10b to the source electrode S side are different, the gate-source electrode capacitances CGS-a and CGS-b are the same as those of the thin film transistors 10 respectively.
They may be made different by changing the channel widths of a and 10b.

【0047】すなわち、図6は本発明の他の実施例を示
す、液晶表示素子の一方の基板の1つの画素部の拡大平
面図であり、この実施例では、各分割画素電極3a,3
bに対応する各薄膜トランジスタの10a,10bのチ
ャンネル幅を互いに異ならせている。
That is, FIG. 6 is an enlarged plan view of one pixel portion of one substrate of a liquid crystal display element showing another embodiment of the present invention. In this embodiment, each divided pixel electrode 3a, 3 is formed.
The channel widths of the thin film transistors 10a and 10b corresponding to b are different from each other.

【0048】このように、各薄膜トランジスタの10
a,10bのチャンネル幅を異ならせても、これら薄膜
トランジスタ10a,10bのゲート電極Gとソース電
極Sとの対向面積を互いに異ならせることができるた
め、薄膜トランジスタ10a,10bのゲート・ソース
電極間容量CGS-a,CGS-bを異ならせることができる。
In this way, 10 of each thin film transistor
Even if the channel widths of a and 10b are made different, the facing areas of the gate electrode G and the source electrode S of these thin film transistors 10a and 10b can be made different, so that the gate-source electrode capacitance CGS of the thin film transistors 10a and 10b is -a and CGS-b can be different.

【0049】なお、上記各実施例では、各薄膜トランジ
スタ10a,10bのゲート・ソース電極間容量CGS-
a,CGS-bを異ならせるのに、これら薄膜トランジスタ
10a,10bのゲート電極Gとソース電極Sとの対向
面積を互いに異ならせているが、各薄膜トランジスタ1
0a,10bのゲート・ソース電極間容量CGS-a,CGS
-bは、これら各薄膜トランジスタ10a,10bのゲー
ト絶縁膜11の膜厚を変えることによって異ならせても
よい。
In each of the above embodiments, the gate-source electrode capacitance CGS- of each thin film transistor 10a, 10b.
In order to make a and CGS-b different, the facing areas of the gate electrode G and the source electrode S of these thin film transistors 10a and 10b are made different from each other.
0a, 10b gate-source electrode capacitance CGS-a, CGS
-b may be made different by changing the film thickness of the gate insulating film 11 of each of the thin film transistors 10a and 10b.

【0050】また、上記各実施例では、各画素電極を2
つの電極3a,3bに分割しているが、この画素電極は
3つ以上の電極に分割してもよく、その場合も、各分割
画素電極にそれぞれ対応させて、各々のゲート電極に同
じゲート信号が供給され各々のドレイン電極に同じデー
タ信号が供給される薄膜トランジスタを設け、これら薄
膜トランジスタのソース電極を前記各分割電極にそれぞ
れ接続するとともに、前記薄膜トランジスタのゲート電
極とソース電極との間の容量を、各薄膜トランジスタご
とに異ならせればよい。
In each of the above embodiments, each pixel electrode has two electrodes.
Although it is divided into three electrodes 3a and 3b, this pixel electrode may be divided into three or more electrodes, and in this case also, the same gate signal is applied to each gate electrode corresponding to each divided pixel electrode. Is provided with a thin film transistor to which the same data signal is supplied to each drain electrode, the source electrode of these thin film transistors is connected to each of the divided electrodes, respectively, the capacitance between the gate electrode and the source electrode of the thin film transistor, It may be different for each thin film transistor.

【0051】さらに、上記実施例の液晶表示素子はTN
型のものであるが、本発明は、液晶分子を180〜27
0°のツイスト角でツイスト配向させたSTN型のアク
ティブマトリックス液晶表示素子にも適用することがで
きる。
Further, the liquid crystal display device of the above embodiment is TN.
In the present invention, the liquid crystal molecules are 180 to 27
The present invention can also be applied to an STN type active matrix liquid crystal display device in which a twist alignment is performed at a twist angle of 0 °.

【0052】[0052]

【発明の効果】本発明のアクティブマトリックス液晶表
示素子は、各画素電極をそれぞれ複数の電極に分割し、
その各分割電極にそれぞれ対応させて、各々のゲート電
極に同じゲート信号が供給され各々のドレイン電極に同
じデータ信号が供給される薄膜トランジスタを設け、こ
れら薄膜トランジスタのソース電極を前記各分割電極に
それぞれ接続するとともに、前記薄膜トランジスタのゲ
ート電極とソース電極との間の容量を、各薄膜トランジ
スタごとに異ならせたものであるから、良好なコントラ
ストの表示が得られるとともに、視野角も広くすること
ができる。
According to the active matrix liquid crystal display element of the present invention, each pixel electrode is divided into a plurality of electrodes,
A thin film transistor having the same gate signal supplied to each gate electrode and the same data signal supplied to each drain electrode is provided corresponding to each divided electrode, and the source electrodes of these thin film transistors are connected to each divided electrode. In addition, since the capacitance between the gate electrode and the source electrode of the thin film transistor is different for each thin film transistor, good contrast display can be obtained and the viewing angle can be widened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す、液晶表示素子の一方
の基板の1つの画素部の拡大平面図。
FIG. 1 is an enlarged plan view of one pixel portion on one substrate of a liquid crystal display element, showing an embodiment of the present invention.

【図2】図1に示した画素部の等価回路図。FIG. 2 is an equivalent circuit diagram of the pixel portion shown in FIG.

【図3】図1の III−III 線に沿う拡大断面図。FIG. 3 is an enlarged sectional view taken along line III-III in FIG.

【図4】図1のIV−IV線に沿う拡大断面図。4 is an enlarged sectional view taken along the line IV-IV in FIG.

【図5】本発明の一実施例による液晶表示素子のコント
ラスト−視野角特性図。
FIG. 5 is a contrast-viewing angle characteristic diagram of a liquid crystal display device according to an embodiment of the present invention.

【図6】本発明の他の実施例を示す、液晶表示素子の一
方の基板の1つの画素部の拡大平面図。
FIG. 6 is an enlarged plan view of one pixel portion on one substrate of a liquid crystal display element, showing another embodiment of the present invention.

【図7】アクティブマトリックス液晶表示素子の断面
図。
FIG. 7 is a sectional view of an active matrix liquid crystal display element.

【図8】従来のアクティブマトリックス液晶表示素子の
一方の基板の1つの画素部の拡大平面図。
FIG. 8 is an enlarged plan view of one pixel portion on one substrate of a conventional active matrix liquid crystal display element.

【図9】図8に示した画素部の等価回路図。9 is an equivalent circuit diagram of the pixel portion shown in FIG.

【符号の説明】[Explanation of symbols]

1…基板 3a,3b…分割画素電極 10a,10b…薄膜トランジスタ G…ゲート電極 D…ドレイン電極 S…ソース電極 GL…ゲートライン DL…データライン CLC-a,CLC-b…画素容量 CGS-a,CGS-b…ゲート・ソース電極間容量 1 ... Substrate 3a, 3b ... Divided pixel electrode 10a, 10b ... Thin film transistor G ... Gate electrode D ... Drain electrode S ... Source electrode GL ... Gate line DL ... Data line CLC-a, CLC-b ... Pixel capacitance CGS-a, CGS -b… Capacitance between gate and source electrodes

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】液晶層をはさんで対向する一対の透明基板
の一方に画素電極とこの画素電極にデータ信号を供給す
る薄膜トランジスタとをマトリックス状に配列し、他方
の基板に前記一方の基板の各画素電極と対向する対向電
極を形成したアクティブマトリックス液晶表示素子にお
いて、 前記各画素電極をそれぞれ複数の電極に分割し、その各
分割電極にそれぞれ対応させて、各々のゲート電極に同
じゲート信号が供給され各々のドレイン電極に同じデー
タ信号が供給される薄膜トランジスタを設け、これら薄
膜トランジスタのソース電極を前記各分割電極にそれぞ
れ接続するとともに、前記薄膜トランジスタのゲート電
極とソース電極との間の容量を、各薄膜トランジスタご
とに異ならせたことを特徴とするアクティブマトリック
ス液晶表示素子。
1. A pixel electrode and a thin film transistor for supplying a data signal to the pixel electrode are arranged in a matrix on one of a pair of transparent substrates which face each other with a liquid crystal layer interposed therebetween, and the other substrate is provided with the thin film transistor. In an active matrix liquid crystal display element in which a counter electrode facing each pixel electrode is formed, each pixel electrode is divided into a plurality of electrodes, and the same gate signal is applied to each gate electrode corresponding to each divided electrode. A thin film transistor, which is supplied with the same data signal to each drain electrode, is provided, the source electrodes of these thin film transistors are connected to the respective divided electrodes, and the capacitance between the gate electrode and the source electrode of the thin film transistor is Active matrix liquid crystal display characterized by being different for each thin film transistor element.
【請求項2】各薄膜トランジスタは、ゲート電極とソー
ス電極との対向面積が互いに異なっていることを特徴と
する請求項1に記載のアクティブマトリックス液晶表示
素子。
2. The active matrix liquid crystal display device according to claim 1, wherein each thin film transistor has a gate electrode and a source electrode having different facing areas.
【請求項3】各薄膜トランジスタは、ゲート電極のソー
ス電極側への張出し幅が互いに異なっていることを特徴
とする請求項2に記載のアクティブマトリックス液晶表
示素子。
3. The active matrix liquid crystal display device according to claim 2, wherein each thin film transistor has a gate electrode extending from the source electrode side in a different width.
【請求項4】各薄膜トランジスタは、そのチャンネル幅
が互いに異なっていることを特徴とする請求項2に記載
のアクティブマトリックス液晶表示素子。
4. The active matrix liquid crystal display device according to claim 2, wherein the respective thin film transistors have different channel widths.
JP16596693A 1993-06-14 1993-06-14 Active matrix liquid crystal display element Pending JPH0772509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16596693A JPH0772509A (en) 1993-06-14 1993-06-14 Active matrix liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16596693A JPH0772509A (en) 1993-06-14 1993-06-14 Active matrix liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH0772509A true JPH0772509A (en) 1995-03-17

Family

ID=15822399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16596693A Pending JPH0772509A (en) 1993-06-14 1993-06-14 Active matrix liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH0772509A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328043A (en) * 1995-02-01 1996-12-13 Seiko Epson Corp Liquid crystal display device
JP2004163943A (en) * 2002-11-14 2004-06-10 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device
JP2005338853A (en) * 2004-05-28 2005-12-08 Quanta Display Inc Liquid crystal display device
CN1303465C (en) * 2003-01-08 2007-03-07 广辉电子股份有限公司 Semi-penetrating and semi-reflecting type pixel structure
KR100925475B1 (en) * 2009-04-10 2009-11-06 삼성전자주식회사 Thin film transistor array panel and liquid crystal display
US7982702B2 (en) 2004-04-30 2011-07-19 Fujitsu Limited Liquid crystal display device with improved viewing angle characteristics
US8194199B2 (en) 2004-12-02 2012-06-05 Samsung Electronics Co., Ltd. Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances
US8368626B2 (en) 2008-03-31 2013-02-05 Casio Computer Co., Ltd. Liquid crystal display device
US8379161B2 (en) 2008-07-14 2013-02-19 Casio Computer Co., Ltd. Liquid crystal display device
KR101298432B1 (en) * 2006-12-29 2013-08-20 엘지디스플레이 주식회사 Transflective Liquid Crystal Display Device
KR101367744B1 (en) * 2011-08-31 2014-02-27 삼성디스플레이 주식회사 Liquid crystal display
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328043A (en) * 1995-02-01 1996-12-13 Seiko Epson Corp Liquid crystal display device
US7652725B2 (en) 2002-11-14 2010-01-26 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
JP2004163943A (en) * 2002-11-14 2004-06-10 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device
US8228452B2 (en) 2002-11-14 2012-07-24 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
CN1303465C (en) * 2003-01-08 2007-03-07 广辉电子股份有限公司 Semi-penetrating and semi-reflecting type pixel structure
US7982702B2 (en) 2004-04-30 2011-07-19 Fujitsu Limited Liquid crystal display device with improved viewing angle characteristics
JP4563253B2 (en) * 2004-05-28 2010-10-13 友達光電股▲ふん▼有限公司 Liquid crystal display
JP2005338853A (en) * 2004-05-28 2005-12-08 Quanta Display Inc Liquid crystal display device
US8194199B2 (en) 2004-12-02 2012-06-05 Samsung Electronics Co., Ltd. Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances
KR101298432B1 (en) * 2006-12-29 2013-08-20 엘지디스플레이 주식회사 Transflective Liquid Crystal Display Device
US8368626B2 (en) 2008-03-31 2013-02-05 Casio Computer Co., Ltd. Liquid crystal display device
US8379161B2 (en) 2008-07-14 2013-02-19 Casio Computer Co., Ltd. Liquid crystal display device
KR100925475B1 (en) * 2009-04-10 2009-11-06 삼성전자주식회사 Thin film transistor array panel and liquid crystal display
KR101367744B1 (en) * 2011-08-31 2014-02-27 삼성디스플레이 주식회사 Liquid crystal display
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
US8368826B2 (en) Liquid crystal display having boosting capacitor
US8045083B2 (en) Liquid crystal display
JPH0713191A (en) Active matrix liquid crystal display element
US8964140B2 (en) Liquid crystal display
KR100209281B1 (en) Lcd and its fabrication method
US7532269B2 (en) Liquid crystal displays
JP3464570B2 (en) Color liquid crystal display device
US6433764B1 (en) Liquid crystal display
JP3639416B2 (en) Liquid crystal display device with built-in drive circuit
JPH0772509A (en) Active matrix liquid crystal display element
JPH07311390A (en) Liquid crystal display device
JPH06294971A (en) Liquid-crystal display device
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
KR101148563B1 (en) Liquid crystal display device
US6198464B1 (en) Active matrix type liquid crystal display system and driving method therefor
JP3724163B2 (en) Liquid crystal display element and liquid crystal display device
JP2940287B2 (en) Antiferroelectric liquid crystal display device
JPH0973064A (en) Liquid crystal display device
JP3157186B2 (en) Active matrix type liquid crystal display
JPH09243999A (en) Liquid crystal display device
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
KR100920340B1 (en) Liquid crystal display and thin film transistor panel
JP3158587B2 (en) Thin film transistor panel
JP3206666B2 (en) Liquid crystal matrix display device
JP2845487B2 (en) Active matrix type liquid crystal display