JPH0772200A - Test board - Google Patents

Test board

Info

Publication number
JPH0772200A
JPH0772200A JP5220336A JP22033693A JPH0772200A JP H0772200 A JPH0772200 A JP H0772200A JP 5220336 A JP5220336 A JP 5220336A JP 22033693 A JP22033693 A JP 22033693A JP H0772200 A JPH0772200 A JP H0772200A
Authority
JP
Japan
Prior art keywords
semiconductor element
printed circuit
circuit board
test
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5220336A
Other languages
Japanese (ja)
Inventor
Hiroshi Teshigawara
寛 勅使河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5220336A priority Critical patent/JPH0772200A/en
Publication of JPH0772200A publication Critical patent/JPH0772200A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To package different types of semiconductor elements on a printed circuit board, perform testing without preparing a number of types of printed circuit boards on testing, and at the same time, improve reliability in the testing of electrical characteristics for a test board which is formed so that a semiconductor element is packaged on the printed circuit board and then the electrical characteristics of the semiconductor element can be tested by a tester. CONSTITUTION:A contact 3 is formed so that an I/O terminal 5A of a semiconductor element 5 and a terminal piece 8A of a socket 8 are inserted and drawn out, and the contact 3 is arranged at a specific pitch P so that a plurality of semiconductor elements 5 and sockets 8 are mixedly mounted at the insertion/ extraction part 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プリント基板に半導体
素子を実装し、該半導体素子の電気特性のテストがテス
タによって行われるように形成されるテストボードに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test board formed by mounting a semiconductor device on a printed circuit board and testing the electrical characteristics of the semiconductor device by a tester.

【0002】半導体素子に於ける電気特性の試験を行う
場合は、テストボードに被試験用の半導体素子を実装
し、半導体素子の入出力端子に所定のテスト信号を送出
することで行われる。
To test the electrical characteristics of a semiconductor device, the semiconductor device under test is mounted on a test board and a predetermined test signal is sent to the input / output terminals of the semiconductor device.

【0003】したがって、このようなテストボードに於
いては、被試験用の半導体素子の実装が容易に行え、し
かも、半導体素子の入出力端子に所定のテスト信号の接
続が容易に行えるように形成されることが必要となる。
Therefore, in such a test board, a semiconductor element to be tested can be easily mounted and a predetermined test signal can be easily connected to the input / output terminals of the semiconductor element. Need to be done.

【0004】[0004]

【従来の技術】従来は図4の従来の説明図に示すように
構成されていた。図4の(a) は側面図,(b)はプリント基
板の背面図,(c)はプリント基板の要部断面図である。
2. Description of the Related Art Conventionally, the structure is as shown in the conventional explanatory view of FIG. 4A is a side view, FIG. 4B is a rear view of the printed board, and FIG. 4C is a cross-sectional view of a main part of the printed board.

【0005】図4の(a) に示すように、リード挿入実装
タイプの半導体素子5 をプリント基板1 の表面1Aに実装
し、プリント基板1 の背面1Bをテスタ14に載置すること
で、背面1Bに設けられたパッド4 を介してテスタ14から
所定のテスト信号が送出されるように形成されていた。
As shown in FIG. 4 (a), the lead insertion mounting type semiconductor element 5 is mounted on the front surface 1A of the printed circuit board 1 and the rear surface 1B of the printed circuit board 1 is placed on the tester 14 so that It was formed so that a predetermined test signal was transmitted from the tester 14 via the pad 4 provided in 1B.

【0006】また、プリント基板1 には図4の(c) に示
すように、半導体素子5 の挿脱されるスルーホール18が
設けられ、スルーホール18に装着された半導体素子5 の
入出力端子5Aと、パッド4 にパターン配線16によって接
続された中継パッド17との間に配線材15が接続され、パ
ッド4 に送出された所定のテスト信号が半導体素子5に
伝播されるように形成されている。
As shown in FIG. 4 (c), the printed circuit board 1 is provided with through holes 18 through which the semiconductor elements 5 are inserted and removed, and the input / output terminals of the semiconductor elements 5 mounted in the through holes 18 are provided. The wiring material 15 is connected between 5A and the relay pad 17 connected to the pad 4 by the pattern wiring 16, and is formed so that the predetermined test signal sent to the pad 4 is propagated to the semiconductor element 5. There is.

【0007】更に、このようなスルーホール18は、図4
の(b) に示すように、プリント基板1 の中央部に配設さ
れ、一方、パッド4 はプリント基板1 の周辺部に円形状
に配設されている。
Further, such a through hole 18 is formed as shown in FIG.
As shown in (b), the pad 4 is arranged in the central portion of the printed circuit board 1, while the pad 4 is circularly arranged in the peripheral portion of the printed circuit board 1.

【0008】したがって、半導体素子5 をプリント基板
1 の表面1Aに実装し、半導体素子5に形成される回路網
に応じて、所定の入出力端子5Aをパッド4 に配線材15の
布設により接続することで半導体素子5 の電気特性のテ
ストを行い、回路網の異なる半導体素子5 のテストを行
う場合は、配線材15の布設替えを行うか、または、別に
準備したプリント基板を用いることでテストが行われる
よう配慮されていた。
Therefore, the semiconductor element 5 is mounted on the printed circuit board.
The electrical characteristics of the semiconductor element 5 can be tested by mounting it on the front surface 1A of 1 and connecting predetermined input / output terminals 5A to the pad 4 by laying wiring material 15 according to the circuit network formed on the semiconductor element 5. When performing the test on the semiconductor element 5 having a different circuit network, it is considered that the test is performed by replacing the wiring material 15 or by using a separately prepared printed circuit board.

【0009】[0009]

【発明が解決しようとする課題】しかし、このようなプ
リント基板1 のスルーホール18に半導体素子5 を実装
し、半導体素子5 と、中継パッド17との間を配線材15に
よって接続する構成では、リード挿入実装タイプの半導
体素子5 に対してテストを行うことができるが、スルー
ホール18に実装ができない入出力端子を有するタイプの
異なる半導体素子に対するテストはできない問題があ
り、また、リード挿入実装タイプの半導体素子5 であっ
ても、内設される回路網の異なる半導体素子のテストに
際しては、その都度配線材15の布設替えの手間が必要と
なり、更に、配線材15に於けるノイズの影響により、正
確な電気特性のテスト結果が得られなくなる問題を有し
ていた。
However, in such a structure in which the semiconductor element 5 is mounted in the through hole 18 of the printed board 1 and the semiconductor element 5 and the relay pad 17 are connected by the wiring material 15, Although it is possible to test the semiconductor element 5 of the lead insertion mounting type, there is a problem that it is not possible to test the semiconductor element of a different type that has an input / output terminal that cannot be mounted in the through hole 18. Even if the semiconductor element 5 is a semiconductor element 5 with different circuit networks, it is necessary to replace the wiring material 15 each time when testing semiconductor elements with different circuit networks, and due to the influence of noise on the wiring material 15, However, there was a problem that accurate test results of electrical characteristics could not be obtained.

【0010】そこで、本発明では、プリント基板にはタ
イプの異なる半導体素子の実装が行え、しかも、テスト
に際しては多種類のプリント基板を準備することなくテ
ストが行えるようにすると共に、電気特性のテストに於
ける信頼性の向上を図ることを目的とする。
Therefore, according to the present invention, different types of semiconductor elements can be mounted on the printed circuit board, and the test can be performed without preparing many kinds of printed circuit boards, and the electrical characteristics can be tested. The purpose is to improve the reliability of the product.

【0011】[0011]

【課題を解決するための手段】図1は本発明の原理説明
図であり、図1の(a)(b)に示すように、プリント基板1
の表面1Aの中央部にコンタクト3 を配列する挿脱部2
と、該プリント基板1 の背面1Bの周辺部に配設されるパ
ッド4 とを備え、リード挿入実装タイプの半導体素子5
と、リード挿入実装タイプのソケット8 とが該挿脱部2
に該コンタクト3を介して実装され、該パッド4 に電気
特性のテストを行うテスタ14を接続し、該パッド4 を該
コンタクト3 に電気導通を有するように接続することで
該半導体素子5 と該ソケット8 に装着される表面実装タ
イプの半導体素子6 との電気特性のテストを行うテスト
ボードであって、前記コンタクト3 が前記半導体素子5
の入出力端子5Aと、前記ソケット8 の端子片8Aとの挿脱
を行う如く形成され、かつ、該半導体素子5 および該ソ
ケット8 の複数個が前記挿脱部2 に混載されるよう該コ
ンタクト3 が所定ピッチP で配列されるように、また、
前記プリント基板1 の背面1Bには前記コンタクト3 に接
続される第1のコネクタ10を配設すると共に、前記パッ
ド4 にパターン配線9 によって接続される第2のコネク
タ11を配設し、シールド線材12の両端に設けられるそれ
ぞれのプラグ13を該第1と第2のコネクタ10,11 に挿入
させることで該コンタクト3 と、該パッド4 との接続が
接離自在に形成されるように構成する。
FIG. 1 is a diagram for explaining the principle of the present invention. As shown in FIGS. 1 (a) and 1 (b), a printed circuit board 1
Inserting / removing part 2 that arranges contacts 3 in the center of surface 1A of
And a pad 4 provided on the periphery of the back surface 1B of the printed circuit board 1, and a lead insertion mounting type semiconductor element 5 is provided.
And the lead insertion mounting type socket 8
Is mounted via the contact 3 to the semiconductor element 5 by connecting the pad 4 to a tester 14 for testing electrical characteristics, and connecting the pad 4 to the contact 3 so as to have electrical continuity. A test board for testing the electrical characteristics of a surface mount type semiconductor element (6) mounted in a socket (8), wherein the contact (3) is the semiconductor element (5).
The input / output terminal 5A of the socket 8 and the terminal piece 8A of the socket 8 are formed to be inserted and removed, and the plurality of the semiconductor element 5 and the socket 8 are mounted on the insertion / removal portion 2 in a mixed manner. 3 are arranged at a predetermined pitch P, and
On the back surface 1B of the printed circuit board 1, a first connector 10 connected to the contact 3 is arranged, and a second connector 11 connected to the pad 4 by a pattern wiring 9 is arranged. By inserting respective plugs 13 provided at both ends of 12 into the first and second connectors 10 and 11, the connection between the contact 3 and the pad 4 is configured to be freely contactable and separable. .

【0012】このように構成することによって前述の課
題は解決される。
The above-mentioned problems can be solved by such a configuration.

【0013】[0013]

【作用】即ち、プリント基板1 の表面1Aの中央部に形成
される挿脱部2 には所定ピッチP のコンタクト3 を設け
ると共に、プリント基板1 の背面1Bの周辺部にはテスタ
14に接続されるパッド4 を配設し、更に、プリント基板
1 の背面1Bにはコンタクト3 に接続される第1のコネク
タ10と、パッド4 にパターン配線9 を介して接続される
第2のコネクタ11とを設け、挿脱部2 にはリード挿入実
装タイプの半導体素子5 の実装、および、リード挿入実
装タイプのソケット8 を介して表面実装タイプの半導体
素子6 の実装を行い、第1と第2のコネクタ10,11 とを
シールド線材12によって接続し、パッド4 をテスタ14に
接続することでテスタ14によりリード挿入実装タイプの
半導体素子5 と、表面実装タイプの半導体素子6 との電
気特性のテストが行われるようにしたものである。
[Function] That is, the contact 3 having a predetermined pitch P is provided in the insertion / removal portion 2 formed in the central portion of the surface 1A of the printed circuit board 1, and the tester is provided in the peripheral portion of the back surface 1B of the printed circuit board 1.
The pad 4 connected to 14 is arranged,
The rear surface 1B of 1 is provided with a first connector 10 connected to the contact 3 and a second connector 11 connected to the pad 4 via the pattern wiring 9, and the insertion / removal portion 2 is a lead insertion mounting type. Mounting the semiconductor element 5 and mounting the surface mounting type semiconductor element 6 via the lead insertion mounting type socket 8 and connecting the first and second connectors 10 and 11 with the shield wire 12. By connecting the pad 4 to the tester 14, the tester 14 tests the electrical characteristics of the lead insertion mounting type semiconductor element 5 and the surface mounting type semiconductor element 6.

【0014】したがって、種類の異なるタイプの半導体
素子5 および6 の複数個を挿脱部2に混載させることで
実装させることができ、更に、シールド線材12の接続替
えが容易に形成されているため、種類の異なる半導体素
子のテストを容易に行うことができ、更に、テストに際
してのノイズの影響を受けることのないようにすること
ができ、正確な電気特性のテスト結果が得れ、テストに
於ける信頼性の向上が図れる。
Therefore, a plurality of different types of semiconductor elements 5 and 6 can be mounted by being mixedly mounted on the insertion / removal section 2, and the connection of the shield wire 12 can be easily changed. , Different kinds of semiconductor devices can be easily tested, and can be prevented from being affected by noise during the test, and accurate test results of electrical characteristics can be obtained, Reliability can be improved.

【0015】[0015]

【実施例】以下本発明を図2および図3を参考に詳細に
説明する。図2は本発明による一実施例の側面断面図,
図3は本発明の挿脱部の平面図である。全図を通じて、
同一符号は同一対象物を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to FIGS. FIG. 2 is a side sectional view of an embodiment according to the present invention,
FIG. 3 is a plan view of the insertion / removal portion of the present invention. Throughout the figure,
The same reference numeral indicates the same object.

【0016】本発明は、図2に示すように、プリント基
板1 の表面1Aの中央部にはリード挿入実装タイプの半導
体素子5 、および、リード挿入実装タイプのソケット8
の実装が行われるコンタクト3 が配列された挿脱部2 を
設け、プリント基板1 の背面1Bの周辺部にはテスタ14に
接続されるパッド4 が配設することで形成され、更に、
背面1Bにはコンタクト3 に接続される第1のコネクタ10
と、パッド4 にパターン配線9 によって接続される第2
のコネクタ11とが設けられ、第1と第2のコネクタ10,1
1 との間にはシールド線材12が接続されるように形成し
たものである。
According to the present invention, as shown in FIG. 2, a lead insertion mounting type semiconductor element 5 and a lead insertion mounting type socket 8 are provided in a central portion of a surface 1A of a printed circuit board 1.
It is formed by providing the insertion / removal part 2 in which the contacts 3 for mounting are arranged and the pad 4 connected to the tester 14 is arranged on the periphery of the back surface 1B of the printed circuit board 1.
First connector 10 connected to contact 3 on back 1B
And the second connected to the pad 4 by the pattern wiring 9.
Connector 11 of the first and second connectors 10,1
The shield wire 12 is formed between the wire 1 and the wire 1.

【0017】また、コンタクト3 には半導体素子5 の入
出力端子5Aの挿脱、および、ソケット8 の端子片8Aの挿
脱がそれぞれ行われる接触片3Aと、第1のコネクタ10に
突出するスリット部3Bとが設けられ、第1のコネクタ10
は、突出したスリット部3Bと、スリット部3Bを中心にし
て設けられたリング状のスリーブ10A とによって形成さ
れ、第2のコネクタ11は、突出したスリット片11B と、
スリット片11B を中心にして設けられたリング状のスリ
ーブ11A とによって形成され、シールド線材12の両端に
固着されたプラグ13のそれぞれが第1と第2のコネクタ
10,11 に挿入されることでプラグ13のリング13A がスリ
ーブ10A,11A に接触し、プラグ13のピン13B がスリット
部3Bとスリット片11B とのそれぞれに挿入される。
Further, the contact 3 has a contact piece 3A into which the input / output terminal 5A of the semiconductor element 5 is inserted and removed, and a terminal piece 8A of the socket 8 is inserted and removed, and a slit portion protruding from the first connector 10. 3B and the first connector 10
Is formed by a protruding slit portion 3B and a ring-shaped sleeve 10A provided around the slit portion 3B, and the second connector 11 has a protruding slit piece 11B.
A plug 13 formed by a ring-shaped sleeve 11A provided around the slit piece 11B and fixed to both ends of the shield wire 12 has a first connector and a second connector, respectively.
The ring 13A of the plug 13 comes into contact with the sleeves 10A and 11A by being inserted into the plugs 10 and 11, and the pin 13B of the plug 13 is inserted into each of the slit portion 3B and the slit piece 11B.

【0018】したがって、スリーブ10A と11A とがシー
ルド線材12のシールド12B によって、スリット部3Bとス
リット片11B とがシールド線材12の信号線12A によって
接続される。
Therefore, the sleeves 10A and 11A are connected by the shield 12B of the shielded wire 12, and the slit portion 3B and the slit piece 11B are connected by the signal line 12A of the shielded wire 12.

【0019】更に、スリーブ10A と11A とはグランドパ
ターン20に接続され、スリット片11B はパターン配線9
によってパッド4 に接続されるように形成されている。
また、ソケット8 に装着される表面実装タイプの半導体
素子6 としては、フラットリード型の入出力端子6Aを有
する半導体素子と、電極型の入出力端子6Bを有する半導
体素子とのいづれでも可能なように形成することができ
る。
Further, the sleeves 10A and 11A are connected to the ground pattern 20, and the slit pieces 11B are connected to the pattern wiring 9
Is formed so as to be connected to the pad 4.
Further, the surface mount type semiconductor element 6 to be mounted in the socket 8 may be either a semiconductor element having a flat lead type input / output terminal 6A or a semiconductor element having an electrode type input / output terminal 6B. Can be formed.

【0020】そこで、リード挿入実装タイプの半導体素
子5 は入出力端子5Aを接触片3Aに挿入することで挿脱部
2 に実装され、フラットリード型の入出力端子6Aまたは
電極型の入出力端子6Bを有する表面実装タイプの半導体
素子6 はソケット8 に装着し、ソケット8 の端子片8Aを
接触片3Aに挿入することで挿脱部2 に実装され、第1と
第2のコネクタ10,11 をシールド線材12によって接続
し、プリント基板1 をテスタ14に載置することでパッド
4 をテスタ14の所定箇所に当接させ、テスタ14からのテ
スト信号の送出により、リード挿入実装タイプの半導体
素子5 、および、表面実装タイプの半導体素子6 の電気
特性のテストが行われる。
Therefore, in the semiconductor element 5 of the lead insertion mounting type, by inserting the input / output terminal 5A into the contact piece 3A
Surface mounted semiconductor element 6 mounted on 2 and having flat lead type input / output terminal 6A or electrode type input / output terminal 6B is mounted in socket 8 and terminal piece 8A of socket 8 is inserted in contact piece 3A. It is mounted on the insertion / removal part 2, the first and second connectors 10 and 11 are connected by the shield wire 12, and the printed circuit board 1 is placed on the tester 14 to form a pad.
4 is brought into contact with a predetermined portion of the tester 14, and a test signal is sent from the tester 14 to test the electrical characteristics of the lead insertion mounting type semiconductor element 5 and the surface mounting type semiconductor element 6.

【0021】また、挿脱部2 に配列されるコンタクト3
は、図3に示すように、所定のピッチP によってP ×N
の複数が設され、ピッチP を例えば、プリント基板の基
準ピッチに合致する50mil にすると、被半導体素子5 お
よびソケット8 の複数個を実装したり、或いは、半導体
素子5 に併設してソケット8 の実装を行うことができ、
半導体素子5 および半導体素子6 の複数個を同時に、或
いは、半導体素子5 と、半導体素子6 とを混載すること
で電気特性のテストを行うことができる。
Further, the contacts 3 arranged in the insertion / removal section 2
As shown in FIG. 3, P × N with a predetermined pitch P
If the pitch P is set to, for example, 50 mil that matches the reference pitch of the printed circuit board, a plurality of semiconductor devices 5 and sockets 8 can be mounted, or the semiconductor device 5 can be installed side by side with the socket 8 Implementation can be done,
A plurality of the semiconductor elements 5 and the semiconductor elements 6 can be tested at the same time, or by mounting the semiconductor elements 5 and the semiconductor elements 6 together.

【0022】この場合、テスト信号の接続を行うシール
ド線材12のシールド12B をグランドに接続することで信
号線12A に送出されるテスト信号にはノイズの影響を受
けることのないようにすることが行え、テスト結果の信
頼性を向上させることができ、更に、実装される半導体
素子5,6 に応じて、プラグ13を所定のコネクタ10,11に
挿脱し、テスト信号の接続替えを行うことが容易に行え
る。
In this case, by connecting the shield 12B of the shield wire 12 for connecting the test signal to the ground, it is possible to prevent the test signal sent to the signal line 12A from being affected by noise. , The reliability of the test result can be improved, and the plug 13 can be easily inserted / removed into / from the predetermined connectors 10 and 11 according to the mounted semiconductor elements 5 and 6 to easily change the connection of the test signal. You can do it.

【0023】したがって、従来のように、テストすべき
半導体素子のタイプに応じて専用のプリント基板を準備
したり、または、配線材の布設替えを行うことなく、一
種類のプリント基板を準備することで異なるタイプの半
導体素子に対する電気特性のテストを行うことができ
る。
Therefore, it is necessary to prepare a dedicated printed circuit board according to the type of the semiconductor element to be tested or to prepare one kind of printed circuit board without changing the wiring material as in the conventional case. It is possible to test electrical characteristics of different types of semiconductor devices.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
プリント基板の表面の中央部にコンタクトを配列した挿
脱部を設け、背面の周辺部にはテスタに接続されるパッ
ドを設け、コンタクトに接続される第1のコネクタと、
パッド接続される第2のコネクタとの間に接離自在なシ
ールド線材を布設し、挿脱部に半導体素子またはソケッ
トの実装を行い、タイプの異なる半導体素子の電気特性
のテストが同一のプリント基板によって容易に行うこと
ができる。
As described above, according to the present invention,
An insertion / removal section in which contacts are arranged is provided in the central portion of the front surface of the printed circuit board, a pad connected to the tester is provided in the peripheral portion of the back surface, and a first connector connected to the contacts is provided.
A printed circuit board in which a shielded wire material that can be freely contacted and separated from the second pad-connected connector is laid, and a semiconductor element or socket is mounted in the insertion / removal section, and the electrical characteristics of different types of semiconductor elements are tested in the same manner. Can be done easily by.

【0025】したがって、従来のような半導体素子の回
路網に応じて新たなプリント基板を準備する必要がな
く、また、複数個を同時にテストすることができ、更
に、信号線の接続がノイズの影響を受けることのないよ
うに形成されるのでテストの信頼性の向上およびテスト
の作業の効率化が図れ、実用的効果は大である。
Therefore, it is not necessary to prepare a new printed circuit board according to the circuit network of the semiconductor device as in the prior art, and a plurality of printed circuit boards can be tested at the same time. Since it is formed so as not to receive the test, the reliability of the test can be improved and the work of the test can be made more efficient, and the practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】 本発明による一実施例の側面断面図FIG. 2 is a side sectional view of an embodiment according to the present invention.

【図3】 本発明の挿脱部の平面図FIG. 3 is a plan view of the insertion / removal portion of the present invention.

【図4】 従来の説明図FIG. 4 is a conventional explanatory diagram.

【符号の説明】[Explanation of symbols]

1 プリント基板 2 挿脱部 3 コンタクト 4 パッド 5,6 半導体素子 8 ソケット 9 パターン配線 10 第1のコ
ネクタ 11 第2のコネクタ 12 シールド
線材 13 プラグ 1A 表面 1B 背面 5A 入出力端
子 8A 端子片
1 Printed circuit board 2 Insertion / removal part 3 Contact 4 Pad 5,6 Semiconductor element 8 Socket 9 Pattern wiring 10 1st connector 11 2nd connector 12 Shield wire material 13 Plug 1A Front surface 1B Rear surface 5A Input / output terminal 8A Terminal piece

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板(1) の表面(1A)の中央部に
コンタクト(3) を配列する挿脱部(2) と、該プリント基
板(1) の背面(1B)の周辺部に配設されるパッド(4) とを
備え、リード挿入実装タイプの半導体素子(5) と、リー
ド挿入実装タイプのソケット(8) とが該挿脱部(2) に該
コンタクト(3) を介して実装され、該パッド(4) に電気
特性のテストを行うテスタ(14)を接続し、該パッド(4)
を該コンタクト(3) に電気導通を有するように接続する
ことで該半導体素子(5) と該ソケット(8) に装着される
表面実装タイプの半導体素子(6) との電気特性のテスト
を行うテストボードであって、 前記コンタクト(3) が前記半導体素子(5) の入出力端子
(5A)と、前記ソケット(8) の端子片(8A)との挿脱を行う
如く形成され、かつ、該半導体素子(5) および該ソケッ
ト(8) の複数個が前記挿脱部(2) に混載されるよう該コ
ンタクト(3) が所定ピッチ(P) で配列されることを特徴
とするテストボード。
1. The insertion / removal part (2) for arranging contacts (3) in the center of the surface (1A) of the printed circuit board (1) and the peripheral part of the back surface (1B) of the printed circuit board (1). A lead insertion mounting type semiconductor element (5) and a lead insertion mounting type socket (8) are provided to the insertion / removal part (2) through the contact (3). Mounted, connect a tester (14) to test electrical characteristics to the pad (4),
To test the electrical characteristics of the semiconductor element (5) and the surface mount type semiconductor element (6) mounted in the socket (8) A test board, wherein the contact (3) is an input / output terminal of the semiconductor element (5).
(5A) and the terminal piece (8A) of the socket (8) are formed so as to be inserted and removed, and a plurality of the semiconductor element (5) and the socket (8) are formed in the insertion and removal section (2). ), The contacts (3) are arranged at a predetermined pitch (P) so as to be mixedly mounted on the test board.
【請求項2】 請求項1記載の前記プリント基板(1) の
背面(1B)には前記コンタクト(3) に接続される第1のコ
ネクタ(10)を配設すると共に、前記パッド(4) にパター
ン配線(9) によって接続される第2のコネクタ(11)を配
設し、シールド線材(12)の両端に設けられるそれぞれの
プラグ(13)を該第1と第2のコネクタ(10,11) に挿入さ
せることで該コンタクト(3) と、該パッド(4) との接続
が接離自在に形成されることを特徴とするテストボー
ド。
2. The back surface (1B) of the printed circuit board (1) according to claim 1, wherein a first connector (10) connected to the contact (3) is provided and the pad (4) is provided. A second connector (11) connected by a pattern wiring (9) is arranged on the plug and plugs (13) provided at both ends of the shield wire (12) are connected to the first and second connectors (10, 10). A test board, characterized in that the connection between the contact (3) and the pad (4) is formed so as to be freely contactable and separable by being inserted into the (11).
JP5220336A 1993-09-06 1993-09-06 Test board Withdrawn JPH0772200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5220336A JPH0772200A (en) 1993-09-06 1993-09-06 Test board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5220336A JPH0772200A (en) 1993-09-06 1993-09-06 Test board

Publications (1)

Publication Number Publication Date
JPH0772200A true JPH0772200A (en) 1995-03-17

Family

ID=16749556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5220336A Withdrawn JPH0772200A (en) 1993-09-06 1993-09-06 Test board

Country Status (1)

Country Link
JP (1) JPH0772200A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7004776B2 (en) 2003-10-27 2006-02-28 J.S.T. Mfg. Co., Ltd. ZIF connector and semiconductor-testing apparatus using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7004776B2 (en) 2003-10-27 2006-02-28 J.S.T. Mfg. Co., Ltd. ZIF connector and semiconductor-testing apparatus using the same

Similar Documents

Publication Publication Date Title
US3917984A (en) Printed circuit board for mounting and connecting a plurality of semiconductor devices
US5068602A (en) DUT board for a semiconductor device tester having a reconfigurable coaxial interconnect grid and method of using same
US6348810B1 (en) Interface unit for a tester and method of connecting a tester with a semiconductor device to be tested
WO2005101645A2 (en) Apparatus for providing a high frequency loop back with a dc path for a parametric test
KR20030024668A (en) Universal test interface between a device under test and a test head
CA2488832A1 (en) Multi-socket board for open/short tester
US4488111A (en) Coupling devices for operations such as testing
US10705134B2 (en) High speed chip substrate test fixture
US6181146B1 (en) Burn-in board
US5757201A (en) Universal testing device for electronic modules with different configurations and operating parameters
KR20040041093A (en) Cable testing systems
EP0682259A1 (en) Circuit-test fixture that includes shorted-together probes
JPH0772200A (en) Test board
US6650134B1 (en) Adapter assembly for connecting test equipment to a wireless test fixture
US4548448A (en) Bridging connector assembly and method of using same
US6507205B1 (en) Load board with matrix card for interfacing to test device
EP0132328A1 (en) Probe cable assemblies
JP3162475B2 (en) Connection device for measuring electronic components
JPS6041729Y2 (en) wafer probe card
JPS6340391A (en) Surface mount printed circuit board
KR100631402B1 (en) UNIVASAL SOCKET FOR BGABall Grid Array PACKAGE AND PACKAGE TEST METHOD BY USING THEREOF
JPH09159728A (en) Method for testing printed board
JPS6011499Y2 (en) connector
JPH0720193A (en) Dut board
JPH0625775U (en) Test board for IC tester

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001107