JPH0769999B2 - Multipoint input signal converter - Google Patents

Multipoint input signal converter


Publication number
JPH0769999B2 JP14519787A JP14519787A JPH0769999B2 JP H0769999 B2 JPH0769999 B2 JP H0769999B2 JP 14519787 A JP14519787 A JP 14519787A JP 14519787 A JP14519787 A JP 14519787A JP H0769999 B2 JPH0769999 B2 JP H0769999B2
Prior art keywords
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
Japanese (ja)
Other versions
JPS63310099A (en
啓一 石田
Original Assignee
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP14519787A priority Critical patent/JPH0769999B2/en
Publication of JPS63310099A publication Critical patent/JPS63310099A/en
Publication of JPH0769999B2 publication Critical patent/JPH0769999B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical



【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多点入力信号変換装置に関し、詳しくは、例えば多数の測定点から供給されるアナログ量の入力信号をマイクロコンピユータ等で処理し得るデイジタル信号に変換し、さらにそのデイジタル信号を光デイジタル信号に変換しうる多点入力信号変換装置、特に複数のセンサの各結線の有無および有結線部についてその後に発生する断線の有無を検知することが可能な多点入力信号変換装置に関する。 Relates Description of the Invention The present invention [relates] The multi-point input signal conversion devices, and particularly, may be treated for example a number of the input signal of an analog quantity to be supplied from the measurement point in the microcomputer or the like converted into a digital signal, further the digital signal multipoint input signal converting apparatus which can be converted into optical digital signals, to detect the presence or absence of breakage particularly occurs thereafter for the presence and closed connection portion of each wire of the plurality of sensors It relates to a multi-point input signal conversion apparatus capable.

〔従来の技術〕 [Prior art]

この種の多点入力信号変換装置をシステム化したものとして第7図のようなものが知られている。 It has been known as the seventh diagram multipoint input signal conversion apparatus of this type as having been systematized. 同図では、各リモートスキヤナが多点入力のアナログ信号をデイジタル信号に変換するための多点入力信号変換装置に相当する。 In the figure, it corresponds to the multi-point input signal conversion apparatus for each remote liked Jana converts the analog signal of the multi-point input to the digital signal.

従来、このような多点入力信号変換装置としての各リモートスキヤナにおける入力信号ラインの結線/未結線の識別は、中央制御表示器のデーターキーより測定箇所各点の点番号(タグ番号)を与えて予め定義付けを行なうことが必要であり、その定義付けの履行を前提に各リモートスキヤナの各入力点の測定可否の決定や、測定可能点の断線検知などの入力異常点の判定を行なうようにしている。 Conventionally, the identification of the connection / non-connection of the input signal lines at each remote liked Jana as such a multi-point input signal conversion apparatus, the central control display data key from the measurement point point number of each point of the (tag number) given it is necessary to perform Teigizuke advance, on the assumption the implementation of its definition determination and the measurement allowance of each input point of each remote liked Jana, the determination of the input anomalies such as disconnection detection measurable points and to carry out.

〔発明が解決しようとする問題点〕 [Problems to be Solved by the Invention]

しかし、このような多点入力信号変換装置は、第8図のような予め用意した表にもとづいて、前述のデーターキーからマニユアルで指定しなければならないため多大な人的労力を要し、殊に測定点の入力点数が増加すれば機器及びシステムの不合理性,非能率性ひいては測定のための労務コストなどの上昇が顕著となると云う問題点がある。 However, such a multi-point input signal conversion apparatus, based on the previously prepared table, such as FIG. 8, it takes a great deal of human labor since it is necessary to specify in Maniyuaru from the foregoing data key, Koto there is increase in such labor cost become remarkable as referred problems for irrationality, inefficiencies and hence measurement of the an increase input points of measurement point devices and systems.

したがつて、本発明は測定箇所各点の結線/未結線の識別を電源投入とともに自動的になしうる多点入力変換装置を提供すること、さらに、結線点に断線が発生した際にも、これを迅速に検知しうるようにすることを目的とする。 Was but connexion, the present invention is to provide a multi-point input conversion device which can no automatically with power on the identification of the connection / non-connection of the measurement points the points, further, even when the disconnection connection point occurs, and an object thereof is to make can detect this quickly.

〔問題点を解決するための手段〕 [Means for Solving the Problems]

測定対象の物理量を検出するセンサと接続されてブリツジ回路を形成するとゝもにセンサ種別に応じてその接続態様が変更可能な複数の検出手段と、該検出手段対応に設けられセンサ信号および基準信号を順次取り出す信号取出手段と、センサ種別に応じてゲインの調整が可能で該各信号取出手段からの信号をそれぞれ増幅する複数の増幅手段と、該各増幅手段からの出力信号を順次選択する選択手段と、該選択手段を介する前記増幅手段出力をパルス数に変換する変換手段と、該変換手段による変換開始時期を制御し複数のセンサから各物理量対応のパルス数をデイジタル値に換算する演算制御手段と、複数のセンサの各結線の有無を電源投入時に識別する結線識別手段と、有結線部についてその後に発生する断線の有無を識別する断線識 When connected to a sensor for detecting a physical quantity to be measured to form a Buritsuji circuit ゝ monitor its connection mode can be changed a plurality of detecting means according to the sensor type, the sensor signal and the reference signal provided detecting means corresponding and sequentially taking out the signal extraction means, sequentially selects for selecting a plurality of amplifying means for respectively amplifying the signal from the possible respective signal extraction means adjusting the gain, the output signals from the respective amplifying means in response to the sensor type means and said converting means for converting the amplifying means outputs the pulse number, the operation control for converting the number of pulses each physical quantity corresponding to the digital values ​​from a plurality of sensors and controls the conversion start timing of the converting means via said selection means means a disconnection identification identifying a plurality of the connection identifying means for identifying at power-on the presence or absence of each wire of the sensor, the presence or absence of a disconnection occurring thereafter a chromatic connection portion 手段と、結線,未結線および断線の発生の有無を示すデータを光デイジタル信号に変換して上位装置へ送信する通信手段とを設ける。 And means, connected, and communication means converts the data indicating the occurrence of unconnected and disconnected to the optical digital signal and transmits it to the host device provided.

〔作用〕 [Action]

多点入力信号変換装置の多数点存在する入力の結線/未結線を、自動登録させるようにするとゝもに、結線部にその後に発生した際の断線検知をも可能にし、信頼性の向上を図る。 The connection / non-connection of inputs there are many points of the multi-point input signal converter, when so as to automatically registered ゝ monitor, also allows disconnection detection when subsequently generated in the connection portions, the improvement in reliability attempt.

〔実施例〕 〔Example〕

第1図は本発明の実施例を示す構成図、第2図は本発明による多点入力信号変換装置を用いた計測システムの一例を示す概要図である。 Figure 1 is a configuration diagram showing an embodiment of the present invention, FIG. 2 is a schematic view showing an example of a measurement system using a multi-point input signal converting apparatus according to the present invention.

第1図において、1は検出部、2は1次フイルタ、3はダイオード、4はアナログスイツチ、5は増幅回路、6 In Figure 1, 1 is detector, 2 primary filter, 3 denotes a diode, 4 analog switch, the 5 amplifier, 6
はマルチプレクサ、7は電圧/周波数(V/F)変換回路、8はカウンタ、9,10はフリツプフロツプ(FF)、11 Multiplexer, a voltage / frequency (V / F) converter circuit 7, the counter 8, 9 and 10 are flip-flops (FF), 11
A,11Bはインバータゲート、12はナンドゲート、13は制御パス回路、14は演算制御装置(CPU)、15は光/電気(O/E)インタフエイス、16は電気/光(E/O)インタフエイス、17は光ユニツト、18は光フアイバーである。 A, 11B inverter gate 12 is a NAND gate, the control path circuit 13, 14 is an arithmetic and control unit (CPU), 15 is an optical / electrical (O / E) Intafueisu, 16 electrical / optical (E / O) interface Fueisu, 17 light Yunitsuto, 18 is a fiber optic. なお、第1図の如く示される多点入力信号変換装置は例えば第2図の如く、光フアイバおよびスターカプラ等を介してマスターステーシヨン(上位装置)と接続される。 Incidentally, the multi-point input signal conversion apparatus shown as the first figure as FIG. 2 for example, is connected to the master stay Chillon (upper apparatus) via an optical fiber and star coupler or the like.

センサ入力信号源として、こゝでは測温抵抗体,熱電対またはmV入力などを想定しているが、アナログ入力信号一般を対象として取り扱うことができる。 As a sensor input signal source, a this ゝ is RTD, it is assumed that such as a thermocouple or mV input, can be handled as an object the analog input signal in general. すなわち、センサの混在利用については、(イ)同じ熱電対でもタイプの異なるもの(例えば、J,E,Kタイプなど)を混在させる場合 (ロ)熱電対と測温抵抗体の如く異種のセンサを任意に混在させる場合 の2種類が考えられる。 That is, for a mixed use of the sensor, (b) types of different even in the same thermocouple (e.g., J, E, K type, etc.) when (b) thermocouple as RTD heterogeneous mix sensors two case of arbitrarily mix is ​​considered. (イ)については結局、増幅回路5のオペアンプAMPのゲインの違いだけが問題となる。 (B) after all the only gain difference of the operational amplifier AMP amplifier circuit 5 becomes a problem. より具体的には、第1図で抵抗R6をどのセンサに対してもコンスタントとすれば、抵抗R5だけをセンサに応じてアレンジすれば良い。 More specifically, if also a constant for any sensor resistor R6 in Figure 1, only the resistor R5 may be arranged in accordance with the sensor. したがつて、顧客要求の仕様に応じた任意のセンサ混在形の多点入力信号変換装置が、抵抗R5のコンビネーシヨンだけで実現可能である。 It was but connexion multipoint input signal conversion apparatus of any sensor mixed type in accordance with the specifications of the customer requirements is feasible only combinational Chillon resistor R5.
一方、(ロ)については、測温抵抗体および熱電対を顧客要求仕様の任意の入力チヤンネル位置に配置し、検出部1のブリツチ回路をセンサ種別に応じてアレンジすれば良いことになる。 On the other hand, the (ii), to place the resistance temperature detector and thermocouple any input channel position of customer required specification, it is sufficient to arrange in accordance with Buritsuchi circuit of the detection unit 1 to the sensor type.

V EEは安定化電源電圧であり、図示されないローパワーのレギユレータicより供給される。 V EE is stabilized power supply voltage, supplied from Regiyureta ic low power (not shown). また、増幅回路5のオペアンプAMPとしてはローパワータイプの低廉なものを用いることゝし、ブリツジ回路はもとより増幅回路5 As the operational amplifier AMP amplifier circuit 5 and ゝ be used as inexpensive low-power type, Buritsuji circuit well amplifier circuit 5
に流れる電流を極力絞れるよう、基準の電源電圧V EEを低く抑えるとゝもに、高位の抵抗を用いるなど、全体的にパワーセーブおよびローパワー化を図るようにする。 To minimize squeezable a current flowing in and reduce the reference power supply voltage V EEゝmonitor, such as using a high resistor, so as achieve an overall power saving and low power of.
さらに、CPU14についてもローパワーのCMOSタイプのic In addition, the CMOS type of low-power also CPU14 ic
を用い、O/Eインタフエイス15,E/Oインタフエイス16についても回路上のパワーを絞るとゝもに、最小の構成としてローパワー化と低廉化を図るようにしている。 The used, and the O / E Intafueisu 15, E / O when Intafueisu 16 squeeze the power on the circuit also ゝ monitor, so achieving low power reduction and cost reduction as a minimum configuration.

以下、チヤンネル1について説明するが、他のチヤンネルについてもこれと同様であることは云う迄もない。 It will be described below, but channel 1, it is needless to say that like this for the other channels.

(1)測温抵抗体をセンサとする場合 検出部1のブリツジ回路の抵抗R4をオープンとし、端子 (1) and open the resistor R4 of Buritsuji circuit when detecting section 1, a resistance temperature detector sensor, terminal
CMを基準電圧V EE2に接続する。 CM connected to a reference voltage V EE2 a. この基準電圧V EE2は、後述するV/F回路7の基準電圧から作られる。 The reference voltage V EE2 is made from the reference voltage of the V / F circuit 7 which will be described later. ブリツジ回路には、 V EE →R1→R→CM→V EE2を流れる電流i 1と、 V EE →R2→R3→CM→V EE2を流れる電流i 2とがあり、i 1 ×R(センサ抵抗)により発生する起電圧V 1と、i 2 ×R3により発生する起電圧(基準電圧)V 2とがそれぞれ1次フイルタ2,ダイオード3を介してアナログスイツチ4に与えられる。 The Buritsuji circuit, a current i 1 flowing through the V EE → R1 → R → CM → V EE2, there is a current i 2 flowing through the V EE → R2 → R3 → CM → V EE2, i 1 × R ( sensor resistance the electromotive voltages V 1 generated by), i 2 × electromotive voltage (reference voltage generated by R3) V 2 and each primary filter 2 is supplied to the analog switch 4 via the diode 3. こゝで、R1= This ゝ a, R1 =
R2である。 Is R2. また、V 2は常に一定の電位を保つが、V 1は測温抵抗体が検知する温度により抵抗Rが増減するので、 Also, V 2 will always maintain a constant potential, but since V 1 was resisted by a temperature R of RTD detects increases or decreases,
V 1は測定対象温度により変化する。 V 1 was changed by the measurement target temperature. したがつて、V 2は基準電圧となるので、V 1 −V 2が実質的に温度に依存する電位値となる。 Since the but connexion, V 2 is the reference voltage, V 1 -V 2 becomes the potential value substantially temperature independent. なお、1次フイルタ2はノイズ除去のため、またダイオード3は入力のサージ吸収のために設けられる。 Incidentally, the primary filter 2 to remove noise and the diode 3 is provided for the surge absorption of the input. アナログスイツチ4は所定の周期でA,Bが交互に切り換えられるので、電圧V 1およびV 2が増幅回路5に与えられ、こゝで増幅されて所定範囲の電圧値に変換される。 Analog switch 4 is A at a predetermined cycle, since B is switched alternately, the voltage V 1 and V 2 applied to the amplifying circuit 5, and is converted is amplified by thisゝwith the voltage value of the predetermined range. 増幅回路5はオペアンプAMP、ゲイン形成のための抵抗R5,R6、フイルタコンデンサC、ノイズキラー用コンデンサ(図示なし)等より構成される。 Amplifier circuit 5 is an operational amplifier AMP, the resistance for the gain formation R5, R6, filter capacitor C, composed of noise (not shown) capacitor killer like. 増幅回路5 Amplifier circuit 5
で増幅された電圧は、CMOSタイプのアナログマルチプレクサ6により選択された後、V/F回路7で電圧パルス信号に変換され、測温抵抗体の抵抗値Rの大小がパルス間隔の大小に変換されるようになつている。 In amplified voltage, after being selected by the analog multiplexer 6 of CMOS type, is converted into a voltage pulse signal by V / F circuit 7, the magnitude of the resistance value R of the resistance temperature detector is converted into the magnitude of the pulse interval and summer to so that.

第3図にV/F回路の具体例を示し、第4図にその動作波形を示す。 In Figure 3 shows a specific example of V / F circuit, showing the operation waveforms in Figure 4. V/F回路7は第3図の如く、コンパレータ7 V / F circuit 7 as FIG. 3, the comparator 7
1、FF72、リセツト回路73、アナログスイツチ74、積分器75およびバツフアアンプ76等より構成され、第1図の 1, FF 72, the reset circuit 73, analog switch 74, is composed of like integrators 75 and buffer amplifier 76, of FIG. 1
V/Fスタート制御信号Sによりコントロールされる。 It is controlled by the V / F start control signal S.

バツフアアンプ76は基準電圧V SよりV EE2電圧を作り、積分器75は基準電圧V Sを積分して第4図(イ),(ホ)の如き鋸歯状波電圧を作る。 Buffer amplifier 76 creates a more V EE2 voltage reference voltage V S, the integrator 75 Figure 4 integrates the reference voltage V S (i), making such sawtooth wave voltage (E). この鋸歯状波電圧はコンパレータ71において増幅回路5からの出力V inと比較され、 The sawtooth voltage is compared with the output V in from the amplifying circuit 5 in the comparator 71,
これが電圧V inを越えると、コンパレータ71およびFF72 If this exceeds the voltage V in, the comparators 71 and FF72
の出力がそれぞれ第4図(ロ),(ハ)および(ヘ), Figure 4 output respectively (b), (c) and (f),
(ト)の如く立ち上がる。 Stand up as (g). リセツト回路73は出力によつて起動され、所定時間後にFF72をリセツトするためのリセツト信号を出力するので、FF72は立ち上がりから一定時間後にリセツトされ、これによりスイツチ74が閉じられるため、積分器75はそのコンデンサCが放電し、リセツトされる。 Reset circuit 73 is by connexion activated output, since the output reset signal to reset the FF 72 after a predetermined time, FF 72 is reset by the rising after a predetermined time, thereby since the switch 74 is closed, the integrator 75 the capacitor C is discharged, it is reset. こうして1つのパルスが形成され、これを繰り返して入力電圧V inに応じたパルス列信号が得られる。 Thus the single pulse is formed, a pulse train signal corresponding to the input voltage V in by repeating this is obtained. なお、第4図(イ)〜(ニ)は入力電圧V inが1V Incidentally, FIG. 4 (a) to (d) of the input voltage V in is 1V
の場合、(ホ)〜(チ)は入力電圧が3Vの場合をそれぞれ示している。 For shows (e) - (h) are respectively the input voltage is 3V. また、同図(ニ),(チ)はFF72の出力波形を示す。 Further, FIG. (D), (h) shows the output waveform of the FF 72.

V/F回路7で生成されたパルス列信号は第1図のカウンタ8に入力され、分周される。 Pulse train signal generated by the V / F circuit 7 is input to the counter 8 of Figure 1, is divided. このカウンタ8はCPU14 The counter 8 CPU14
からインバータゲート11A,11Bを介して与えられる制御信号Sによつてリセツトされ、この時点からV/F回路7 Is Yotsute reset inverter gate 11A, a control signal S applied through 11B, V / F circuit 7 from this point
からのパルス列信号の計数を開始し、例えば1/8分周および1/128分周を行なう。 Starts counting of the pulse train signal from, for example, performs the circumferential 1/8 frequency division and 1/128 minutes. そして1/8分周出力をFF9に、 And the 1/8 frequency-divided output to FF9,
また1/128分周出力をFF10にそれぞれ導入し、これらをセツトする。 Also introduced are a 1/128 frequency division output to FF10, these are excisional. FF9およびFF10の出力はナンドゲート12に与えられ、両出力の論理積がとられる。 The output of FF9 and FF10 are applied to a NAND gate 12, a logical product between the output is taken. すなわち、FF9, In other words, FF9,
FF10およびナンドゲート12によりV/F出力に比例する一定のインターバル(時間幅信号)を形成し、この間にCP A certain interval (time width signal) that is proportional to V / F output formed by FF10 and NAND gate 12, CP during which
U14でどれだけの基準クロツクをカウントするかで、V/F In how much to count the reference clock at the U14, V / F
入力または出力に比例したパルスカウント値を得るものである。 It is intended to obtain a pulse count value proportional to the input or output.

第5A図および第5B図は以上の動作を示すもので、第5A図は入力電圧が1Vの場合の例、第5B図は入力電圧が3Vの場合の例である。 FIGS. 5A and Figure 5B is shows the above operation, Figure 5A is an example of a case where the input voltage is 1V, Figure 5B is an example of a case where the input voltage is 3V. また、第5A図および第5B図において、a Further, in FIGS. 5A and Figure 5B, a
はV/F回路7の出力、b,dはカウンタ8の1/8,1/128分周出力、c,eはFF9,FF10の出力、fはナンドゲート12の出力、CLは基準クロツク、CTはカウント値を示す。 The output of the V / F circuit 7, b, d is 1 / 8,1 / 128 divide the output of the counter 8, c, e is FF9, FF10 output, f is the output of the NAND gate 12, CL is the reference clock, CT It indicates a count value. 第5A図と第5B図とを比較すれば明らかなように、ナンドゲート出力fは入力電圧の大きさ、すなわちV/F回路7の出力aのパルス間隔に応じて変わるので、この間にCPU14内の図示されないカウンタにより基準クロツクCLがいくつカウントされるかで、V/F回路7の出力aのパルス間隔に比例したカウント値CTを得ることができる。 As is apparent from the comparison with FIGS. 5A and Figure 5B, the size of the NAND gate output f is the input voltage, that is, vary depending on the pulse interval of the output a of the V / F circuit 7, during this period in the CPU14 in either the reference clock CL is a number counted by a not shown counter, it is possible to obtain the count value CT in proportion to the pulse interval of the output a of the V / F circuit 7. なお、基準クロツクのカウント開始時期は信号fの立ち上りエツジ、またその終了時期は信号fの立ち下りエツジとしてそれぞれCPU14に識別させることにより、クロツクCLの計数が可能である。 The count start timing of the reference clock is a rising edge of the signal f, also its termination timing by identifying each CPU14 as falling edge of the signal f, it is possible to count the clock CL.

CPU14で計数されたパルスカウント値は、その内部のソフトウエア(狭義のプログラム)によりデイジタル値として取り扱われ、入力のZERO(ゼロ)調,SPAN(スパン)調,リニアライズ等の種々の加工が施される。 Counted pulse count value in CPU14 is treated as a digital value by its internal software (narrow program), the input of ZERO (zero) regulation, SPAN (span) adjustment, various processing Linearisation etc. facilities It is. なお、CPU14は例えばワンチツプマイコンで、内部にROM,R Incidentally, CPU 14 is, for example, one multichip microcomputer, ROM therein, R
AMおよび16ビツトカウンタ等を備えたものを想定しているが、これに限らず小型かつ安価でローパワーの演算制御装置を用いることができる。 It is assumed to be provided with an AM and 16-bit counter or the like, but can be used arithmetic and control unit for low-power small-sized and inexpensive not limited thereto.

こうして得られたデイジタル測定値は、上位システムからの指令にもとづき一芯の光フアイバ18を経由して、 光ユニツト17→O/Eインタフエイス15→CPU14 のルートで上位装置(第2図のマスタステーシヨン)から指令が与えられることにより、これを上位システム側へ光デイジタル信号として送出する。 Thus obtained digital measurement values, based on a command from the host system via the one-core optical fiber 18, the upper apparatus at the root of the optical Yunitsuto 17 → O / E Intafueisu 15 → CPU 14 (of FIG. 2 master by command is given from a station), and sends this as an optical digital signal to the host system side. すなわち、 CPU14→E/Oインタフエイス16→光ユニツト17→光フアイバ18 のルートで信号が送出される。 That is, the signal is sent at the root of the CPU 14 → E / O Intafueisu 16 → light Yunitsuto 17 → optical fiber 18. このように、光ユニツト In this way, light Yunitsuto
17は一芯の光ケーブル18を用いて光デイジタル信号を伝送するために、光信号の分岐を行なう。 17 for transmitting optical digital signals using a single-core optical cable 18, a branch of the optical signal.

なお、第1図において、コントロールポート信号P 1はCP In the first diagram, control port signal P 1 is CP
U14に備わつている出力ポートから出力され、マルチプレクサ6の制御を行なう。 Output from Sonawa One in which the output port to U14, and controls the multiplexer 6. また、制御パス回路13はCPU1 Further, the control path circuit 13 CPU1
4からのポート信号P 2によりアナログスイツチ4のコントロール等を行なうもので、例えばデコーダ回路で構成される。 The port signals P 2 from 4 performs the control or the like of the analog switch 4, for example, a decoder circuit. 先に、このアナログスイツチ4に与えられる起電圧V 1 ,V 2について説明したが、その切り換えは一定の周期で行なわれ、測温抵抗体による起電圧V 1と、その基準電圧V 2とを把握する。 Above has been described this electromotive voltages V 1 applied to the analog switch 4, V 2, the switching is performed at a predetermined cycle, the electromotive voltages V 1 by RTD, and the reference voltage V 2 to grasp. なお、アナログスイツチ4を適当なタイミングで切り換えてV 2を適宜把握するのは、周囲や変換回路の温度上昇または下降によつて、増幅回路5のオペアンプAMPにオフセツト変動等が生じ、予め調整しておいたゼロ点が変動するおそれがあるためである。 Incidentally, to properly understand the V 2 by switching the analog switch 4 at an appropriate timing, Yotsute the temperature rise or fall in ambient and converting circuit, offset fluctuation is caused in the operational amplifier AMP of the amplifier circuit 5, and preconditioned zero point had been is because it may vary.

測定に際しての調整としてゼロ調,スパン調を行なうが、これらの調整は図示されていないロータリスイツチの番号をCPU14に読み込ませるなどして、各チヤンネル毎に予め実行しておくことが必要である。 Zero adjustment as the adjustment of the time of measurement, performs the span adjustment, these adjustments and the like to read the number of rotary Sui Tutsi not shown in CPU 14, it is necessary to be running in advance for each channel. この調整時のゼロ調データ,スパン調データはそれぞれメモリ(RA Zero adjustment data of the adjustment time, each span adjustment data memory (RA
M)の所定位置に格納され、測定時に参照される。 Stored in a predetermined position of M), it is referred to when measuring. ところが、温度によるゼロ点の変動があつたのでは、温度誤差が生じることになる。 However, in the variation of the zero point due to temperature it has been made, so that the temperature error. このため、自動的に測定時のゼロ点を知り、誤差を解消させる制御を行なつている。 Therefore, automatically know the zero point at the time of measurement, and the line summer control to eliminate the error. また、スパンの温度補正は、回路に使用されている素子の温度フアクターを考慮して、設定規格の温度誤差内に入るように抑制している。 The temperature compensation of the span, in consideration of the temperature Fuakuta of elements used in the circuit is suppressed to fall within the temperature error of setting standards. なお、これらはCPU14のソフトウエアを利用して行なう。 It should be noted that these are carried out by using the CPU14 of the software.

このようにして、測温抵抗体をセンサとする場合の測定が可能となる。 In this way, it is possible to measure in the case of the resistance temperature detector sensor.

(2)熱電対をセンサする場合 抵抗R2をオープンとし、抵抗R3のシヨートする。 (2) a case where the resistance R2 of sensor thermocouples and open to Shiyoto resistor R3. R1はパーンアウト検出用の高抵抗(例えば22MΩ)である。 R1 is a high resistance for pirn out detection (e.g., 22MΩ). なお、FGは外部のアースラインであり、アース用のシールド付きのセンサを用いるとき、第1図のA12,A22,A32,… Incidentally, FG is an external ground line, when using the sensor shielded for grounding, the first view A12, A22, A32, ...
の各端子に接続することができる。 It can be connected to each terminal of the. これにより、測温抵抗体と熱電対の入力端子を共通化することが可能となる。 Thereby, it becomes possible to share the input terminal of the RTD and thermocouple. こゝで、 V EE →R1→熱電対→ と伝わつてV EE2に電流が流れ込まないように、抵抗R4を電流制限用抵抗として用いる。 Thisゝa, V EE → R1 → As current thermocouples → the Tsutawa connexion V EE2 does not flow, using a resistor R4 as a current limiting resistor. その他V/F変換回路等は測温抵抗体の場合と同様なので、説明は省略する。 Since the other V / F conversion circuit and the like similar to the case of the resistance temperature detector, and a description thereof will be omitted. たゞし、熱電対の場合は基準接点補償回路が不可欠であり、 It was Isuzu, and reference junction compensation circuit when the thermocouple is essential,
これは実際はマルチプレクサ6とV/F回路7との間に設けられるものであるが、こゝでは直接関係がないので図示は省略した。 This is what actually provided between the multiplexer 6 and the V / F circuit 7, but shown because there is no direct in this ゝ relationship is omitted.

次に、結線,未結線の識別および断線の識別について説明する。 Next, connection, about the identity of the identification and disconnection of unconnected be described.

(3)未結線/結線の自動登録について 温度抵抗体入力であれ、熱電対入力やmV入力であれ、未結線の場合は増幅回路5のアンプが飽和し、V/F回路7 (3) any temperature resistor input for automatic registration of an unconnected / connection, it is thermocouple input and mV input, if unconnected amplifier saturation of the amplifier circuit 5, V / F circuit 7
からは出力パルスが生成されない。 Output pulse from is not generated. 従つて、電源投入直後にCPU14よりV/F変換指令信号Sを与えても、CPU14は一定時期までにナンドゲート12からの立ち上がりエツジ信号を検知できないため、CPU14はこれを未結線として扱うことができる。 Slave shall be applied to any and from CPU 14 immediately after the power is turned given V / F conversion instruction signal S, CPU 14 can not detect the rising edge signal from the NAND gate 12 to up to a certain time, CPU 14 can be handled as unconnected . このとき、誤つて過大入力を発生させてアンプが飽和する可能性は、この発明による変換器ではあり得ない。 At this time, the possibility of the amplifier by generating an erroneous connexion excessive input is saturated, not be a transducer according to the invention. と云うのは、使用する入力範囲に応じてアンプの入力は入力信号のオーバーフロー(例えばスパンの120%),アンダフロー(例えばスパンの−120 Refers to the (120% e.g. Span) overflow of the input of the amplifier in response to the input range used input signal, underflow (e.g. spans -120
%)を想定し、かつ入力範囲に余裕をもたせて設計しているので、使用入力範囲をオーバフロー,アンダフローするような値以上に、入力値がいきなり入る可能性は通常ではありえないこと、また、一般に温度センサなどの場合はセンサの応答性が際めて遅いので、応答速度内に結線/未結線を識別するようにソフトウエアをプログラム化しておけば、電源投入後の識別は可能であるからである。 %) Assumed, and since the design imparted to spare input range, overflow use input range, the above value such underflows, the possibility of the input value falls suddenly it not be a normal, also, since generally the case, such as temperature sensors slow Te because when the response of the sensor, if programmed software to identify the connection / non-connection in the response speed, because the identification after power is possible it is. たとえ、結線状態で過大入力などが入つてきても、応答速度に達するまではアンプは未飽和領域にあるので、CPU14は結線状態を識別することができ、しかるのちに入力が異常であることをオーバーフローなどで検知することができる。 For example, it is also an excessive input and have entering a port in connection state, until a response speed amplifier because the non-saturation region, CPU 14 can identify the connection state, the input to the after accordingly is abnormal it can be detected and overflow.

一方、未結線の場合は、センサの応答速度よりも変換回路の応答速度の方がはるかに速いので、直ちにアンプが飽和領域をこえていることが判別できる。 On the other hand, when it is not connected, since the much faster response speed of the converter than the response speed of the sensor, immediately amplifier can be discriminated that are beyond the saturation region. すなわち、V/ In other words, V /
F回路7は基準電圧を積分したものと入力電圧との比較により矩形波パルスを生成させ、さらにこれをフリツプフロツプでパルス生成させているので、初段の増幅回路のアンプが飽和すればパルスが生成されないので、CPU1 F circuit 7 to generate a rectangular pulse by comparing the input voltage and the integral of the reference voltage, since thereby further which is pulsed generated by flip-flops, the amplifier of the first-stage amplifier circuit is not generated pulse when saturated because, CPU1
4よりV/F変換指令Sを与えても、ナンドゲート12の出力の立ち上がりエツジ信号がCPU14に返つてこない場合は、未結線と識別することができる。 4 be given a more V / F conversion instruction S, if the rising edge signal at the output of the NAND gate 12 does not come Kaetsu the CPU 14, it may be identified as unconnected.

(4)断線検知について 従来のマニユアルによる登録方式では、キー操作を誤つてタダ番号にすればその入力点は測定できなくなる。 (4) In the registration process by the conventional Maniyuaru for disconnection detection, the input point when the erroneous connexion free number keystrokes can not be measured. つまり、マニユアルで登録されたものに対してのみ断線検知を行う方式であつた。 In other words, Atsuta in a manner that performs only disconnection detection with respect to that registered in Maniyuaru. これに対し、本発明では自動登録されるので、誤りなく結線されたものについてその後に断線が発生したか否かを検知することができる。 In contrast, in the present invention because it is automatically registered, it is possible to detect whether the subsequent disconnection for those without error connection occurs. これは、電源投入時にCPU内のメモリへ結線/未結線情報をメモリしておき、このメモリを一定周期で参照するプログラムにより、その後の測定時にソフトウエア的に、結線部のみについて断線の有無を周期的に確認することができる。 This is when the power is turned on to the memory in the CPU leave memory connection / non-connection information, the program referring to this memory at a fixed cycle, the subsequent software manner at the time of measurement, the presence or absence of breakage for only connecting portions it can be checked periodically.

まず、熱電対の場合、測定中に補償導線(図示せず)が断線すれば、バーンアウト抵抗R1によつて増幅回路5のオペアンプが飽和するので、一定周期毎にCPU14よりV/F First, in the case of thermocouple, if disconnection compensating lead wire (not shown) during the measurement, since the operational amplifier by connexion amplifier circuit 5 to the burnout resistance R1 is saturated, V / F from CPU14 in a predetermined cycle
スタート制御信号Sを与えても、一定のタイミングまでにナンドゲート出力の立ち上がりエツジ信号がCPU14へ何ら返つてこないことから、断線が識別可能である。 Be given a start control signal S, since the rising edge signal of the NAND gate output to a constant timing does not come any Kaetsu the CPU 14, is identifiable disconnection.

一方、測温抵抗体の場合の導線(図示せず)の断線の場合も、どの線が断線しても同様にオペアンプが飽和するので、断線検知が可能である。 On the other hand, in the case of disconnection of the lead in the case of RTD (not shown), since the operational amplifier similarly broken what line is saturated, it is possible disconnection detection.

以上、(3),(4)の処理を時間軸で表わすと、第6 Above, (3), it is represented by process a time axis (4), sixth
図のようになる。 It becomes as shown in FIG. なお、これらの結線/未結線情報は光デイジタル信号として送出され、上位システムに知らせることが可能である。 Note that these connection / non-connection information is sent as an optical digital signal, it is possible to inform the host system. また、現在測定中の入力チヤンネル情報を逐次CPUのメモリに記憶されているようにプログラムすることにより、断線が発生した際はその断線箇所の情報とともに断線発生を上位装置(第2図のマスターステーシヨン)に知らせることができる。 Further, by programming as stored sequentially in the memory of the CPU input channel information of the current being measured, the higher-level device disconnection occurs when the disconnection occurs with information of the broken point (master stay of FIG. 2 Chillon it can be informed in).

上記した結線/未結線の識別および断線の識別の処理手順について、第9図に示すフローチャートに従って説明する。 The processing procedure of identification of the identification and disconnection of the connection / non-connection described above will be described referring to the flowchart shown in FIG. 9.

まず、電源投入直後、ステップ(S1)において、ある一定期間だけセンサからの出力値を測定し、オーバスケールか否かを判別する。 First, immediately after the power is turned on, in step (S1), to measure the output value from only a certain period of time the sensor, to determine whether over-scale or not.

CPU14よりV/F変換指令Sを与え、CPU14が一定時間までにナンドゲート12からの立ち上がりエッジ信号を検知できない場合、すなわち、オーバスケールの場合には、未結線の状態にあるものとして取扱うことができるので、 Given V / F conversion command S from the CPU 14, if the CPU 14 can not detect a rising edge signal from the NAND gate 12 until a predetermined time, i.e., in the case of over scale, it can be handled as being in a state of unconnected because,
ステップ(S2)において未結線登録を行う。 The unconnected registration performed in step (S2).

また、オーバスケールがない場合は、結線状態にあるものとして取扱い、ステップ(S3)において結線登録を行う。 Further, if over the scale is not, making connections registration handling, in step (S3) as being in connection state. そうして結線登録されたものはステップ(S4)において測定を開始する。 Then those connected registered measurement starts at step (S4).

次いで、ステップ(S5)において、一定周期毎にオーバスケールしているか否かを判別する。 Then, in step (S5), and it determines whether to overscale a predetermined cycle. ここで、CPU14よりV/F変換指令Sを与え、一定時間までにナンドゲート1 Here, given a V / F conversion command S from the CPU 14, the NAND gate 1 until a predetermined time
2からの立ち上がりエッジ信号が返ってきた場合には断線なしとして測定を繰り返し行わせる。 If the rising edge signal from the 2 is returned causes repeated measurements as no breakage. また、エッジ信号がCPU14へ返ってこない場合には、結線登録後の測定中に断線が発生したものとして取扱い、ステップ(S6) Further, when the edge signal is not returned to the CPU14 is handled as if disconnection occurs during measurement after connection registration, step (S6)
において断線発生を上位装置に知らせる。 Notifying the disconnection occurs to the host device at.

〔発明の効果〕 本発明によれば、結線/未結線を電源投入後CPUにて自動登録させることができるので、省略化を図ることができ、全体的な稼働コストおよび管理費を大幅に低減することが可能となる。 According to [Effect of the Invention The present invention, since it is possible to automatically register the connection / non-connection at power on after CPU, it is possible to omit reduction, greatly reducing the overall operating costs and administrative costs it is possible to become. また、断線検知も同一の変換回路構成を利用して行なえるので、コストメリツトが生じ、変換装置の信頼性が高められる。 Further, since performed utilizing also the same conversion circuitry disconnection detection, Kosutomeritsuto occurs, the reliability of the converter is increased.


第1図は本発明の実施例を示す構成図、第2図は本発明による多点入力信号変換装置を用いた計測システムの一例を示す概要図、第3図はV/F回路の具体例を示す回路図、第4図はその動作を説明するための各部波形図、第 Figure 1 is a configuration diagram showing an embodiment of the present invention, FIG. 2 is schematic diagram showing an example of a measurement system using a multi-point input signal converting apparatus according to the present invention, a specific example of FIG. 3 is V / F circuit schematic, Figure 4 is each unit waveform diagram for explaining the operation shown a second
5A図および第5B図はともにV/F回路の出力をパルス数に変換する変換動作を説明するための各部波形図、第6図は結線,未結線の識別動作および断線の識別動作のタイミングを説明するための説明図、第7図は多点入力信号変換装置を用いたシステムの従来例を示す概要図、第8 Figure 5A and Figure 5B are both respective parts waveform diagram for describing the conversion operation of converting the output of the V / F circuit to the pulse number, Figure 6 is connected, the timing of the identification operation of the identification operation and disconnection of the unconnected description for the described Figure, FIG. 7 is schematic diagram showing a conventional example of a system using a multi-point input signal conversion apparatus, 8th
図はリモートスキヤナ設定表を説明するための説明図、 Figure is an explanatory view for explaining a remote liked Jana setting table,
第9図は結線/未結線の識別および断線識別の処理手順を説明するためのフローチャートである。 Figure 9 is a flow chart for explaining a processing procedure of identification and disconnection identification of connection / non-connection. 符号説明 1……検出部、2……1次フイルタ、3……ダイオード、4,74……アナログスイツチ、5……増幅回路、6… Code Description 1 ...... detector, 2 ...... primary filter, 3 ...... diodes, 4,74 ...... analog switch, 5 ...... amplifier, 6 ...
…マルチプレクサ、7……V/F回路、8……カウンタ、 ... multiplexer, 7 ...... V / F circuit, 8 ...... counter,
9,10,72……フリツプフロツプ(FF)、11A,11B……インバータゲート、12……ナンドゲート、13……制御パス回路、14……演算制御装置(CPU)、15……O/Eインタフエイス、16……E/Oインタフエイス、17……光ユニツト、1 9,10,72 ...... flip-flops (FF), 11A, 11B ...... inverter gate, 12 ...... NAND gate, 13 ...... control path circuit, 14 ...... arithmetic and control unit (CPU), 15 ...... O / E Intafueisu , 16 ...... E / O Intafueisu, 17 ...... light Yunitsuto, 1
8……光フアイバ、71……コンパレータ、73……リセツト回路、75……積分器、76……バツフアアンプ、S…… 8 ...... light fiber, 71 ...... comparator, 73 ...... reset circuit, 75 ...... integrator, 76 ...... buffer amplifier, S ......
V/Fスタート制御信号、P 1 ,P 2 ……コントロールポート信号。 V / F start control signal, P 1, P 2 ...... control port signal.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】測定対象の物理量を検出するセンサと接続されてブリツジ回路を形成するとゝもにセンサ種別に応じてその接続態様が変更可能な複数の検出手段と、 該検出手段対応に設けられセンサ信号および基準信号を順次取り出す信号取出手段と、 センサ種別に応じてゲインの調整が可能で該各信号取出手段からの信号をそれぞれ増幅する複数の増幅手段と、 該各増幅手段からの出力信号を順次選択する選択手段と、 該選択手段を介する前記増幅手段出力をパルス数に変換する変換手段と、 該変換手段による変換開始時期を制御し複数のセンサからの各物理量対応のパルス数をデイジタル値に換算する演算制御手段と、 複数のセンサの各結線の有無を電源投入時に識別する結線識別手段と、 有結線部についてその後に発生する断線の有 And 1. A when connected to a sensor for detecting a physical quantity to be measured to form a Buritsuji circuit ゝ monitor the connection mode can be changed a plurality of detecting means according to the sensor type, provided in said detection means corresponding and sequentially taking out the signal extraction means of the sensor signal and the reference signal, a plurality of amplifying means for amplifying a signal from each of said signal extraction means respectively is possible to adjust the gain according to the sensor type, the output signal from the respective amplifying means digital and sequentially selecting selects means, conversion means for converting said amplifying means output through the selection means to the number of pulses, the number of pulses each physical quantity corresponding from a plurality of sensors and controls the conversion start timing of the converting means and operation control means for converting the value, the connection identifying means for identifying the presence or absence of each wire of the plurality of sensors at power up, chromatic disconnection occurring thereafter a chromatic connection portion 無を識別する断線識別手段と、 結線,未結線および断線の発生の有無を示すデータを光デイジタル信号に変換して上位装置へ送信する通信手段と、 を有してなることを特徴とする多点入力信号変換装置。 Multi to the disconnection identification means for identifying a non-wire connection, a communication unit for transmitting to the host device converts the data indicating the occurrence of unconnected and disconnected to the optical digital signal, and characterized by having a point input signal converter.
JP14519787A 1987-06-12 1987-06-12 Multipoint input signal converter Expired - Lifetime JPH0769999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14519787A JPH0769999B2 (en) 1987-06-12 1987-06-12 Multipoint input signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14519787A JPH0769999B2 (en) 1987-06-12 1987-06-12 Multipoint input signal converter

Publications (2)

Publication Number Publication Date
JPS63310099A JPS63310099A (en) 1988-12-19
JPH0769999B2 true JPH0769999B2 (en) 1995-07-31



Family Applications (1)

Application Number Title Priority Date Filing Date
JP14519787A Expired - Lifetime JPH0769999B2 (en) 1987-06-12 1987-06-12 Multipoint input signal converter

Country Status (1)

Country Link
JP (1) JPH0769999B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301882A (en) * 1993-04-19 1994-10-28 Adobanetsuto:Kk Integrated circuit for signal processing and signal processor
JP4633234B2 (en) * 2000-07-04 2011-02-23 本田技研工業株式会社 Failure diagnosis method of sensor function
US8529126B2 (en) * 2009-06-11 2013-09-10 Rosemount Inc. Online calibration of a temperature measurement point

Also Published As

Publication number Publication date
JPS63310099A (en) 1988-12-19

Similar Documents

Publication Publication Date Title
US5233538A (en) Waveform capturing arrangement in a distributed power network
US6047380A (en) Microcontroller wake-up function having an interleaving priority scheme for sampling a plurality of analog input signals
US5270898A (en) Sure chip plus
US6356191B1 (en) Error compensation for a process fluid temperature transmitter
US5247454A (en) Reconfigurable circuit monitoring system
EP0147700B1 (en) Apparatus for temperature compensation in a digital data handling system
US7309021B2 (en) Dual mode controller for ISO7816 and USB enabled smart cards
CN1047442C (en) Open sensor diagnostic system for temp. transmitter in process control system
US6205547B1 (en) Computer system management apparatus and method
US7181557B1 (en) Single wire bus for connecting devices and methods of operating the same
KR100234842B1 (en) Serial communication interface system having programmable microcontroller for use in a battery pack
EP0057978A1 (en) High accuracy AC electric energy metering system
US5619430A (en) Microcontroller with on-chip linear temperature sensor
US6501257B1 (en) High speed multifunction testing and calibration of electronic electricity meters
JP4966300B2 (en) Multiprotocol field device interface with automatic bus detection
US7009537B2 (en) Apparatus for detecting A/D converter abnormality
US5355129A (en) Measuring sensor device
US5774733A (en) Microcontroller with analog front-end for providing intelligent battery management
US6996491B2 (en) Method and system for monitoring and profiling an integrated circuit die temperature
US5025248A (en) Automatic temperature monitoring system
JPH069399B2 (en) Switch status monitor - apparatus, single-wire bus for its, Suma - Tosensa sequence
US4475823A (en) Self-calibrating thermometer
US7606955B1 (en) Single wire bus for connecting devices and methods of operating the same
US5822369A (en) Sensor device
CN1020818C (en) Signal regulater

Legal Events

Date Code Title Description
R250 Receipt of annual fees


R250 Receipt of annual fees


R250 Receipt of annual fees


EXPY Cancellation because of completion of term