JPH0759053A - Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them - Google Patents

Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them

Info

Publication number
JPH0759053A
JPH0759053A JP5199511A JP19951193A JPH0759053A JP H0759053 A JPH0759053 A JP H0759053A JP 5199511 A JP5199511 A JP 5199511A JP 19951193 A JP19951193 A JP 19951193A JP H0759053 A JPH0759053 A JP H0759053A
Authority
JP
Japan
Prior art keywords
packet
image
header
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5199511A
Other languages
Japanese (ja)
Inventor
Yoshito Tobe
義人 戸辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5199511A priority Critical patent/JPH0759053A/en
Publication of JPH0759053A publication Critical patent/JPH0759053A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To transmit/receive a variable length packet efficiently while taking synchronization between channels by forming a packet with a header and a body and managing the storage of the header and the body in a memory at a 2nd register section. CONSTITUTION:A packet whose destination is its own equipment among all packets including picture and sound packets is received by a packet reception section 2 from a transmission line 1. A channel selection control section 5a reads a channel number from a header of transferred packet data and a register of a channel equivalent to a frame transferred from a 1st register section 14 to provide a write address into a memory 15. The header is written in a descriptor area of a fixed length size of the memory 15 and a data body is written in a body section of a variable length size separately. When a data output request is in existence through a picture/sound data output interface 8, the register 14 generates a read address of the memory 15 to keep synchronization between channels by a synchronization control section 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パケット通信を基本と
するネットワーク上での画像および音声の伝送を行なう
画像・音声パケット伝送装置に係り、特に1個のパケッ
トに含まれる画像・音声データが可変長であっても、多
チャネルの可変長画像・音声パケットをチャネル間で同
期をとりながら効率よく送受信できるようにした画像・
音声パケット受信装置および送信装置とそれらを用いた
画像・音声パケット伝送装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image / voice packet transmission apparatus for transmitting images and voices on a network based on packet communication, and more particularly to an image / voice data contained in one packet. Even if the length is variable, images that enable efficient transmission / reception of multi-channel variable-length image / voice packets while synchronizing between channels
The present invention relates to a voice packet receiving device and a transmitting device, and an image / voice packet transmitting device using them.

【0002】[0002]

【従来の技術】最近、パケット通信を基本とするネット
ワーク上での画像および音声の伝送が広まりつつある。
これは、OA( office Autmation ) 用途、またはソフ
トウェアの共同設計等のためのCSCW(Computer-Sup
ported Cllaborative Work )に取り入れられつつあ
る。
2. Description of the Related Art Recently, image and voice transmissions on networks based on packet communication have become widespread.
This is a CSCW (Computer-Sup) for office automation (OA) applications, or for co-design of software.
ported cllaborative work).

【0003】また、産業面では、プロセス制御システ
ム、医療システム、遠隔共同作業等において、画像また
は音声の伝送が求められてきている。特に、プロセス制
御システムにおいては、ますます複雑・巨大化していく
制御システムの監視に、臨場感を持たせて、オペレータ
にヒューマンインタフェースのよい操作支援環境を与え
る上で、画像および音声の伝送は不可欠である。
Further, industrially, there is a demand for image or sound transmission in process control systems, medical systems, remote collaborative work, and the like. Especially in process control systems, transmission of images and voices is indispensable in order to give the operator a realistic operating environment for monitoring increasingly complex and enormous control systems, and to provide operators with a good human interface operation support environment. Is.

【0004】ところで、画像は、データ量が膨大である
(水平方向640 ピクセル、垂直方向480 ピクセル、1ピ
クセル当たり16ビットの画像を30フレーム/秒のフレー
ムレートで伝送する場合、147.5Mbps の帯域が必要とな
る)ことから、大容量のネットワーク回線を使用できる
時以外は、デジタル信号処理技術により情報を圧縮して
伝送する。この情報量の圧縮は、画像が持つ2次元空間
上(フレーム内)、および時間上(フレーム間)の相関
性を利用することを原理とする。
By the way, an image has an enormous amount of data (horizontal direction 640 pixels, vertical direction 480 pixels, when transmitting an image of 16 bits per pixel at a frame rate of 30 frames / second, a band of 147.5 Mbps is required). Therefore, except when a large capacity network line can be used, information is compressed and transmitted by digital signal processing technology. The compression of this information amount is based on the principle of utilizing the correlation of two-dimensional space (within a frame) and time (between frames) of an image.

【0005】すなわち、フレーム間の圧縮には、DPCM(
Differential Pulse Code Modulation) や動き補償ベク
トル法が用いられている。また、フレーム内の圧縮は、
DCT(Discrete Cosine Transform) と量子化を組み合わ
せて行なわれる。
That is, for compression between frames, DPCM (
Differential Pulse Code Modulation) and motion compensation vector method are used. In addition, compression in the frame is
It is performed by combining DCT (Discrete Cosine Transform) and quantization.

【0006】このように、圧縮することを、コード変換
する意味で符号化とも称する。CCITT およびISO は、共
同で、静止画像の符号化方式としてJPEGを標準化してい
る。JPEGでは、DCT 係数を量子化してハフマン符号化を
行うものである。
[0006] In this way, compression is also referred to as encoding in the meaning of code conversion. CCITT and ISO have jointly standardized JPEG as a still image encoding method. In JPEG, Huffman coding is performed by quantizing DCT coefficients.

【0007】また、動画像の符号化方式として、ISO は
MPEG(Moving Picture Experts Group) 符号化を、CCIT
T は H.261(px64)、H.26X の標準化を進めている。最
近では、画像の空間周波数分割にウェーブレット符号化
も着目されている。動画像の伝送方法として、こうした
動画像の符号化方式を用いる以外に、安価な現実的な選
択として、フレーム間の圧縮を行なわずにJPEGを採用す
ることも可能である。いずれの場合においても、ハフマ
ン符号化が行なわれるので、パケット化されるデータは
可変長となる。
As a moving image coding system, ISO is
MPEG (Moving Picture Experts Group) encoding, CCIT
T is promoting the standardization of H.261 (px64) and H.26X. Recently, attention has also been paid to wavelet coding for spatial frequency division of images. As a method of transmitting a moving image, in addition to using such a moving image encoding method, JPEG can be adopted as an inexpensive realistic option without performing compression between frames. In either case, since Huffman coding is performed, packetized data has a variable length.

【0008】次に、まず、従来の画像・音声パケット受
信装置について説明する。図7は、従来の画像・音声パ
ケット受信装置の構成例を示すブロック図である。な
お、図7では、4チャネルの画像・音声出力インタフェ
ース8があり、それに応じて4個のFIFO(First-In
First-Out)メモリ7がある場合を示している。
Next, a conventional image / voice packet receiving apparatus will be described. FIG. 7 is a block diagram showing a configuration example of a conventional image / voice packet receiving device. Note that in FIG. 7, there is a 4-channel image / audio output interface 8, and accordingly, four FIFOs (First-In
First-Out) The case where there is a memory 7 is shown.

【0009】図7において、画像・音声パケットを含む
全てのパケットの中で、宛先が自装置であるものは、伝
送路1からパケット受信部2に取り込まれる。この受信
したパケットのデータが、画像または音声である時は、
マイクロプロセッサ9に制御線4aを通して通知され
る。
In FIG. 7, of all the packets including the image / voice packets, the one destined for the own device is taken into the packet receiving unit 2 from the transmission line 1. When the data of this received packet is image or sound,
The microprocessor 9 is notified via the control line 4a.

【0010】一方、マイクロプロセッサ9は、パケット
受信部2からFIFOメモリ7へ受信したパケットを転
送するのに必要なパラメータを、データバス4を介して
受け取った後、DMA(Direct Access Memory)コント
ローラ3に転送元アドレスを設定すると共に、チャネル
選択部5とデマルチプレクサ6とで、転送先FIFOメ
モリ7を指定する。
On the other hand, the microprocessor 9 receives the parameters necessary for transferring the packet received from the packet receiving unit 2 to the FIFO memory 7 via the data bus 4, and then the DMA (Direct Access Memory) controller 3 In addition to setting the transfer source address, the channel selection unit 5 and the demultiplexer 6 specify the transfer destination FIFO memory 7.

【0011】設定が終了すると、マイクロプロセッサ9
は、DMAコントローラ3に転送開始命令を出して、パ
ケット受信部2に蓄積されたパケットを選択されたFI
FOメモリ7へ転送する。画像・音声は、チャネル別に
画像・音声出力インタフェース8から読み取られる。な
お、マイクロプロセッサ9の実行タスク・ソフトウェア
は、マイクロプロセッサ用メモリ10の中に格納され
る。
When the setting is completed, the microprocessor 9
Issues a transfer start command to the DMA controller 3 to select the FI for which the packet stored in the packet receiving unit 2 is selected.
Transfer to the FO memory 7. The image / sound is read from the image / sound output interface 8 for each channel. The execution task software of the microprocessor 9 is stored in the microprocessor memory 10.

【0012】次に、従来の画像・音声パケット送信装置
について説明する。図8は、従来の画像・音声パケット
送信装置の構成例を示すブロック図である。なお、図8
では、4チャネルの画像・音声入力インタフェース13
があり、それに応じて4個のFIFOメモリ7がある場
合を示している。
Next, a conventional image / voice packet transmitter will be described. FIG. 8 is a block diagram showing a configuration example of a conventional image / voice packet transmitting device. Note that FIG.
Then, 4 channel image / audio input interface 13
And there are four FIFO memories 7 accordingly.

【0013】図8において、画像・音声入力インタフェ
ース13から送信される画像・音声データが、FIFO
メモリ7に取り込まれる。FIFO制御部12は、FI
FOメモリ7の待ち行列を監視して、マイクロプロセッ
サ9に伝える。マイクロプロセッサ9は、ラウンドロビ
ンもしくは優先度制御等のスケジューリング方式にした
がって、複数のFIFOメモリ7の中の一つを選択し、
DMAコントローラ3とデマルチプレクサ6に必要なパ
ラメータを設定する。さらに、マイクロプロセッサ9
は、パケット送信部11からデータバス4を介して転送
先アドレスを受取り、これをDMAコントローラ3に設
定する。DMAコントローラ3が、パケット送信部11
へ送信パケットを転送した後、パケット送信部11が送
信アクセス権を得たら、順次、当該送信パケットは伝送
路1に送信される。なお、マイクロプロセッサ9の実行
タスク・ソフトウェアは、マイクロプロセッサ用メモリ
10の中に格納される。
In FIG. 8, the image / sound data transmitted from the image / sound input interface 13 is FIFO.
It is taken into the memory 7. The FIFO control unit 12 uses the FI
The queue of the FO memory 7 is monitored and notified to the microprocessor 9. The microprocessor 9 selects one of the FIFO memories 7 according to a scheduling method such as round robin or priority control,
Required parameters are set in the DMA controller 3 and the demultiplexer 6. In addition, the microprocessor 9
Receives a transfer destination address from the packet transmission unit 11 via the data bus 4 and sets it in the DMA controller 3. The DMA controller 3 uses the packet transmission unit 11
After the transmission packet is transferred to, when the packet transmission unit 11 obtains the transmission access right, the transmission packet is sequentially transmitted to the transmission line 1. The execution task software of the microprocessor 9 is stored in the microprocessor memory 10.

【0014】ところで、このような画像・音声パケット
送信装置と画像・音声パケット受信装置とを用いた画像
・音声パケット伝送装置において、画像の伝送を行なう
際には、画像データが前述したように可変長パケットで
ある場合、効率よく受信パケットを格納することが難し
い。
By the way, in an image / voice packet transmission device using such an image / voice packet transmission device and an image / voice packet reception device, when transmitting an image, the image data is variable as described above. When the packet is a long packet, it is difficult to store the received packet efficiently.

【0015】また、1個の画像・音声パケット受信装置
で、複数の画像・音声パケット送信装置から、別個のチ
ヤネルで画像および音声のパケットを受信する時、これ
らのチャネル間で同期を保つことが難しい。
Further, when one image / voice packet receiving device receives image and voice packets from a plurality of image / voice packet transmitting devices on separate channels, it is possible to maintain synchronization between these channels. difficult.

【0016】[0016]

【発明が解決しようとする課題】以上のように、従来の
画像・音声パケット送信装置と画像・音声パケット受信
装置とを用いた画像・音声パケット伝送装置において
は、画像・音声データが可変長パケットである場合に、
効率よく受信パケットを格納できないばかりでなく、複
数チャネル間で同期を保つことが難しいという問題があ
った。
As described above, in the image / voice packet transmission device using the conventional image / voice packet transmission device and image / voice packet reception device, the image / voice data is a variable length packet. If
Not only can received packets not be stored efficiently, but it is also difficult to maintain synchronization among multiple channels.

【0017】本発明の目的は、1個のパケットに含まれ
る画像・音声データが可変長であっても、多チャネルの
可変長画像・音声パケットをチャネル間で同期をとりな
がら効率よく送受信することが可能な極めて信頼性の高
い画像・音声パケット受信装置および送信装置とそれら
を用いた画像・音声パケット伝送装置を提供することに
ある。
An object of the present invention is to efficiently transmit and receive multi-channel variable-length image / voice packets while synchronizing the channels even if the image / voice data contained in one packet has a variable length. It is an object of the present invention to provide an extremely reliable image / voice packet receiving device and transmitting device, and an image / voice packet transmitting device using them.

【0018】[0018]

【課題を解決するための手段】上記の目的を達成するた
めに、まず、請求項1に対応する発明では、パケット通
信を基本とするネットワーク上での画像および音声の伝
送を行なう画像・音声パケット伝送装置に用いられる受
信装置において、画像・音声パケットを、チャネル番
号、データ長、タイムスタンプを含むヘッダと画像・音
声データのボディとから構成し、送信装置側から伝送路
を介して送信されるパケットを受信するパケット受信部
と、パケット受信部により受信されて転送されるパケッ
トを格納するメモリと、メモリへのアクセスを制御する
チャネル別の開始アドレスレジスタ、終了アドレスレジ
スタ、書込みアドレスレジスタ、読出しアドレスレジス
タの4組を基本単位とするレジスタ群からなる第1のレ
ジスタ部と、転送されるパケットのヘッダからチャネル
番号を読取り、第1のレジスタ部から転送するフレーム
に相当するチャネルのレジスタを選択してメモリへの書
込みアドレスを出力するチャネル選択制御部と、複数チ
ャネルの間で読出しレジスタの値を調整して同期補償を
行なう同期補償部と、各チャネルに対応して設けられた
画像・音声出力インタフェースと、チャネル番号、デー
タ長、タイムスタンプを含むヘッダと画像・音声データ
のボディのメモリへの格納位置を別個に管理するレジス
タ群からなる第2のレジスタ部とを備えて構成してい
る。
In order to achieve the above object, first, in the invention corresponding to claim 1, an image / voice packet for transmitting an image and a voice on a network based on packet communication. In a receiving device used in a transmitting device, an image / audio packet is composed of a header including a channel number, a data length and a time stamp and a body of image / audio data, and is transmitted from a transmitting device side through a transmission path. A packet receiving unit that receives packets, a memory that stores packets that are received and transferred by the packet receiving unit, and a start address register, end address register, write address register, and read address for each channel that controls access to the memory. A first register unit consisting of a group of registers whose basic unit is four sets of registers, and The channel selection control unit that reads the channel number from the header of the packet, selects the register of the channel corresponding to the frame to be transferred from the first register unit, and outputs the write address to the memory, and the read register between multiple channels. Of the video / audio output interface provided corresponding to each channel, the header including the channel number, data length, and time stamp, and the body of the video / audio data. The second register unit is composed of a group of registers that individually manage the storage positions in the memory.

【0019】また、請求項2に対応する発明では、上記
請求項1に記載の画像・音声パケット受信装置におい
て、パケット受信部とメモリとを接続するバスを付加
し、パケット受信部内でプロトコル識別子から受信した
パケットが画像・音声パケットであると判定された場合
に、そのヘッダとボディをバスから直接メモリへ転送し
て格納するようにしている。
Further, in the invention corresponding to claim 2, in the image / voice packet receiving device according to claim 1, a bus connecting the packet receiving unit and the memory is added, and the protocol identifier is set in the packet receiving unit. When it is determined that the received packet is an image / sound packet, the header and body of the packet are transferred from the bus directly to the memory and stored.

【0020】さらに、請求項3に対応する発明では、パ
ケット通信を基本とするネットワーク上での画像および
音声の伝送を行なう画像・音声パケット伝送装置に用い
られる送信装置において、受信装置側へ伝送路を介して
パケットを送信するパケット送信部と、タイムスタンプ
を生成するタイマーと、複数チャネルの画像・音声デー
タボディを格納するデータボディ格納メモリと、各チャ
ネルに対応して設けられた画像・音声入力インタフェー
スと、チャネル番号とタイマーから値を読んだタイムス
タンプとデータ長とを含むヘッダを生成するヘッダ生成
部を備えて構成し、パケット送信部にデータを転送する
際に、データボディ格納メモリ内のデータを転送する前
にヘッダ生成部で生成されたヘッダを転送するようにし
ている。
Further, in the invention corresponding to claim 3, in the transmitting device used in the image / voice packet transmitting device for transmitting the image and the voice on the network based on the packet communication, the transmission line is transmitted to the receiving device side. A packet transmission unit that transmits packets via a timer, a timer that generates a time stamp, a data body storage memory that stores image / audio data bodies of multiple channels, and an image / audio input provided corresponding to each channel An interface, a header generation unit that generates a header including a data length and a time stamp that reads a value from a channel number and a timer are configured, and when data is transferred to a packet transmission unit, the data in the data body storage memory The header generated by the header generation unit is transferred before transferring the data.

【0021】さらにまた、請求項4に対応する発明で
は、上記請求項1または2に記載の画像・音声パケット
受信装置と、上記請求項3に記載の画像・音声パケット
送信装置とを備えて構成している。
Furthermore, the invention corresponding to claim 4 is provided with the image / voice packet receiving device according to claim 1 or 2 and the image / voice packet transmitting device according to claim 3. is doing.

【0022】[0022]

【作用】従って、まず、請求項1に対応する発明の画像
・音声パケット受信装置においては、画像・音声パケッ
トを、チャネル番号、データ長、タイムスタンプを含む
ヘッダと画像・音声データのボディとから構成し、チャ
ネル番号、データ長、タイムスタンプを含むヘッダと画
像・音声データのボディのメモリへの格納をレジスタ群
からなる第2のレジスタ部で管理することにより、1個
のパケットに含まれる画像・音声データが可変長であっ
ても、他のチャネルと同期を取りながら、効率よくメモ
リに格納することができる。
Therefore, first, in the image / voice packet receiving device of the invention according to claim 1, the image / voice packet is composed of the header including the channel number, the data length, and the time stamp and the body of the image / voice data. An image included in one packet is constructed by managing the header including the channel number, the data length, the time stamp, and the body of the image / audio data in the memory by the second register unit including the register group. -Even if the voice data has a variable length, it can be efficiently stored in the memory while synchronizing with other channels.

【0023】また、請求項2に対応する発明の画像・音
声パケット受信装置においては、パケット受信部とメモ
リとを接続するバスを付加し、パケット受信部内でプロ
トコル識別子から受信したパケットが画像・音声パケッ
トであると判定された場合に、パケット受信部内のメモ
リに蓄積せずに、バスから直接ヘッダとボディとをメモ
リへ格納することにより、画像・音声以外のパケットの
受信トラヒック量が大きい時であっても、バス転送ボト
ルネックによるチャネル数の制限を抑えることができ
る。
In the image / voice packet receiving apparatus of the invention according to claim 2, a bus connecting the packet receiving unit and the memory is added, and the packet received from the protocol identifier in the packet receiving unit is the image / voice. When it is determined that the packet is a packet, the header and body are directly stored in the memory from the bus without being stored in the memory in the packet receiving unit, so that the amount of received traffic of packets other than video and audio is large. Even if there is, the limitation on the number of channels due to the bus transfer bottleneck can be suppressed.

【0024】さらに、請求項3に対応する発明の画像・
音声パケット送信装置においては、チャネル番号とタイ
マーから値を読んだタイムスタンプとデータ長とを含む
ヘッダを生成するヘッダ生成部を備え、パケット送信部
にデータを転送する際に、データボディ格納メモリ内の
データを転送する前にヘッダ生成部で生成されたヘッダ
を転送することにより、ヘッダ生成のオーバヘッド時間
を削減することができる。
Furthermore, an image of the invention according to claim 3
The voice packet transmission device includes a header generation unit that generates a header including a channel number, a time stamp obtained by reading a value from a timer, and a data length, and stores the data in the data body storage memory when transferring data to the packet transmission unit. By transferring the header generated by the header generation unit before transferring the data, the header generation overhead time can be reduced.

【0025】さらにまた、請求項4に対応する発明の画
像・音声パケット伝送装置においては、請求項1または
2に対応する発明の画像・音声パケット受信装置と請求
項3に対応する発明の画像・音声パケット送信装置とを
備えることにより、可変長パケットデータを、チャネル
間で同期をとりながら、効率よく送受信することができ
る。
Furthermore, in the image / voice packet transmission device of the invention according to claim 4, the image / voice packet reception device of the invention according to claim 1 or 2 and the image / voice packet of the invention according to claim 3 are provided. By including the voice packet transmitting device, variable length packet data can be efficiently transmitted and received while synchronizing between channels.

【0026】[0026]

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。図1は、請求項1に対応する発明
による画像・音声パケット受信装置の構成例を示すブロ
ック図であり、図7と同一部分には同一符号を付してそ
の説明を省略し、ここでは異なる部分についてのみ述べ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of an image / voice packet receiving device according to the invention corresponding to claim 1. The same parts as those in FIG. 7 are designated by the same reference numerals and the description thereof will be omitted. Only the part will be described.

【0027】すなわち、図1において、4bはアドレス
バス、5a…チャネル選択制御部、14は第1のレジス
タ部、15はメモリ、16は同期制御部をそれぞれ示し
ている。
That is, in FIG. 1, 4b is an address bus, 5a ... A channel selection control unit, 14 is a first register unit, 15 is a memory, and 16 is a synchronization control unit.

【0028】ここで、チャネル選択制御部5aは、転送
されるパケットのヘッダからチャネル番号を読取り、第
1のレジスタ部14から転送するフレームに相当するチ
ャネルのレジスタを選択してメモリ15への書込みアド
レスを出力するものである。
Here, the channel selection control section 5a reads the channel number from the header of the packet to be transferred, selects the register of the channel corresponding to the frame to be transferred from the first register section 14 and writes it to the memory 15. It outputs the address.

【0029】また、第1のレジスタ部4は、メモリ15
へのアクセスを制御するチャネル別の開始アドレスレジ
スタ、終了アドレスレジスタ、書込みアドレスレジス
タ、読出しアドレスレジスタの4組を基本単位とするレ
ジスタ群からなるものである。
Further, the first register unit 4 includes a memory 15
It is composed of a register group having four sets of a start address register, an end address register, a write address register, and a read address register for controlling access to each as a basic unit.

【0030】さらに、メモリ15は、パケット受信部2
により受信されて転送されるパケットを格納するもので
ある。さらにまた、同期制御部16は、複数チャネルの
間で読出しレジスタの値を調整して同期補償を行なうも
のである。
Further, the memory 15 includes a packet receiving unit 2
It stores the packets received and transferred by the. Furthermore, the synchronization control unit 16 adjusts the value of the read register among a plurality of channels to perform synchronization compensation.

【0031】次に、以上のように構成した本実施例の画
像・音声パケット受信装置の作用について説明する。図
1において、パケット受信部2によりパケットを受信し
て、メモリへ転送するまでの作用は、前述した従来例と
同様である(OSI参照モデルにおいては、データリン
ク層のプロトコルデータユニット[PDU]をフレー
ム、ネットワーク層のPDUをパケットと呼んで区別す
るが、本文中においては特に区別しない)。
Next, the operation of the image / voice packet receiving apparatus of this embodiment having the above configuration will be described. In FIG. 1, the operation of receiving a packet by the packet receiving unit 2 and transferring it to the memory is the same as that of the conventional example described above (in the OSI reference model, the protocol data unit [PDU] of the data link layer is Frames and PDUs in the network layer are called "packets" to distinguish them, but they are not particularly distinguished in the text).

【0032】ただし、転送先はFIFOメモリ7ではな
く、メモリ15である。チャネル選択制御部5aは、転
送されるパケットデータのヘッダからチャネル番号を読
みとり、第1のレジスタ部14から転送するフレームに
相当するチャネルのレジスタを選択して、メモリ15中
への書き込みアドレスを出力する。ヘッダは、メモリ1
5の固定長サイズのディスクリプタ領域に、データボデ
ィは可変長サイズのボディ部にそれぞれ別々に書かれ
る。
However, the transfer destination is not the FIFO memory 7 but the memory 15. The channel selection control unit 5a reads the channel number from the header of the packet data to be transferred, selects the register of the channel corresponding to the frame to be transferred from the first register unit 14, and outputs the write address to the memory 15. To do. Header is memory 1
In the descriptor area of fixed length size 5, the data body is written separately in the body portion of variable length size.

【0033】画像・音声データ出力インタフェース8を
通してデータ出力要求があった時には、同期制御部16
によりチャネル間の同期を保つように、第1のレジスタ
部14がメモリ15の読取りアドレスを発生させる。
When a data output request is made through the image / audio data output interface 8, the synchronization control unit 16
Thus, the first register unit 14 generates the read address of the memory 15 so as to maintain the synchronization between the channels.

【0034】図2は、メモリ15のチャネル毎のアクセ
スアドレスを管理するための第1のレジスタ部14を構
成する8個のレジスタの一例を示すブロック図である。
図2において、DSR17aはディスクリプタ開始アド
レスレジスタ、DER17bはディスクリプタ終了アド
レスレジスタ、DWR17cはディスクリプタ書き込み
アドレスレジスタ、DRR17dはディスクリプタ読取
りアドレスレジスタ、BSR18aはボディ開始アドレ
スレジスタ、BER18bはボディ終了アドレスレジス
タ、BWR18cはボディ書き込みアドレスレジスタ、
BRR18dはボディ読取りアドレスレジスタをそれぞ
れ示している。
FIG. 2 is a block diagram showing an example of eight registers constituting the first register section 14 for managing the access address for each channel of the memory 15.
In FIG. 2, DSR17a is a descriptor start address register, DER17b is a descriptor end address register, DWR17c is a descriptor write address register, DRR17d is a descriptor read address register, BSR18a is a body start address register, BER18b is a body end address register, and BWR18c is a body write. Address register,
BRRs 18d respectively indicate body read address registers.

【0035】DSR17aとDER17bはディスクリ
プタ部を、BSR18aとBER18bはボディ部を、
各々リングバッファとするためにそれぞれ参照される。
また、DWR17cおよびBWR18cは、順次インク
リメントされるが、DRR17dおよびBRR18d
は、同期制御部16により、必要に応じて、他のチャネ
ルと協調をとりながら更新される。
The DSR 17a and DER 17b are descriptor parts, the BSR 18a and BER 18b are body parts,
Each is referred to as a ring buffer.
The DWR 17c and the BWR 18c are sequentially incremented, but the DRR 17d and the BRR 18d are incremented.
Are updated by the synchronization control unit 16 in cooperation with other channels as necessary.

【0036】図3は、レジスタとメモリ15との関係を
示す概念図である。図3および以下において、[レジス
タ]はレジスタが指すアドレスを示す。また、図3にお
いて、4個のパケット(斜線を施した部分)が格納され
ており、ディスクリプタは、パケットのヘッダとそれに
相当するボディが格納されるアドレスとを記録する。
FIG. 3 is a conceptual diagram showing the relationship between the registers and the memory 15. In FIG. 3 and below, [register] indicates an address indicated by the register. Also, in FIG. 3, four packets (hatched portions) are stored, and the descriptor records the header of the packet and the address at which the body corresponding thereto is stored.

【0037】次に、図4は、請求項1に対応する発明に
よる画像・音声パケット受信装置の具体的な構成例を示
すブロック図であり、図1と同一部分には同一符号を付
してその説明を省略し、ここでは異なる部分についての
み述べる。
Next, FIG. 4 is a block diagram showing a concrete configuration example of an image / voice packet receiving device according to the invention corresponding to claim 1. The same parts as those in FIG. The description is omitted, and only different parts will be described here.

【0038】すなわち、図4に示す実施例では、チャネ
ルが4チャネルあり、チャネル1、3が音声、チャネル
2がチャネル1に関連する画像、チャネル4がチャネル
3に関連する画像であるとし、チャネル1,2を1個の
第2のメモリ15a、チャネル3,4を別の第2のメモ
リ15aに格納するものとする。
That is, in the embodiment shown in FIG. 4, it is assumed that there are four channels, channels 1 and 3 are audio, channel 2 is an image associated with channel 1, channel 4 is an image associated with channel 3, It is assumed that 1 and 2 are stored in one second memory 15a, and channels 3 and 4 are stored in another second memory 15a.

【0039】伝送路1から送受信器21で受け取ったパ
ケットは、パケット受信メモリ23に蓄積される。第2
のマイクロプロセッサ22は、受信したパケットを検査
し、画像または音声パケットであると判断された時に、
パケット受信部外部インタフェース24、データバス
4、画像・音声出力部バスインタフェース25、制御線
4aを通して、割り込みでマイクロプロセッサ9へ「パ
ケット受信」を通知する。
The packet received by the transmitter / receiver 21 from the transmission line 1 is stored in the packet reception memory 23. Second
The microprocessor 22 inspects the received packet, and when it judges that the packet is an image or audio packet,
“Packet reception” is notified to the microprocessor 9 by an interrupt through the packet receiving unit external interface 24, the data bus 4, the image / audio output unit bus interface 25, and the control line 4a.

【0040】マイクロプロセッサ9は、パケット受信メ
モリ23から転送元アドレスを読取り、DMAコントロ
ーラ3にこのアドレスを設定した後、DMAコントロー
ラ3に対して「転送開始」コマンドを送る。DMAコン
トローラ3は、パケット受信メモリ23からデータをF
IFO7aへと転送する。このFIFO7aは、書き込
みアドレス決定に伴なう遅延を吸収するためのものであ
る。
The microprocessor 9 reads the transfer source address from the packet reception memory 23, sets this address in the DMA controller 3, and then sends a "transfer start" command to the DMA controller 3. The DMA controller 3 transfers the data from the packet reception memory 23 to the F
Transfer to IFO7a. The FIFO 7a is for absorbing the delay associated with the write address determination.

【0041】チャネル選択制御部5aは、転送データ列
のヘッダからチヤネル番号を識別して、ヘッダデータの
書き込みアドレスをDWRで、ボディデータの書き込み
アドレスをBWRでそれぞれ与える。
The channel selection control section 5a identifies the channel number from the header of the transfer data string, and gives the write address of the header data by DWR and the write address of the body data by BWR.

【0042】画像・音声出力インタフェース8からのデ
ータの読取りは、出力チャネル選択部5bから、レジス
タおよび同期制御部14aへ要求を出して行なう。図5
は、レジスタおよび同期制御部14aの詳細な構成例を
示すブロック図である。
The reading of data from the image / audio output interface 8 is carried out by issuing a request from the output channel selection section 5b to the register and synchronization control section 14a. Figure 5
FIG. 3 is a block diagram showing a detailed configuration example of a register and a synchronization control unit 14a.

【0043】図5において、SIR1−4はチャネル1
から4に対する同期制御情報レジスタ、DC1−4はチ
ヤネル1から4に対するディスクリプタ・キャッシュ・
レジスタである。また、TPおよびTNはタイミング合
わせの範囲を指定するためのレジスタである。同期制御
情報レジスタSIR1−4、レジスタTP、レジスタT
Nは、マイクロプロセッサ9により値がそれぞれ設定さ
れる。
In FIG. 5, SIR1-4 are channel 1
4 to 4 are synchronous control information registers, and DC1-4 are descriptor caches for channels 1 to 4
It is a register. Further, TP and TN are registers for designating a timing adjustment range. Synchronization control information register SIR1-4, register TP, register T
The value of N is set by the microprocessor 9.

【0044】すなわち、同期制御情報レジスタSIR1
−4の値は、そのチャネルがタイミングを合わせるべき
チャネルの番号とする。例えば、[SIR1] =
3、[SIR2] = 1、[SIR3] = 0、
[SIR4] = 3、とした場合、チャネル2はチャ
ネル1、チャネル4はチャネル3に、それぞれ同期を合
わせるものとする。また、チャネル1はチャネル3に同
期を合わせることを表わす。この場合、同期合わせに
は、各チャネルのDRR17dが指すブロックのタイム
スタンプ値を用いる。このタイムスタンプの値は、上位
プロトコルにより、ノード間で一意の値が保たれている
ものとする。また、アドレス・ポインタの制御は、同期
検査補償部26において行なう。
That is, the synchronization control information register SIR1
The value of -4 is the number of the channel with which the channel should be timed. For example, [SIR1] =
3, [SIR2] = 1, [SIR3] = 0,
When [SIR4] = 3, channel 2 is synchronized with channel 1 and channel 4 is synchronized with channel 3. Also, channel 1 represents synchronization with channel 3. In this case, the time stamp value of the block indicated by the DRR 17d of each channel is used for synchronization. It is assumed that the value of this time stamp is kept unique among the nodes by the upper protocol. The control of the address pointer is performed by the synchronization check compensator 26.

【0045】いま、チャネル1のデータを読み出すもの
とする。チャネル1は、チャネル3に同期させなければ
ならないので、チャネル1のタイムスタンプの値 T1 を
チャネル3のタイムスタンプの値 T3 と比較し、次のア
ルゴリズムを適用する。
Now, it is assumed that channel 1 data is read. Since channel 1 has to be synchronized with channel 3, the time stamp value T1 of channel 1 is compared with the time stamp value T3 of channel 3 and the following algorithm is applied.

【0046】if ( T1 - T3 > [TP] ) then DRR1 を更
新しない else if ( T1 - T3 < -[TN] ) then DRR1を2ディスク
リプタ分進める else DRR1 を1ディスクリプタ分進める ここで、T1 および T3 には、DC1、DC3内の値
を用いる。ポインタを同期制御方法にしたがってDRR
17dの値を決定した後、ディスクリプタを読み込ん
で、DCレジスタにセーブすると共に、BRR18dに
値を設定して、ボディ・データを画像・音声出力インタ
フェース8へ出力する。
If (T1-T3> [TP]) then do not update DRR1 else if (T1-T3 <-[TN]) then advance DRR1 by 2 descriptors else advance DRR1 by 1 descriptor where T1 and T3 Is the value in DC1 and DC3. DRR the pointer according to the synchronous control method
After the value of 17d is determined, the descriptor is read and saved in the DC register, the value is set in the BRR 18d, and the body data is output to the image / audio output interface 8.

【0047】以上の作用により、可変長パケットであっ
ても、効率よく他のチャネルと同期を取りながら受信お
よび読取りが可能となる。上述したように、本実施例の
画像・音声パケット受信装置においては、画像・音声パ
ケットを、チャネル番号、データ長、タイムスタンプを
含むヘッダと画像・音声データのボディとから構成し、
チャネル番号、データ長、タイムスタンプを含むヘッダ
と画像・音声データのボディのメモリへの格納をレジス
タ群からなる第2のレジスタ部で管理するようにしてい
るので、1個のパケットに含まれる画像・音声データが
可変長であっても、他のチャネルと同期を取りながら、
効率よくメモリに格納することができ、受信・読取りが
可能となる。
With the above operation, even a variable length packet can be efficiently received and read while synchronizing with other channels. As described above, in the image / voice packet receiving apparatus of the present embodiment, the image / voice packet is composed of the header including the channel number, the data length and the time stamp, and the body of the image / voice data,
Since the storage of the header including the channel number, the data length, the time stamp, and the body of the image / audio data in the memory is managed by the second register unit consisting of the register group, the image included in one packet・ Even if the voice data has a variable length, while synchronizing with other channels,
It can be efficiently stored in the memory and can be received and read.

【0048】次に、請求項2に対応する発明による画像
・音声パケット受信装置の一実施例について説明する。
前述した図4の実施例においては、受信したパケット
は、画像・音声パケットもそれ以外のパケットも、全て
パケット受信部2内のパケット受信メモリ23に格納さ
れる。この時、画像・音声以外のパケットの受信トラヒ
ック量が大きいと、画像・音声パケットの転送スループ
ットが低下し、これによりチャネル数の制約が生じる。
Next, an embodiment of the image / voice packet receiving apparatus according to the invention corresponding to claim 2 will be described.
In the embodiment of FIG. 4 described above, all the received packets, including image / audio packets and other packets, are stored in the packet receiving memory 23 in the packet receiving unit 2. At this time, if the amount of received traffic of packets other than the image / voice is large, the transfer throughput of the image / voice packets will be reduced, which will limit the number of channels.

【0049】そこで、請求項2に対応する発明による画
像・音声パケット受信装置においては、受信パケットの
ヘッダを識別する。その結果、当該パケットが画像・音
声以外のパケットである時には、パケット受信メモリ2
3に格納し、また画像・音声パケットである時には、パ
ケット受信メモリ23に格納せずに、専用データバスに
より直接FIFOメモリ7aを介して第2のメモリ15
aへ転送する。この場合、書き込みアドレスの発生は、
前述と同様の方法で行なう。
Therefore, in the image / voice packet receiving device according to the invention according to claim 2, the header of the received packet is identified. As a result, when the packet is a packet other than the image / sound, the packet reception memory 2
3 and when it is an image / voice packet, it is not stored in the packet reception memory 23 but is directly stored in the second memory 15 by the dedicated data bus via the FIFO memory 7a.
transfer to a. In this case, the write address is generated
The procedure is similar to that described above.

【0050】上述したように、本実施例の画像・音声パ
ケット受信装置においては、パケット受信部2とメモリ
15aとを接続するバスを付加し、パケット受信部2内
でプロトコル識別子から受信したパケットが画像・音声
パケットであると判定された場合に、パケット受信部2
内のメモリ23に蓄積せずに、バスから直接ヘッダとボ
ディとをFIFOメモリ7aを介してメモリ15aへ格
納するようにしているので、画像・音声以外のパケット
の受信トラヒック量が大きい時であっても、バス転送ボ
トルネックによるチャネル数の制限を抑えることが可能
となる。
As described above, in the video / audio packet receiving apparatus of this embodiment, a bus connecting the packet receiving unit 2 and the memory 15a is added, and the packet received from the protocol identifier in the packet receiving unit 2 is When it is determined that the packet is an image / voice packet, the packet receiving unit 2
Since the header and the body are directly stored from the bus into the memory 15a via the FIFO memory 7a without being stored in the internal memory 23, it may occur when the amount of received traffic of packets other than video / audio is large. However, it is possible to suppress the limitation on the number of channels due to the bus transfer bottleneck.

【0051】次に、請求項3に対応する発明による画像
・音声パケット送信装置の一実施例について説明する。
図6は、請求項3に対応する発明による画像・音声パケ
ット送信装置の構成例を示す図であり、図8と同一部分
には同一符号を付してその説明を省略し、ここでは異な
る部分についてのみ述べる。
Next, an embodiment of the image / voice packet transmitting apparatus according to the invention corresponding to claim 3 will be described.
FIG. 6 is a diagram showing a configuration example of an image / voice packet transmitting device according to the invention corresponding to claim 3, the same parts as those in FIG. 8 are denoted by the same reference numerals, and the description thereof will be omitted. Will be described only.

【0052】すなわち、図6において、画像・音声パケ
ット送信装置は、従来の画像・音声パケット送信装置に
加えて、タイムスタンプ用のタイマー27、およびヘッ
ダ生成部28とを備えた構成としている。
That is, in FIG. 6, the image / voice packet transmitting apparatus is configured to include a timer 27 for time stamp and a header generating unit 28 in addition to the conventional image / voice packet transmitting apparatus.

【0053】ここで、タイムスタンプ用タイマー27
は、タイムスタンプを生成するものである。また、ヘッ
ダ生成部28は、チャネル番号とタイムスタンプ用タイ
マー27から値を読んだタイムスタンプとデータ長とを
含むヘッダを生成するものである。
Here, the time stamp timer 27
Generates a time stamp. The header generation unit 28 also generates a header including a channel number, a time stamp obtained by reading a value from the time stamp timer 27, and a data length.

【0054】図6において、各チャネルのFIFO7か
らパケット送信部11にデータを転送する際に、FIF
O7内に蓄えられたボディ・データを転送する前に、ヘ
ッダ生成部28によりヘッダを生成し、パケット送信部
11に転送する。このヘッダに含まれるタイムスタンプ
値は、タイムスタンプ用タイマー27の値を読取って設
定する。
In FIG. 6, when data is transferred from the FIFO 7 of each channel to the packet transmitter 11,
Before transferring the body data stored in O7, the header generation unit 28 generates a header and transfers the header to the packet transmission unit 11. The time stamp value included in this header is set by reading the value of the time stamp timer 27.

【0055】上述したように、本実施例の画像・音声パ
ケット送信装置においては、チャネル番号とタイムスタ
ンプ用タイマー27から値を読んだタイムスタンプとデ
ータ長とを含むヘッダを生成するヘッダ生成部28を備
え、パケット送信部11にデータを転送する際に、デー
タボディ格納メモリ7内のデータを転送する前にヘッダ
生成部28で生成されたヘッダを転送するようにしてい
るので、ヘッダ生成のオーバヘッド時間を削減すること
が可能となる。
As described above, in the image / voice packet transmitting apparatus of this embodiment, the header generating unit 28 for generating the header including the channel number, the time stamp of which the value is read from the time stamp timer 27, and the data length. Since the header generated by the header generation unit 28 is transferred before the data in the data body storage memory 7 is transferred when the data is transferred to the packet transmission unit 11, the overhead of the header generation is increased. It is possible to reduce the time.

【0056】尚、本発明は上記各実施例に限定されるも
のではなく、つぎのようにしても同様に実施できるもの
である。 (a)前述した請求項1に対応する発明の実施例におい
て、DMAコントローラでなく、別の専用マイクロプロ
セッサ、あるいはマイクロプロセッサ9により、データ
転送を行なうようにしてもよい。
The present invention is not limited to the above embodiments, but can be implemented in the same manner as described below. (A) In the embodiment of the invention corresponding to claim 1 described above, data transfer may be performed by another dedicated microprocessor or microprocessor 9 instead of the DMA controller.

【0057】また、チャネル数は4つに限定されない。
さらに、ディスクリプタは、メモリ15aでなく別途高
速アクセスメモリに保存するようにしてもよい。
The number of channels is not limited to four.
Further, the descriptor may be stored separately in the high speed access memory instead of the memory 15a.

【0058】(b)前述した請求項3に対応する発明の
実施例において、DMAコントローラでなく、別の専用
マイクロプロセッサ、あるいはマイクロプロセッサ9に
より、データ転送を行なうようにしてもよい。
(B) In the embodiment of the invention corresponding to claim 3 described above, data transfer may be performed by another dedicated microprocessor or microprocessor 9 instead of the DMA controller.

【0059】また、チャネル数は4つに限定されない。 (c)請求項1または2に対応する発明の画像・音声パ
ケット受信装置と、請求項3に対応する発明の画像・音
声パケット送信装置との両方を備えて、画像・音声パケ
ット伝送装置を構成することにより、可変長パケットデ
ータを、チャネル間で同期をとりながら、効率よく送受
信することが可能となる。
The number of channels is not limited to four. (C) An image / voice packet transmission device is provided with both the image / voice packet reception device of the invention according to claim 1 or 2 and the image / voice packet transmission device of the invention according to claim 3. By doing so, it becomes possible to efficiently transmit and receive variable-length packet data while synchronizing the channels.

【0060】(d)請求項2に対応する発明の画像・音
声パケット受信装置においては、パケット受信部2内で
プロトコル識別子から受信したパケットが画像・音声パ
ケットであると判定された場合に、バスから直接ヘッダ
とボディとをFIFOメモリ7aを介してメモリ15a
へ格納する場合について説明したが、FIFOメモリ7
aを介することは、本発明に必要不可欠な要件ではな
い。
(D) In the video / audio packet receiving apparatus of the invention according to claim 2, when the packet received from the protocol identifier in the packet receiving unit 2 is judged to be the video / audio packet, the bus From the header and body directly to the memory 15a via the FIFO memory 7a
The case where the data is stored in the FIFO memory 7
Via a is not an essential requirement of the present invention.

【0061】上述したように、本実施例の画像・音声パ
ケット受信装置においては、パケット受信部2とメモリ
15aとを接続するバスを付加し、パケット受信部2内
でプロトコル識別子から受信したパケットが画像・音声
パケットであると判定された場合に、パケット受信部2
内のメモリ23に蓄積せずに、バスから直接ヘッダとボ
ディとをFIFOメモリ7aを介してメモリ15aへ格
納するようにしているので、画像・音声以外のパケット
の受信トラヒック量が大きい時であっても、バス転送ボ
トルネックによるチャネル数の制限を抑えることが可能
となる。
As described above, in the video / audio packet receiving apparatus of this embodiment, a bus connecting the packet receiving unit 2 and the memory 15a is added, and the packet received from the protocol identifier in the packet receiving unit 2 is When it is determined that the packet is an image / voice packet, the packet receiving unit 2
Since the header and the body are directly stored from the bus into the memory 15a via the FIFO memory 7a without being stored in the internal memory 23, it may occur when the amount of received traffic of packets other than video / audio is large. However, it is possible to suppress the limitation on the number of channels due to the bus transfer bottleneck.

【0062】次に、請求項3に対応する発明による画像
・音声パケット送信装置の一実施例について説明する。
図6は、請求項3に対応する発明による画像・音声パケ
ット送信装置の構成例を示す図であり、図8と同一部分
には同一符号を付してその説明を省略し、ここでは異な
る部分についてのみ述べる。
Next, an embodiment of the image / voice packet transmitting apparatus according to the invention corresponding to claim 3 will be described.
FIG. 6 is a diagram showing a configuration example of an image / voice packet transmitting device according to the invention corresponding to claim 3, the same parts as those in FIG. 8 are denoted by the same reference numerals, and the description thereof will be omitted. Will be described only.

【0063】すなわち、図6において、画像・音声パケ
ット送信装置は、従来の画像・音声パケット送信装置に
加えて、タイムスタンプ用のタイマー27、およびヘッ
ダ生成部28とを備えた構成としている。
That is, in FIG. 6, the image / voice packet transmission device is configured to include a timer 27 for time stamp and a header generation unit 28 in addition to the conventional image / voice packet transmission device.

【0064】ここで、タイムスタンプ用タイマー27
は、タイムスタンプを生成するものである。また、ヘッ
ダ生成部28は、チャネル番号とタイムスタンプ用タイ
マー27から値を読んだタイムスタンプとデータ長とを
含むヘッダを生成するものである。
Here, the time stamp timer 27
Generates a time stamp. The header generation unit 28 also generates a header including a channel number, a time stamp obtained by reading a value from the time stamp timer 27, and a data length.

【0065】図6において、各チャネルのFIFO7か
らパケット送信部11にデータを転送する際に、FIF
O7内に蓄えられたボディ・データを転送する前に、ヘ
ッダ生成部28によりヘッダを生成し、パケット送信部
11に転送する。このヘッダに含まれるタイムスタンプ
値は、タイムスタンプ用タイマー27の値を読取って設
定する。
In FIG. 6, when data is transferred from the FIFO 7 of each channel to the packet transmitter 11,
Before transferring the body data stored in O7, the header generation unit 28 generates a header and transfers the header to the packet transmission unit 11. The time stamp value included in this header is set by reading the value of the time stamp timer 27.

【0066】上述したように、本実施例の画像・音声パ
ケット送信装置においては、チャネル番号とタイムスタ
ンプ用タイマー27から値を読んだタイムスタンプとデ
ータ長とを含むヘッダを生成するヘッダ生成部28を備
え、パケット送信部11にデータを転送する際に、デー
タボディ格納メモリ7内のデータを転送する前にヘッダ
生成部28で生成されたヘッダを転送するようにしてい
るので、ヘッダ生成のオーバヘッド時間を削減すること
が可能となる。
As described above, in the image / voice packet transmitting apparatus of this embodiment, the header generating unit 28 for generating a header including a channel number, a time stamp having a value read from the time stamp timer 27, and a data length. Since the header generated by the header generation unit 28 is transferred before the data in the data body storage memory 7 is transferred when the data is transferred to the packet transmission unit 11, the overhead of the header generation is increased. It is possible to reduce the time.

【0067】尚、本発明は上記各実施例に限定されるも
のではなく、つぎのようにしても同様に実施できるもの
である。 (a)前述した請求項1に対応する発明の実施例におい
て、DMAコントローラでなく、別の専用マイクロプロ
セッサ、あるいはマイクロプロセッサ9により、データ
転送を行なうようにしてもよい。
The present invention is not limited to the above embodiments, but can be implemented in the same manner as described below. (A) In the embodiment of the invention corresponding to claim 1 described above, data transfer may be performed by another dedicated microprocessor or microprocessor 9 instead of the DMA controller.

【0068】また、チャネル数は4つに限定されない。
さらに、ディスクリプタは、メモリ15aでなく別途高
速アクセスメモリに保存するようにしてもよい。
The number of channels is not limited to four.
Further, the descriptor may be stored separately in the high speed access memory instead of the memory 15a.

【0069】(b)前述した請求項3に対応する発明の
実施例において、DMAコントローラでなく、別の専用
マイクロプロセッサ、あるいはマイクロプロセッサ9に
より、データ転送を行なうようにしてもよい。
(B) In the embodiment of the invention corresponding to claim 3 described above, data transfer may be performed by another dedicated microprocessor or the microprocessor 9 instead of the DMA controller.

【0070】また、チャネル数は4つに限定されない。 (c)請求項1または2に対応する発明の画像・音声パ
ケット受信装置と、請求項3に対応する発明の画像・音
声パケット送信装置との両方を備えて、画像・音声パケ
ット伝送装置を構成することにより、可変長パケットデ
ータを、チャネル間で同期をとりながら、効率よく送受
信することが可能となる。
The number of channels is not limited to four. (C) An image / voice packet transmission device is provided with both the image / voice packet reception device of the invention according to claim 1 or 2 and the image / voice packet transmission device of the invention according to claim 3. By doing so, it becomes possible to efficiently transmit and receive variable-length packet data while synchronizing the channels.

【0071】(d)請求項2に対応する発明の画像・音
声パケット受信装置においては、パケット受信部2内で
プロトコル識別子から受信したパケットが画像・音声パ
ケットであると判定された場合に、バスから直接ヘッダ
とボディとをFIFOメモリ7aを介してメモリ15a
へ格納する場合について説明したが、FIFOメモリ7
aを介することは、本発明に必要不可欠な要件ではな
い。
(D) In the video / audio packet receiving apparatus of the invention according to claim 2, when the packet received from the protocol identifier in the packet receiving unit 2 is determined to be the video / audio packet, the bus From the header and body directly to the memory 15a via the FIFO memory 7a
The case where the data is stored in the FIFO memory 7
Via a is not an essential requirement of the present invention.

【0072】[0072]

【発明の効果】以上説明したように本発明によれば、画
像・音声パケット受信装置において、画像・音声パケッ
トを、チャネル番号、データ長、タイムスタンプを含む
ヘッダと画像・音声データのボディとから構成し、チャ
ネル番号、データ長、タイムスタンプを含むヘッダと画
像・音声データのボディのメモリへの格納位置を別個に
管理するレジスタ群からなる第2のレジスタ部を備え、
また画像・音声パケット送信装置において、チャネル番
号とタイマーから値を読んだタイムスタンプとデータ長
とを含むヘッダを生成するヘッダ生成部を備え、パケッ
ト送信部にデータを転送する際に、データボディ格納メ
モリ内のデータを転送する前にヘッダ生成部で生成され
たヘッダを転送するようにしたので、1個のパケットに
含まれる画像・音声データが可変長であっても、多チャ
ネルの可変長画像・音声パケットをチャネル間で同期を
とりながら効率よく送受信することが可能な極めて信頼
性の高い画像・音声パケット受信装置および送信装置と
それらを用いた画像・音声パケット伝送装置が提供でき
る。
As described above, according to the present invention, in the image / voice packet receiving device, the image / voice packet is composed of the header including the channel number, the data length, and the time stamp and the body of the image / voice data. And a second register section including a register group for separately managing a header including a channel number, a data length, a time stamp, and a storage position of a body of image / audio data in a memory,
Further, the image / voice packet transmission device is provided with a header generation unit that generates a header including a channel number, a time stamp reading a value from a timer, and a data length, and stores a data body when transferring data to the packet transmission unit. Since the header generated by the header generation unit is transferred before transferring the data in the memory, even if the image / audio data included in one packet has a variable length, a variable-length image of multiple channels It is possible to provide an extremely reliable image / voice packet receiving device and transmitting device that can efficiently transmit and receive voice packets while synchronizing channels between channels, and an image / voice packet transmitting device using them.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1に対応する発明による画像・音声パケ
ット受信装置の一実施例を示すブロック図。
FIG. 1 is a block diagram showing an embodiment of an image / voice packet receiving device according to the invention corresponding to claim 1. FIG.

【図2】同実施例における第1のレジスタ部の詳細を説
明するためのブロック図。
FIG. 2 is a block diagram for explaining details of a first register unit in the embodiment.

【図3】同実施例におけるレジスタとメモリとの関係を
説明するための概念図。
FIG. 3 is a conceptual diagram for explaining a relationship between a register and a memory in the embodiment.

【図4】請求項1に対応する発明による画像・音声パケ
ット受信装置の具体的な構成例を示すブロック図。
FIG. 4 is a block diagram showing a specific configuration example of an image / voice packet receiving device according to the invention corresponding to claim 1.

【図5】同実施例における第1のレジスタ部と同期補償
部の詳細な構成例を示すブロック図。
FIG. 5 is a block diagram showing a detailed configuration example of a first register unit and a synchronization compensating unit in the embodiment.

【図6】請求項3に対応する発明による画像・音声パケ
ット送信装置の一実施例を示すブロック図。
FIG. 6 is a block diagram showing an embodiment of an image / voice packet transmitting device according to the invention corresponding to claim 3;

【図7】従来の画像・音声パケット受信装置の構成例を
示すブロック図。
FIG. 7 is a block diagram showing a configuration example of a conventional image / voice packet receiving device.

【図8】従来の画像・音声パケット送信装置の構成例を
示すブロック図。
FIG. 8 is a block diagram showing a configuration example of a conventional image / voice packet transmitting device.

【符号の説明】[Explanation of symbols]

1…伝送路、2…パケット受信部、3…DMAコントロ
ーラ、4…データバス、4a…制御線、4b…アドレス
バス、5…チャネル選択部、5a…チャネル選択制御
部、5b…出力チャネル選択部、6…デマルチプレク
サ、7…FIFOメモリ、7a…FIFOメモリ、8…
画像・音声出力インタフェース、9…マイクロプロセッ
サ、10…マイクロプロセッサ用メモリ、11…パケッ
ト送信部、12…FIFO制御部、13…画像・音声入
力インタフェース、14…第1のレジスタ部、15…メ
モリ、15a…第2のメモリ、15b…第3のメモリ、
16…同期制御部、17a…DSR、17b…DER、
17c…DWR、17d…DRR、18a…BSR、1
8b…BER、18c…BWR、18d…BRR、19
…組み合わせ順序回路、20…マルチプレクサ、21…
送受信器、21a…送受信制御部、22…第2のマイク
ロプロセッサ、23…パケット受信メモリ、24…パケ
ット受信部外部インタフェース、25…画像・音声出力
部バスインタフェース、26…同期検査補償部、27…
タイムスタンプ用タイマー、28…ヘッダ生成部、G…
ゲート、MUX …マルチプレクサ、DEMUX …デマルチプレ
クサ。
DESCRIPTION OF SYMBOLS 1 ... Transmission path, 2 ... Packet receiving section, 3 ... DMA controller, 4 ... Data bus, 4a ... Control line, 4b ... Address bus, 5 ... Channel selection section, 5a ... Channel selection control section, 5b ... Output channel selection section , 6 ... Demultiplexer, 7 ... FIFO memory, 7a ... FIFO memory, 8 ...
Image / voice output interface, 9 ... Microprocessor, 10 ... Microprocessor memory, 11 ... Packet transmission unit, 12 ... FIFO control unit, 13 ... Image / voice input interface, 14 ... First register unit, 15 ... Memory, 15a ... second memory, 15b ... third memory,
16 ... Synchronous control unit, 17a ... DSR, 17b ... DER,
17c ... DWR, 17d ... DRR, 18a ... BSR, 1
8b ... BER, 18c ... BWR, 18d ... BRR, 19
... combination sequential circuit, 20 ... multiplexer, 21 ...
Transceiver, 21a ... Transmission / reception control section, 22 ... Second microprocessor, 23 ... Packet receiving memory, 24 ... Packet receiving section external interface, 25 ... Image / audio output section bus interface, 26 ... Synchronous check compensation section, 27 ...
Time stamp timer, 28 ... Header generator, G ...
Gate, MUX ... Multiplexer, DEMUX ... Demultiplexer.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 7/081 6942−5C H04N 7/08 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H04N 7/081 6942-5C H04N 7/08 Z

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 パケット通信を基本とするネットワーク
上での画像および音声の伝送を行なう画像・音声パケッ
ト伝送装置に用いられる受信装置において、 画像・音声パケットを、チャネル番号、データ長、タイ
ムスタンプを含むヘッダと画像・音声データのボディと
から構成し、 送信装置側から伝送路を介して送信されるパケットを受
信するパケット受信部と、 前記パケット受信部により受信されて転送されるパケッ
トを格納するメモリと、 前記メモリへのアクセスを制御するチャネル別の開始ア
ドレスレジスタ、終了アドレスレジスタ、書込みアドレ
スレジスタ、読出しアドレスレジスタの4組を基本単位
とするレジスタ群からなる第1のレジスタ部と、 前記転送されるパケットのヘッダからチャネル番号を読
取り、前記第1のレジスタ部から転送するフレームに相
当するチャネルのレジスタを選択して前記メモリへの書
込みアドレスを出力するチャネル選択制御部と、 複数チャネルの間で読出しレジスタの値を調整して同期
補償を行なう同期補償部と、 前記各チャネルに対応して設けられた画像・音声出力イ
ンタフェースと、 前記チャネル番号、データ長、タイムスタンプを含むヘ
ッダと画像・音声データのボディの前記メモリへの格納
位置を別個に管理するレジスタ群からなる第2のレジス
タ部と、 を備えて成ることを特徴とする画像・音声パケット受信
装置。
1. A receiving device used in an image / voice packet transmitting device for transmitting image and voice on a network based on packet communication, wherein the image / voice packet has a channel number, a data length and a time stamp. A packet reception unit configured to include a header and a body of image / audio data, and stores a packet received by the transmission device via a transmission path and a packet received and transferred by the packet reception unit. A memory; a first register unit including a group of registers, each of which has a basic unit of four sets of a start address register, an end address register, a write address register, and a read address register for controlling access to the memory; Read the channel number from the header of the packet Selection control section for selecting a register of a channel corresponding to a frame to be transferred from the communication section and outputting a write address to the memory, and a synchronization compensating section for adjusting a value of a read register among a plurality of channels to perform synchronization compensation. And an image / audio output interface provided corresponding to each of the channels, a header including the channel number, the data length, and a time stamp, and a storage position of the body of the image / audio data in the memory are separately managed. An image / voice packet receiving apparatus comprising: a second register unit including a register group;
【請求項2】 前記請求項1に記載の画像・音声パケッ
ト受信装置において、 前記パケット受信部と前記メモリとを接続するバスを付
加し、 前記パケット受信部内でプロトコル識別子から受信した
パケットが画像・音声パケットであると判定された場合
に、そのヘッダとボディを前記バスから直接前記メモリ
へ転送して格納するようにしたことを特徴とする画像・
音声パケット受信装置。
2. The image / voice packet receiving device according to claim 1, wherein a bus connecting the packet receiving unit and the memory is added, and the packet received from the protocol identifier in the packet receiving unit is an image. When it is determined that the packet is an audio packet, its header and body are transferred from the bus directly to the memory and stored.
Voice packet receiver.
【請求項3】 パケット通信を基本とするネットワーク
上での画像および音声の伝送を行なう画像・音声パケッ
ト伝送装置に用いられる送信装置において、 受信装置側へ伝送路を介してパケットを送信するパケッ
ト送信部と、 タイムスタンプを生成するタイマーと、 複数チャネルの画像・音声データボディを格納するデー
タボディ格納メモリと、 前記各チャネルに対応して設けられた画像・音声入力イ
ンタフェースと、 チャネル番号と前記タイマーから値を読んだタイムスタ
ンプとデータ長とを含むヘッダを生成するヘッダ生成部
を備えて成り、 前記パケット送信部にデータを転送する際に、前記デー
タボディ格納メモリ内のデータを転送する前に前記ヘッ
ダ生成部で生成されたヘッダを転送するようにしたこと
を特徴とする画像・音声パケット送信装置。
3. A transmitting device used in an image / voice packet transmitting device for transmitting image and voice on a network based on packet communication, wherein packet transmitting for transmitting a packet to a receiving device side via a transmission path. Section, a timer for generating a time stamp, a data body storage memory for storing image / audio data bodies of a plurality of channels, an image / audio input interface provided for each channel, a channel number and the timer It comprises a header generating unit for generating a header including a time stamp and a data length of which the value is read from, before transferring the data in the data body storing memory when transferring the data to the packet transmitting unit. The image / sound pattern is characterized in that the header generated by the header generation unit is transferred. Ket transmitter.
【請求項4】 パケット通信を基本とするネットワーク
上での画像および音声の伝送を行なう画像・音声パケッ
ト伝送装置において、 画像・音声パケットを、チャネル番号、データ長、タイ
ムスタンプを含むヘッダと画像・音声データのボディと
から構成し、 送信装置側から伝送路を介して送信されるパケットを受
信するパケット受信部と、前記パケット受信部により受
信されて転送されるパケットを格納するメモリと、前記
メモリへのアクセスを制御するチャネル別の開始アドレ
スレジスタ、終了アドレスレジスタ、書込みアドレスレ
ジスタ、読出しアドレスレジスタの4組を基本単位とす
るレジスタ群からなる第1のレジスタ部と、前記転送さ
れるパケットのヘッダからチャネル番号を読取り、前記
第1のレジスタ部から転送するフレームに相当するチャ
ネルのレジスタを選択して前記メモリへの書込みアドレ
スを出力するチャネル選択制御部と、複数チャネルの間
で読出しレジスタの値を調整して同期補償を行なう同期
補償部と、前記各チャネルに対応して設けられた画像・
音声出力インタフェースと、前記チャネル番号、データ
長、タイムスタンプを含むヘッダと画像・音声データの
ボディの前記メモリへの格納位置を別個に管理するレジ
スタ群からなる第2のレジスタ部とよりなる画像・音声
パケット受信装置、 前記受信装置側へ伝送路を介してパケットを送信するパ
ケット送信部と、タイムスタンプを生成するタイマー
と、複数チャネルの画像・音声データボディを格納する
データボディ格納メモリと、前記各チャネルに対応して
設けられた画像・音声入力インタフェースと、チャネル
番号と前記タイマーから値を読んだタイムスタンプとデ
ータ長とを含むヘッダを生成するヘッダ生成部よりな
り、前記パケット送信部にデータを転送する際に、前記
データボディ格納メモリ内のデータを転送する前に前記
ヘッダ生成部で生成されたヘッダを転送する画像・音声
パケット送信装置、 を備えて成ることを特徴とする画像・音声パケット伝送
装置。
4. An image / voice packet transmission device for transmitting images and voices on a network based on packet communication, wherein an image / voice packet includes a header and an image / voice packet including a channel number, a data length and a time stamp. A packet receiving unit configured to include a body of audio data, receiving a packet transmitted from a transmitting device side via a transmission path, a memory storing a packet received and transferred by the packet receiving unit, and the memory A register unit for controlling access to a channel, which has four groups of a start address register, an end address register, a write address register, and a read address register as a basic unit, and a header of the packet to be transferred. The frame number which is read from the channel number is transferred from the first register section. , A channel selection control unit for selecting a register of a channel corresponding to a channel and outputting a write address to the memory, a synchronization compensating unit for adjusting a value of a read register among a plurality of channels to perform synchronization compensation, and each of the channels. Image provided in correspondence with
An image including an audio output interface, a header including the channel number, the data length, and a time stamp, and a second register unit including a register group for separately managing the storage position of the image / body of the audio data in the memory. An audio packet receiving device, a packet transmitting unit for transmitting a packet to the receiving device side through a transmission path, a timer for generating a time stamp, a data body storage memory for storing image / audio data bodies of a plurality of channels, An image / audio input interface provided corresponding to each channel, and a header generation unit that generates a header including a channel number, a time stamp reading a value from the timer, and a data length. Data in the data body storage memory before transferring the data An image / voice packet transmission device comprising: an image / voice packet transmission device for transferring the header generated by the header generation unit.
【請求項5】 パケット通信を基本とするネットワーク
上での画像および音声の伝送を行なう画像・音声パケッ
ト伝送装置において、 画像・音声パケットを、チャネル番号、データ長、タイ
ムスタンプを含むヘッダと画像・音声データのボディと
から構成し、 送信装置側から伝送路を介して送信されるパケットを受
信するパケット受信部と、前記パケット受信部により受
信されて転送されるパケットを格納するメモリと、前記
メモリへのアクセスを制御するチャネル別の開始アドレ
スレジスタ、終了アドレスレジスタ、書込みアドレスレ
ジスタ、読出しアドレスレジスタの4組を基本単位とす
るレジスタ群からなる第1のレジスタ部と、前記転送さ
れるパケットのヘッダからチャネル番号を読取り、前記
第1のレジスタ部から転送するフレームに相当するチャ
ネルのレジスタを選択して前記メモリへの書込みアドレ
スを出力するチャネル選択制御部と、複数チャネルの間
で読出しレジスタの値を調整して同期補償を行なう同期
補償部と、前記各チャネルに対応して設けられた画像・
音声出力インタフェースと、前記チャネル番号、データ
長、タイムスタンプを含むヘッダと画像・音声データの
ボディの前記メモリへの格納位置を別個に管理するレジ
スタ群からなる第2のレジスタ部と、前記パケット受信
部と前記メモリとを接続するバスよりなり、前記パケッ
ト受信部内でプロトコル識別子から受信したパケットが
画像・音声パケットであると判定された場合に、そのヘ
ッダとボディを前記バスから直接前記メモリへ転送して
格納する画像・音声パケット受信装置、 前記受信装置側へ伝送路を介してパケットを送信するパ
ケット送信部と、タイムスタンプを生成するタイマー
と、複数チャネルの画像・音声データボディを格納する
データボディ格納メモリと、前記各チャネルに対応して
設けられた画像・音声入力インタフェースと、チャネル
番号と前記タイマーから値を読んだタイムスタンプとデ
ータ長とを含むヘッダを生成するヘッダ生成部よりな
り、前記パケット送信部にデータを転送する際に、前記
データボディ格納メモリ内のデータを転送する前に前記
ヘッダ生成部で生成されたヘッダを転送する画像・音声
パケット送信装置、 を備えて成ることを特徴とする画像・音声パケット伝送
装置。
5. An image / voice packet transmission device for transmitting images and voices on a network based on packet communication, wherein an image / voice packet includes a header and an image / voice packet including a channel number, a data length and a time stamp. A packet receiving unit configured to include a body of audio data, receiving a packet transmitted from a transmitting device side via a transmission path, a memory storing a packet received and transferred by the packet receiving unit, and the memory A register unit for controlling access to a channel, which has four groups of a start address register, an end address register, a write address register, and a read address register as a basic unit, and a header of the packet to be transferred. The frame number which is read from the channel number is transferred from the first register section. , A channel selection control unit for selecting a register of a channel corresponding to a channel and outputting a write address to the memory, a synchronization compensating unit for performing a synchronization compensation by adjusting a value of a read register among a plurality of channels, and each of the channels. Image provided in correspondence with
An audio output interface; a second register unit comprising a header group including the channel number, data length, and time stamp, and a register group for separately managing the storage position of the body of image / audio data in the memory; When the packet received from the protocol identifier in the packet receiving unit is determined to be an image / voice packet, the header and body of the bus are directly transferred from the bus to the memory. An image / audio packet receiving device that stores the data, a packet transmitting unit that transmits a packet to the receiving device side via a transmission path, a timer that generates a time stamp, and data that stores image / audio data bodies of multiple channels. Body storage memory and image / sound input interface provided for each channel A header, a channel number, a header including a channel number, a time stamp that reads a value from the timer, and a data length. When transferring data to the packet transmission unit, the data is stored in the data body storage memory. An image / voice packet transmitting device, comprising: an image / voice packet transmitting device that transfers the header generated by the header generating unit before transferring data.
JP5199511A 1993-08-11 1993-08-11 Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them Pending JPH0759053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5199511A JPH0759053A (en) 1993-08-11 1993-08-11 Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5199511A JPH0759053A (en) 1993-08-11 1993-08-11 Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them

Publications (1)

Publication Number Publication Date
JPH0759053A true JPH0759053A (en) 1995-03-03

Family

ID=16409039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5199511A Pending JPH0759053A (en) 1993-08-11 1993-08-11 Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them

Country Status (1)

Country Link
JP (1) JPH0759053A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188364A (en) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd Communication device
US6477181B1 (en) 1996-05-07 2002-11-05 Yamaha Corporation Data communication method and system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477181B1 (en) 1996-05-07 2002-11-05 Yamaha Corporation Data communication method and system
JPH1188364A (en) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd Communication device

Similar Documents

Publication Publication Date Title
CA2446513C (en) Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal
US7714896B2 (en) Image capturing apparatus and image capturing method
JP2004500731A (en) Method and apparatus for splitting, scaling and displaying video and / or graphic images across multiple display devices
EP2053797B1 (en) Multichannel data transfer apparatus and method
EP0854652A1 (en) Picture and sound decoding device, picture and sound encoding device, and information transmission system
JP2002510162A (en) Transport stream remultiplexer with video program
US6317440B1 (en) Device and method for transmitting digital audio and video data
US20010011310A1 (en) Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an ieee 1394 serial bus
US9326022B2 (en) Wireless communication system, wireless communication device, and wireless communication method
US6904475B1 (en) Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling
EP0873019B1 (en) Device and method for transmitting digital audio and video data
US7496114B2 (en) IP image transmission apparatus
US7558323B2 (en) Video data transmission method for changing transmission data amounts in accordance with a transmission speed and a transmission system therefor
JPH0759053A (en) Picture/sound packet receiver and transmitter, and picture/sound packet transmitting device using them
EP1278378A1 (en) Recording apparatus, special playback system, medium and information object
EP1151566B1 (en) A method and apparatus for generating a precise frame rate in digital video transmission
JPH1198099A (en) Method and device for multiplexing data
JP2002064789A (en) Image compression recording transmitter and image compression transmitter
JP3512716B2 (en) Continuous A / V data transfer system and transfer method
JP2006115183A (en) Packet telemetry processing device
KR100962083B1 (en) Method and system for converting a first data stream into a second data stream
CN101370136B (en) Band width control method for video transmission, data relay device and video transmission system
JPH1141608A (en) Image transmitter, image coding method and image coder
US5805826A (en) Method for transmitting compressed video data and apparatus for performing the same
JPH1185669A (en) Transfer controller