JPH0754503B2 - Microprocessor bus interface circuit - Google Patents

Microprocessor bus interface circuit

Info

Publication number
JPH0754503B2
JPH0754503B2 JP61027245A JP2724586A JPH0754503B2 JP H0754503 B2 JPH0754503 B2 JP H0754503B2 JP 61027245 A JP61027245 A JP 61027245A JP 2724586 A JP2724586 A JP 2724586A JP H0754503 B2 JPH0754503 B2 JP H0754503B2
Authority
JP
Japan
Prior art keywords
bus
data
circuit
control signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61027245A
Other languages
Japanese (ja)
Other versions
JPS62184557A (en
Inventor
修 宮岸
直文 永井
昌夫 池田
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to JP61027245A priority Critical patent/JPH0754503B2/en
Publication of JPS62184557A publication Critical patent/JPS62184557A/en
Publication of JPH0754503B2 publication Critical patent/JPH0754503B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 (1)発明の属する技術分野 本発明は機能ブロックとその機能ブロックが組み込まれる宅内機器の汎用マイクロプロセッサ・バスとを接続するための,機能ブロックに含まれるマイクロプロセッサ・バス・インタフェース回路に関するものである。 DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field The present invention belongs invention for connecting the general purpose microprocessor bus home devices that function block is incorporated as a function block, the microprocessor included in the functional block the present invention relates to bus interface circuit.

(2)従来の技術 従来このようなマイクロプロセッサ・バス・インタフェース回路は,バス・インタフェース回路に接続する対象のマイクロプロセッサの種別を限定して設計していた。 (2) Description of the Related Art conventionally such microprocessor bus interface circuit has been designed to limit the type of microprocessor for which connects to the bus interface circuit.
このためデータ転送を行う機能とマイクロプロセッサ・ Thus features and microprocessor for data transfer,
バスの制御信号に対応する機能とを一体として構成したり,データ転送を行うと機能とマイクロプロセッサ・バスの制御信号に対応する機能との間をマイクロプロセッサ・バス・インタフェース回路が対象とするマイクロプロセッサのバス制御信号に依存した内部信号で連絡する等の構成となっていた。 Micro to or constitute a function corresponding to the bus control signal as an integral microprocessor bus interface circuit between the functions corresponding to the functions and the microprocessor bus control signals for data transfer is intended etc. had been configured with the contact inside the signal depending on the bus control signals of the processor.

またデータ転送方式についても予め回路設計時にI/O転送方式あるいはDMA転送方式に設定し,アドレス発生部やバス制御信号の生成部の設計を行っていた。 The Set I / O transfer method or DMA transfer method when also pre-circuit designed for data transfer method, has been performed generator design of the address generator and bus control signals. このためデータの転送を行う機能とマイクロプロセッサ・バスへ出力するバス制御信号生成の機能等を一体として構成したり,機能の一部を共用する等の構成となっていた。 Therefore or configured as an integrated functions such as bus control signal generation to output to the function and the microprocessor bus for transferring data, it had become a part of the function and structure of such sharing.

第4図は従来の技術によるI/O転送の例を説明する図であって,100は従来技術によるマイクロプロセッサ・インタフェース回路,101は機能ブロック内のマイクロプロセッサ,102はデータバス,103はコントロールバス,104はデータ転送回路,105はデータ転送制御回路,106は機能ブロックが接続された汎用マイクロプロセッサ,107はコントロールバス,108はデータバスである。 Figure 4 is a diagram illustrating an example of I / O transfer according to the prior art, 100 microprocessor interface circuit according to the prior art, 101 microprocessor in the functional block, 102 is a data bus, 103 is controlled bus, 104 is a data transfer circuit, 105 is a data transfer control circuit, a general purpose microprocessor function blocks are connected 106, 107 control bus, 108 is a data bus.

これの動作を説明すると,マイクロプロセッサ101がデータバス102に機能ブロックから出力したいデータをのせ,コントロールバス103によってデータ転送回路104にデータを書き込む。 To explain this behavior, it puts the data to be output microprocessor 101 from the function block to the data bus 102, and writes the data to the data transfer circuit 104 by control bus 103. データ転送回路104はコントロールバス103を監視し,書き込みの指示を検出すると,データバス102からデータを引き取る。 Data transfer circuit 104 monitors the control bus 103, detects an instruction to write, pick up the data from the data bus 102. データ転送制御回路1 The data transfer control circuit 1
05はマイクロプロセッサ101から書き込まれたデータをデータ転送回路104の内部で転送・保持する。 05 forwards and hold data written from the microprocessor 101 within the data transfer circuit 104. データ転送回路104の内部に汎用マイクロプロセッサ106へ出力するデータがある場合,データ転送制御回路105は汎用マイクロプロセッサ106にデータを引き取らせるため,コントロールバス107に引き取り要求の信号をのせる。 If the internal data transfer circuit 104 has data to be output to a general-purpose microprocessor 106, the data transfer control circuit 105 for taken over the data to the general-purpose microprocessor 106, places the signal request receipt to the control bus 107. 汎用マイクロプロセッサ106は引き取り要求に応答し,コントロールバス107にデータ読み取りの制御信号をのせる。 General purpose microprocessor 106 in response to the receipt request, places the control signal of the data read control bus 107. データ転送回路104はコントロールバス107を監視し,読み取りの指示を検出すると,データバス108にデータを出力し,汎用マイクロプロセッサ106はデータバス108を通じてデータを引き取る。 Data transfer circuit 104 monitors the control bus 107, detects an instruction to read, and outputs the data to the data bus 108, a general purpose microprocessor 106 pick up the data through the data bus 108. データ転送制御回路1 The data transfer control circuit 1
05は汎用マイクロプロセッサ106が引き取り要求に応答したことを検出した後,引き取り要求を取り下げる。 05 after detecting the response to the request receipt is a general-purpose microprocessor 106, withdraw the take-off request. データ転送制御回路105はコントロールバス107を監視してデータ読み取りのシーケンスが終了した後,つぎに出力するデータをデータ転送回路104の内部で転送させ引き取りの要求をコントロールバス107に出力する。 After the data transfer control circuit 105 which is a sequence of data reading is finished by monitoring the control bus 107, and outputs the take-off request to the control bus 107 to transfer the data to be output next in the internal data transfer circuit 104. 汎用マイクロプロセッサ106が機能ブロックにデータを書き込む場合は,データバス108にデータをのせコントロールバス107に書き込みの制御信号をのせる。 If a general purpose microprocessor 106 writes data to the function block, it places the control signal of the write to the control bus 107 carrying the data to the data bus 108. データ転送回路104はコントロールバス107を監視し読み込みの指示を検出するとデータバス108からデータを引き取る。 Data transfer circuit 104 pick up the data from the data bus 108 when it detects an instruction for reading monitors the control bus 107. データ転送制御回路105はコントロールバス107を監視して, The data transfer control circuit 105 monitors the control bus 107,
データ転送回路104にデータが書き込まれたことを検出すると,データ転送回路104の内部のデータを転送・保持させ,マイクロプロセッサ101にデータを引き取らせるためコントロールバス103に引き取り要求の信号をのせる。 Upon detecting that the data transfer circuit 104 data is written, is transferred and hold internal data of the data transfer circuit 104, places the signal request receipt to the control bus 103 for taken over the data to the microprocessor 101. マイクロプロセッサ101は引き取り要求に応答してコントロールバス103にデータ読み取りの制御信号をのせ,データ転送回104からデータバス102を通じてデータを引き取る。 Microprocessor 101 carrying the control signals of the data read control bus 103 in response to the request receipt, pick up the data from the data transfer times 104 via the data bus 102. データ転送回路104やデータ転送制御回路105は,汎用マイクロプロセッサ106からコントロールバス107に出力されるバス制御信号を監視してデータの入力・出力および転送を行い,さらに汎用マイクロプロセッサ106に対応した引き取り要求信号を作成しコントロールバス107に出力する等この機能ブロックが対象とするマイクロプロセッサの種別に専用の回路となる。 Data transfer circuit 104 and data transfer control circuit 105 performs input and output and transfer of data to monitor the bus control signal outputted from the general-purpose microprocessor 106 to control bus 107, take-off further corresponding to a general-purpose microprocessor 106 etc. this function block to be output to the control bus 107 to create the request signal is the circuit dedicated to the type of microprocessor in question.

このような構成をとっていたために,マイクロプロセッサ・バス・インタフェース回路が対象としていない種別のマイクロプロセッサへの対応は不可能であったり,機能ブロックの外部にバス・インタフェースの変換を行う回路を付加してマイクロプロセッサ・バスに接続する等の必要があった。 To was taking such a configuration, additional circuitry for performing or a corresponding impossible to microprocessor type microprocessor bus interface circuit does not cover, the external conversion bus interface function blocks there was a need such as to be connected to the microprocessor bus and. また機能ブロックを改造してマイクロプロセッサ・バス・インタフェース回路の対象とするマイクロプロセッサの種別を変更する場合やデータ転送方式をDMAにする等の転送方式を変更する場合には,新たなマイクロプロセッサのバス制御信号に依存して変更を要する部分が一部にとどまらず,データの転送機能部等も関連して大幅な改造を必要とし,また複数のマイクロプロセッサのバス制御信号に対応するためにはマイクロプロセッサ・バス・インタフェース回路内にマイクロプロセッサに対応するバス制御信号の種類だけこれらのバス制御信号対応部とデータ転送機能部等を用意しなければならなかったり,複数のデータ転送方式へ対応するためにデータ転送の種類だけインタフェース回路を必要としていた。 In the case of changing the transfer method, such as the case and the data transfer method for changing the type of microprocessor by modifying functional blocks of interest of the microprocessor bus interface circuit to the DMA, a new microprocessor not only the part of the portion that requires change depending on the bus control signals, in order to transfer functional unit of the data and the like be associated require substantial modification, and corresponds to the bus control signals for a plurality of microprocessors or had to prepare only the type of bus control signals these bus control signals corresponding unit and the data transfer function unit or the like corresponding to the microprocessor in the microprocessor bus interface circuit, corresponding to a plurality of data transfer method only the type of data transfer has been required to interface circuitry for.

(3)発明の目的 本発明の目的はマイクロプロセッサ・バス・インタフェース回路が複数のマイクロプロセッサのバス制御信号に対応するためにマイクロプロセッサ・バス・インタフェース回路内に複数の制御信号対応部やデータ転送機能部等が必要であったり,マイクロプロセッサ・バス・インタフェース回路が対応するバス制御信号及びデータ転送方式を変更あるいは追加する場合に大幅な改造・追加が必要となる点を解決したマイクロプロセッサ・バス・インタフェース回路を提供することにある。 (3) Purpose The purpose microprocessor bus interface circuit a plurality of control signals corresponding unit and data transfer to the microprocessor bus interface circuit for corresponding to the bus control signals for a plurality of microprocessors of the present invention the invention because it involves functional unit such as a microprocessor bus that solves the point needed to significantly modify or add to the case where the microprocessor bus interface circuit to change or add the corresponding bus control signals and data transfer method It is to provide an interface circuit.

(4)発明の構成 (4−1)発明の特徴と従来の技術との差 本発明はマイクロプロセッサ・バス・インタフェース回路を構成する各機能部を分割し,それらの機能部の間をそのマイクロプロセッサ・バス・インタフェース回路が対応しようとするマイクロプロセッサの制御信号と異なり,各々のプロセッサ種別の差を吸収した汎用制御信号で連絡することを最も主要な特徴とする。 (4) the configuration of the invention (4-1) the difference between the feature and the prior art The present invention divides each function section constituting the microprocessor bus interface circuit, the micro therebetween functional units Unlike the control signal of the microprocessor to processor bus interface circuit is to correspond to the most important feature to contact a general purpose control signal absorbs the difference in each processor type. 従来の技術とは(1)マイクロプロセッサ・バス・インタフェース回路内の個々のデータ転送等の機能部を他のマイクロプロセッサ制御信号対応の機能部と分離させている,(2) The prior art is made to separate from the (1) the microprocessor bus interface circuit of the individual data transfer or the like of the functional unit to another microprocessor controlled signal corresponding functional unit, (2)
各機能部はマイクロプロセッサ・バス・インタフェース回路内においてインタフェース回路が対応するマイクロプロセッサのバス制御信号と異なり,各々のプロセッサ種別の差を吸収した汎用制御信号に従って動作を行っている,(3)マイクロプロセッサ・バス・インタフェース回路内の各機能部の内,インタフェース回路が対応する汎用マイクロプロセッサの種類によって影響を受ける機能部は,マイクロプロセッサが出力したバス制御信号をマイクロプロセッサ・バス・インタフェース回路内で用いる汎用制御信号に変換する機能部とバス・インタフェース回路内の汎用制御信号からマイクロプロセッサに対応したバス制御信号を生成する機能部等に限定するように構成する,等の点が異なる。 Each functional unit is an interface circuit in a microprocessor bus interface circuit is different from the bus control signals corresponding microprocessor, performs an operation in accordance with general control signal absorbs the difference in each of the processor type, (3) Micro among the functional units of the processor bus interface in the circuit, functional unit affected by the type of general purpose microprocessor interface circuit corresponding the bus control signals microprocessor output by the microprocessor bus interface circuit configured to limit the generic control signal in the functional unit and the bus interface circuit for converting the generic control signal to the function unit or the like for generating a bus control signal corresponding to the microprocessor to be used, in terms of equal differ.

(4−2)実施例 第1図は本発明の第一の実施例を説明する図であって,2 (4-2) Example Figure 1 is a diagram illustrating a first embodiment of the present invention, 2
00は本実施例によるマイクロプロセッサ・インタフェース回路,201はデータ転送回路,202はバス制御信号作成回路,203は機能ブロックが接続された汎用マイクロプロセッサのコントロールバス,204は汎用マイクロプロセッサ,205はバス制御信号変換回路,206はデータバス,207はアドレスバス,208はアドレス作成回路,209は外部アドレスバッファ,210はメモリ,211は制御レジスタである。 00 microprocessor interface circuit according to the present embodiment, the data transfer circuit 201, the bus control signal generation circuit 202, a general purpose microprocessor which functional blocks are connected to the control bus 203, 204 is a general purpose microprocessor, 205 bus control signal converting circuit, 206 denotes a data bus, an address bus 207, the address generating circuit 208, 209 is an external address buffer, 210 a memory, 211 is a control register.

(1) I/O転送の場合 機能ブロック外部から汎用マイクロプロセッサの入出力命令によるアクセス(I/O転送)を行う場合,これを動作するにはデータ転送回路201が機能ブロックから出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOによりバス制御信号作成回路202に知らせる。 (1) When performing I / O transfer case feature access by input and output commands of a general purpose microprocessor from block external (I / O transfer) data that the data transfer circuit 201 to operate this is output from the function block the output transfer control signal RQO which is a kind of universal control signal that there inform the bus control signal generation circuit 202. 信号RQOを受け取ったバス制御信号作成回路202は Bus control signal generation circuit 202 which has received the signal RQO is
I/O点の場合コントロールバス203に出力要求の割込みをあげ,汎用マイクロプロセッサ204の入力動作を待つ。 For I / O points mentioned interrupt the output request to the control bus 203 and waits for input operation of the general-purpose microprocessor 204.
汎用マイクロプロセッサ204はバス制御信号作成回路202 General purpose microprocessor 204 bus control signal generation circuit 202
から出力要求の割込みを受け取ると,コントロールバス Upon receipt of the interrupt output request from the control bus
203に読み取りの制御信号をのせる。 203 places the control signal read. バス制御信号変換回路205はコントロールバス203から入力した制御信号を汎用マイクロプロセッサの種別に対応して機能モジュール内部の汎用制御信号DOに変換した後データ転送回路20 Bus control signal conversion circuit 205 the data transfer circuit 20 converts the control signal inputted from the control bus 203 corresponds to the function module inside the general control signal DO to the type of general purpose microprocessor
1に出力し,データ転送回路201は汎用制御信号DOに従ってデータバス206にデータを出力する。 Output to 1, the data transfer circuit 201 outputs the data to the data bus 206 in accordance with general control signal DO. データバス206に出力されたデータは,汎用マイクロプロセッサ204に引き取られる。 The data output to the data bus 206 is taken up in a general-purpose microprocessor 204. 逆に汎用マイクロプロセッサ204がデータを出力すると,バス制御信号変換回路205がコントロールバス203から入力した出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後データ転送回路201に出力し,データ転送回路201はデータバス206からデータを引き取る。 General purpose microprocessor 204 and outputs the data to the contrary, the bus control signal conversion circuit 205 is a control bus 203 the data transfer circuit 201 converts the generic control signal DI corresponding to the type of general purpose microprocessor output control signal inputted from the output to the data transfer circuit 201 pick up the data from the data bus 206. データ転送回路201は引き取ったデータを処理した後汎用制御信号の一種である出力転送制御信号RQIによりバス制御信号作成回路202 Data transfer circuit 201 bus control signal generation circuit 202 by the output transfer control signals RQI, which is a kind of universal control signal after processing taken off the data
に処理完了を知らせ,信号RQIを受け取たバス制御信号作成回路202はデータ書き込みレディの割込みを汎用マイクロプロセッサ204にあげる。 Informs the completion of processing, the bus control signals receive signals RQI creation circuit 202 increase the interrupt data writing ready general-purpose microprocessor 204.

(2) DMA転送の場合 機能ブロック外部に対して機能ブロックがバスマスタとなってDMA転送を行う場合,これの動作を説明すると, (2) When the functional block for the case the function block external DMA transfer DMA transfer is a bus master, to explain this behavior,
データ転送回路201は機能ブロックから出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOによりバス制御信号作成回路202に知らせ,信号RQ Data transfer circuit 201 informs the bus control signal generation circuit 202 by the output transfer control signal RQO which is a kind of general control signals that there is data to be output from the function block, the signal RQ
Oを受け取ったバス制御信号作成回路202はDMA転送の場合コントロールバス203に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス203,データバス206,アドレスバス207のバス権を汎用マイクロプロセッサ204から獲得する。 Bus control signal generation circuit 202 which has received the O raises the control signal bus master right acquisition in accordance with the general purpose microprocessor when the control bus 203 of the DMA transfer, control bus 203, data bus 206, a bus address bus 207 general purpose to win from the microprocessor 204. バス制御信号作成回路202はまたアドレス作成回路208に機能ブロック外部への出力先アドレスの発生を汎用制御信号の一種である出力アドレス作成指令信号OAを用いて要求し,アドレス作成回路208は外部アドレスバッファ209にアドレスをセットする。 Bus control signal generation circuit 202 also requires using the output address production command signal OA is the generation of the destination address to the functional blocks outside the address generation circuit 208 is a kind of general control signal, the address generating circuit 208 is an external address to set an address to the buffer 209. バス制御信号作成回路202はバス権を獲得した後,メモリ210へデータをDMA転送方式で出力するためコントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ書込みの制御信号を出力するとともに,データ転送回路201と外部アドレスバッファ209とに汎用マイクロプロセッサの種別に対応したタイミングで汎用制御信号DO及びAOを出力して,データバス206とアドレスバス207とにデータ及びアドレスを出力する。 After the bus control signal generation circuit 202 which has acquired the bus, and outputs a control signal of the memory write corresponding to the control bus 203 to the type of general purpose microprocessor for outputting the DMA transfer method data to the memory 210, the data transfer and outputs the general control signals DO and AO at the timing corresponding to the circuit 201 and the external address buffer 209 of the type of general purpose microprocessor, it outputs the data and address on the data bus 206 and address bus 207.
メモリ210からDMA転送方式で入力する場合は,データ転送回路201の入力バッファが空きであることをRQIにより知ったバス制御信号作成回路202は,DMA転送の場合コントロールバス203に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス20 When inputting the DMA transfer method from the memory 210, the bus control signal generation circuit 202 knows by RQI that the input buffer of the data transfer circuit 201 is empty, in response to a general-purpose microprocessor when the control bus 203 of the DMA transfer increase the control signal of the bus master right acquisition was, the control bus 20
3,データバス206,アドレスバス207のバス権を汎用マイクロプロセッサ204から獲得する。 3, to acquire the data bus 206, the bus right of the address bus 207 from the general purpose microprocessor 204. バス制御信号作成回路202はまたアドレス作成回路208に機能ブロック外部への入力アドレスの発生を汎用制御信号の一種である入力アドレス作成指令信号IAを用いて要求し,アドレス作成回路208は外部アドレスバッファ209にアドレスをセットする。 Bus control signal generation circuit 202 also requires using an input address production command signal IA, which is a kind of universal control signal generation of the input address to the functional blocks outside the address generating circuit 208, the address generating circuit 208 is an external address buffer to set the address to 209. バス制御信号作成回路202はバス権を獲得した後,メモリ210からデータをDMA転送方式で入力するため,コントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ読み込みの制御信号を出力するとともに,データ転送回路201と外部アドレスバッファ209 After the bus control signal generation circuit 202 which has acquired the bus, for inputting data from the memory 210 by the DMA transfer method, and outputs a control signal of the memory read corresponding to the type of general purpose microprocessor control bus 203, data transfer circuit 201 and the external address buffer 209
とに汎用マイクロプロセッサの種別に対応したタイミングで汎用制御信号DI,AOを出力してアドレスバス207にアドレスを出力し,データバス206からデータを入力させる。 DOO generic control signal at a timing corresponding to the type of general purpose microprocessor DI, and outputs the AO outputs the address to the address bus 207, to input data from the data bus 206.

また機能ブロックを宅内機器が制御するため制御レジスタ211にコントロール情報を書き込む場合は,汎用マイクロプロセッサ204がコントロール情報をデータバス206 In the case the function block home device to write control information in the control register 211 for controlling the data general purpose microprocessor 204 control information bus 206
に出力すると,バス制御信号変換回路205がコントロールバス203から入力した汎用マイクロプロセッサ204の出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後制御レジスタ211に出力し,制御レジスタ211はデータバス206からコントロール情報を引き取る。 And it outputs the outputs to the control register 211 after converting the generic control signal DI corresponding output control signals of a general purpose microprocessor 204 bus control signal conversion circuit 205 is input from the control bus 203 to the type of general purpose microprocessor, control register 211 take over the control information from the data bus 206.

この様な構成になっているから,同一のデータ処理機能部を複数の汎用マイクロプロセッサ種別及びデータ転送方式に対して共用でき,新たな種別の汎用マイクロプロセッサに対してもバス・インタフェース回路の内,バス制御信号変換回路205及びバス制御信号作成回路202を追加・変更するだけで対処できる。 Because they become to such a configuration, the same data processing function unit can be shared for a plurality of general-purpose microprocessors type and data transfer method, among the bus interface circuit also for a general purpose microprocessor of a new type It can be addressed by simply adding or changing a bus control signal conversion circuit 205 and the bus control signal generation circuit 202.

また汎用マイクロプロセッサからデータの転送以外に制御情報等を設定する場合においても,バス制御信号変換回路205をデータ処理機能部と制御レジスタとで共用できるためハード規模の増加を抑えることが可能である。 Also in case of setting the control information from the general-purpose microprocessor in addition to the transfer of data, it is possible to suppress an increase in the hardware scale for can share the bus control signal conversion circuit 205 and the control register data processing function unit .

第2図は本発明の第二の実施例を説明する図であって,3 Figure 2 is a diagram illustrating a second embodiment of the present invention, 3
00は本実施例によるマイクロプロセッサ・インタフェース回路,301は機能ブロック内部のマイクロプロセッサ,3 00 microprocessor interface circuit according to the present embodiment, 301 functional blocks inside the microprocessor, 3
02はデータバス,303はコントロールバス,304はデータ転送回路である。 02 denotes a data bus, 303 is a control bus, 304 is a data transfer circuit.

(1) I/O転送の場合 機能ブロック外部から汎用マイクロプロセッサの入出力命令によるアクセス(I/O転送)を行う場合,これの動作を説明すると,マイクロプロセッサ301が機能ブロックの外部に出力するデータをデータバス302に出力し, (1) If the case the function block external I / O transfer performs access by input and output commands of a general purpose microprocessor (I / O transfer), when describing this operation, the microprocessor 301 is output to the outside of the functional block outputs data to the data bus 302,
コントロールバス303に書き込みの制御信号をのせデータ転送回路304に書き込みを行う。 Writing to the data transfer circuit 304 carrying the control signals for writing the control bus 303. データ転送回路304は機能ブロックから出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOによりバス制御信号作成回路202に知らせる。 Data transfer circuit 304 informs the bus control signal generation circuit 202 by the output transfer control signal RQO which is a kind of general control signals that there is data to be output from the function block. RQOを受け取ったバス制御信号作成回路202は,I/O転送の場合コントロールバス203 Bus control signal generation circuit 202 which has received the RQO the controls if the I / O transfer bus 203
に出力要求の割込みをあげ,汎用マイクロプロセッサ20 Raising an interrupt output request, a general purpose microprocessor 20
4の入力動作を待つ。 4 of waiting for the input operation. 汎用マイクロプロセッサ204はバス制御信号作成回路202から出力要求の割込みを受け取ると,コントロールバス203に読み取りの制御信号をのせる。 When a general-purpose microprocessor 204 receives the interrupt output request from the bus control signal generation circuit 202, it places the control signal of the reading to the control bus 203. バス制御信号変換回路205はコントロールバス203から入力した制御信号を汎用マイクロプロセッサの種別に対応して機能モジュール内部の汎用制御信号DOに変換した後データ転送回路304に出力し,データ転送回路304は汎用制御信号DOに従ってデータバス206にデータを出力する。 Bus control signal conversion circuit 205 outputs the data transfer circuit 304 converts the control signal inputted from the control bus 203 corresponds to the function module inside the general control signal DO to the type of general purpose microprocessor, the data transfer circuit 304 and it outputs the data to the data bus 206 in accordance with general control signal DO. データバス206に出力されたデータは,汎用マイクロプロセッサ204に引き取られる。 The data output to the data bus 206 is taken up in a general-purpose microprocessor 204. 逆に汎用マイクロプロセッサ204がデータを出力すると,バス制御信号変換回路205がコントロールバス203から入力した出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後データ転送回路304に出力し,データ転送回路304はデータバス206からデータを引き取る。 General purpose microprocessor 204 and outputs the data to the contrary, the bus control signal conversion circuit 205 is a control bus 203 the data transfer circuit 304 converts the generic control signal DI corresponding to the type of general purpose microprocessor output control signal inputted from the output to the data transfer circuit 304 pick up the data from the data bus 206. データ転送回路304は機能ブロック外部から取り込んだデータがあることをコントロールバス303を通じてマイクロプロセッサ301に知らせ,マイクロプロセッサ3 Data transfer circuit 304 informs the microprocessor 301 via the control bus 303 that there is taken from the functional block external data, the microprocessor 3
01はデータ転送回路304からデータバス302を通じてデータを引き取る。 01 pick up the data through the data bus 302 from the data transfer circuit 304. データ転送回路304は引き取ったデータをマイクロプロセッサ301に出力した後,汎用制御信号の一種である入力転送制御信号RQIによりバス制御信号作成回路202に処理完了を知らせ,RQIを受け取ったバス制御信号作成回路202はデータ書込みレディの割込みをコントロールバス203を通じて汎用マイクロプロセッサ2 After outputting the data transfer circuit 304 is taken back data to the microprocessor 301, informs the completion of processing to the bus control signal generation circuit 202 by the input transfer control signals RQI, which is a kind of general control signal, creating a bus control signals received the RQI circuit 202 general purpose microprocessor 2 via the control bus 203 to interrupt data writing ready
04にあげる。 Increase to 04.

(2) DMA転送の場合 機能ブロック外部に対して機能ブロックがバスマスタとなってDMA転送を行う場合,これの動作を説明すると, (2) When the functional block for the case the function block external DMA transfer DMA transfer is a bus master, to explain this behavior,
マイクロプロセッサ301は機能ブロック外部に出力するデータをデータバス302に出力し,コントロールバス303 The microprocessor 301 outputs data to be output to the functional block external to the data bus 302, control bus 303
に書き込みの制御信号をのせてデータ転送回路304に書き込む。 Put the control signals of the write to write to the data transfer circuit 304. データ転送回路304は出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOによりバス制御信号作成回路202に知らせ,RQOを受け取ったバス制御信号作成回路202は,DMA転送の場合コントロールバス203に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス203,データバス206,アドレスバス207のバス権を汎用マイクロプロセッサ204から獲得する。 Data transfer circuit 304 informs the bus control signal generation circuit 202 by the output transfer control signal RQO which is a kind of general control signals that there is data to be output, the bus control signal generation circuit 202 which has received the RQO the case of DMA transfer raising a control signal bus master right acquisition in accordance with the general purpose microprocessor to control bus 203, to acquire the control bus 203, data bus 206, the bus right of the address bus 207 from the general purpose microprocessor 204. バス制御信号作成回路202 Bus control signal generating circuit 202
はまたアドレス作成回路208に機能ブロック外部への出力先アドレスの発生を汎用制御信号の一種である出力アドレス作成指令信号OAを用いて要求し,アドレス作成回路208は外部アドレスバッファ209にアドレスをセットする。 Sets the address also requires using the output address production command signal OA generation of output address to the functional blocks outside the address generation circuit 208 is a kind of general control signal, the address generation circuit 208 to the external address buffer 209 to. バス制御信号作成回路202はバス権を獲得した後, After the bus control signal generation circuit 202 which has acquired the bus,
メモリ210へデータをDMA転送方式で出力するためコントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ書込みの制御信号を出力するとともに,データ転送回路304と外部アドレスバッファ209とに汎用マイクロプロセッサの種別に対応したタイミングで汎用制御信号DO及びAOを出力して,データバス206とアドレスバス207とにデータ及びアドレスを出力する。 Outputs a control signal of the memory write corresponding to the control bus 203 to the type of general purpose microprocessor for outputting the DMA transfer method data to the memory 210, the type of general purpose microprocessor and a data transfer circuit 304 and the external address buffer 209 and it outputs the general control signals DO and AO at a timing corresponding to, and outputs the data and address on the data bus 206 and address bus 207. メモリ210からDMA転送方式で入力する場合は,データ転送回路304の入力バッファ空きであることをRQIにより知ったバス制御信号作成回路202は,DMA転送の場合コントロールバス2 When inputting the DMA transfer method from the memory 210, the bus control signal generation circuit learned by RQI that the input buffer empty data transfer circuit 304 202, when the DMA transfer control bus 2
03に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス203,データバス20 03 mentioned control signal bus master right acquisition in accordance with the general purpose microprocessor, a control bus 203, data bus 20
6,アドレスバス207のバス権を汎用マイクロプロセッサ2 6, a general purpose microprocessor bus address bus 207 2
04から獲得する。 To win from 04. バス制御信号作成回路202はまたアドレス作成回路208に機能ブロック外部への入力アドレスの発生を汎用制御信号の一種である入力アドレス作成指令信号IAを用いて要求し,アドレス作成回路208は外部アドレスバッファ209にアドレスをセットする。 Bus control signal generation circuit 202 also requires using an input address production command signal IA, which is a kind of universal control signal generation of the input address to the functional blocks outside the address generating circuit 208, the address generating circuit 208 is an external address buffer to set the address to 209. バス制御信号作成回路202はバス権を獲得した後,メモリ210からデータをDMA転送方式で入力するため,コントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ読み込みの制御信号を出力するとともに,データ転送回路304と外部アドレスバッファ209とに汎用マイクロプロセッサの種別に対応したタイミングで汎用制御信号 After the bus control signal generation circuit 202 which has acquired the bus, for inputting data from the memory 210 by the DMA transfer method, and outputs a control signal of the memory read corresponding to the type of general purpose microprocessor control bus 203, data generic control signal at a timing corresponding to the type of general purpose microprocessor and the transfer circuit 304 and the external address buffer 209
AO,DIを出力して,アドレスバス207にアドレスを出力し,データバス206からデータ転送回路304にデータを入力させる。 AO, and outputs the DI, and outputs the address to the address bus 207, to input data from the data bus 206 to the data transfer circuit 304.

また機能ブロックを宅内機器が制御するため制御レジスタ211にコントロール情報を書き込む場合は,汎用マイクロプロセッサ204がコントロール情報をデータバス206 In the case the function block home device to write control information in the control register 211 for controlling the data general purpose microprocessor 204 control information bus 206
に出力すると,バス制御信号変換回路205がコントロールバス203から入力した汎用マイクロプロセッサ204の出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後制御レジスタ211に出力し,制御レジスタ211はデータバス206からコントロール情報を引き取る。 And it outputs the outputs to the control register 211 after converting the generic control signal DI corresponding output control signals of a general purpose microprocessor 204 bus control signal conversion circuit 205 is input from the control bus 203 to the type of general purpose microprocessor, control register 211 take over the control information from the data bus 206.

この様な構成になっているから,同一のデータ転送機能部を複数の汎用マイクロプロセッサ種別及びデータ転送方式に対して共用でき,新たな種別の汎用マイクロプロセッサに対してもバス・インタフェース回路の内,バス制御信号変換回路及びバス制御信号作成回路を追加・変更するだけで対処できる。 Because they become to such a configuration, the same data transfer function unit can be shared for a plurality of general-purpose microprocessors type and data transfer method, among the bus interface circuit also for a general purpose microprocessor of a new type It can be addressed by simply adding or changing a bus control signal conversion circuit and the bus control signal generation circuit.

また汎用マイクロプロセッサからデータの転送以外に制御情報等を設定する場合においても,バス制御信号変換回路をデータ転送機能部と制御レジスタとで共用できるため,ハード規模の増加を抑えることが可能である。 Also in case of setting the control information from the general-purpose microprocessor in addition to the transfer of data, for that can be shared by the bus control signal conversion circuit and the data transfer function unit and a control register, it is possible to suppress an increase in the hardware scale .

第3図は本発明の第三の実施例を説明する図であって,4 Figure 3 is a diagram illustrating a third embodiment of the present invention, 4
00は本実施例によるマイクロプロセッサ・インタフェース回路,401は機能ブロック内のメモリ,402はバス制御信号作成回路,403はアドレス作成回路,404は内部アドレス・バッファ,405は機能ブロック内部のアドレスバス,406 00 microprocessor interface circuit according to the present embodiment, the memory in the functional block 401, the bus control signal generation circuit 402, the address generating circuit 403, the internal address buffer 404, 405 function blocks internal address bus, 406
はデータ転送回路である。 It is a data transfer circuit.

(1) I/O転送の場合 機能ブロック外部から汎用マイクロプロセッサの入出力命令によるアクセス(I/O転送)を行う場合,これの動作を説明すると,機能ブロックからデータを出力するには,マイクロプロセッサ301が,機能ブロックの外部に出力するデータをメモリ401にセットした後,コントロールバス303を通じてバス制御信号作成回路402にデータの転送を要求する。 (1) When performing I / O transfer when the functional block access by the outside from the general-purpose microprocessor output instruction (I / O transfer), when describing this operation, the output data from the functional block, micro processor 301, after setting the data to be output to the outside of the functional blocks in the memory 401, to request the transfer of data to the bus control signal generation circuit 402 via the control bus 303. データ転送要求を受けたバス制御信号作成回路402は,信号A1によりアドレス作成回路403に対してメモリ401からデータ転送を行うためのアドレスの発生を要求し,アドレス作成回路403は内部アドレス・バッファ404にアドレスをセットする。 Bus control signal generation circuit receiving the data transfer request 402 requests the generation of addresses for transferring data from the memory 401 to the address generation circuit 403 by the signal A1, the address generation circuit 403 Internal Address Buffer 404 to set the address to. バス制御信号作成回路402はまたコントロールバス303を通じてマイクロプロセッサ301にバスマスタ権獲得の制御信号を力し,データバス302,コントロールバス303,アドレスバス Bus control signal generation circuit 402 is also to force the control signal bus master right acquisition the microprocessor 301 via the control bus 303, data bus 302, control bus 303, address bus
405のバス権を獲得した後,コントロールバス303にメモリへの出力の制御信号を出力するとともに,信号A3によってアドレスバス405に転送データのアドレスを出力して,メモリ401よりデータをコントロールバス303に出力させる。 After acquiring the bus right of 405, outputs a control signal for output to the memory control bus 303, and outputs the address of the transfer data to the address bus 405 by the signal A3, the data from the memory 401 to control bus 303 to output. バス制御信号作成回路402は,データ転送回路4 Bus control signal generation circuit 402, the data transfer circuit 4
06も同時に制御し,コントロールバス303に出力されたデータをデータ転送回路406に入力させる。 06 also controlled simultaneously, and inputs the output data to the control bus 303 to the data transfer circuit 406. データ転送回路406は機能ブロックから出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOを通じてバス制御信号作成回路402に知らせる。 Data transfer circuit 406 informs the bus control signal generation circuit 402 that there is data to be output from the function block through the output transfer control signal RQO which is a kind of general control signals. RQOを受け取ったバス制御信号作成回路402は,I/O転送の場合,コントロールバス203に出力要求の割込みをあげ,汎用マイクロプロセッサ204の入力動作を待つ。 Bus control signal generation circuit 402 which has received the RQO in the case of I / O transfer, raising an interrupt output request to the control bus 203 and waits for input operation of the general-purpose microprocessor 204. 汎用マイクロプロセッサ204はバス制御信号作成回路402から出力要求の割込みを受け取ると,コントロールバス203に読み取りの制御信号をのせる。 When a general-purpose microprocessor 204 receives the interrupt output request from the bus control signal generation circuit 402, it places the control signal of the reading to the control bus 203. バス制御信号変換回路205はコントロールバス203から入力した制御信号を汎用マイクロプロセッサの種別に対応して機能モジュール内部の汎用制御信号DOに変換した後データ転送回路406に出力し, Bus control signal conversion circuit 205 outputs the data transfer circuit 406 converts the control signal inputted from the control bus 203 corresponds to the function module inside the general control signal DO to the type of general purpose microprocessor,
データ転送回路406は汎用制御信号DOに従ってデータバス206にデータを出力する。 Data transfer circuit 406 outputs the data to the data bus 206 in accordance with general control signal DO. データバス206に出力されたデータは,汎用マイクロプロセッサ204に引き取られる。 The data output to the data bus 206 is taken up in a general-purpose microprocessor 204. 逆に汎用マイクロプロセッサ204がデータを出力すると,バス制御信号変換回路205がコントロールス203から入力した出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後データ転送回路406に出力し,データ転送回路406はデータバス206からデータを引き取る。 General purpose microprocessor 204 and outputs the data to the contrary, the bus control signal conversion circuit 205 controls the scan 203 the data transfer circuit 406 converts the generic control signal DI corresponding to the type of general purpose microprocessor output control signal inputted from the output to the data transfer circuit 406 pick up the data from the data bus 206. データ転送回路406は機能ブロック外部から取り込んだデータがあることを信号RQ2によりバス制御信号作成回路402に知らせ,バス制御信号作成回路402は信号A2によりアドレス作成回路403に対してメモリ401へデータ転送を行うためのアドレスの発生を要求し,アドレス作成回路403は内部アドレス・バッファ404にアドレスをセットする。 Data transfer circuit 406 informs the bus control signal generation circuit 402 by the signal RQ2 that there is data fetched from the function block external bus control signal generation circuit 402 is a data transfer to the memory 401 to the address generation circuit 403 by the signal A2 It requires the generation of addresses for performing the address generation circuit 403 sets the address to the internal address buffer 404. バス制御信号作成回路4 Bus control signal generating circuit 4
02は,またコントロールバス303を通じてマイクロプロセッサ301にバスマスタ権獲得の制御信号を出力し,データバス302,コントロールバス303,アドレスバス405のバス権を獲得した後,コントロールバス303にメモリへの入力の制御信号を出力するとともに,信号A3によって内部アドレス・バッファ404に転送データのアドレスを出力する。 02 also outputs a control signal bus master right acquisition the microprocessor 301 via the control bus 303, data bus 302, control bus 303, after acquiring the bus right of the address bus 405, the input to the memory control bus 303 it outputs a control signal, and outputs the address of the transfer data by the signal A3 to the internal address buffer 404. またバス制御信号作成回路402はデータ転送回路406を制御し,データバス302にデータを出力させ, The bus control signal generation circuit 402 controls the data transfer circuit 406, to output the data to the data bus 302,
データバス302を通じてメモリ401にデータを入力させる。 In the memory 401 to input data through the data bus 302. データ転送回路406は,機能ブロック外部から入力したデータをメモリ401に出力した後汎用制御信号の一種である入力転送制御信号RQIによりバス制御信号作成回路402に処理完了を知らせ,信号RQIを受け取ったバス制御信号作成回路402はデータ書込みレディの割込みをコントロールバス203を通じて汎用マイクロプロセッサ2 Data transfer circuit 406 informs the completion of processing to the bus control signal generation circuit 402 by the input transfer control signals RQI, which is a kind of universal control signal after outputting the data input from the functional block external to the memory 401, it receives a signal RQI bus control signal generation circuit 402 is a general purpose microprocessor 2 via the control bus 203 to interrupt data writing ready
04にあげる。 Increase to 04.

(2) DMA転送の場合 機能ブロック外部に対して機能ブロックがバスマスタとなってDMA転送を行う場合,これの動作を説明すると, (2) When the functional block for the case the function block external DMA transfer DMA transfer is a bus master, to explain this behavior,
マイクロプロセッサ301が機能ブロック外部に出力するデータをメモリ401にセットした後,コントロールバス3 After setting the data microprocessor 301 outputs to the function block external to the memory 401, control bus 3
03を通じてバス制御信号作成回路402にデータの転送を要求する。 It requests the transfer of data to the bus control signal generation circuit 402 through 03. データ転送要求を受けたバス制御信号作成回路402は信号A1によりアドレス作成回路403に対してメモリ401からデータ転送を行うためのアドレスの発生を要求し,アドレス作成回路403は内部アドレス・バッファ4 Bus control signal generation circuit 402 which has received the data transfer request requests the generation of addresses for transferring data from the memory 401 to the address generation circuit 403 by the signal A1, the address generation circuit 403 internal address buffer 4
04にアドレスをセットする。 To set the address to 04. バス制御信号作成回路402 Bus control signal generating circuit 402
は,またコントロールバス303を通じてマイクロプロセッサ301にバスマスタ権獲得の制御信号を出力し,データバス302,コントロールバス303,アドレスバス405のバス権を獲得した後,コントロールバス303にメモリへの出力の制御信号を出力するとともに,信号A3によってアドレスバス405に転送データのアドレスを出力して,メモリ401よりデータをコントロールバス303に出力させる。 Also outputs a control signal bus master right acquisition the microprocessor 301 via the control bus 303, data bus 302, control bus 303, after acquiring the bus right of the address bus 405, control of the output to the memory control bus 303 it outputs a signal, and outputs the address of the transfer data to the address bus 405 by the signal A3, and outputs the data from the memory 401 to the control bus 303. バス制御信号作成回路402は,データ転送回路406も同時に制御し,データバス302に出力されたデータをデータ転送回路406に入力させる。 Bus control signal generation circuit 402, the data transfer circuit 406 is also controlled simultaneously, to input data outputted to the data bus 302 to the data transfer circuit 406. データ転送回路406は出力するデータがあることを汎用制御信号の一種である出力転送制御信号RQOによりバス制御信号作成回路402に知らせ,RQOを受け取ったバス制御信号作成回路402は,DMA Data transfer circuit 406 informs the bus control signal generation circuit 402 by the output transfer control signal RQO which is a kind of general control signals that there is data to be output, the bus control signal generation circuit 402 which has received the RQO is, DMA
転送の場合コントロールバス203に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス203,データバス206,アドレスバス207のバス権を汎用マイクロプロセッサ204から獲得する。 Raising a control signal bus master right acquisition in accordance with the general-purpose microprocessor in the case of the transfer control bus 203, to acquire the control bus 203, data bus 206, the bus right of the address bus 207 from the general purpose microprocessor 204. バス制御信号作成回路402はまたアドレス作成回路403に機能ブロック外部への出力先アドレスの発生を汎用制御信号の一種である出力アドレス作成指令信号OAを用いて要求し,アドレス作成回路403は外部アドレスバッファ209にアドレスをセットする。 Bus control signal generation circuit 402 also requires using the output address production command signal OA is the generation of the destination address to the functional blocks outside the address generation circuit 403 is a kind of general control signal, the address generation circuit 403 is an external address to set an address to the buffer 209. バス制御信号作成回路402は, Bus control signal generation circuit 402,
バス権を獲得した後,メモリ210へデータをDMA転送方式で出力するためコントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ書込みの制御信号を出力するとともに,データ転送回路406と外部アドレスバッファ209とに汎用マイクロプロセッサの種別に対応したタイミングで汎用制御信号DO及びAOを出力して,データバス206とアドレスバス207とにデータ及びアドレスを出力する。 After acquiring the bus, and outputs a control signal of the memory write corresponding to the control bus 203 to the type of general purpose microprocessor for outputting the DMA transfer method data to the memory 210, data transfer circuit 406 and the external address buffer 209 preparative to output the generic control signal DO and AO at timing corresponding to the type of general purpose microprocessor, it outputs the data and address on the data bus 206 and address bus 207. メモリ210からDMA転送方式で入力する場合は,データ転送回路406の入力バッファが空きであることをRQIにより知ったバス制御信号作成回路402は,DMA転送の場合コントロールバス203に汎用マイクロプロセッサに応じたバスマスタ権獲得の制御信号をあげ,コントロールバス203,データバス206,アドレスバス207のバス権を汎用マイクロプロセッサ204から獲得する。 When inputting the DMA transfer method from the memory 210, the bus control signal generation circuit 402 knows by RQI that the input buffer of the data transfer circuit 406 is empty, in response to a general-purpose microprocessor when the control bus 203 of the DMA transfer raising a control signal from a bus master right acquisition was to acquire control bus 203, data bus 206, the bus right of the address bus 207 from the general purpose microprocessor 204. バス制御信号作成回路402はまたアドレス作成回路403に機能ブロック外部への入力アドレスの発生を汎用制御信号の一種である入力アドレス作成指令信号IAを用いて要求し, Bus control signal generation circuit 402 also requires using an input address production command signal IA, which is a kind of universal control signal generation of the input address to the functional blocks outside the address generating circuit 403,
アドレス作成回路403は外部アドレスバッファ209にアドレスをセットする。 Address generating circuit 403 sets the address to the external address buffer 209. バス制御信号作成回路402は,バス権を獲得した後,メモリ210からデータをDMA転送方式で入力するためコントロールバス203に汎用マイクロプロセッサの種別に対応したメモリ読み込みの制御信号を出力するとともに,データ転送回路406と外部アドレスバッファ209とに汎用マイクロプロセッサ種別に対応したタイミングで汎用制御信号AO,DIを出力してアドレスバス207にアドレスを出力し,データバス206からデータ転送回路406にデータを入力させる。 Bus control signal generation circuit 402, after acquiring the bus, and outputs a control signal of the memory read corresponding to the type of general purpose microprocessor control bus 203 to input data from the memory 210 by the DMA transfer method, data transfer circuit 406 and the external address buffer 209 and the general-purpose control signal at a timing corresponding to the general-purpose microprocessor type in AO, and outputs the DI outputs the address to the address bus 207, the input data from the data bus 206 to the data transfer circuit 406 make.

また機能ブロックを宅内機器が制御するため制御レジスタ211にコントロール情報を書き込む場合は,汎用マイクロプロセッサ204がコントロール情報をデータバス206 In the case the function block home device to write control information in the control register 211 for controlling the data general purpose microprocessor 204 control information bus 206
に出力する,バス制御信号変換回路205がコントロールバス203から入力した汎用マイクロプロセッサ204の出力制御信号を汎用マイクロプロセッサの種別に対応して汎用制御信号DIに変換した後制御レジスタ211に出力し, And it outputs the outputs to the control register 211 after converting the generic control signal DI corresponding output control signals of a general purpose microprocessor 204 bus control signal conversion circuit 205 is input from the control bus 203 to the type of general purpose microprocessor,
制御レジスタ211はデータバス206からコントロール情報を引き取る。 Control register 211 take over the control information from the data bus 206.

この様な構成になっているから同一のデータ転送機能部を複数の汎用マイクロプロセッサ種別及びデータ転送方式に対して共用でき,新たな種別の汎用マイクロプロセッサに対してもバス・インタフェース回路の内,バス制御信号変換回路及びバス制御信号作成回路を追加・変更するだけで対処できる。 Because it becomes such a configuration can share the same data transfer function unit to a plurality of general-purpose microprocessors type and data transfer method, among the bus interface circuit also for a general purpose microprocessor of a new type, simply adding or changing a bus control signal conversion circuit and the bus control signal generation circuit can deal.

また汎用マイクロプロセッサからデータの転送以外に制御情報等を設定する場合においても,バス制御信号変換回路をデータ転送機能部と制御レジスタとで共用できるため,ハード規模の増加を抑えることが可能である。 Also in case of setting the control information from the general-purpose microprocessor in addition to the transfer of data, for that can be shared by the bus control signal conversion circuit and the data transfer function unit and a control register, it is possible to suppress an increase in the hardware scale .

さらにDMA転送を行うために必要となるアドレス発生部を機能ブロック内部のDMA転送と機能ブロック外部へのD D to the functional blocks outside the DMA transfer of the internal functional block address generator which is necessary for further DMA transfers
MA転送との間で共用できるため,DMA転送に関わるハードウェア規模の増加を抑えることが可能である。 Because that can be shared between the MA transfer, it is possible to suppress the increase of the hardware scale involved in the DMA transfer.

これらの説明から明らかなように,従来の技術に比べて,本発明においては複数の種別の汎用マイクロプロセッサ及び複数のデータ転送方式に対応する場合,機能ブロック内のひとつのデータ転送機能部に対してマイクロプロセッサ対応部を選択・制御して用いるので,機能ブロックの重複がなくなり,ハードウェア規模を縮小でき,また新たな汎用マイクロプロセッサ種別に対応する場合もデータ転送機能部はそのままでマイクロプロセッサ対応部のみの変更で対処でき,追加・変更が容易である等の改善効果がある。 As apparent from these explanation, as compared with the conventional art, when the present invention corresponding to the general-purpose microprocessor and a plurality of data transfer method of a plurality of types, for one of the data transfer function of the functional block since used to select and control the microprocessor corresponding portion Te eliminates duplication of functional blocks, you can reduce the hardware scale, and also the data transfer function unit may correspond to a new general purpose microprocessor type corresponding microprocessor as is able to cope with change parts only, there is an effect of improving etc. it is easy to add or change. データ転送機能部以外でもこの構成に準ずることで,バス・インタフェース回路内のマイクロプロセッサ対応部やアドレス発生部を共用でき, By pursuant to this configuration other than data transfer function unit, it can be shared microprocessor corresponding unit and the address generator of the bus interface in the circuit,
機能ブロックのハードウェア規模を縮小でき,さらにデータ転送機能部自体の機能追加や変更を行う場合はマイクロプロセッサ対応部と独立に行えるので追加変更が容易である。 Can reduce the hardware scale of the functional blocks, it is easy to add changes because performed independently of the microprocessor corresponding section if further performs the function add or modify data transfer function unit itself.

(5)発明の効果 以上説明したように,本発明によれば,マイクロプロセッサ・インタフェース回路の構成を対応する汎用マイクロプロセッサの種別やデータの転送方式に依存して選択・制御されるマイクロプロセッサ対応部と,入出力したデータの回路内の転送や出力アドレスの生成等,対応する汎用マイクロプロセッサの種別やデータの転送方式に独立なデータ転送機能部とに分離・独立した構成としたため,複数の汎用マイクロプロセッサに対応する場合にマイクロプロセッサ・バス・インタフェース回路のハードウェア規模を縮小でき,また各々の機能を変更・追加する場合においても,容易に実現できるとともにハードウェアを共用できハードウェア規模の増加を抑えることができる等の利点がある。 (5) As the effect explained above, according to the present invention, the microprocessor corresponding to the corresponding general-purpose microprocessor of the type and depending on the transfer method of the data by selecting and controlling the structure of the microprocessor interface circuit and parts, such as generation of transfer and output address in the circuit of the input and output data, the corresponding order was separated and independent configuration and independent data transfer function unit to the transfer method of the type and data of general microprocessor, a plurality of can reduce the hardware scale of the microprocessor bus interface circuit may correspond to a general purpose microprocessor, also in case of changing or adding the respective functions, it is possible to easily realize can share hardware hardware scale there are advantages such as it is possible to suppress the increase.

さらにバス制御信号作成回路が入力アドレス作成信号と出力アドレス作成信号とを独立に出力できるため、特に Further, since the bus control signal generation circuit can be independently output an input address formation signal and the output address formation signal, in particular
DMA転送方式を用いる際には上記の効果に加えて、バス利用効率を損なわずにデータ転送が可能となる、という効果を有する。 In using DMA transfer method in addition to the above effects, it is possible to transfer data without compromising the bus utilization efficiency, it has the effect that.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図は本発明の第一の実施例を説明する図,第2図は本発明の第二の実施例を説明する図,第3図は本発明の第三の実施例を説明する図,第4図は従来の技術による Figure Figure 1 is for explaining the first embodiment of the present invention, FIG. FIG. 2 illustrating a second embodiment of the present invention, FIG. 3 is a diagram illustrating a third embodiment of the present invention , Fig. 4 according to the prior art
I/O転送の例を説明する図を示す。 It shows a diagram illustrating an example of I / O transfers. 図中の符号200は本実施例によるマイクロプロセッサ・ Reference numeral 200 in the figure microprocessor according to this embodiment
インタフェース回路,201はデータ転送回路,202はバス制御信号作成回路,203は機能ブロックが接続された汎用マイクロプロセッサのコントロールバス,204は汎用マイクロプロセッサ,205はバス制御信号変換回路,206はデータバス,207はアドレスバス,208はアドレス作成回路,209は外部アドレスバッファ,210はメモリ,211は制御レジスタ,300は本実施例によるマイクロプロセッサ・インタフェース回路,301は機能ブロック内部のマイクロプロセッサ,302はデータバス,303はコントロールバス,304はデータ転送回路,400は本実施例によるマイクロプロセッサ・ Interface circuitry, the data transfer circuit 201, 202 is a bus control signal generating circuit, 203 is a general purpose microprocessor control bus function block is connected, 204 general-purpose microprocessor, the bus control signal conversion circuit 205, 206 is a data bus , the address bus 207, the address generating circuit 208, 209 is an external address buffer, a memory, 211 is a control register 210, the microprocessor interface circuit according to the present embodiment 300, 301 function block inside of the microprocessor, the 302 data bus, the control bus 303, the data transfer circuit 304, 400 is microprocessor according to this embodiment
インタフェース回路,401は機能ブロック内のメモリ,402 Interface circuit, 401 a memory in the functional block, 402
はバス制御信号作成回路,403はアドレス作成回路,404内部アドレス・バッファ,405は機能ブロック内部のアドレスバス,406はデータ転送回路である。 The bus control signal generation circuit, the address generating circuit 403, 404 internal address buffer, 405 functional blocks internal address bus, 406 is a data transfer circuit.

フロントページの続き (72)発明者 永井 直文 神奈川県横須賀市武1丁目2356番地 日本 電信電話株式会社複合通信研究所内 (56)参考文献 実開 昭59−147236(JP,U) Of the front page Continued (72) inventor Naofumi Nagai Yokosuka, Kanagawa Prefecture Takeshi 1-chome 2356 address Nippon Telegraph and Telephone Corporation complex communication within the Institute (56) references JitsuHiraku Akira 59-147236 (JP, U)

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】機能ブロックに内蔵され、汎用マイクロプロセッサとメモリとが接続された汎用マイクロプロセッサバスに接続し、該汎用マイクロプロセッサバスを通して前記汎用マイクロプロセッサ及び前記メモリとデータを送受信するマイクロプロセッサ・バス・インタフェース回路において、 前記汎用マイクロプロセッサバスとの送受信の許可を通知する転送制御信号を送出し、前記データを前記機能ブロック又は前記汎用マイクロプロセッサバスと送受信するデータ転送回路と、 前記汎用マイクロプロセッサが発した制御信号を前記汎用マイクロプロセッサバスを通して受信し、前記データ転送回路が前記データを前記汎用マイクロプロセッサバスに送受信するタイミングを前記データ転送回路に通知する信号変換回路と、 前記デー 1. A built in the functional block, connected to the general-purpose microprocessor bus and a general-purpose microprocessor and a memory are connected, microprocessor to transmit and receive the general purpose microprocessor and the memory and the data through the microprocessor bus for 該汎in the bus interface circuit, wherein the general purpose microprocessor sends a transfer control signal for notifying the permission of transmission and reception of the bus, a data transfer circuit for transmitting and receiving the said functional block or the general purpose microprocessor bus the data, the general-purpose microprocessor a signal conversion circuit which receives the control signal through the general purpose microprocessor bus emitted, and notifies the timing of the data transfer circuit for transmitting and receiving the data to the general purpose microprocessor bus to the data transfer circuit, the data 転送回路から受信した前記転送制御信号に基づいて、前記汎用マイクロプロセッサに対応した制御信号を前記汎用マイクロプロセッサが要求するタイミングで前記汎用マイクロプロセッサバスに出力し、入力アドレス作成指令信号又は出力アドレス作成指令信号をそれぞれ独立に出力し、前記データ転送回路が前記データを前記汎用マイクロプロセッサバスと送受信するタイミングを前記データ転送回路に通知し、アドレスを前記汎用マイクロプロセッサバスに出力するタイミングを後記アドレスバッファに通知するバス制御信号作成回路と、 前記バス制御信号作成回路から前記入力アドレス作成信号と前記出力アドレス作成信号とを受信し、前記入力アドレス作成信号により前記メモリへデータを入力する入力アドレスを、前記出力アド Based on the transfer control signal received from the transfer circuit, the control signal corresponding to a general-purpose microprocessor output to the general purpose microprocessor bus by said timing general purpose microprocessor requests, input address production command signal or the output address formation outputs a command signal independently, the timing of the data transfer circuit for transmitting and receiving and the general-purpose microprocessor bus the data notifies the data transfer circuit, below the address buffer when to output to the general purpose microprocessor bus address notification and bus control signal generation circuit for the received from the bus control signal generation circuit and the input address formation signal and said output address formation signal, the input address for inputting data into the memory by the input address creation signal, the output address ス作成信号により前記メモリからデータを出力する出力アドレスを、それぞれ独立に作成するアドレス作成回路と、 前記アドレス作成回路で作成された前記アドレスを記憶し、前記バス制御信号作成回路から前記アドレスを前記汎用マイクロプロセッサバスに出力するタイミングを受信し、前記タイミングに基づいて前記汎用マイクロプロセッサバスに出力するアドレスバッファとを 備えたことを特徴とするマイクロプロセッサ・バス・インタフェース回路。 An output address by creating signal to output data from said memory, and an address generation circuit for creating independently storing said addresses created by said address generating circuit, the said address from said bus control signal generation circuit general purpose microprocessor receives the timing of output to the bus, the microprocessor bus interface circuit, characterized in that it comprises an address buffer for outputting the general purpose microprocessor bus on the basis of said timing.
JP61027245A 1986-02-10 1986-02-10 Microprocessor bus interface circuit Expired - Fee Related JPH0754503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61027245A JPH0754503B2 (en) 1986-02-10 1986-02-10 Microprocessor bus interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61027245A JPH0754503B2 (en) 1986-02-10 1986-02-10 Microprocessor bus interface circuit

Publications (2)

Publication Number Publication Date
JPS62184557A JPS62184557A (en) 1987-08-12
JPH0754503B2 true JPH0754503B2 (en) 1995-06-07

Family

ID=12215692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61027245A Expired - Fee Related JPH0754503B2 (en) 1986-02-10 1986-02-10 Microprocessor bus interface circuit

Country Status (1)

Country Link
JP (1) JPH0754503B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662120B2 (en) * 1991-10-01 1997-10-08 インターナショナル・ビジネス・マシーンズ・コーポレイション Speech recognition apparatus and speech recognition processing unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324508Y2 (en) * 1984-02-16 1988-07-05

Also Published As

Publication number Publication date
JPS62184557A (en) 1987-08-12

Similar Documents

Publication Publication Date Title
US4110823A (en) Soft display word processing system with multiple autonomous processors
US7398346B2 (en) Bus system for use with information processing apparatus
US5548730A (en) Intelligent bus bridge for input/output subsystems in a computer system
EP1688847B1 (en) Die-to-die interconnect interface and protocol for stacked semiconductor dies
EP0559408B1 (en) A method and apparatus for performing bus arbitration using an arbiter in a data processing system
US5274783A (en) SCSI interface employing bus extender and auxiliary bus
US4799199A (en) Bus master having burst transfer mode
US4591977A (en) Plurality of processors where access to the common memory requires only a single clock interval
JP3127853B2 (en) Memory integrated circuits as well as main storage system and graphics memory system using the same
US5673400A (en) Method and apparatus for identifying and controlling a target peripheral device in a multiple bus system
US5506973A (en) Bus system for use with information processing apparatus
US4016541A (en) Memory unit for connection to central processor unit and interconnecting bus
US20040107265A1 (en) Shared memory data transfer apparatus
KR900007564B1 (en) Data processor having dynamic bus sizing
US6047120A (en) Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
JP2571673B2 (en) Method and apparatus for providing a back-to-back data transfers in an information processing system having a multiplexed bus
US6157970A (en) Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
EP0834816A3 (en) Microprocessor architecture capable of supporting multiple heterogenous processors
JPH10177545A (en) Bus communication system, bus arbitrating method, and data transferring method
JP2007504531A (en) With on-board data retrieval capability, memory modules and a method and system based processors that use such memory modules
JP2504206B2 (en) Bus controller - La
JPH05265971A (en) Computer system, and integrated single-chip central processor using the same
JPH0630087B2 (en) Interface - Hue - scan circuit
JPH10161974A (en) Long-distance pci bridge pier
US4730308A (en) Interface between a computer bus and a serial packet link

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees