JPH0750233A - Semiconductor chip - Google Patents

Semiconductor chip

Info

Publication number
JPH0750233A
JPH0750233A JP19605793A JP19605793A JPH0750233A JP H0750233 A JPH0750233 A JP H0750233A JP 19605793 A JP19605793 A JP 19605793A JP 19605793 A JP19605793 A JP 19605793A JP H0750233 A JPH0750233 A JP H0750233A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
chip
fuse
output
circuit
fuses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19605793A
Other languages
Japanese (ja)
Inventor
Takashi Nakatani
孝 中谷
Original Assignee
Kawasaki Steel Corp
川崎製鉄株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE:To enable the title semiconductor chip to be identified with one another using a simple means by a method wherein a specific area of the chip is provided with plural fuses representing the identification data on the chip proper according to the existing assembly of cut-off fuse. CONSTITUTION:A fuse circuit 12 is provided with plural fuses comprising polycrystalline Si. The signal terminal of a reading-out circuit 10 is impressed with a normal potential of 0V-5V to activate a circuit formed on a chip by a chip enabling signal E. At this time, 'output command' is inputted in a decoder 3 as an output inhibiting command of a memory cell 14 while 'inhibiting command' is inputted in a decoder 1 as an output command of a fuse circuit 12. The output of the data stored in the memory cell 14 by these commands is in inhibited state so that the logic only corresponding to the existing assembly of cut-off fuse may be outputted to an output terminal. Through these procedures, the chip number can be identified thereby enabling plural fuses to be identified with one another.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体チップに関する。 The present invention relates to a semiconductor chip.

【0002】 [0002]

【従来の技術】従来から多数のウエハを互いに識別し管理するために、ウエハ毎に互いに異なる番号をレーザで印字する方法が知られている。 Heretofore in order to identify a large number of wafers to one another management method for printing different numbers for each wafer with a laser is known. ところがこの方法では、 However, in this method,
ウエハに形成された複数の半導体チップ(以下、単に「チップ」ということがある。)には番号が印字されないため、一旦ウエハを複数のチップに分離してしまうと、各チップが分離される前にウエハ上のどの位置にあったかを確認することができない。 A plurality of semiconductor chips formed on a wafer (hereinafter, simply referred to as "chips".) Because the number is not printed, once thereby separating the wafer into a plurality of chips, before the chips are separated it is not possible to see what was in any position on the wafer. そこで、各チップがウエハ上のどの位置にあったかを、ウエハから分離後にも確認できるようにするために、各チップがウエハ上のどの位置にあったか示すウエハマップを作成し、ウエハ上の位置に対応する番号を各チップに捺印する方法が考えられる。 Therefore, whether the chip is present at any position on the wafer, in order to be able to see even after the separation from the wafer, to create a wafer map indicating whether each chip was in any position on the wafer, corresponding to the position on the wafer how to seal a number to each chip can be considered.

【0003】 [0003]

【発明が解決しようとする課題】上記した各チップに捺印する方法は、ウエハやチップの個数が少ない場合は可能であるが、ウエハやチップが量産される場合は作業に手間がかかるため現実的には不可能な方法である。 How to seal the chips described above [0008], although when the number of wafers and chips is small is possible, practical because it takes time to work if the wafer or chip is mass-produced it is an impossible way to. 各チップ毎に捺印する方法に代えて、各チップ毎に異なる番号を焼き付ける方法も考えられる。 Instead of a method of marking each chip, a method of printing a different number for each chip is also considered. しかし、現状のプロセスでは同一のレチクルで各チップを焼き付けるため、 However, since the baked chips of the same reticle at present process,
異なる番号を表すための異なるパターンを各チップ毎に焼き付けることができない。 It is impossible to burn different patterns to represent different numbers for each chip.

【0004】また、上記いずれかの方法により各チップを識別するための番号等を各チップ毎に付けたとしても、一旦パッケージに封入された後はパッケージを分解してチップを取り出さなければ番号等の確認ができない。 Further, the even and the like number for identifying each chip by any of the methods as attached to each chip, if remove the chips after being temporarily sealed in a package to degrade the package number, etc. I can not confirm. 従って、ライフテスト、バーイン、フィールド障害発生時などにチップの履歴を容易かつ正確に確認できないという問題がある。 Therefore, life test, burn-in, there is a problem in that, such as during field failure can not verify the chip of history easily and accurately.

【0005】本発明は、上記事情に鑑み、簡易な方法で互いに識別できる半導体チップを提供することを目的とする。 [0005] The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor chip that can be distinguished from each other by a simple method.

【0006】 [0006]

【課題を解決するための手段】上記目的を達成するための本発明の半導体チップは、切断されたヒューズと切断されていないヒューズからなり、これらヒューズの切断の有無の組み合わせに基づいてチップ固有の識別情報を表す複数本のヒューズをチップの所定のエリアに有し、 The semiconductor chip of the present invention to achieve the above object, according to an aspect of consists fuse not cut off and blown fuses, the chip-specific based on a combination of the presence or absence of disconnection of the fuse has a plurality of fuses that represent identification information in a predetermined area of ​​the chip,
更に、前記情報を読み出すための読出回路を備えたことを特徴とするものである。 Furthermore, it is characterized in that it comprises a read circuit for reading the information.

【0007】ここで、ヒューズは、多結晶Siから形成することが好ましい。 [0007] Here, the fuse is preferably formed of polycrystalline Si. また、ヒューズは、レーザでブロー切断することが好ましい。 Further, the fuse is preferably blown off with a laser.

【0008】 [0008]

【作用】本発明の半導体チップには複数本のヒューズが備えられており、これらのヒューズの切断の有無の組み合わせにより、例えば半導体チップを互いに識別するためのチップ番号等の所定の情報を表わすことができる。 [Action] the semiconductor chip of the present invention is provided with a plurality of fuses, the combination of the presence or absence of cleavage of these fuses, for example, to represent the predetermined information such as a chip number for identifying the semiconductor chip to each other can.
従って、この所定の情報を読出回路により読み出すことにより複数の半導体チップを互いに識別することができる。 Therefore, it is possible to identify each other a plurality of semiconductor chips by reading the predetermined information by the reading circuit.

【0009】ここで、多結晶Siからヒューズを形成する場合は、容易にヒューズを形成することができる。 [0009] Here, when forming a fuse polycrystalline Si can be formed easily fuse. また、レーザを用いる場合は、複数の半導体チップ毎に互いに異なる組み合わせになるようにヒューズを容易に切断することができる。 In the case of using a laser, it is possible to easily cut the fuse so that the different combinations for each of a plurality of semiconductor chips.

【0010】 [0010]

【実施例】以下、図面を参照して本発明の半導体チップの一実施例を説明する。 EXAMPLES Hereinafter, a description will be given of an embodiment of a semiconductor chip of the present invention with reference to the drawings. 図1はチップに形成された、チップの識別を行うための回路を示すブロック図、図2は図1に示された読出回路を示す回路図、図3は図1に示されたヒューズ回路を示す回路図である。 Figure 1 is formed in the chip, block shows a circuit for identifying the chip, and FIG. 2 is a circuit diagram showing a read circuit shown in FIG. 1, a fuse circuit shown in FIG. 3 FIG. 1 it is a circuit diagram showing.

【0011】ここに示されたチップは、ウエハに形成された複数のチップのうちの一つであり、複数のチップそれぞれには多結晶Siからなる8本のヒューズFa〜F [0011] chip shown here is one of a plurality of chips formed on the wafer, the plurality of chips 8 fuses Fa~F of polycrystalline Si
hが形成されている。 h is formed. 各チップ毎に互いに異なる組み合わせのヒューズがレーザでブロー切断され、ヒューズの切断の有無の組み合わせに対応する番号がチップの番号とされる。 Fuse different combinations for each chip is blown off by laser, the number corresponding to the combination of the presence or absence of disconnection of the fuse is the number of chips. この番号により、チップが形成されていたウエハの番号や分離前のウエハ上の位置が表され、これにより複数のチップを互いに識別できると共にチップの履歴を知ることができる。 This number, chip location on the number and before separation wafers of the wafer which has been formed is represented, thereby it is possible to know the tip of the history with a plurality of chips can be distinguished from each other.

【0012】ヒューズ回路12には、上述したように、 [0012] The fuse circuit 12, as described above,
多結晶Siからなる8本のヒューズFa〜Fhが備えられており、例えば図3に示される場合は全てのヒューズが切断されていないため“High”に出力するが、ヒューズを切断することにより切断された端子は“Lo Is provided with eight fuses Fa~Fh of polycrystalline Si, for example, output to "High" for all fuses are not blown the case shown in FIG. 3, the cutting by cutting the fuse It has been pin "Lo
w”を出力する。従って8本のヒューズを切断するか否かにより2進表示の場合、256種類の情報を与えることができる。尚、ヒューズ6本の場合は64種類、ヒューズ5本の場合は32種類の情報を与えることができる。 And outputs the w ". Thus, for a binary representation by whether to cut the eight fuses, can provide 256 types of information. In the case of the fuse six 64 kinds, the case of five fuses it can give 32 different information.

【0013】図1に示される読出回路10の信号用端子A9には通常0V〜5Vの電位が加わっており、チップイネーブル信号CEによりチップに形成された回路が作動する。 [0013] The signal terminal A9 of the read circuit 10 shown in FIG. 1 is applied a potential of typically 0V to 5V, the circuit formed on the chip by the chip enable signal CE is activated. トランジスタTrb,Trcは0V〜5Vの電位ではカットオフされるように構成されており、この結果、ヒューズ回路12により表される情報を出力するための「出力命令」、メモリセル14に記憶されている情報の出力を禁止するための「禁止命令」は出力されない。 Transistor Trb, Trc is configured to be cut off by the potential of 0V to 5V, the result, "the output instructions" for outputting the information represented by the fuse circuit 12, stored in the memory cell 14 are "injunction" in order to prohibit the output of the information is not output. 一方、トランジスタTra,Trbは信号用端子A On the other hand, the transistor Tra, Trb signal terminal A
9に7〜9V程度の電位が加えられるとオンされるように構成されており、この結果、上記「出力命令」「禁止命令」が出力される。 9 is configured such that the potential of about 7~9V is is an ON added to the result, the "output command", "prohibition order" is output. 「出力命令」は、メモリセル14 "Output instruction" is, the memory cell 14
の出力禁止命令としてデコーダ3に入力され、「禁止命令」はヒューズ回路12の出力命令としてデコーダ1に入力される。 Is input to the decoder 3 as the output inhibition instruction, "prohibition order" is input to the decoder 1 as the output instruction of the fuse circuit 12. これらの命令によりメモリセル14に記憶されている情報の出力は禁止状態となり、ヒューズの切断の有無の組み合わせに対応する論理のみが出力端子(図示せず)に出力される。 The output of these information stored in the memory cell 14 by instructions and disabled, only the logical corresponding to the combination of the presence or absence of disconnection of the fuse is output to the output terminal (not shown). これによりチップの番号が確認でき、複数のヒューズを互いに識別できると共に、 This allows confirmation chip number, together with a plurality of fuses can be identified with each other,
例えば信頼性試験、バーイン、フィールド障害等で不良品が発生した場合、プロセス工程においてチップが形成されていたウエハの位置、このウエハ上のチップの位置の推定が可能となり、プロセスへのフィードバックを行うことができる。 For example, if the reliability test, burn, defective field failure or the like occurs, the position of the wafer chip was formed in process step, it is possible to estimate the position of the chip on the wafer, providing feedback to the process be able to.

【0014】上記実施例ではヒューズを8本としたが、 [0014] Although the eight fuses in the above embodiment,
チップの数が増えた場合はヒューズを例えば16本、3 Fuse for example 16 if the increased number of chips, 3
2本と増やし、信号用端子A9に7〜9V程度の電位を加えるとヒューズ8本が表す情報を読み出せるようにし、残りのヒューズ8本が表す情報は信号用端子A8、 2 and increase, the addition of potential of about 7~9V the signal terminal A9 and can be read the information 8 Fuse represented, the information remaining fuse 8 represents the signal terminals A8,
A7に7〜9V程度の電位を加えることによりチップN Chip N by adding potential of about 7~9V to A7
o. o. 更にはウエハNo. Furthermore, the wafer No. も読み出せるようにすることもできる。 It is also possible that also can be read.

【0015】 [0015]

【発明の効果】以上説明したように本発明の半導体チップによれば、ヒューズの切断の有無の組み合わせにより、例えば半導体チップを互いに識別するためのチップ番号等の所定の情報を表わすことができ、この情報を読出回路により読み出すことにより複数の半導体チップを互いに識別することができる。 According to the semiconductor chip of the present invention as described above, according to the present invention, the combination of the presence or absence of disconnection of the fuse, for example, can represent predetermined information such as a chip number for identifying the semiconductor chip to each other, it can be distinguished from each other a plurality of semiconductor chips by reading this information by reading circuit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例の半導体チップに形成された、チップの識別を行うための回路を示すブロック図である。 [1] is formed on a semiconductor chip of an embodiment of the present invention, is a block diagram showing a circuit for identifying the chip.

【図2】図1に示された読出回路を示す回路図である。 Is a circuit diagram showing a read circuit shown in FIG. 1. FIG.

【図3】図1に示されたヒューズ回路を示す回路図である。 3 is a circuit diagram illustrating a fuse circuit shown in FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 読出回路 12 ヒューズ回路 14 メモリセル A9 信号用端子 Fa,Fb〜Fh ヒューズ Tra,Trb,Trc トランジスタ 10 read circuit 12 the fuse circuit 14 memory cells A9 signal terminals Fa, Fb~Fh fuse Tra, Trb, Trc transistor

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 切断されたヒューズと切断されていないヒューズからなり、これらヒューズの切断の有無の組み合わせに基づいてチップ固有の識別情報を表す複数本のヒューズをチップの所定のエリアに有し、 更に、前記情報を読み出すための読出回路を備えたことを特徴とする半導体チップ。 1. A consists fuse not cut off and blown fuses, have a plurality of fuses which represents the chip unique identification information in a predetermined area of ​​the chip based on a combination of the presence or absence of cleavage of these fuses, Furthermore, the semiconductor chip comprising the read circuit for reading the information.
JP19605793A 1993-08-06 1993-08-06 Semiconductor chip Withdrawn JPH0750233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19605793A JPH0750233A (en) 1993-08-06 1993-08-06 Semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19605793A JPH0750233A (en) 1993-08-06 1993-08-06 Semiconductor chip

Publications (1)

Publication Number Publication Date
JPH0750233A true true JPH0750233A (en) 1995-02-21

Family

ID=16351486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19605793A Withdrawn JPH0750233A (en) 1993-08-06 1993-08-06 Semiconductor chip

Country Status (1)

Country Link
JP (1) JPH0750233A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941536B2 (en) 2000-12-01 2005-09-06 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
US6941536B2 (en) 2000-12-01 2005-09-06 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US7282377B2 (en) 2000-12-01 2007-10-16 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US7665049B2 (en) 2000-12-01 2010-02-16 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip

Similar Documents

Publication Publication Date Title
US5642307A (en) Die identifier and die indentification method
US4812675A (en) Security element circuit for programmable logic array
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US20010045861A1 (en) Fuse selectable pinout package
US6829737B1 (en) Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US5942805A (en) Fiducial for aligning an integrated circuit die
US4760575A (en) IC card having fault checking function
US5981971A (en) Semiconductor ROM wafer test structure, and IC card
US4862416A (en) Semiconductor memory device with redundant memory cell
US5005165A (en) Method for managing information on a storage media without losing information due to effects
US5895962A (en) Structure and a method for storing information in a semiconductor device
US4896055A (en) Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics
US6845477B2 (en) Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method
US6381707B1 (en) System for decoding addresses for a defective memory array
US6404217B1 (en) Enhanced security semiconductor device, semiconductor circuit arrangement and method or production thereof
US6201750B1 (en) Scannable fuse latches
US6345372B1 (en) Method for testing bus connections of writable and readable integrated electronic circuits, in particular memory components
US5279975A (en) Method of testing individual dies on semiconductor wafers prior to singulation
US7076699B1 (en) Method for testing semiconductor devices having built-in self repair (BISR) memory
US6600686B2 (en) Apparatus for recognizing chip identification and semiconductor device comprising the apparatus
US5286962A (en) IC card for prevention of fraudulent use
US5343431A (en) Semiconductor memory apparatus, test apparatus therefor and method for relieving semiconductor memory apparatus from short circuit
US5327382A (en) Method of testing redundant memory cells
US4730156A (en) Self-monitor system for microprocessor for detecting erroneous connection of terminals
US4429388A (en) Field programmable device with internal dynamic test circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001031