JPH07326750A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH07326750A
JPH07326750A JP12086594A JP12086594A JPH07326750A JP H07326750 A JPH07326750 A JP H07326750A JP 12086594 A JP12086594 A JP 12086594A JP 12086594 A JP12086594 A JP 12086594A JP H07326750 A JPH07326750 A JP H07326750A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
formed
surface
insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12086594A
Other languages
Japanese (ja)
Inventor
Yuichi Mikata
Mikio Wakamiya
幹夫 若宮
裕一 見方
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To make it possible to control the threshold voltage of a transistor without inflicting an adverse effect on the characteristics of the transistor by a method wherein an insulating film containing carbon is formed between a gate insulating film, which is formed on a substrate, and a gate electrode, the film-forming condition at the time of formation of the insulating film is changed and the concentration of the carbon being contained in the insulating film is controlled.
CONSTITUTION: An oxide film 12 is formed on the surface of a semiconductor substrate 11 and a BPSG film 13 is formed on the surface of the film 12. Then, a polycrystalline silicon film 14 is formed on the surface of the film 13. A resist mask 15 is formed on the surface of the film 14 and the film 14 and the film 13 are etched in order using this mask 15 as a mask to form a gate electrode. The film-forming condition of the film 13 within this gate electrode is changed and the concentration of carbon being contained in the film 13 is controlled. Thereby, the threshold voltage of a transistor 4 can be controlled without inflicing an adverse effect on the characteristics of the transistor 4.
COPYRIGHT: (C)1995,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は半導体装置とその製造方法、特に電界効果型トランジスタとその製造方法に関する。 The present invention relates to the method of manufacturing the same semiconductor device, more particularly to a manufacturing method thereof and a field effect transistor.

【0002】 [0002]

【従来の技術】電界効果型トランジスタのしきい値電圧は、素子の特性においては重要であり、このしきい値電圧を所望の値に制御することが行われている。 BACKGROUND ART threshold voltage of the field effect transistor is important in characteristics of the element, it has been practiced to control the threshold voltage to a desired value. しきい値電圧を決定する要因としては、ゲート絶縁膜の膜厚、ゲート絶縁膜内の電荷量、半導体基板内に形成される不純物領域の不純物の種類と濃度等があるが、ゲート酸化膜内の電荷量は、半導体装置の製造工程中に所望の値に制御することは困難である。 Factors for determining the threshold voltage, the thickness of the gate insulating film, a charge amount of the gate insulating film, there are the type and concentration of impurities of the impurity region formed in a semiconductor substrate, a gate oxide film the amount of charge, it is difficult to control to a desired value during the manufacturing process of the semiconductor device. また半導体基板内の不純物濃度やゲート絶縁膜の膜厚についても、しきい値電圧以外の特性に影響を与えるため、ある程度の値に限定されてしまう。 As for the film thickness of the impurity concentration and the gate insulating film of the semiconductor substrate, to affect the characteristics other than the threshold voltage, it is limited to a certain value.

【0003】電界効果型トランジスタのしきい値電圧を制御する方法としては、主にチャネルドープ法が用いられている。 As a method of controlling the threshold voltage of the field effect transistor is mainly channel doping method is used. このチャネルドープ法は半導体基板表面のチャネル領域にBやP等の不純物をイオン注入し、半導体基板表面の不純物濃度を変化させる方法である。 The channel doping method is an impurity of B and P and the like in the channel region of the semiconductor substrate surface by ion implantation, a method of changing the impurity concentration of the semiconductor substrate surface.

【0004】このチャネルドープ法を用い、P型シリコン基板にNチャネル電界効果型トランジスタを製造する場合における、主としてゲート電極の製造方法について、以下図面を参照して説明する。 [0004] Using this channel doping, in the case of producing an N-channel field-effect transistor on a P-type silicon substrate, mainly a method for manufacturing the gate electrode, will be described with reference to the drawings. まず図5(a)に示すように半導体基板111表面上に酸化膜112を形成する。 First formed oxide film 112 on the semiconductor substrate 111 on the surface as shown in Figure 5 (a). 次にチャネル形成予定領域上以外の酸化膜112 Then an oxide film 112 other than the channel forming region
表面上にレジストマスク113を形成し、これをマスクとして半導体基板111内にBを所定の加速エネルギーとドーズ量によりイオン注入114し、チャネル領域1 The resist mask 113 is formed on the surface, which the B in the semiconductor substrate 111 ion implantation 114 to a predetermined acceleration energy and dose amount as a mask, a channel region 1
15の不純物濃度を制御する。 Controlling the impurity concentration of 15. この工程において電界効果型トランジスタのしきい値電圧は決定される。 Threshold voltage of the field effect transistor in this step is determined.

【0005】続いて図5(b)に示すように、酸化膜1 [0005] Then, as shown in FIG. 5 (b), oxide film 1
12表面上に多結晶シリコン膜を形成し、これをパターニングしゲート電極116を形成する。 12 to form a polycrystalline silicon film on the surface, which forms a patterned gate electrode 116. このゲート電極116をマスクとして半導体基板111内にPをイオン注入し、N型拡散領域を形成し、一方をソース領域11 The gate electrode 116 of the P ions are implanted into the semiconductor substrate 111 as a mask to form the N-type diffusion region, the source region 11 of one
7、他方をドレイン領域118とする。 7, the other as drain region 118. 以上の工程により、チャネルドープ法を用いた電界効果型トランジスタのゲート電極の製造工程は終了する。 Through the above steps, the manufacturing process of the gate electrode of a field effect transistor using the channel doping is completed.

【0006】 [0006]

【発明が解決しようとする課題】上記に示した電界効果型トランジスタのチャネルドープ法においては、以下に示す問題点がある。 In THE INVENTION It is an object of the channel doping of the field effect transistor shown in the above, it has the following problems. まず第一の問題点として、BやP等の不純物原子をイオンとして高エネルギーで加速し、これを直接半導体基板内に打ち込むため、この打ち込まれたイオンによって半導体基板を構成するSiの配列が乱され、結晶欠陥が発生する。 First, as a first problem, it accelerated with high energy B and impurity atoms such as P as an ion, for driving to direct semiconductor substrate, an array of Si turbulent constituting the semiconductor substrate by the implanted ions is, crystal defects occur. この結晶欠陥はリーク電流を生じさせる原因となる。 This crystal defect causes to cause leakage current.

【0007】また第二の問題点として、イオン注入により注入した不純物イオンを半導体基板内で活性化させるために、摂氏1000度以上の熱処理を行うが、素子の微細化と高集積化に伴って例えばソース、ドレイン間の間隔が狭まり、またこれら不純物領域が形成される領域も半導体基板の浅い領域であり、高温の熱処理が行われると不純物の再拡散が発生し、素子内或いは半導体基板上に形成されている他の素子内や素子間においても、接合リーク電流を発生させる原因となる。 [0007] As a second problem, in order to activate the impurity ions implanted by ion implantation in the semiconductor substrate, but a heat treatment is performed above 1000 degrees Celsius, with the miniaturization and high integration of devices for example the source, narrows the spacing between the drain and a shallow region of the region semiconductor substrate which these impurity regions are formed, the high-temperature heat treatment is performed again diffusion of impurities occurs, in or on a semiconductor substrate element even between other elements within and elements formed, to cause the generation of junction leakage current.

【0008】上記のようにしきい値電圧を制御するために行われる、チャネルドープ法による従来の半導体装置の製造方法では、結晶欠陥や不純物の再拡散等が生じ、 [0008] performed in order to control the threshold voltage as described above, in the conventional method of manufacturing a semiconductor device by the channel doping, re-diffusion of the crystal defects and impurities occur,
最終的には製品として素子に求められる特性が、得られなくなる場合があるという問題点がある。 Properties ultimately required in element as a product, there is a problem that in some cases resulting not. よって本発明においては、トランジスタの特性に悪影響を与えることなく、しきい値電圧を制御することが可能な半導体装置とその製造方法を提供することを目的とする。 Therefore, in the present invention without adversely affecting the characteristics of the transistor, and an object thereof is to provide a semiconductor device and a manufacturing method thereof capable of controlling the threshold voltage.

【0009】 [0009]

【課題を解決するための手段】本発明においては、電界効果型トランジスタのしきい値電圧の制御を行うために、半導体基板上に形成するゲート絶縁膜とゲート電極との間に、炭素(以下Cと記す。)を含有する絶縁膜を成膜する。 In the present invention SUMMARY OF THE INVENTION, in order to control the threshold voltage of the field-effect transistor, between the gate insulating film and a gate electrode formed on a semiconductor substrate, a carbon (hereinafter It referred to as C.) forming an insulating film containing. 絶縁膜成膜時の成膜条件を変化させ、膜内に含有されるCの濃度を制御する。 Varying the deposition conditions during the insulating film deposition, controlling the concentration of C contained in the membrane. このCは電荷として機能させることができ、絶縁膜内に含有されるCの濃度を制御することにより、絶縁膜が有する電荷量を変化させる。 The C can be made to function as a charge, by controlling the concentration of C contained in the insulating film, thereby changing the amount of charge possessed by the insulating film. この電荷の働きにより、電界効果型トランジスタのしきい値電圧を所望の値に制御する。 By the action of the charge, to control the threshold voltage of the field effect transistor to a desired value.

【0010】 [0010]

【作用】本発明によれば、半導体基板内に結晶欠陥や不純物の再拡散を生じさせず、素子の特性に悪影響を与えることなく、電界効果型トランジスタのしきい値電圧を制御することが可能となる。 According to the present invention, without causing re-diffusion of the crystal defects and impurities in the semiconductor substrate, without adversely affecting the characteristics of the device, it is possible to control the threshold voltage of the field effect transistor to become.

【0011】 [0011]

【実施例】本発明の実施例について以下図面を参照して説明する。 With reference to the drawings will be described below for the embodiment of EXAMPLES The invention. 本実施例においては、その代表的な例として、大規模集積回路を構成する電界効果型トランジスタの製造方法について説明する。 In the present embodiment, as a typical example, a method for manufacturing a field effect transistor constituting a large-scale integrated circuits.

【0012】図1(a)に示すように、メモリセル部(図示せず)が既に形成されている半導体基板11表面上に、熱酸化により膜厚100オングストロームの酸化膜12を形成する。 [0012] As shown in FIG. 1 (a), the memory cell unit (not shown) on the semiconductor substrate 11 surface already formed, to form an oxide film 12 having a thickness of 100 Å by thermal oxidation. 次に酸化膜表面上に膜厚100オングストロームのBPSG(Boron doped Phospho Silica Then BPSG with a thickness of 100 Å oxide film on the surface (Boron doped Phospho Silica
te Glass)膜13を形成する。 Forming a te Glass) film 13. 次にBPSG膜13表面上に、LPCVD法により膜厚4000オングストロームの多結晶シリコン膜14を形成する。 Then the BPSG film 13 on the surface to form a polycrystalline silicon film 14 having a thickness of 4000 Å by LPCVD.

【0013】BPSG膜13はLPCVD(Low Pressu [0013] The BPSG film 13 is LPCVD (Low Pressu
re Chemical Vapour Deposition )法により成膜し、摂氏600度程度、約1torrの減圧状態にある装置内に、TEOS(テトラエトキシシラン)、PH3 (ホスフィン)、TMB(トリメチルボレート)、酸素を導入することにより行う。 Formed by re Chemical Vapor Deposition) method, about 600 degrees Celsius, in the apparatus in a vacuum of about 1 torr, TEOS (tetraethoxysilane), PH3 (phosphine), TMB (trimethylborate), the introduction of oxygen carried out by. 導入ガスの流量比等の条件を変えることにより、BPSG膜内に導入するB、Pのドーピング量を所望の値に制御することができる。 By varying the conditions such as the flow rate ratio of the introduced gas, B to be introduced into the BPSG film, it is possible to control the doping amount of P to a desired value.

【0014】但しPの導入量を大きくしすぎると、BP [0014] However, if too large, the introduction amount of P, BP
SG膜に吸湿の問題が生じるためB、Pのドーパントの量は導入ガスの総重量に対し、Pが7%、Bが4%程度が望ましい。 SG film for moisture absorption problems arise in B, relative to the total weight of the amount of dopant in P introduced gas, P is 7%, B is desirably about 4%.

【0015】形成されたBPSG膜13の膜内には、T [0015] The formed within the membrane of the BPSG film 13, T
EOSの成分である有機物が含まれており、BPSG膜13中にはCが含有される。 Includes organic matter is a component of the EOS, C is contained in the BPSG film 13. Cは一定の電荷として機能するため、このCによる電荷はNチャネルの電界効果型トランジスタにおいては、しきい値電圧を低下させる効果があり、BPSG膜内に含有するCの濃度を制御することにより、電界効果型トランジスタのしきい値電圧を制御することが可能となる。 Since C is to function as a constant charge, in the field effect transistor of charge N-channel by the C, it has the effect of reducing the threshold voltage, by controlling the concentration of C contained in the BPSG film , it is possible to control the threshold voltage of the field effect transistor.

【0016】ここで図2にBPSG膜の成膜温度と、B [0016] Here, the deposition temperature of the BPSG film in Fig. 2, B
PSG膜13内に含有されるCの濃度の関係を示す。 A C concentration relationships contained in the PSG film 13. この際の酸素分圧は0.17torrで一定であり、導入ガスのそれぞれの流量は、TEOS100cc/se The oxygen partial pressure at this time is constant at 0.17Torr, each of the flow rate of the introduced gas is, TEOS100cc / se
c、PH3 180cc/sec、TMB12cc/se c, PH3 180cc / sec, TMB12cc / se
c、酸素100cc/secとした。 c, and the oxygen 100cc / sec.

【0017】また図3にはBPSG膜の成膜時の酸素分圧と、BPSG膜13内に含有されるCの濃度の関係を示す。 [0017] shows the oxygen partial pressure during deposition of the BPSG film in Fig. 3, the relationship between the concentration of C contained in the BPSG film 13. 酸素分圧は導入ガスに対する値であり、この際のTEOS等酸素を除く導入ガスの流量は、図2の場合と同様である。 The oxygen partial pressure is a value relative to the introduced gas, the flow rate of the introduced gas with the exception of TEOS such as oxygen in this case is the same as in the case of FIG. また成膜温度は摂氏600度で一定である。 The deposition temperature is constant at 600 degrees Celsius.

【0018】これらによれば成膜温度を高くするに従って、BPSG膜内に含有されるCの濃度は減少してゆき、酸素の流量を多くすることにより、BPSG膜内に含有されるCの濃度は減少してゆくことが分かる。 [0018] In accordance with increasing the film formation temperature according to these, the concentration of C contained in the BPSG film so on are reduced, by increasing the flow rate of oxygen, the concentration of C contained in the BPSG film it can be seen that the slide into decline. よってBPSG膜内に含有されるCの濃度はBPSG膜の成膜条件、例えば成膜温度や導入する酸素の分圧比により制御することができる。 Thus the concentration of C contained in the BPSG film can be controlled deposition conditions of the BPSG film, for example, by the partial pressure ratio of film-forming temperature and introducing oxygen.

【0019】図4にBPSG膜内に含有するCの濃度としきい値電圧の関係を示す。 [0019] FIG. 4 shows the relationship between C concentration and threshold voltage contained in the BPSG film. これによればCの濃度を高くすることにより、しきい値電圧が低下することが分かる。 According to this by increasing the concentration and C, it can be seen that the threshold voltage is reduced. よって図2、図3をもとにBPSG膜の成膜条件を変化させ、BPSG膜内に含有されるCの濃度を制御することにより、しきい値電圧を所望の値に制御することが可能となる。 Thus 2, 3 based on changing the conditions for forming the BPSG film, by controlling the concentration of C contained in the BPSG film, it is possible to control the threshold voltage to a desired value to become.

【0020】続いて図1(b)に示すように、多結晶シリコン膜14表面上にレジストマスク15を形成し、これをマスクとして多結晶シリコン膜14、BPSG膜1 [0020] Then, as shown in FIG. 1 (b), a resist mask 15 is formed on the polycrystalline silicon film 14 on the surface, the polycrystalline silicon film 14 as a mask, BPSG film 1
3を順にエッチングすることによりゲート電極を形成する。 3 sequentially forming a gate electrode by etching.

【0021】続いて図1(c)に示すように、ゲート電極をマスクとして半導体基板11内の所定の領域にPをイオン注入し、熱処理を行うことによりソース領域16 [0021] Then, as shown in FIG. 1 (c), the gate electrode of the P ions are implanted into a predetermined region of the semiconductor substrate 11 as a mask, the source region 16 by a heat treatment
及びドレイン領域17を形成する。 And forming a drain region 17. 以上の工程により大規模集積回路内に電界効果型トランジスタが製造される。 Field effect transistor is produced on a large scale integrated circuit by the above steps. この後、先の工程において形成されているメモリセル部との接続等が行われ、大規模集積回路の製造が完了する。 Thereafter, a connection is made or the like of the memory cell portion, which is formed in the previous step, completing the manufacture of large scale integrated circuits. 以上の工程により、従来チャネルドープ法を行うことにより生じていた結晶欠陥や不純物の再拡散を生じさせることなく、電界効果型トランジスタのしきい値電圧を、所望の値に制御することが可能となる。 Through the above steps, without causing re-diffusion of which have crystal defects and impurities generated by performing conventional channel doping, the threshold voltage of the field effect transistor, can be controlled to a desired value Become.

【0022】上記実施例においてはBPSG膜をLPC [0022] LPC the BPSG film in the above embodiments
VD法により形成したが、これは常圧のCVD法により形成することもできる。 It was formed by VD method, which may be formed by normal pressure CVD method. その際成膜される膜の均一性はLPCVD法によるものと比べ劣るが、膜の成長速度を高めることができる。 Uniformity of the film to be the time the film formation is inferior to those by the LPCVD method, it is possible to increase the growth rate of the film. また形成する膜はPSG(Phosph The film to be formed PSG (Phosph
o Silicate Glass)膜によっても、上記同様の効果が期待できる。 By o Silicate Glass) film, the same effect can be expected. よってBPSG膜とPSG膜を積層に形成することもできる。 Thus it is also possible to form the BPSG film and the PSG film lamination.

【0023】また上記実施例においては大規模集積回路における電界効果型トランジスタの製造方法について示したが、本発明は電界効果型トランジスタ全般に関して適用できるものであり、例えばパワーMOS−FET Further has been described a method of manufacturing a field effect transistor in a large-scale integrated circuit in the above embodiments, the present invention can be applied with respect to the field effect transistor in general, for example, a power MOS-FET
(Metal Oxide Semiconductor-FET )等のしきい値電圧の制御についても用いることができる。 It can also be used for control of (Metal Oxide Semiconductor-FET) threshold voltage of the like.

【0024】 [0024]

【発明の効果】本発明によれば、半導体基板内に結晶欠陥や不純物の再拡散を生じさせず、素子の特性に悪影響を与えることなく、電界効果型トランジスタのしきい値電圧を制御することが可能となる。 According to the present invention, without causing re-diffusion of the crystal defects and impurities in the semiconductor substrate, without adversely affecting the characteristics of the device, to control the threshold voltage of the field effect transistor it is possible.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例の製造工程を説明する断面図。 Sectional view for explaining a manufacturing process of the embodiment of the present invention; FIG.

【図2】BPSG膜の成膜条件とCの濃度の関係図。 [Figure 2] relationship diagram of the concentration of the film forming conditions and C of the BPSG film.

【図3】BPSG膜の成膜条件とCの濃度の関係図。 [Figure 3] relationship diagram of the concentration of the film forming conditions and C of the BPSG film.

【図4】Cの濃度としきい値電圧の関係図。 [4] relationship diagram C concentration and threshold voltage.

【図5】従来の製造工程を説明する断面図。 5 is a cross-sectional view illustrating a conventional manufacturing process.

【符号の説明】 DESCRIPTION OF SYMBOLS

11、111 半導体基板 12、112 酸化膜 13 BPSG膜 14 多結晶シリコン膜 15、113 レジストマスク 16、117 ソース領域 17、118 ドレイン領域 114 Bのイオン注入 115 チャネル領域 116 ゲート電極 11, 111 semiconductor substrate 12, 112 oxide film 13 BPSG film 14 a polycrystalline silicon film 15,113 resist mask 16,117 ion implantation 115 channel region 116 a gate electrode of the source region 17,118 drain region 114 B

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体基板表面上に形成された第一絶縁膜と、 この絶縁膜表面上の所定の領域に形成された有機物を含有する第二絶縁膜と、 この第二絶縁膜表面上に形成された導電膜と、 前記第二絶縁膜直下の領域に隣接する前記半導体基板内に対向して形成されたソース領域及びドレイン領域とを有することを特徴とする半導体装置。 And 1. A first insulating film formed on a semiconductor substrate surface, and a second insulating film containing an organic material which is formed in a predetermined region on the insulating film surface and the second insulating film on the surface and formed conductive film, wherein a and a said second insulation film immediately below the source region is formed opposite to the semiconductor substrate adjacent to the region and the drain region.
  2. 【請求項2】 半導体基板内の第一領域と、 前記第一領域を介して前記半導体基板内に離間して形成された第二領域及び第三領域と、 少なくとも前記第一領域上の前記半導体基板表面上に形成された第一絶縁膜と、 この第一絶縁膜上に形成され所定の電荷量を備えた第二絶縁膜と、 この第二絶縁膜表面上に形成された導電膜とを有することを特徴とする半導体装置。 Wherein the first region in the semiconductor substrate, wherein the second region and the third region formed apart from the first through a region in the semiconductor substrate, the semiconductor on at least the first region a first insulating film formed on the substrate surface, and a second insulating film having a predetermined amount of charge is formed on the first insulating film, and a the second insulating film surface conductive formed on film wherein a has.
  3. 【請求項3】 請求項1または2記載の半導体装置において、 前記第二絶縁膜はBPSG(Boron doped Phospho Sili 3. A semiconductor device according to claim 1 or 2, wherein said second insulating film BPSG (Boron doped Phospho Sili
    cate Glass)膜またはPSG(Phospho Silicate Glas cate Glass) film or a PSG (Phospho Silicate Glas
    s)膜または前記BPSG膜と前記PSG膜により形成されていることを特徴とする半導体装置。 Wherein a being formed by s) film or the BPSG film and the PSG film.
  4. 【請求項4】 半導体基板表面上に第一絶縁膜を形成する工程と、 前記絶縁膜表面上に有機物を含有する第二絶縁膜を形成する工程と、 前記第二絶縁膜表面上に導電膜を形成する工程と、 前記第二絶縁膜と前記導電膜を所定の電極形状に加工する工程と、 電極形状に加工された前記第二絶縁膜と前記導電膜をマスクとしてイオン注入により前記半導体基板内に不純物領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。 Forming a first insulating film 4. A semiconductor substrate surface, forming a second insulating film containing an organic material on the insulating film on the surface, the conductive film on the second insulating film on the surface said semiconductor substrate and forming, a step of processing the conductive film and the second insulating film to a predetermined electrode shape, by ion implanting the conductive film and the second insulating film is processed into an electrode shape as a mask the method of manufacturing a semiconductor device characterized by comprising the step of forming an impurity region within.
  5. 【請求項5】 請求項4記載の半導体装置の製造方法において、 前記第二絶縁膜はBPSG(Boron doped Phospho Sili 5. The method according to claim 4, wherein said second insulating film BPSG (Boron doped Phospho Sili
    cate Glass)膜またはPSG(Phospho Silicate Glas cate Glass) film or a PSG (Phospho Silicate Glas
    s)膜または前記BPSG膜と前記PSG膜であることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, characterized in that s) film or the BPSG film to be the PSG film.
  6. 【請求項6】 半導体基板内のチャネル領域と、 前記チャネル領域を介して前記半導体基板内に離間して形成されたソース領域及びドレイン領域と、 前記チャネル領域上の前記半導体基板表面上に形成されたゲート絶縁膜とを有する電界効果型トランジスタを具備した半導体装置において、 前記ゲート絶縁膜上に、含有する炭素の濃度により前記電界効果型トランジスタのしきい値電圧を制御する膜を具備することを特徴とする半導体装置。 6. A channel region in the semiconductor substrate, a source region and a drain region formed apart in the semiconductor substrate through the channel region, is formed on the semiconductor substrate surface on the channel region and the semiconductor device having a field effect transistor having a gate insulating film, on the gate insulating film, the concentration of the carbon containing by comprising membrane to control the threshold voltage of the field-effect transistor the semiconductor device according to claim.
JP12086594A 1994-06-02 1994-06-02 Semiconductor device and manufacture thereof Pending JPH07326750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12086594A JPH07326750A (en) 1994-06-02 1994-06-02 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12086594A JPH07326750A (en) 1994-06-02 1994-06-02 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH07326750A true true JPH07326750A (en) 1995-12-12

Family

ID=14796873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12086594A Pending JPH07326750A (en) 1994-06-02 1994-06-02 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH07326750A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864561B2 (en) 1996-02-02 2005-03-08 Micron Technology, Inc. Method and apparatus for reducing fixed charge in semiconductor device layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864561B2 (en) 1996-02-02 2005-03-08 Micron Technology, Inc. Method and apparatus for reducing fixed charge in semiconductor device layers

Similar Documents

Publication Publication Date Title
US6617226B1 (en) Semiconductor device and method for manufacturing the same
US5139971A (en) Anneal to decrease moisture absorbance of intermetal dielectrics
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US6902971B2 (en) Transistor sidewall spacer stress modulation
US5371026A (en) Method for fabricating paired MOS transistors having a current-gain differential
US5795808A (en) Method for forming shallow junction for semiconductor device
US7176109B2 (en) Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US4149904A (en) Method for forming ion-implanted self-aligned gate structure by controlled ion scattering
US6087234A (en) Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction
US5545579A (en) Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains
US5967794A (en) Method for fabricating a field effect transistor having elevated source/drain regions
US5512502A (en) Manufacturing method for semiconductor integrated circuit device
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US4992838A (en) Vertical MOS transistor with threshold voltage adjustment
US6534388B1 (en) Method to reduce variation in LDD series resistance
US4994413A (en) Method of manufacturing a semiconductor device having a silicon carbide layer
US5489546A (en) Method of forming CMOS devices using independent thickness spacers in a split-polysilicon DRAM process
US5851861A (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
US6376318B1 (en) Method of manufacturing a semiconductor device
US4808544A (en) LDD structure containing conductive layer between gate oxide and sidewall spacer
US4782033A (en) Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
US4629520A (en) Method of forming shallow n-type region with arsenic or antimony and phosphorus
US5972785A (en) Method for manufacturing a semiconductor device having a refractory metal silicide layer
US5766998A (en) Method for fabricating narrow channel field effect transistors having titanium shallow junctions
US5476802A (en) Method for forming an insulated gate field effect transistor