JPH07321102A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07321102A
JPH07321102A JP11286594A JP11286594A JPH07321102A JP H07321102 A JPH07321102 A JP H07321102A JP 11286594 A JP11286594 A JP 11286594A JP 11286594 A JP11286594 A JP 11286594A JP H07321102 A JPH07321102 A JP H07321102A
Authority
JP
Japan
Prior art keywords
oxide film
film
atmosphere
moisture content
locos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11286594A
Other languages
Japanese (ja)
Inventor
Shunichi Yoshikoshi
俊一 吉越
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP11286594A priority Critical patent/JPH07321102A/en
Publication of JPH07321102A publication Critical patent/JPH07321102A/en
Application status is Granted legal-status Critical

Links

Abstract

PURPOSE:To provide a highly reliable insulating film (a gate insulating film of a MOS transistor or an insulating film of a MOS capacitor) having a low electron capture level, in using a selective oxidation method, such as LOCOS method, for element isolation. CONSTITUTION:A gate oxide film is obtained by forming an LOCOS region or the like by an element isolation region forming process I which is carried out in an atomosphere having a small moisture content or in an atomosphere having an extremely small moisture content, and an oxidation process II in an oxidizing atmosphere having an extremely small moisture content.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device. 特に、絶縁性酸化薄膜(例えばMOSトランジスタのゲート酸化膜や、MOSキャパシタの絶縁酸化膜として用いる薄膜)を素子の構成要素として少なくとも備えるとともに、選択酸化法により形成される素子分離領域を有する半導体装置の製造方法に関するものである。 In particular, (or a gate oxide film, for example MOS transistors, thin film used as an insulating oxide film of the MOS capacitor) insulating oxide film at least with provided as a component of the device, a semiconductor device having an element isolation region formed by selective oxidation the method of manufacturing the present invention relates.

【0002】 [0002]

【従来の技術】最先端技術により形成される半導体装置、例えばシリコン集積回路、特にMOS(Metal BACKGROUND OF THE INVENTION Semiconductor devices are formed by state of the art, for example, silicon integrated circuits, in particular MOS (Metal
−Oxide−Semiconductor)集積回路では、膜厚が極めて薄い酸化膜がゲート絶縁膜に用いられる。 In -Oxide-Semiconductor) integrated circuit, the film thickness is extremely thin oxide film is used as the gate insulating film. とりわけ、ゲート長が1.0μm以下のサブミクロンMOSデバイスでは、膜厚が例えば10nm以下となる酸化膜が用いられるに至っている。 Especially, in the following submicron MOS devices the gate length is 1.0 .mu.m, has led to oxide film is used for film thickness becomes, for example 10nm or less. このように膜厚を薄くすることによって、利得の向上が図られている。 By reducing the thickness in this manner, improvement in gain is achieved.

【0003】かかる酸化膜の形成方法としては、酸化性雰囲気の中でシリコン基板を加熱処理する熱酸化法が主に用いられてきた。 [0003] As a method of forming such oxide film, a thermal oxidation method of heat-treating the silicon substrate in an oxidizing atmosphere it has been mainly used. しかし、シリコン基板と熱酸化膜の界面には、シリコン結晶と二酸化シリコン非晶質層の間の結合の不整合性(結晶と非晶質との間の未結合ダングリングボンドに由来すると考えられる)に起因して界面準位が形成される。 However, the interface between the silicon substrate and the thermal oxide film is believed to be derived from the unbound dangling bond between the coupling inconsistencies (crystalline and amorphous between silicon crystal and silicon dioxide amorphous layer ) interface level due to is formed. また、二酸化シリコン層内には電子や正孔の捕獲準位が形成される。 Further, in the silicon dioxide layer trap level of electrons and holes are formed.

【0004】従って、このような酸化膜を例えばMOS [0004] Therefore, such oxide film, for example MOS
型電界効果トランジスタのゲート絶縁膜として使用した場合、上記の原因に起因する種々の問題が生じる。 When used as a gate insulating film of the type field effect transistors, various problems due to the above causes results. 例えば、ゲート長1.0μm以下の微細なMOS型電界効果トランジスタの場合ではチャネル領域で発生したホットキャリアがこの酸化膜中に浸入すると、キャリアはこの酸化膜中の捕獲準位に捕えられ、このためMOS型電界効果トランジスタにおけるしきい値電圧の変動や伝達コンダクタンスの低下を引き起こしてしまう。 For example, if in case of a following fine MOS-type field effect transistor gate length 1.0μm hot carriers generated in the channel region from entering into the oxide film, the carrier is caught in the trap level in the oxide film, the thereby causing a reduction in the variability and the transconductance of the threshold voltage in the MOS-type field effect transistor for.

【0005】これらの電子捕獲準位を低減する方法として、水分含有量の少ない酸化性雰囲気で酸化膜を形成する方法が提案されている(例えばH.MIKI et. As a method to reduce these electron trap levels, a method of forming an oxide film with less oxidizing atmosphere moisture content has been proposed (e.g. H.MIKI et.
al. al. “Electron and Hole Tra "Electron and Hole Tra
ps in SiO 2 Films Thermall ps in SiO 2 Films Thermall
y Grown on Si Substratesi y Grown on Si Substratesi
n Ultra−Dry Oxygen”,IEEE, n Ultra-Dry Oxygen ", IEEE,
Trans. Trans. Electoron. Electoron. Device. Device. ,v , V
ol. ol. 35,No. 35, No. 12,1988参照)。 See 12,1988).

【0006】 [0006]

【発明が解決しようとする問題点】上記したような水分含有量の少ない酸化性雰囲気で酸化膜を形成する技術は、確かに電子捕獲準位が低く、信頼性の高い絶縁性酸化膜が得られる利点がある。 THE INVENTION Problems to be Solved] to form an oxide film with less oxidizing atmosphere moisture content as described above techniques, indeed electron trap level is low, resulting reliable insulating oxide film there is an advantage to be.

【0007】しかしこの手段は、それだけでは、これを実際の半導体装置、特に現在一般的に用いられている素子分離のために酸化領域(代表的にはいわゆるLOCO However this means, it alone is, actual semiconductor device which, especially in the current oxidized region (typically for commonly applied and isolation so LOCO
S)を用いる半導体装置に応用する際には、結局素子分離酸化領域からの拡散物がゲート絶縁膜等として用いる酸化膜に取り込まれて電子捕獲準位を形成してしまい、 When applied to a semiconductor device using the S) may cause it to form an electron trapping level after all diffusion of the isolation oxide region is taken into the oxide film used as a gate insulating film,
効果が発揮されないという問題がある。 Effect there is a problem that not be exhibited.

【0008】この問題点を、上記従来技術を具体化した場合の工程を示す図6ないし図9を用いて説明すると、 [0008] The problem is explained with reference to FIGS. 6 to 9 shows a step in the case of embodying the prior art,
次のとおりである。 It is as follows.

【0009】図6ないし図9において、符号1はSi基板、2はパッド(Pad)SiO 2膜、3は窒化シリコン膜、4はパターニングされたレジスト膜、5は窒化シリコン膜をパターニングするためのLOCOS RIE [0009] In FIGS. 6 through 9, reference numeral 1 denotes a Si substrate, 2 is a pad (Pad) SiO 2 film, 3 is a silicon nitride film, 4 is patterned resist film, 5 for patterning the silicon nitride film LOCOS RIE
を模式的に示す矢印、6aは素子分離領域をなすLOC The arrows shown schematically, LOC 6a is forming an isolation region
OS酸化膜、7,8,9はLOCOS酸化膜に含まれるH基,OH基,H 2 O、10はゲート酸化膜、11はH OS oxide film, 7, 8, 9 H groups contained in the LOCOS oxide film, OH groups, H 2 O, 10 denotes a gate oxide film, 11 H
基,OH基,H 2 Oの拡散を模式的に示す矢印、7′, Group, OH group, arrows schematically showing the diffusion of H 2 O, 7 ',
8′,9′はLOCOS酸化膜から拡散しゲート酸化膜に含まれるに至ったH基,OH基,H 2 Oを示す。 8 ', 9' denotes H groups come to be included in the diffused gate oxide film from the LOCOS oxide film, OH group, a H 2 O.

【0010】図示の工程においては、図6に示すように、まず、Si基板1にパッド(Pad)SiO 2 2を形成する。 [0010] In the illustrated process, as shown in FIG. 6, first, a pad (Pad) SiO 2 2 to the Si substrate 1. これは例えば熱酸化により、850℃、30 This example by thermal oxidation, 850 ° C., 30
分のパイロジェニック酸化により、10nmの酸化膜を形成する。 The minute pyrogenic oxidation, to form a 10nm oxide film.

【0011】次に、窒化シリコン膜3をパッド(Pa [0011] Next, the silicon nitride film 3 pads (Pa
d)SiO 2 2上に形成する。 d) it is formed on the SiO 2 2. これは例えば減圧CVD This example pressure CVD
法により、760℃、SiH 2 Cl 2 90SCCM及びNH 3 600SCCM(混合ガス)雰囲気で100分の堆積により、100nmの窒化シリコン膜を形成する。 By law, 760 ° C., the SiH 2 Cl 2 90 SCCM and NH 3 600 SCCM of 100 minutes (mixed gas) atmosphere deposition, a silicon nitride film of 100 nm.

【0012】次にレジスト膜を塗布し、露光転写により所定のパターニングを行う。 [0012] Then a resist film is applied, it performs a predetermined patterning by exposure transfer. 最終的にLOCOS酸化膜(いわゆるフィールド酸化膜)が形成される領域のレジストが選択的に取り除かれる。 Resist finally region LOCOS oxide film (so-called field oxide film) is formed is selectively removed.

【0013】次に、反応性ガス雰囲気中で放電しプラズマを発生させ、窒化シリコン膜を選択的にエッチング(LOCOS RIE5)する(図6)。 [0013] Next, discharge in a reactive gas atmosphere to generate plasma to selectively etch (LOCOS RIE5) a silicon nitride film (FIG. 6). これは例えば放電のためのRFパワー700W、CHF 3 75SCC RF power 700W for this example discharged, CHF 3 75SCC
M及びO 2 25SCCM混合ガス雰囲気(圧力5.7P M and O 2 25 SCCM mixed gas atmosphere (pressure 5.7P
a)で処理することにより、実施できる。 By treatment with a), it can be performed. このとき、下地の酸化膜も少しエッチングされる。 At this time, the oxide film of the base is also slightly etched.

【0014】次に、レジストを除去すると、図7に示す構造になる。 [0014] Next, the resist is removed, resulting in the structure shown in FIG. このレジスト除去はたとえばO 2プラズマによるレジストの灰化除去、硫酸過水洗浄により実施できる。 The resist is removed, for example O 2 resist ashing removal of plasma can be carried out by hydrogen peroxide washing sulfate.

【0015】次にLOCOS酸化膜6aを形成する。 [0015] Next, forming a LOCOS oxide film 6a. これは例えば熱酸化により、950℃、90分のパイロジェニック酸化により300nmの酸化膜を形成する。 This, for example, by thermal oxidation, 950 ° C., to form a 300nm oxide film by pyrogenic oxidation in 90 minutes. このとき、窒化シリコン膜3中の酸化種(O 2 ,H 2 At this time, oxidizing species in the silicon nitride film 3 (O 2, H 2 O
等)の拡散係数が小さいため、窒化シリコン膜3で覆われた領域では酸化種(O 2 ,H 2 O等)がSi基板1へ到達せず酸化されない。 Since the diffusion coefficient etc.) is small, oxidizing species in the regions covered by the silicon nitride film 3 (O 2, H 2 O, etc.) is not oxidized without reaching the Si substrate 1. 結果として、窒化シリコン膜が除去された領域のみ選択的に酸化される。 As a result, it is selectively oxidized only region where the silicon nitride film is removed. また、LOC In addition, LOC
OS酸化膜は膜厚が厚いため酸化速度の速いパイロジェニック酸化(酸化種としてH 2 Oを利用)が用いられる。 OS oxide film (available of H 2 O as an oxidizing species) fast pyrogenic oxidation oxidation rate for the large thickness is used. このためLOCOS酸化膜6中にはH基7,OH基8,H 2 O9等が10 19 〜10 20 cm -3程度含まれる。 Therefore during the LOCOS oxide film 6 H group 7, OH groups 8, H 2 O9 and the like are included degree 10 19 ~10 20 cm -3.

【0016】次に窒化シリコン膜3、パッド(Pad) [0016] Next the silicon nitride film 3, the pad (Pad)
SiO 2 2を除去すると、図8の構造になる。 Removal of the SiO 2 2, resulting in the structure of FIG. これは例えば20倍に薄めた希フッ酸処理1分でLOCOS酸化中に窒化シリコン膜3上に形成された酸化膜を除去し、 This removes the oxide film formed on the silicon nitride film 3 in the LOCOS oxide in 1 minute dilute hydrofluoric acid treatment was diluted to example 20 times,
続いて150℃に加熱した燐酸処理50分で窒化シリコン膜3を除去し、続いて20倍に薄めた希フッ酸処理5 Then the silicon nitride film 3 is removed by phosphoric acid for 50 minutes heated to 0.99 ° C., followed by dilute hydrofluoric acid treatment was diluted to 20 times 5
分でパッド(Pad)SiO 2 2を除去する。 Min to remove the pad (Pad) SiO 2 2.

【0017】次に、ゲート酸化膜10aを形成する。 [0017] Next, a gate oxide film 10a. このとき、ゲート酸化膜10a中の電子捕獲準位が少なくなるように、水分含有量の極めて少ない酸化性雰囲気で熱処理することにより酸化膜を形成する。 At this time, as the electron trap level in the gate oxide film 10a is reduced to form an oxide film by heat treatment at very low oxidizing atmosphere moisture content. これは例えば、850℃、水分含有量0.5ppmの乾燥酸素雰囲気で50分熱処理することにより、8nmの酸化膜を形成する。 This example, 850 ° C., by heat treatment for 50 minutes in a dry oxygen atmosphere of moisture content 0.5 ppm, to form an oxide film of 8 nm.

【0018】ところがこのとき、LOCOS酸化膜近傍(いわゆるLOCOS端近傍)では、LOCOS酸化膜6a中のH基7、OH基8、H 2 O9等がゲート酸化膜形成時に図9に矢印11で模式的に示すように拡散し、 [0018] However this time, the LOCOS oxide film near (so-called LOCOS edge vicinity), schematically by the arrow 11 in FIG. 9 when H group 7 in the LOCOS oxide film 6a, OH groups 8, H 2 O9 like a gate oxide film formed and diffusion as shown in manner,
図9の符号7′,8′,9′で示すようにゲート酸化膜中に取り込まれ、電子捕獲準位を形成する。 Reference numeral 7 in FIG. 9 ', 8', incorporated into the gate oxide film as indicated by 9 ', to form an electron trapping level.

【0019】このためこの領域では結局、水分含有量の極めて少ない酸化性雰囲気で熱処理し電子捕獲準位が少ない酸化膜を形成する効果が十分得られない。 [0019] Eventually Therefore, in this region, effect of forming the very small heat-treated in an oxidizing atmosphere electron trap levels is small oxide film of moisture content can not be sufficiently obtained.

【0020】 [0020]

【発明の目的】本発明の目的は、素子分離に選択酸化法(代表的にはLOCOS法)を用いる半導体装置の製造方法等のデバイスプロセス技術において、電子捕獲準位が少ない、信頼性の高い絶縁膜(MOS型トランジスタのゲート絶縁膜、MOSキャパシタの絶縁膜)を提供する技術を得ることである。 An object of the present invention is an object of the invention, in a device process technology, such as semiconductor device manufacturing method using selective oxidation to isolation (typically LOCOS method in), less electron trapping level, reliable an insulating film (a gate insulating film of the MOS transistor, MOS capacitor insulating film) is to obtain a technique for providing.

【0021】 [0021]

【目的を達成するための手段】本出願の請求項1の発明は、絶縁性酸化薄膜を素子の構成要素として少なくとも備えるとともに、選択酸化法により形成される素子分離領域を有する半導体装置の製造方法において、水分含有量が少ない雰囲気もしくは水分量が極めて少ない雰囲気で処理することにより前記素子分離領域を形成し、かつ、前記絶縁性酸化薄膜を水分含有量が極めて少ない酸化性雰囲気で処理することにより形成することを特徴とする半導体装置の製造方法であって、これにより上記目的を達成するものである。 The invention of claim 1 of the present application In order to achieve the object], together with at least an insulating oxide film as a component of a device, a method of manufacturing a semiconductor device having an element isolation region formed by selective oxidation in, by atmosphere or water content less water content is treated with very little atmosphere to form the isolation region, and, by the insulating oxide thin film is treated with very little oxidizing atmosphere moisture content it a method of manufacturing a semiconductor device according to claim forming thereby is to achieve the above object.

【0022】この発明について、発明の構成を示すフロー図である図1を参照して略述すると、次のとおりである。 [0022] This invention Briefly referring to FIG. 1 is a flow diagram showing the configuration of the invention is as follows. 即ち、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で処理を行う素子分離領域形成工程Iを行い、LOCOS領域等を形成し、かつ、水分含有量が極めて少ない酸化性雰囲気での酸化工程IIを行い、ゲート酸化膜等を形成する。 That performs isolation region forming step I of water content is less atmosphere or moisture content perform processing with very little atmosphere, to form a LOCOS region or the like, and, oxidation with very little oxidizing atmosphere moisture content perform step II, to form a gate oxide film or the like.

【0023】本出願の請求項2の発明は、素子分離領域を大気圧より高圧の酸化性雰囲気で処理して酸化膜を形成することにより得ることを特徴とする請求項1に記載の半導体装置の製造方法であって、これにより上記目的を達成するものである。 The invention of the present application according to claim 2, the semiconductor device according to claim 1, characterized in that obtained by a device isolation region is treated with high-pressure oxidative atmosphere than atmospheric pressure to form an oxide film a method of manufacturing, thereby is to achieve the above object.

【0024】ここで、水分含有量が少ない酸化性雰囲気とは、好ましくは水分量1wt%以下程度を指し、水分含有量が極めて少ない酸化性雰囲気とは、好ましくは水分量10ppm以下程度を指す。 [0024] Here, the less oxidizing atmosphere moisture content, preferably refers to a degree less water content 1 wt%, and very little oxidizing atmosphere moisture content, preferably refers to a degree less water content 10 ppm.

【0025】素子分離領域形成のために水分含有量が少ない酸化性雰囲気もしくは水分含有量が極めて少ない酸化性雰囲気で処理を行うとは、素子分離酸化膜の形成をそのような雰囲気で行うことのみを指すだけではなく、 [0025] an oxidizing atmosphere or moisture content water content is less for element isolation region formed to perform processing with very little oxidizing atmosphere, only by performing the formation of the isolation oxide film in such an atmosphere not only refers to,
例えば、従来技術のところで説明しているパッド(Pa For example, it is described at the prior art pads (Pa
d)SiO 2の形成をも必要に応じて同様の雰囲気で形成することも含む。 d) also includes forming the same atmosphere, if necessary the formation of the SiO 2. パッド(Pad)SiO 2は一般にその後形成されるLOCOS酸化膜に取り込まれるため、これにH基,OH基,H 2 Oが含まれているとこれらもLOCOS酸化膜に取り込まれることになるからである。 Because the pad (Pad) SiO 2 is taken into the LOCOS oxide film is generally then formed, this H group, OH group, because also they When contains H 2 O will be taken into LOCOS oxide film is there. また、例えば、水分含有量が少なくない酸化性雰囲気で素子分離(LOCOS)酸化膜を形成し、その後、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で処理して素子分離(LOCOS)酸化膜中のH基,OH基,H 2 Oを外方拡散により追い出し、その結果、H基,OH基,H 2 Oの少ない素子分離(LOCOS)酸化膜を得るというような方法も含む。 Further, for example, element isolation in an oxidizing atmosphere moisture content is not low (LOCOS) oxide film is formed, then, the water content is less atmosphere or water content is treated with very little atmosphere isolation (LOCOS) H groups in the oxide film, OH group, expelled by outward diffusion of H 2 O, as a result, also includes such a way of obtaining a H group, OH group, H 2 O with less isolation (LOCOS) oxide film.
要するに、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気での処理(熱処理等)の組み合わせにより、H基,OH基,H 2 Oの少ない素子分離(LOCOS)酸化膜を有する素子分離領域を形成することを指す。 In short, the combination treatment with very little atmosphere less atmosphere or moisture content water content (heat treatment), H group, OH group, H 2 O with less isolation (LOCOS) isolation regions having an oxide film It refers to form.

【0026】大気圧より高圧の酸化性雰囲気とは、目安として1〜2MPa(約10〜20atm)程度を指すが、限定するものではない。 The high-pressure oxidative atmosphere than atmospheric pressure, refers to 1~2MPa (about 10~20Atm) extent as a guide, not limiting. 市販の製造装置でその程度の圧力で酸化できるものが現状得られている。 Which can be oxidized at a pressure of the degree in commercial production equipment is obtained currently.

【0027】 [0027]

【作用】本発明によれば、素子を構成する絶縁性酸化膜を水分含有量が極めて少ない酸化性雰囲気で処理することにより形成したので、電子捕獲準位が少ない、信頼性の高い絶縁膜性酸化薄膜が得られ、これは例えばMOS According to the present invention, since the insulating oxide film constituting the device was formed by the moisture content is treated with very little oxidizing atmosphere, the electron trap levels is small, highly reliable insulating film property oxide films were obtained which for example MOS
型トランジスタのゲート絶縁膜、MOSキャパシタの絶縁膜としてきわめて有利である。 The gate insulating film of the type transistors, it is extremely advantageous as an insulating film of the MOS capacitor. またこれだけでは、素子分離領域を選択酸化法により形成すると、この素子分離領域からの拡散により電子捕獲準位が形成されるものであったが、本発明では、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で処理することにより素子分離領域を形成するので、この問題も解決できる。 The only this, when formed by selective oxidation isolation region, but were those electron trap level is formed by diffusion from the element isolation region, in the present invention, is less atmosphere or moisture content water content the amount to form an element isolation region by treatment with very little atmosphere, this problem can be solved. この結果、信頼性の高い半導体装置を得ることができる。 As a result, it is possible to obtain a highly reliable semiconductor device.

【0028】本発明の作用について、Si基板上のSi [0028] The operation of the present invention, Si Si substrate
酸化薄膜について本発明を具体化した場合を例にとって更に詳細に説明すると、次のとおりである。 In more detail the case in which the present invention the oxidation film as an example, is as follows.

【0029】二酸化シリコン(SiO 2 )膜中の電子捕獲準位は、SiO 2中に固溶したH 2 O、OHまたはH [0029] The electron capture levels of silicon dioxide (SiO 2) in the film, H 2 O was dissolved in the SiO 2, OH or H
等により形成される。 Formed by such. 本発明では、電子捕獲準位を減少させるために水分量が極めて少ない酸化性雰囲気中でS In the present invention, S in water content in very small oxidizing atmosphere to reduce the electron trapping level
iO 2膜(MOS型トランジスタのゲート酸化膜、MO iO 2 film (gate oxide film of the MOS transistor, MO
Sキャパシタの絶縁膜等)を形成し、これにより酸化膜中に含まれるH基,OH基,H 2 Oが少ない酸化膜を形成し、その結果として、これらに起因する酸化膜中の電子捕獲準位を低減させる。 Forming a S capacitor insulating film and the like), thereby H groups contained in the oxide film, OH group, forming of H 2 O is less oxide film, as a result, electron capture in the oxide film caused by these to reduce the level.

【0030】一般にベア(Bare)なSi基板に酸化膜を形成する際は上述の方法のみで問題はないが、実際のLSI等の半導体装置では、トランジスタ等の個々の素子が各々独立して動作できるように電気的に分離する必要がある。 [0030] Generally there is no problem only in the manner described above when forming the oxide film on the bare (Bare) a Si substrate, in the actual semiconductor device such as an LSI is operated independently of each individual element such as transistors it is necessary to electrically isolate as possible. このような素子分離技術としては現在、ほとんどの半導体装置では選択酸化法(代表的にはLOC Currently Such isolation techniques, most selective oxidation method in the semiconductor device (typically LOC
OS法)が用いられている。 OS method) has been used. この場合、各素子は一般に、厚い素子分離酸化膜で分離される。 In this case, the elements are generally separated by a thick isolation oxide film. 逆に言うと、各素子はLOCOS酸化膜に囲まれた領域に形成される。 Conversely, each element is formed in a region surrounded by the LOCOS oxide film.
上述のゲート酸化膜、キャパシタ酸化膜も素子分離酸化膜に囲まれた領域に形成される。 A gate oxide film described above, the capacitor oxide film is also formed in a region surrounded by the isolation oxide film. このとき水分量が極めて少ない酸化性雰囲気中でこれらの酸化膜を形成したとしても、素子分離酸化膜中にH基,OH基,H 2 Oが含まれると、これらH基,OH基,H 2 Oが拡散して移動しこれらの絶縁性酸化薄膜に含まれるに至り、電子捕獲準位を形成してしまう。 Even if formation of these oxide films at this time the water content is in the extremely low oxidizing atmosphere, H group in the element isolation oxide film, OH group, the include H 2 O, these H group, OH group, H 2 O is moved diffused led to be included in these insulating oxide thin film, thereby forming an electron trapping level.

【0031】本発明では、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で熱処理を行い、素子分離酸化膜(いわゆるフィールド酸化膜)中にH基,OH基,H 2 Oが少ない膜を形成し、かつ水分含有量が極めて少ない酸化性雰囲気での熱処理により絶縁性酸化薄膜(MOS型トランジスタゲート酸化膜等)を形成し、LOCOS酸化膜から拡散し移動してくるH [0031] In the present invention, heat treatment is performed very little atmosphere less atmosphere or moisture content water content, H group in the element isolation oxide film (so-called field oxide film), OH groups, H 2 O is less film forming a, and by heat treatment at very low oxidizing atmosphere moisture content to form an insulating oxide film (MOS transistor gate oxide film and the like), come to move diffused from the LOCOS oxide film H
基,OH基,H 2 Oが少なく、かつ酸化膜形成中の雰囲気から取り込まれるH基,OH基,H 2 Oも少ない酸化膜を形成し、その結果として、これらに起因する電子捕獲準位の少ない酸化膜を形成し、これらを有す半導体装置を得ることができる。 Group, OH group, H 2 O is less, and H group taken in from the atmosphere in the oxide film formation, OH groups, H 2 O also forms a small oxide film, as a result, the electron trap level caused by these less oxide film is formed, it is possible to obtain a semiconductor device having a them.

【0032】例えばゲート長1.0μm以下の微細なM [0032] for example, the gate length of 1.0μm or less of fine M
OS型電界効果トランジスタの場合では、チャネル領域で発生したホットキャリアがゲート酸化膜中に侵入すると、キャリアはこの酸化膜中の捕獲準位に捕らえられ、 In the case of OS type field effect transistor, the hot carriers generated in the channel region penetrating into the gate oxide film, the carrier is trapped in the trap level in the oxide film,
酸化膜中に電荷として蓄積され、このためMOS型電界効果トランジスタにおけるしきい値電圧の変動や伝達コンダクタンスの低下を引き起こしてしまうが、本発明によって得られる電子捕獲準位の少ない酸化薄膜では捕獲準位が少ないため、キャリアが準位に捕獲される確率が低く、捕獲されにくい。 Is accumulated as charge in the oxide film, and therefore it would cause a decrease in variation and the transconductance of the threshold voltage in the MOS-type field effect transistor, trapping levels in less oxide thin film electron trapping level obtained by the present invention for much less, low probability that the carriers are trapped in the level, less likely to be captured. このため、しきい値電圧の変動や伝達コンダクタンスの低下が起きにくく、トランジスタの、ひいては半導体装置の信頼性を向上することができる。 Therefore, hardly occurs a reduction in fluctuation and the transconductance of the threshold voltage, the transistor can be thus improve the reliability of the semiconductor device.

【0033】 [0033]

【実施例】以下本発明の実施例について説明する。 EXAMPLES For the following examples the invention will be described. 但し当然のことではあるが、本発明は以下に述べる実施例により限定を受けるものではない。 However It will be appreciated that the present invention is not intended to be limited by the embodiments described below. 実施例1 Example 1

【0034】この実施例は、本発明を、MOS半導体装置の製造方法に適用したものである。 [0034] This example of the present invention, is applied to a method of manufacturing a MOS semiconductor device. 図1に本実施例の概要を示し、図2ないし図5に本実施例の工程を順に断面図で示す。 Figure 1 shows an overview of the present embodiment, showing the steps of the present embodiment sequentially in cross-section in FIGS. 2-5.

【0035】図1は本実施例の構成を示すフロー図であり、Iは水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で熱処理を行うLOCOS形成工程、IIは水分含有量が極めて少ない酸化性雰囲気での酸化工程である。 [0035] Figure 1 is a flow diagram showing the configuration of this embodiment, I is LOCOS forming step of performing heat treatment in an extremely small atmosphere is less atmosphere or moisture content water content, II is extremely low moisture content an oxidation step in an oxidizing atmosphere.

【0036】本実施例では、水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で熱処理を行い、LOCOS酸化膜(いわゆるフィールド酸化膜)中に、H基,OH基,H 2 Oが少ない素子分離領域を形成し、かつ水分含有量が極めて少ない酸化性雰囲気での熱処理により酸化薄膜(MOS型トランジスタのゲート絶縁膜)を形成する。 [0036] In this embodiment, heat treatment is performed very little atmosphere less atmosphere or moisture content water content, in the LOCOS oxide film (so-called field oxide film), H group, OH group, H 2 O is less forming an isolation region, and by heat treatment at very low oxidizing atmosphere moisture content to form an oxide film (a gate insulating film of the MOS transistor).

【0037】以下図2ないし図5を参照して、本実施例の工程について説明する。 [0037] With reference to FIGS following describes steps of this embodiment. 図2ないし図5において、1 In FIGS. 2 to 5, 1
はSi基板、2はPadSiO 2膜、3は窒化シリコン膜、4はパターニングされたレジスト膜、5は窒化シリコン膜をパターニングするためのLOCOS RIEを模式的に示す矢印、6は素子分離酸化膜(LOCOS酸化膜)、10はゲート酸化膜として具体化した絶縁性酸化薄膜である。 Si substrate, 2 PadSiO 2 film, 3 is a silicon nitride film, the patterned resist film 4, 5 denotes a LOCOS RIE to pattern the silicon nitride film schematically arrow 6 the element isolation oxide film ( LOCOS oxide film), 10 is an insulating oxide film embodying the gate oxide film.

【0038】なお、実際の半導体装置の製造においては、Si基板の所定の領域にリン、ボロン等の不純物を添加する工程があるが、以下の説明では省略している。 [0038] In the manufacture of actual semiconductor device, phosphorus in a predetermined region of the Si substrate, there is a step of adding an impurity such as boron, it is omitted in the following description.

【0039】本実施例においては、図2に示すように、 In the present embodiment, as shown in FIG. 2,
Si基板1にパッド(Pad)SiO 2 2を形成する。 The Si substrate 1 to form a pad (Pad) SiO 2 2.
ここで例えば、850℃、50分の乾燥酸素により、1 For example, 850 ° C., by the 50 minute dry oxygen Here, 1
0nmの酸化膜を形成する。 Forming an oxide film of 0 nm. このとき、水分含有量の極めて少ない雰囲気で処理を行う。 At this time, it performs processing with very little atmosphere moisture content. 例えば水分量0.5p For example, the water content 0.5p
pmの酸化性雰囲気で熱処理することにより、H基,O By heat treatment in an oxidizing atmosphere pm, H group, O
H基,H 2 Oが少ない例えばこれらが10 17 cm -3以下である酸化膜を形成する。 H group, H 2 O is less for example, they form an oxide film is 10 17 cm -3 or less.

【0040】次に、窒化シリコン膜3をパッド(Pa Next, the silicon nitride film 3 pads (Pa
d)SiO 2 2上に形成する。 d) it is formed on the SiO 2 2. ここでは例えば減圧CV Here, for example vacuum CV
D法により、760℃で、SiH 2 Cl 2 90SCCM By Method D, at 760 ℃, SiH 2 Cl 2 90SCCM
+NH 3 600SCCMの混合ガス雰囲気で、100分の堆積により100nmの窒化シリコン膜を形成する。 + NH 3 in a mixed gas atmosphere of 600 SCCM, a silicon nitride film of 100nm by 100 minutes of deposition.

【0041】次にレジスト膜を塗布し、露光転写により所定のパターニングを行う。 [0041] Then a resist film is applied, it performs a predetermined patterning by exposure transfer. このパターニングにより、 By this patterning,
最終的に素子分離領域をなすLOCOS酸化膜(いわゆるフィールド酸化膜)が形成される領域のレジストが選択的に取り除かれる。 Resist regions LOCOS oxide film constituting the final isolation region (so-called field oxide film) is formed is selectively removed.

【0042】次に、反応性ガス雰囲気中で放電しプラズマを発生させ、窒化シリコン膜を選択的にエッチング(LOCOS RIE5)する。 Next, discharge in a reactive gas atmosphere to generate plasma to selectively etch (LOCOS RIE5) a silicon nitride film. これは例えば放電のためのRFパワー700W、CEF 3 75SCCM+O 2 RF power 700W for this example discharged, CEF 3 75SCCM + O 2
25SCCMの混合ガス雰囲気(圧力5.7Pa)で処理することにより、実施できる。 By treating with a mixed gas atmosphere of 25 SCCM (pressure 5.7Pa), it can be performed. このとき、下地の酸化膜2も少しエッチングされる。 At this time, the oxide film 2 of the underlying also slightly etched.

【0043】次に、レジストを除々すると、図3に示す構造が得られる。 Next, when the resist gradually to the structure shown in FIG. 3 is obtained. このレジスト除去は、たとえばO 2プラズマによるレジストの灰化除去、硫酸過水洗浄により実施できる。 The resist removal, for example, O 2 plasma resist ashing removal by, it can be carried out by hydrogen peroxide washing sulfate.

【0044】次に素子分離領域6であるLOCOS酸化膜を形成する。 The then formed a LOCOS oxide film is an element isolation region 6. ここで例えば、1100℃、200分の乾燥酸素による熱酸化により、300nmの酸化膜を形成する。 Here, for example, 1100 ° C., by thermal oxidation of 200 minutes dry oxygen to form a 300nm oxide film. このとき、水分含有量の極めて少ない酸化性雰囲気で処理を行う。 At this time, it performs processing with very little oxidizing atmosphere moisture content. 例えば水分量0.5ppmの酸化性雰囲気で熱処理することにより、H基,OH基,H 2 For example, by a heat treatment in an oxidizing atmosphere of water content 0.5 ppm, H group, OH group, H 2 O
が少ない例えばこれらが10 17 cm -3以下の酸化膜を形成する。 For example less form a 10 17 cm -3 or less of the oxide film.

【0045】あるいは、950℃、60分のパイロジェニック酸化により、300nmの酸化膜を形成し、その後、950℃、60分ないし1000℃、30分程度の水分含有量の極めて少ない例えば水分量0.5ppmの非酸化性雰囲気で熱処理を行い、H基,OH基,H 2 [0045] Alternatively, 950 ° C., the pyrogenic oxidation of 60 minutes, to form a 300nm oxide film, then, 950 ° C., 60 minutes to 1000 ° C., very small e.g. moisture content of moisture content of about 30 minutes 0. subjected to heat treatment in a non-oxidizing atmosphere of 5 ppm, H group, OH group, H 2 O
が少ない例えば10 17 cm -3以下の酸化膜を形成する。 Forming a small example 10 17 cm -3 or less of the oxide film.

【0046】あるいは、900℃、20分、1MPa [0046] Alternatively, 900 ℃, 20 minutes, 1MPa
(約10atm)の乾燥酸素による高圧酸化により30 30 by high pressure oxidation with dry oxygen (about 10 atm)
0nmの酸化膜を形成する。 Forming an oxide film of 0 nm. このとき、水分含有量の極めて少ない例えば水分量0.5ppmの酸化性雰囲気で熱処理することによりH基,OH基,H 2 Oが少ない例えば10 17 cm -3以下の酸化膜を形成する。 At this time, to form a very small e.g. water content H groups by heat treatment in an oxidizing atmosphere of 0.5 ppm, OH groups, H 2 O is less eg 10 17 cm -3 or less of an oxide film moisture content. 高圧化により、酸化速度が大きくなり、酸化温度の低温化及び酸化時間の短縮が図れる。 The high pressure, the oxidation rate increases, thus shortening the low temperature and oxidation time of the oxidation temperature.

【0047】このとき、窒化シリコン膜3中の酸化種(O 2 ,H 2 O等)の拡散係数が小さいため、窒化シリコン膜3で覆われた領域では、酸化種(O 2 ,H 2 [0047] At this time, since the diffusion coefficient of the oxidized species in the silicon nitride film 3 (O 2, H 2 O or the like) is small, in the region covered with the silicon nitride film 3, oxidizing species (O 2, H 2 O
等)がSi基板1へ到達せず、酸化されない。 Etc.) does not reach the Si substrate 1 is not oxidized. 結果として、窒化シリコン膜3が除去された領域のみ選択的に酸化される。 As a result, it is selectively oxidized only region where the silicon nitride film 3 is removed.

【0048】次に窒化シリコン膜3、パッド(Pad) [0048] Next the silicon nitride film 3, the pad (Pad)
SiO 2 2を除去し、図4の構造を得る。 Removing the SiO 2 2, to obtain the structure of FIG. ここでは例えば20倍に薄めた希フッ酸処理(1分)で、LOCOS Here, for example 20 times diluted with dilute hydrofluoric acid treatment (1 minute), LOCOS
酸化中に窒化シリコン膜3上に形成された酸化膜を除去し、続いて150℃に加熱した燐酸処理(50分)で窒化シリコン膜3を除去し、続いて20倍に薄めた希フッ酸処理(5分)でパッド(Pad)SiO 2 2を除去する。 Oxide film is removed which is formed on the silicon nitride film 3 in the oxide, followed by heating the phosphoric acid treated in 0.99 ° C. and for 50 minutes at removing the silicon nitride film 3, followed by dilute hydrofluoric acid diluted to 20 times in process (5 minutes) to remove the pad (pad) SiO 2 2.

【0049】次に、絶縁性酸化薄膜としてゲート酸化膜10を形成する。 [0049] Next, a gate oxide film 10 as the insulating oxide film. ここでは例えば、850℃、50分の乾燥酸素による熱酸化により8nmの酸化膜を形成する。 Here, for example, 850 ° C., to form a 8nm oxide film by thermal oxidation of the 50-minute dry oxygen. このとき、水分含有量の極めて少ない酸化性雰囲気で処理を行う。 At this time, it performs processing with very little oxidizing atmosphere moisture content. 例えば水分量0.5ppmの酸化性雰囲気で熱処理することにより、H基,OH基,H 2 Oが少ない例えばこれらが10 17 cm -3以下の酸化膜を形成する。 For example, by a heat treatment in an oxidizing atmosphere of water content 0.5 ppm, H group, OH group, H 2 O is less for example, they form a 10 17 cm -3 or less of the oxide film. このとき、隣接するLOCOS酸化膜から拡散し移動してくるH基,OH基,H 2 Oが少なく、かつ雰囲気から取り込まれるH基,OH基,H 2 Oが少ないため、 At this time, H group coming move diffused from the adjacent LOCOS oxide film, OH groups, H 2 O is small and since H radicals taken in from the atmosphere, OH groups, H 2 O is small,
所定の領域全面においてH基,OH基,H 2 Oが少ない例えばこれらが10 17 cm -3以下の酸化膜を形成できる。 H group in a predetermined area over the entire surface, OH groups, H 2 O is less for example, they can form a 10 17 cm -3 or less of the oxide film.

【0050】その結果、これらに起因する電子捕獲準位の少ない酸化膜を有す半導体装置を得ることができる。 [0050] As a result, it is possible to obtain a semiconductor device having a small oxide film electron trapping level caused by these.
得られた構造を図5に示す。 The resulting structure is shown in FIG.

【0051】上述のように、本実施例によれば、電子捕獲準位の低い構造が得られた。 [0051] As described above, according to this embodiment, lower structural electron trapping levels were obtained. 即ち、例えばゲート長1.0μm以下の微細なMOS型電界効果トランジスタの場合では、チャネル領域で発生したホットキャリアがゲート酸化膜中に侵入すると、キャリアはこの酸化膜中の捕獲準位に捕らえられ、酸化膜中に電荷として蓄積され、このためMOS型電界効果トランジスタにおけるしきい値電圧の変動や伝達コンダクタンスの低下を引き起こしてしまうが、本実施例によって得られる電子捕獲準位の少ない酸化膜では捕獲準位が少ないため、キャリアが準位に捕獲される確率が低く、捕獲されにくい。 That is, for example, in the following cases fine MOS-type field effect transistor gate length 1.0μm, when hot carriers generated in the channel region penetrating into the gate oxide film, the carrier is trapped in the trap level in the oxide film It is accumulated as charge in the oxide film, and thus would cause a decrease in variation and the transconductance of the threshold voltage in the MOS-type field effect transistor, but a small oxide film electron trapping level obtained according to this example is since the trap level is low, low probability that the carriers are trapped in the level, less likely to be captured. このため、しきい値電圧の変動や伝達コンダクタンスの低下が起きにくく、トランジスタの信頼性を向上でき、このトランジスタ構造を有する半導体装置の信頼性を向上することができた。 Therefore, hardly occurs a reduction in fluctuation and the transconductance of the threshold voltage, can improve the reliability of the transistor, it is possible to improve the reliability of a semiconductor device having a transistor structure.

【0052】実施例2 この実施例では、MOSキャパシタ構造を有するとともに、LOCOS法による素子分離領域を備える構造の半導体装置の製造に、本発明を適用した。 [0052] In this embodiment example 2, which has a MOS capacitor structure, the manufacture of the semiconductor device structure comprising an element isolation region by the LOCOS method, the present invention is applied.

【0053】本実施例では、実施例1におけるゲート酸化膜と同様にして、MOSキャパシタの誘電膜となる絶縁膜を形成することによって、実施例1と同様、HやO [0053] In this embodiment, as in the gate oxide film in Example 1, by forming an insulating film serving as a dielectric film of the MOS capacitor, similarly to Example 1, H and O
H,H 2 O等の含有量の小さい酸化薄膜を得た。 H, to obtain a small oxide thin film content of H 2 O, or the like. これにより、信頼性の向上したMOSキャパシタを有する半導体装置が得られた。 Thus, a semiconductor device having a MOS capacitor having improved reliability is obtained.

【0054】 [0054]

【発明の効果】本発明によれば、素子分離に選択酸化法(代表的にはLOCOS法)を用いる半導体装置の製造方法等のデバイスプロセス技術において、電子捕獲準位が少ない、信頼性の高い絶縁膜が得られ、よって、信頼性の向上した半導体装置を得ることができる。 According to the present invention, in a device process technology, such as semiconductor device manufacturing method using selective oxidation to isolation (typically LOCOS method in), less electron trapping level, reliable insulating film can be obtained, thus, it is possible to obtain a semiconductor device with improved reliability.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】発明の構成を示すフロー図である。 1 is a flow diagram showing the configuration of the invention.

【図2】実施例1の工程を順に断面図で示すものである(1)。 Figure 2 is shows in turn cross-sectional view of the process of Example 1 (1).

【図3】実施例1の工程を順に断面図で示すものである(2)。 [3] illustrates in turn cross-sectional view of the process of Example 1 (2).

【図4】実施例1の工程を順に断面図で示すものである(3)。 [4] illustrates in turn cross-sectional view of the process of Example 1 (3).

【図5】実施例1の工程を順に断面図で示すものである(4)。 [5] illustrates in turn cross-sectional view of the process of Example 1 (4).

【図6】問題点を示す図であって、従来技術を具体化した場合の工程を示す順に断面図で示すものである(1)。 [6] A diagram showing a problem, illustrates in cross-section in the order shown a step in the case of embodying the prior art (1).

【図7】問題点を示す図であって、従来技術を具体化した場合の工程を示す順に断面図で示すものである(2)。 A diagram showing a 7 problem, illustrates in cross-section in the order shown a step in the case of embodying the prior art (2).

【図8】問題点を示す図であって、従来技術を具体化した場合の工程を示す順に断面図で示すものである(3)。 [8] A diagram showing a problem, illustrates in cross-section in the order shown a step in the case of embodying the prior art (3).

【図9】問題点を示す図であって、従来技術を具体化した場合の工程を示す順に断面図で示すものである(4)。 [9] A diagram showing a problem, illustrates in cross-section in the order shown a step in the case of embodying the prior art (4).

【符号の説明】 DESCRIPTION OF SYMBOLS

1 Si基板 2 パッド(Pad)SiO 2 3 窒化シリコン膜 4 レジスト膜 5 LOCOS RIE 6 素子分離領域(LOCOS酸化膜) 10 絶縁性酸化薄膜(ゲート酸化膜) 1 Si substrate 2 pads (Pad) SiO 2 3 silicon nitride film 4 resist film 5 LOCOS RIE 6 element isolation region (LOCOS oxide film) 10 insulating oxide film (gate oxide film)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 301 G ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identification symbol Agency Docket No. FI art display portion H01L 29/78 H01L 29/78 301 G

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】絶縁性酸化薄膜を素子の構成要素として少なくとも備えるとともに、選択酸化法により形成される素子分離領域を有する半導体装置の製造方法において、 水分含有量が少ない雰囲気もしくは水分量が極めて少ない雰囲気で処理することにより前記素子分離領域を形成し、 かつ、前記絶縁性酸化薄膜を水分含有量が極めて少ない酸化性雰囲気で処理することにより形成することを特徴とする半導体装置の製造方法。 With 1. A comprising at least an insulating oxide film as a component of a device, method of manufacturing a semiconductor device having an element isolation region formed by the selective oxidation method, is extremely small is less atmosphere or water content water content the device isolation region is formed by treatment in an atmosphere, and a method of manufacturing a semiconductor device the insulating oxide thin film weight water content and forming by treatment with very little oxidizing atmosphere.
  2. 【請求項2】素子分離領域を大気圧より高圧の酸化性雰囲気で処理して酸化膜を形成することにより得ることを特徴とする請求項1に記載の半導体装置の製造方法。 2. A method of manufacturing a semiconductor device according to claim 1, the element isolation region by treatment with high-pressure oxidative atmosphere than atmospheric pressure, characterized in that obtained by forming the oxide film.
JP11286594A 1994-05-26 1994-05-26 Manufacture of semiconductor device Granted JPH07321102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11286594A JPH07321102A (en) 1994-05-26 1994-05-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11286594A JPH07321102A (en) 1994-05-26 1994-05-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07321102A true JPH07321102A (en) 1995-12-08

Family

ID=14597471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11286594A Granted JPH07321102A (en) 1994-05-26 1994-05-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07321102A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6383299B1 (en) 1997-05-21 2002-05-07 Nec Corporation Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film
US6878594B2 (en) 1997-07-16 2005-04-12 Fujitsu Limited Semiconductor device having an insulation film with reduced water content
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962880B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US7250376B2 (en) 1997-03-05 2007-07-31 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6417114B2 (en) 1997-03-05 2002-07-09 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7053007B2 (en) 1997-03-05 2006-05-30 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6518202B2 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6518201B1 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6528431B2 (en) 1997-03-05 2003-03-04 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit drive using an oxygen and hydrogen catalyst
US6569780B2 (en) 1997-03-05 2003-05-27 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6596650B2 (en) 1997-03-05 2003-07-22 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7008880B2 (en) 1997-03-05 2006-03-07 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6855642B2 (en) 1997-03-05 2005-02-15 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6962881B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7799690B2 (en) 1997-03-05 2010-09-21 Renesas Electronics Corporation Method for fabricating semiconductor integrated circuit device
US6830786B2 (en) 1997-05-21 2004-12-14 Nec Corporation Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film
US6383299B1 (en) 1997-05-21 2002-05-07 Nec Corporation Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film
US6444327B1 (en) 1997-05-21 2002-09-03 Nec Corporation Silicon oxide film, method of forming the silicon oxide film, and apparatus for depositing the silicon oxide film
US7422942B2 (en) 1997-07-16 2008-09-09 Fujitsu Limited Method for fabricating a semiconductor device having an insulation film with reduced water content
US7232720B2 (en) 1997-07-16 2007-06-19 Fujitsu Limited Method for fabricating a semiconductor device having an insulation film with reduced water content
US6878594B2 (en) 1997-07-16 2005-04-12 Fujitsu Limited Semiconductor device having an insulation film with reduced water content
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode

Similar Documents

Publication Publication Date Title
JP4416843B2 (en) Method for forming a trench isolation structure in an integrated circuit
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
EP0631308B1 (en) Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US7425480B2 (en) Semiconductor device and method of manufacture thereof
JP2937817B2 (en) Method for manufacturing a forming method and mos semiconductor devices oxide film on the surface of the semiconductor substrate
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
CA1048654A (en) High speed, high yield cmos/sos process
US6656804B2 (en) Semiconductor device and production method thereof
JP3194370B2 (en) Semiconductor device and manufacturing method thereof
CN1302537C (en) Selective nitridation of gate oxides
JPH0613403A (en) Self-aligned cobalt silicide on mos integrated circuit
US20040132253A1 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
WO1993026042A1 (en) Method of manufacturing cmos semiconductor components with local interconnects
JPH05206115A (en) Manufacture of oxide separating region
JP3521963B2 (en) The method of separating a semiconductor device
CN100375269C (en) Semiconductor device and method for manufacturing thereof
US4292156A (en) Method of manufacturing semiconductor devices
CN100435320C (en) Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby
CN101330038A (en) Method of manufacturing a semiconductor device
US5966606A (en) Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode
JP2003197868A (en) Semiconductor device and its manufacturing method
JPH0691183B2 (en) A method of forming a capacitor
US5885880A (en) Bipolar transistor device and method for manufacturing the same
US6586293B1 (en) Semiconductor device and method of manufacturing the same