JPH0730254A - Multilayer printed circuit board and semiconductor device - Google Patents

Multilayer printed circuit board and semiconductor device

Info

Publication number
JPH0730254A
JPH0730254A JP5195375A JP19537593A JPH0730254A JP H0730254 A JPH0730254 A JP H0730254A JP 5195375 A JP5195375 A JP 5195375A JP 19537593 A JP19537593 A JP 19537593A JP H0730254 A JPH0730254 A JP H0730254A
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer printed
printed wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5195375A
Other languages
Japanese (ja)
Inventor
Tetsuo Mochizuki
哲郎 望月
Atsushi Mizuno
敦 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP5195375A priority Critical patent/JPH0730254A/en
Publication of JPH0730254A publication Critical patent/JPH0730254A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a multilayer printed circuit board and a semiconductor device in which there are no defects such as warp due to heat, etc., during manufacture and use, and which permit high density wiring and high density mounting. CONSTITUTION:The multilayer printed circuit board 20 is made of several interconnection wiring layers 2, 10, 12, 14, 16, and 18 respectively on both surfaces. The semiconductor device is formed by mounting semiconductor chips on both sides of the multilayer printed circuit board 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高密度配線用の多層プリ
ント配線板及び該多層プリント配線板に半導体チップを
実装してなる半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board for high density wiring and a semiconductor device having a semiconductor chip mounted on the multilayer printed wiring board.

【0002】[0002]

【従来の技術】最近の電子機器の急速な高機能化・多機
能化・小型化等に対応してプリント配線板の高密度配
線、高密度実装技術が求められている。
2. Description of the Related Art High-density wiring and high-density mounting technology for printed wiring boards have been required in response to the recent rapid increase in functionality, multifunctionality, and miniaturization of electronic equipment.

【0003】従来からプリント配線板の高密度配線、高
密度実装技術に関しては、種々の改良、発展が続けられ
てきたが、最近、高密度・低コスト化実現を目的とした
表面配線プリント回路基板(SLC)が提案されている
(電子材料、1991年4月、103〜108頁)。こ
のSLCは基板の片面側に多層からなる表層配線層(S
LC層)を形成した表層配線構造をとり、層間接続には
メカニカルドリルによるスルホールではなくフォトバイ
アホールを使用するものである。ここに提案されている
SLCは、両面の銅張ガラスエポキシ基板をサブストレ
ートとして用いている。
Conventionally, various improvements and developments have been made on the high-density wiring and high-density mounting technology of printed wiring boards, but recently, surface wiring printed circuit boards aiming at realization of high density and low cost. (SLC) has been proposed (Electronic Materials, April 1991, pp. 103-108). This SLC is a multi-layer surface wiring layer (S
In this structure, a surface wiring structure having an LC layer) is formed, and a photo via hole is used for interlayer connection instead of a through hole formed by a mechanical drill. The SLC proposed here uses double-sided copper clad glass epoxy substrates as the substrate.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記S
LCは次のような問題点がある。
However, the above S
LC has the following problems.

【0005】(1)基板と熱膨張率が異なるSLC層が
基板の片面側のみにあるため、製造時あるいは使用時に
熱が加わると基板に反りが生じる。
(1) Since the SLC layer having a coefficient of thermal expansion different from that of the substrate exists only on one side of the substrate, the substrate is warped when heat is applied during manufacturing or during use.

【0006】(2)製造時、通常のプリント配線板のめ
っき工程では、両面のパターンを同時にめっきする。し
かし、SLC層が基板の片面のみであると、例えば、4
層のパターン層を形成するために4回のめっき工程を行
なわなければならない。同様に、絶縁層にフォトバイア
ホールを形成するという工程でも、両面を同時に露光す
るという工程をとることができず、絶縁層を1層形成す
るごとに1回露光する、というように工程が増える。
(2) At the time of manufacturing, in a normal plating process for a printed wiring board, patterns on both sides are plated at the same time. However, if the SLC layer is on only one side of the substrate, for example, 4
Four plating steps must be performed to form the patterned layer of layers. Similarly, even in the step of forming a photo via hole in the insulating layer, the step of exposing both surfaces at the same time cannot be taken, and the number of steps increases, such as exposing once for each insulating layer formed. .

【0007】(3)前記の表面配線プリント回路(電子
材料、1991.4 103〜108頁)に提案されて
いるように、両面の銅張りガラスエポキシ基板をサブス
トレートとして使用し、SLC層の設けられている層と
は反対の面に電源層を形成する、というものは従来技術
として存在するが、このようなものを、製造する場合、
SLC層を設ける面と反対の面には、めっきが2回以上
つかないように保護しておく必要があり、工程が増え
る。保護しておかないとSLC層のパターンめっきをす
るごとに厚いめっきが形成され、電源層に熱逃げランド
等を形成する際にエッチング精度が悪くなる。また、厚
いめっきが片面にのみ形成されると熱が加わった際に反
りが生じる。
(3) As proposed in the above-mentioned surface wiring printed circuit (electronic material, 1991.4, pp. 103-108), copper-clad glass epoxy substrates on both sides are used as substrates, and SLC layers are provided. There is a conventional technique of forming a power supply layer on the surface opposite to the layer provided, but when manufacturing such a thing,
The surface opposite to the surface on which the SLC layer is provided needs to be protected from plating twice or more, which increases the number of steps. If it is not protected, thick plating is formed every time pattern plating of the SLC layer is performed, and the etching accuracy is deteriorated when a heat escape land or the like is formed in the power supply layer. In addition, when thick plating is formed on only one side, warpage occurs when heat is applied.

【0008】(4)SLC層では下層に設けられたパタ
ーンの有無で凹凸が生じ表面の平滑性を保つことが困難
となる。つまり、パターン層上に絶縁層を設けた場合、
パターンが存在する部位上の絶縁層は凸部となる。この
現象は層数が増すにつれ凹凸が蓄積され顕著になる。表
面が平滑でないと均一にめっきが付きにくくなる。絶縁
層を厚めに形成しておいてこれを研磨するという方法で
平滑性を得ることも可能ではあるが、毎回十分に研磨を
行わなければならないので、作業が煩雑である。
(4) In the SLC layer, unevenness occurs due to the presence or absence of the pattern provided in the lower layer, making it difficult to maintain the surface smoothness. That is, when the insulating layer is provided on the pattern layer,
The insulating layer on the portion where the pattern exists becomes a convex portion. This phenomenon becomes remarkable as irregularities are accumulated as the number of layers increases. If the surface is not smooth, it will be difficult to evenly plate. It is possible to obtain smoothness by a method of forming an insulating layer with a thick thickness and polishing the insulating layer, but since the polishing must be sufficiently performed every time, the work is complicated.

【0009】(5)SLC層が片面にしかなく、配線が
片面に集中しているため、接地層に接続する配線パター
ンが長くなり、また接続も困難となり、さらに他の信号
パターン等からのノイズの影響も大きくなる。このこと
は次のような技術的背景、原因によるものである。近
年、通信機器における通信速度の高速化に代表されるよ
うに電子機器において高速化が進んでいる。それに伴い
電子部品にも高速化が要求されている。そのため高集積
化し、配線の長さを短くし、伝搬効率を上げている。高
速化した回路においては、ノイズが該動作の原因となる
ことが多く、ノイズを低減させることが重要な技術課題
となっている。ノイズ対策の1つとして接地電位を安定
させる、ということが行なわれている。また、信号ライ
ンの上、下または周囲に接地パターンを設け、シールド
効果を上げるということも行なわれている。接地電位を
安定させるということはICチップ内でも行なわれてい
ることであり、そのため近年のICチップは、多ピン化
と共に接地端子も増えている。
(5) Since the SLC layer is only on one side and the wiring is concentrated on one side, the wiring pattern connected to the ground layer becomes long, the connection becomes difficult, and noise from other signal patterns etc. Will also have a greater effect. This is due to the following technical background and causes. 2. Description of the Related Art In recent years, the speed of electronic devices has been increasing, as represented by the increase in communication speed of communication devices. Along with this, higher speed is also required for electronic parts. Therefore, high integration is achieved, wiring length is shortened, and propagation efficiency is increased. In a high-speed circuit, noise often causes the operation, and reducing the noise is an important technical issue. Stabilizing the ground potential is one of the measures against noise. Further, it is also practiced to provide a ground pattern above, below or around the signal line to improve the shield effect. Stabilization of the ground potential is also carried out in the IC chip. Therefore, in recent IC chips, the number of ground terminals has increased along with the increase in the number of pins.

【0010】以上のようにICの接地端子、接地パター
ンの増加により、接地層に接続するパターンは飛躍的に
増加し、そのため、信号パターンの配線の障害となる機
会が増えてきた。また、接地層に接続するまでのパター
ン長が長くなることも多く、安定した接地電位が得られ
にくくなっていた。
As described above, with the increase in the number of ground terminals and ground patterns of the IC, the number of patterns connected to the ground layer has dramatically increased, and therefore the chances of interfering with the wiring of signal patterns have increased. In addition, the pattern length until connecting to the ground layer is often long, and it has been difficult to obtain a stable ground potential.

【0011】(6)SLC層が片面にしかなく、半導体
チップが基板の片面にしか実装できないため、実装位置
の制約が大きい。
(6) Since the SLC layer is only on one side and the semiconductor chip can be mounted on only one side of the substrate, there are large restrictions on the mounting position.

【0012】(7)外部接続用端子が基板の片面にしか
ないため、外部接続用端子位置、外部接続パターンの制
約が大きい。また、外部接続用端子に接続するためだけ
のバイアホールを設ける必要があるため、バイアホール
の数が多くなり他のパターンを配線する際の障害とな
る。
(7) Since the external connection terminals are provided on only one surface of the substrate, there are large restrictions on the external connection terminal positions and external connection patterns. Further, since it is necessary to provide via holes only for connecting to the external connection terminals, the number of via holes becomes large, which becomes an obstacle when wiring other patterns.

【0013】本発明は上記従来の問題点に鑑みなされた
もので、その目的は、上記従来の問題点を解消し、且
つ、高密度配線・高密度実装を可能とする多層プリント
配線板及び半導体装置を提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is to solve the above-mentioned conventional problems and to enable a high-density wiring / high-density mounting and a multilayer printed wiring board and a semiconductor. To provide a device.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、本発明の多層プリント配線板は、リジッドな材料か
らなる基板の両面側にそれぞれ複数のビルドアップ法に
より形成された配線層を有し、該配線層間の絶縁層は同
材質からなっていることを特徴とする。
In order to achieve the above object, the multilayer printed wiring board of the present invention has a wiring layer formed by a plurality of build-up methods on both surface sides of a substrate made of a rigid material. The insulating layer between the wiring layers is made of the same material.

【0015】また、本発明の半導体装置は、リジッドな
材料からなる基板の両面側にそれぞれ複数のビルドアッ
プ法により形成された配線層を有し、該配線層間の絶縁
層は同材質からなっている多層プリント配線板の両面に
半導体チップを実装してなることを特徴とする。
Further, the semiconductor device of the present invention has wiring layers formed by a plurality of build-up methods on both sides of a substrate made of a rigid material, and the insulating layers between the wiring layers are made of the same material. It is characterized in that semiconductor chips are mounted on both surfaces of a multi-layered printed wiring board.

【0016】また、上記基板の両面側にそれぞれ接地層
を有することを特徴とする。この場合、リジッド基板の
外層にあたるパターンを接地層としておくことは、イン
ピーダンスを制御する上で好ましい。また、リジッド基
板の両面側に接地層を複数枚設けてもよく、またビルド
アップ層の外層に設けてもよい。
Further, the invention is characterized in that each of the both sides of the substrate has a ground layer. In this case, it is preferable to set the pattern corresponding to the outer layer of the rigid substrate as the ground layer in order to control the impedance. A plurality of ground layers may be provided on both sides of the rigid substrate, or may be provided as an outer layer of the buildup layer.

【0017】また、上記基板は多層の配線板であること
を特徴とする。
The board is a multi-layer wiring board.

【0018】また、多層プリント配線板の両面に外部接
続用端子が設けられていることを特徴とする。
Further, it is characterized in that terminals for external connection are provided on both surfaces of the multilayer printed wiring board.

【0019】また、多層プリント配線板の端部の絶縁層
の少なくとも一部が切り欠かれており、該切り欠き部か
ら下層に設けられた外部接続用端子が露出していること
を特徴とする。
Further, at least a part of the insulating layer at the end of the multilayer printed wiring board is cut out, and the external connection terminal provided in the lower layer is exposed from the cutout. .

【0020】[0020]

【作用】本発明は、リジッドな材料からなる基板の両面
側にそれぞれ複数のビルドアップ法により形成された配
線層を有し、該配線層間の絶縁層は同材質からなってい
るため、該基板の両面の熱、湿気による膨張係数がほぼ
等しく熱、湿気等による反りが生じにくい。また、基板
の両面側にそれぞれ配線層を形成するため、片面のみに
形成する場合と比べ片面あたりの層数は半分で済み、そ
のため表面の平滑性を保つ工程が簡略化でき、しかも両
面のめっき、絶縁層の露光工程が一度で済むため、全体
の製造工程の大巾な短縮化が可能となる。
The present invention has a wiring layer formed by a plurality of build-up methods on both sides of a substrate made of a rigid material, and since the insulating layer between the wiring layers is made of the same material, the substrate Both sides have substantially the same expansion coefficient due to heat and humidity, and warpage due to heat and humidity does not easily occur. Also, since wiring layers are formed on both sides of the substrate, the number of layers per side is half compared to the case of forming on only one side, so the process of maintaining the surface smoothness can be simplified, and plating on both sides Since the exposure process for the insulating layer is performed only once, the entire manufacturing process can be greatly shortened.

【0021】また、本発明は、プリント配線板の両面に
半導体チップが実装されるため、片面に実装される場合
に比べ実装位置、パターン配線の自由度が大きくなり、
配線を考慮して半導体チップの実装位置を決定でき、高
密度配線・高密度実装が可能となる。
Further, according to the present invention, since the semiconductor chips are mounted on both sides of the printed wiring board, the mounting position and the degree of freedom of pattern wiring are increased as compared with the case where the semiconductor chips are mounted on one side.
The mounting position of the semiconductor chip can be determined in consideration of the wiring, which enables high-density wiring and high-density mounting.

【0022】また、本発明は、リジッドな材料からなる
基板の両面側に接地層を有することにより、リジッドな
材料からなる基板をまたぐことなく接地層に接続でき、
しかもビルドアップ層の外層に近い方又は外層に接地層
を設けることで外部機器からのノイズに対するシールド
効果を高められる。
Further, according to the present invention, since the substrate made of a rigid material has the ground layers on both sides, the substrate made of the rigid material can be connected to the ground layer without straddling the substrate.
Moreover, by providing the ground layer on the side closer to the outer layer of the build-up layer or on the outer layer, the shield effect against noise from external equipment can be enhanced.

【0023】また、本発明は、リジッドな材料からなる
基板を多層配線板とすることにより、重要な信号パター
ンをリジッド基板の内層に配線して高いシールド効果が
得られる。さらに、リジッド基板の内層に接地層を設け
ることで接地電位をより安定化できる。
Further, according to the present invention, by using a substrate made of a rigid material as a multilayer wiring board, an important signal pattern can be wired in an inner layer of the rigid substrate and a high shielding effect can be obtained. Further, by providing a ground layer on the inner layer of the rigid substrate, the ground potential can be further stabilized.

【0024】またさらに、本発明は、多層プリント配線
板の両面に外部接続用端子を設けることにより、リード
フレーム等との外部接続を行なう際に、リジッド基板を
またぐように配線を引き出す必要性は小さくなる。即
ち、リジッドな基板の両面にパターンがあり、かつ両面
に外部接続用端子があることによって外部接続を行なう
際に、配線の自由度が向上する。
Furthermore, according to the present invention, by providing the external connection terminals on both surfaces of the multilayer printed wiring board, it is not necessary to draw out the wiring so as to straddle the rigid substrate when the external connection with the lead frame or the like is made. Get smaller. That is, since the rigid board has the patterns on both sides and the terminals for external connection are provided on both sides, the degree of freedom of wiring is improved when the external connection is performed.

【0025】そして、上記のような、両面に配線、外部
接続用端子を有する多層プリント配線板の端部の絶縁層
の少なくとも一部が切り欠かれており、該切り欠き部か
ら下層に設けられた外部接続用端子が露出していること
により、多層プリント配線板の内層からも直接外部に接
続することができ、バイアホールを設け外層に一度引き
出してから外層接続を行なうという必要がなくなる。そ
のため、バイアホールの数、外装配線の本数を減らすこ
とができ、配線密度の向上が図れる。
Then, at least a part of the insulating layer at the end of the multilayer printed wiring board having wirings and terminals for external connection as described above is cut out, and the insulating layer is provided in the lower layer from the cutout. Further, since the external connection terminals are exposed, it is possible to directly connect to the outside from the inner layer of the multilayer printed wiring board, and it is not necessary to provide the via hole and once draw it to the outer layer to make the outer layer connection. Therefore, the number of via holes and the number of exterior wirings can be reduced, and the wiring density can be improved.

【0026】[0026]

【実施例】以下、添付図面を参照しながら、本発明の実
施例について詳述する。
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

【0027】図1は本発明の一実施例の構成を示す断面
図である。
FIG. 1 is a sectional view showing the structure of an embodiment of the present invention.

【0028】図1より明らかなように、本実施例の多層
プリント配線板20は、リジッド基板1の一方の面側に
第1層目の配線層2、第2層目の配線層10及び第3層
目の配線層12が第1絶縁層3及び第2絶縁層11を介
して順に形成され、表面には保護層13が形成されてお
り、また基板1の他方の面側にも同様に第1層目の配線
層14、第2層目の配線層16及び第3層目の配線層1
8が第1絶縁層15及び第2絶縁層17を介して順に形
成され、表面に保護層19が形成されている。
As is apparent from FIG. 1, the multilayer printed wiring board 20 of this embodiment has a first wiring layer 2, a second wiring layer 10 and a second wiring layer 10 on one surface side of the rigid substrate 1. A third wiring layer 12 is formed in order through the first insulating layer 3 and the second insulating layer 11, a protective layer 13 is formed on the surface, and the other surface side of the substrate 1 is also similarly formed. The first wiring layer 14, the second wiring layer 16, and the third wiring layer 1
8 are sequentially formed via the first insulating layer 15 and the second insulating layer 17, and the protective layer 19 is formed on the surface.

【0029】本発明で用いられるリジッド基板1は、リ
ジッドな材料であれば特に限定されるものではない。例
えばガラス繊維にエポキシ樹脂などからなるワニスを含
浸させたものの両面に銅箔を張りあわせた両面銅張積層
板、また、各種の銅張積層板やセラミック基板等でもよ
い。
The rigid substrate 1 used in the present invention is not particularly limited as long as it is a rigid material. For example, it may be a double-sided copper-clad laminate obtained by impregnating glass fiber with a varnish made of epoxy resin or the like and copper foil laminated on both sides, or various copper-clad laminates or ceramic substrates.

【0030】本実施例の多層プリント配線板20はリジ
ッドな基板1の両面に、配線層がいわゆるビルドアップ
法により製造される。
In the multilayer printed wiring board 20 of this embodiment, wiring layers are formed on both surfaces of the rigid substrate 1 by a so-called build-up method.

【0031】ビルドアップ法による多層プリント配線板
20の製造方法について図2により説明する。
A method of manufacturing the multilayer printed wiring board 20 by the build-up method will be described with reference to FIG.

【0032】例えばガラス繊維とエポキシ樹脂からなる
厚さ0.2mm程度の基板1の両面に厚さ12μm程度
の銅箔を貼り合せた両面銅張積層板を用いフォトリソグ
ラフィー法によってパターニングして、第1層目の配線
層2を形成する(同図(a)参照)。なお、基材1をま
たぐスルホールを形成する場合には、ドリル穴あけ加工
を行ってから、スルホールめっきを行う。
For example, a double-sided copper-clad laminate in which copper foil having a thickness of about 12 μm is attached to both surfaces of a substrate 1 made of glass fiber and epoxy resin having a thickness of about 0.2 mm is patterned by photolithography, The first wiring layer 2 is formed (see FIG. 11A). When forming a through hole that extends over the base material 1, through hole drilling is performed and then through hole plating is performed.

【0033】次に、このようにして形成した配線層2と
その上に形成する第1絶線層3との密着力を向上させる
ために黒化処理を行うことが好ましい。黒化処理には例
えば亜塩素酸ナトリウム水溶液、過硫酸カリウム水溶液
等が用いられる。本実施例では、NaOH21g/l、
Na3PO4・12H2O17g/l、NaClO2 43
g/lを含む90℃の水溶液に270秒間浸漬した。
Next, it is preferable to perform a blackening treatment in order to improve the adhesion between the wiring layer 2 thus formed and the first disconnection layer 3 formed thereon. For the blackening treatment, for example, an aqueous solution of sodium chlorite, an aqueous solution of potassium persulfate, or the like is used. In this example, NaOH 21 g / l,
Na 3 PO 4 · 12H 2 O 17 g / l, NaClO 2 43
It was immersed in a 90 ° C. aqueous solution containing g / l for 270 seconds.

【0034】次に、第1絶縁層3を形成する(同図
(b)参照)。該絶縁層には高絶縁性、低誘電率の材質
であれば特に限定されずに使用できるが、微細加工が簡
単に行えることから感光性エポキシ又はポリイミド樹脂
等の感光性樹脂を使用することが好ましい。本実施例で
は、プロビマー52(日本チバガイギー(株)製)をカ
ーテンコートにより形成した。
Next, the first insulating layer 3 is formed (see FIG. 3B). The insulating layer can be used without particular limitation as long as it has a high insulating property and a low dielectric constant, but it is preferable to use a photosensitive resin such as a photosensitive epoxy or a polyimide resin because fine processing can be easily performed. preferable. In this example, Pro-Vimmer 52 (manufactured by Nippon Ciba Geigy Co., Ltd.) was formed by curtain coating.

【0035】次いで、乾燥を行った後、所望のバイアホ
ールパターンを形成してあるマスク4を重ね、露光5、
現像して、第1層目の配線層に達する凹部6を形成する
(同図(c)、(d)参照)。
Next, after drying, the mask 4 on which a desired via hole pattern is formed is overlapped, and exposure 5 is performed.
The development is performed to form the recess 6 reaching the first wiring layer (see (c) and (d) of the same figure).

【0036】続いて、マスク4を外して、べーキングを
行い、表面をバフ等を用いて研磨し表面の平滑性をあげ
てから、更に過マンガン酸カリウム溶液等で浸漬処理を
行う。本実施例では過マンガン酸カリウム55g/lの
水溶液に5分間浸透漬した。これは絶縁層の表面を微細
に粗化し、メッキの密着力をあげるためである。
Subsequently, the mask 4 is removed, baking is performed, the surface is polished with a buff or the like to improve the smoothness of the surface, and then immersion treatment is further performed with a potassium permanganate solution or the like. In this example, the sample was immersed in an aqueous solution of 55 g / l potassium permanganate for 5 minutes. This is to finely roughen the surface of the insulating layer and increase the adhesion of plating.

【0037】続いて、無電解銅めっきにより、凹部6の
内部を含む全面に銅の薄膜7を形成し、さらに電解銅め
っきにより銅めっき膜8を一定の厚さに形成する(同図
(e),(f)参照)。厚さは、配線板の用途により異
なるが、本実施例では20μmとした。
Subsequently, a copper thin film 7 is formed on the entire surface including the inside of the recess 6 by electroless copper plating, and a copper plating film 8 is formed to a constant thickness by electrolytic copper plating (see FIG. ), (F)). Although the thickness varies depending on the use of the wiring board, it is 20 μm in this embodiment.

【0038】しかる後、フォトリソグラフィー法による
銅めっき膜8のパターニングを行って、第2層目の配線
層10およびバイアホール9を形成する(同図(g)参
照)。
After that, the copper plating film 8 is patterned by the photolithography method to form the second wiring layer 10 and the via hole 9 (see FIG. 9G).

【0039】こうして、二層の配線層を有するプリント
配線板が出来上がるが、以上の工程を繰り返すことによ
り、図1に示すようなさらに多層のプリント配線板を製
造することが出来る。なお、図1では、リジッド基板1
の両面にまたがるパターンを接続するための貫通スルー
ホール27を設けてある。
In this way, a printed wiring board having two wiring layers is completed. By repeating the above steps, a further multilayer printed wiring board as shown in FIG. 1 can be manufactured. In FIG. 1, the rigid substrate 1
Through holes 27 are provided for connecting patterns extending over both surfaces of the.

【0040】なお、上記では、便宜上主としてリジッド
基板1の片面側について説明したが、実際にはリジッド
基板1の両面側を同時に形成し且つ下から順次各層を形
成していくことが全体の製造工程を大幅に短縮化できる
ので望ましい。また、この際、両面の絶縁層は同じ材質
で形成することが、膨張率の差からくるプリント配線板
の反りを生じさせないために好ましい。
In the above description, the one side of the rigid substrate 1 is mainly described for the sake of convenience. However, in practice, it is necessary to form both sides of the rigid substrate 1 at the same time and sequentially form each layer from the bottom. Is desirable because it can be significantly shortened. Further, at this time, it is preferable that the insulating layers on both surfaces are formed of the same material so that the printed wiring board does not warp due to a difference in expansion coefficient.

【0041】このように、本実施例の多層プリント配線
板20はリジッド基板1の両面側にそれぞれ複数の配線
層を有しているが、両面の層数は等しいことが特に望ま
しい。また、複数の配線層のうち信号層が基板1の片面
側に2層以上ある場合にはその片面側の信号層の数が偶
数であることが特に望ましい。配線はX・Y方向の組合
せによってなされるため、特に上記の場合に基板1の片
面側の配線密度を高めることが可能となり、基板1をま
たぐ接続用のスルホールを形成することが少なくなる。
As described above, the multilayer printed wiring board 20 of this embodiment has a plurality of wiring layers on both sides of the rigid substrate 1, but it is particularly desirable that the number of layers on both sides is the same. Further, when there are two or more signal layers on one side of the substrate 1 among the plurality of wiring layers, it is particularly desirable that the number of signal layers on the one side is even. Since the wiring is formed by the combination of the X and Y directions, the wiring density on one side of the substrate 1 can be increased particularly in the above case, and the number of through holes for connection extending across the substrate 1 can be reduced.

【0042】また、本実施例の多層プリント配線板20
はリジッド基板1の両面側にそれぞれ接地層を有するこ
とができる。このように基板1の両面側にそれぞれ接地
層を有すると、リジッド基板1をまたぐことなく接地層
に接続することができ、接地層に接続するまでのパター
ン長も短くすることができる。高機能化し、接地層に接
続するパターンが飛躍的に増加した、近年の電子回路に
も十分に対応できる。接地層の位置は特に限定されない
が、好ましくは外層もしくは外層に近い層に接地層を設
けるとシールド効果が高まり、内層の信号層が外部機器
からのノイズに影響されにくくなる。
The multilayer printed wiring board 20 of this embodiment is also used.
Can have ground layers on both sides of the rigid substrate 1. When the ground layers are provided on both surface sides of the substrate 1 in this way, it is possible to connect to the ground layer without straddling the rigid substrate 1 and to shorten the pattern length until the connection to the ground layer. It is sufficiently compatible with recent electronic circuits, which have become highly functional and the number of patterns for connecting to the ground layer has dramatically increased. The position of the ground layer is not particularly limited, but when the ground layer is preferably provided in the outer layer or a layer close to the outer layer, the shield effect is enhanced, and the inner signal layer is less likely to be affected by noise from the external device.

【0043】また、すでに述べたように、接地層が安定
した接地電位にあることは重要である。そのためには、
接地層が、信号パターンを層間で接続するために設けら
れたスルーホールによって分断されたり、切り欠かれて
複雑な形状になっている、ということがなく、広い面積
がとられていることが必要である。
As described above, it is important that the ground layer has a stable ground potential. for that purpose,
It is necessary for the ground layer to have a large area without being divided by through holes provided for connecting signal patterns between layers or being cut out to have a complicated shape. Is.

【0044】しかし、高密度配線された近年のプリント
配線板においては、スルーホールが増加することは避け
難く、上記のような状態におくことは難しいのが現状で
ある。そのため、本発明でもリジッド基板1の両面側に
それぞれ接地層を設けることを提案しているが、両面側
にそれぞれ複数の接地層を設けてもよい。そのことによ
り、複雑な形状となった接地層を補いあい、安定した接
地電位を得ることができる。
However, in a recent printed wiring board with high-density wiring, it is unavoidable that the number of through holes increases, and it is difficult to keep the above-mentioned state. Therefore, although the present invention also proposes providing the ground layers on both sides of the rigid substrate 1, a plurality of ground layers may be provided on both sides. As a result, it is possible to compensate for the ground layers having a complicated shape and obtain a stable ground potential.

【0045】図3は本発明の半導体装置の一実施例の構
成を示す断面図である。
FIG. 3 is a sectional view showing the structure of an embodiment of the semiconductor device of the present invention.

【0046】図3より明らかなように、本実施例の半導
体装置23は上述の多層プリント配線板20の両面にそ
れぞれ半導体チップ22を実装したものである。多層プ
リント配線板20の両面にそれぞれ半導体チップ22が
実装されるため、片面に実装される複合に比べ実装位置
の自由度が大きくなり、配線を考慮して半導体チップ2
2の実装位置を決定でき、高密度実装が可能となる。
As is apparent from FIG. 3, the semiconductor device 23 of this embodiment is one in which semiconductor chips 22 are mounted on both surfaces of the above-mentioned multilayer printed wiring board 20. Since the semiconductor chips 22 are mounted on both sides of the multilayer printed wiring board 20, the degree of freedom of the mounting position is greater than that of the composite mounting on one side, and the semiconductor chip 2 is considered in consideration of wiring.
The mounting position of 2 can be determined, and high-density mounting becomes possible.

【0047】また、図3に示すように、前述のリジッド
基板1は多層配線板21の構造とすることができる。こ
のように基板を多層構成とする場合、特に重要なパター
ンを多層配線板21の内層に配線して高いシールド効果
を得ることができる。また、この多層配線板21の内層
に接地層を設けることができ、これにより接地電位をよ
り安定化させることができる。
Further, as shown in FIG. 3, the above-mentioned rigid substrate 1 can have a structure of a multilayer wiring board 21. When the substrate has a multi-layered structure as described above, a particularly important pattern can be wired in the inner layer of the multilayer wiring board 21 to obtain a high shielding effect. In addition, a ground layer can be provided on the inner layer of the multilayer wiring board 21, which can further stabilize the ground potential.

【0048】図4は本発明の多層プリント配線板もしく
は半導体装置をリードフレームと接続した状態を示す断
面図である。
FIG. 4 is a sectional view showing a state in which the multilayer printed wiring board or semiconductor device of the present invention is connected to a lead frame.

【0049】前述の多層プリント配線板20もしくは半
導体チップ22を実装してなる半導体装置23の両面に
それぞれ外部接続用端子24を設け、該端子24を介し
てリードフレームのインナーリード25と接続すること
により外部との接続を行う。このように、多層プリント
配線板20等の両面にそれぞれ外部接続用端子24を設
けられることにより、このような外部接続用端子を設け
る位置の制約が小さくなる。また、図4及び図5に示す
ごとく、端部の絶縁層の少なくとも一部を切り欠いて
(切り欠き部26)、下層に外部接続用端子24を設け
ることができる。外層に引き出し、外部接続用端子に接
続するためだけのバイアホールを設けることがなくな
り、バイアホールの数を減らして他のパターンを配線す
る際の障害を少なくできる。
External connection terminals 24 are provided on both surfaces of a semiconductor device 23 having the above-mentioned multilayer printed wiring board 20 or semiconductor chip 22 mounted thereon, and the terminals 24 are used to connect to the inner leads 25 of the lead frame. To connect to the outside. By thus providing the external connection terminals 24 on both surfaces of the multilayer printed wiring board 20 and the like, restrictions on the positions where such external connection terminals are provided are reduced. Further, as shown in FIGS. 4 and 5, at least a part of the insulating layer at the end portion is cut out (cutout portion 26), and the external connection terminal 24 can be provided in the lower layer. There is no need to provide via holes only for connecting to external connection terminals by drawing them out to the outer layer, and the number of via holes can be reduced to reduce obstacles when wiring other patterns.

【0050】[0050]

【発明の効果】以上詳細に説明したように、本発明によ
れば、リジッドな材料からなる基板の両面側にそれぞれ
複数のビルドアップ法により形成された配線層を有し、
該配線層間の絶縁層は同材質からなっているため、該基
板の両面の熱、湿気による膨張係数がほぼ等しく熱、湿
気等による反りが生じにくく、また、基板の両面側にそ
れぞれ配線層を形成するため、片面のみに形成する場合
と比べ片面あたりの層数は半分で済み、そのため表面の
平滑性を保つ工程が簡略化でき、しかも両面のめっき、
絶縁層の露光工程が一度で済むため、全体の製造工程の
大巾な短縮化が可能となる。
As described in detail above, according to the present invention, the wiring layers formed by a plurality of build-up methods are provided on both surface sides of the substrate made of a rigid material, respectively.
Since the insulating layers between the wiring layers are made of the same material, the two surfaces of the substrate have substantially the same coefficient of expansion due to heat and moisture, and warpage due to heat and moisture does not easily occur. Since it is formed, the number of layers per side is half compared to the case of forming only on one side, so the process of maintaining the smoothness of the surface can be simplified, and the plating on both sides,
Since the exposure process of the insulating layer is performed only once, the entire manufacturing process can be greatly shortened.

【0051】また、本発明は、プリント配線板の両面に
半導体チップを実装することにより、実装位置、パター
ン配線の自由度が大きくなり、そのため高密度配線・高
密度実装が可能となる。
Further, according to the present invention, by mounting the semiconductor chips on both sides of the printed wiring board, the degree of freedom of the mounting position and the pattern wiring is increased, so that high-density wiring and high-density mounting are possible.

【0052】また、本発明は、リジッドな材料からなる
基板の両面側に接地層を有することにより、接地層への
接続が容易となり、しかもビルドアップ層の外層に近い
方又は外層に接地層を設けることで外部機器からのノイ
ズに対するシールド効果を高めることが出来る。
Further, according to the present invention, since the ground layer is provided on both sides of the substrate made of a rigid material, the connection to the ground layer is facilitated, and the ground layer is closer to the outer layer of the buildup layer or the outer layer. By providing it, it is possible to enhance the shield effect against noise from external equipment.

【0053】また、本発明は、リジッドな材料からなる
基板を多層配線板とすることにより、重要な信号パター
ンをリジッド基板の内層に配線して高いシールド効果を
得ることが出来る。さらに、リジッド基板の内層に接地
層を設けることで接地電位をより安定化させることも可
能である。
Further, according to the present invention, by using a substrate made of a rigid material as a multilayer wiring board, an important signal pattern can be wired in an inner layer of the rigid substrate to obtain a high shielding effect. Further, by providing a ground layer on the inner layer of the rigid substrate, it is possible to further stabilize the ground potential.

【0054】またさらに、本発明は、多層プリント配線
板の両面に外部接続用端子を設けることにより、リード
フレーム等との外部接続を行なう際に、リジッド基板を
またぐように配線を引き出す必要性は小さくなる。即
ち、リジッド基板の両面にパターンがあり、かつ両面に
外部接続用端子があることによって外部接続を行なう際
に、配線の自由度が向上する。
Furthermore, according to the present invention, by providing the external connection terminals on both surfaces of the multilayer printed wiring board, it is not necessary to draw out the wiring so as to straddle the rigid substrate when the external connection is made with the lead frame or the like. Get smaller. That is, since the rigid board has the patterns on both sides and the terminals for external connection are provided on both sides, the degree of freedom of wiring is improved when the external connection is performed.

【0055】そして、上記のような、両面に配線し、外
部接続用端子を有する多層プリント配線板の端部の絶縁
層の少なくとも一部が切り欠かれており、該切り欠き部
から下層に設けられた外部接続用端子が露出しているこ
とにより、多層プリント配線板の内層からも直接外部に
接続することができ、バイアホールを設け外層に一度引
き出してから外部接続を行なうという必要がなくなる。
そのため、バイアホールの数、外層配線の本数を減らす
ことができ、配線密度の向上が図れる。
Then, as described above, at least a part of the insulating layer at the end of the multilayer printed wiring board having wiring on both sides and having external connection terminals is cut out, and the insulating layer is provided in the lower layer from the cutout. The exposed external connection terminals allow direct connection to the outside even from the inner layer of the multilayer printed wiring board, and there is no need to provide via holes and once pull out to the outer layer to make external connection.
Therefore, the number of via holes and the number of outer layer wirings can be reduced, and the wiring density can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層プリント配線板の一実施例を示す
断面図である。
FIG. 1 is a cross-sectional view showing an example of a multilayer printed wiring board according to the present invention.

【図2】本発明の多層プリント配線板の製造方法の一例
を示す要部断面図である。
FIG. 2 is a cross-sectional view of essential parts showing an example of a method for manufacturing a multilayer printed wiring board according to the present invention.

【図3】本発明の半導体装置の一実施例を示す断面図で
ある。
FIG. 3 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図4】本発明の多層プリント配線板をリードフレーム
と接続した状態を示す断面図である。
FIG. 4 is a cross-sectional view showing a state in which the multilayer printed wiring board of the present invention is connected to a lead frame.

【図5】本発明の多層プリント配線板で端部の一部が切
り欠かれている状態を示す図である。
FIG. 5 is a diagram showing a state in which a part of an end is cut out in the multilayer printed wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2、14 第1層目の配線層 3、15 第1絶縁層 4 マスク 5 露光 6 凹部 7、8 銅めっき膜 9 バイアホール 10、16 第2層目の配線層 11、17 第2絶縁層 12、18 第3層目の配線層 13、19 保護層 20 多層プリント配線板 21 多層配線基板 22 半導体チップ 23 半導体装置 24 外部接続用端子 25 インナーリード 26 絶縁層切り欠き部 27 貫通スルーホール 1 Substrate 2, 14 First Wiring Layer 3, 15 First Insulating Layer 4 Mask 5 Exposure 6 Recesses 7, 8 Copper Plating Film 9 Via Hole 10, 16 Second Wiring Layer 11, 17 Second Insulation Layers 12 and 18 Third wiring layer 13, 19 Protective layer 20 Multilayer printed wiring board 21 Multilayer wiring board 22 Semiconductor chip 23 Semiconductor device 24 External connection terminal 25 Inner lead 26 Insulating layer cutout portion 27 Through through hole

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 リジッドな材料からなる基板の両面側に
それぞれ複数のビルドアップ法により形成された配線層
を有し、該配線層間の絶縁層は同材質からなっているこ
とを特徴とする多層プリント配線板。
1. A multi-layer comprising a substrate made of a rigid material, and wiring layers formed by a plurality of build-up methods on both sides of the substrate, and an insulating layer between the wiring layers being made of the same material. Printed wiring board.
【請求項2】 前記基板の両面側にそれぞれ接地層を有
することを特徴とする請求項1記載の多層プリント配線
板。
2. The multilayer printed wiring board according to claim 1, further comprising ground layers on both sides of the substrate.
【請求項3】 前記基板が多層の配線板であることを特
徴とする請求項1記載の多層プリント配線板。
3. The multilayer printed wiring board according to claim 1, wherein the substrate is a multilayer wiring board.
【請求項4】 多層プリント配線板の両面に外部接続用
端子が設けられていることを特徴とする請求項1記載の
多層プリント配線板。
4. The multilayer printed wiring board according to claim 1, wherein external connection terminals are provided on both surfaces of the multilayer printed wiring board.
【請求項5】 多層プリント配線板の端部の絶縁層の少
なくとも一部が切り欠かれており、該切り欠き部から下
層に設けられた外部接続用端子が露出していることを特
徴とする請求項4記載の多層プリント配線板。
5. The multilayer printed wiring board is characterized in that at least a part of an insulating layer at an end portion is cut out, and an external connection terminal provided in a lower layer is exposed from the cutout portion. The multilayer printed wiring board according to claim 4.
【請求項6】 リジッドな材料からなる基板の両面側に
それぞれ複数のビルドアップ法により形成された配線層
を有し、該配線層間の絶縁層は同材質からなっている多
層プリント配線板の両面に半導体チップを実装してなる
ことを特徴とする半導体装置。
6. A double-sided multilayer printed wiring board having wiring layers formed by a plurality of build-up methods on both sides of a substrate made of a rigid material, and insulating layers between the wiring layers made of the same material. A semiconductor device comprising a semiconductor chip mounted on.
【請求項7】 前記基板の両面側にそれぞれ接地層を有
することを特徴とする請求項6記載の半導体装置。
7. The semiconductor device according to claim 6, wherein grounding layers are provided on both surface sides of the substrate, respectively.
【請求項8】 前記基板が多層の配線板であることを特
徴とする請求項6記載の半導体装置。
8. The semiconductor device according to claim 6, wherein the substrate is a multilayer wiring board.
【請求項9】 多層プリント配線板の両面に外部接続用
端子が設けられていることを特徴とする請求項6記載の
半導体装置。
9. The semiconductor device according to claim 6, wherein external connection terminals are provided on both surfaces of the multilayer printed wiring board.
【請求項10】 多層プリント配線板の端部の絶縁層の
少なくとも一部が切り欠かれており、該切り欠き部から
下層に設けられた外部接続用端子が露出していることを
特徴とする請求項9記載の半導体装置。
10. A multilayer printed wiring board is characterized in that at least a part of an insulating layer at an end portion is cut out, and an external connection terminal provided in a lower layer is exposed from the cutout portion. The semiconductor device according to claim 9.
JP5195375A 1993-07-13 1993-07-13 Multilayer printed circuit board and semiconductor device Pending JPH0730254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5195375A JPH0730254A (en) 1993-07-13 1993-07-13 Multilayer printed circuit board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5195375A JPH0730254A (en) 1993-07-13 1993-07-13 Multilayer printed circuit board and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0730254A true JPH0730254A (en) 1995-01-31

Family

ID=16340126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195375A Pending JPH0730254A (en) 1993-07-13 1993-07-13 Multilayer printed circuit board and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0730254A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298362A (en) * 1996-04-30 1997-11-18 Samsung Electro Mech Co Ltd Manufacture of build-up multilayer printed-circuit board
JP2007019198A (en) * 2005-07-07 2007-01-25 Fujitsu Ltd Laminated substrate and electronic apparatus having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298362A (en) * 1996-04-30 1997-11-18 Samsung Electro Mech Co Ltd Manufacture of build-up multilayer printed-circuit board
JP2007019198A (en) * 2005-07-07 2007-01-25 Fujitsu Ltd Laminated substrate and electronic apparatus having the same
JP4689375B2 (en) * 2005-07-07 2011-05-25 富士通株式会社 Laminated substrate and electronic device having the laminated substrate

Similar Documents

Publication Publication Date Title
JP6885800B2 (en) Wiring board and its manufacturing method
US7517730B2 (en) Coreless substrate and manufacturing method thereof
US8710374B2 (en) Printed wiring board with reinforced insulation layer and manufacturing method thereof
JP4651597B2 (en) Semiconductor package substrate
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US7627947B2 (en) Method for making a multilayered circuitized substrate
TWI407869B (en) Method of making circuitized substrate
KR20150093032A (en) Embedded board, printed circuit board and method of manufactruing the same
US20160086885A1 (en) Package substrate
KR20160059125A (en) Element embedded printed circuit board and method of manufacturing the same
US8362367B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP7234049B2 (en) printed wiring board
JPH0730254A (en) Multilayer printed circuit board and semiconductor device
US11277910B2 (en) Wiring substrate
KR20020028597A (en) A method for manufacturing a multi-layer circuit board for packaging the semi-conductor chips, substrate and FCIP obtained therefrom
JP2924194B2 (en) Multilayer printed wiring board
JPH10261854A (en) Printed wiring board and manufacturing method thereof
KR100305570B1 (en) A printed circuit board and a method of manufacturing there of
US20240023250A1 (en) Wiring substrate
WO2021153016A1 (en) Wiring board
US20240008176A1 (en) Wiring substrate
JP2022179156A (en) Wiring board and manufacturing method for wiring board
JP2024002647A (en) Wiring board and method for manufacturing wiring board
JP2023010237A (en) Wiring board and method for manufacturing wiring board
JP2023117532A (en) Method for manufacturing printed circuit board