JPH0729853A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0729853A
JPH0729853A JP15405493A JP15405493A JPH0729853A JP H0729853 A JPH0729853 A JP H0729853A JP 15405493 A JP15405493 A JP 15405493A JP 15405493 A JP15405493 A JP 15405493A JP H0729853 A JPH0729853 A JP H0729853A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
titanium nitride
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15405493A
Other languages
Japanese (ja)
Other versions
JP2570576B2 (en
Inventor
Yoshiaki Yamada
義明 山田
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5154054A priority Critical patent/JP2570576B2/en
Priority to KR1019940014727A priority patent/KR0154355B1/en
Publication of JPH0729853A publication Critical patent/JPH0729853A/en
Application granted granted Critical
Publication of JP2570576B2 publication Critical patent/JP2570576B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To provide the manufacturing method, of a semiconductor device, wherein a rise in a contact resistance is suppressed and the generation of a junction leak is avoided in the manufacturing method, of the semiconductor device, wherein an interconnection formed on an interlayer insulating film is connected electrically to a diffused layer via a contact hole. CONSTITUTION:A contact hole 4 is formed in an interlayer insulating film 3, a Ti film 5 and a first TiN film 6 are formed on the whole face, and the TiN film is changed into a TiN film 6a by a nitrogen treatment. A second TiN film 7 and an Al alloy film 8a are formed inside the same vacuum chamber, and the Al alloy film 8a is made to reflow by a heat treatment and changed into an Al alloy film 8aa.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜上に設けられた配線をコンタクト
孔を介して拡散層に電気的に接続するための半導体装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device for electrically connecting a wiring provided on an interlayer insulating film to a diffusion layer through a contact hole.

【0002】[0002]

【従来の技術】高集積化,多層化の進む半導体装置のお
いて、素子の微細化,平坦化への要求は、厳しいものと
なっている。コンタクト孔を介しての層間絶縁膜下の拡
散層への配線の接続も、既存の技術では要求性能を満足
させることが困難になってきている。これに対処するた
めに、コンタクト孔上での配線の平坦化を目的としたコ
ンタクト孔の埋設方法として、例えばプロシーディグ−
オブ−1991,ブイ・エム・アイ・シー−カンファレ
ンス,326〜328ページ(Proceeding
of 1991 VMIC Conference p
p.326−328)に報告されたAlのリフロースパ
ッタ技術が開発された。この方法では、Al膜を真空中
で室温で堆積した後、同一真空中で高温加熱してこのA
l膜を流動化させている。
2. Description of the Related Art In semiconductor devices which are highly integrated and multilayered, the demands for miniaturization and flattening of elements are becoming severe. It is becoming difficult for existing technology to satisfy the required performance also for connecting the wiring to the diffusion layer under the interlayer insulating film through the contact hole. In order to deal with this, as a contact hole burying method for the purpose of flattening the wiring on the contact hole, for example, a procedure guide-
Of-1991, BMC Conference-Pages 326-328 (Proceeding
of 1991 VMIC Conference p
p. 326-328), the Al reflow sputtering technique was developed. In this method, an Al film is deposited in a vacuum at room temperature and then heated at a high temperature in the same vacuum.
The membrane is fluidized.

【0003】半導体装置の主要製造工程の断面図である
図2の参照すると、上記報告の製造方法(従来の第1の
製造方法)は、以下のようになっている。まず、表面に
拡散層2が形成されたシリコン基板1表面に、層間絶縁
膜3が形成される。この層間絶縁膜3に、拡散層2に達
するコンタクト孔4が形成される。次に、(コンタクト
孔4を含めて)層間絶縁膜3表面を覆うAl−Si−C
uからなるAl合金膜8bが、室温,真空室内でのスパ
ッタリングにより形成される〔図2(a)〕。次に、同
一真空室内でAlの融点近辺の温度(400℃〜550
℃)に加熱され、Al合金膜8bがリフローしてAl合
金膜8baになる〔図2(b)〕。
Referring to FIG. 2, which is a sectional view of a main manufacturing process of a semiconductor device, the manufacturing method reported above (first conventional manufacturing method) is as follows. First, the interlayer insulating film 3 is formed on the surface of the silicon substrate 1 on which the diffusion layer 2 is formed. A contact hole 4 reaching the diffusion layer 2 is formed in the interlayer insulating film 3. Next, Al-Si-C (including the contact hole 4) covering the surface of the interlayer insulating film 3 is covered.
An Al alloy film 8b made of u is formed by sputtering in a vacuum chamber at room temperature [FIG. 2 (a)]. Next, in the same vacuum chamber, a temperature near the melting point of Al (400 ° C to 550 ° C)
C.) and the Al alloy film 8b is reflowed to become the Al alloy film 8ba [FIG. 2 (b)].

【0004】さらに、Al合金膜のリフロー性を高めて
コンタクト孔を埋設する別の方法が、例えばプロシーデ
ィグ−オブ−1992,ブイ・エム・アイ・シー−カン
ファレンス,219〜225ページ(Proceedi
ng of 1992 VMIC Conferenc
e pp.219−225)に報告されている。
Further, another method for enhancing the reflowability of the Al alloy film to fill the contact hole is, for example, Proceedig-of-1992, BMC Conference, pp. 219-225 (Proceedi).
ng of 1992 VMIC Conference
e pp. 219-225).

【0005】半導体装置の主要製造工程の断面図である
図3の参照すると、この報告の製造方法(従来の第2の
製造方法)は、以下のようになっている。まず、コンタ
クト孔4を例えばPSG膜からなる層間絶縁膜3にて形
成するまでは、上記従来の第1の製造方法と同様に形成
される。次に、(コンタクト孔4を含めて)層間絶縁膜
3表面が、真空室内でのスパッタリングにより堆積され
たバリアメタル膜9により覆われる。次に、500℃程
度に加熱された同一真空室内で、Al−SiからなるA
l合金のスパッタリングが行なわれ、上記バリアメタル
膜9表面が(Al−Siからなる)Al合金膜8cによ
り覆われる。この方法によるとAl合金膜8cのバリア
メタル膜9に対する濡性が高いため、コンタクト孔4の
埋設に関しては、この方法の方が上記第1の製造方法よ
り優れている。
Referring to FIG. 3, which is a sectional view of a main manufacturing process of a semiconductor device, the manufacturing method of this report (second conventional manufacturing method) is as follows. First, the contact hole 4 is formed in the same manner as the above-described first conventional manufacturing method until the contact hole 4 is formed of the interlayer insulating film 3 made of, for example, a PSG film. Next, the surface of the interlayer insulating film 3 (including the contact hole 4) is covered with the barrier metal film 9 deposited by sputtering in the vacuum chamber. Next, in the same vacuum chamber heated to about 500 ° C., A containing Al--Si
l alloy is sputtered, and the surface of the barrier metal film 9 is covered with an Al alloy film 8c (made of Al--Si). According to this method, the wettability of the Al alloy film 8c with respect to the barrier metal film 9 is high, and therefore this method is superior to the first manufacturing method in terms of burying the contact holes 4.

【0006】なおこの報告によると、バリアメタル膜9
としてTi膜,TiN膜あるいはTiON膜が試みられ
たが、TiON膜ではボイドの発生がある。これはAl
合金膜8cとの間の濡性が劣るためである。濡性に関し
ては、Ti膜が最っとも優れている。層間絶縁膜の酸素
がTi膜と反応してTi膜表面が酸化されるため、コン
タクト孔4のアスペクト比が1.3以上になると、コン
タクト孔4内にボイドが発生する。この報告ではこれを
避けるため、(図3には示さなかったが)コンタクト孔
4の側壁に窒化シリコン膜からなるスペーサを設けてあ
る。
According to this report, the barrier metal film 9
A Ti film, a TiN film, or a TiON film has been tried as an example, but a void is generated in the TiON film. This is Al
This is because the wettability with the alloy film 8c is poor. Regarding the wettability, the Ti film is the most excellent. Since oxygen in the interlayer insulating film reacts with the Ti film to oxidize the surface of the Ti film, when the aspect ratio of the contact hole 4 becomes 1.3 or more, voids are generated in the contact hole 4. In this report, in order to avoid this, a spacer made of a silicon nitride film is provided on the side wall of the contact hole 4 (not shown in FIG. 3).

【0007】[0007]

【発明が解決しようとする課題】半導体装置の主要製造
工程の断面図である図4の参照すると、上記従来の第1
の製造方法では、以下の問題点がある。まず、コンタク
ト孔4のアスペクト比にも依存するが、Al合金膜8b
の堆積段階でコンタクト孔4内にボイド10が形成され
る〔図4(a)〕。高温加熱によりAl合金膜8bをリ
フローしてAl合金膜8baを形成したとき、例えボイ
ド10が消滅したとしても、このAl合金膜8bの拡散
層2への異常拡散により、スパイク11が形成される
〔図4(b)〕。ボイド10の存在はコンタクト抵抗の
上昇の引き起こし、スパイク11の存在は接合リークを
引き起こすことになる。
Referring to FIG. 4, which is a cross-sectional view of a main manufacturing process of a semiconductor device, the first conventional method described above is referred to.
The above manufacturing method has the following problems. First, although depending on the aspect ratio of the contact hole 4, the Al alloy film 8b
A void 10 is formed in the contact hole 4 in the deposition step of [Fig. 4 (a)]. When the Al alloy film 8b is reflowed by high temperature heating to form the Al alloy film 8ba, even if the void 10 disappears, the spike 11 is formed by the abnormal diffusion of the Al alloy film 8b into the diffusion layer 2. [FIG.4 (b)]. The presence of the void 10 causes an increase in contact resistance, and the presence of the spike 11 causes a junction leak.

【0008】これに比べて上記従来の第2の製造方法で
は、ボイドの発生は抑制される。しかしながら、半導体
装置の主要製造工程の断面図である図5の参照すると、
上記従来の第2の製造方法では、次の問題点が残ってい
る。バリアメタル膜9がTi膜,Ti6膜あるいはTi
とTiNとの積層膜のいずれであっても、500℃程度
のAl合金膜8c中のSiとバリアメタル膜9中のTi
との合金化反応が顕著である。結果として、バリアメタ
ル膜9がバリアとして機能しなくなり、上記従来の第1
の製造方法と同様に、スパイク11aの発生を抑止する
ことは不可能であり、接合リークの回避は困難になる。
On the other hand, in the second conventional manufacturing method described above, the generation of voids is suppressed. However, referring to FIG. 5, which is a cross-sectional view of the main manufacturing process of the semiconductor device,
In the above-mentioned second conventional manufacturing method, the following problems remain. The barrier metal film 9 is a Ti film, a Ti6 film, or a Ti film.
Si in the Al alloy film 8c and Ti in the barrier metal film 9 at about 500 ° C.
The alloying reaction with is remarkable. As a result, the barrier metal film 9 does not function as a barrier, and
Similar to the manufacturing method of (1), it is impossible to suppress the generation of the spike 11a, and it is difficult to avoid the junction leak.

【0009】なお、上記従来の第1の製造方法に上記従
来の第2の製造方法を適用してコンタクト孔4を形成し
た後にTiを含むバリアメタル膜を形成しても、スパイ
クは発生する。
Even if the barrier metal film containing Ti is formed after the contact hole 4 is formed by applying the conventional second manufacturing method to the conventional first manufacturing method, spikes are generated.

【0010】本発明の目的は、層間絶縁膜上に設けられ
た配線をコンタクト孔を介して拡散層に電気的に接続す
るための半導体装置の製造方法において、コンタクト抵
抗の上昇を抑制し、接合リークの発生を回避する半導体
装置の製造方法を提供することにある。
An object of the present invention is to suppress an increase in contact resistance in a method of manufacturing a semiconductor device for electrically connecting a wiring provided on an interlayer insulating film to a diffusion layer through a contact hole, and to suppress a junction. It is an object of the present invention to provide a method for manufacturing a semiconductor device that avoids the occurrence of leakage.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に拡散層が形成されたシリコン基板上に
層間絶縁膜を堆積し、この層間絶縁膜にこの拡散層に達
するコンタクト孔を形成する工程と、上記コンタクト孔
表面を含めて上記層間絶縁膜表面にチタン膜と第1の窒
化チタン膜とを順次堆積する工程と、窒素処理を行なう
工程と、真空室内で上記第1の窒化チタン膜の表面に第
2の窒化チタン膜を堆積する工程と、上記真空室内で上
記第2の窒化チタン膜表面に少なくともシリコンを含ん
だアルミニウム合金膜を堆積する工程と、高温加熱によ
り上記アルミニウム合金膜を流動化させ、上記コンタク
ト孔をこのアルミニウム合金膜にて埋設する工程と、上
記アルミニウム合金膜,上記第2の窒化チタン膜,上記
第1の窒化チタン膜および上記チタン膜を順次パターニ
ングして配線を形成する工程とを有する。
According to a method of manufacturing a semiconductor device of the present invention, an interlayer insulating film is deposited on a silicon substrate having a diffusion layer formed on a surface thereof, and a contact hole reaching the diffusion layer is formed in the interlayer insulating film. A step of sequentially forming a titanium film and a first titanium nitride film on the surface of the interlayer insulating film including the surface of the contact hole, a step of performing a nitrogen treatment, and a step of performing the first step in a vacuum chamber. A step of depositing a second titanium nitride film on the surface of the titanium nitride film; a step of depositing an aluminum alloy film containing at least silicon on the surface of the second titanium nitride film in the vacuum chamber; A step of fluidizing the alloy film and burying the contact holes with the aluminum alloy film; the aluminum alloy film, the second titanium nitride film, and the first titanium nitride. And a step of forming a wiring by sequentially patterning the titanium film.

【0012】好ましくは、上記第2の窒化チタン膜の堆
積並びに上記アルミニウム合金膜の堆積と上記アルミニ
ウム合金膜の流動化とが、同一真空室内で連続して行な
わる。さらに好ましくは、上記第2の窒化チタン膜の膜
厚は0.02μm〜0.1μmである。さらにまた好ま
しくは、上記窒素処理が、400℃〜1000℃の窒素
雰囲気でのランプアニール,400℃〜600℃の窒素
雰囲気での炉アニール,あるいは400℃〜800℃で
の窒素プラズマ処理である。
Preferably, the deposition of the second titanium nitride film, the deposition of the aluminum alloy film and the fluidization of the aluminum alloy film are continuously performed in the same vacuum chamber. More preferably, the thickness of the second titanium nitride film is 0.02 μm to 0.1 μm. Still more preferably, the nitrogen treatment is lamp annealing in a nitrogen atmosphere of 400 ° C to 1000 ° C, furnace annealing in a nitrogen atmosphere of 400 ° C to 600 ° C, or nitrogen plasma treatment at 400 ° C to 800 ° C.

【0013】[0013]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0014】半導体装置の製造工程の断面図である図1
の参照すると、本発明の一実施例は、以下のようになっ
ている。まず、表面に拡散層2が形成されたシリコン基
板1上に、膜厚1.0μm程度の層間絶縁膜3が形成さ
れる。公知のリソグラフィ技術,ドライエッチング技術
により、拡散層2に達するコンタクト孔4が、層間絶縁
膜3に形成される〔図1(a)〕。
FIG. 1 is a sectional view of the manufacturing process of the semiconductor device.
, One embodiment of the present invention is as follows. First, the interlayer insulating film 3 having a film thickness of about 1.0 μm is formed on the silicon substrate 1 having the diffusion layer 2 formed on the surface thereof. The contact hole 4 reaching the diffusion layer 2 is formed in the interlayer insulating film 3 by the known lithography technique and dry etching technique [FIG. 1 (a)].

【0015】続いて、例えばスパッタリングにより、全
面に膜厚0.03μm程度のTi膜5,および膜厚0.
1μm程度の第1のTiN膜6が順次堆積される〔図1
(b)〕。なお、Ti5とTiN膜6との成膜方法は、
スパッタリングに限定されるものではなく、例えばCV
D法によってもよい。
Then, for example, by sputtering, a Ti film 5 having a film thickness of about 0.03 μm and a film thickness of 0.
A first TiN film 6 having a thickness of about 1 μm is sequentially deposited [FIG.
(B)]. The method for forming Ti5 and TiN film 6 is as follows.
It is not limited to sputtering, but may be CV, for example.
The method D may be used.

【0016】成膜段階でのこの第1のTiN膜6の窒素
の量は化学量論的には不足しており、TiN膜6の表面
には酸素が吸着され,酸化されやすくなっている。そこ
で、特にTiN膜6のバリア性の向上(およびTi膜5
のコンタクト抵抗の安定化)のために、窒素処理を行な
う。この窒素処理により、この第1のTiN膜6が「窒
化」され、このTiN膜6の窒素の量が化学量論的な量
に近ずけられ、このTiN膜6はTiN膜6aとなる。
さらにこの処理により、Ti膜5と拡散層2とのコンタ
クト性も安定する。しかしながら、この窒素処理によっ
ても、TiN膜6の表面を酸化していた酸素をこのTi
N膜6aから分離することは困難である。この窒素処理
により、TiN膜6aの表面での酸化の進行は、停止す
ることになる。
The amount of nitrogen in the first TiN film 6 at the film forming stage is stoichiometrically insufficient, and oxygen is adsorbed on the surface of the TiN film 6 and easily oxidized. Therefore, in particular, the barrier property of the TiN film 6 is improved (and the Ti film 5 is
Nitrogen treatment is performed to stabilize the contact resistance. By this nitrogen treatment, the first TiN film 6 is “nitrided”, the amount of nitrogen in the TiN film 6 is brought close to the stoichiometric amount, and the TiN film 6 becomes the TiN film 6a.
Further, this treatment also stabilizes the contact property between the Ti film 5 and the diffusion layer 2. However, even by this nitrogen treatment, the oxygen that has oxidized the surface of the TiN film 6 is removed by this Ti
It is difficult to separate it from the N film 6a. This nitrogen treatment stops the progress of oxidation on the surface of the TiN film 6a.

【0017】この窒素処理としては、例えば窒素雰囲気
でのランプアニールがある。この場合のランプアニール
は、400℃〜1000℃の温度範囲で行なうのが適当
である。窒素処理が400℃より低い温度で行なわれる
と、スパッタリング等により成膜されたTiN膜の「窒
化」が不完全で、Al合金膜からなる配線と拡散層2の
バリア性の確保が困難になり、拡散層2とシリコン基板
1との間の接合リークが増大する。また、ランプアニー
ルの場合、1000℃より高温で行なわれると、不純物
(例えば、Si,Tiあるいは酸素等の層間絶縁膜の構
成成分)の再拡散,再分布が生じ、コンタクト抵抗は不
安定となり、半導体装置の電気特性がばらつくことにな
る。窒素処理としての他の方法は、400℃〜600℃
の窒素雰囲気での炉アニール,あるいは400℃〜80
0℃での窒素プラズマ処理等がある。これら別の窒素処
理における温度範囲の下限は、完全なバリア性の確保の
ための条件から決定される。また、これら別の窒素処理
の温度範囲の上限は、上記ランプアニールと同様に、そ
れぞれ不純物の再拡散,再分布の回避のという点から決
定される。
The nitrogen treatment includes, for example, lamp annealing in a nitrogen atmosphere. In this case, the lamp anneal is suitably performed in the temperature range of 400 ° C to 1000 ° C. If the nitrogen treatment is performed at a temperature lower than 400 ° C., the “nitridation” of the TiN film formed by sputtering or the like is incomplete, and it becomes difficult to secure the barrier property between the wiring made of the Al alloy film and the diffusion layer 2. The junction leak between the diffusion layer 2 and the silicon substrate 1 increases. Further, in the case of lamp annealing at a temperature higher than 1000 ° C., impurities (for example, constituent components of the interlayer insulating film such as Si, Ti or oxygen) are rediffused and redistributed, and the contact resistance becomes unstable, The electrical characteristics of the semiconductor device will vary. Another method for nitrogen treatment is 400 ° C to 600 ° C.
Furnace annealing in a nitrogen atmosphere at 400 ℃ to 80 ℃
Nitrogen plasma treatment at 0 ° C. is available. The lower limit of the temperature range in these other nitrogen treatments is determined from the conditions for ensuring complete barrier properties. Further, the upper limit of the temperature range of these other nitrogen treatments is determined from the viewpoint of avoiding re-diffusion and re-distribution of impurities, as in the above lamp annealing.

【0018】次に、同一真空室内で、膜厚0.05μm
程度の第2のTiN膜7と、例えばAl−1%Si−
0.5%Cuからなる膜厚0.5μm程度のAl合金膜
8aとが、スパッタリングにより順次全面に堆積される
〔図1(c)〕。
Next, in the same vacuum chamber, the film thickness is 0.05 μm.
Second TiN film 7 and, for example, Al-1% Si-
An Al alloy film 8a made of 0.5% Cu and having a film thickness of about 0.5 μm is sequentially deposited on the entire surface by sputtering [FIG. 1 (c)].

【0019】第2のTiN膜7の膜厚は、酸化された表
面を有するTiN膜6aの表面を完全に被覆するために
は0.02m以上必要であり、コンタクト形状を劣化さ
ず,Al合金膜8aをリフローしたときの埋め込み性に
影響を与えないためには0.1μm以下であることが必
要である。
The thickness of the second TiN film 7 needs to be 0.02 m or more to completely cover the surface of the TiN film 6a having the oxidized surface, does not deteriorate the contact shape, and is made of Al alloy. The thickness is required to be 0.1 μm or less in order not to affect the embedding property when the film 8a is reflowed.

【0020】次に、例えば上記TiN膜7,Al合金膜
8aを成膜したのと同一の真空室内で、450℃程度の
温度で約180秒間加熱する。この処理を同一の真空室
内で行なう主な理由は、経済性にある。この処理によ
り、Al合金膜8aはリフローされてAl合金膜8aa
となり、ボイドおよびスパイクが発生することなくコン
タクト孔4がAl合金膜8aaにより埋設される。真空
室から取り出した後、公知のリソグラフィ技術,ドライ
エッチング技術によりAl合金膜8a,TiN膜7,T
iN膜6aおよびTi膜5が順次パターニングされ、T
i膜5,TiN膜6a,TiN膜7およびAl合金膜8
aaが積層されてなる配線18が形成される〔図1
(d)〕。
Next, for example, in the same vacuum chamber in which the TiN film 7 and the Al alloy film 8a are formed, heating is performed at a temperature of about 450 ° C. for about 180 seconds. The main reason for performing this process in the same vacuum chamber is economics. By this process, the Al alloy film 8a is reflowed and the Al alloy film 8aa is reflowed.
Therefore, the contact hole 4 is filled with the Al alloy film 8aa without generation of voids and spikes. After being taken out from the vacuum chamber, the Al alloy film 8a, the TiN film 7, and the T film are formed by a known lithography technique and dry etching technique
The iN film 6a and the Ti film 5 are sequentially patterned, and T
i film 5, TiN film 6a, TiN film 7 and Al alloy film 8
The wiring 18 is formed by laminating aa [FIG. 1
(D)].

【0021】Al膜8aとTiN膜6aとの間に上記第
2のTiN膜7を介在させる理由について述べる。上記
TiN膜7は、上記リフローにおいてAl膜8aとの濡
性を確保するために設けられている。このTiN膜7が
介在しないならば、Al膜8aは酸化された表面を有す
るTiN膜6aに直接に接触することになり、リフロー
工程における濡性の確保は困難になる。また、TiN膜
7とAl合金膜8aとを同一真空室内で成膜するのは、
TiN膜7の表面の酸化によりAl膜8aとの濡性が低
下するのを防止するためである。TiN膜7の代りに、
Al合金膜との間の濡性に優れたTi膜を用いることは
好ましくない。これは、TiN膜6a表面の酸素により
Ti膜が酸化されるならば、濡性は極端に低下し、さら
にバリア性の確保も困難になり、スパイクが発生しやす
くなるからである。
The reason for interposing the second TiN film 7 between the Al film 8a and the TiN film 6a will be described. The TiN film 7 is provided to ensure wettability with the Al film 8a in the reflow. If the TiN film 7 is not present, the Al film 8a comes into direct contact with the TiN film 6a having the oxidized surface, and it becomes difficult to secure the wettability in the reflow process. Further, the TiN film 7 and the Al alloy film 8a are formed in the same vacuum chamber.
This is to prevent deterioration of the wettability with the Al film 8a due to the oxidation of the surface of the TiN film 7. Instead of the TiN film 7,
It is not preferable to use a Ti film having excellent wettability with the Al alloy film. This is because if the Ti film is oxidized by the oxygen on the surface of the TiN film 6a, the wettability is extremely lowered, it becomes difficult to secure the barrier property, and spikes are easily generated.

【0022】[0022]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、層間絶縁膜上に設けられた少なくともS
iを含んだAl合金膜からなる配線をコンタクト孔を介
して拡散層に電気的に接続するための半導体装置の製造
方法において、コンタクト孔内にボイドを発生させるこ
となく、かつ、拡散層にスパイクを発生させることな
く、上記Al合金膜をリフローしてコンタクト孔を埋設
することができる。このため、コンタクト抵抗の上昇を
抑制し、接合リークの発生を回避するこのが容易にな
る。
As described above, according to the method of manufacturing a semiconductor device of the present invention, at least S provided on the interlayer insulating film is formed.
In a method of manufacturing a semiconductor device for electrically connecting a wiring made of an Al alloy film containing i to a diffusion layer through a contact hole, a spike is generated in the diffusion layer without generating a void in the contact hole. The contact hole can be buried by reflowing the Al alloy film without generating the above. Therefore, it is easy to suppress the increase in contact resistance and avoid the occurrence of junction leak.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の製造工程の断面図である。FIG. 1 is a sectional view of a manufacturing process according to an embodiment of the present invention.

【図2】従来の半導体の主要製造工程の断面図である。FIG. 2 is a sectional view of a main manufacturing process of a conventional semiconductor.

【図3】別の従来の半導体の主要製造工程の断面図であ
る。
FIG. 3 is a cross-sectional view of another conventional main manufacturing process of a semiconductor.

【図4】従来の半導体装置の製造方法の問題点を説明す
るための主要製造工程の断面図である。
FIG. 4 is a cross-sectional view of the main manufacturing process for explaining the problems of the conventional method for manufacturing a semiconductor device.

【図5】別の従来の半導体装置の製造方法の問題点を説
明するための主要製造工程の断面図である。
FIG. 5 is a cross-sectional view of a main manufacturing process for explaining a problem of another conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 拡散層 3 層間絶縁膜 4 コンタクト孔 5 Ti膜 6,6a,7 TiN膜 8a,8aa,8b,8ba,8c Al合金膜 9 バリアメタル膜 10 ボイド 11,11a スパイク 18 配線 1 Silicon substrate 2 Diffusion layer 3 Interlayer insulation film 4 Contact hole 5 Ti film 6, 6a, 7 TiN film 8a, 8aa, 8b, 8ba, 8c Al alloy film 9 Barrier metal film 10 Void 11, 11a Spike 18 Wiring

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表面に拡散層が形成されたシリコン基板
上に層間絶縁膜を堆積し、該層間絶縁膜に該拡散層に達
するコンタクト孔を形成する工程と、 前記コンタクト孔表面を含めて前記層間絶縁膜表面にチ
タン膜と第1の窒化チタン膜とを順次堆積する工程と、 窒素処理を行なう工程と、 真空室内で前記第1の窒化チタン膜の表面に第2の窒化
チタン膜を堆積する工程と、 前記真空室内で前記第2の窒化チタン膜表面に少なくと
もシリコンを含んだアルミニウム合金膜を堆積する工程
と、 高温加熱により前記アルミニウム合金膜を流動化させ、
前記コンタクト孔を該アルミニウム合金膜にて埋設する
工程と、 前記アルミニウム合金膜,前記第2の窒化チタン膜,前
記第1の窒化チタン膜および前記チタン膜を順次パター
ニングして配線を形成する工程とを有することを特徴と
する半導体装置の製造方法。
1. A step of depositing an interlayer insulating film on a silicon substrate having a diffusion layer formed on a surface thereof, and forming a contact hole reaching the diffusion layer in the interlayer insulating film; A step of sequentially depositing a titanium film and a first titanium nitride film on the surface of the interlayer insulating film, a step of performing a nitrogen treatment, and a step of depositing a second titanium nitride film on the surface of the first titanium nitride film in a vacuum chamber. And a step of depositing an aluminum alloy film containing at least silicon on the surface of the second titanium nitride film in the vacuum chamber, fluidizing the aluminum alloy film by high temperature heating,
Filling the contact hole with the aluminum alloy film; patterning the aluminum alloy film, the second titanium nitride film, the first titanium nitride film, and the titanium film in sequence to form wiring. A method of manufacturing a semiconductor device, comprising:
【請求項2】 前記第2の窒化チタン膜の堆積並びに前
記アルミニウム合金膜の堆積と該アルミニウム合金膜の
流動化とが、前記真空室内で連続して行なわれることを
特徴とする請求項1記載の半導体装置の製造方法。
2. The deposition of the second titanium nitride film, the deposition of the aluminum alloy film, and the fluidization of the aluminum alloy film are performed continuously in the vacuum chamber. Of manufacturing a semiconductor device of.
【請求項3】 前記第2の窒化チタン膜の膜厚が、0.
02μm〜0.1μmであることを特徴とする請求項
1,あるいは請求項2記載の半導体装置の製造方法。
3. The film thickness of the second titanium nitride film is 0.
The method for manufacturing a semiconductor device according to claim 1, wherein the thickness is from 0.2 μm to 0.1 μm.
【請求項4】 前記窒素処理が、400℃〜1000℃
の窒素雰囲気でのランプアニールであることを特徴とす
る請求項1,請求項2あるいは請求項3記載の半導体装
置の製造方法。
4. The nitrogen treatment is 400 ° C. to 1000 ° C.
4. The method of manufacturing a semiconductor device according to claim 1, wherein the lamp annealing is performed in a nitrogen atmosphere.
【請求項5】 前記窒素処理が、400℃〜600℃の
窒素雰囲気での炉アニールであることを特徴とする請求
項1,請求項2あるいは請求項3記載の半導体装置の製
造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the nitrogen treatment is furnace annealing in a nitrogen atmosphere at 400 ° C. to 600 ° C.
【請求項6】 前記窒素処理が、400℃〜800℃で
の窒素プラズマ処理であることを特徴とする請求項1,
請求項2あるいは請求項3記載の半導体装置の製造方
法。
6. The nitrogen treatment according to claim 1, wherein the nitrogen treatment is a nitrogen plasma treatment at 400 ° C. to 800 ° C.
A method of manufacturing a semiconductor device according to claim 2 or 3.
JP5154054A 1993-06-25 1993-06-25 Method for manufacturing semiconductor device Expired - Fee Related JP2570576B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5154054A JP2570576B2 (en) 1993-06-25 1993-06-25 Method for manufacturing semiconductor device
KR1019940014727A KR0154355B1 (en) 1993-06-25 1994-06-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5154054A JP2570576B2 (en) 1993-06-25 1993-06-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0729853A true JPH0729853A (en) 1995-01-31
JP2570576B2 JP2570576B2 (en) 1997-01-08

Family

ID=15575911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5154054A Expired - Fee Related JP2570576B2 (en) 1993-06-25 1993-06-25 Method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2570576B2 (en)
KR (1) KR0154355B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250596A (en) * 1995-03-04 1996-09-27 Hyundai Electron Ind Co Ltd Metal wiring formation of semiconductor device
KR100248803B1 (en) * 1996-12-27 2000-03-15 김영환 Method of forming barrier metal in semiconductor device
US6274487B1 (en) 1998-06-30 2001-08-14 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
KR100331545B1 (en) * 1998-07-22 2002-04-06 윤종용 Method of forming multi-layered titanium nitride film by multi-step chemical vapor deposition process and method of manufacturing semiconductor device using the same
KR100425581B1 (en) * 2001-09-13 2004-04-03 한국전자통신연구원 Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process
KR100480572B1 (en) * 1997-11-13 2005-09-30 삼성전자주식회사 Metalization method using aluminium
KR100510917B1 (en) * 1996-11-22 2005-11-09 트리콘 이큅먼츠 리미티드 Barrier layer formation method
US8551884B2 (en) 2011-05-26 2013-10-08 Elpida Memory, Inc. Method of manufacturing semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112529A (en) * 1990-08-31 1992-04-14 Nec Corp Manufacture of semiconductor device
JPH04324929A (en) * 1991-04-09 1992-11-13 Samsung Electron Co Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112529A (en) * 1990-08-31 1992-04-14 Nec Corp Manufacture of semiconductor device
JPH04324929A (en) * 1991-04-09 1992-11-13 Samsung Electron Co Ltd Manufacture of semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250596A (en) * 1995-03-04 1996-09-27 Hyundai Electron Ind Co Ltd Metal wiring formation of semiconductor device
KR100510917B1 (en) * 1996-11-22 2005-11-09 트리콘 이큅먼츠 리미티드 Barrier layer formation method
KR100248803B1 (en) * 1996-12-27 2000-03-15 김영환 Method of forming barrier metal in semiconductor device
KR100480572B1 (en) * 1997-11-13 2005-09-30 삼성전자주식회사 Metalization method using aluminium
US6274487B1 (en) 1998-06-30 2001-08-14 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
KR100331545B1 (en) * 1998-07-22 2002-04-06 윤종용 Method of forming multi-layered titanium nitride film by multi-step chemical vapor deposition process and method of manufacturing semiconductor device using the same
KR100425581B1 (en) * 2001-09-13 2004-04-03 한국전자통신연구원 Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process
US8551884B2 (en) 2011-05-26 2013-10-08 Elpida Memory, Inc. Method of manufacturing semiconductor device
US8906806B2 (en) 2011-05-26 2014-12-09 Ps4 Luxco S.A.R.L. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR0154355B1 (en) 1998-12-01
JP2570576B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
JPH1140671A (en) Process for forming semiconductor device
JPH0936228A (en) Formation of wiring
JP3625652B2 (en) Manufacturing method of semiconductor device
JPH0917785A (en) Aluminum-based metal interconnection for semiconductor device
JP2570576B2 (en) Method for manufacturing semiconductor device
US6077772A (en) Methods of forming metal interconnections including thermally treated barrier layers
JPH07130854A (en) Wiring structure body and its forming method
JPH0536627A (en) Forming method of wiring
JPH08130302A (en) Semiconductor device and its manufacture
US6544882B1 (en) Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
JP3087692B2 (en) Method for manufacturing semiconductor device
JPH1074760A (en) Formation of interconnection
JPH04196122A (en) Manufacture of semiconductor device
JP2805663B2 (en) Wiring formation method
JP2001102383A (en) Semiconductor device and manufactuing method therefor
JPH02186634A (en) Manufacture of integrated circuit device
KR100247645B1 (en) Method for forming metal interconnection layer of semiconductor device
JPH05129223A (en) Manufacture of semiconductor device
JP3417193B2 (en) Method for manufacturing semiconductor device
JPS62165342A (en) Semiconductor device
JPH06216261A (en) Connecting hole of semiconductor device and forming method therefor
JP2000208520A (en) Semiconductor integrated circuit device and its manufacture
JPH10242268A (en) Method of filling connection hole in multilayer wiring structure
JPH07153841A (en) Semiconductor device and its manufacture
JPH11204644A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960827

LAPS Cancellation because of no payment of annual fees