JPH07288478A - Vitebic decoding method/device - Google Patents

Vitebic decoding method/device

Info

Publication number
JPH07288478A
JPH07288478A JP7709994A JP7709994A JPH07288478A JP H07288478 A JPH07288478 A JP H07288478A JP 7709994 A JP7709994 A JP 7709994A JP 7709994 A JP7709994 A JP 7709994A JP H07288478 A JPH07288478 A JP H07288478A
Authority
JP
Japan
Prior art keywords
path
traceback
metric
likelihood
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7709994A
Other languages
Japanese (ja)
Other versions
JP3235333B2 (en
Inventor
Kazuyuki Miya
和行 宮
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP07709994A priority Critical patent/JP3235333B2/en
Publication of JPH07288478A publication Critical patent/JPH07288478A/en
Application granted granted Critical
Publication of JP3235333B2 publication Critical patent/JP3235333B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PURPOSE:To shorten the vitebic decoding processing time by retrieving plural candidates by a recursive method when a multitrace-back operation is performed and therefore comparing the allowable metric difference with the likelihood difference stored as it is. CONSTITUTION:A vitebic decoding device 1 calculates the likelihood (metric) of each partial path (blanch) from a received data train by a metric calculation circuit 2. Then an ACS circuit 3 compares the metrics of plural paths shifting to each state at each time with each other and selects a path of the highest metric to store it in a path selection storage circuit 4. The circuit 4 stores not only the relevant path selection signal but the metric difference from other paths. A path metric storage circuit 5 stores and updates the path metrics like a normal vitebic decoding operation. Then a multitrace-back circuit 6 and a stack memory 7 perform the trace-back operations based on the information stored in the circuit 4.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、ディジタル自動車電話・携帯電話等のデータ伝送に使用する誤り訂正符号のビタビ復号方法およびその装置に関する。 The present invention relates to a Viterbi decoding method and apparatus for error correction code used for data transmission, such as digital car telephones and mobile telephones.

【0002】 [0002]

【従来の技術】ビタビ復号とは、畳み込み符号の復号方法の一つである。 2. Description of the Prior Art Viterbi decoding is one of the decoding method of the convolutional code. 以下、従来のビタビ復号について説明する。 The following describes a conventional Viterbi decoding. 図7で示されるような畳み込み符号器で生成される高速長K=3、符号化率R=1/2の畳み込み符号C Fast length K = 3 is produced by the convolutional encoder, as shown in Figure 7, the code rate R = 1/2 convolutional code C
を具体例にして説明する。 It will be described as an example.

【0003】図7に示したシフトレジスタF 1 、F 2によって符号器の状態Sはつぎの4つの状態、すなわち、 S 0 =(0,0), S 1 =(1,0), S 2 =(0,1), S 3 =(1,1) (1) のいずれかの状態をとる。 [0003] Four states of the state S Hatsugi of the encoder shift register F 1, F 2 shown in FIG. 7, i.e., S 0 = (0,0), S 1 = (1,0), S 2 = (0,1), take one of two states: S 3 = (1,1) (1 ).

【0004】最初に状態S 0にあった符号器を時々刻々、すなわち情報信号が入力される度に各状態を遷移していく模様を表現したものがトレリス線図である。 [0004] The first thing that every moment there coder state S 0, namely information signal representing a pattern going transition of each state every time the input is a trellis diagram. 符号のCのトレリス線図を図8に示す。 The trellis diagram of a code C shown in FIG. なおここでは入力情報信号系列長はJ−K+1であり、さらにK−1個の0 Note the input information signal sequence length here is the J-K + 1, 0 further K-1 pieces of
が続くものとする。 It is assumed that followed.

【0005】トレリス線図の枝状の部分をブランチ、2 [0005] Branch ramified portion of the trellis diagram, 2
個以上のブランチの連なりを部分パスと称する。 A series of more than five branch is referred to as a partial path. 図8に示したトレリス線図において、点線のブランチは入力信号が0であることを示し、実線は、入力信号が1であることをそれぞれ示すものとする。 In the trellis diagram shown in FIG. 8, the dotted branch indicates that an input signal is 0, the solid line is intended to indicate respectively that the input signal is 1. さらにブランチ部分に符号器の出力a,b,c,dを示す。 Further, the output a of the encoder to the branch portion, shown b, c, d. ただし、 a=(0,0),b=(1,0),d=(1,1) (2) とし、左側の成分がC i (1)を、また右側の成分がC i (2) However, a = (0,0), b = (1,0), d = (1,1) (2) and to the left component of C i (1), also the right components C i (2 )
を表すものとする。 It is intended to refer to.

【0006】時刻t=t 0における状態S 0 (t=t 0 [0006] The time t = state at t 0 S 0 (t = t 0)
からt=t 1における状態S 0 (t=t 1 )に至るブランチの連なりをパスという。 The series of branches that the path to the state in t = t 1 from S 0 (t = t 1) . このパスは畳み込み符号のC C of this path convolutional code
の符号語に対するパスである。 It is the path of respect to the code word. 部分パスとの混同を避ける必要がある場合には符号語パスとよぶことにする。 If there is a need to avoid confusion with the partial path it will be referred to as a code word path.

【0007】図9に符号Cのトレリス線図における部分パスを示す。 [0007] a partial path in the trellis diagram of the code C in FIG. この部分パスに対応する符号語の部分集合を便宜上、 C s 1 =(00 00 11), C s 2 =(11 10 00) (3) とする。 For convenience a subset of the code word corresponding to this partial path, C s 1 = (00 00 11), C s 2 = (11 10 00) and (3). ビタビ復号ではパスC s 1とC s 2の尤度を比較して、例えば、C s 1の尤度の方がC s 2の尤度よりも大きければC s 2を棄却する。 In Viterbi decoding by comparing the likelihood of the path C s 1 and C s 2, for example, towards the likelihood of C s 1 to reject the C s 2 is greater than the likelihood of C s 2. このときパスC s 2を部分パスとして含むすべての符号語パスが送信符号語の候補から棄却されたことになる。 At this time all codewords path will have been discarded from transmission code word candidates containing the path C s 2 as a partial path. s 1のように棄却されずに残った部分パスを生き残りパスという。 The rejection is not the remaining partial path as C s 1 that survivor path.

【0008】図8のトレリス線図を見ると、各状態には図9に示したような分岐状態を同一とする2本の部分パスが存在することがわかる。 [0008] Looking at the trellis diagram of FIG. 8, each state it can be seen that two partial path of the branch condition to be the same as shown in FIG. 9 are present. したがって通常のビタビ復号では、符号語の両端の状態を除いた定常状態においては、各時刻において常に2 K- 1個の生き残りパスが存在することがわかる。 Thus, in normal Viterbi decoder, in a steady state except for the state of the both ends of the code word, it can be seen that always 2 K-1 pieces of surviving paths at each time are present. 時刻t J-K+2以降は生き残りパスは1/2ずつ減少し、時刻t jにおいては、たった1個の生き残りパスとなる。 Time t J-K + 2 and subsequent survivor path is reduced by 1/2, at time t j, the only one survivor path. そしてこの生き残りパスが、トレースバックにより復号され、最尤復号データを得る。 And this surviving path is decoded by trace-back to obtain a maximum likelihood decoded data.

【0009】これに対し、本願出願人が先に提案した特願平5−67061号明細書に記載のビタビ復号方法では、尤度に差がない場合にも一方の部分パスのみを生き残りパスとし、他方を棄却してしまうため、誤りの多い伝送路でのデータ伝送の際などには、生き残り符号語パスが正しい復号語にはならない可能性が高くなるという問題点を解決するため、ACS(Add Compare Selec [0009] In contrast, in the Viterbi decoding method described in Japanese Patent Application No. Hei 5-67061 specification applicant previously proposed, even if there is no difference in the likelihood and only one partial path as the survivor path since the thus rejecting the other, since such during data transmission at more transmission path error-solves the problem of their potential survivor codeword path not a correct decoded word is high, ACS ( Add Compare Selec
t)演算において各状態で生き残りパスの選択をする際に、最も尤度(メトリック)の高いパスを一つだけ選択して記憶する(パスセレクト信号の記憶)だけではなく、最も尤度の高いパスとその他のパスとの尤度差も合わせて記憶しておき、トレースバックにより復号データを求める際に、最尤復号パスだけでなく、最尤パスのトレースバック区間での尤度(トレースバックによりデータ復号する区間での尤度)との間で、あらかじめ設定したしきい値(許容メトリック差)以下の尤度となる複数のパスについても、それぞれトレースバックを行ない、 t) In computing the time of the selection of the surviving path in each state, the most likelihood (storing high metric) path only one selected and (storing path select signals), but also the highest likelihood likelihood difference between the path and the other paths also stores combined, when obtaining decoded data by traceback, not only the maximum likelihood decoding path, the likelihood of traceback interval of the maximum likelihood path (traceback by between likelihood) of a section of data decoding, for the plurality of paths as a preset threshold (tolerance metric difference) less likelihood, respectively performs traceback,
複数回のトレースバックから複数の復号候補を得るマルチトレースバックを行なっている。 And performing multi traceback to obtain a plurality of decoded candidates from multiple traceback.

【0010】このマルチトレースバックの処理は、以下のようにして行なわれる。 [0010] The processing of this multi traceback is performed as follows. 各トレースバックでは、各時刻(t n )毎に以下の処理(i)〜(iv)を行なう。 Each traceback is performed each time (t n) following processing for each (i) ~ (iv).

【0011】(i)時刻t nにおける許容差を求める。 [0011] determine the tolerance in (i) time t n. t
nにおける許容差は、本トレースバック開始からt n+1までのパス中に、本トレースバック以前の(vi)の処理によって逆転させた選択パスが含まれていた場合、逆転させた両パスのメトリック差(複数含まれていた場合はそれらの合計)を、与えられている許容パスメトリック差が減算することにより求める。 tolerances in n is in the path from the traceback start to t n + 1, if the selected path is reversed by the process of the present traceback previous (vi) is included, both paths reversed (If included several their sum) metric difference determined by the allowable path metric difference is given to the subtraction.

【0012】(ii)時刻t nでパスが状態S iを通過する場合、ACSで求めた[時刻t n ,状態S i ]でのメトリック差が上記許容差以内であれば、そのときの状態とメトリックの差を記憶する。 [0012] (ii) if the path at time t n to pass through the state S i, obtained in ACS [time t n, the state S i] metric difference in the If it is within the tolerance, the state at that time and stores the difference in the metric. ただし、[時刻t n ,状態S i ]の選択パスが(vi)によって逆転していた場合は記憶しない。 However, if you were reversed by selection path in the time t n, the state S i] is (vi) not stored.

【0013】(iii)ACSで求めた[時刻t n ,状態S [0013] (iii) obtained by the ACS [time t n, state S
i ]での選択パスをさかのぼり、時刻時刻t n-1でパスが通過する状態を求める(通常のトレースバック処理)。 dates selection path in i], determining the state of the path passes at the time the time t n-1 (normal traceback processing).

【0014】(iv)時刻t nでの復号データを求める(通常のトレースバック処理)。 [0014] obtaining decoded data by (iv) the time t n (normal traceback processing). 各トレースバック終了時毎に以下の処理を行なう。 The following processing is performed for each at the end of each trace back.

【0015】(v)復号データを出力する(通常のトレースバック処理)。 [0015] (v) outputs the decoded data (normal traceback processing). (vi)(ii)において記憶したもののうち、時刻が最も早い(t 0に最も近い)ものが[時刻t m ,状態S j ]であった場合、次の2処理を行なう。 (Vi) (ii) of those stored in, if the time (closest to t 0) that is the earliest was [time t m, the state S j], performs the following two processes.

【0016】・ACSで求めた[時刻t m ,状態S j ]でのパスセレクト信号を逆転 させる。 [0016] - it was determined by the ACS [time t m, state S j] makes reverse the path select signal at.

【0017】・以前の処理によって、時刻t 0 〜t m-1のいずれかの状態に逆転パス が存在した場合、それら全てを元に戻す。 [0017] - by previous processing, the time t 0 when the ~t m-1 reverse path from any of the conditions exists, undo them all. 上記を繰り返し、(vi)において逆転すべきパスがなかった場合に終了する。 Repeat the above, and ends when there is no path to be reversed in (vi).

【0018】 [0018]

【発明が解決しようとする課題】しかしながら、上記先行発明におけるマルチトレースバックの処理アルゴリズムでは、各トレースバックでは、最終時刻から最初の時刻t 0までの全時刻に渡り、毎回復号データの計算を行なう必要があり、また、時刻および状態の記憶する条件も複雑であるため、処理時間が多くかかり、このため、 [SUMMARY OF THE INVENTION However, in the multi traceback processing algorithms in the prior invention, in each traceback, over the whole time from the last time to the first time t 0, the calculation of each decoded data must also order condition storing time and conditions is complicated, it takes much processing time, and therefore,
ハードウェア化において限られた処理時間内でマルチトレースバックを行なう際には、与えられた許容メトリック差以内の復号候補が多数存在している場合でも、トレースバックの回数(復号データ数)により処理時間を制限され、十分な回数のトレースバックが行なえず、そのために一部の復号候補しか得られないという問題があった。 When performing multi traceback within a limited processing time in the hardware implementation, even if the decoding candidates within acceptable metric difference given is numerous and the number of traceback (number decoded data) processing limited time, can not be performed traceback sufficient number, there is a problem that some decoding candidates give only for it.

【0019】本発明は、このような先行発明の問題を解決するものであり、より効率的で優れたビタビ復号方法およびその装置を提供することを目的とするものである。 [0019] The present invention is intended to solve such a problem of the prior invention, it is an object to provide a more efficient and better Viterbi decoding method and apparatus.

【0020】 [0020]

【課題を解決するための手段】本発明は、上記目的を達成するために、複数の復号候補を再帰法により検索し、 Means for Solving the Problems The present invention, in order to achieve the above object, searching by recursion multiple decoding candidates,
このときトレースバックによりさかのぼる各状態では、 Each state that traces back traceback this time,
許容メトリック差とその状態で記憶しておいた尤度差とを比較し、尤度差が許容メトリック差以下の場合には、 Compared acceptable metric difference between the likelihood difference that has been stored in this state, when the likelihood difference is less than the allowable metric difference,
その状態は複数のブランチを選択できる状態であるとして、その時刻と状態と、またどのブランチを選択してトレースバックを行なっているかを示す分岐フラグと、さらに、許容メトリック差から尤度差を引いた値(残りメトリック値)の4つのパラメータを1つの情報としてスタックメモリに記憶しておき、再帰法により復号する際に、次のトレースバックでは、1つ前のトレースバックにより通過したパスの内、共通の部分パスの復号結果をコピー(メモリ転送)して用い、異なる部分パスは、スタックメモリに記憶した時刻および状態で新たに分岐し、その分岐点におけるパスセレクト信号のみを反転させてトレースバックを行なうことにより、残りの部分パスの復号データを得るようにしたものである。 As the condition is ready to select a plurality of branches, minus its time and state and a branch flag indicating whether the performing traceback select which branch, further the likelihood difference from acceptable metric difference value is stored in the stack memory four parameters of (remaining metric value) as single information, when decoded by recursion, the following traceback, among the paths passing through the previous traceback , used to copy (memory transfer) the decoding result of the common partial path, different partial path is newly branched in time and the state stored in the stack memory, it is reversed only path select signals at the branch point trace by performing the back, in which to obtain decoded data for the remainder of the path.

【0021】また、限られた処理時間内でマルチトレースバックを行なう際には、従来のようにトレースバックの回数(復号データ数)により処理時間を制限する方法に代わり、新たに分岐してトレースバックを行なう部分パスのブランチ数(パスの長さ)を、スタックメモリに記憶してある時刻から求めて、その累積値があらかじめ設定した制限値以下であれば、トレースバックを行なって復号データを出力し、一方、制限値を越えるときは、 Further, when performing the multi traceback within a limited processing time, instead method of limiting the processing time by the number of conventional way traceback (number decoded data), traces newly branched number of branches of the partial path to perform back (path length), determined from the time which is stored in the stack memory, if the limit value or less that the accumulated value is set in advance, the decoded data by performing traceback output, whereas, when exceeding the limit value,
トレースバックを行なわずに復号処理を終了することにより処理時間を制限するようにしたものである。 It is obtained so as to limit the processing time by ending the decoding process without traceback.

【0022】 [0022]

【作用】したがって、本発明によれば、限られた処理時間内でより多くの復号データ候補を求めることができ、 Therefore, according to the present invention, it is possible to obtain the more decoded data candidates within a limited processing time,
より効率的かつ優れた誤り訂正復号を行なうことができる。 It can be performed more efficiently and better error correction decoding.

【0023】 [0023]

【実施例】図1は本発明の一実施例におけるビタビ復号化装置の構成を示すものである。 DETAILED DESCRIPTION FIG. 1 shows a configuration of a Viterbi decoding apparatus according to an embodiment of the present invention. 図1において、1はビタビ復号化装置、2はメトリック計算回路、3はACS In Figure 1, 1 is a Viterbi decoder, 2 metric calculation circuit, 3 ACS
回路、4はパスセレクト記憶回路、5はパスメトリック記憶回路、6はマルチトレースバック回路、7はスタックメモリである。 Circuit, path select memory circuit 4, 5 the path metric storage circuit, 6 is a multi-trace-back circuit, 7 is a stack memory.

【0024】ビタビ復号化装置1では、受信データ列からメトリック計算回路2において、各部分パス(ブランチ)の尤度(メトリック)を計算する。 [0024] In the Viterbi decoding apparatus 1, the metric calculation circuit 2 from the received data sequence, calculates the likelihood (metric) for each partial path (branch). 次に、ACS回路3において、各時刻の各状態に遷移する複数のパスのメトリックを比較して、パスセレクト記憶回路4に、メトリックの最も高いパスを選択してそのパスセレクト信号を記憶するだけでなく、他のパスとのメトリック差をも同時に記憶する。 Then, the ACS circuit 3, compares the metric of the plurality of paths to transition to each state at each time, the path select memory circuit 4, and selects the highest path metric only stores the path select signals not, stores simultaneously a metric difference between the other paths. また、通常のビタビ復号と同様に、 Similar to the ordinary Viterbi decoding,
パスメトリック記憶回路5において、パスメトリックの記憶・更新も行なうものとする。 In path metric storage circuit 5, and performs also stored and updated path metrics. そして、パスセレクト記憶回路4の情報を基に、マルチトレースバック回路6 Then, based on information of path select memory circuit 4, a multi-trace-back circuit 6
およびスタックメモリ7によって、トレースバックを行なう。 And the stack memory 7 performs traceback. この場合、与えられる許容メトリック差によっては、生き残りパスがただ1個となるとは限らず、図2に示すように、一般には複数回のトレースバックにより、 In this case, the permissible metric difference provided, not necessarily survivor path is only a single, as shown in FIG. 2, generally by a plurality of traceback,
複数個のパスが生き残る。 A plurality of paths to survive.

【0025】図2の場合は、 [0025] In the case of Figure 2,

【0026】 [0026]

【数1】 [Number 1]

【0027】の6個のパスが生き残りパスとして、マルチトレースバック回路6において、これら複数パスをトレースバックして複数の復号データを得る。 [0027] As the six paths surviving path, in a multi traceback circuit 6 to obtain a plurality of decoded data by tracing back the plurality paths.

【0028】図3および図4は、本実施例におけるマルチトレースバック回路6の処理アルゴリズムの一例を示す。 [0028] Figures 3 and 4 show an example of a processing algorithm of a multi-trace-back circuit 6 in this embodiment. この例では、図8のトレリス線図のように1状態から2本のパスが出ている場合を示している。 This example shows a case where two paths are out of state 1 as the trellis diagram of FIG.

【0029】まず、ステップ10の初期化処理において、スタックメモリ、スタックメモリアドレス、許容メトリック差、トレースバック(TB)ブランチ数カウンタ、TBカウンタ、および状態の初期化を行なう。 [0029] First, in the initialization process of step 10, the stack memory, stack memory address, performs permissible metric difference, traceback (TB) branch counter, TB counter, and the state initialization of. そして、時刻tnを初期化し(ステップ11)、以後トレースバック処理を行なう。 Then, the time tn is initialized (step 11), thereafter performing the traceback process. その状態におけるパスセレクト信号およびメトリック差をパスセレクト記憶回路4から読み出し(ステップ12)、許容セレクト差と比較し(ステップ13)、メトリック差が許容メトリック差以下であれば、スタックメモリ7に記憶し(ステップ1 Reads the path select signal and the metric difference in the state from the path select memory circuit 4 (step 12), as compared to the permissible selection difference (step 13), if the metric difference is below an acceptable metric difference, stored in the stack memory 7 (step 1
4)、アドレスの更新を行なう(ステップ15)。 4), it updates the address (step 15). このときのスタックメモリ7に記憶される1情報(4パラメータ)の1例を図5に示す。 An example of a first information stored in the stack memory 7 (4 parameters) at this time is shown in FIG.

【0030】そして、1時刻前の状態の計算(ステップ16)と、復号データの計算・格納(ステップ17)をした上で、時刻の変更(ステップ18)をして、さらにさかのぼるかの判断(ステップ19)を行なう。 [0030] Then, a 1 time calculation of the previous state (step 16), after the calculation and storage of the decoded data (step 17), and a change in time (step 18), further traced back or not ( step 19) is performed. ここで1回のトレースバックが終了したと判断されると、スタックメモリ7に情報が記憶されているかを見て(ステップ20)、ない場合は終了し(ステップ29)、また、 Now one traceback is determined to have ended, seeing whether information in the stack memory 7 is stored (step 20), if not terminated (step 29), and
ある場合は最上位アドレス(最後に記憶したアドレス) In some cases the highest address (the last address stored)
の1情報の分岐フラグを判断し(ステップ21)、 Determine the first information of the branch flag (step 21),
“1”であれば最上位アドレスの1情報を消去、アドレスを1減らして(ステップ30)、再びステップ20へ戻る。 "1" erasing 1 information is long if the most significant address, by reducing 1 address (step 30), returns to step 20 again. 一方、分岐フラグが“0”の場合は、その1情報のその他のパラメータを読み出し、残りメトリック値を許容メトリック差として(ステップ22)、分岐フラグは0から1に変換した上で、その更新された1情報を再びスタックメモリ7に記憶しておく(ステップ23)。 On the other hand, if the branch flag is "0", read other parameters of the first information, and the remaining metric value as the allowable metric difference (step 22), the branch flag on converted from 0 to 1, is the updated 1 information stored again in the stack memory 7 (step 23).

【0031】そして、トレースバック(TB)されるブランチ数の累積値を計算し(ステップ24)、制限数以下であれば、TBカウンタを増やし(ステップ26)、 [0031] Then, to calculate the cumulative value of the number of branches to be traced back (TB) (Step 24), not more than limit, increasing the TB counter (step 26),
分岐点までの復号データは1つ前の復号データからコピーし(ステップ27)、さらにその分岐点の状態におけるパスセレクト信号を反転された(ステップ28)上で、ステップ16に戻ってトレースバックを行なう。 On decoded data to the branch point is copied from the previous decoded data (step 27), which is further inverted path select signal in the state of the branch point (Step 28), the traceback returns to step 16 carried out. 一方、制限数を越える場合は、処理直が足りないと判断して、復号処理を終了(ステップ29)する。 On the other hand, if it exceeds the limit, it is determined that the process straight is insufficient, and ends the decoding process (step 29).

【0032】上記した処理アルゴリズムの例では、TB [0032] In the example of the processing algorithm described above, TB
ブランチ数により処理時間の制限を与えているが、処理時間ではなく復号データ数で制限したいときは、ステップ26で復号データ数をモニタしているので、予め設定された復号データ数になったら処理を終了することで、 Although giving processing time limited by the number of branches, when it is desired to restrict the decoding number of data rather than the processing time, when so is monitoring the number of decoded data in step 26, it becomes a preset decoding number of data processing by the end of the,
容易に制限できることは明らかである。 It is clear that can be easily limited.

【0033】図3および図4の処理アルゴリズムによって、マルチトレースバックを行なうときのスタックメモリ7の変化の一例を図6に示す。 [0033] the processing algorithm of FIG. 3 and FIG. 4 shows an example of a change in the stack memory 7 when performing multi traceback Figure 6. この図は、トレースバックするパスが(a)から(e)に移って行くときのスタックメモリ7の変化を示している。 This figure shows the change in the stack memory 7 when going shifting path to be traced back from (a) to (e). ここでは、許容メトリック差を5とし、黒点の状態において、メトリック差(図中で+xで表示、数字のあるパス方が尤度が低いとする)の累計が許容メトリック差以下であるとして、 As Here, the permissible metric difference and 5, in the state of black points, the metric difference cumulative (indicated by in FIG. + X, the path it is a low likelihood that a number) is equal to or less than the allowable metric difference,
スタックメモリ7に記憶されている。 It is stored in the stack memory 7.

【0034】例えば(a)のパスでは、時刻N−2においてのみ、尤度の低い方を選択しているので、時刻N− [0034] In the path for example, (a), only at time N-2, since the select lower likelihood, time N-
2のスタックメモリの分岐フラグが1になっている。 Branch flag of 2 of the stack memory is set to 1. トレースバックが時刻N−7において、(b)のパスの方に分岐した場合は、時刻N−7で尤度の低いパスを選択しているので、その時刻の選択フラグが1になる。 In traceback time N-7, if branching towards the path (b), since the select low likelihood path at time N-7, the selection flag of that time becomes 1.
(c)の方に分岐する場合は、時刻N−7の情報は一旦消去され、時刻N−6の選択フラグが1になり、時刻N If the branch towards the (c), the information of the time N-7 is erased once, selection flag of time N-6 becomes 1, the time N
−7で新たに記憶されている。 It is newly stored in -7. この情報は(d)の方のTBが行なう際には、分岐フラグが1になるのは上記のアルゴリズムから明らかである。 The information available when performing the TB towards (d) is the branch flag is 1, it is clear from the above algorithm.

【0035】 [0035]

【発明の効果】本発明は、上記実施例から明らかなように、マルチトレースバックを行なう際に、複数の候補を再帰法により検索し、このときトレースバックによりさかのぼる各状態において、許容メトリック差とその状態で記憶しておいた尤度差とを比較し、尤度差が許容メトリック差以下の場合には、複数のブランチを選択できる状態であるとして、その状態の時刻と状態とどのブランチを選択してトレースバックを行なっているかを示す分岐フラグと、許容メトリック差から尤度差を引いた値とをスタックメモリに記憶しておき、再帰法により復号する際に、次のトレースバックでは、1つ前のトレースバックにより通過したパスの復号データの内、共通の部分パスの復号結果をコピーして用い、異なる部分パスは、 According to the present invention, as is clear from the above embodiment, when performing multi traceback searches by recursion multiple candidates in each state that traces back traceback this time, the allowable metric difference comparing the likelihood difference that has been stored in this state, when the likelihood difference is less than the allowable metric differences, as a ready to select multiple branches, which branches the time and state of the state a branch flag indicating whether the performing traceback select in advance a value obtained by subtracting the likelihood difference from acceptable metric difference stored in the stack memory, when decoding by recursion, the following traceback, of the decoded data of the path which has passed through the previous traceback used to copy the decoding result of the common partial path, different parts path,
スタックメモリに記憶された時刻および状態等から新たに分岐し、その分岐点におけるパスセレクト信号のみを反転させてトレーはバックを行なうことにより、残りの部分パスの復号データを得るようにしたので、ビタビ復号において複数のパスを生き残りとし複数の復号データ候補を求める際に、処理時間を縮小できるという効果を有する。 Newly branched from the stack memory to the stored time and conditions, etc., by tray to perform back by reversing only the path select signals at the branch point, since to obtain the decoded data of the remaining partial path, when obtaining a plurality of decoded data candidate and survive multiple paths in the Viterbi decoding, it has the effect of reducing the processing time.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例におけるビタビ復号化装置のブロック図 Block diagram of a Viterbi decoding apparatus according to an embodiment of the present invention; FIG

【図2】本実施例における複数の生き残りパスの一例を示す模式図 Schematic diagram showing an example of a plurality of survivor paths in FIG. 2 embodiment

【図3】本実施例におけるマルチトレースバックの処理アルゴリズムの一例を示すフロー図 Flow diagram illustrating an example of a multi traceback processing algorithm in [3] This embodiment

【図4】同処理アルゴリズムの続きを示すフロー図 Flow diagram showing the continuation of FIG. 4 is the same processing algorithm

【図5】本実施例におけるマルチトレースバック処理におけるスタックメモリへの格納の一例を示す模式図 Schematic diagram showing an example of storage in the stack memory in a multi-trace back processing in FIG. 5 embodiment

【図6】本実施例におけるマルチトレースバック処理におけるスタックメモリの変化の一例を示す模式図 Schematic diagram illustrating an example of a change in the stack memory in a multi-trace back processing in the present embodiment 6

【図7】従来例における誤り訂正符号化回路の一例を示すブロック図 FIG. 7 is a block diagram showing an example of an error correction coding circuit in the conventional example

【図8】従来例におけるトレリス線図の一例を示す模式図 Figure 8 is a schematic diagram illustrating an example of a trellis diagram in the conventional example

【図9】従来例における再合流する2本の部分パスの一例を示す模式図 Figure 9 is a schematic diagram illustrating an example of two partial paths which rejoin in the conventional example

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ビタビ復号化装置 2 メトリック計算回路 3 ACS回路 4 パスセレクト記憶回路 5 パスメトリック記憶回路 6 マルチトレースバック回路 7 スタックメモリ 1 Viterbi decoder 2 metric calculation circuit 3 ACS circuit 4 path select memory circuit 5 path metric storage circuit 6 multi traceback circuit 7 stack memory

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 ACS(Add Compare Select)演算において各状態で生き残りパスの選択をする際に、最も尤度の高いパスを一つだけ選択してそのパスセレクト信号を記憶するだけでなく、最も尤度の高いパスとその他のパスとの尤度差も合わせて記憶しておき、トレースバックにより復号データを求める際に、最尤度復号パスだけでなく、最尤パスのトレースバック区間での尤度との間で、あらかじめ設定したしきい値である許容メトリック差以下の尤度となるパスについて、それぞれトレースバックを行なって複数の復号パス候補を得るマルチトレースバックを行なうとともに、前記マルチトレースバックを行なう際に、複数の候補を再帰法により検索し、このときトレースバックによりさかのぼる各状態において、許容メトリック差とその When the selection of claim 1] ACS (Add Compare Select) survivor path in the operation in each state, not only stores the path select signals to select only one best likelihood high pass, most likelihood difference between the likelihood of high-pass and other paths also stores combined, when obtaining decoded data by traceback, not only maximum likelihood decoding path, the traceback interval of the maximum likelihood path between the likelihood, for the path to be acceptable metric difference less likelihood is a threshold set in advance, with each performing traceback performing multi traceback to obtain a plurality of decoded path candidate, the multi-trace when performing back, searched by recursion multiple candidates in each state that traces back traceback this time, allowable metric difference and its 状態で記憶しておいた尤度差とを比較し、尤度差が許容メトリック差以下の場合には、複数のブランチを選択できる状態であるとして、その状態の時刻と状態とどのブランチを選択してトレースバックを行なっているかを示す分岐フラグと、さらに許容メトリック差から尤度差を引いた値とをスタックメモリに記憶しておき、再帰法により復号する際に、次のトレースバックでは、1つ前のトレースバックにより通過したパスの復号データの内、共通の部分パスの復号結果をコピーして用い、異なる部分パスは、スタックメモリに記憶された時刻および状態から新たに分岐し、その分岐点におけるパスセレクト信号のみを反転させてトレースバックを行なうことにより、残りの部分パスの復号データを得ることを特徴とするビタビ復号方法。 Comparing the likelihood difference that has been stored in the state, when the likelihood difference is less than the allowable metric differences, as a ready to select multiple branches, select which branch the time and state of the state and a branch flag indicating whether the performing traceback, previously further store the permissible metric difference and the value obtained by subtracting the likelihood difference in the stack memory, when decoding by recursion, the following traceback, of the decoded data of the path which has passed through the previous traceback used to copy the decoding result of the common partial path, different partial path is newly branched from the time and the state stored in the stack memory, the by path select signal only by inverting performing traceback at the branch point, the Viterbi decoding method characterized by obtaining the decoded data on the remaining partial path.
  2. 【請求項2】 1つ前のトレースバックにより通過したパスの復号データの内、その共通部分の復号結果をコピーまたはメモリ転送して用い、異なる部分は、分岐点におけるパスセレクト信号のみを反転させてトレースバックを行なう際、トレースバックを行なうブランチ数またはパスの長さをスタックメモリに記憶してある時刻から求め、そのブランチ数の累積値があらかじめ設定した制限値以下であれば、トレースバックを行ない、制限値を越えるときはトレースバックを行なわずに復号処理を終了することを特徴とする請求項1記載のビタビ復号方法。 Wherein among the decoded data of the path which has passed through the previous traceback, used in decoding result copy or memory transfer of their intersection, different parts inverts only the path select signals at the branch point Te when performing traceback, determined from the time which is stored in the stack memory the length of the number of branches or paths performing traceback, if less than the limit value of the accumulated value is set in advance for the number of branches, the traceback deeds, Viterbi decoding method of claim 1, wherein the ends the decoding process without traceback when exceeds the limit value.
  3. 【請求項3】 受信データ列から各部分パスの尤度を計算するメトリック計算手段と、各時刻の各状態に遷移する複数のパスのメトリックを比較する手段と、メトリックの最も高いパスを選択してその信号を記憶するだけでなく、他のパスとのメトリック差をも同時に記憶するパスセレクト記憶手段と、パスメトリックの記憶・更新を行なうパスメトリック記憶手段と、前記パスセレクト記憶手段の情報を基に、請求項1または2記載のマルチトレースバックを行なうマルチトレースバック手段と、マルチトレースバックに必要な情報を記憶するスタックメモリとを備えたビタビ復号化装置。 From wherein the received data sequence and the metric calculation means for calculating the likelihood of each partial path, select means for comparing a metric of a plurality of paths of transition to each state at each time, the highest path metric in addition to storing the signal Te, the path select storage means for storing at the same time the metric difference between the other path, the path metric storing means for storing and updating the path metric, the information of the path select memory means based, Viterbi decoding apparatus, comprising: a multi traceback unit for performing multi traceback according to claim 1, and a stack memory for storing information required for multi traceback.
JP07709994A 1994-04-15 1994-04-15 Viterbi decoding method and a Viterbi decoder Expired - Fee Related JP3235333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07709994A JP3235333B2 (en) 1994-04-15 1994-04-15 Viterbi decoding method and a Viterbi decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07709994A JP3235333B2 (en) 1994-04-15 1994-04-15 Viterbi decoding method and a Viterbi decoder

Publications (2)

Publication Number Publication Date
JPH07288478A true JPH07288478A (en) 1995-10-31
JP3235333B2 JP3235333B2 (en) 2001-12-04

Family

ID=13624349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07709994A Expired - Fee Related JP3235333B2 (en) 1994-04-15 1994-04-15 Viterbi decoding method and a Viterbi decoder

Country Status (1)

Country Link
JP (1) JP3235333B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505172A (en) * 2002-10-30 2006-02-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. Receiver based on the trellis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505172A (en) * 2002-10-30 2006-02-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. Receiver based on the trellis
KR101143695B1 (en) * 2002-10-30 2012-05-09 에스티 에릭슨 에스에이 Trellis-based receiver

Also Published As

Publication number Publication date
JP3235333B2 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
US4644564A (en) Decoding the output signal of a partial-response class-IV communication or recording device channel
EP0606724A1 (en) Extended list output and soft symbol output viterbi algorithms
KR100538730B1 (en) Viterbi decoding apparatus and viterbi decoding method
EP0133480A2 (en) Method and apparatus for decoding the output signal of a partial-response communication or recording-device channel
US4748626A (en) Viterbi decoder with reduced number of data move operations
JP3604955B2 (en) Convolutional decoding device
CN1049778C (en) Convolution code calculator for realizing error code correction
AU762877B2 (en) Component decoder and method thereof in mobile communication system
US5355376A (en) Circular viterbi decoder
US4583078A (en) Serial Viterbi decoder
US5928378A (en) Add-compare-select processor in Viterbi decoder
US6445755B1 (en) Two-step soft output viterbi algorithm decoder using modified trace back
EP0234558A2 (en) Path trace viterbi decoder
Lou Implementing the Viterbi algorithm
EP0139511A2 (en) Digital data decoders
US5502735A (en) Maximum likelihood sequence detector
EP1127411B1 (en) Efficient trellis state metric normalization
US5509021A (en) Viterbi decoder for decoding error-correcting encoded information symbol string
US5815515A (en) Edge metric calculation method and apparatus using permutations
JP2595372B2 (en) Pervasive Viterbi decoding algorithm
US5537424A (en) Matched spectral null codes with partitioned systolic trellis structures
US5497384A (en) Permuted trellis codes for input restricted partial response channels
US20010007142A1 (en) Enhanced viterbi decoder for wireless applications
US4240156A (en) Concatenated error correcting system
CN1112776C (en) Puncturing device and method for turbo encoder in mobile communication system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees