JPH07281183A - Liquid crystal display device and information processor - Google Patents

Liquid crystal display device and information processor

Info

Publication number
JPH07281183A
JPH07281183A JP6075019A JP7501994A JPH07281183A JP H07281183 A JPH07281183 A JP H07281183A JP 6075019 A JP6075019 A JP 6075019A JP 7501994 A JP7501994 A JP 7501994A JP H07281183 A JPH07281183 A JP H07281183A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display panel
circuit board
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6075019A
Other languages
Japanese (ja)
Inventor
Kaoru Hasegawa
薫 長谷川
Yoshio Toriyama
良男 鳥山
Naoto Kobayashi
直人 小林
Katsuhiko Shoda
克彦 鎗田
Hironori Kondo
裕則 近藤
Masahiko Suzuki
雅彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP6075019A priority Critical patent/JPH07281183A/en
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to TW084102629A priority patent/TW386173B/en
Priority to US08/419,000 priority patent/US5640216A/en
Priority to KR1019950008604A priority patent/KR100299388B1/en
Priority to CNB2006101006015A priority patent/CN100426093C/en
Priority to CNB2006101016801A priority patent/CN100557485C/en
Priority to CN95105740A priority patent/CN1100280C/en
Priority to CNB021543224A priority patent/CN100354717C/en
Publication of JPH07281183A publication Critical patent/JPH07281183A/en
Priority to US08/780,237 priority patent/US5805249A/en
Priority to US08/816,145 priority patent/US5815224A/en
Priority to KR1019970011634A priority patent/KR100312256B1/en
Priority to US09/120,278 priority patent/US5946062A/en
Priority to US09/928,496 priority patent/USRE38516E1/en
Priority to US10/834,233 priority patent/USRE40130E1/en
Priority to US11/247,142 priority patent/USRE41306E1/en
Priority to US11/247,137 priority patent/USRE41305E1/en
Priority to US11/980,697 priority patent/USRE41732E1/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve display quality by preventing the occurrence of display unevenness and to improve mechanical strength and to improve reliability by increasing force pressing a liquid crystal display panel in a device. CONSTITUTION:A one sheet plate part is provided on the liquid crystal display panel (PNL), and the liquid crystal display panel (PNL) is pressed down between the one sheet plate part and a light transmission plate through a rubber cushion (GC), and the liquid crystal display panel (PNL) is fixed in the device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、重ね合わせた2枚の絶
縁基板の間に液晶を封止して成る液晶表示パネルと、そ
の下に配置した導光板と、その側面近傍に配置した蛍光
管とを含んで成るバックライトを有する液晶表示装置、
および該液晶表示装置を表示部として組み込んだ情報処
理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel in which liquid crystal is sealed between two superposed insulating substrates, a light guide plate disposed below the liquid crystal display panel, and fluorescent light disposed near the side surface thereof. A liquid crystal display device having a backlight comprising a tube,
And an information processing device incorporating the liquid crystal display device as a display unit.

【0002】[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子(スイッチング素子)を設
けたものである。各画素における液晶は理論的には常時
駆動(デューティ比 1.0)されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ(TFT)がある。
2. Description of the Related Art An active matrix type liquid crystal display device is provided with a non-linear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is theoretically always driven (duty ratio 1.0), the active system has better contrast than the so-called simple matrix system, which employs the time-division driving system, and especially the color liquid crystal display device. Then it is becoming an indispensable technology. A typical example of the switching element is a thin film transistor (TFT).

【0003】液晶表示装置は、例えば、透明導電膜から
成る表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて2枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けて成る液晶表示パネル(液晶表示素
子)と、液晶表示パネルの外周部の外側に配置され、液
晶駆動用回路が形成された回路基板と、これらの各部材
を保持するモールド成型品である中間フレームと、これ
らの各部材を収納し、液晶表示窓があけられた金属製シ
ールドケースと、液晶表示パネルの下に配置され、液晶
表示パネルに光を供給するバックライト等を含んで構成
されている。
In a liquid crystal display device, for example, two transparent glass substrates are overlapped with a predetermined gap so that the surfaces on which the display pixel electrodes made of a transparent conductive film and the alignment film are laminated face each other. A frame-shaped sealing material is provided on the edge between both substrates, and both substrates are bonded together, and liquid crystal is sealed inside the sealing material between both substrates from the liquid crystal sealing opening provided in part of the sealing material. And a liquid crystal display panel (liquid crystal display element) formed by installing or adhering polarizing plates on the outer sides of both substrates, and a circuit board arranged outside the outer peripheral portion of the liquid crystal display panel and having a liquid crystal driving circuit formed thereon. An intermediate frame that is a molded product that holds each of these members, a metal shield case that houses each of these members and has a liquid crystal display window opened, and a liquid crystal display panel that is arranged below the liquid crystal display panel. Light on It is configured to include a backlight or the like for feeding.

【0004】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
An active matrix type liquid crystal display device using thin film transistors is disclosed in, for example, Japanese Patent Application Laid-Open No. 63-309921, "1.
2.5-inch active matrix color LCD ", Nikkei Electronics, pages 193-210, 1986 12
Known on the 15th of March, published by Nikkei McGraw-Hill, Inc.

【0005】[0005]

【発明が解決しようとする課題】従来の液晶表示装置で
は、重ね合わせた2枚の透明ガラス基板の間に液晶を封
止して成る液晶表示パネルを当該装置内で固定するの
に、2枚の透明ガラス基板の両方をゴムクッションを介
して押さえ込んでいた。その結果、2枚の透明ガラス基
板が強く押され、2枚の透明ガラス基板間の液晶のギャ
ップが部分的に変化し、表示むらが生じる問題があっ
た。したがって、液晶表示パネルをあまり強く押さえる
ことができず、機械的強度が十分確保できなかった。
In the conventional liquid crystal display device, a liquid crystal display panel formed by sealing a liquid crystal between two transparent glass substrates that are stacked is used to fix two liquid crystal display panels in the device. Both of the transparent glass substrates of No. 1 were pressed down via rubber cushions. As a result, the two transparent glass substrates are strongly pressed, the liquid crystal gap between the two transparent glass substrates is partially changed, and there is a problem that display unevenness occurs. Therefore, the liquid crystal display panel cannot be pressed too strongly, and sufficient mechanical strength cannot be secured.

【0006】また、従来の液晶表示装置では、液晶表示
パネルの対向する2個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれ映像信号線駆動用回路基
板を配置した構成なので、表示部の周囲のいわゆる額縁
部の面積を小さくすることができず、液晶表示装置およ
び該液晶表示装置を表示部として組み込んだパソコン、
ワープロ等の情報処理装置の外形寸法が大形となり、重
量も重くなる問題があった。
Further, in the conventional liquid crystal display device, video signal lines are alternately drawn out to two long sides facing each other of the liquid crystal display panel, and video signal line driving circuit boards are arranged outside the respective long sides. Therefore, the area of the so-called frame portion around the display unit cannot be reduced, and a liquid crystal display device and a personal computer in which the liquid crystal display device is incorporated as a display unit,
There has been a problem that the external dimensions of an information processing device such as a word processor becomes large and the weight becomes heavy.

【0007】さらに、従来の蛍光管と導光板とを含んで
成るバックライトを有する液晶表示装置においては、蛍
光管等の配置場所が十分考慮されておらず、当該装置の
小型化、軽量化はまだ十分ではない。近年、情報化社会
の進展に伴ない、パソコン、ワープロ等の情報処理装置
もノートブックサイズ等の携帯可能なものが望まれてお
り、表示部として組み込まれ、当該情報処理装置の主だ
った形状・寸法・重量を決定する液晶表示装置も小型、
軽量なことが望まれる。
Further, in a conventional liquid crystal display device having a backlight including a fluorescent tube and a light guide plate, the location of the fluorescent tube and the like is not sufficiently taken into consideration, and the size and weight of the device cannot be reduced. Not enough yet. In recent years, along with the progress of information society, portable information processing devices such as personal computers and word processors have been desired, such as notebook size.・ The liquid crystal display that determines the size and weight is also small,
Light weight is desired.

【0008】本発明の第1の目的は、液晶表示パネルを
強く押さえることができ、機械的強度の大きい液晶表示
装置を提供することにある。
A first object of the present invention is to provide a liquid crystal display device which can strongly press the liquid crystal display panel and has a large mechanical strength.

【0009】本発明の第2の目的は、額縁部の面積を小
さくすることにより、小型化、軽量化することができる
液晶表示装置および情報処理装置を提供することにあ
る。
A second object of the present invention is to provide a liquid crystal display device and an information processing device which can be reduced in size and weight by reducing the area of the frame portion.

【0010】本発明の第3の目的は、バックライトの蛍
光管を効率良く収納し、小型、軽量の液晶表示装置を提
供することにある。
A third object of the present invention is to provide a small-sized and lightweight liquid crystal display device which efficiently houses a fluorescent tube of a backlight.

【0011】[0011]

【課題を解決するための手段】上記第1の課題を解決す
るために、本発明の液晶表示装置は、重ね合わせた2枚
の絶縁基板の間に液晶を封止してなる液晶表示パネルに
1枚板部を設け、前記1枚板部の上面、下面の少なくと
も一方に弾性体を介して前記液晶表示パネルを押え込
み、当該装置内で固定したことを特徴とする。
In order to solve the above-mentioned first problem, a liquid crystal display device of the present invention is a liquid crystal display panel in which liquid crystal is sealed between two superposed insulating substrates. A single plate portion is provided, and the liquid crystal display panel is pressed into at least one of an upper surface and a lower surface of the single plate portion via an elastic body and fixed in the device.

【0012】また、重ね合わせた2枚の透明ガラス基板
の間に液晶を封止してなる液晶表示パネルと、前記液晶
表示パネルの外周部に配置した回路基板と、前記液晶表
示パネルの下に配置したバックライトとを有する液晶表
示装置において、前記液晶表示パネルと前記回路基板と
を収納する金属製シールドケースと、前記バックライト
を収納する一体成型により形成されたモールドケースと
をそれぞれに設けた嵌合部を嵌合させて一体化して成
り、かつ、前記液晶表示パネルに設けた1枚板部に弾性
体を介して前記液晶表示パネルを押さえ込み、当該装置
内で固定したことを特徴とする。
Further, a liquid crystal display panel in which liquid crystal is sealed between two transparent glass substrates stacked together, a circuit board arranged on an outer peripheral portion of the liquid crystal display panel, and a liquid crystal display panel below the liquid crystal display panel. In a liquid crystal display device having a backlight arranged, a metal shield case for housing the liquid crystal display panel and the circuit board, and a molded case formed by integral molding for housing the backlight are provided respectively. It is characterized in that the fitting portion is fitted and integrated, and the liquid crystal display panel is pressed into the single plate portion provided on the liquid crystal display panel via an elastic body and fixed in the device. .

【0013】また、前記液晶表示パネルの前記1枚板部
と、バックライトとの間に前記弾性体が介在されている
ことを特徴とする。
Further, the elastic body is interposed between the one plate portion of the liquid crystal display panel and the backlight.

【0014】また、重ね合わせた2枚の透明ガラス基板
の間に液晶を封止してなる液晶表示パネルと、前記液晶
表示パネルの外周部の2方、3方または4方に配置した
回路基板と、前記液晶表示パネルの下に配置したバック
ライトの導光板と、前記液晶表示パネルと前記回路基板
とを収納する金属製シールドケースと、前記バックライ
トを収納する一体成型により形成されたモールドケース
とを有し、前記金属製シールドケースと前記モールドケ
ースとをそれぞれに設けた嵌合部を嵌合させて一体化し
てなる液晶表示装置において、前記液晶表示パネルに1
枚板部を設け、前記1枚板部と前記導光板との間に弾性
体を介して前記液晶表示パネルと前記導光板とを押さえ
込み、当該装置内で固定したことを特徴とする。
Further, a liquid crystal display panel in which a liquid crystal is sealed between two transparent glass substrates which are overlapped with each other, and a circuit board arranged on the outer peripheral portion of the liquid crystal display panel in two, three or four directions. A light guide plate for a backlight arranged under the liquid crystal display panel, a metal shield case for housing the liquid crystal display panel and the circuit board, and a molded case formed by integral molding for housing the backlight. A liquid crystal display device having a metal shield case and a mold case, which are fitted and integrated with each other.
A single plate portion is provided, and the liquid crystal display panel and the light guide plate are pressed between the single plate portion and the light guide plate via an elastic body and fixed in the device.

【0015】また、前記液晶表示パネルと、前記金属製
シールドケースとの間に両面粘着シートが介在されて接
着されていることを特徴とする。
A double-sided adhesive sheet is interposed and bonded between the liquid crystal display panel and the metal shield case.

【0016】さらに、本来、端子電極を配置する必要が
ないにもかかわらず、前記1枚板部を前記液晶表示パネ
ルの3辺または全周に設けたことを特徴とする。
Further, it is characterized in that the single plate portion is provided on three sides or the entire circumference of the liquid crystal display panel although it is not necessary to dispose the terminal electrode.

【0017】また、上記第2の課題を解決するために、
本発明の液晶表示装置は、液晶表示パネルの片側のみに
映像信号線の端子が引き出され、前記端子と接続する映
像信号線駆動用回路基板を前記表示パネルの辺の一方側
のみに配置したことを特徴とする。
In order to solve the above second problem,
In the liquid crystal display device of the present invention, the terminal of the video signal line is drawn out only on one side of the liquid crystal display panel, and the video signal line driving circuit board connected to the terminal is arranged only on one side of the display panel. Is characterized by.

【0018】また、それぞれ透明画素電極と配向膜とを
設けた面が対向するように第1および第2の絶縁基板を
所定の間隙を隔てて重ね合わせ、前記両基板間の縁部に
枠状に設けたシール材により、前記両基板を貼り合わせ
ると共に前記両基板間の前記シール材の内側に液晶を封
止して成り、前記第1の絶縁基板の前記対向面に複数本
配列形成した走査信号線および映像信号線の各端子を前
記シール材の外側に設けた液晶表示パネルを有する液晶
表示装置において、前記映像信号線の前記端子を前記液
晶表示パネルの片側のみに引き出し、前記映像信号線の
前記端子と接続する映像信号線駆動用回路基板を前記表
示パネルの長辺の一方側のみに配置したことを特徴とす
る。
Further, the first and second insulating substrates are stacked with a predetermined gap so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and a frame-like shape is formed at the edge between the two substrates. The two substrates are attached to each other by a sealing material provided on the substrate and liquid crystal is sealed inside the sealing material between the two substrates, and a plurality of arrays are formed on the facing surface of the first insulating substrate. In a liquid crystal display device having a liquid crystal display panel in which each terminal of a signal line and a video signal line is provided outside the sealing material, the terminal of the video signal line is drawn out only to one side of the liquid crystal display panel, The video signal line driving circuit board connected to the terminal is disposed only on one side of the long side of the display panel.

【0019】また、水平方向に延在し、かつ垂直方向に
複数本配置した走査信号線と、垂直方向に延在し、かつ
水平方向に複数本配置した映像信号線と、隣接する2本
の前記走査信号線と隣接する2本の前記映像信号線との
交差領域内にそれぞれ第1の画素電極とスイッチング素
子とを設けた第1の絶縁基板と、前記第1の画素電極に
対向して第2の画素電極を設けた第2の絶縁基板とを所
定の間隙を隔てて重ね合わせ、前記両基板間に液晶を封
止して成る液晶表示パネルを有する液晶表示装置におい
て、前記映像信号線の端子を前記液晶表示パネルの片側
のみに引き出し、前記映像信号線の前記端子と接続する
映像信号線駆動用回路基板を前記表示パネルの長辺の一
方側のみに配置したことを特徴とする。
Further, a plurality of scanning signal lines which extend in the horizontal direction and are arranged in the vertical direction, a video signal line which extends in the vertical direction and a plurality of which are arranged in the horizontal direction, and two adjoining lines. A first insulating substrate provided with a first pixel electrode and a switching element in an intersection region between the scanning signal line and two video signal lines adjacent to each other, and a first insulating substrate facing the first pixel electrode. In a liquid crystal display device having a liquid crystal display panel, which is formed by stacking a second insulating substrate provided with a second pixel electrode with a predetermined gap therebetween and sealing liquid crystal between the two substrates, the video signal line. Is drawn out only on one side of the liquid crystal display panel, and the video signal line driving circuit board connected to the terminal of the video signal line is arranged only on one side of the long side of the display panel.

【0020】また、前記映像信号線駆動用回路基板が配
置された前記表示パネルの辺の他方側には回路基板が配
置されていないことを特徴とする。
Further, the circuit board is not arranged on the other side of the side of the display panel on which the video signal line driving circuit board is arranged.

【0021】また、前記映像信号線駆動用回路基板を配
置した前記表示パネルの辺と垂直の2辺の一方側に走査
信号線駆動用回路基板を配置し、他方側に電源回路と変
換回路を有する回路基板を配置したことを特徴とする。
Further, the scanning signal line driving circuit board is arranged on one side of two sides perpendicular to the side of the display panel on which the video signal line driving circuit board is arranged, and the power supply circuit and the conversion circuit are arranged on the other side. A circuit board having the same is arranged.

【0022】さらに、前記液晶表示装置が表示部として
所定の情報処理装置に組み込まれたとき、前記映像信号
線駆動用回路基板が前記表示部の画面の上側に配置され
ていることを特徴とする。
Further, when the liquid crystal display device is incorporated in a predetermined information processing device as a display unit, the video signal line driving circuit board is arranged above the screen of the display unit. .

【0023】また、上記第3の課題を解決するために、
本発明は、液晶表示パネルの外周部に複数個配置したテ
ープキャリアパッケージの下に、バックライトの蛍光管
を配置したことを特徴とする。
In order to solve the third problem,
The present invention is characterized in that a fluorescent tube for a backlight is arranged below a plurality of tape carrier packages arranged on the outer peripheral portion of a liquid crystal display panel.

【0024】また、液晶表示パネルと、前記液晶表示パ
ネルの下に配置した導光板と、前記導光板の少なくとも
1側面近傍に配置した蛍光管と、前記液晶表示パネルの
外周部に複数個配置したテープキャリアパッケージとを
有する液晶表示装置において、複数個配置した前記テー
プキャリアパッケージの下に前記蛍光管を配置したこと
を特徴とする。
Further, a liquid crystal display panel, a light guide plate arranged under the liquid crystal display panel, a fluorescent tube arranged near at least one side surface of the light guide plate, and a plurality of fluorescent lamps arranged on an outer peripheral portion of the liquid crystal display panel. In a liquid crystal display device having a tape carrier package, the fluorescent tubes are arranged under a plurality of the tape carrier packages.

【0025】さらに、液晶表示パネルの長辺の一方と、
液晶表示パネルの短辺の一方の外周部のみに、複数個の
前記テープキャリアパッケージを配列し、前記液晶表示
パネルの長辺または短辺に配置した複数個のテープキャ
リアパッケージの下に前記蛍光管を配置したことを特徴
とする。
Further, one of the long sides of the liquid crystal display panel,
The plurality of tape carrier packages are arranged only on one outer peripheral portion of the short side of the liquid crystal display panel, and the fluorescent tubes are provided under the plurality of tape carrier packages arranged on the long side or the short side of the liquid crystal display panel. Is arranged.

【0026】[0026]

【作用】本発明の液晶表示装置では、液晶表示パネルを
構成する2枚の絶縁基板の一方を突出させて1枚板部を
設け、片方の絶縁基板のみを該1枚板部に載せた弾性体
を介して押さえるので、強く押さえても2枚の基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルの押さえ力を増すことができ、した
がって、機械的強度が向上し、信頼性を向上できる。
In the liquid crystal display device of the present invention, one of the two insulating substrates constituting the liquid crystal display panel is projected to provide a single plate portion, and only one insulating substrate is mounted on the single plate portion. Since it is pressed through the body, even if it is pressed strongly, the gap between the two substrates does not change and display unevenness does not occur. Therefore, the pressing force of the liquid crystal display panel can be increased, so that the mechanical strength can be improved and the reliability can be improved.

【0027】また、本発明の液晶表示装置では、液晶表
示パネルの片側のみに映像信号線の端子を引き出し、前
記端子と接続する映像信号線駆動用回路基板を前記表示
パネルの辺、通常は長辺の一方側のみに配置したので、
表示部の周囲の額縁部の面積を小さくすることができる
ので、液晶表示装置およびこれを組み込んだ情報処理装
置を小型化、軽量化することができる。また、当該液晶
表示装置を表示部としてパーソコン、ワープロ等の情報
処理装置に実装したときに、映像信号線駆動用回路基板
が配置された側を、画面の上側に配置される位置にす
る。これにより、表示部をヒンジによりキーボード部に
取り付けたノートブック型のパソコン、ワープロでは、
画面の下部にヒンジを設けるためのスペースを容易に取
ることができ、画面の上下位置を適切とすることができ
る。
In the liquid crystal display device of the present invention, the video signal line terminals are led out only on one side of the liquid crystal display panel, and the video signal line driving circuit board connected to the terminals is provided on the side of the display panel, usually long. Since it was placed only on one side of the side,
Since the area of the frame portion around the display portion can be reduced, the liquid crystal display device and the information processing device incorporating the liquid crystal display device can be reduced in size and weight. Further, when the liquid crystal display device is mounted on an information processing device such as a personal computer or word processor as a display unit, the side on which the video signal line driving circuit board is arranged is set to the position on the upper side of the screen. As a result, in notebook type PCs and word processors in which the display section is attached to the keyboard section by the hinge,
A space for providing the hinge at the bottom of the screen can be easily taken, and the vertical position of the screen can be made appropriate.

【0028】さらに、本発明の液晶表示装置では、当該
装置内において、細長い蛍光管を液晶表示パネルの外周
部に実装した複数個のテープキャリアパッケージの下の
スペースに配置することにより、スペースの使用効率良
く蛍光管を収納することができる。したがって、当該装
置の外形寸法を小さくすることができ、当該装置を小型
化、軽量化することができる。
Further, in the liquid crystal display device of the present invention, the space is used by arranging the elongated fluorescent tube in the space under the plurality of tape carrier packages mounted on the outer peripheral portion of the liquid crystal display panel in the device. The fluorescent tube can be stored efficiently. Therefore, the external dimensions of the device can be reduced, and the device can be reduced in size and weight.

【0029】[0029]

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
The invention, further objects of the invention and further features of the invention will be apparent from the following description with reference to the drawings.

【0030】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
<< Active Matrix Liquid Crystal Display Device >>
An embodiment in which the present invention is applied to an active matrix type color liquid crystal display device will be described below. In the drawings described below, components having the same function are designated by the same reference numeral, and repeated description thereof will be omitted.

【0031】《マトリクス部の概要》図2はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図3は図2の3
−3切断線における断面を示す図、図4は図2の4−4
切断線における断面図である。また、図5には図2に示
す画素を複数配置したときの平面図を示す。
<< Outline of Matrix Unit >> FIG. 2 is a plan view showing one pixel and its periphery of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG.
-3 is a view showing a section taken along a cutting line, and FIG.
It is sectional drawing in a cutting line. Further, FIG. 5 shows a plan view when a plurality of pixels shown in FIG. 2 are arranged.

【0032】図2に示すように、各画素は隣接する2本
の走査信号線(ゲート信号線または水平信号線)GL
と、隣接する2本の映像信号線(ドレイン信号線または
垂直信号線)DLとの交差領域内(4本の信号線で囲ま
れた領域内)に配置されている。各画素は薄膜トランジ
スタTFT、透明画素電極ITO1および保持容量素子
Caddを含む。走査信号線GLは列方向に延在し、行方
向に複数本配置されている。映像信号線DLは行方向に
延在し、列方向に複数本配置されている。
As shown in FIG. 2, each pixel has two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL.
And an adjacent two video signal lines (drain signal line or vertical signal line) DL are intersected with each other (in a region surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and a storage capacitor element Cadd. The scanning signal lines GL extend in the column direction and are arranged in the row direction. The video signal lines DL extend in the row direction and a plurality of video signal lines DL are arranged in the column direction.

【0033】図3に示すように、液晶LCを基準に下部
透明ガラス基板SUB1側には薄膜トランジスタTFT
および透明画素電極ITO1が形成され、上部透明ガラ
ス基板SUB2側にはカラーフィルタFIL、遮光用ブ
ラックマトリクスパターンBMが形成されている。下部
透明ガラス基板SUB1はたとえば1.1mm程度の厚さ
で構成されている。また、透明ガラス基板SUB1、S
UB2の両面にはディップ処理等によって形成された酸
化シリコン膜SIOが設けられている。このため、透明
ガラス基板SUB1、SUB2の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜SIOで覆うことが
できるので、その上にデポジットされる走査信号線G
L、遮光膜BM等の膜質を均質に保つことができる。
As shown in FIG. 3, a thin film transistor TFT is provided on the lower transparent glass substrate SUB1 side based on the liquid crystal LC.
The transparent pixel electrode ITO1 is formed, and the color filter FIL and the light-shielding black matrix pattern BM are formed on the upper transparent glass substrate SUB2 side. The lower transparent glass substrate SUB1 has a thickness of, for example, about 1.1 mm. In addition, the transparent glass substrates SUB1 and S
A silicon oxide film SIO formed by dipping or the like is provided on both surfaces of the UB2. Therefore, even if there are sharp scratches on the surfaces of the transparent glass substrates SUB1 and SUB2, the sharp scratches can be covered with the silicon oxide film SIO, so that the scanning signal line G deposited on the scratches can be covered.
The film quality of L, the light shielding film BM, etc. can be kept uniform.

【0034】上部透明ガラス基板SUB2の内側(液晶
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。
On the inner (liquid crystal LC side) surface of the upper transparent glass substrate SUB2, a light shielding film BM and a color filter FI are provided.
L, protective film PSV2, common transparent pixel electrode ITO2 (CO
M) and the upper alignment film ORI2 are sequentially stacked.

【0035】《マトリクス周辺の概要》図17は上下の
ガラス基板SUB1,SUB2を含む表示パネルPNL
のマトリクス(AR)周辺の要部平面を、図18はその
周辺部を更に誇張した平面を、図19は図17及び図1
8のパネル左上角部に対応するシール部SL付近の拡大
平面を示す図である。また、図20は図3の断面を中央
にして、左側に図19の19a−19a切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子DTM付近の断面を示す図である。同様に図2
1は、左側に走査回路が接続されるべき外部接続端子G
TM付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。
<< Outline of Matrix Periphery >> FIG. 17 shows a display panel PNL including upper and lower glass substrates SUB1 and SUB2.
18 is a plane in which a peripheral portion of the matrix (AR) is exaggerated, FIG.
It is a figure which shows the enlarged plane near the seal part SL corresponding to the panel upper left corner of FIG. 20 is a view showing a cross section taken along the line 19a-19a in FIG. 19 on the left side and a cross section near the external connection terminal DTM to which the video signal drive circuit is to be connected, on the right side with the cross section of FIG. 3 as the center. is there. Similarly, FIG.
1 is an external connection terminal G to which the scanning circuit is connected on the left side
It is a figure which shows the cross section near TM, and the cross section near the seal part where there is no external connection terminal on the right side.

【0036】このパネルの製造では、小さいサイズであ
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図17〜図19は後者の例を示
すもので、図17、図18の両図とも上下基板SUB
1,SUB2の切断後を、図19は切断前を表してお
り、LNは両基板の切断前の縁を、CT1とCT2はそ
れぞれ基板SUB1,SUB2の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群T
g,Td(添字略)が存在する(図で上下辺と左辺の)
部分はそれらを露出するように上側基板SUB2の大き
さが下側基板SUB1よりも内側に制限されている。端
子群Tg,Tdはそれぞれ後述する走査回路接続用端子
GTM、映像信号回路接続用端子DTMとそれらの引出
配線部を集積回路チップCHIが搭載されたテープキャ
リアパッケージTCP(図22、図23)の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージTCPの配
列ピッチ及び各パッケージTCPにおける接続端子ピッ
チに表示パネルPNLの端子DTM,GTMを合わせる
ためである。
[0036] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared In each type of product, a standardized glass substrate is processed, and then the size is reduced to a size suitable for each product. In each case, the glass is cut after going through one step. 17 to 19 show the latter example. In both of FIGS. 17 and 18, the upper and lower substrates SUB are shown.
19 shows the state after the cutting of the substrates 1 and SUB2, and FIG. 19 shows the state before the cutting, LN indicates the edges of the two substrates before cutting, and CT1 and CT2 indicate the positions of the substrates SUB1 and SUB2 to be cut, respectively. In either case, in the completed state, the external connection terminal group T
g and Td (subscript omitted) exist (upper side and left side in the figure)
The upper substrate SUB2 is limited in size to the inside of the lower substrate SUB1 so as to expose them. The terminal groups Tg and Td are respectively those of a tape carrier package TCP (FIG. 22 and FIG. 23) in which a scanning circuit connecting terminal GTM, a video signal circuit connecting terminal DTM, and their lead-out wiring portions, which will be described later, are mounted on an integrated circuit chip CHI. This is the name given to multiple units collectively. The lead wiring from the matrix portion of each group to the external connection terminal portion is inclined toward both ends. This is to match the terminals DTM and GTM of the display panel PNL with the arrangement pitch of the package TCP and the connection terminal pitch of each package TCP.

【0037】透明ガラス基板SUB1、SUB2の間に
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板SUB2側の共通透明画素電極ITO2は、少なく
とも一箇所において、本実施例ではパネルの4角で銀ペ
ースト材AGPによって下部透明ガラス基板SUB1側
に形成されたその引出配線INTに接続されている。こ
の引出配線INTは後述するゲート端子GTM、ドレイ
ン端子DTMと同一製造工程で形成される。
The liquid crystal LC is provided between the transparent glass substrates SUB1 and SUB2 along the edge thereof except for the liquid crystal sealing port INJ.
A seal pattern SL is formed so as to seal the. The sealing material is made of epoxy resin, for example. The common transparent pixel electrode ITO2 on the upper transparent glass substrate SUB2 side is connected to at least one of the lead wirings INT formed on the lower transparent glass substrate SUB1 side by the silver paste material AGP at four corners of the panel in this embodiment. ing. The lead wiring INT is formed in the same manufacturing process as a gate terminal GTM and a drain terminal DTM described later.

【0038】配向膜ORI1、ORI2、透明画素電極
ITO1、共通透明画素電極ITO2、それぞれの層
は、シールパターンSLの内側に形成される。偏光板P
OL1、POL2はそれぞれ下部透明ガラス基板SUB
1、上部透明ガラス基板SUB2の外側の表面に形成さ
れている。液晶LCは液晶分子の向きを設定する下部配
向膜ORI1と上部配向膜ORI2との間でシールパタ
ーンSLで仕切られた領域に封入されている。下部配向
膜ORI1は下部透明ガラス基板SUB1側の保護膜P
SV1の上部に形成される。
The orientation films ORI1 and ORI2, the transparent pixel electrode ITO1 and the common transparent pixel electrode ITO2, and the respective layers are formed inside the seal pattern SL. Polarizing plate P
OL1 and POL2 are lower transparent glass substrates SUB, respectively.
1. Formed on the outer surface of the upper transparent glass substrate SUB2. The liquid crystal LC is enclosed in a region partitioned by a seal pattern SL between a lower alignment film ORI1 and an upper alignment film ORI2 that set the orientation of liquid crystal molecules. The lower alignment film ORI1 is a protective film P on the lower transparent glass substrate SUB1 side.
It is formed on top of SV1.

【0039】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
In this liquid crystal display device, various layers are separately stacked on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side, and the seal pattern SL is applied to the substrate SUB2.
Formed on the side, the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 are overlapped, the liquid crystal LC is injected from the opening INJ of the sealing material SL, and the injection port INJ is sealed with epoxy resin or the like to form the upper and lower substrates. It is assembled by cutting.

【0040】《薄膜トランジスタTFT》薄膜トランジ
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
<< Thin Film Transistor TFT >> The thin film transistor TFT operates so that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and the drain becomes small, and when the bias is zero, the channel resistance becomes large.

【0041】各画素の薄膜トランジスタTFTは、画素
内において2つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1およびTFT2で構
成されている。薄膜トランジスタTFT1、TFT2の
それぞれは実質的に同一サイズ(チャネル長、チャネル
幅が同じ)で構成されている。この分割された薄膜トラ
ンジスタTFT1、TFT2のそれぞれは、ゲート電極
GT、ゲート絶縁膜GI、i型(真性、intrinsic、導
電型決定不純物がドープされていない)非晶質シリコン
(Si)からなるi型半導体層AS、一対のソース電極
SD1、ドレイン電極SD2を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
The thin film transistor TFT of each pixel is divided into two (plural) in the pixel and is composed of thin film transistors (divided thin film transistors) TFT1 and TFT2. Each of the thin film transistors TFT1 and TFT2 has substantially the same size (channel length and channel width are the same). Each of the divided thin film transistors TFT1 and TFT2 is an i-type semiconductor made of a gate electrode GT, a gate insulating film GI, an i-type (intrinsic, conductivity type determination impurity-undoped) amorphous silicon (Si). It has a layer AS, a pair of source electrodes SD1 and a drain electrode SD2. It should be understood that the source and drain are originally determined by the bias polarity between them, and the polarity is inverted during operation in the circuit of this liquid crystal display device, so it should be understood that the source and drain are switched during operation. However, in the following description, for convenience, one is fixed as the source and the other is fixed as the drain.

【0042】《ゲート電極GT》ゲート電極GTは図6
(図2の第2導電膜g2およびi型半導体層ASのみを
描いた平面図)に示すように、走査信号線GLから垂直
方向(図2および図6において上方向)に突出する形状
で構成されている(T字形状に分岐されている)。ゲー
ト電極GTは薄膜トランジスタTFT1、TFT2のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタTFT1、TFT2のそれぞれのゲート電極G
Tは、一体に(共通ゲート電極として)構成されてお
り、走査信号線GLに連続して形成されている。本例で
は、ゲート電極GTは、単層の第2導電膜g2で形成さ
れている。第2導電膜g2はたとえばスパッタで形成さ
れたアルミニウム(Al)膜を用い、1000〜550
0Å程度の膜厚で形成する。また、ゲート電極GT上に
はAlの陽極酸化膜AOFが設けられている。
<< Gate Electrode GT >> The gate electrode GT is shown in FIG.
As shown in (a plan view illustrating only the second conductive film g2 and the i-type semiconductor layer AS in FIG. 2), it is formed in a shape protruding in the vertical direction (upward in FIGS. 2 and 6) from the scanning signal line GL. (T-shaped branch). The gate electrode GT projects so as to extend beyond the respective active regions of the thin film transistors TFT1 and TFT2. Gate electrodes G of the thin film transistors TFT1 and TFT2
T is integrally configured (as a common gate electrode) and is formed continuously with the scanning signal line GL. In this example, the gate electrode GT is formed of the single-layer second conductive film g2. The second conductive film g2 is, for example, an aluminum (Al) film formed by sputtering, and is 1000 to 550.
It is formed with a film thickness of about 0Å. An Al anodic oxide film AOF is provided on the gate electrode GT.

【0043】このゲート電極GTは図2、図3および図
6に示されているように、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成される。
したがって、下部透明ガラス基板SUB1の下方に螢光
管等のバックライトBLを取り付けた場合、この不透明
なAlからなるゲート電極GTが影となって、i型半導
体層ASにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタTFTのオフ特性劣
化は起きにくくなる。なお、ゲート電極GTの本来の大
きさは、ソース電極SD1とドレイン電極SD2との間
をまたがるに最低限必要な(ゲート電極GTとソース電
極SD1、ドレイン電極SD2との位置合わせ余裕分も
含めて)幅を持ち、チャネル幅Wを決めるその奥行き長
さはソース電極SD1とドレイン電極SD2との間の距
離(チャネル長)Lとの比、すなわち相互コンダクタン
スgmを決定するファクタW/Lをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極G
Tの大きさはもちろん、上述した本来の大きさよりも大
きくされる。
As shown in FIGS. 2, 3 and 6, this gate electrode GT is formed larger than it so as to completely cover the i-type semiconductor layer AS (as viewed from below).
Therefore, when the backlight BL such as a fluorescent tube is attached below the lower transparent glass substrate SUB1, the gate electrode GT made of this opaque Al becomes a shadow and the i-type semiconductor layer AS is exposed to the backlight light. Therefore, the conduction phenomenon due to the light irradiation, that is, the deterioration of the off-characteristics of the thin film transistor TFT is less likely to occur. The original size of the gate electrode GT is the minimum required to extend between the source electrode SD1 and the drain electrode SD2 (including the alignment margin between the gate electrode GT, the source electrode SD1 and the drain electrode SD2). ) Has a width and its depth length that determines the channel width W is the ratio of the distance (channel length) L between the source electrode SD1 and the drain electrode SD2, that is, the factor W / L that determines the mutual conductance gm. It depends on what you do. Gate electrode G in this liquid crystal display device
The size of T is, of course, larger than the original size described above.

【0044】《走査信号線GL》走査信号線GLは第2
導電膜g2で構成されている。この走査信号線GLの第
2導電膜g2はゲート電極GTの第2導電膜g2と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線GL上にもAlの陽極酸化膜AOFが設
けられている。
<< Scanning Signal Line GL >> The scanning signal line GL is the second
It is composed of a conductive film g2. The second conductive film g2 of the scanning signal line GL is formed in the same manufacturing process as the second conductive film g2 of the gate electrode GT, and is integrally formed. Also, an Al anodic oxide film AOF is provided on the scanning signal line GL.

【0045】《絶縁膜GI》絶縁膜GIは薄膜トランジ
スタTFT1、TFT2のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜GIはゲート電極GTおよび走査
信号線GLの上層に形成されている。絶縁膜GIはたと
えばプラズマCVDで形成された窒化シリコン膜を用
い、1200〜2700Åの膜厚(この液晶表示装置で
は、2000Å程度の膜厚)で形成する。ゲート絶縁膜
GIは図19に示すように、マトリクス部ARの全体を
囲むように形成され、周辺部は外部接続端子DTM,G
TMを露出するよう除去されている。
<< Insulating Film GI >> The insulating film GI is used as a gate insulating film of each of the thin film transistors TFT1 and TFT2. The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. The insulating film GI is, for example, a silicon nitride film formed by plasma CVD, and is formed with a film thickness of 1200 to 2700Å (in this liquid crystal display device, a film thickness of about 2000Å). As shown in FIG. 19, the gate insulating film GI is formed so as to surround the entire matrix portion AR, and the peripheral portion has external connection terminals DTM, G.
Removed to expose TM.

【0046】《i型半導体層AS》i型半導体層AS
は、図6に示すように、複数に分割された薄膜トランジ
スタTFT1、TFT2のそれぞれのチャネル形成領域
として使用される。i型半導体層ASは非晶質シリコン
膜または多結晶シリコン膜で形成し、200〜2200
Åの膜厚(この液晶表示装置では、2000Å程度の膜
厚)で形成する。
<< i-type semiconductor layer AS >> i-type semiconductor layer AS
Is used as a channel forming region of each of the thin film transistors TFT1 and TFT2 divided into a plurality of parts, as shown in FIG. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film and has a thickness of 200 to 2200.
It is formed with a film thickness of Å (in this liquid crystal display device, a film thickness of about 2000 Å).

【0047】このi型半導体層ASは、供給ガスの成分
を変えてSi34からなるゲート絶縁膜として使用され
る絶縁膜GIの形成に連続して、同じプラズマCVD装
置で、しかもそのプラズマCVD装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン(P)を2.5%ドープしたN(+)型半導体層d
0(図3)も同様に連続して200〜500Åの膜厚
(この液晶表示装置では、300Å程度の膜厚)で形成
される。しかる後、下部透明ガラス基板SUB1はCV
D装置から外に取り出され、写真処理技術によりN(+)
型半導体層d0およびi型半導体層ASは図2、図3お
よび図6に示すように独立した島状にパターニングされ
る。
This i-type semiconductor layer AS is continuously formed by the same plasma CVD apparatus with the same plasma CVD device, following the formation of the insulating film GI used as a gate insulating film made of Si 3 N 4 by changing the components of the supply gas. It is formed without being exposed to the outside from the CVD device. Further, phosphorus (P) for ohmic contact is doped with 2.5% of N (+) type semiconductor layer d.
0 (FIG. 3) is similarly continuously formed with a film thickness of 200 to 500 Å (in this liquid crystal display device, a film thickness of about 300 Å). After that, the lower transparent glass substrate SUB1 is CV
It is taken out from the D device and is N (+) by the photo processing technology.
The type semiconductor layer d0 and the i-type semiconductor layer AS are patterned into independent islands as shown in FIGS. 2, 3 and 6.

【0048】i型半導体層ASは、図2および図6に示
すように、走査信号線GLと映像信号線DLとの交差部
(クロスオーバ部)の両者間にも設けられている。この
交差部のi型半導体層ASは交差部における走査信号線
GLと映像信号線DLとの短絡を低減する。
As shown in FIGS. 2 and 6, the i-type semiconductor layer AS is also provided between both the intersections (crossover portions) of the scanning signal lines GL and the video signal lines DL. The i-type semiconductor layer AS at the intersection reduces the short circuit between the scanning signal line GL and the video signal line DL at the intersection.

【0049】《透明画素電極ITO1》透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。
<< Transparent Pixel Electrode ITO1 >> Transparent Pixel Electrode I
TO1 constitutes one of the pixel electrodes of the liquid crystal display section.

【0050】透明画素電極ITO1は薄膜トランジスタ
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1の両方に接続されている。こ
のため、薄膜トランジスタTFT1、TFT2のうちの
1つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、2つの薄膜トランジスタ
TFT1、TFT2に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ITO
1は第1導電膜d1によって構成されており、この第1
導電膜d1はスパッタリングで形成された透明導電膜
(Indium-Tin-Oxide ITO:ネサ膜)からなり、10
00〜2000Åの膜厚(この液晶表示装置では、14
00Å程度の膜厚)で形成される。
The transparent pixel electrode ITO1 is the source electrode SD1 of the thin film transistor TFT1 and the thin film transistor T1.
It is connected to both source electrodes SD1 of FT2. Therefore, even if a defect occurs in one of the thin film transistors TFT1 and TFT2, if the defect causes a side effect, an appropriate portion is cut by laser light or the like, and if not, the other thin film transistor operates normally. You can leave it alone because it does. It is rare that defects occur simultaneously in the two thin film transistors TFT1 and TFT2, and the probability of point defects or line defects can be extremely reduced by such a redundancy system. Transparent pixel electrode ITO
1 is composed of the first conductive film d1.
The conductive film d1 is made of a transparent conductive film (Indium-Tin-Oxide ITO: Nesa film) formed by sputtering.
The film thickness of 00 to 2000 Å (in this liquid crystal display device, 14
The film thickness is about 00Å).

【0051】《ソース電極SD1、ドレイン電極SD
2》複数に分割された薄膜トランジスタTFT1、TF
T2のそれぞれのソース電極SD1とドレイン電極SD
2とは、図2、図3および図7(図2の第1〜第3導電
膜d1〜d3のみを描いた平面図)に示すように、i型
半導体層AS上にそれぞれ離隔して設けられている。
<< Source Electrode SD1, Drain Electrode SD
2 >> Thin film transistors TFT1, TF divided into a plurality
Source electrode SD1 and drain electrode SD of T2
2 is provided separately from each other on the i-type semiconductor layer AS, as shown in FIGS. 2, 3 and 7 (plan views showing only the first to third conductive films d1 to d3 of FIG. 2). Has been.

【0052】ソース電極SD1、ドレイン電極SD2の
それぞれは、N(+)型半導体層d0に接触する下層側か
ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ
て構成されている。ソース電極SD1の第2導電膜d2
および第3導電膜d3は、ドレイン電極SD2の第2導
電膜d2および第3導電膜d3と同一製造工程で形成さ
れる。
Each of the source electrode SD1 and the drain electrode SD2 is formed by sequentially stacking a second conductive film d2 and a third conductive film d3 from the lower layer side in contact with the N (+) type semiconductor layer d0. The second conductive film d2 of the source electrode SD1
The third conductive film d3 is formed in the same manufacturing process as the second conductive film d2 and the third conductive film d3 of the drain electrode SD2.

【0053】第2導電膜d2はスパッタで形成したクロ
ム(Cr)膜を用い、500〜1000Åの膜厚(この
液晶表示装置では、600Å程度の膜厚)で形成する。
Cr膜は膜厚を厚く形成するとストレスが大きくなるの
で、2000Å程度の膜厚を越えない範囲で形成する。
Cr膜はN(+)型半導体層d0との接触が良好である。
Cr膜は後述する第3導電膜d3のAlがN(+)型半導
体層d0に拡散することを防止するいわゆるバリア層を
構成する。第2導電膜d2として、Cr膜の他に高融点
金属(Mo、Ti、Ta、W)膜、高融点金属シリサイ
ド(MoSi2、TiSi2、TaSi2、WSi2)膜を
用いてもよい。
The second conductive film d2 is a chromium (Cr) film formed by sputtering and is formed to have a film thickness of 500 to 1000 Å (in this liquid crystal display device, a film thickness of about 600 Å).
Since the stress increases when the Cr film is formed thicker, the Cr film is formed within the range of about 2000 Å.
The Cr film has good contact with the N (+) type semiconductor layer d0.
The Cr film constitutes a so-called barrier layer that prevents Al of the third conductive film d3 described later from diffusing into the N (+) type semiconductor layer d0. As the second conductive film d2, a refractory metal (Mo, Ti, Ta, W) film or a refractory metal silicide (MoSi 2 , TiSi 2 , TaSi 2 , WSi 2 ) film may be used instead of the Cr film.

【0054】第3導電膜d3はAlのスパッタリングで
3000〜5000Åの膜厚(この液晶表示装置では、
4000Å程度の膜厚)に形成される。Al膜はCr膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極SD1、ドレイン電極SD2および
映像信号線DLの抵抗値を低減するように構成されてい
る。第3導電膜d3として純Al膜の他にシリコンや銅
(Cu)を添加物として含有させたAl膜を用いてもよ
い。
The third conductive film d3 is formed by sputtering Al and has a film thickness of 3000 to 5000 Å (in this liquid crystal display device,
The film thickness is about 4000Å). The Al film has less stress than the Cr film, can be formed to have a thick film thickness, and is configured to reduce the resistance values of the source electrode SD1, the drain electrode SD2, and the video signal line DL. As the third conductive film d3, an Al film containing silicon or copper (Cu) as an additive may be used in addition to the pure Al film.

【0055】第2導電膜d2、第3導電膜d3を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N(+)型半導体層d0が除去される。つまり、
i型半導体層AS上に残っていたN(+)型半導体層d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフ
アラインで除去される。このとき、N(+)型半導体層d
0はその厚さ分は全て除去されるようエッチングされる
ので、i型半導体層ASも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
After patterning the second conductive film d2 and the third conductive film d3 with the same mask pattern, the N (+) type is used with the same mask or with the second conductive film d2 and the third conductive film d3 as the mask. The semiconductor layer d0 is removed. That is,
The N (+) type semiconductor layer d0 remaining on the i type semiconductor layer AS
The portions other than the second conductive film d2 and the third conductive film d3 are removed by self-alignment. At this time, the N (+) type semiconductor layer d
Since 0 is etched so that the entire thickness thereof is removed, the surface portion of the i-type semiconductor layer AS is also slightly etched, but the degree may be controlled by the etching time.

【0056】ソース電極SD1は透明画素電極ITO1
に接続されている。ソース電極SD1は、i型半導体層
AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの
膜厚、i型半導体層ASの膜厚およびN(+)型半導体層
d0の膜厚を加算した膜厚に相当する段差)に沿って構
成されている。具体的には、ソース電極SD1は、i型
半導体層ASの段差に沿って形成された第2導電膜d2
と、この第2導電膜d2の上部に形成した第3導電膜d
3とで構成されている。ソース電極SD1の第3導電膜
d3は第2導電膜d2のCr膜がストレスの増大から厚
く形成できず、i型半導体層ASの段差形状を乗り越え
られないので、このi型半導体層ASを乗り越えるため
に構成されている。つまり、第3導電膜d3は厚く形成
することでステップカバレッジを向上している。第3導
電膜d3は厚く形成できるので、ソース電極SD1の抵
抗値(ドレイン電極SD2や映像信号線DLについても
同様)の低減に大きく寄与している。
The source electrode SD1 is the transparent pixel electrode ITO1.
It is connected to the. The source electrode SD1 has the i-type semiconductor layer AS step difference (thickness of the second conductive film g2, thickness of the anodic oxide film AOF, thickness of the i-type semiconductor layer AS, and thickness of the N (+) type semiconductor layer d0. It is configured along a step corresponding to the added film thickness). Specifically, the source electrode SD1 is the second conductive film d2 formed along the step of the i-type semiconductor layer AS.
And the third conductive film d formed on the second conductive film d2.
3 and 3. The third conductive film d3 of the source electrode SD1 cannot be formed thick due to the increased stress of the Cr film of the second conductive film d2 and cannot overcome the step shape of the i-type semiconductor layer AS. Is configured for. That is, the step coverage is improved by forming the third conductive film d3 thick. Since the third conductive film d3 can be formed thick, it greatly contributes to the reduction of the resistance value of the source electrode SD1 (the same applies to the drain electrode SD2 and the video signal line DL).

【0057】《保護膜PSV1》薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1はたとえばプラズマCVD装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、1μ
m程度の膜厚で形成する。
<< Protective Film PSV1 >> Thin Film Transistor TF
A protective film PSV1 is provided on the T and the transparent pixel electrode ITO1. The protective film PSV1 is formed mainly for protecting the thin film transistor TFT from moisture and the like,
Use one with high transparency and good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a thickness of 1 μm.
It is formed with a film thickness of about m.

【0058】保護膜PSV1は図19に示すように、マ
トリクス部ARの全体を囲むように形成され、周辺部は
外部接続端子DTM,GTMを露出するよう除去され、
また上基板側SUB2の共通電極COMを下側基板SU
B1の外部接続端子接続用引出配線INTに銀ペースト
AGPで接続する部分も除去されている。保護膜PSV
1とゲート絶縁膜GIの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスgmを薄くされる。従って図19に示すよう
に、保護効果の高い保護膜PSV1は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜GIより
も大きく形成されている。
As shown in FIG. 19, the protective film PSV1 is formed so as to surround the entire matrix portion AR, and the peripheral portion is removed so as to expose the external connection terminals DTM and GTM.
In addition, the common electrode COM of the upper substrate SUB2 is connected to the lower substrate SU.
The portion connected to the lead wire INT for external connection terminal connection of B1 with the silver paste AGP is also removed. Protective film PSV
Regarding the thickness relationship between 1 and the gate insulating film GI, the former is made thicker in consideration of the protection effect, and the latter is made thin in the transconductance gm of the transistor. Therefore, as shown in FIG. 19, the protective film PSV1 having a high protective effect is formed to be larger than the gate insulating film GI so as to protect the peripheral portion over as wide a range as possible.

【0059】《遮光膜BM》上部透明ガラス基板SUB
2側には、外部光(図3では上方からの光)がチャネル
形成領域として使用されるi型半導体層ASに入射され
ないように、遮光膜BMが設けられ、遮光膜BMは図8
のハッチングに示すようなパターンとされている。な
お、図8は図2におけるITO膜からなる第1導電膜d
1、カラーフィルタFILおよび遮光膜BMのみを描い
た平面図である。遮光膜BMは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
1300Å程度の膜厚に形成される。
<< Light-shielding film BM >> Upper transparent glass substrate SUB
A light-shielding film BM is provided on the second side so that external light (light from above in FIG. 3) does not enter the i-type semiconductor layer AS used as a channel formation region.
The pattern is as shown by the hatching. Note that FIG. 8 shows the first conductive film d made of the ITO film in FIG.
FIG. 1 is a plan view illustrating only a color filter FIL and a light shielding film BM. The light-shielding film BM is formed of, for example, an aluminum film or a chrome film having a high light-shielding property, and in this liquid crystal display device, the chrome film is formed by sputtering to have a film thickness of about 1300 Å.

【0060】従って、薄膜トランジスタTFT1、TF
T2のi型半導体層ASは上下にある遮光膜BMおよび
大き目のゲート電極GTによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜BMは図8のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜BMは格子状
に形成され(ブラックマトリクス)、この格子で1画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜BMによってはっきりとし、コントラストが
向上する。つまり、遮光膜BMはi型半導体層ASに対
する遮光とブラックマトリクスとの2つの機能をもつ。
Therefore, the thin film transistors TFT1 and TF
The i-type semiconductor layer AS of T2 is sandwiched by the upper and lower light-shielding films BM and the large gate electrode GT,
That part is not exposed to external natural light or backlight. As shown by the hatched portion in FIG. 8, the light-shielding film BM is formed around the pixels, that is, the light-shielding film BM is formed in a grid shape (black matrix), and the effective display area of one pixel is partitioned by this grid. . Therefore, the contour of each pixel is made clear by the light shielding film BM, and the contrast is improved. That is, the light blocking film BM has two functions of blocking the i-type semiconductor layer AS and serving as a black matrix.

【0061】また、透明画素電極ITO1のラビング方
向の根本側のエッジ部に対向する部分(図2右下部分)
が遮光膜BMによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
A portion facing the edge portion of the transparent pixel electrode ITO1 on the base side in the rubbing direction (the lower right portion in FIG. 2).
Since the light is shielded by the light shielding film BM, even if a domain is generated in the above portion, the domain cannot be seen, so that the display characteristics are not deteriorated.

【0062】なお、バックライトを上部透明ガラス基板
SUB2側に取り付け、下部透明ガラス基板SUB1を
観察側(外部露出側)とすることもできる。
The backlight may be attached to the upper transparent glass substrate SUB2 side and the lower transparent glass substrate SUB1 may be the observation side (externally exposed side).

【0063】遮光膜BMは周辺部にも図18に示すよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図8に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜BMは
図18〜図21に示すように、シール部SLの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜BMは基板SUB2の縁よりも約0.3〜1.
0mm程内側に留められ、基板SUB2の切断領域を避
けて形成されている。
The light-shielding film BM is also formed in the peripheral part in a frame-shaped pattern as shown in FIG. 18, and the pattern is formed continuously with the pattern of the matrix part shown in FIG. Has been done. As shown in FIGS. 18 to 21, the light-shielding film BM in the peripheral portion is extended to the outside of the seal portion SL to prevent leakage light such as reflected light caused by a mounting machine such as a personal computer from entering the matrix portion. . On the other hand, this light-shielding film BM is about 0.3-1.
It is held inside by about 0 mm and formed so as to avoid the cutting region of the substrate SUB2.

【0064】《カラーフィルタFIL》カラーフィルタ
FILはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタF
ILは画素に対向する位置にストライプ状に形成され
(図9)、染め分けられている(図9は図5の第1導電
膜膜d1、遮光膜BMおよびカラーフィルタFILのみ
を描いたもので、B、R、Gの各カラーフィルターFI
Lはそれぞれ、45°、135°、クロスのハッチを施
してある)。カラーフィルタFILは図8,9に示すよ
うに透明画素電極ITO1の全てを覆うように大き目に
形成され、遮光膜BMはカラーフィルタFILおよび透
明画素電極ITO1のエッジ部分と重なるよう透明画素
電極ITO1の周縁部より内側に形成されている。
<< Color Filter FIL >> The color filter FIL is formed by coloring a dyeing base material made of a resin material such as acrylic resin with a dye. Color filter F
ILs are formed in stripes at positions facing the pixels (FIG. 9) and are dyed separately (FIG. 9 shows only the first conductive film d1, the light shielding film BM and the color filter FIL of FIG. 5, B, R, G color filters FI
L has 45 °, 135 °, and a cross hatch). As shown in FIGS. 8 and 9, the color filter FIL is formed to have a large size so as to cover the entire transparent pixel electrode ITO1, and the light shielding film BM of the transparent pixel electrode ITO1 overlaps the edge portions of the color filter FIL and the transparent pixel electrode ITO1. It is formed inside the peripheral portion.

【0065】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタRを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタG、青色フィルタBを順次形成
する。
The color filter FIL can be formed as follows. First, a dyeing base material is formed on the surface of the upper transparent glass substrate SUB2, and the dyeing base material other than the red filter forming region is removed by a photolithography technique. After that, the dyed substrate is dyed with a red dye and a fixing process is performed to form a red filter R. Next, the green filter G and the blue filter B are sequentially formed by performing the same process.

【0066】《保護膜PSV2》保護膜PSV2はカラ
ーフィルタFILを異なる色に染め分けた染料が液晶L
Cに漏れることを防止するために設けられている。保護
膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
<< Protective Film PSV2 >> In the protective film PSV2, the liquid crystal L is a dye in which the color filter FIL is dyed in different colors.
It is provided to prevent leakage to C. The protective film PSV2 is formed of a transparent resin material such as acrylic resin or epoxy resin.

【0067】《共通透明画素電極ITO2》共通透明画
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcomが印加されるように構成されている。本実施例で
は、コモン電圧Vcomは映像信号線DLに印加されるロ
ウレベルの駆動電圧Vdminとハイレベルの駆動電圧V
dmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ITO2の平面形状は図18、図19を参照され
たい。
<< Common Transparent Pixel Electrode ITO2 >> The common transparent pixel electrode ITO2 faces the transparent pixel electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and the optical state of the liquid crystal LC is the pixel electrode ITO1. And the common transparent pixel electrode ITO2 change in response to a potential difference (electric field). A common voltage Vcom is applied to the common transparent pixel electrode ITO2. In this embodiment, the common voltage Vcom is the low level drive voltage Vdmin and the high level drive voltage V applied to the video signal line DL.
Although it is set to an intermediate potential with respect to dmax, if it is desired to reduce the power supply voltage of the integrated circuit used in the video signal drive circuit to about half, an AC voltage may be applied. For the planar shape of the common transparent pixel electrode ITO2, see FIGS. 18 and 19.

【0068】《ゲート端子部》図10は表示マトリクス
の走査信号線GLからその外部接続端子GTMまでの接
続構造を示す図であり、(A)は平面であり(B)は
(A)のB−B切断線における断面を示している。な
お、同図は図19下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。
<< Gate Terminal Portion >> FIG. 10 is a diagram showing a connection structure from the scanning signal line GL of the display matrix to its external connection terminal GTM. (A) is a plane and (B) is B of (A). -B shows a cross section taken along the line B. The drawing corresponds to the vicinity of the lower part of FIG. 19, and the diagonal wiring portion is shown as a straight line for convenience.

【0069】AOは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンAOは完成品としては残らないが、ゲ
ート配線GLには断面図に示すように酸化膜AOFが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線AOを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたA
L層g2は表面にその酸化物Al23膜AOFが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンAOは走査線GLに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
AO is a mask pattern for photographic processing, in other words, a photoresist pattern for selective anodic oxidation. Therefore, this photoresist is removed after anodization,
The pattern AO shown in the figure does not remain as a finished product, but since the oxide film AOF is selectively formed on the gate line GL as shown in the cross-sectional view, its locus remains. In the plan view, with respect to the photoresist boundary line AO, the left side is a region covered with the resist and not anodized, and the right side is a region exposed from the resist and anodized. Anodized A
The oxide Al 2 O 3 film AOF is formed on the surface of the L layer g2, and the volume of the conductive portion therebelow is reduced. Of course, the anodic oxidation is performed by setting an appropriate time and voltage so that the conductive portion remains. The mask pattern AO does not intersect with the scanning line GL by a single straight line, but is bent in a crank shape and intersects.

【0070】図中AL層g2は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Al層の幅が広いと表面
にホイスカが発生するので、1本1本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクAOに沿ってずらしている。
In the figure, the AL layer g2 is hatched for easy understanding, but the region which is not anodized is patterned in a comb shape. This is because whiskers are generated on the surface when the width of the Al layer is wide. Therefore, by narrowing the width of each one and arranging a plurality of them in parallel, whiskers can be prevented and wire breakage can be prevented. The aim is to minimize the probability of and the sacrifice of conductivity. Therefore, in this example, the portion corresponding to the base of the comb is also displaced along the mask AO.

【0071】ゲート端子GTMは酸化珪素SIO層と接
着性が良くAl等よりも耐電触性の高いCr層g1と、
更にその表面を保護し画素電極ITO1と同レベル(同
層、同時形成)の透明導電層d1とで構成されている。
なお、ゲート絶縁膜GI上及びその側面部に形成された
導電層d2及びd3は、導電層d3やd2のエッチング
時ピンホール等が原因で導電層g2やg1が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
GIを乗り越えて右方向に延長されたITO層d1は同
様な対策を更に万全とさせたものである。
The gate terminal GTM has a Cr layer g1 having a good adhesiveness to the silicon oxide SIO layer and a higher electric contact resistance than Al or the like.
Further, the surface thereof is protected and is composed of a transparent conductive layer d1 of the same level (same layer, simultaneously formed) as the pixel electrode ITO1.
In addition, the conductive layers d2 and d3 formed on the gate insulating film GI and on the side surfaces thereof have their regions so that the conductive layers g2 and g1 are not etched together due to pinholes or the like during the etching of the conductive layers d3 and d2. It remains as a result of being covered with photoresist. In addition, the ITO layer d1 which extends over the gate insulating film GI and extends rightward is one in which the same measures are taken more thoroughly.

【0072】平面図において、ゲート絶縁膜GIはその
境界線よりも右側に、保護膜PSV1もその境界線より
も右側に形成されており、左端に位置する端子部GTM
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線GLとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図19に示すように上下に複数本並べられ端子群Tg
(図18、図19)が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域CT1を越えて延長され
配線SHgによって短絡される。製造過程におけるこの
ような短絡線SHgは陽極化成時の給電と、配向膜OR
I1のラビング時等の静電破壊防止に役立つ。
In the plan view, the gate insulating film GI is formed on the right side of the boundary line and the protective film PSV1 is formed on the right side of the boundary line, and the terminal portion GTM located at the left end.
Are exposed from them to allow electrical contact with external circuitry. In the figure, only one pair of the gate line GL and the gate terminal is shown, but in reality, a plurality of such pairs are arranged vertically as shown in FIG.
(FIGS. 18 and 19), and the left end of the gate terminal is
In the manufacturing process, it extends beyond the cutting region CT1 of the substrate and is short-circuited by the wiring SHg. Such a short-circuit line SHg in the manufacturing process is used for power supply during anodization and for the orientation film OR.
Useful for preventing electrostatic damage during I1 rubbing.

【0073】《ドレイン端子DTM》図11は映像信号
線DLからその外部接続端子DTMまでの接続を示す図
であり、(A)はその平面を示し、(B)は(A)のB
−B切断線における断面を示す。なお、同図は図19右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板SUB1の上端部(又は下端部)に該当す
る。
<< Drain Terminal DTM >> FIG. 11 is a diagram showing the connection from the video signal line DL to the external connection terminal DTM thereof. (A) shows the plane thereof, and (B) shows B of (A).
-B shows a cross section taken along the line B. 19 corresponds to the vicinity of the upper right of FIG. 19, and although the orientation of the drawing is changed for convenience, the right end direction corresponds to the upper end (or lower end) of the substrate SUB1.

【0074】TSTdは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子D
TMも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子TSTdと外部接続ドレイン端
子DTMは上下方向に千鳥状に複数交互に配列され、検
査端子TSTdは図に示すとおり基板SUB1の端部に
到達することなく終端しているが、ドレイン端子DTM
は、図19に示すように端子群Td(添字省略)を構成
し基板SUB1の切断線CT1を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
SHdによって短絡される。検査端子TSTdが存在す
る映像信号線DLのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子DTM
が存在する映像信号線DLのマトリクスを挟んで反対側
には検査端子が接続される。
TSTd is an inspection terminal, which is not connected to an external circuit, but is wider than the wiring portion so that a probe needle or the like can come into contact therewith. Similarly, the drain terminal D
The width of the TM is also wider than that of the wiring portion so that the TM can be connected to an external circuit. The inspection terminals TSTd and the external connection drain terminals DTM are alternately arranged in a zigzag pattern in the vertical direction, and the inspection terminals TSTd terminate without reaching the end portion of the substrate SUB1 as shown in the figure, but the drain terminal DTM.
Is a terminal group Td (subscript omitted) as shown in FIG. 19 and is further extended beyond the cutting line CT1 of the substrate SUB1.
During the manufacturing process, all of them are short-circuited to each other by the wiring SHd to prevent electrostatic breakdown. The drain connection terminal is connected to the opposite side of the matrix of the video signal lines DL in which the inspection terminal TSTd exists, and conversely, the drain connection terminal DTM.
The inspection terminal is connected to the opposite side of the matrix of the video signal lines DL in which is present.

【0075】ドレイン接続端子DTMは前述したゲート
端子GTMと同様な理由でCr層g1及びITO層d1
の2層で形成されており、ゲート絶縁膜GIを除去した
部分で映像信号線DLと接続されている。ゲート絶縁膜
GIの端部上に形成された半導体層ASはゲート絶縁膜
GIの縁をテーパ状にエッチングするためのものであ
る。端子DTM上では外部回路との接続を行うため保護
膜PSV1は勿論のこと取り除かれている。AOは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層g2が存在しないのでこのパターンは直接は関係し
ない。
The drain connection terminal DTM has the Cr layer g1 and the ITO layer d1 for the same reason as the above-mentioned gate terminal GTM.
Is formed of two layers, and is connected to the video signal line DL at a portion where the gate insulating film GI is removed. The semiconductor layer AS formed on the end portion of the gate insulating film GI is for etching the edge of the gate insulating film GI in a tapered shape. The protective film PSV1 is, of course, removed on the terminal DTM to connect to an external circuit. AO is the anodizing mask described above, and its boundary line is formed so as to largely surround the entire matrix. In the figure, the left side of the boundary line is covered with the mask, but the layer g2 is covered in the part not covered in this figure. This pattern is not directly relevant as it does not exist.

【0076】マトリクス部からドレイン端子部DTMま
での引出配線は図20の(C)部にも示されるように、
ドレイン端子部DTMと同じレベルの層d1,g1のす
ぐ上に映像信号線DLと同じレベルの層d2,d3がシ
ールパターンSLの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Al層d3を保護膜PSV1やシールパターンSLでで
きるだけ保護する狙いである。
The lead wiring from the matrix portion to the drain terminal portion DTM is as shown in FIG.
The layers d2 and d3 having the same level as the video signal line DL are laminated to the middle of the seal pattern SL just above the layers d1 and g1 having the same level as the drain terminal portion DTM. Is to be minimized, and the Al layer d3, which is easy to contact with electricity, is protected as much as possible by the protective film PSV1 and the seal pattern SL.

【0077】《保持容量素子Caddの構造》透明画素電
極ITO1は、薄膜トランジスタTFTと接続される端
部と反対側の端部において、隣りの走査信号線GLと重
なるように形成されている。この重ね合わせは、図2、
図4からも明らかなように、透明画素電極ITO1を一
方の電極PL2とし、隣りの走査信号線GLを他方の電
極PL1とする保持容量素子(静電容量素子)Caddを
構成する。この保持容量素子Caddの誘電体膜は、薄膜
トランジスタTFTのゲート絶縁膜として使用される絶
縁膜GIおよび陽極酸化膜AOFで構成されている。
<< Structure of Storage Capacitance Element Cadd >> The transparent pixel electrode ITO1 is formed so as to overlap the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TFT. This overlay is shown in Figure 2,
As is clear from FIG. 4, a holding capacitance element (electrostatic capacitance element) Cadd having the transparent pixel electrode ITO1 as one electrode PL2 and the adjacent scanning signal line GL as the other electrode PL1 is formed. The dielectric film of the storage capacitor element Cadd is composed of an insulating film GI used as a gate insulating film of the thin film transistor TFT and an anodized film AOF.

【0078】保持容量素子Caddは、図6からも明らか
なように、走査信号線GLの第2導電膜g2の幅を広げ
た部分に形成されている。なお、映像信号線DLと交差
する部分の第2導電膜g2は映像信号線DLとの短絡の
確率を小さくするため細くされている。
As is apparent from FIG. 6, the storage capacitor element Cadd is formed in a portion where the width of the second conductive film g2 of the scanning signal line GL is widened. The second conductive film g2 at the portion intersecting the video signal line DL is thinned in order to reduce the probability of short circuit with the video signal line DL.

【0079】保持容量素子Caddの電極PL1の段差部
において透明画素電極ITO1が断線しても、その段差
をまたがるように形成された第2導電膜d2および第3
導電膜d3で構成された島領域によってその不良は補償
される。
Even if the transparent pixel electrode ITO1 is broken at the step portion of the electrode PL1 of the storage capacitor Cadd, the second conductive film d2 and the third conductive film d2 formed so as to cross the step.
The defect is compensated by the island region formed of the conductive film d3.

【0080】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図12に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ARは複数の画素を二次元状に配列し
たマトリクス・アレイである。
<< Equivalent Circuit of Entire Display Device >> FIG. 12 shows a connection diagram of the equivalent circuit of the display matrix portion and its peripheral circuits.
Although the figure is a circuit diagram, it is drawn corresponding to the actual geometrical arrangement. AR is a matrix array in which a plurality of pixels are two-dimensionally arranged.

【0081】図中、Xは映像信号線DLを意味し、添字
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,endは走査タイミングの順序に従って
付加されている。
In the figure, X means a video signal line DL, and subscripts G, B and R are added corresponding to green, blue and red pixels, respectively. Y represents the scanning signal line GL, and subscripts 1, 2, 3, ..., End are added according to the order of scanning timing.

【0082】映像信号線X(添字省略)は上側の映像信
号駆動回路Heに接続されている。すなわち、映像信号
線Xは、走査信号線Yと同様に、液晶表示パネルPNL
の片側のみに端子が引き出されている。
The video signal line X (subscript omitted) is connected to the upper video signal drive circuit He. That is, the video signal line X is similar to the scanning signal line Y in the liquid crystal display panel PNL.
The terminal is pulled out to only one side of.

【0083】走査信号線Y(添字省略)は垂直走査回路
Vに接続されている。
The scanning signal line Y (subscript omitted) is connected to the vertical scanning circuit V.

【0084】SUPは1つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む回路
である。
The SUP is a TFT liquid crystal display device for displaying information for a CRT (cathode ray tube) from a power supply circuit or a host (upper processing unit) to obtain a plurality of divided and stabilized voltage sources from one voltage source. It is a circuit including a circuit for exchanging information for use.

【0085】《保持容量素子Caddの等価回路とその動
作》図2に示される画素の等価回路を図13に示す。図
13において、Cgsは薄膜トランジスタTFTのゲート
電極GTとソース電極SD1との間に形成される寄生容
量である。寄生容量Cgsの誘電体膜は絶縁膜GIおよび
陽極酸化膜AOFである。Cpixは透明画素電極ITO
1(PIX)と共通透明画素電極ITO2(COM)と
の間に形成される液晶容量である。液晶容量Cpixの誘
電体膜は液晶LC、保護膜PSV1および配向膜ORI
1、ORI2である。Vlcは中点電位である。
<< Equivalent Circuit of Retaining Capacitance Element Cadd and Its Operation >> FIG. 13 shows an equivalent circuit of the pixel shown in FIG. In FIG. 13, Cgs is a parasitic capacitance formed between the gate electrode GT and the source electrode SD1 of the thin film transistor TFT. The dielectric film having the parasitic capacitance Cgs is the insulating film GI and the anodic oxide film AOF. Cpix is a transparent pixel electrode ITO
A liquid crystal capacitor formed between 1 (PIX) and the common transparent pixel electrode ITO2 (COM). The dielectric film of the liquid crystal capacitance Cpix is the liquid crystal LC, the protective film PSV1 and the alignment film ORI.
1 and ORI2. Vlc is the midpoint potential.

【0086】保持容量素子Caddは、薄膜トランジスタ
TFTがスイッチングするとき、中点電位(画素電極電
位)Vlcに対するゲート電位変化ΔVgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
The storage capacitor element Cadd functions to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc when the thin film transistor TFT switches. This can be expressed by the following equation.

【0087】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶LCに加わる直流成分の原
因となるが、保持容量Caddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子C
addは放電時間を長くする作用もあり、薄膜トランジス
タTFTがオフした後の映像情報を長く蓄積する。液晶
LCに印加される直流成分の低減は、液晶LCの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg Here, ΔVlc represents the change amount of the midpoint potential due to ΔVg. This variation ΔVlc causes a direct current component applied to the liquid crystal LC, but the value can be reduced as the holding capacitance Cadd is increased. In addition, the storage capacitor element C
The add also has the effect of lengthening the discharge time, and accumulates image information for a long time after the thin film transistor TFT is turned off. The reduction of the direct current component applied to the liquid crystal LC can improve the life of the liquid crystal LC and reduce so-called burn-in in which the previous image remains when the liquid crystal display screen is switched.

【0088】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、従って寄生容量Cgsが大きくなり、中点電位
Vlcはゲート(走査)信号Vgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Caddを設
けることによりこのデメリットも解消することができ
る。
As described above, since the gate electrode GT is made large enough to completely cover the i-type semiconductor layer AS, the overlap area with the source electrode SD1 and the drain electrode SD2 is increased, and the parasitic capacitance Cgs is increased accordingly. The reverse effect is that the midpoint potential Vlc is easily affected by the gate (scanning) signal Vg. However, this demerit can be eliminated by providing the storage capacitor element Cadd.

【0089】保持容量素子Caddの保持容量は、画素の
書込特性から、液晶容量Cpixに対して4〜8倍(4・C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定す
る。
The storage capacitance of the storage capacitance element Cadd is 4 to 8 times (4.C
pix <Cadd <8 · Cpix), 8 to 3 for parasitic capacitance Cgs
Set to a value about twice (8 · Cgs <Cadd <32 · Cgs).

【0090】《保持容量素子Cadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線
GL(Y0)は、図12に示すように、共通透明画素電
極ITO2(Vcom)と同じ電位にする。図19の例で
は、初段の走査信号線は端子GT0、引出線INT、端
子DT0及び外部配線を通じて共通電極COMに短絡さ
れる。或いは、初段の保持容量電極線Y0は最終段の走
査信号線Yendに接続、Vcom以外の直流電位点(交流接
地点)に接続するかまたは垂直走査回路Vから1つ余分
に走査パルスY0を受けるように接続してもよい。
<< Connection Method of Storage Capacitance Element Cadd Electrode Line >>
As shown in FIG. 12, the scanning signal line GL (Y 0 ) at the first stage used only as the storage capacitor electrode line has the same potential as the common transparent pixel electrode ITO2 (Vcom). In the example of FIG. 19, the scanning signal line at the first stage is short-circuited to the common electrode COM through the terminal GT0, the lead wire INT, the terminal DT0 and the external wiring. Alternatively, the storage capacitor electrode line Y 0 in the first stage is connected to the scanning signal line Yend in the final stage and is connected to a DC potential point (AC ground point) other than Vcom, or one extra scanning pulse Y 0 from the vertical scanning circuit V. You may connect to receive.

【0091】《外部回路との接続構造》図22は走査信
号駆動回路Vや映像信号駆動回路He,Hoを構成す
る、集積回路チップCHIがフレキシブル配線基板(通
称TAB、Tape Automated Bonding)に搭載されたテー
プキャリアパッケージTCPの断面構造を示す図であ
り、図23はそれを液晶表示パネルの、本例では映像信
号回路用端子DTMに接続した状態を示す要部断面図で
ある。
<< Connection Structure with External Circuit >> FIG. 22 shows an integrated circuit chip CHI, which constitutes the scanning signal driving circuit V and the video signal driving circuits He and Ho, mounted on a flexible wiring board (commonly called TAB, Tape Automated Bonding). FIG. 24 is a view showing a cross-sectional structure of the tape carrier package TCP, and FIG. 23 is a cross-sectional view of a principal part showing a state where it is connected to a liquid crystal display panel, in this example, a video signal circuit terminal DTM.

【0092】同図において、TBは集積回路CHIの入
力端子・配線部であり、TMは集積回路CHIの出力端
子・配線部であり、例えばCuから成り、それぞれの内
側の先端部(通称インナーリード)には集積回路CHI
のボンディングパッドPADがいわゆるフェースダウン
ボンディング法により接続される。端子TB,TMの外
側の先端部(通称アウターリード)はそれぞれ半導体集
積回路チップCHIの入力及び出力に対応し、半田付け
等によりCRT/TFT変換回路・電源回路SUPに、
異方性導電膜ACFによって液晶表示パネルPNLに接
続される。パッケージTCPは、その先端部がパネルP
NL側の接続端子DTMを露出した保護膜PSV1を覆
うようにパネルに接続されており、従って、外部接続端
子DTM(GTM)は保護膜PSV1かパッケージTC
Pの少なくとも一方で覆われるので電触に対して強くな
る。
In the figure, TB is an input terminal / wiring portion of the integrated circuit CHI, and TM is an output terminal / wiring portion of the integrated circuit CHI, which is made of, for example, Cu and has inner end portions (commonly called inner leads). ) Is the integrated circuit CHI
Bonding pads PAD are connected by a so-called face-down bonding method. Outer end portions (commonly called outer leads) of the terminals TB and TM respectively correspond to inputs and outputs of the semiconductor integrated circuit chip CHI, and are soldered or the like to the CRT / TFT conversion circuit / power supply circuit SUP.
The anisotropic conductive film ACF connects the liquid crystal display panel PNL. The tip of the package TCP is a panel P
The connection terminal DTM on the NL side is connected to the panel so as to cover the exposed protective film PSV1. Therefore, the external connection terminal DTM (GTM) is the protective film PSV1 or the package TC.
Since it is covered by at least one of P, it becomes strong against electric contact.

【0093】BF1はポリイミド等からなるベースフィ
ルムであり、SRSは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンSLの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂EPX等により保護され、パッ
ケージTCPと上側基板SUB2の間には更にシリコー
ン樹脂SILが充填され保護が多重化されている。
BF1 is a base film made of polyimide or the like, and SRS is a solder resist film for masking the solder so that it will not stick to unnecessary places during soldering. The gap between the upper and lower glass substrates outside the seal pattern SL is protected by an epoxy resin EPX or the like after cleaning, and a silicone resin SIL is further filled between the package TCP and the upper substrate SUB2 for multiple protection.

【0094】《製造方法》つぎに、上述した液晶表示装
置の基板SUB1側の製造方法について図14〜図16
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図3に示す画素部分、右側
は図10に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Dを除き工程A〜工程Iは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。
<< Manufacturing Method >> Next, a manufacturing method of the substrate SUB1 side of the above-described liquid crystal display device will be described with reference to FIGS.
Will be described with reference to. In the figure, the letters in the center are abbreviations of process names, the left side shows the pixel portion shown in FIG. 3, and the right side shows the processing flow as seen in the sectional shape near the gate terminal shown in FIG. Except for the step D, steps A to I are divided corresponding to each photographic process, and all the cross-sectional views of each process show the stage after the photo process is finished and the photoresist is removed. In this description, the photographic processing means a series of operations from the application of the photoresist to the selective exposure using the mask to the development thereof, and the repetitive description will be omitted. A description will be given below according to the divided steps.

【0095】工程A、図14 7059ガラス(商品名)からなる下部透明ガラス基板
SUB1の両面に酸化シリコン膜SIOをディップ処理
により設けたのち、500℃、60分間のベークを行な
う。下部透明ガラス基板SUB1上に膜厚が1100Å
のクロムからなる第1導電膜g1をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第2セリ
ウムアンモニウム溶液で第1導電膜g1を選択的にエッ
チングする。それによって、ゲート端子GTM、ドレイ
ン端子DTM、ゲート端子GTMを接続する陽極酸化バ
スラインSHg、ドレイン端子DTMを短絡するバスラ
インSHd、陽極酸化バスラインSHgに接続された陽
極酸化パッド(図示せず)を形成する。
Step A, FIG. 14 A silicon oxide film SIO is provided on both surfaces of a lower transparent glass substrate SUB1 made of 7059 glass (trade name) by dipping, and then baked at 500 ° C. for 60 minutes. The film thickness is 1100Å on the lower transparent glass substrate SUB1.
The first conductive film g1 made of chromium is provided by sputtering, and after the photographic processing, the first conductive film g1 is selectively etched with a cerium ammonium nitrate solution as an etching solution. Thereby, the gate terminal GTM, the drain terminal DTM, the anodized bus line SHg connecting the gate terminal GTM, the bus line SHd shorting the drain terminal DTM, and the anodized pad (not shown) connected to the anodized bus line SHg. To form.

【0096】工程B、図14 膜厚が2800ÅのAl−Pd、Al−Si、Al−S
i−Ti、Al−Si−Cu等からなる第2導電膜g2
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエ
ッチングする。
Step B, FIG. 14 Al-Pd, Al-Si, Al-S having a film thickness of 2800Å
The second conductive film g2 made of i-Ti, Al-Si-Cu, or the like
Are provided by sputtering. After the photographic processing, the second conductive film g2 is selectively etched with a mixed acid solution of phosphoric acid, nitric acid and glacial acetic acid.

【0097】工程C、図14 写真処理後(前述した陽極酸化マスクAO形成後)、3
%酒石酸をアンモニアによりPH6.25±0.05に調
整した溶液をエチレングリコール液で1:9に稀釈した
液からなる陽極酸化液中に基板SUB1を浸漬し、化成
電流密度が0.5mA/cm2になるように調整する(定
電流化成)。次に所定のAl23膜厚が得られるのに必
要な化成電圧125Vに達するまで陽極酸化を行う。そ
の後この状態で数10分保持することが望ましい(定電
圧化成)。これは均一なAl23膜を得る上で大事なこ
とである。それによって、導電膜g2を陽極酸化され、
走査信号線GL、ゲート電極GTおよび電極PL1上に
膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図15 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して、膜厚が300ÅのN(+)型非晶質Si膜を設
ける。
Step C, FIG. 14 After photographic processing (after forming the above-mentioned anodic oxidation mask AO), 3
Substrate SUB1 is immersed in an anodizing solution consisting of a solution prepared by diluting 1% of tartaric acid with ammonia to pH 6.25 ± 0.05 with ethylene glycol solution, and the formation current density is 0.5 mA / cm. 2 so as to adjust (constant current Kasei). Next, anodic oxidation is performed until the formation voltage 125 V required to obtain a predetermined Al 2 O 3 film thickness is reached. After that, it is desirable to hold this state for several tens of minutes (constant voltage formation). This is important for obtaining a uniform Al 2 O 3 film. Thereby, the conductive film g2 is anodized,
An anodic oxide film AOF having a thickness of 1800Å is formed on the scanning signal line GL, the gate electrode GT, and the electrode PL1. Process D, FIG. 15 Ammonia gas, silane gas, and nitrogen gas are introduced into the plasma CVD apparatus to reduce the film thickness. A 2000 Å Si nitride film is provided, and silane gas and hydrogen gas are introduced into the plasma CVD device to form an i-type amorphous Si film with a film thickness of 2000 Å, then hydrogen gas and phosphine gas are introduced into the plasma CVD device. Then, an N (+) type amorphous Si film having a film thickness of 300Å is provided.

【0098】工程E、図15 写真処理後、ドライエッチングガスとしてSF6、CC
4を使用してN(+)型非晶質Si膜、i型非晶質Si
膜を選択的にエッチングすることにより、i型半導体層
ASの島を形成する。
Step E, FIG. 15 After photoprocessing, SF 6 and CC as dry etching gas are used.
Use l 4 N (+) type amorphous Si film, i-type amorphous Si
The island of the i-type semiconductor layer AS is formed by selectively etching the film.

【0099】工程F、図15 写真処理後、ドライエッチングガスとしてSF6を使用
して、窒化Si膜を選択的にエッチングする。
Step F, FIG. 15 After photographic processing, SF 6 is used as a dry etching gas to selectively etch the Si nitride film.

【0100】工程G、図16 膜厚が1400ÅのITO膜からなる第1導電膜d1を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第1導電膜d1を選択
的にエッチングすることにより、ゲート端子GTM、ド
レイン端子DTMの最上層および透明画素電極ITO1
を形成する。
Step G, FIG. 16 A first conductive film d1 made of an ITO film having a film thickness of 1400Å is provided by sputtering. After the photographic processing, the first conductive film d1 is selectively etched with a mixed acid solution of hydrochloric acid and nitric acid as an etching solution, whereby the uppermost layers of the gate terminal GTM and the drain terminal DTM and the transparent pixel electrode ITO1.
To form.

【0101】工程H、図16 膜厚が600ÅのCrからなる第2導電膜d2をスパッ
タリングにより設け、さらに膜厚が4000ÅのAl−
Pd、Al−Si、Al−Si−Ti、Al−Si−C
u等からなる第3導電膜d3をスパッタリングにより設
ける。写真処理後、第3導電膜d3を工程Bと同様な液
でエッチングし、第2導電膜d2を工程Aと同様な液で
エッチングし、映像信号線DL、ソース電極SD1、ド
レイン電極SD2を形成する。つぎに、ドライエッチン
グ装置にCCl4、SF6を導入して、N(+)型非晶質S
i膜をエッチングすることにより、ソースとドレイン間
のN(+)型半導体層d0を選択的に除去する。
Step H, FIG. 16 A second conductive film d2 made of Cr having a film thickness of 600 Å is provided by sputtering, and an Al- film having a film thickness of 4000 Å is formed.
Pd, Al-Si, Al-Si-Ti, Al-Si-C
A third conductive film d3 made of u or the like is provided by sputtering. After the photographic processing, the third conductive film d3 is etched with the same liquid as the process B, and the second conductive film d2 is etched with the same liquid as the process A to form the video signal line DL, the source electrode SD1, and the drain electrode SD2. To do. Next, by introducing CCl 4 and SF 6 into the dry etching apparatus, N (+) type amorphous S
By etching the i film, the N (+) type semiconductor layer d0 between the source and the drain is selectively removed.

【0102】工程I、図16 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が1μmの窒化Si膜を設け
る。写真処理後、ドライエッチングガスとしてSF6
使用した写真蝕刻技術で窒化Si膜を選択的にエッチン
グすることによって、保護膜PSV1を形成する。
Step I, FIG. 16 Ammonia gas, silane gas and nitrogen gas are introduced into the plasma CVD apparatus to form a Si nitride film having a thickness of 1 μm. After the photo processing, the protective film PSV1 is formed by selectively etching the Si nitride film by a photo-etching technique using SF 6 as a dry etching gas.

【0103】《液晶表示モジュールの全体構成》図1
は、液晶表示モジュールMDLの分解斜視図であり、各
構成部品の具体的な構成は図24〜図45に示す。
<< Overall Configuration of Liquid Crystal Display Module >> FIG.
[Fig. 24] is an exploded perspective view of the liquid crystal display module MDL, and specific configurations of respective components are shown in Figs.

【0104】SHDは金属板から成るシールドケース
(メタルフレームとも称す)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、
PCB3はインターフェイス回路基板)、JNは回路基
板PCB1〜3どうしを電気的に接続するジョイナ、T
CP1、TCP2はテープキャリアパッケージ、PNL
は液晶表示パネル、GCはゴムクッション、ILSは遮
光スペーサ、PRSはプリズムシート、SPSは拡散シ
ート、GLBは導光板、RFSは反射シート、MCAは
一体成型により形成された下側ケース(モールドケー
ス)、LPは蛍光管、LPCはランプケーブル、GBは
蛍光管LPを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールMDLが組み立てられる。
SHD is a shield case made of a metal plate (also called a metal frame), WD is a display window and INS1.
3 to 3 are insulating sheets, PCBs 1 to 3 are circuit boards (PCB1
Is the drain side circuit board, PCB2 is the gate side circuit board,
PCB3 is an interface circuit board), JN is a joiner that electrically connects the circuit boards PCB1 to PCB3, T
CP1, TCP2 are tape carrier packages, PNL
Is a liquid crystal display panel, GC is a rubber cushion, ILS is a light-shielding spacer, PRS is a prism sheet, SPS is a diffusion sheet, GLB is a light guide plate, RFS is a reflection sheet, and MCA is a lower case (molded case) formed by integral molding. , LP is a fluorescent tube, LPC is a lamp cable, and GB is a rubber bush that supports the fluorescent tube LP, and the liquid crystal display module MDL is assembled by stacking the members in a vertical arrangement relationship as shown in the figure.

【0105】モジュールMDLは、下側ケースMCA、
シールドケースSHDの2種の収納・保持部材を有す
る。絶縁シートINS1〜3、回路基板PCB1〜3、
液晶表示パネルPNLを収納、固定した金属製シールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等から成るバックライトBLを収納した下
側ケースMCAとを合体させることにより、モジュール
MDLが組み立てられる。
The module MDL includes a lower case MCA,
The shield case SHD has two types of storage / holding members. Insulation sheets INS1-3, circuit boards PCB1-3,
By combining the metal shield case SHD, which houses and fixes the liquid crystal display panel PNL, and the lower case MCA, which houses the backlight BL composed of the fluorescent tube LP, the light guide plate GLB, the prism sheet PRS, etc., the module MDL is assembled. Can be assembled.

【0106】以下、各部材について詳しく説明する。Hereinafter, each member will be described in detail.

【0107】《金属製シールドケースSHD》図25
は、シールドケースSHDの上面、前側面、後側面、右
側面、左側面を示す図であり、シールドケースSHDの
斜め上方からみたときの斜視図は図1に示される。
<< Metal Shield Case SHD >> FIG.
[Fig. 1] is a view showing an upper surface, a front side surface, a rear side surface, a right side surface, and a left side surface of the shield case SHD, and a perspective view when seen from diagonally above the shield case SHD is shown in Fig. 1.

【0108】シールドケース(メタルフレーム)SHD
は、1枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。WDは表示パネルPN
Lを視野に露出する開口を示し、以下表示窓と称す。
Shield case (metal frame) SHD
Is manufactured by punching and bending a single metal plate by a pressing technique. WD is a display panel PN
An opening that exposes L to the visual field is shown, and is hereinafter referred to as a display window.

【0109】NLはシールドケースSHDと下側ケース
MCAとの固定用爪(全部で12個)、HKは同じく固
定用のフック(全部で4個)であり、シールドケースS
HDに一体に設けられている。図1、図25に示された
固定用爪NLは折り曲げ前の状態で、回路基板PCB1
〜3をシールドケースSHDに収納した後、それぞれ内
側に折り曲げられて下側ケースMCAに設けられた四角
い固定用凹部NR(図37の各側面図参照)に挿入され
る。固定用フックHKは、それぞれ下側ケースMCAに
設けた固定用突起HP(図37の側面図参照)に嵌合さ
れる。これにより、液晶表示パネルPNL、回路基板P
CB1〜3等を保持・収納するシールドケースSHD
と、導光板GLB、蛍光管LP等を保持・収納する下側
ケースMCAとがしっかりと固定される。また、表示パ
ネルPNLの下面の表示に影響を与えない四方の縁周囲
には薄く細長い長方形状のゴムクッションGC(ゴムス
ペーサとも称す。図1、図43参照)が設けられてい
る。ゴムクッションGCは、表示パネルPNLと導光板
GLBとの間に介在される。ゴムクッションGCの弾性
を利用して、シールドケースSHDを装置内部方向に押
し込むことにより固定用フックHKが固定用突起HPに
ひっかかり、また、固定用爪NLが折り曲げられ、固定
用凹部NRに挿入されて、各固定用部材がストッパとし
て機能し、シールドケースSHDと下側ケースMCAと
が固定され、モジュール全体が一体となってしっかりと
保持され、他の固定用部材が不要である。従って、組立
が容易で製造コストを低減できる。また、機械的強度が
大きく、耐振動衝撃性が高く、装置の信頼性を向上でき
る。また、固定用爪NLと固定用フックHKは取り外し
が容易なため(固定用爪NLの折り曲げを延ばし、固定
用フックHKを外すだけ)、2部材の分解・組立が容易
なので、修理が容易で、バックライトBLの蛍光管LP
の交換も容易である。また、本実施例では、図25に示
すように、一方の辺を主に固定用フックHKで固定し、
向かい合う他方の辺を固定用爪NLで固定しているの
で、すべての固定用爪NLを外さなくても、一部の固定
用爪NLを外すだけで分解することができる。したがっ
て、修理やバックライトの交換が容易である。
NL is a fixing claw (12 in total) for the shield case SHD and the lower case MCA, and HK is a fixing hook (4 in total) for the shield case SHD.
It is integrated with HD. The fixing claw NL shown in FIG. 1 and FIG. 25 is in a state before being bent, and is the circuit board PCB1.
After housing 3 to 3 in the shield case SHD, each is bent inward and inserted into a square fixing recess NR (see side views of FIG. 37) provided in the lower case MCA. The fixing hooks HK are fitted to fixing protrusions HP (see the side view of FIG. 37) provided on the lower case MCA. Accordingly, the liquid crystal display panel PNL and the circuit board P
Shield case SHD that holds and stores CB1 to 3 etc.
And the lower case MCA that holds and stores the light guide plate GLB, the fluorescent tube LP, and the like are firmly fixed. Further, thin and elongated rectangular rubber cushions GC (also referred to as rubber spacers; see FIGS. 1 and 43) are provided around the four edges that do not affect the display on the lower surface of the display panel PNL. The rubber cushion GC is interposed between the display panel PNL and the light guide plate GLB. By using the elasticity of the rubber cushion GC to push the shield case SHD toward the inside of the device, the fixing hook HK is caught by the fixing protrusion HP, and the fixing claw NL is bent and inserted into the fixing recess NR. Then, each fixing member functions as a stopper, the shield case SHD and the lower case MCA are fixed, and the entire module is integrally and firmly held, and other fixing members are unnecessary. Therefore, the assembly is easy and the manufacturing cost can be reduced. Further, the mechanical strength is high, the vibration and shock resistance is high, and the reliability of the device can be improved. Further, since the fixing claw NL and the fixing hook HK can be easily removed (only by extending the bending of the fixing claw NL and removing the fixing hook HK), it is easy to disassemble and assemble the two members, so that the repair is easy. , Backlight BL fluorescent tube LP
Can be easily replaced. Further, in the present embodiment, as shown in FIG. 25, one side is mainly fixed by the fixing hook HK,
Since the other side facing each other is fixed by the fixing claws NL, it is possible to disassemble by simply removing a part of the fixing claws NL without removing all the fixing claws NL. Therefore, it is easy to repair and replace the backlight.

【0110】CHは、回路基板PCB1〜3と共通して
同じ平面位置に設けた共通貫通穴で、製造時、固定して
立てたピンに、シールドケースSHDと回路基板PCB
1〜3とを順に各共通貫通穴CHを挿入して実装するこ
とにより、両者の相対位置を精度よく設定するためのも
のである。また、当該モジュールMDLをパソコン等の
応用製品に実装するとき、この共通貫通穴CHを位置決
めの基準とすることができる。
CH is a common through hole provided in the same plane position in common with the circuit boards PCB1 to PCB3, and the shield case SHD and the circuit board PCB are fixed to the pins that are fixed and erected during manufacturing.
By mounting the common through-holes CH by inserting 1 to 3 in order, the relative positions of the two can be set accurately. Further, when the module MDL is mounted on an applied product such as a personal computer, the common through hole CH can be used as a positioning reference.

【0111】FGNは金属製シールドケースSHDと一
体に形成された合計12個のフレームグランド用爪で、
シールドケースSHDの側面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起、すなわち、爪FG
Nが、それぞれ装置内部へ向かう方向に根元のところで
折り曲げられ、回路基板PCB1〜3のグランド配線
(図示省略)に接続されたフレームグランドパッドFG
P(図24および図27参照)に半田付けにより接続さ
れた構造になっている。なお、爪FGNをシールドケー
スSHDの側面に設けたので、爪FGNを装置内部へ折
り曲げ、かつ、フレームグランドパッドFGPに半田付
けする作業は、液晶表示パネルPNLと一体化された回
路基板PCB1〜3をシールドケースSHD内に収納
し、固定した後、シールドケースSHDの内面(下面)
を上に向けた状態で行なうことができ、作業性がよい。
また、爪FGNを折り曲げるときは、爪FGNが回路基
板PCB1〜3に当たらないので、折り曲げの作業性が
よい。また、半田付け作業では、開放されたシールドケ
ースSHDの内面側から半田こてを当てることができる
ので、半田付けの作業性がよい。したがって、爪FGN
とフレームグランドパッドFGPとの接続信頼性を向上
することができる。
The FGN is a total of twelve frame ground claws formed integrally with the metal shield case SHD.
The shield case SHD is formed by a “U” -shaped opening formed in the side surface, in other words, an elongated protrusion extending into a square opening. This elongated protrusion, that is, the nail FG
A frame ground pad FG, N of which is bent at the root in a direction toward the inside of the device and is connected to the ground wiring (not shown) of the circuit boards PCB1 to PCB3.
P (see FIGS. 24 and 27) is connected by soldering. Since the claw FGN is provided on the side surface of the shield case SHD, the work of bending the claw FGN into the device and soldering it to the frame ground pad FGP is performed by the circuit boards PCB1 to PCB3 integrated with the liquid crystal display panel PNL. After being stored in the shield case SHD and fixed, the inner surface (lower surface) of the shield case SHD
The workability is good as it can be performed with the upside down.
Further, when the claw FGN is bent, the claw FGN does not contact the circuit boards PCB1 to PCB3, so that the bending workability is good. Further, in the soldering work, since the soldering iron can be applied from the inner surface side of the opened shield case SHD, the workability of soldering is good. Therefore, the nail FGN
The connection reliability between the frame ground pad FGP and the frame ground pad FGP can be improved.

【0112】SH1〜4は、当該モジュールMDLを表
示部としてパソコン、ワープロ等の情報処理装置に実装
するために、シールドケースSHDに設けた4個の取付
穴である。下側ケースMCAにも、シールドケースSH
Dの取付穴SH1〜4に一致する取付穴MH1〜4が形
成されており(図37、図38参照)、両者の取付穴に
ねじ等を通して情報処理装置に固定、実装する。ところ
で、取付穴を金属製シールドケースSHDのコーナーに
設ける場合は、取付穴の絞り加工部(金属製シールドケ
ースSHDを構成する金属板と一体で、かつ該金属板と
高さが異なる平行面を成す絞り加工で作られた部分)を
1/4の円形状とすることができる。しかし、回路基板
PCB3の実装部品の配置の関係上、および回路基板P
CB1とPCB2の電気的接続の関係上、取付穴SHを
コーナーに設けたくなく、コーナーから所定の距離離れ
た中間部に設けたい場合、取付穴SHDの絞り加工部D
Rの形状は絞り加工の都合上1/4の円形状とすること
ができず、1/2の円形状となり、取付穴として必要な
領域が大きくなってしまう。そこで、図25に示すよう
に、絞り加工部DRとこれに隣接する金属板との間の1
/4の円形状の半径部に切欠きLを設けることにより、
絞り加工が容易となり、取付穴SH1の絞り加工部DR
を1/4の円形状とすることができ、取付穴に必要な領
域を小さくすることができる。したがって、モジュール
MDLを小型化、軽量化することができ、製造コストを
低減することができる。換言すれば、モジュールMDL
の小型化を実現しつつ、取付穴SHをモジュールMDL
のコーナーから所定の距離離れた中間部に設けることが
できる。
SH1 to SH4 are four mounting holes provided in the shield case SHD for mounting the module MDL as a display unit in an information processing device such as a personal computer and a word processor. The shield case SH is also attached to the lower case MCA.
Mounting holes MH1 to MH4 corresponding to the mounting holes SH1 to D4 of D are formed (see FIGS. 37 and 38), and the mounting holes are fixed and mounted on the information processing apparatus by screws or the like. By the way, when the mounting hole is provided at the corner of the metal shield case SHD, a drawn portion of the mounting hole (a parallel surface which is integral with the metal plate constituting the metal shield case SHD and whose height is different from that of the metal plate) is used. The portion formed by drawing) can be made into a quarter circular shape. However, due to the arrangement of the mounting components on the circuit board PCB3 and the circuit board P
Due to the electrical connection between CB1 and PCB2, it is not necessary to provide the mounting holes SH at the corners, but when it is desired to provide the mounting holes SH at an intermediate portion that is a predetermined distance from the corners, the drawn portion D of the mounting holes SHD
The shape of R cannot be made a quarter circular shape due to the drawing work, but becomes a half circular shape, and the area required as a mounting hole becomes large. Therefore, as shown in FIG. 25, the area between the drawn portion DR and the metal plate adjacent to the drawn portion DR
By providing the notch L in the circular radius part of / 4,
Easy drawing process, drawing part DR of mounting hole SH1
Can be made into a 1/4 circular shape, and the area required for the mounting hole can be reduced. Therefore, the module MDL can be reduced in size and weight, and the manufacturing cost can be reduced. In other words, the module MDL
The mounting holes SH are mounted on the module MDL while realizing the miniaturization of
It can be provided in the middle part which is a predetermined distance from the corner.

【0113】《回路基板PCB1〜3》図26は、表示
パネルPNLの外周部に回路基板PCB1〜3を実装し
た状態を示す下面図と各断面図、図24は、表示パネル
PNLと回路基板PCB1〜3とがシールドケースSH
D内に収納・実装された状態を示す下面図と各断面図、
図27は、回路基板PCB1〜3の下面図(PCB1と
2にTCPが実装されてない状態を示し、PCB3は図
24、図26よりも詳細に示す)、図29(A)は電子
部品を実装しない状態の回路基板PCB3の下面図、
(B)は電子部品を実装した状態の下面図、図31は、
回路基板PCB1の下面図(TCPが実装されてない状
態を示す)、図32は、回路基板PCB2の下面図(T
CPが実装されてない状態を示す)である。
<< Circuit Boards PCB1 to 3 >> FIG. 26 is a bottom view and cross-sectional views showing a state in which the circuit boards PCB1 to PCB3 are mounted on the outer peripheral portion of the display panel PNL, and FIG. 24 is the display panel PNL and the circuit board PCB1. ~ 3 is a shield case SH
Bottom view and sectional views showing the state of being housed and mounted in D,
27 is a bottom view of the circuit boards PCB1 to PCB3 (a state in which TCP is not mounted on the PCB1 and PCB2, the PCB3 is shown in more detail than FIGS. 24 and 26), and FIG. 29A shows electronic components. Bottom view of the circuit board PCB3 without mounting,
FIG. 31B is a bottom view of the electronic component mounted, and FIG.
FIG. 32 is a bottom view of the circuit board PCB1 (showing a state where TCP is not mounted), and FIG.
It shows a state in which CP is not installed).

【0114】CHI1、CHI2は表示パネルPNLを
駆動させる駆動IC(集積回路)チップ(図26の下側
の5個は垂直走査回路側の駆動ICチップ、左側の10
個は映像信号駆動回路側の駆動ICチップ)である。T
CP1、TCP2は図22、図23で説明したように駆
動用ICチップCHIがテープ オートメイティド ボン
ディング法(TAB)により実装されたテープキャリア
パッケージ、PCB1、PCB2はそれぞれTCPやコ
ンデンサCDS等が実装されたPCB(プリンテッド
サーキット ボード)から成る回路基板である。FGP
はフレームグランドパッド、JN3はドレイン側回路基
板PCB1とゲート側回路基板PCB2とを電気的に接
続するジョイナ、JN1、JN2はドレイン側回路基板
PCB1とインターフェイス回路基板PCB3とを電気
的に接続するジョイナである。図35に示すジョイナJ
N1〜3は、複数のリード線(りん青銅の素材にSn鍍
金を施したもの)をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持して構
成される。なお、JN1〜3は、FPC(フレキシブル
プリンティドサーキット)を用いて構成することも可能
である。
CHI1 and CHI2 are drive IC (integrated circuit) chips for driving the display panel PNL (the lower five in FIG. 26 are drive IC chips on the vertical scanning circuit side, and the left side is 10).
Each is a drive IC chip on the video signal drive circuit side. T
CP1 and TCP2 are tape carrier packages in which the driving IC chip CHI is mounted by the tape automated bonding method (TAB) as described in FIGS. 22 and 23, and TCP and capacitors CDS are mounted in PCB1 and PCB2, respectively. PCB (printed
Circuit board). FGP
Is a frame ground pad, JN3 is a joiner for electrically connecting the drain side circuit board PCB1 and the gate side circuit board PCB2, and JN1 and JN2 are joiners for electrically connecting the drain side circuit board PCB1 and the interface circuit board PCB3. is there. Joiner J shown in FIG.
N1 to N3 are formed by sandwiching and supporting a plurality of lead wires (phosphor bronze material plated with Sn) with a striped polyethylene layer and a polyvinyl alcohol layer. The JN1 to 3 can also be configured by using an FPC (flexible printed circuit).

【0115】すなわち、表示パネルPNLの3方の外周
部には表示パネルPNLの回路基板PCB1〜3が
「コ」の字状に配置されている。表示パネルPNLの1
つの長辺(図24では左側)の外周部には表示パネルP
NLの映像信号線(ドレイン信号線)に駆動信号を与え
る駆動ICチップ(ドライバ)CHI1をそれぞれ搭載
した複数個のテープキャリアパッケージTCP1を実装
したドレイン側回路基板PCB1が配置されている。ま
た、表示パネルPNLの短辺(図24の下側)の外周部
には表示パネルPNLの走査信号線(ゲート信号線)に
駆動信号を与える駆動ICチップCHI2をそれぞれ搭
載した複数個のテープキャリアパッケージTCP2を実
装したゲート側回路基板PCB2が配置されている。さ
らに、表示パネルPNLのもう一方の短辺(図24の上
側)の外周部にはインターフェイス回路基板(コントロ
ール回路基板、コンバータ回路基板とも称す)PCB3
が配置されている。
That is, the circuit boards PCB1 to PCB3 of the display panel PNL are arranged in a U-shape on the outer peripheral portions of the display panel PNL on three sides. Display panel PNL 1
The display panel P is provided on the outer periphery of the two long sides (left side in FIG. 24).
A drain side circuit board PCB1 on which a plurality of tape carrier packages TCP1 each mounting a drive IC chip (driver) CHI1 for supplying a drive signal to the video signal line (drain signal line) of the NL are mounted is arranged. Further, a plurality of tape carriers each having a driving IC chip CHI2 for supplying a driving signal to a scanning signal line (gate signal line) of the display panel PNL are provided on the outer peripheral portion of the short side (lower side of FIG. 24) of the display panel PNL. A gate side circuit board PCB2 on which the package TCP2 is mounted is arranged. Further, an interface circuit board (also referred to as a control circuit board or a converter circuit board) PCB3 is provided on the outer peripheral portion of the other short side (upper side in FIG. 24) of the display panel PNL.
Are arranged.

【0116】回路基板PCB1〜3は、3枚の略長方形
状に分割されているので、表示パネルPNLと回路基板
PCB1〜3との熱膨張率の差により回路基板PCB1
〜3の長軸方向に生じる応力(ストレス)がジョイナJ
N1〜3の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージTCPの出力リード(図22、図23の
TTM)と液晶表示パネルPNLの外部接続端子(図2
2、図23のDTM(GTM))の剥がれが防止でき、
さらに、テープキャリアパッケージTCPの入力リード
の応力緩和にも寄与し、熱に対するモジュールの信頼性
を向上できる。このような基板の分割方式は、更に、1
枚の「コ」の字状基板に比べて、それぞれが四角形状の
単純な形状であるので1枚の基板材料から多数枚の基板
PCB1〜3が取得でき、プリント基板材料の利用率が
高くなり、部品・材料費が低減できる効果がある(本実
施例の場合は、約50%に低減できた)。なお、回路基
板PCB1〜3は、ガラスエポキシ樹脂等から成るPC
B(プリンティドサーキットボード)の代わりに柔軟な
FPC(フレキシブルプリンティドサーキット)を使用
すると、FPCはたわむのでリード剥がれ防止効果をい
っそう高めることができる。また、分割しない一体型の
「コ」の字状のPCBを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。
Since the circuit boards PCB1 to PCB3 are divided into three substantially rectangular shapes, the circuit board PCB1 is caused by the difference in the coefficient of thermal expansion between the display panel PNL and the circuit boards PCB1 to PCB3.
The stress (stress) generated in the major axis direction of ~ 3 is Joiner J
The output leads (TTM in FIGS. 22 and 23) of the tape carrier package TCP, which is absorbed in the areas N1 to N3 and has a weak connection strength, and the external connection terminals of the liquid crystal display panel PNL (FIG. 2).
2, peeling of DTM (GTM) in FIG. 23 can be prevented,
Further, it contributes to the stress relaxation of the input lead of the tape carrier package TCP, and the reliability of the module against heat can be improved. Such a board division method is
Compared to a single U-shaped substrate, each has a simple rectangular shape, so a large number of substrates PCB1 to PCB3 can be obtained from a single substrate material, increasing the utilization rate of printed circuit board materials. The cost of parts and materials can be reduced (in the case of this embodiment, the cost can be reduced to about 50%). The circuit boards PCB1 to PCB3 are PCs made of glass epoxy resin or the like.
When a flexible FPC (Flexible Printed Circuit) is used instead of B (Printed Circuit Board), the FPC bends and the lead peeling prevention effect can be further enhanced. It is also possible to use an integrated "U" -shaped PCB that is not divided. In that case, the man-hours can be reduced, the manufacturing process management can be simplified by reducing the number of parts, and the reliability can be improved by eliminating the joiner between circuit boards. effective.

【0117】3枚の回路基板PCB1〜3の各グランド
配線に接続されたフレームグランドパッドFGPは、図
27に示すように、それぞれ5個、4個、3個設けら
れ、合計12個設けてある。回路基板が複数に分割され
ている場合、直流的には駆動回路基板のうち少なくとも
1箇所がフレームグランドに接続されていれば、電気的
な問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動回路基板の特性インピーダンスの違い等によ
り電気信号の反射、グランド配線の電位が振られる等が
原因で、EMI(エレクトロ マグネティック インタフ
ィアレンス)を引き起こす不要な輻射電波の発生ポテン
シャルが高くなる。特に、薄膜トランジスタを用いたア
クティブ・マトリクス方式のモジュールMDLでは、高
速のクロックを用いるので、EMI対策が難しい。これ
を防止するために、複数に分割された各回路基板毎に少
なくとも1箇所でグランド配線(交流接地電位)をイン
ピーダンスが十分に低い共通のフレーム(すなわち、シ
ールドケースSHD)に接続する。これにより、高周波
領域におけるグランド配線が強化されるので、全体で1
箇所だけシールドケースSHDに接続した場合と比較す
ると、本実施例の12箇所の場合は輻射の電界強度で5
dB以上の改善が見られた。
As shown in FIG. 27, the frame ground pads FGP connected to the respective ground wirings of the three circuit boards PCB1 to PCB3 are respectively provided in the number of 5, 4, 3 and 12 in total. . When the circuit board is divided into a plurality of parts, no electrical problem occurs if at least one part of the drive circuit board is connected to the frame ground in terms of direct current, but there are few such parts in the high frequency region. Due to the reflection of electric signals and the fluctuation of the potential of the ground wiring due to the difference in the characteristic impedance of each drive circuit board, the generation potential of unnecessary radiated radio waves causing EMI (electromagnetic interference) becomes high. In particular, in an active matrix type module MDL using thin film transistors, it is difficult to take measures against EMI because a high-speed clock is used. In order to prevent this, the ground wiring (AC ground potential) is connected to a common frame having a sufficiently low impedance (that is, the shield case SHD) at at least one location for each of the plurality of divided circuit boards. This strengthens the ground wiring in the high frequency area, so
Compared to the case where only 12 parts are connected to the shield case SHD, the electric field intensity of radiation is 5 in the case of 12 parts of this embodiment.
An improvement of more than dB was seen.

【0118】シールドケースSHDのフレームグランド
用爪FGNは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板PCB1〜
3のフレームグランドパッドFGPに接続でき、接続用
の特別のワイヤ(リード線)が不要である。また、爪F
GNを介してシールドケースSHDと回路基板PCB1
〜3とを機械的にも接続できるので、回路基板PCB1
〜3の機械的強度も向上することができる。
As described above, the frame ground claw FGN of the shield case SHD is composed of a metal elongated protrusion, and can be easily bent by bending the circuit boards PCB1 to PCB1.
3 can be connected to the frame ground pad FGP, and a special wire (lead wire) for connection is unnecessary. Also, the nail F
Shield case SHD and circuit board PCB1 via GN
3 to 3 can be mechanically connected, the circuit board PCB1
The mechanical strength of ~ 3 can also be improved.

【0119】従来は、EMIを引き起こす不要な輻射電
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本実施例では、図24に示すように、EM
I対策用の複数個のコンデンサ・抵抗CRが、インター
フェイス回路基板PCB3に設けた信号源集積回路TC
ON(後で詳細に説明する)から遠い、また、信号源集
積回路TCONからの信号を受信するドレイン側回路基
板PCB1の駆動ICチップCHI1よりもさらに遠
い、複数個の駆動ICチップCHI1の信号流れ方向の
下流側のドレイン側回路基板PCB1の端部に集中して
配置してある。したがって、分散して配置するのに比
べ、デッドスペースを低減することができ、電子部品を
高密度に実装することができる。したがって、モジュー
ルMDを小型化、軽量化することができ、製造コストを
低減することができる。
Conventionally, in order to suppress the generation of unnecessary radiated radio waves that cause EMI, a plurality of resistors / capacitors for blunting the signal waveform are provided near the signal source integrated circuit,
Alternatively, they are distributed and arranged in the middle of a signal transmission path. Therefore, several spaces for providing the resistor and the capacitor are required near the signal source integrated circuit or between the tape carrier packages, so that the dead space becomes large and electronic parts can be mounted at high density. There wasn't. In this embodiment, as shown in FIG.
A signal source integrated circuit TC provided on the interface circuit board PCB3 with a plurality of capacitors and resistors CR for I countermeasures.
Signal flow of a plurality of drive IC chips CHI1 farther from ON (which will be described in detail later) and farther than the drive IC chip CHI1 of the drain side circuit board PCB1 that receives a signal from the signal source integrated circuit TCON. The drain side circuit board PCB1 on the downstream side in the direction is concentrated. Therefore, the dead space can be reduced and electronic components can be mounted at a high density as compared with the case where they are arranged in a distributed manner. Therefore, the module MD can be reduced in size and weight, and the manufacturing cost can be reduced.

【0120】《ドレイン側回路基板PCB1》ドレイン
側回路基板PCB1は、図24に示すように、表示パネ
ルPNLの長辺の一方側(図24では左側)のみに1枚
だけ配置されている。すなわち、映像信号線DLは、走
査信号線GLと同様に、液晶表示パネルPNLの片側の
みに端子が引き出されている。したがって、表示パネル
PNLの対向する2個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれドレイン側回路基板を配
置した構成に比べて、表示部の周囲のいわゆる額縁部の
面積を小さくすることができるので、液晶表示モジュー
ルMDLおよびこれを表示部として組み込んだパソコ
ン、ワープロ等の情報処理装置(図47参照)の外形寸
法を小型化することができ、したがって、軽量化するこ
とができる。その結果、材料を低減することができるの
で、製造コストを低減することができる。なお、このド
レイン側回路基板PCB1が配置された側は、図47に
示すように、当該モジュールMDLをパソコン、ワープ
ロ等に実装したときに、画面の上側に配置される位置で
ある。このため、ノートブック型のパソコン、ワープロ
では、通常、画面の下部に、表示部をキーボード部に取
り付けるためのヒンジを設けるためのスペースが必要で
あるので、ドレイン側回路基板を画面の上部に配置する
ことにより、画面の上下位置が適切となる。なお、図3
1において、JP11はジョイナJN1が接続されるパ
ッド、JP12はジョイナJN2が接続されるパッド、
JP13はジョイナJN3が接続されるパッドである。
<< Drain Side Circuit Board PCB1 >> As shown in FIG. 24, only one drain side circuit board PCB1 is arranged on one side (left side in FIG. 24) of the long side of the display panel PNL. That is, as with the scanning signal line GL, the terminal of the video signal line DL is led out only on one side of the liquid crystal display panel PNL. Therefore, as compared with the configuration in which the video signal lines are alternately drawn out to the two long sides facing each other of the display panel PNL and the drain side circuit boards are arranged outside the respective long sides, a so-called frame portion around the display portion is formed. Since the area can be reduced, the external dimensions of the liquid crystal display module MDL and the information processing device (see FIG. 47) such as a personal computer or word processor in which the liquid crystal display module MDL is incorporated as a display unit can be reduced, and thus the weight can be reduced. be able to. As a result, the material can be reduced, and the manufacturing cost can be reduced. The side on which the drain side circuit board PCB1 is arranged is a position arranged on the upper side of the screen when the module MDL is mounted on a personal computer, a word processor or the like, as shown in FIG. For this reason, notebook computers and word processors usually require a space at the bottom of the screen to provide a hinge for attaching the display to the keyboard, so place the drain side circuit board at the top of the screen. By doing so, the vertical position of the screen becomes appropriate. Note that FIG.
1, JP11 is a pad to which the joiner JN1 is connected, JP12 is a pad to which the joiner JN2 is connected,
JP13 is a pad to which the joiner JN3 is connected.

【0121】映像信号線が液晶表示パネルの上下に交互
に引き出され、2枚のドレイン側回路基板が液晶表示パ
ネルの外周部の上下両側に配置されていた従来のモジュ
ールでは、外部のパソコン等から入って来て当該モジュ
ール内を流れる信号の流れに沿って電子部品が配置され
たため、インターフェイス回路基板の中央部に、パソコ
ン等と接続するためのコネクタと、信号源集積回路TC
ONが配置されていた。本実施例のように、ドレイン側
回路基板PCB1を液晶表示パネルPNLの片側に配置
した場合、従来方式のように信号の流れに沿った電子部
品配置を取ると、インターフェイス回路基板PCB3の
ドレイン側回路基板PCB1から遠い方の端部、すなわ
ち、シールドケースSHDのコーナーに一番近い端部に
コネクタCTを配置し(図24参照。なお、本実施例で
は、シールドケースSHDのコーナーに配置してな
い)、その次に、該コーナーから離れる方向の隣に信号
源集積回路TCONを配置するというレイアウトとな
る。ここで、コネクタCTを回路基板PCB3の一番
端、すなわち、シールドケースSHDのコーナーに配置
しようとすると、コネクタCTの上はパソコン等と接続
するため、下側ケースMCAで覆うことができないので
(図37に示す下側ケースMCAの切欠きMLCがコネ
クタCTの上に位置する)、取付穴SH4を有するシー
ルドケースSHDのコーナーを、一致する取付穴MH4
を有する下側ケースMCAで覆うことができなくなり、
機械的強度が低下してしまう。そこで、本実施例では、
図24に示すように、高さの低い信号源集積回路TCO
Nを回路基板PCB3の一番端、すなわち、シールドケ
ースSHDのコーナー近傍の回路基板PCB3上に配置
し、コーナー近傍を下側ケースMCAで覆うことができ
るようにし、該コーナーから離れる方向の隣にコネクタ
CTを配置している。すなわち、取付穴SH4を設けた
シールドケースSHDのコーナー近傍が、一致する取付
穴MH4を設けた下側ケースMCAによって覆われるの
で、モジュールMDLをパソコン等の情報処理装置へ実
装すると、モジュールMDLのシールドケースSHDお
よび下側ケースMCAのコーナーが両者の取付穴SH4
および取付穴MH4を介してねじ等によりしっかりと押
さえられ、固定されるため、機械的強度が向上し、製品
の信頼性が向上する。なお、図47に示すように、パソ
コン等から入って来る信号は、まず、コネクタCTから
一旦信号源集積回路TCONへ行き、その後、ドレイン
側回路基板PCB1の駆動ICチップCHI1の方へ流
れる。したがって、信号の流れが整っているため、無駄
な信号の流れをなくすことができるので、無駄な配線を
少なくすることができ、回路基板の面積を小さくするこ
とができる。
In the conventional module in which the video signal lines are alternately drawn above and below the liquid crystal display panel, and the two drain side circuit boards are arranged on both the upper and lower sides of the outer peripheral portion of the liquid crystal display panel, the Since the electronic components are arranged along the flow of signals coming in and flowing in the module, a connector for connecting to a personal computer or the like and a signal source integrated circuit TC are provided in the central portion of the interface circuit board.
ON was placed. When the drain side circuit board PCB1 is arranged on one side of the liquid crystal display panel PNL as in the present embodiment, when the electronic parts are arranged along the signal flow as in the conventional method, the drain side circuit of the interface circuit board PCB3 is arranged. The connector CT is arranged at the end farthest from the board PCB1, that is, the end closest to the corner of the shield case SHD (see FIG. 24. In this embodiment, it is not arranged at the corner of the shield case SHD. ), And then the signal source integrated circuit TCON is arranged next to the direction away from the corner. Here, if the connector CT is to be arranged at the outermost end of the circuit board PCB3, that is, at the corner of the shield case SHD, the upper part of the connector CT is connected to a personal computer or the like, and therefore cannot be covered with the lower case MCA ( The notch MLC of the lower case MCA shown in FIG. 37 is located above the connector CT), and the corners of the shield case SHD having the mounting holes SH4 are aligned with the mounting holes MH4.
Can not be covered with the lower case MCA having
The mechanical strength is reduced. Therefore, in this embodiment,
As shown in FIG. 24, a signal source integrated circuit TCO having a low height
N is arranged on the outermost end of the circuit board PCB3, that is, on the circuit board PCB3 near the corner of the shield case SHD, so that the vicinity of the corner can be covered with the lower case MCA, and the N is adjacent to the direction away from the corner. The connector CT is arranged. That is, since the vicinity of the corner of the shield case SHD having the mounting hole SH4 is covered by the lower case MCA having the matching mounting hole MH4, when the module MDL is mounted on an information processing device such as a personal computer, the shield of the module MDL is shielded. The corners of the case SHD and lower case MCA are both mounting holes SH4.
Further, since it is firmly pressed and fixed by a screw or the like through the mounting hole MH4, the mechanical strength is improved and the reliability of the product is improved. As shown in FIG. 47, a signal coming from a personal computer or the like first goes from the connector CT to the signal source integrated circuit TCON and then flows toward the drive IC chip CHI1 of the drain side circuit board PCB1. Therefore, since the signal flow is adjusted, useless signal flow can be eliminated, so that useless wiring can be reduced and the area of the circuit board can be reduced.

【0122】また、図24に示す実施例では、信号源集
積回路TCONおよびコネクタCTが、インターフェイ
ス回路基板PCB3上でドレイン側回路基板PCB1と
の接続側(ジョイナJN1、JN2のある側)と反対側
に設けられている。したがって、図47に示すように、
液晶表示モジュールMDLをそのドレイン側回路基板P
CB1がない側をヒンジと対向する側にして、パソコ
ン、ワープロ等に実装することにより、ホストとの接続
ケーブルを短くすることができる。その結果、ホストと
液晶表示モジュールMDLとの接続ケーブルから侵入す
るノイズを低減することができる。また、ホストと信号
源集積回路TCON間の接続も最短にすることができる
ので、ノイズの侵入に対しさらに強くすることができ
る。さらに、波形のなまり遅延に対しても強い。
Further, in the embodiment shown in FIG. 24, the signal source integrated circuit TCON and the connector CT are on the interface circuit board PCB3 and on the opposite side to the connection side with the drain side circuit board PCB1 (the side on which the joiners JN1 and JN2 are located). It is provided in. Therefore, as shown in FIG.
The liquid crystal display module MDL is connected to the drain side circuit board P.
By mounting it on a personal computer, a word processor, etc., with the side without CB1 facing the hinge, the connection cable with the host can be shortened. As a result, it is possible to reduce noise that enters from the connection cable between the host and the liquid crystal display module MDL. Further, since the connection between the host and the signal source integrated circuit TCON can be made the shortest, it is possible to further strengthen against the intrusion of noise. Furthermore, it is strong against the rounding delay of the waveform.

【0123】《ゲート側回路基板PCB2》図32は、
回路基板PCB2の平面(下面)図である。JP23は
ジョイナJN3が接続されるパッドである。
<< Gate-side circuit board PCB2 >> FIG.
It is a plane (lower surface) figure of circuit board PCB2. JP23 is a pad to which the joiner JN3 is connected.

【0124】《テープキャリアパッケージTCP》図3
3は、集積回路チップCHIが搭載されたテープキャリ
アパッケージTCPの平面(下面)図である。
<< Tape Carrier Package TCP >> FIG.
FIG. 3 is a plan (bottom) view of the tape carrier package TCP on which the integrated circuit chip CHI is mounted.

【0125】テープキャリアパッケージTCPの構造お
よび液晶表示パネルPNLとの接続構造については、
《外部回路との接続構造》のところで、断面図である図
22および図23を用いて既に説明した。
Regarding the structure of the tape carrier package TCP and the connection structure with the liquid crystal display panel PNL,
The connection structure with an external circuit has already been described with reference to the sectional views of FIGS. 22 and 23.

【0126】パッケージTCPの平面形状は、図33に
示す。端子部TM、TBの外形幅が小さいのは、狭端子
ピッチ化に対応している。すなわち、表示パネルPNL
と接続される出力端子部TMの寸法は、パネルPNLの
入力端子のピッチに合わせてあり、回路基板PCB1あ
るいはPCB2と接続される入力端子部TBと接続され
る入力端子部TBの寸法は、回路基板PCB1あるいは
PCB2の出力端子のピッチに合わせてある。
The planar shape of the package TCP is shown in FIG. The small outer widths of the terminal portions TM and TB correspond to the narrower terminal pitch. That is, the display panel PNL
The size of the output terminal portion TM connected to the input terminal portion TB connected to the circuit board PCB1 or PCB2 is the same as the size of the input terminal portion TB connected to the circuit board PCB1 or PCB2. It is adjusted to the pitch of the output terminals of the board PCB1 or PCB2.

【0127】なお、出力端子部TM、入力端子部TBの
いずれか一方の幅を最外形幅より小さくしてもよい。
The width of either the output terminal portion TM or the input terminal portion TB may be smaller than the outermost width.

【0128】図34は、回路基板PCB1、PCB2上
に、テープキャリアパッケージTCPを複数枚実装した
様子を示す平面(下面)図、側面図である。
FIG. 34 is a plan (bottom) view and a side view showing a state in which a plurality of tape carrier packages TCP are mounted on the circuit boards PCB1 and PCB2.

【0129】《インターフェイス回路基板PCB3》図
29(A)はインターフェイス回路基板PCB3の上面
図(コネクタCT、ハイブリッド集積回路HIを実装し
た図)、(B)は信号源集積回路TCON、IC、コン
デンサ、抵抗等の部品を実装した上面図(点線部にコネ
クタCT、ハイブリッド集積回路HIが実装される)で
ある。インターフェイス回路基板PCB3には、IC、
コンデンサ、抵抗等の電子部品の他、1つの電圧源から
複数の分圧した安定化された電圧源を得るための電源回
路や、ホスト(上位演算処理装置)からのCRT(陰極
線管)用の情報をTFT液晶表示装置用の情報に変換す
る回路が搭載されている(図12参照)。CTは当該モ
ジュールMDが実装されるパソコン等の情報処理装置と
接続されるコネクタ、TCONは信号源集積回路で、ホ
ストから送られてくる画像情報をデータ処理して液晶駆
動用信号に変換するとともに、タイミングパルスを発生
し、ゲート側回路基板PCB2、ドレン側回路基板PC
B1を駆動制御し、液晶表示装置にデータを表示する。
JP31はジョイナJN1が接続される接続部、JP3
2はジョイナJN2が接続される接続部ある。
<Interface circuit board PCB3> FIG. 29A is a top view of the interface circuit board PCB3 (a diagram in which the connector CT and the hybrid integrated circuit HI are mounted), and FIG. 29B is a signal source integrated circuit TCON, IC, capacitor, FIG. 4 is a top view of a component such as a resistor mounted (the connector CT and the hybrid integrated circuit HI are mounted in the dotted line portion). The interface circuit board PCB3 has an IC,
In addition to electronic components such as capacitors and resistors, power supply circuits for obtaining a plurality of divided and stabilized voltage sources from one voltage source, and for CRT (cathode ray tube) from a host (upper processing unit) A circuit for converting information into information for a TFT liquid crystal display device is mounted (see FIG. 12). CT is a connector connected to an information processing device such as a personal computer in which the module MD is mounted, TCON is a signal source integrated circuit, which processes image information sent from the host and converts it into liquid crystal driving signals. , Generate timing pulse, gate side circuit board PCB2, drain side circuit board PC
B1 is drive-controlled to display data on the liquid crystal display device.
JP31 is a connecting portion to which the joiner JN1 is connected, JP3
Reference numeral 2 is a connecting portion to which the joiner JN2 is connected.

【0130】《回路基板PCB1〜3どうしの電気的接
続》図36は、ドレイン側回路基板PCB1とインター
フェイス回路基板PCB3とを電気的に接続するジョイ
ナJN1とJN2を2段重ねで実装した状態を示す平面
図と側面図である。
<< Electrical Connection between Circuit Boards PCB1 to PCB3 >> FIG. 36 shows a state in which the joiners JN1 and JN2 for electrically connecting the drain side circuit board PCB1 and the interface circuit board PCB3 are mounted in a two-stage stack. It is a top view and a side view.

【0131】近年、カラー液晶表示装置の多色化の進行
に伴って、赤、緑、青の階調を指定する映像信号線の本
数が増加し、さらに、階調電圧の数が増加することによ
り、当該モジュールが組み込まれるパソコン等のセット
側と当該モジュール間のインターフェースの機能を有す
る部分が複雑化し、特にドレイン側回路基板とインター
フェイス回路基板間の電気的接続が難しくなってきてい
る。また、液晶表示装置の色数の急速な増加に伴う映像
信号線数の増加以外に、色数に比例して増加する階調電
圧、クロック、電源電圧をも接続するため、接続線数は
非常に多くなっている。
In recent years, as the number of color liquid crystal display devices has become multicolored, the number of video signal lines for designating the gradations of red, green, and blue has increased, and the number of gradation voltages has increased. As a result, a portion having an interface function between the set side such as a personal computer in which the module is incorporated and the module is complicated, and electrical connection between the drain side circuit board and the interface circuit board is becoming particularly difficult. In addition to the increase in the number of video signal lines that accompanies the rapid increase in the number of colors in liquid crystal display devices, the grayscale voltage, clock, and power supply voltage that increase in proportion to the number of colors are also connected, so the number of connection lines is extremely low. Is increasing.

【0132】図24に示すように、2枚のドレイン側回
路基板PCB1、インターフェイス回路基板PCB3と
が隣接するシールドケースSHDのコーナーにおいて、
回路基板PCB1と回路基板PCB3の隣接する各端部
に各接続線が引き出され、かつ2列ずつ4列に配列され
た数の多い端子どうしを、回路基板の厚さ方向に2段に
重ねて配置した2枚のジョイナJN1とJN2とを用い
て電気的に接続している。このように回路基板どうしを
接続するのに、モジュールMDLの厚さ方向のスペース
を有効活用し、多段に設けたジョイナを用いることによ
り、接続線端子数が多い場合でも小さなスペースで接続
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。図3
6において、JT1はジョイナJN1の端子、JT2は
ジョイナJN2の端子、PT1は回路基板PCB1の接
続端子、PT3は回路基板PCB3の接続端子である。
As shown in FIG. 24, in the corner of the shield case SHD in which the two drain side circuit boards PCB1 and the interface circuit board PCB3 are adjacent to each other,
The connection lines are drawn out to the adjacent ends of the circuit board PCB1 and the circuit board PCB3, and a large number of terminals arranged in four rows of two rows are stacked in two layers in the thickness direction of the circuit board. It is electrically connected using the two joined joiners JN1 and JN2. In this way, in order to connect the circuit boards to each other, the space in the thickness direction of the module MDL is effectively utilized, and by using the joiners provided in multiple stages, the connection can be made in a small space even if the number of connection line terminals is large. The module MDL can be reduced in size and weight, and the manufacturing cost can be reduced. Figure 3
6, JT1 is a terminal of the joiner JN1, JT2 is a terminal of the joiner JN2, PT1 is a connection terminal of the circuit board PCB1, and PT3 is a connection terminal of the circuit board PCB3.

【0133】なお、ジョイナを多段に配置するのは2段
に限らず、3段以上でも可能である。また、ドレイン側
回路基板PCB1とゲート側回路基板PCB2との電気
的接続は、1枚のジョイナJN3(図1参照)を用いて
いるが、ここも多段に重ねて設けた複数枚のジョイナに
より接続してもよい。
The number of joiners arranged in multiple stages is not limited to two, and three or more stages are also possible. The electrical connection between the drain-side circuit board PCB1 and the gate-side circuit board PCB2 uses one joiner JN3 (see FIG. 1), but this is also connected by a plurality of joiners arranged in multiple stages. You may.

【0134】モジュールMDLの取付穴は、モジュール
MDLのコーナーに配置するのが通常である。しかし、
回路基板PCB1、PCB3間の電気的接続をジョイナ
JNを用いて取ろうとすると、図46に示すように、片
方の回路基板PCB3の形状は四角形状ではなく、飛び
出し部のある特殊な形状になる。このような形状は、回
路基板の板取り効率が悪く、回路基板の材料費が向上す
る。このため、本実施例では、図24に示すように、シ
ールドケースSHDの取付穴SH1およびSH2(およ
び対応する下側ケースMCAの取付穴MH1およびMH
2)をモジュールMDLすなわちシールドケースSHD
のコーナーからずらすことにより、ジョイナJNを接続
するためのスペースを、回路基板PCB1、PCB2、
PCB3が略四角形状のままで確保することができるの
で(回路基板PCB3には取付穴SH1のための切欠き
が形成されている)、回路基板の板取り効率が良く、回
路基板の材料費を低減することができる。
The mounting holes of the module MDL are usually arranged at the corners of the module MDL. But,
When an electric connection between the circuit boards PCB1 and PCB3 is attempted to be made by using the joiner JN, the shape of one circuit board PCB3 is not a quadrangle shape but a special shape having a protruding portion, as shown in FIG. With such a shape, the board cutting efficiency of the circuit board is poor, and the material cost of the circuit board is improved. Therefore, in this embodiment, as shown in FIG. 24, as shown in FIG. 24, the mounting holes SH1 and SH2 of the shield case SHD (and the corresponding mounting holes MH1 and MH of the lower case MCA).
2) Module MDL, that is, shield case SHD
By shifting it from the corner of the circuit board, the space for connecting the joiner JN is provided to the circuit boards PCB1, PCB2,
Since it is possible to secure the PCB 3 in a substantially quadrangular shape (the circuit board PCB 3 is provided with a notch for the mounting hole SH1), the board cutting efficiency of the circuit board is good, and the material cost of the circuit board is low. It can be reduced.

【0135】《インターフェイス回路基板PCB3上に
2階建に実装したハイブリッド集積回路HIと電子部品
EP》図30は、インターフェイス回路基板PCB3に
搭載したハイブリッド集積回路HIの横側面図、前側面
図である。
<< Hybrid Integrated Circuit HI and Electronic Component EP Mounted on Interface Circuit Board PCB3 in Two Floors >> FIG. 30 is a side view and a front side view of the hybrid integrated circuit HI mounted on the interface circuit board PCB3. .

【0136】図24に示すハイブリッド集積回路HI
は、回路の一部をハイブリッド集積化し、小さな回路基
板の上面および下面に複数個の集積回路や電子部品が実
装されて構成され、インターフェイス回路基板PCB3
上に1個実装されている。図30に示すように、ハイブ
リッド集積回路HIのリードHLを長く形成し、回路基
板PCB3とハイブリッド集積回路HIとの間の回路基
板PCB3上にも電子部品EPが複数個実装されてい
る。従来は、部品点数が多い場合に、部品を実装した回
路基板を多段に重ね、かつ、ジョイナを用いて回路基板
どうしを接続していたが、この従来技術に比べ、本実施
例では、ハイブリッド集積化することにより、電子部品
の点数を低減することができ、また、別の回路基板およ
びジョイナが不要なので(ハイブリッド集積回路HIの
リードHLがジョイナに相当する)、材料費用を低減す
ることができ、かつ、作業工程数を減少することができ
る。したがって、製造コストを低減することができると
共に、製品の信頼性を向上することができる。
The hybrid integrated circuit HI shown in FIG.
Is a hybrid circuit in which a part of the circuit is integrated, and a plurality of integrated circuits and electronic parts are mounted on the upper surface and the lower surface of a small circuit board.
One is mounted on top. As shown in FIG. 30, the leads HL of the hybrid integrated circuit HI are formed long, and a plurality of electronic components EP are also mounted on the circuit board PCB3 between the circuit board PCB3 and the hybrid integrated circuit HI. Conventionally, when the number of components is large, the circuit boards on which the components are mounted are stacked in multiple stages, and the circuit boards are connected to each other by using a joiner. It is possible to reduce the number of electronic components and to reduce the material cost because a separate circuit board and a joiner are not necessary (the lead HL of the hybrid integrated circuit HI corresponds to the joiner). Moreover, the number of working steps can be reduced. Therefore, the manufacturing cost can be reduced and the reliability of the product can be improved.

【0137】《絶縁シートINS》金属製シールドケー
スSHDと回路基板PCB1〜3との間には、両者の絶
縁のため、図28に示す絶縁シートINS1〜3が配置
されている。LTは、絶縁シートINS1〜3と液晶表
示パネルPNLとを接着する両面粘着テープ、STは絶
縁シートINS1〜3とシールドケースSHDとを接着
する両面粘着テープである。
<Insulating Sheet INS> Insulating sheets INS1 to INS3 shown in FIG. 28 are arranged between the metal shield case SHD and the circuit boards PCB1 to PCB3 for insulation between the two. LT is a double-sided adhesive tape that adheres the insulating sheets INS1-3 and the liquid crystal display panel PNL, and ST is a double-sided adhesive tape that adheres the insulating sheets INS1-3 and the shield case SHD.

【0138】《下側ケースMCA》図37は、下側ケー
スMCAの上面図、上側面図、後側面図、右側面図、左
側面図、図38は、下側ケースMCAの下面図である。
<< Lower Case MCA >> FIG. 37 is a top view, an upper side view, a rear side view, a right side view, a left side view of the lower case MCA, and FIG. 38 is a bottom view of the lower case MCA. .

【0139】モールド成型により形成した下側ケースM
CAは、蛍光管LP、ランプケーブルLPC、導光板G
LB等の保持部材、すなわち、バックライト収納ケース
であり、合成樹脂で1個の型で一体成型することにより
作られる。下側ケースMCAは、《シールドケースSH
D》のところで詳述したように、金属製シールドケース
SHDと、各固定部材と弾性体の作用により、しっかり
と合体するので、モジュールMDLの耐振動衝撃性、耐
熱衝撃性が向上でき、信頼性を向上できる。
Lower case M formed by molding
CA is a fluorescent tube LP, a lamp cable LPC, a light guide plate G
A holding member such as LB, that is, a backlight storage case, which is made by integrally molding a synthetic resin in one mold. The lower case MCA is a << shield case SH
As described in detail in "D", the metal shield case SHD, the fixing members, and the elastic body firmly combine them, so that the vibration resistance and the heat shock resistance of the module MDL can be improved and the reliability can be improved. Can be improved.

【0140】下側ケースMCAの底面には、周囲の枠状
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口MOが形成されている。これにより、モジ
ュールMDLの組み立て後、液晶表示パネルPNLと、
導光板GLB間のゴムクッションGC(図42参照)の
反発力により、下側ケースMCAの底面に上面から下面
に向かって垂直方向に加わる力によって、下側ケースM
CAの底面がふくらむのを防止でき、最大厚みを抑える
ことができる。したがって、ふくらみを抑えるために、
下側ケースの厚さを厚くしなくて済み、下側ケースの厚
さを薄くすることができるので、モジュールMDLを薄
型化、軽量化することができる。
On the bottom surface of the lower case MCA, a large opening MO occupying an area equal to or more than half of the surface is formed in the central portion excluding the peripheral frame-shaped portion. As a result, after the module MDL is assembled, the liquid crystal display panel PNL and
Due to the repulsive force of the rubber cushion GC (see FIG. 42) between the light guide plates GLB, a force is applied to the bottom surface of the lower case MCA in the vertical direction from the upper surface to the lower surface.
The bottom surface of the CA can be prevented from bulging and the maximum thickness can be suppressed. Therefore, in order to suppress the bulge,
Since it is not necessary to increase the thickness of the lower case and the thickness of the lower case can be reduced, the module MDL can be made thinner and lighter.

【0141】MLCは、インターフェイス回路基板PC
B3の発熱部品、本実施例では、ハイブリッドIC化し
た電源回路(DC−DCコンバータ)等の実装部に対応
する箇所の下側ケースMCAに設けた切欠き(図27に
示すコネクタCT接続用の切欠きを含む)である。この
ように、回路基板PCB3上の発熱部を下側ケースMC
Aで覆わずに、切欠きを設けておくことにより、インタ
ーフェイス回路基板PCB3の発熱部の放熱性を向上す
ることができる。すなわち、現在、薄膜トランジタTF
Tを用いた液晶表示装置を高性能化し、使い易さを向上
するため、多階調化、単一電源化が要求されている。こ
れを実現するための回路は、消費電力が大きく、また、
回路手段をコンパクトに実装しようとすると、高密度実
装となり、発熱が問題となる。したがって、下側ケース
MCAに発熱部に対応して切欠きMLCを設けることに
より、回路の高密度実装性、およびコンパクト性を向上
することができる。この他にも、信号源集積回路TCO
Nが発熱部品と考えられ、この上の下側ケースMCAを
切り欠いてもよい。
MLC is an interface circuit board PC
The heat generating component B3, in this embodiment, a notch provided in the lower case MCA at a location corresponding to a mounting portion of a power supply circuit (DC-DC converter) which is a hybrid IC (for connecting the connector CT shown in FIG. 27). Including notches). In this way, the heat generating portion on the circuit board PCB3 is connected to the lower case MC.
By providing the notch without covering with A, it is possible to improve the heat dissipation of the heat generating portion of the interface circuit board PCB3. That is, currently, thin film transistor TF
In order to improve the performance and ease of use of a liquid crystal display device using T, it is required to have multiple gradations and a single power source. The circuit to achieve this consumes a large amount of power,
If the circuit means is to be compactly mounted, high-density mounting is required and heat generation becomes a problem. Therefore, by providing the lower case MCA with the notch MLC corresponding to the heat generating portion, it is possible to improve the high-density mounting property and compactness of the circuit. In addition to this, the signal source integrated circuit TCO
N is considered to be a heat-generating component, and the lower case MCA above this may be cut out.

【0142】MH1〜4は、当該モジュールMDをパソ
コン等の応用装置に取り付けるための4個の取付穴であ
る。金属製シールドケースSHDにも、下側ケースMC
Aの取付穴MH1〜4に一致する取付穴SH1〜4が形
成されており、ねじ等を用いて応用製品に固定、実装さ
れる。
Reference numerals MH1 to MH4 are four mounting holes for mounting the module MD on an application device such as a personal computer. Even in the metal shield case SHD, the lower case MC
Mounting holes SH1 to SH4 corresponding to the mounting holes MH1 to MH4 of A are formed, and are fixed and mounted on the applied product by using screws or the like.

【0143】《バックライトBL》図40(A)はバッ
クライトBLの蛍光管LP、ランプケーブルLPC1、
LPC2、ゴムブッシュGB1、GB2の要部上面図、
(B)は(A)のB−B切断線における断面図である。
<< Backlight BL >> FIG. 40A shows a fluorescent tube LP of the backlight BL, a lamp cable LPC1,
LPC2, rubber bush GB1, GB2 main part top view,
(B) is sectional drawing in the BB cutting line of (A).

【0144】表示パネルPNLに光を供給するバックラ
イトBLは、1本の冷陰極蛍光管LP、蛍光管LPのラ
ンプケーブルLPC1、LPC2、蛍光管LPおよびラ
ンプケーブルLPCを保持するゴムブッシュGB1、G
B2、導光板GLB、導光板GLBの上面全面に接して
配置された拡散シートSPS、導光板GLBの下面全面
に配置された反射シートRFS、拡散シートSPSの上
面全面に接して配置されたプリズムシートPRSから構
成される。
The backlight BL which supplies light to the display panel PNL includes one cold cathode fluorescent tube LP, lamp cables LPC1 and LPC2 of the fluorescent tube LP, rubber bushes GB1 and G for holding the fluorescent tube LP and the lamp cable LPC.
B2, the light guide plate GLB, the diffusion sheet SPS arranged in contact with the entire upper surface of the light guide plate GLB, the reflection sheet RFS arranged in the entire lower surface of the light guide plate GLB, and the prism sheet arranged in contact with the entire upper surface of the diffusion sheet SPS. It is composed of PRS.

【0145】モジュールMDL内において、細長い蛍光
管LPは、液晶表示パネルPNLの長辺の一方に実装さ
れたドレイン側回路基板PCB1およびテープキャリア
パッケージTCP1の下のスペースに配置されている。
これにより、モジュールMDLの外形寸法を小さくする
ことができるので、モジュールMDLを小型化、軽量化
することができ、製造コストを低減することができる。
In the module MDL, the elongated fluorescent tube LP is arranged in the space below the drain side circuit board PCB1 and the tape carrier package TCP1 mounted on one of the long sides of the liquid crystal display panel PNL.
As a result, the outer dimensions of the module MDL can be reduced, so that the module MDL can be reduced in size and weight, and the manufacturing cost can be reduced.

【0146】ゴムブッシュGB1、GB2は、1本の冷
陰極蛍光管LPとランプケーブルLPC1、LPC2の
両方を保持する。すなわち、蛍光管LPは、ゴムブッシ
ュGB1、GB2にあけられた穴(内径の大きい穴と小
さい穴を連結した図40(B)に示すような略鍵穴形
状)GBHの内径の大きい方の穴HLに挿入されて保持
され、蛍光管LPの一端に接続されたランプケーブルL
PC1は、ゴムブッシュGB2に設けられた溝GBD内
に挿入されて保持され、さらに、ランプケーブルLPC
1と同一方向に引き出されるランプケーブルLPC2
は、ケーブル引出側のゴムブッシュGB2の穴GBHの
内径の小さい方の穴HSに挿入されて保持される。な
お、穴GBHの主部はゴムブッシュGB1、GB2を貫
通していないが、少なくともケーブル引出側のゴムブッ
シュGB2には、ランプケーブルLPC2をゴムブッシ
ュGB2から引き出すために、穴GBHの小さい穴HS
に連通して内径の小さい貫通穴が形成されている。この
ような構成により、2本のランプケーブルを1方向に引
き出すとき、従来技術では、ランプケーブルを通すスペ
ースがなく、かつ、ランプケーブルをゴムブッシュに通
さないため、ランプケーブルがモジュールからはみ出し
たが、本実施例では、ランプケーブルLPC1が下側ケ
ースMCAからはみ出さないので、モジュールMDLを
省スペース化することができ、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。また、ゴムブッシュGB1、GB2によって
蛍光管LPとランプケーブルLPCの両方を保持するの
で、ランプケーブルLPCの保持力によって、蛍光管L
Pを保持しているゴムブッシュGB1、GB2が保持さ
れるので、蛍光管LPの保持性を向上することができ
る。なお、ゴムブッシュGB1は蛍光管LPと1本のラ
ンプケーブルLPC1を保持し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持するが、部品の種類を減らすために、ゴムブッシ
ュGB1はゴムブッシュGB2と同様の形状のものを共
用している。
The rubber bushes GB1 and GB2 hold both one cold cathode fluorescent lamp LP and the lamp cables LPC1 and LPC2. That is, the fluorescent tube LP has a hole H formed in the rubber bushes GB1 and GB2 (a substantially keyhole shape as shown in FIG. 40B in which a hole having a large inner diameter and a hole having a small inner diameter are connected) GBH having a larger inner diameter. Lamp cable L inserted into L and held, and connected to one end of fluorescent tube LP
PC1 is inserted and held in the groove GBD provided in the rubber bush GB2, and further, the lamp cable LPC
Lamp cable LPC2 pulled out in the same direction as 1
Is inserted and held in the hole H S having the smaller inner diameter of the hole GBH of the rubber bush GB2 on the cable pull-out side. Although the main part of the holes GBH does not penetrate through the rubber bushes GB1, GB2, at least in the cable lead-out side of the rubber bushing GB2, to bring out the lamp cable LPC2 rubber bushing GB2, holes perforated GBH small H S
A through hole having a small inner diameter is formed so as to communicate with the. With such a configuration, when the two lamp cables are pulled out in one direction, in the conventional technique, there is no space for passing the lamp cable and the lamp cable does not pass through the rubber bush, so the lamp cable protrudes from the module. In the present embodiment, since the lamp cable LPC1 does not protrude from the lower case MCA, it is possible to save the space of the module MDL, reduce the size and weight of the module MDL, and reduce the manufacturing cost. You can Moreover, since both the fluorescent tube LP and the lamp cable LPC are held by the rubber bushes GB1 and GB2, the fluorescent tube L is held by the holding force of the lamp cable LPC.
Since the rubber bushes GB1 and GB2 holding P are held, the holding property of the fluorescent tube LP can be improved. The rubber bush GB1 holds the fluorescent tube LP and one lamp cable LPC1, and the rubber bush GB2 holds the fluorescent tube LP and two lamp cables LPC1 and LPC2.
However, in order to reduce the number of types of parts, the rubber bush GB1 shares the same shape as the rubber bush GB2.

【0147】なお、蛍光管LPとランプケーブルLPC
を保持するための、ゴムブッシュGB1、GB2に設け
る穴あるいは溝の形状は、図示したものに限らない。例
えば、蛍光管LP、2本のランプケーブルLPCを保持
する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍
光管LPと1本または2本のランプケーブルLPCの穴
あるいは溝を適宜共通させてもよい。また、ゴムブッシ
ュGB1は蛍光管LPと1本のランプケーブルLPC1
を保持する穴あるいは溝を有し、ゴムブッシュGB2は
蛍光管LPと2本のランプケーブルLPC1、LPC2
を保持する穴あるいは溝を有するというように、ゴムブ
ッシュGB1とゴムブッシュGB2とで異なる形状のも
のを使用してもよい。
Fluorescent tube LP and lamp cable LPC
The shape of the hole or groove provided in the rubber bushes GB1 and GB2 for holding is not limited to that shown in the figure. For example, the holes or grooves for holding the fluorescent tube LP and the two lamp cables LPC may be provided independently, or the holes or grooves of the fluorescent tube LP and the one or two lamp cables LPC may be commonly used. Good. The rubber bush GB1 is a fluorescent tube LP and a lamp cable LPC1.
The rubber bush GB2 has a hole or groove for holding the fluorescent lamp LP and two lamp cables LPC1 and LPC2.
The rubber bush GB1 and the rubber bush GB2 may have different shapes, such as a hole or a groove for holding.

【0148】《蛍光管LP、ランプケーブルLPC、ゴ
ムブッシュGBの下側ケースMCAへの収納》図39
(A)は、下側ケースMCA内にバックライトBL(蛍
光管LP、ランプケーブルLPC、ゴムブッシュGB、
導光板GLB)が収納・実装された状態を示す上面図、
(B)は(A)のB−B切断線における断面図、(C)
は(A)のC−C切断線における断面図である。
<< Housing in the lower case MCA of the fluorescent tube LP, the lamp cable LPC and the rubber bush GB >>
(A) is a backlight BL (fluorescent tube LP, lamp cable LPC, rubber bush GB, in the lower case MCA,
A top view showing a state where the light guide plate GLB) is housed and mounted,
(B) is a cross-sectional view taken along the line BB of (A), (C).
FIG. 7A is a cross-sectional view taken along the line CC of FIG.

【0149】下側ケースMCAの内面(上面)を示す図
37において、MBは導光板GLBの保持部、MLは蛍
光管LPの収納部、MGはゴムブッシュGBの収納部、
MC1はランプケーブルLPC1の収納部、MC2はラ
ンプケーブルLPC2の収納部である。
In FIG. 37 showing the inner surface (upper surface) of the lower case MCA, MB is a holding portion for the light guide plate GLB, ML is a storage portion for the fluorescent tube LP, MG is a storage portion for the rubber bush GB, and
MC1 is a housing portion for the lamp cable LPC1, and MC2 is a housing portion for the lamp cable LPC2.

【0150】バックライトBLは、図39(A)〜
(C)に示すように、バックライト収納ケースである下
側ケースMCA内に収納される。すなわち、蛍光管LP
とランプケーブルLPCとを保持したゴムブッシュGB
1、GB2は、ゴムブッシュGB1、GB2がぴったり
はまるように形成された図37に示す収納部MGにはめ
込まれ、蛍光管LPは下側ケースMCAと非接触で収納
部ML内に収納される。ランプケーブルLPC1、LC
2は、ランプケーブルLPC1、2の形状にほぼぴった
り沿うように下側ケースMCAに形成された溝から成る
収納部MC1、MC2に収納される。インバータIVに
接続される先端部に近い、すなわち、ゴムブッシュGB
2以降の、ランプケーブルLPC1、ランプケーブルL
PC2は、回路基板PCB2の長軸方向から回路基板P
CB2の長軸方向にほぼ垂直に方向を変え(図1、図3
9参照)、取付穴MH3(図37参照)と回路基板PC
B2との間のスペースに収納される。ランプケーブルL
PC1、LP2の先端部にはインバータIVが接続さ
れ、インバータIVは、図39(A)に示すように、回
路基板PCB2の横に設けたインバータ収納部MIに収
納される。このように、モジュールMDをパソコン等の
応用製品に組み込んだ場合、ランプケーブルLPCがモ
ジュールの外側の側面を通ったり、インバータIVがモ
ジュールMDの外側にはみ出ることなく、バックライト
BLの蛍光管LP、ランプケーブルLPC、ゴムブッシ
ュGB、インバータIVをコンパクトに収納、実装する
ことができ、モジュールMDLを小型化、軽量化するこ
とができ、製造コストを低減することができる。
The backlight BL is shown in FIG.
As shown in (C), it is stored in the lower case MCA which is a backlight storage case. That is, the fluorescent tube LP
Rubber bush GB holding the lamp cable and LPC
37, the rubber bushes GB1, GB2 are fitted into the storage portion MG shown in FIG. 37 in which the rubber bushes GB1, GB2 are fitted, and the fluorescent tube LP is stored in the storage portion ML without contacting the lower case MCA. Lamp cable LPC1, LC
2 is accommodated in the accommodating portions MC1 and MC2 formed of grooves formed in the lower case MCA so as to follow the shape of the lamp cables LPC1 and 2 almost exactly. Near the tip connected to the inverter IV, that is, the rubber bush GB
Lamp cable LPC1 and lamp cable L after 2
PC2 is the circuit board P from the long axis direction of the circuit board PCB2.
The direction is changed substantially perpendicular to the major axis direction of CB2 (see FIGS. 1 and 3).
9), mounting hole MH3 (see FIG. 37) and circuit board PC
It is stored in the space between B2. Lamp cable L
An inverter IV is connected to the tip ends of the PC1 and LP2, and the inverter IV is housed in an inverter housing MI provided beside the circuit board PCB2, as shown in FIG. 39 (A). Thus, when the module MD is incorporated into an applied product such as a personal computer, the lamp cable LPC does not pass through the outer side surface of the module, the inverter IV does not protrude to the outside of the module MD, and the fluorescent tube LP of the backlight BL, The lamp cable LPC, the rubber bush GB, and the inverter IV can be compactly housed and mounted, the module MDL can be made smaller and lighter, and the manufacturing cost can be reduced.

【0151】なお、本実施例では蛍光管LPを1本配置
したが、2本以上配置してもよく、また、設置場所も導
光板GLBの短辺側に設置してもよい。
In the present embodiment, one fluorescent tube LP is arranged, but two or more fluorescent tubes LP may be arranged, and the installation place may be installed on the short side of the light guide plate GLB.

【0152】《導光板GLBの下側ケースMCAへの収
納》図41は、下側ケースMCA、導光板GLB、蛍光
管LP、ランプケーブルLPC等の要部断面図である。
<< Housing in Lower Case MCA of Light Guide Plate GLB >> FIG. 41 is a cross-sectional view of essential parts of the lower case MCA, the light guide plate GLB, the fluorescent tube LP, the lamp cable LPC and the like.

【0153】従来の導光板は、モジュール内での保持用
の無駄な領域が多く、有効発光部の寸法より大幅に大き
かったが、本実施例の導光板GLBは、図39(A)に
示すように四角形状(長方形状)をしており、導光板G
LBの全体の寸法を、発光部の寸法にできる限り近付け
ている。導光板GLBの3辺は、ほぼぴったりはまるよ
うに形成された下側ケースMCAの導光板用収納部の内
壁に保持され、蛍光管LP側の導光板GLBの残りの1
辺は、導光板GLBと蛍光管LPとの間の下側ケースM
CAの内面(上面)におけるゴムブッシュGB近傍に、
該下側ケースMCAと一体に形成された2個の微小な突
起(爪)PJによって保持される。突起PJにより、導
光板GLBの蛍光管LP側への移動を防止し、導光板G
LBが蛍光管LPに当たって蛍光管LPを破損するのが
防止される。なお、ランプ反射シートLSは取り付ける
前は長方形状をしており、取り付け後は、ランプ反射シ
ートLSの長辺の端部が反射シートRFSの下面端部に
接着され、蛍光管LPを全長に渡って覆い、もう一方の
長辺の端部がプリズムシートPRSの上面端部に載置さ
れ、保持される。ランプ反射シートLSは、断面形状が
U字状で、突起PJの内側に配置されるような長さに形
成されている。突起PJは、光の利用効率をなるべく低
減させないために、なるべく微小に形成する。
The conventional light guide plate has many useless regions for holding in the module and is much larger than the size of the effective light emitting portion. The light guide plate GLB of this embodiment is shown in FIG. 39 (A). The light guide plate G has a quadrangular shape (rectangular shape).
The overall size of the LB is as close as possible to the size of the light emitting portion. The three sides of the light guide plate GLB are held by the inner wall of the light guide plate storage portion of the lower case MCA formed so as to fit almost exactly, and the remaining one of the light guide plate GLB on the fluorescent tube LP side is retained.
The side is a lower case M between the light guide plate GLB and the fluorescent tube LP.
Near the rubber bush GB on the inner surface (upper surface) of the CA,
It is held by two minute projections (claws) PJ formed integrally with the lower case MCA. The protrusion PJ prevents the light guide plate GLB from moving to the fluorescent tube LP side, and
The LB is prevented from hitting the fluorescent tube LP and damaging the fluorescent tube LP. The lamp reflection sheet LS has a rectangular shape before being attached, and after attachment, the long side end of the lamp reflection sheet LS is adhered to the lower surface end of the reflection sheet RFS, so that the fluorescent tube LP extends over the entire length. And the other long side end is placed and held on the upper end of the prism sheet PRS. The lamp reflection sheet LS has a U-shaped cross section and is formed in such a length as to be arranged inside the protrusion PJ. The protrusion PJ is formed as small as possible in order to reduce the utilization efficiency of light as much as possible.

【0154】このように導光板GLBの寸法を有効発光
部の寸法にできる限り近付け、できる限り小さくするこ
とにより、従来の導光板の占めていたスペースに電子部
品を実装することができ、かつ、下側ケースMCAと一
体に設けた突起PJにより導光板GLBを保持すること
により、小さいスペースで導光板GLBを保持すること
ができるので、モジュールMDLを小型化、軽量化する
ことができ、製造コストを低減することができる。換言
すれば、モジュールMDLの小型化を実現しつつ、導光
板GLBの発光効率を向上することができる。
As described above, by making the size of the light guide plate GLB as close as possible to the size of the effective light emitting portion and making it as small as possible, electronic components can be mounted in the space occupied by the conventional light guide plate, and By holding the light guide plate GLB by the projection PJ provided integrally with the lower case MCA, the light guide plate GLB can be held in a small space, so that the module MDL can be made smaller and lighter, and the manufacturing cost can be reduced. Can be reduced. In other words, it is possible to improve the luminous efficiency of the light guide plate GLB while realizing the miniaturization of the module MDL.

【0155】なお、突起PJは、必ずしも下側ケースM
CAと一体に設けなくてもよく、金属等の別部材で形成
した突起を下側ケースMCAに取り付けてもよい。
Incidentally, the protrusion PJ is not always the lower case M.
The CA does not have to be provided integrally with the CA, and the protrusion formed of another member such as metal may be attached to the lower case MCA.

【0156】《拡散シートSPS》拡散シートSPS
は、導光板BLBの上に載置され、導光板GLBの上面
から発せられる光を拡散し、液晶表示パネルPNLに均
一に光を照射する。
<< Diffusion Sheet SPS >> Diffusion Sheet SPS
Is placed on the light guide plate BLB, diffuses the light emitted from the upper surface of the light guide plate GLB, and uniformly illuminates the liquid crystal display panel PNL.

【0157】《プリズムシートPRS》プリズムシート
PRSは、拡散シートSPSの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がV字状の複数本の溝から成る。プリズムシートPRS
は、拡散シートSPSから広い角度範囲にわたって拡散
される光をプリズムシートPRSの法線方向に集めるこ
とにより、バックライトBLの輝度を向上させることが
できる。したがって、バックライトBLを低消費電力化
することができ、その結果、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。
<< Prism Sheet PRS >> The prism sheet PRS is placed on the diffusion sheet SPS, the lower surface is a smooth surface, and the upper surface is a prism surface. The prism surface is composed of, for example, a plurality of grooves having V-shaped cross-sections, which are linearly arranged in parallel with each other. Prism sheet PRS
Can collect the light diffused from the diffusion sheet SPS over a wide angle range in the normal direction of the prism sheet PRS, thereby improving the brightness of the backlight BL. Therefore, it is possible to reduce the power consumption of the backlight BL, and as a result, it is possible to reduce the size and weight of the module MDL and reduce the manufacturing cost.

【0158】《反射シートRFS》反射シートRFS
は、導光板GLBの下に配置され、導光板GLBの下面
から発せられる光を液晶表示パネルPNLの方へ反射さ
せる。
<< Reflective Sheet RFS >> Reflective Sheet RFS
Is disposed under the light guide plate GLB and reflects light emitted from the lower surface of the light guide plate GLB toward the liquid crystal display panel PNL.

【0159】《導光板GLBおよび液晶表示パネルPN
Lの押さえ構造》図42は、導光板GLBおよび液晶表
示パネルPNLの押さえ構造を示すモジュールMDLの
要部断面図である。
<< Light Guide Plate GLB and Liquid Crystal Display Panel PN
L Holding Structure >> FIG. 42 is a cross-sectional view of the essential part of the module MDL showing the holding structure of the light guide plate GLB and the liquid crystal display panel PNL.

【0160】図42に示すように、プリズムシートPR
Sと拡散シートSPSの寸法が導光板GLBの寸法より
大きく、プリズムシートPRSと拡散シートSPSの端
部が導光板GLBの端部より出ており(オーバーハング
させ)、下側ケースMCAの側壁の上にかかっている。
このプリズムシートPRSと拡散シートSPSのオーバ
ーハング部と下側ケースMCAの側壁の上にゴムクッシ
ョンGCとゴムから成る遮光スペーサILSが配置さ
れ、液晶表示パネルPNLの上部透明ガラス基板SUB
2を加圧し、保持するようになっている(後述の《液晶
表示パネルPNLの押さえ構造》と図44参照)。これ
により、プリズムシートPRSと拡散シートSPSの両
方あるいは拡散シートSPSが、導光板GLBと下側ケ
ースMCAとの間の間隙に入り込み、導光板GLBのか
たつきが防止され、導光板GLBがモジュールMDL内
でしっかりと保持される。図42に示す構造により、ゴ
ムクッションGCおよび遮光スペーサILSの圧力がプ
リズムシートPRSと拡散シートSPSを介して下側ケ
ースMCAに加わり、液晶表示パネルPNLがモジュー
ルMDL内で確実に保持され、導光板GLB、液晶表示
パネルPNL等の保持力が向上し、製品の信頼性を向上
することができる。
As shown in FIG. 42, the prism sheet PR
The size of S and the diffusion sheet SPS is larger than the size of the light guide plate GLB, and the ends of the prism sheet PRS and the diffusion sheet SPS extend out from the ends of the light guide plate GLB (overhang), and the side wall of the lower case MCA is Rests on top.
A rubber cushion GC and a light-shielding spacer ILS made of rubber are arranged on the overhang portions of the prism sheet PRS and the diffusion sheet SPS and the side wall of the lower case MCA, and the upper transparent glass substrate SUB of the liquid crystal display panel PNL is provided.
2 is pressed and held (see << Pressing structure of liquid crystal display panel PNL >> and FIG. 44 described later). As a result, both the prism sheet PRS and the diffusion sheet SPS or the diffusion sheet SPS enters the gap between the light guide plate GLB and the lower case MCA to prevent the light guide plate GLB from sticking and the light guide plate GLB to be the module MDL. Firmly retained within. With the structure shown in FIG. 42, the pressure of the rubber cushion GC and the light-shielding spacer ILS is applied to the lower case MCA via the prism sheet PRS and the diffusion sheet SPS, and the liquid crystal display panel PNL is securely held in the module MDL, and the light guide plate. The holding power of the GLB, the liquid crystal display panel PNL, etc. is improved, and the reliability of the product can be improved.

【0161】ここでは、プリズムシートPRSと拡散シ
ートSPSの両方を導光板GLBからオーバーハングさ
せたが、いずれか一方をオーバーハングさせてもよい。
また、ここでは、導光板GLBの4辺全周にオーバーハ
ングさせたが、必ずしも4辺全周にオーバーハングさせ
なくてもよく、1〜3辺だけでも効果がある。
Here, both the prism sheet PRS and the diffusion sheet SPS are made to overhang from the light guide plate GLB, but either one may be made to overhang.
Further, here, the light guide plate GLB is made to overhang all around the four sides, but it is not always necessary to overhang all around the four sides, and only one to three sides are effective.

【0162】《液晶表示パネルPNLの押さえ構造》図
45は、従来の液晶表示モジュールMDLにおける液晶
表示パネルPNLの押さえ構造を示す要部断面図であ
る。図44は、本発明の一実施例の液晶表示モジュール
MDLにおける液晶表示パネルPNLの押さえ構造を示
す要部断面図である。
<< Pressing Structure of Liquid Crystal Display Panel PNL >> FIG. 45 is a sectional view showing an essential part of the pressing structure of the liquid crystal display panel PNL in the conventional liquid crystal display module MDL. FIG. 44 is a cross-sectional view of essential parts showing a holding structure for a liquid crystal display panel PNL in a liquid crystal display module MDL according to an embodiment of the present invention.

【0163】従来の液晶表示モジュールMDLにおいて
は、図45に示すように、液晶表示パネルPNLをモジ
ュールMDL内で固定するのに、液晶表示パネルPNL
を構成する2枚の透明ガラス基板の両方をゴムクッショ
ンGCを介して押さえ込んでいた。すなわち、《シール
ドケースSHD》のところで詳述したように、ゴムクッ
ションGCの弾性を利用して、シールドケースSHDを
装置内部方向に押し込むことにより、シールドケースS
HDと下側ケースMCAの各固定部材により固定される
(すなわち、固定用フックHKが固定用突起HPにひっ
かかり、また、固定用爪NLが内側に折り曲げられ、固
定用凹部NRに挿入される)。したがって、従来は、2
枚の透明ガラス基板がゴムクッションGCを介して強く
押されるので、液晶表示パネルPNLの2枚の透明ガラ
ス基板間の液晶のギャップが部分的に変化し、表示むら
が生じる。したがって、液晶表示パネルPNLをあまり
強く押さえることができず、機械的強度が十分確保でき
なかった。これに対して、本発明では、図44に示すよ
うに、液晶表示パネルPNLを構成する2枚の透明ガラ
ス基板の寸法を変え、すなわち、端子が配置されていな
い辺(インターフェイス回路基板PCB3側の辺)につ
いても、透明ガラス基板をもう一方の透明ガラス基板よ
り突出させて、液晶表示パネルPNLの3辺にわたって
1枚ガラス板部を設け、片方の透明ガラス基板のみを該
1枚ガラス板部に載せたゴムクッションGCを介して押
さえるので、強く押さえても2枚の透明ガラス基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルPNLの押さえ力を増すことがで
き、したがって、機械的強度が向上し、信頼性を向上で
きる。また、液晶表示パネルPNLの1枚ガラス板部の
上面と金属製シールドケースSHDの下面(内面)との
間には、両面粘着テープBATが介在され、両者が固定
されている。なお、図44は、液晶表示パネルPNLの
押さえ構造の概略を示す図で、実際は、ゴムクッション
GCと下側ケースMCAとの間には導光板GLBが配置
されている。
In the conventional liquid crystal display module MDL, the liquid crystal display panel PNL is fixed in the module MDL as shown in FIG.
Both of the two transparent glass substrates constituting the above were pressed through the rubber cushion GC. That is, as described in detail in << Shield case SHD >>, the elasticity of the rubber cushion GC is used to push the shield case SHD toward the inside of the device, thereby
It is fixed by each fixing member of HD and the lower case MCA (that is, the fixing hook HK is caught by the fixing protrusion HP, and the fixing claw NL is bent inward and inserted into the fixing recess NR). . Therefore, conventionally, 2
Since the one transparent glass substrate is strongly pressed via the rubber cushion GC, the liquid crystal gap between the two transparent glass substrates of the liquid crystal display panel PNL is partially changed, resulting in display unevenness. Therefore, the liquid crystal display panel PNL cannot be pressed so strongly that the mechanical strength cannot be sufficiently secured. On the other hand, in the present invention, as shown in FIG. 44, the dimensions of the two transparent glass substrates forming the liquid crystal display panel PNL are changed, that is, the side on which the terminals are not arranged (on the side of the interface circuit board PCB3). Regarding the side), one transparent glass substrate is provided over the three sides of the liquid crystal display panel PNL by projecting the transparent glass substrate from the other transparent glass substrate, and only one transparent glass substrate is attached to the one glass plate portion. Since it is pressed through the rubber cushion GC placed, even if it is strongly pressed, the gap between the two transparent glass substrates does not change and display unevenness does not occur. Therefore, the pressing force of the liquid crystal display panel PNL can be increased, so that the mechanical strength can be improved and the reliability can be improved. A double-sided adhesive tape BAT is interposed between the upper surface of the single glass plate portion of the liquid crystal display panel PNL and the lower surface (inner surface) of the metal shield case SHD, and both are fixed. Note that FIG. 44 is a diagram schematically showing a holding structure of the liquid crystal display panel PNL, and in practice, a light guide plate GLB is arranged between the rubber cushion GC and the lower case MCA.

【0164】なお、図44に示した実施例では、先に述
べたプリズムシートPRSをオーバーハングさせること
に限定されるものではないので、プリズムシートPRS
を導光板GLBにオーバーハングさせていない。
The embodiment shown in FIG. 44 is not limited to overhanging the prism sheet PRS described above.
Does not overhang the light guide plate GLB.

【0165】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. .

【0166】[0166]

【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、表示むらの発生を防止し、表示品質を向
上することができると共に、装置内における液晶表示パ
ネルの押さえ力を増すことができ、したがって、機械的
強度が向上し、信頼性を向上できる。また、映像信号線
駆動用回路基板を表示パネルの辺の一方側のみに配置す
ることにより、画面の周囲の額縁部の面積を小さくする
ことができるので、液晶表示装置およびこれを組み込ん
だ情報処理装置を小型化、軽量化することができる。さ
らに、蛍光管の収納におけるスペースの使用効率がよい
ので、当該液晶表示装置の外形寸法を小さくすることが
でき、当該装置を小型化、軽量化することができ、製造
コストを低減することができる。
As described above, according to the liquid crystal display device of the present invention, it is possible to prevent the occurrence of display unevenness, improve the display quality, and increase the pressing force of the liquid crystal display panel in the device. Therefore, the mechanical strength can be improved and the reliability can be improved. Further, by disposing the video signal line driving circuit board only on one side of the display panel, the area of the frame portion around the screen can be reduced, so that the liquid crystal display device and information processing incorporating the same can be realized. The device can be made smaller and lighter. Further, since the space is efficiently used for housing the fluorescent tube, the external dimensions of the liquid crystal display device can be reduced, the device can be downsized and lightened, and the manufacturing cost can be reduced. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用したアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示モジュールの分解斜
視図である。
FIG. 1 is an exploded perspective view of a liquid crystal display module of an active matrix type color liquid crystal display device to which the present invention is applied.

【図2】液晶表示部の一画素とその周辺を示す要部平面
図である。
FIG. 2 is a main-portion plan view showing one pixel of a liquid crystal display portion and its periphery.

【図3】図2の3−3切断線における1画素とその周辺
を示す断面図である。
FIG. 3 is a cross-sectional view showing one pixel and its periphery taken along the section line 3-3 in FIG.

【図4】図2の4−4切断線における付加容量Caddの
断面図である。
FIG. 4 is a cross-sectional view of the additional capacitance Cadd taken along the line 4-4 in FIG.

【図5】図2に示す画素を複数配置した液晶表示部の要
部平面図である。
5 is a plan view of a main part of a liquid crystal display unit in which a plurality of pixels shown in FIG. 2 are arranged.

【図6】図2に示す画素の層g2、ASのみを描いた平
面図である。
FIG. 6 is a plan view showing only a layer g2 and AS of the pixel shown in FIG.

【図7】図2に示す画素の層d1、d2、d3のみを描
いた平面図である。
7 is a plan view illustrating only layers d1, d2, and d3 of the pixel shown in FIG.

【図8】図2に示す画素の画素電極層ITO1、遮光膜
BMおよびカラーフィルタ層FILのみを描いた平面図
である。
8 is a plan view showing only a pixel electrode layer ITO1, a light shielding film BM and a color filter layer FIL of the pixel shown in FIG.

【図9】図5に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。
9 is a plan view of a principal part illustrating only a pixel electrode layer, a light shielding film, and a color filter layer of the pixel array shown in FIG.

【図10】ゲート端子GTMとゲート配線GLの接続部
近辺を示す平面と断面の図である。
FIG. 10 is a plan view and a cross-sectional view showing the vicinity of a connecting portion between a gate terminal GTM and a gate wiring GL.

【図11】ドレイン端子DTMと映像信号線DLとの接
続部付近を示す平面と断面の図である。
FIG. 11 is a plan view and a cross-sectional view showing the vicinity of a connection portion between a drain terminal DTM and a video signal line DL.

【図12】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。
FIG. 12 is an equivalent circuit diagram showing a liquid crystal display section of an active matrix type color liquid crystal display device.

【図13】図2に示す画素の等価回路図である。FIG. 13 is an equivalent circuit diagram of the pixel shown in FIG.

【図14】基板SUB1側の工程A〜Cの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
FIG. 14 is a flow chart of a cross-sectional view of a pixel portion and a gate terminal portion showing a manufacturing process of steps A to C on the substrate SUB1 side.

【図15】基板SUB1側の工程D〜Fの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
FIG. 15 is a flow chart of a cross-sectional view of a pixel portion and a gate terminal portion showing manufacturing steps of steps D to F on the substrate SUB1 side.

【図16】基板SUB1側の工程G〜Iの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
FIG. 16 is a flow chart of a cross-sectional view of a pixel portion and a gate terminal portion showing manufacturing steps of steps GI on the side of the substrate SUB1.

【図17】表示パネルのマトリクス周辺部の構成を説明
するための平面図である。
FIG. 17 is a plan view for explaining the configuration of the matrix peripheral portion of the display panel.

【図18】図17の周辺部をやや誇張し更に具体的に説
明するためのパネル平面図である。
FIG. 18 is a panel plan view for slightly exaggerating the peripheral portion of FIG. 17 to explain it more specifically.

【図19】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。
FIG. 19 is an enlarged plan view of a corner portion of a display panel including electrical connection portions of upper and lower substrates.

【図20】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。
FIG. 20 is a cross-sectional view showing the vicinity of a panel angle and the vicinity of a video signal terminal portion on both sides with the pixel portion of the matrix at the center.

【図21】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。
FIG. 21 is a cross-sectional view showing a scan signal terminal on the left side and a panel edge portion without an external connection terminal on the right side.

【図22】駆動回路を構成する集積回路チップCHIが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージTCPの断面構造を示す図である。
FIG. 22 is a diagram showing a cross-sectional structure of a tape carrier package TCP in which an integrated circuit chip CHI forming a drive circuit is mounted on a flexible wiring board.

【図23】テープキャリアパッケージTCPを表示パネ
ルPNLの映像信号回路用端子DTMに接続した状態を
示す要部断面図である。
FIG. 23 is a main-portion cross-sectional view showing a state where the tape carrier package TCP is connected to the video signal circuit terminal DTM of the display panel PNL.

【図24】シールドケースSHD内に液晶表示パネルP
NLと回路基板PCB1〜3が組み込まれた下面図、A
−A切断線における断面図、A−A切断線における断面
図、B−B切断線における断面図、C−C切断線におけ
る断面図、D−D切断線における断面図である。
FIG. 24 shows a liquid crystal display panel P in a shield case SHD.
A bottom view in which NL and circuit boards PCB1 to PCB3 are incorporated, A
It is a sectional view in a section line A-A, a sectional view in a section line AA, a sectional view in a section line BB, a sectional view in a section line CC, and a sectional view in a section line DD.

【図25】シールドケースSHDの上面図、前側面図、
後側面図、右側面図、左側面図である。
FIG. 25 is a top view, a front side view of the shield case SHD,
It is a rear side view, a right side view, and a left side view.

【図26】液晶表示パネルPNLと、テープキャリアパ
ッケージTCPを実装した回路基板PCB1〜3の下面
図、A−A切断線における断面図、B−B切断線におけ
る断面図、C−C切断線における断面図、D−D切断線
における断面図である。
FIG. 26 is a bottom view of the liquid crystal display panel PNL and the circuit boards PCB1 to PCB3 on which the tape carrier package TCP is mounted, a cross-sectional view taken along the line AA, a cross-sectional view taken along the line BB, and a line cut along CC. It is sectional drawing, sectional drawing in the DD cutting line.

【図27】テープキャリアパッケージTCPを実装しな
い回路基板PCB1〜3の詳細下面図である。
FIG. 27 is a detailed bottom view of the circuit boards PCB1 to PCB3 on which the tape carrier package TCP is not mounted.

【図28】絶縁シートINS1〜3の上面図、A−A切
断線における断面図、B−B切断線における断面図、C
−C切断線における断面図である。
FIG. 28 is a top view of insulating sheets INS1 to INS3, a sectional view taken along the line AA, a sectional view taken along the line BB, and C.
It is sectional drawing in the -C cutting line.

【図29】(A)はインターフェイス回路基板PCB3
の上面図、(B)は下面図である。
FIG. 29 (A) is an interface circuit board PCB3
Is a top view, and (B) is a bottom view.

【図30】インターフェイス回路基板PCB3に搭載し
たハイブリッド集積回路HIの横側面図、前側面図であ
る。
FIG. 30 is a lateral side view and a front side view of the hybrid integrated circuit HI mounted on the interface circuit board PCB3.

【図31】ゲート側回路基板PCB1の下面図である。FIG. 31 is a bottom view of the gate-side circuit board PCB1.

【図32】ゲート側回路基板PCB2の下面図である。FIG. 32 is a bottom view of the gate-side circuit board PCB2.

【図33】テープキャリアパッケージTCPの平面(下
面)図である。
FIG. 33 is a plan (bottom) view of the tape carrier package TCP.

【図34】複数枚実装したTCPの平面(下面)図、側
面図である。
34A and 34B are a plan view (bottom surface) and a side view of a plurality of mounted TCPs.

【図35】(A)、(B)、(C)はそれぞれジョイナ
JN1〜3の平面図である。
35 (A), (B), and (C) are plan views of joiners JN1 to JN3, respectively.

【図36】実装したジョイナJN1、JN2の平面図、
側面図である。
FIG. 36 is a plan view of the mounted joiners JN1 and JN2,
It is a side view.

【図37】下側ケースMCAの上面図、前側面図、後側
面図、右側面図、左側面図である。
FIG. 37 is a top view, a front side view, a rear side view, a right side view, and a left side view of a lower case MCA.

【図38】下側ケースMCAの下面図である。FIG. 38 is a bottom view of the lower case MCA.

【図39】(A)は下側ケースMCA内に収納した導光
板GLB、蛍光管LP、ゴムブッシュGB等の上面図、
(B)はB−B切断線における断面図、(C)はC−C
切断線における断面図である。
FIG. 39 (A) is a top view of the light guide plate GLB, the fluorescent tube LP, the rubber bush GB, etc. housed in the lower case MCA;
(B) is a sectional view taken along the line BB, and (C) is CC.
It is sectional drawing in a cutting line.

【図40】(A)はバックライトBL(蛍光管LP、ラ
ンプケーブルLPC、ゴムブッシュGB)の要部上面
図、(B)はA−A切断線における断面図である。
FIG. 40A is a top view of a main part of the backlight BL (fluorescent tube LP, lamp cable LPC, rubber bush GB), and FIG. 40B is a sectional view taken along the line AA.

【図41】下側ケースMCA内に収納したバックライト
BL(導光板GLB、蛍光管LP等)の要部断面図であ
る。
FIG. 41 is a cross-sectional view of essential parts of a backlight BL (light guide plate GLB, fluorescent tube LP, etc.) housed in a lower case MCA.

【図42】導光板GLBと液晶表示パネルPNLの押さ
え構造を示す液晶表示モジュールMDの要部断面図であ
る。
FIG. 42 is a cross-sectional view of essential parts of a liquid crystal display module MD, showing a pressing structure of a light guide plate GLB and a liquid crystal display panel PNL.

【図43】液晶表示パネルPNLと、テープキャリアパ
ッケージTCPを実装した回路基板PCB1〜3とゴム
クッションGCの下面図である。
FIG. 43 is a bottom view of the liquid crystal display panel PNL, the circuit boards PCB1 to PCB3 mounted with the tape carrier package TCP, and the rubber cushion GC.

【図44】シールドケースSHD、液晶表示パネルPN
L、ゴムクッションGC、下側ケースMCAの実装状態
を示す要部断面図である。
FIG. 44: Shield case SHD, liquid crystal display panel PN
FIG. 7 is a cross-sectional view of a main part showing a mounting state of L, a rubber cushion GC, and a lower case MCA.

【図45】シールドケースSHD、液晶表示パネルPN
L、ゴムクッションGC、下側ケースMCAの従来の実
装状態を示す要部断面図である。
FIG. 45: Shield case SHD, liquid crystal display panel PN
It is a principal part sectional view which shows the conventional mounting state of L, the rubber cushion GC, and the lower case MCA.

【図46】従来の液晶表示モジュールMDLの取付穴S
Hを示す図である。
FIG. 46: Mounting hole S of conventional liquid crystal display module MDL
It is a figure which shows H.

【図47】液晶表示モジュールMDLを実装したノート
ブック型のパソコン、あるいはワープロの斜視図であ
る。
FIG. 47 is a perspective view of a notebook personal computer or a word processor in which the liquid crystal display module MDL is mounted.

【符号の説明】 PNL…液晶表示パネル、SUB1…下部透明ガラス基
板、SUB2…上部透明ガラス基板、GC…ゴムクッシ
ョン、PCB1…ドレイン側回路基板、MDL…モジュ
ール、TCP1…テープキャリアパッケージ、LP…蛍
光管。
[Explanation of symbols] PNL ... Liquid crystal display panel, SUB1 ... Lower transparent glass substrate, SUB2 ... Upper transparent glass substrate, GC ... Rubber cushion, PCB1 ... Drain side circuit board, MDL ... Module, TCP1 ... Tape carrier package, LP ... Fluorescent tube.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 直人 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 鎗田 克彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 近藤 裕則 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 鈴木 雅彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Naoto Kobayashi 3681 Hayano, Mobara-shi, Chiba Hitachi Device Engineering Co., Ltd. 72) Inventor Hironori Kondo 3300 Hayano, Mobara-shi, Chiba Electronic Device Division, Hitachi, Ltd. (72) Masahiko Suzuki 3300 Hayano, Mobara-shi, Chiba Electronic Device Division, Hitachi, Ltd.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】重ね合わせた2枚の絶縁基板の間に液晶を
封止してなる液晶表示パネルに1枚板部を設け、前記1
枚板部の上面、下面の少なくとも一方に弾性体を介して
前記液晶表示パネルを押え込み、当該装置内で固定した
ことを特徴とする液晶表示装置。
1. A single plate portion is provided in a liquid crystal display panel in which liquid crystal is sealed between two superposed insulating substrates.
A liquid crystal display device, characterized in that the liquid crystal display panel is pressed into at least one of the upper surface and the lower surface of the plate portion via an elastic body and fixed in the device.
【請求項2】重ね合わせた2枚の透明ガラス基板の間に
液晶を封止してなる液晶表示パネルと、前記液晶表示パ
ネルの外周部に配置した回路基板と、前記液晶表示パネ
ルの下に配置したバックライトとを有する液晶表示装置
において、前記液晶表示パネルと前記回路基板とを収納
する金属製シールドケースと、前記バックライトを収納
する一体成型により形成されたモールドケースとをそれ
ぞれに設けた嵌合部を嵌合させて一体化して成り、か
つ、前記液晶表示パネルに設けた1枚板部に弾性体を介
して前記液晶表示パネルを押さえ込み、当該装置内で固
定したことを特徴とする液晶表示装置。
2. A liquid crystal display panel in which liquid crystal is sealed between two superposed transparent glass substrates, a circuit board arranged on an outer peripheral portion of the liquid crystal display panel, and a liquid crystal display panel below the liquid crystal display panel. In a liquid crystal display device having a backlight arranged, a metal shield case for housing the liquid crystal display panel and the circuit board, and a molded case formed by integral molding for housing the backlight are provided respectively. It is characterized in that the fitting portion is fitted and integrated, and the liquid crystal display panel is pressed into the single plate portion provided on the liquid crystal display panel via an elastic body and fixed in the device. Liquid crystal display device.
【請求項3】前記液晶表示パネルの前記1枚板部と、バ
ックライトとの間に前記弾性体が介在されていることを
特徴とする請求項2記載の液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein the elastic body is interposed between the one plate portion of the liquid crystal display panel and a backlight.
【請求項4】重ね合わせた2枚の透明ガラス基板の間に
液晶を封止してなる液晶表示パネルと、前記液晶表示パ
ネルの外周部の2方、3方または4方に配置した回路基
板と、前記液晶表示パネルの下に配置したバックライト
の導光板と、前記液晶表示パネルと前記回路基板とを収
納する金属製シールドケースと、前記バックライトを収
納する一体成型により形成されたモールドケースとを有
し、前記金属製シールドケースと前記モールドケースと
をそれぞれに設けた嵌合部材を嵌合させて一体化してな
る液晶表示装置において、前記液晶表示パネルに1枚板
部を設け、前記1枚板部と前記導光板との間に弾性体を
介して前記液晶表示パネルと前記導光板とを押さえ込
み、当該装置内で固定したことを特徴とする液晶表示装
置。
4. A liquid crystal display panel in which liquid crystal is sealed between two laminated transparent glass substrates, and a circuit board arranged on the outer peripheral portion of the liquid crystal display panel in two, three or four directions. A light guide plate for a backlight arranged under the liquid crystal display panel, a metal shield case for housing the liquid crystal display panel and the circuit board, and a molded case formed by integral molding for housing the backlight. A liquid crystal display device comprising: a metal shield case and a mold case, the fitting members being provided in the metal shield case and the mold case, respectively, and being integrated with each other; A liquid crystal display device characterized in that the liquid crystal display panel and the light guide plate are pressed between the one plate portion and the light guide plate via an elastic body and fixed in the device.
【請求項5】前記液晶表示パネルと、前記金属製シール
ドケースとの間に両面粘着シートが介在されて接着され
ていることを特徴とする請求項2、3または4記載の液
晶表示装置。
5. The liquid crystal display device according to claim 2, wherein a double-sided adhesive sheet is interposed and bonded between the liquid crystal display panel and the metal shield case.
【請求項6】前記1枚板部を前記液晶表示パネルの3辺
または全周に設けたことを特徴とする請求項1、2、
3、4または5記載の液晶表示装置。
6. The one plate portion is provided on three sides or the entire circumference of the liquid crystal display panel.
The liquid crystal display device according to 3, 4, or 5.
【請求項7】液晶表示パネルの片側のみに映像信号線の
端子が引き出され、前記端子と接続する映像信号線駆動
用回路基板を前記表示パネルの辺の一方側のみに配置し
たことを特徴とする液晶表示装置。
7. A liquid crystal display panel is provided with a video signal line terminal extending only to one side, and a video signal line driving circuit board connected to the terminal is disposed only on one side of the display panel. Liquid crystal display device.
【請求項8】それぞれ透明画素電極と配向膜とを設けた
面が対向するように第1および第2の絶縁基板を所定の
間隙を隔てて重ね合わせ、前記両基板間の縁部に枠状に
設けたシール材により、前記両基板を貼り合わせると共
に前記両基板間の前記シール材の内側に液晶を封止して
成り、前記第1の絶縁基板の前記対向面に複数本配列形
成した走査信号線および映像信号線の各端子を前記シー
ル材の外側に設けた液晶表示パネルを有する液晶表示装
置において、前記映像信号線の前記端子を前記液晶表示
パネルの片側のみに引き出し、前記映像信号線の前記端
子と接続する映像信号線駆動用回路基板を前記表示パネ
ルの長辺の一方側のみに配置したことを特徴とする液晶
表示装置。
8. A first and a second insulating substrate are superposed with a predetermined gap therebetween so that the surfaces provided with the transparent pixel electrode and the alignment film face each other, and a frame shape is formed at an edge portion between the both substrates. The two substrates are attached to each other by a sealing material provided on the substrate and liquid crystal is sealed inside the sealing material between the two substrates, and a plurality of arrays are formed on the facing surface of the first insulating substrate. In a liquid crystal display device having a liquid crystal display panel in which each terminal of a signal line and a video signal line is provided outside the sealing material, the terminal of the video signal line is drawn out only to one side of the liquid crystal display panel, 2. A liquid crystal display device, wherein a video signal line driving circuit board connected to the terminal is disposed only on one side of a long side of the display panel.
【請求項9】水平方向に延在し、かつ垂直方向に複数本
配置した走査信号線と、垂直方向に延在し、かつ水平方
向に複数本配置した映像信号線と、隣接する2本の前記
走査信号線と隣接する2本の前記映像信号線との交差領
域内にそれぞれ第1の画素電極とスイッチング素子とを
設けた第1の絶縁基板と、前記第1の画素電極に対向し
て第2の画素電極を設けた第2の絶縁基板とを所定の間
隙を隔てて重ね合わせ、前記両基板間に液晶を封止して
成る液晶表示パネルを有する液晶表示装置において、前
記映像信号線の端子を前記液晶表示パネルの片側のみに
引き出し、前記映像信号線の前記端子と接続する映像信
号線駆動用回路基板を前記表示パネルの長辺の一方側の
みに配置したことを特徴とする液晶表示装置。
9. A scanning signal line extending in the horizontal direction and arranging a plurality of lines in the vertical direction; a video signal line extending in the vertical direction and arranging a plurality of lines in the horizontal direction; A first insulating substrate provided with a first pixel electrode and a switching element in an intersection region between the scanning signal line and two video signal lines adjacent to each other, and a first insulating substrate facing the first pixel electrode. In a liquid crystal display device having a liquid crystal display panel, which is formed by stacking a second insulating substrate provided with a second pixel electrode with a predetermined gap therebetween and sealing liquid crystal between the two substrates, the video signal line. And a video signal line driving circuit board connected to the terminal of the video signal line is arranged on only one side of the long side of the display panel. Display device.
【請求項10】前記映像信号線駆動用回路基板が配置さ
れた前記表示パネルの辺の他方側には回路基板が配置さ
れていないことを特徴とする請求項7、8または9記載
の液晶表示装置。
10. The liquid crystal display according to claim 7, wherein no circuit board is arranged on the other side of the side of the display panel on which the video signal line driving circuit board is arranged. apparatus.
【請求項11】前記映像信号線駆動用回路基板を配置し
た前記表示パネルの辺と垂直の2辺の一方側に走査信号
線駆動用回路基板を配置し、他方側に電源回路と変換回
路を有する回路基板を配置したことを特徴とする請求項
7、8、9または10記載の液晶表示装置。
11. A scanning signal line driving circuit board is arranged on one side of two sides perpendicular to the side of the display panel on which the video signal line driving circuit board is arranged, and a power supply circuit and a conversion circuit are arranged on the other side. The liquid crystal display device according to claim 7, 8, 9 or 10, wherein a circuit board having the same is disposed.
【請求項12】請求項7、8、9、10または11記載
の前記液晶表示装置が表示部として所定の情報処理装置
に組み込まれたとき、前記映像信号線駆動用回路基板が
前記表示部の画面の上側に配置されていることを特徴と
する情報処理装置。
12. When the liquid crystal display device according to any one of claims 7, 8, 9, 10 or 11 is incorporated into a predetermined information processing device as a display unit, the video signal line driving circuit board serves as a display unit. An information processing device arranged on the upper side of a screen.
【請求項13】液晶表示パネルの外周部に複数個配置し
たテープキャリアパッケージの下に、バックライトの蛍
光管を配置したことを特徴とする液晶表示装置。
13. A liquid crystal display device characterized in that a fluorescent tube of a backlight is arranged under a tape carrier package arranged in plural on the outer peripheral portion of a liquid crystal display panel.
【請求項14】液晶表示パネルと、前記液晶表示パネル
の下に配置した導光板と、前記導光板の少なくとも1側
面近傍に配置した蛍光管と、前記液晶表示パネルの外周
部に複数個配置したテープキャリアパッケージとを有す
る液晶表示装置において、複数個配置した前記テープキ
ャリアパッケージの下に前記蛍光管を配置したことを特
徴とする液晶表示装置。
14. A liquid crystal display panel, a light guide plate arranged under the liquid crystal display panel, a fluorescent tube arranged near at least one side surface of the light guide plate, and a plurality of fluorescent lamps arranged on an outer peripheral portion of the liquid crystal display panel. A liquid crystal display device having a tape carrier package, wherein the fluorescent tubes are arranged under a plurality of the tape carrier packages.
【請求項15】液晶表示パネルの長辺の一方と、液晶表
示パネルの短辺の一方の外周部のみに、複数個の前記テ
ープキャリアパッケージを配列し、前記液晶表示パネル
の長辺または短辺に配列した複数個のテープキャリアパ
ッケージの下に前記蛍光管を配置したことを特徴とする
請求項13記載の液晶表示装置。
15. A plurality of the tape carrier packages are arranged only on one of the long sides of the liquid crystal display panel and the outer periphery of one of the short sides of the liquid crystal display panel, and the long sides or the short sides of the liquid crystal display panel are arranged. 14. The liquid crystal display device according to claim 13, wherein the fluorescent tube is arranged under a plurality of tape carrier packages arranged in a line.
JP6075019A 1994-04-13 1994-04-13 Liquid crystal display device and information processor Pending JPH07281183A (en)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP6075019A JPH07281183A (en) 1994-04-13 1994-04-13 Liquid crystal display device and information processor
TW084102629A TW386173B (en) 1994-04-13 1995-03-18 Liquid crystal display device and information processing device
US08/419,000 US5640216A (en) 1994-04-13 1995-04-07 Liquid crystal display device having video signal driving circuit mounted on one side and housing
KR1019950008604A KR100299388B1 (en) 1994-04-13 1995-04-13 Liquid Crystal Display and Information Processing Equipment
CNB2006101006015A CN100426093C (en) 1994-04-13 1995-04-13 Liquid crystal display device
CNB2006101016801A CN100557485C (en) 1994-04-13 1995-04-13 Lcd
CN95105740A CN1100280C (en) 1994-04-13 1995-04-13 A liquid crystal display device having veideo signal driving circuit mounted on one side
CNB021543224A CN100354717C (en) 1994-04-13 1995-04-13 Liquid crystal display
US08/780,237 US5805249A (en) 1994-04-13 1997-01-08 Liquid crystal display device having video signal driving circuit mounted on one side
US08/816,145 US5815224A (en) 1994-04-13 1997-03-12 Liquid crystal display device having video signal driving circuit mounted on one side
KR1019970011634A KR100312256B1 (en) 1994-04-13 1997-03-31 Liquid crystal display device
US09/120,278 US5946062A (en) 1994-04-13 1998-07-22 Liquid crystal display device video having signal driving circuit mounted on one side
US09/928,496 USRE38516E1 (en) 1994-04-13 2001-08-14 Liquid crystal display with casing structure
US10/834,233 USRE40130E1 (en) 1994-04-13 2004-04-29 Liquid crystal display device video having signal driving circuit mounted on one side
US11/247,142 USRE41306E1 (en) 1994-04-13 2005-10-12 Liquid crystal display device having rubber bushes for receiving ends of a fluorescent tube and enabling connection of lamp cables thereat
US11/247,137 USRE41305E1 (en) 1994-04-13 2005-10-12 Liquid crystal display device having a mold case and rubber bushes for receiving ends of a fluorescent tube enabling connection of lamp cables thereat
US11/980,697 USRE41732E1 (en) 1994-04-13 2007-10-31 Liquid crystal display device video having signal driving circuit mounted on one side

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6075019A JPH07281183A (en) 1994-04-13 1994-04-13 Liquid crystal display device and information processor

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP6277451A Division JPH07281185A (en) 1994-11-11 1994-11-11 Liquid crystal display device
JP2002010168A Division JP2002303878A (en) 2002-01-18 2002-01-18 Liquid crystal display device and information processing device
JP2002010243A Division JP2002236281A (en) 2002-01-18 2002-01-18 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07281183A true JPH07281183A (en) 1995-10-27

Family

ID=13564056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6075019A Pending JPH07281183A (en) 1994-04-13 1994-04-13 Liquid crystal display device and information processor

Country Status (2)

Country Link
JP (1) JPH07281183A (en)
CN (1) CN100557485C (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091971A (en) * 2003-09-19 2005-04-07 Hitachi Displays Ltd Display device
JP2006330600A (en) * 2005-05-30 2006-12-07 Sharp Corp Back light device and liquid crystal display device
CN100397174C (en) * 2004-12-22 2008-06-25 爱普生映像元器件有限公司 Liquid crystal display apparatus
JP4711529B2 (en) * 2001-03-12 2011-06-29 パナソニック株式会社 Liquid crystal display device
WO2015063273A1 (en) 2013-10-31 2015-05-07 Barco N.V. Display system and method for producing same
US9449540B2 (en) 2013-01-24 2016-09-20 Japan Display Inc. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867038A (en) 2016-06-17 2016-08-17 深圳市华星光电技术有限公司 Array substrate, manufacturing method of array substrate and liquid crystal display
KR102555995B1 (en) * 2018-01-25 2023-07-14 삼성디스플레이 주식회사 Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724642B2 (en) * 1991-09-10 1998-03-09 シャープ株式会社 Liquid crystal display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711529B2 (en) * 2001-03-12 2011-06-29 パナソニック株式会社 Liquid crystal display device
JP2005091971A (en) * 2003-09-19 2005-04-07 Hitachi Displays Ltd Display device
CN100397174C (en) * 2004-12-22 2008-06-25 爱普生映像元器件有限公司 Liquid crystal display apparatus
JP2006330600A (en) * 2005-05-30 2006-12-07 Sharp Corp Back light device and liquid crystal display device
JP4585916B2 (en) * 2005-05-30 2010-11-24 シャープ株式会社 Backlight device and liquid crystal display device
US9449540B2 (en) 2013-01-24 2016-09-20 Japan Display Inc. Display device
WO2015063273A1 (en) 2013-10-31 2015-05-07 Barco N.V. Display system and method for producing same

Also Published As

Publication number Publication date
CN100557485C (en) 2009-11-04
CN101013214A (en) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100312256B1 (en) Liquid crystal display device
JP3205373B2 (en) Liquid crystal display
JP3247793B2 (en) Liquid crystal display
JPH0675216A (en) Liquid crystal display device
JPH07281185A (en) Liquid crystal display device
JPH07281183A (en) Liquid crystal display device and information processor
JPH07281161A (en) Liquid crystal display device
JP3406586B2 (en) Liquid crystal display
JP3691791B2 (en) Liquid crystal display device
JP3100743B2 (en) Terminal connection structure of tape carrier package
JP3469907B2 (en) Liquid crystal display
JP3313236B2 (en) Liquid crystal display
JP3276628B2 (en) Liquid crystal display
JPH05257128A (en) Liquid crystal display device
JPH07191339A (en) Liquid crystal display device
JP3252139B2 (en) Liquid crystal display
JP3811176B2 (en) Liquid crystal display
JPH07281160A (en) Liquid crystal display device
JP2003161928A (en) Liquid crystal display device
JP3737432B2 (en) Liquid crystal display
JP2006053575A (en) Liquid crystal display
JP2002341315A (en) Liquid-crystal display device
JPH05257129A (en) Liquid crystal display device
JP2002303878A (en) Liquid crystal display device and information processing device
JPH0659270A (en) Liquid crystal display device