JPH07271408A - 制御用処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 多数の入出力処理を可能とし、しかも、入出
力周辺機能を自在かつ広範に利用できるようにするとと
もに、デバッグ作業を容易とし、また、全体を安価な構
成とすることができる、制御用処理装置を提供するこ
と。 【構成】 演算処理を行うＣＰＵ２と、アナログ信号を
ディジタル信号に変換するＡ／Ｄ変換器３と、ディジタ
ル信号をアナログ信号に変換するＤ／Ａ変換器４と、デ
ィジタル信号を入出力するディジタル入出力ポート５
と、一定周期で割り込みを要求するタイマ６と、制御プ
ログラムを格納するＲＯＭ７と、データの書き込み及び
読み出し可能な一ＲＡＭ８と、を有する１チップマイク
ロコンピュータ１を備えた制御用処理装置において、前
記１チップマイクロコンピュータ１は、該１チップマイ
クロコンピュータ１から入出力される１本のアナログま
たはディジタルデータを複数本に拡張する拡張回路１
０、１１、１２を具備してなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速マイクロコンピュ
ータを有する制御用処理装置に係り、特に、多数の入出
力信号と大規模なプログラムを必要とする制御用処理装
置に関する。

【０００２】

【従来の技術】従来、自動車に用いられる制御用処理装
置においては、例えば、エンジン制御、自動変速機制
御、オンボード自己診断（ＯＢＤ）、計器パネル制御な
どの制御装置が、別々のマイクロコンピュータを用いて
構成されており、しかも、各マイクロコンピュータは制
御に必要なタイマやカウンタ、アナログ入出力端子数な
どを最適な構成からなるハードウェアを選別して用いて
いた。

【０００３】ところが、マイクロコンピュータの処理能
力が格段に向上した場合に、現在の処理項目は短時間で
終わらせることができるため、残りの大部分の時間は無
意味な処理で満たさなければならない。そこで、１つの
マイクロコンピュータで複数の制御を同時または割り込
み処理により行い、コストパフォーマンスを向上させる
ようにした技術が知られている（例えば、特開昭５７−
１０８９０３号公報参照）。

【０００４】

【発明が解決しようとする課題】前記の如き従来の制御
用処理装置にあっては、より多くの入出力ポートとＲＯ
Ｍ領域が必要となり、１チップで対応するためにはポー
ト端子、アドレス・データバス端子を増加しなければな
らず、コスト的に不利であるという問題点があった。

【０００５】また、複数の制御を１チップで実現する
と、タイマカウンタなど入出力周辺機能を全ての制御に
対応できるように構成する必要があり、制御の組合せに
より最適な構成のマイクロコンピュータは非常に多くの
種類になってしまう。そのため、複数の制御対象に対し
て多数の制御プログラム作成者を要し、従って、デバッ
グ作業の効率が大幅に低下するという問題点があった。

【０００６】本発明は、このような問題に鑑みてなされ
たもので、その目的は、多数の入出力処理を可能とし、
しかも、入出力周辺機能を自在かつ広範に利用できるよ
うにするとともに、デバッグ作業を容易とし、また、全
体を安価な構成とすることができる、制御用処理装置を
提供することにある。

【０００７】

【課題を解決するための手段】前記の目的を達成すべ
く、本発明に係わる制御用処理装置は、基本的には、演
算処理を行うＣＰＵと、アナログ信号をディジタル信号
に変換するＡ／Ｄ変換器と、ディジタル信号をアナログ
信号に変換するＤ／Ａ変換器と、ディジタル信号を入出
力するディジタル入出力ポートと、一定周期で割り込み
を要求するタイマと、制御プログラムを格納するＲＯＭ
と、データの書き込み及び読み出し可能な一ＲＡＭと、
を有する１チップマイクロコンピュータを備えた制御用
処理装置において、前記１チップマイクロコンピュータ
は、該１チップマイクロコンピュータから入出力される
１本のアナログまたはディジタルデータを複数本に拡張
する拡張回路を具備したことを特徴としている。

【０００８】そして、本発明のより好ましい具体的とし
ては、１チップマイクロコンピュータが、該１チップマ
イクロコンピュータに内蔵されたＲＯＭと、該ＲＯＭに
記憶された制御プログラムとは独立した制御プログラム
を記憶させた外部拡張ＲＯＭとを備えたことを特徴とす
るものや、前記ディジタル入出力ポートが、燃料噴射信
号、点火信号、クランク角センサ信号を入出力するよう
にしたことを特徴としたものが挙げられる。

【０００９】

【作用】前述の如く構成された本発明に係わる制御用処
理装置においては、マイクロコンピュータの入出力ポー
トを１ビットの最小限のチップ構成とし、アドレスを設
けて拡張回路により外部で多本数化され、より経済的な
チップ構成となる。また、入出力周辺機能はソフトウェ
ア化することによりフレキシブルな対応が可能となる。
さらに、エンジン制御、自動変速機制御、オンボード自
己診断等の制御項目毎に、制御プログラムを格納するＲ
ＯＭを設け、各制御プログラムの独立性が増しデバッグ
が容易になる。

【００１０】

【実施例】以下、図面により本発明の実施例を説明す
る。なお、以下の各実施例を説明するための図におい
て、同一機能を有する対応部材には同一符号を付し、重
複する説明は省略する。まず、図１〜４により、例えば
自動車用総合制御装置等に好適な本発明の一実施例によ
る制御用処理装置のハードウェア構成の一例について詳
細に説明する。

【００１１】図１は、本発明による制御用処理装置の一
実施例を示す基本ハードウェア構成のブロック図の一例
である。１チップマイクロコンピュータ１は、演算処理
を行うＣＰＵ２、アナログデータを取り込むＡ／Ｄ変換
器３、アナログデータを出力するＤ／Ａ変換器４、ディ
ジタルデータを入出力する入出力ポート５、一定周期で
割り込みを要求するタイマ６、制御プログラムを格納す
るＲＯＭ７、一時的にデータを記憶するＲＡＭ８で構成
される。

【００１２】次に、制御プログラムを格納するＲＯＭの
構成を示す。本実施例ではマイクロコンピュータ１に内
蔵するＲＯＭ７と、外部に拡張したＲＯＭ９、４０を持
つ。それぞれのＲＯＭには、独立した対象の制御プログ
ラムを記憶させることが望ましい。例えば、ＲＯＭ７に
は、総合的に全体の流れを監視、制御するオペレーティ
ングシステムを記憶するとともに、ＲＯＭ９にはエンジ
ン制御やオンボード自己診断等、ＲＯＭ４０には自動変
速機制御のプログラムをそれぞれ記憶する。このように
すると、例えば、自動変速機制御プログラムに不具合が
生じた場合には、ＲＯＭ４０だけをデバッグする（プロ
グラムの誤り箇所を書き換える）だけの簡単な操作で対
応することができる。更に、それぞれが別個のＲＯＭ
７、９、４０から成るため、デバイス上でのトラブルは
他の制御に影響を与えることがない。しかも、プログラ
ムを作成する時も自然に独立性を意識するため、お互い
の制御に干渉の少ないプログラムとすることができる。

【００１３】次に、拡張回路１０、１１、１２について
説明する。これらは、マイクロコンピュータ１から入出
力される１本のアナログまたはディジタルデータを複数
本に拡張するものである。これにより、マイクロコンピ
ュータ１の入出力端子は大幅に減少する。また、拡張回
路１０、１１、１２のアドレス信号線Ａ１〜３を増減す
ることにより拡張可能本数が容易に変更でき、経済的か
つ広範囲にわたる応用が可能となる。さらに、前記拡張
回路１０、１１、１２は１チップマイクロコンピュータ
１の近傍にある必要はなく、例えば、エンジンの近傍に
取り付けることにより、入出力ポート信号Ｓ１〜８を最
小限の信号線で１チップマイクロコンピュータ１へＬＡ
Ｎ等により転送することができ配線及びコネクタを安価
にできる。

【００１４】図２は、図１の基本ハードウェア構成図に
示した、アナログ信号を入力するＡ／Ｄ変換器３の入力
チャンネルを複数に拡張するＡ／Ｄ拡張回路１０のブロ
ック図である。サンプルホルダ１３は、信号Ｓ２のホー
ルド指令により入力するアナログデータをホールドす
る。このアナログ値はマルチプレクサ１４を用いて選択
され、マイクロコンピュータ１に信号Ｓ１として出力さ
れる。目的とするアナログ信号の選択はアドレス信号Ａ
１に出力される。例えば、アドレス信号Ａ１が３本とも
Ｌｏｗレベルであればアナログ信号Ｘ０を選択できる。
なお、ここではアドレス信号が３本であるため選択信号
は８本までであるが、アドレス信号線を増減させること
により選択信号数を自由に設定することができる。

【００１５】また、アナログ信号Ｘ０からアナログ信号
Ｘ７まで順番にスキャンするようにアドレス信号を変化
させ、各チャンネル毎にＡ／Ｄ変換を行い変換値をレジ
スタに格納するハードウェアを構成しておけば、ＣＰＵ
２は、このレジスタを参照するだけでＡ／Ｄ変換値が得
られ、ソフトウェアを簡略化できる。図３は、図１の基
本ハードウェア構成図に示した、ディジタル入出力ポー
ト５の入出力チャンネルを複数に拡張するポート拡張回
路１１である。データラッチ回路１５、１６は、マイク
ロコンピュータ１の入出力ポート信号Ｓ３を一時記憶す
る回路であり入出力の数だけ必要となる。例えば、入出
力ポート５が入力モードである場合にはフリップフロッ
プ２５、３４にポートデータを記憶し、他方、出力モー
ドである場合にはフリップフロップ２６、３５にポート
データを記憶する。入出力モードはフリップフロップ２
７、３６に記憶し、フリップフロップ２７、３６の出力
がＬｏｗレベルであれば入力、Ｈｉレベルであれば出力
となるように３ステートゲート１９、２０、２１、２
２、２８、２９、３０、３１とインバータ２３、２４、
３２、３３を用いて信号を選択する。この入出力モード
の設定は、モード設定値を信号Ｓ４に出力し、信号Ｓ５
の記憶指令でフリップフロップ２７、３６に記憶する。
また、各チャンネルで自由に入力か出力かを設定できる
ようにマルチプレクサ１７を用いてモード設定信号を分
配している。また、ポートデータは記憶指令Ｓ６によっ
てフリップフロップ２５、２６、３４、３５に記憶する
が、各チャンネルへのポートデータの分配はマルチプレ
クサ１８を用いて行う。なお、ここではアドレス信号Ａ
２が３本であるため拡張できるポート信号は８本までで
あるが、アドレス信号本数を増減させることによりポー
ト信号数を自由に設定することができる。

【００１６】図４は、図１の基本ハードウェア構成図に
示した、アナログ信号を出力するＤ／Ａ変換器４の出力
チャンネルを複数に拡張するＤ／Ａ拡張回路１２であ
る。マイクロコンピュータ１から出力されるアナログ信
号Ｓ７はマルチプレクサ３７によりどの端子に出力する
か選択できる。目的とする出力端子の選択はアドレス信
号Ａ３で指定する。例えば、アドレス信号Ａ３が３本と
もＬｏｗレベルであれば出力端子Ｘ０を選択できる。ま
た、サンプルホルダ３８は、信号Ｓ８のホールド指令に
より出力するアナログデータをホールドする。これは、
出力端子が選択されていない時でも出力すべきアナログ
電位を保持するためである。なお、ここではアドレス信
号Ａ３が３本であるため出力信号は８本までであるが、
アドレス信号本数を増減させることにより出力信号数を
自由に設定することができる。

【００１７】次に、自動車総合制御の中でタイマ処理、
一定周期タスク起動要求処理、タスク起動要求管理処理
など、従来はそれぞれの処理に対応して設けられた専用
ハードウェアに代えて各処理をソフトウェアで実現した
実施例について説明する。これらの処理はソフトウェア
化することによりタイマ数、コンペアマッチレジスタ数
等が変更可能となり、様々な制御にフレキシブルに対応
することが可能となる。また、専用のハードウェアを持
たないためハードウェア構成が簡単になり製造コストを
低減することができる。

【００１８】図５は、割り込みタスクの全体フローチャ
ートを示す。なお、図５で示した処理は、後述するよう
に、リセット割り込みとタイマ割り込みのみを受け付け
る割り込み要求制御手段である。この処理はタイマ６を
用いて例えば１μｓ周期の割り込み要求を発生させ起動
する。この割り込み周期は短時間である方が各処理の時
間精度が向上する。このため本処理の演算負荷が過負荷
にならない範囲で、できるだけ割り込み周期を短くする
ことが望ましい。なお、全体はタイマ処理１００と、一
定周期タスク起動要求処理１０１と、タスク起動要求管
理処理１０２の３つに分けることができ、それらは順番
に処理される。

【００１９】このように、自動車の内燃機関や自動変速
機などに関する主要な制御は、図１に示した簡単なハー
ドウェア構成に図５に示す処理を施すことにより実現で
きるようになる。従って、ＣＰＵ２に対する割り込み要
求もリセット割り込みとタイマ手段６によるタイマ割り
込みだけになり、割り込み要求を制御するハードウェア
の構成も簡単にすることができる。

【００２０】図６は、パルスの周期を計測したり、目標
周期のパルスを出力するときに用いるタイマ処理の詳細
なフローチャートを示す。まず、処理１０３ではフリー
ランカウンタ（ＦＲＣ）処理を行い、この処理によりＦ
ＲＣは１μｓ周期で１カウントずつカウントアップす
る。なお、ここではカウントアップとしたがカウントダ
ウンでも構わない。また、１カウントでなく複数カウン
トでも構わない。処理１０４は、前記ＦＲＣの値とアウ
トプットコンペアレジスタ（ＯＣＲ１）の値の比較を行
う。処理１０５は、アウトプットデータ（ＯＤ）に記憶
された値、０または１をポートに出力する処理である。
従って、目標とする時間をＯＣＲ１に、ポート出力した
い値をＯＤに設定することにより、目標時間に０または
１をポート出力するアウトプットコンペア処理を実現す
ることができる。

【００２１】次に、ポート２に入力されたパルス信号が
立ち上がったときにＦＲＣの値をインプットキャプチャ
レジスタに取り込むインプットキャプチャ処理について
説明する。処理１０６では、ポート２に入力された信号
が１であるか０であるかで分岐を行う。この信号が１で
ある場合は処理１０７へ進みＯＬＤフラグの判定を行
う。これは、入力信号が立ち上がった瞬間であるかどう
かの判断である。立ち上がった瞬間である場合はＯＬＤ
フラグは処理１１１によりクリアされているため、処理
１０８へ分岐し、そうでなければ処理を終了する。処理
１０８ではインプットキャプチャレジスタ（ＩＣＲ１）
にＦＲＣの値を取り込む。処理１０９ではインプットキ
ャプチャが完了したことを示すＩＣフラグをセットす
る。次に、処理１１０では、ポート２への入力信号が引
き続き１のままであった場合に、誤ってＦＲＣの値を取
り込まないようにＯＬＤフラグをセットする。なお、こ
こではポート２への入力信号が０から１へ変化する場合
を示したが、１から０へ変化する場合も同様に処理でき
る。

【００２２】前述したアウトプットコンペア処理とイン
プットキャプチャ処理は、同様の処理フローを直列につ
なげることにより容易にアウトプットコンペアレジスタ
とインプットキャプチャレジスタの本数を拡張すること
ができる。図７は、一定の周期で演算を行いたいディジ
タルフィルタ処理などの起動要求を発生する一定周期タ
スク起動要求処理１０１の詳細なフローチャートを示
す。まず、処理１１２で基準となるタイマカウンタ（Ｔ
ＩＭ）のカウントアップ処理を行う。この場合も上記Ｆ
ＲＣと同様に、１μｓ周期で１カウントずつカウントア
ップする。処理１１３では、ＴＩＭの値とコンペアマッ
チレジスタ（ＣＭＲ）の値が等しいかどうか判断する。
等しく無い場合は処理を終了し、等しい場合は処理１１
４で起動したいタスクの起動要求フラグをセットする。
次に、処理１１５でコンペアマッチレジスタにＴｎを加
算し終了する。従って、Ｔｎ（μｓ）周期で起動要求フ
ラグをセットすることができる。

【００２３】図８は、起動要求があったタスクの実行の
管理を行うタスク起動要求管理処理１０２の詳細なフロ
ーチャートを示す。処理１１６では、起動要求が発生し
たかどうか起動要求フラグをスキャンして検査する。な
お、各タスクは起動優先順位を持っており、スキャンは
優先順位の高い方から行い、起動要求フラグを検出した
時点で次の処理１１７へと進む。処理１１７は、前記処
理１１６で検出した起動要求フラグを発生したタスク
が、新しく起動要求を発生したタスクであるかどうか判
断を行う。新しいタスクの起動要求であれば、処理１１
８へ進み、優先順位が高い方へ変化したか低い方へ変化
したか判断する。もし、高い方へ変化した場合は、処理
１１８’で起動要求タスクの先頭アドレスをスタックに
退避する。逆に、低い方へ変化した場合は、処理１１
８’’でスタックポインタを減らす。最後に割り込みか
ら復帰するｒｅｔｕｒｎ命令でプログラムカウンタ（Ｐ
Ｃ）にデータを復帰すると、自動的に目的のタスクを起
動することができる。

【００２４】このタスク起動要求管理処理１０２を実現
するためには、各タスクにも特別な処理を追加する必要
がある。図９は、この特別な処理を追加したアプリケー
ションタスクの一例である。処理１１９は、本タスクで
行いたい仕事である。処理１２０は、タスク起動要求管
理処理１０２を実現するために追加した特別な処理であ
り、処理１１９が終了した後で、起動要求フラグをクリ
アし、他のタスクが起動できるようにしなければならな
い。また、最後は無限ループとする。

【００２５】なお、前記タイマ処理１００、一定周期タ
スク起動要求処理１０１、タスク起動要求管理処理１０
２はデバッグが終了した時点で１チップマイクロコンピ
ュータ１の内蔵ＲＯＭ７にマスクＲＯＭ化することによ
り、従来のハードウェアによる扱いと同様に各処理の記
述が統一化できソフトウェアの開発効率を向上すること
ができる。

【００２６】次に、ＣＰＵ処理速度が更に高速化した場
合に、制御用処理装置として最適な本発明の他の実施例
に係わる１チップマイクロコンピュータの構成について
詳細に説明する。図１０〜１３に、ＣＰＵ２が更に高速
化したとき、ディジタル信号をアナログ信号に変換する
Ｄ／Ａ変換器の機能や、パルス信号の立ち上がりエッジ
をカウントするカウンタ機能などを入出力ポート手段５
で対応させて最小限の構成とした場合の実施例を示す。

【００２７】図１０は本発明の他の実施例によるハード
ウェア構成であるブロック図の一例である。本実施例
は、図１で示した実施例とは、Ｄ／Ａ変換器及びＤ／Ａ
拡張回路を具備していない点で相違し、ディジタル信号
をアナログ信号に変換するために、ここではパルス幅変
調（ＰＷＭ：Pulse Width Modulation）を用いる。これ
は、パルスオン時間幅（ＤＵＴＹ）を可変し、このパル
ス信号を積分フィルタなどを用いて、アナログ信号に変
換するものである。本構成によれば１チップマイクロコ
ンピュータ３００はＤ／Ａ変換器手段を持たずにアナロ
グ出力ができるため、構造が簡単になり安価にすること
ができる。

【００２８】図１１は、前記ＰＷＭ処理とカウンタ処理
の全体のフローチャートを示す。この処理は、タイマ６
を用いて例えば１μｓ周期の割り込み要求を発生させ起
動する。この割り込み周期は短時間である方がＰＷＭ信
号のキャリア周波数を高くでき、該ＰＷＭ信号を用いて
フィードバック制御する場合、制御の応答性を高めるこ
とができる。このため本処理の演算負荷が過負荷になら
ない範囲で、できるだけ割り込み周期を短くすることが
望ましい。なお、図５で示した他の１μｓ割り込みタス
クも、ここで同時に処理して構わない。

【００２９】図１２に、ポート７端子からＰＷＭ信号を
出力する場合の詳細なフローチャートを示す。まず、処
理１２２ではソフトウェアカウンタ（ＰＷＭＣ）をイン
クリメントする。次に、処理１２３によりＰＷＭＣが１
００以上であるか否かを判断し、ＰＷＭＣが１００以上
であれば処理１２４に進み、ＰＷＭＣを０にクリアす
る。処理１２５では、ＰＷＭＣと目的とするパルスオン
時間幅（ＤＵＴＹ）を比較し、ＰＷＭＣがＤＵＴＹ以下
であれば処理１２６に進みポート７から１を出力し、そ
うでなければ処理１２７に進みポート７から０を出力す
る。以上の処理により１００μｓ周期でパルスオン時間
幅（ＤＵＴＹ）を０から１００μｓまで１μｓ刻みで可
変できるＰＷＭ信号を得ることができる。

【００３０】図１３は、ポート８端子に入力するパルス
信号の立ち上がりエッジでカウントアップするカウンタ
処理の詳細なフローチャートである。まず処理１２９で
は、ポート８の信号を取り込む。次に、処理１３０で
は、記憶しておいたポート８の値（ＯＬＤＰｏｒｔ８）
から現在のポート８の値（Ｐｏｒｔ８）を差引き、０よ
り小さいか判断する。０より小さい場合は、ポート８の
信号が立ち上がりエッジであると判断し、処理１３１で
カウンタをカウントアップする。最後に、処理１３２で
Ｐｏｒｔ８の値をＯＬＤＰｏｒｔ８に記憶する。なお、
本実施例では立ち上がりエッジを検出しているが、処理
１３０の判断条件を変更することにより立ち下がりエッ
ジや両エッジを検出することも可能である。

【００３１】次に、図１４、１５によりポート入出力を
高速化した本発明の他の実施例について説明する。図１
４は、他の実施例によるハードウェア構成の一例であ
る。１チップマイクロコンピュータ３０１は３２ビット
ＣＰＵ２を内蔵しており、３２ビットのデータを並列に
処理できる。このため、入出力ポート手段２０３のポー
ト信号Ｓ８を３２本並列にすることにより１度に３２ビ
ットのデータを入出力できる。

【００３２】図１５は、図１４の３２ビットパラレル入
出力ポートを８倍に拡張するパラレルポート拡張回路２
０２の拡大図である。この回路２０２により２５６本の
高速入出力ポート端子を得ることができる。これは、前
述した図３で示したポート拡張回路１１を３２個並列に
配置したものである。それぞれの端子の入出力の設定
は、入出力設定信号Ｓ１１に出力したい場合は１を、入
力したい場合は０を設定し、トリガ信号Ｓ１０を０から
１へ変化させることにより完了する。また、ポート信号
Ｓ８のデータ入出力はトリガ信号Ｓ９を０から１へ変化
させることにより完了する。ポート拡張用のアドレス信
号Ａ４は３本あり、この信号により８グループの３２ビ
ットパラレル入出力ポートを選択できる。なお、ここで
はアドレス信号が３本であるため拡張できるのは８グル
ープまでであるが、アドレス信号本数を増減させること
により拡張グループ数を自由に設定することができる。

【００３３】次に、前記ソフトウェアによる対応よりも
ハードウェアにより対応した方が望ましい機能とその機
能を内蔵した１チップマイクロコンピュータの他の実施
例について説明する。まず、図１６は、ディジタルデー
タをシリアル回線で送信あるいは受信するシリアルコミ
ニュケーションインターフェース（ＳＣＩ）２０４と割
り込みコントローラ２０８を１チップマイクロコンピュ
ータ３０２に内蔵した例である。このようにハードウェ
ア化した場合には、通信回線に入出力する信号と内部デ
ィジタル回路の電圧変換回路を組み込むことにより、外
付け回路が不要となり制御用処理装置の小型化、低コス
ト化が可能となる。

【００３４】次に、図１７は、ダイレクトメモリアクセ
スコントローラ（ＤＭＡＣ：DirectMemory Access Cont
roller ）２０５を１チップマイクロコンピュータ３０
３に内蔵した例である。ＤＭＡＣ２０５は、ＣＰＵ２が
ＲＡＭ８をアクセスしていない隙に外部からＲＡＭ８へ
データを入出力する機能を持つ。例えば、自動車用ナビ
ゲーションシステムなどの画像表示装置において、画像
メモリ情報をモニタテレビへ出力するためにモニタテレ
ビの走査周波数に比例してＲＡＭ８を外部からアクセス
することにより、特別な画像表示用ハードウェアを設け
ずに画像が表示できる。このほかにも大容量の高速デー
タ通信などに用いることができ、汎用性が高いのみなら
ず、ＣＰＵ２の負担低減効果も大きいため、ハードウェ
ア化した方が望ましい。

【００３５】次に、ソフトウェアのバグにより、制御に
起こる不具合を回避するために最適な１チップマイクロ
コンピュータのハードウェア構成を示す。図１８は、メ
モリマネージメントユニット（ＭＭＵ）２０６を１チッ
プマイクロコンピュータ３０４に内蔵した例である。Ｍ
ＭＵ２０６は、メモリがないアドレス領域にメモリがあ
るように見せかけて、メモリアドレス領域の広域化やメ
モリデータ破壊の監視などの機能を持つ。例えば、エン
ジン制御と自動変速機制御を一体化したプログラムにお
いて、エンジン制御用と自動変速機制御用にＲＡＭ８の
領域を区別し、誤って自動変速機制御用プログラムがエ
ンジン制御用プログラムのＲＡＭアクセス領域をアクセ
スしようとした場合に、ＭＭＵ２０６がＣＰＵ２に対し
て割り込み要求を出し、エンジン制御に障害を与えない
ように回避することができる。

【００３６】図１９は、ウォッチドッグタイマ（ＷＤ
Ｔ）２０７を１チップマイクロコンピュータ３０５に内
蔵した例である。ＷＤＴ２０７は、一定時間間隔でタイ
マカウンタをカウントアップし、オーバーフローすると
ＣＰＵ２に対して割り込み要求を発生する。このタイマ
カウンタがオーバーフローしない時間で周期的にクリア
するようにプログラムを作成すれば割り込み要求は発生
しない。しかし、例えば無限ループの発生など、何らか
の原因でタイマカウンタのクリアができなくなると割り
込み要求が発生し、正常な動作をしていないことが検出
できる。

【００３７】次に、本発明のような構成としたことによ
り、１チップマイクロコンピュータ上でのＣＰＵに対す
る周辺機能のチップ面積の割合がどう変化するかを示
す。図２０は、本発明との違いを明らかにするために示
した、従来の１チップマイクロコンピュータを用いた制
御用処理装置のブロック図であり、図２１は、図２０の
構成例を基本としてフリーランカウンタ処理などをソフ
トウェア化し、ハードウェアを簡素化した場合の本発明
による制御用処理装置のブロック図である。前述したよ
うな各構成要素により１チップマイクロコンピュータを
構成すると、従来は図２２に示すようなチップ構造とな
り、ハードウェアで構成したＦＲＣ４０２などがかなり
の面積を占めていた。それに対し、本発明の実施例によ
るチップ構造は図２３に示すようになり、ＦＲＣ４０２
は無くなり、割り込み要求が５本から２本に低減した
り、タイマカウンタが複数本から１本に低減することに
より、割り込みコントローラ２０８やタイマ６などの面
積も低減できる。特に、タイマおよびカウンタに関して
は、ＦＲＣ４０２とタイマ６（図２２）がタイマ６（図
２３）となり、ＣＰＵ２の１／１０以下に大幅に低減で
きる。従って、残りの面積をＲＯＭ７やＲＡＭ８などに
振り分けることができるので、大容量化することができ
る。

【００３８】次に、本発明による制御用処理装置を自動
車用エンジン制御システムに応用した他の実施例につい
て説明する。図２４は本発明による自動車用エンジン制
御システムのハードウェア構成図の一例である。本図示
例の自動車用エンジン制御システムに適用されるエンジ
ンとして、６気筒４サイクルエンジン５０１を例にして
以下説明する。センサとして、スロットル開度を検出す
るＴＶＯセンサ５０４と、吸入空気量を検出するＡＦＭ
センサ５０５と、排気ガス中に含まれる酸素量を検出す
るＯ₂ センサ５０８と、エンジン５０１のクランク角１
２０度毎のパルスを発生するＲＥＦセンサ５０３と、ク
ランク角２度毎のパルスを発生するＰＯＳセンサ５０２
が設けられている。なお、ＲＥＦセンサ５０３のパルス
信号は、そのパルス幅が気筒毎に異なるものであり、こ
のパルス幅情報を用いて気筒判別を行うことができる。

【００３９】また、エンジン５０１を制御するための機
構として、燃料を噴射するインジェクタＩＮＪ５０６
と、空気と燃料の混合気を点火するイグニッションＩＧ
Ｎ５０７がある。触媒５０９は排気ガスを浄化するもの
である。このエンジン５０１を制御する１チップマイク
ロコンピュータ３０６は、演算処理を行うＣＰＵ２と、
アナログ信号をディジタル信号に変換するＡ／Ｄ変換手
段２００と、ディジタル信号を入出力するポート手段２
０１と、制御プログラムを記憶するＲＯＭ７と、一時的
にデータを記憶するＲＡＭ８と、一定周期割り込みを発
生させるタイマ６と、割り込みコントローラ２０８から
なる。

【００４０】図２５に、エンジン制御のブロック図を示
す。ＲＥＦセンサ５０３で得られるエンジンの回転に同
期したパルス信号を用いてブロック５１４によりパルス
の周期を計測してエンジン回転数Ｎｅを算出する。ま
た、空気流量センサ５０５による信号をブロック５１１
で係数換算処理し、空気流入量Ｑａを算出する。これら
の値を用いて基本燃料噴射量ＴＩの算出をブロック５１
２で次式（１）に従い行う。

【００４１】

【数１】 ただし、Ｋ ：補正係数 Ｔｓ：無効パルス幅

【００４２】また、燃料噴射のタイミングＴＩＴＭは、
エンジン回転数Ｎｅから決定することができ、具体的に
はテーブル検索等によって得る。また、ブロック５１０
で得られるスロットル開度より、スロットル開度がある
値以上の時、燃料を増量するなどの補正を行っても良
い。また、ブロック５１７より得られるＯ₂ センサ信号
より理論空燃比であるかどうか検出し、比例制御や積分
制御などのフィードバック制御を行うために燃料噴射量
ＴＩを制御しても良い。このようにして得られた基本燃
料噴射量ＴＩと燃料噴射タイミングＴＩＴＭは、ブロッ
ク５１３により噴射パルスとして出力される。

【００４３】次に、点火信号の生成について説明する。
ブロック５１１で得られる吸入空気量とブロック５１４
から得られるエンジン回転数Ｎｅからブロック５１５で
点火信号パルス幅ＤＷＥＬＬと点火タイミングＡＤＶを
決定する。これは、予め設定しておいたデータテーブル
を検索することにより得ている。この点火信号パルス幅
ＤＷＥＬＬと点火タイミングＡＤＶは、ブロック５１６
により点火パルスとして出力される。

【００４４】図２６に、エンジン制御のタイムチャート
を示す。上から順番に、１μｓ処理のタイミング、ＰＯ
Ｓセンサ５０２の信号波形、ＲＥＦセンサ５０３の信号
波形、フリーランカウンタＦＲＣの変化、ＰＯＳセンサ
信号の立ち上がりエッジでカウントアップするカウンタ
ＣＮＴの変化、燃料噴射信号ＩＮＪの出力波形、点火信
号ＩＧＮの出力波形、１２０ｄｅｇ処理のタイミング、
ＯＣＲ１処理のタイミング、ＯＣＲ２処理のタイミング
を示す。

【００４５】（ａ）では、１２０ｄｅｇ処理を行うとと
もに、エンジン回転数Ｎｅの算出、基本燃料噴射量ＴＩ
及び燃料噴射タイミングＴＩＴＭの算出、点火タイミン
グＡＤＶ、点火信号パルス幅ＤＷＥＬＬの演算等を行
い、燃料噴射信号ＩＮＪと点火信号ＩＧＮの立ち上がり
位置を設定する。（ｂ）では、点火信号ＩＧＮを立ち上
げると同時に立ち下げ位置を設定する。（ｃ）では、燃
料噴射信号ＩＮＪを立ち上げると同時に立ち下げ位置を
設定する。（ｄ）では、（ｂ）で設定した立ち下げ設定
により点火信号ＩＧＮを立ち下げる。（ｅ）では、
（ｃ）で設定した立ち下げ設定により燃料噴射信号ＩＮ
Ｊを立ち下げる。（ｆ）では、（ａ）の時と同様にエン
ジン回転数Ｎｅ、基本燃料噴射量ＴＩ、点火タイミング
ＡＤＶなどを算出する。

【００４６】次に、図２７〜３７により、本発明による
自動車用エンジン制御システムの制御フローについて詳
細に説明する。図２７は、１チップマイクロコンピュー
タ３０６がリセットされたときに動作するプログラムで
ある。まず、ＣＰＵの空き時間を利用して処理を行うバ
ックグラウド処理６６２を行う。次に、割り込みを禁止
するマスク処理６６３を行い、ＲＡＭ８や周辺機能レジ
スタの初期設定などのイニシャライズ処理６６４を行
う。このときタイマ６は１μｓ周期で割り込みを発生す
るように設定する。この後、割り込みの禁止を解除する
割り込みマスク解除処理６６５を行う。

【００４７】図２８〜３２により、タイマ６により発生
する１μｓ周期の割り込み時に行う処理について詳細に
説明する。図２８は１μｓ周期の割り込み処理のゼネラ
ルフローチャートである。１チップマイクロコンピュー
タ３０６は、この１μｓ周期割り込みとリセット割り込
みのみしか受け付けない。ここでは、パルス信号を周期
計測したり発生させたりするときに用いるタイマ処理６
０１と、一定周期でタスク起動要求を発生させる処理６
０２と、パルス信号のパルス数をカウントするカウンタ
処理６０３と、起動要求が発生したタスクの起動、保留
を制御する処理６０４を行う。前記各処理について、以
下に詳細に説明する。

【００４８】図２９は、前記タイマ処理６０１の詳細な
フローチャートである。処理６０５では、タイマ処理の
時間基準となるＦＲＣカウンタのカウントアップを行
う。処理６０６では、ＦＲＣカウンタがＯＣＲ１と等し
いか否か判断する。ここで等しければ処理６０７でＯＤ
１をｐｏｒｔ１に出力する。従って、他の処理で目標の
時間をＯＣＲ１に、目標の出力データをＯＤ１を設定し
ておけば自動的に信号を発生することができる。処理６
０８では、信号を発生したときに行いたい処理の起動要
求フラグをセットする。処理６０９、処理６１０、処理
６１１は、前記処理６０６〜６０８と同様の処理によ
り、信号をｐｏｒｔ２に出力する。この信号出力処理以
降は、ｐｏｒｔ７に入力するパルス信号の立ち上がりエ
ッジでＦＲＣカウンタの値をＩＣＲ１に記憶するための
処理である。ＩＣＲ１の変化よりｐｏｒｔ７に入力する
パルスの周期を計測することができる。まず、処理６１
２では、ｐｏｒｔ７が１であるか否か判断し、１であれ
ば処理６１３でＯＬＤＩＣＲが０であるか否か判断す
る。ここで、０であれば立ち上がりエッジであると判断
し、処理６１４でＦＲＣカウンタの値をＩＣＲ１に記憶
する。処理６１５では、ｐｏｒｔ７の信号がＲＥＦセン
サ信号であり、この信号の立ち上がりエッジがクランク
角１２０ｄｅｇ周期で発生する事から、１２０ｄｅｇ処
理起動要求フラグのセットを行う。処理６１６と処理６
１７は立ち上がりエッジであるかどうかの判断のための
準備処理である。

【００４９】図３０は、前記一定周期タスク起動要求処
理６０２の詳細なフローチャートである。処理６１８で
は、一定周期の基準となるＴＩＭカウンタのカウントア
ップを行う。処理６１９では、ＴＩＭカウンタの値がＴ
ＣＭＲと等しいか否か判断する。もし等しければ処理６
２０で１０ｍｓ処理起動要求フラグをセットする。処理
６２１では、次の１０ｍｓ後に前記処理６２０を行うよ
うにＴＣＭＲに１００００を加算する。

【００５０】図３１は、カウンタ処理６０３の詳細なフ
ローチャートである。処理６２２では、ｐｏｒｔ８の信
号をＰＤにサンプリングする。処理６２３では、ｐｏｒ
ｔ８の信号が０から１へ変化するときに条件が成立し、
処理６２４でパルス数を計測するＣＮＴカウンタをイン
クリメントする。続いて、処理６２５では、ＰＤデータ
をＯＬＤＰＤに格納し、処理６２３が目的の機能を果た
すようにする。

【００５１】図３２は、タスク起動要求管理処理６０４
の詳細なフローチャートである。処理６２６では、現在
起動しているタスクを示すためにＴＡＳＫフラグに６を
記憶する。処理６２８では、１２０ｄｅｇ起動要求があ
るかどうか判断し、要求がある場合は処理６２９でＴＡ
ＳＫフラグに１を記憶し処理６３８に進む。同様にＯＣ
Ｒ１起動要求は処理６３０と処理６３１で、ＯＣＲ２起
動要求は処理６３２と処理６３３で、１０ｍｓ起動要求
は処理６３４と処理６３５で、１ｒｅｖ起動要求処理は
処理６３６と処理６３７で、それぞれ前処理を行う。な
お、このプログラム構造により、同時に複数のタスクが
起動要求を発生した場合には、前記起動要求処理が早く
行われるものほど優先されるようになる。処理６３８で
は、起動要求タスクが変化したかどうか判断する。変化
した場合はそれが優先順位が高い方に変化したか低い方
に変化したかを処理６３９で判断する。高い方に変化し
た場合は、起動要求タスクの先頭アドレスと、ダミーの
ステータスレジスタＳＲを退避する。なお、これは１チ
ップマイクロコンピュータ３０６が割り込み発生時にプ
ログラムカウンタとステータスレジスタを自動的に退避
する場合であり、そのほかのレジスタも自動的に退避す
るマイクロコンピュータであればそのレジスタに適当な
値が設定されるように適当な値を退避する必要がある。
逆に、優先順位が低い方へ変化した場合は、処理６４０
でスタックポインタＳＰを２ポイント減らす。この場合
もマイクロコンピュータが割り込み時にもっと多くのレ
ジスタを退避するものであれば、退避するレジスタの数
だけスタックポインタＳＰのポイントを減らす。処理６
４２では、起動要求タスクの優先順位がどう変化するか
判断するためＴＡＳＫフラグをＯＬＤＴＡＳＫに記憶す
る。

【００５２】以上で割り込み処理の説明は終わり、次
に、図３３〜３７により、起動要求を発生するタスクに
ついて詳細に説明する。図３３は、クランク角１２０ｄ
ｅｇ毎に起動要求が発生するタスクのフローチャートで
ある。処理６４４では、前記処理６１４で得られたＩＣ
Ｒ１の値を用いてＲＥＦ信号のパルス周期を求めエンジ
ン回転数を演算する。処理６４５では、エンジン回転数
や吸入空気量などから基本噴射時間を演算し、図２９で
示したタイマ処理のＯＣＲ１に燃料噴射信号が立ち上が
るように設定する。処理６４６では、点火時期を演算
し、図２９で示したタイマ処理のＯＣＲ２に点火信号が
立ち上がるように設定する。処理６４７では、クランク
角１回転を検出し１ｒｅｖ起動要求を発生する。処理６
４８では、この処理の起動要求フラグをクリアし、最後
は無限ループとする。

【００５３】図３４は、１０ｍｓ周期で起動要求が発生
するタスクのフローチャートである。処理６５０では、
ＡＦＭセンサ５０５から信号を取り込み吸入空気量の演
算を行う。処理６５１では、この処理の起動要求フラグ
をクリアし、最後は無限ループとする。図３５は、１ｒ
ｅｖ周期で起動要求が発生するタスクのフローチャート
である。処理６５３では、Ｏ₂ センサ５０８の信号の取
り込み処理を行う。処理６５４では、取り込んだＯ₂ セ
ンサ信号をもとに燃料噴射時間の増減を行い、空燃比が
１４．７になるように制御する。処理６５５では、この
処理の起動要求フラグをクリアし、最後は無限ループと
する。

【００５４】図３６は、図２９で示した処理６０８で設
定するＯＣＲ１起動要求タスクのフローチャートであ
る。処理６５７は、燃料噴射パルスの立ち上げ時に起動
し燃料噴射パルスの立ち下げ設定を行う。処理６５８で
は、この処理の起動要求フラグをクリアし、最後は無限
ループとする。図３７は、図２９で示した処理６１１で
設定するＯＣＲ２起動要求タスクのフローチャートであ
る。処理６６０では、点火パルスの立ち上げ時に起動
し、点火パルスの立ち下げ設定を行う。処理６６１で
は、この処理の起動要求フラグをクリアし、最後は無限
ループとする。

【００５５】以上の処理により、１本のタイマ割り込み
とリセット割り込みだけでエンジン５０３を制御するこ
とが可能となり、１チップマイクロコンピュータのハー
ドウェア構成を大幅に簡素化することができる。

【００５６】

【発明の効果】以上の説明から理解されるように、本発
明によれば、多数の入出力処理を可能とし、しかも、入
出力周辺機能を自在かつ広範に利用できるようにすると
ともに、デバッグ作業を容易とし、また、全体を安価な
構成とすることができる。さらに、本発明は、アナログ
またはディジタルの入出力ポートの数のみならず、パル
スを計測または出力するために用いるタイマの数などを
自由に拡張することができ、信号の入出力が非常に多い
自動車総合制御等に好適な制御用処理装置としても利用
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる制御用処理装置のハ
ードウェアのブロック図。

【図２】図１のＡ／Ｄ変換器チャンネル拡張回路。

【図３】図１の入出力ポートチャンネル拡張回路。

【図４】図１のＤ／Ａ変換器チャンネル拡張回路。

【図５】１μｓ割り込みタスクの全体のフローチャー
ト。

【図６】図５のタイマ処理のフローチャート。

【図７】図５の一定周期タスク起動要求処理のフローチ
ャート。

【図８】図５のタスク起動要求管理処理のフローチャー
ト。

【図９】アプリケーションタスクのフローチャート。

【図１０】本発明の他の実施例による最小構成の制御用
処理装置のブロック図。

【図１１】ＰＷＭ処理の全体フローチャート。

【図１２】図１１のＰＷＭ処理の詳細フローチャート。

【図１３】図１１のカウンタ処理の詳細フローチャー
ト。

【図１４】本発明の他の実施例による高速入出力ポート
を持つ制御用処理装置のブロック図。

【図１５】図１４の高速入出力ポートのチャンネル拡張
回路。

【図１６】本発明の他の実施例によるＳＣＩを持つ制御
用処理装置のブロック図。

【図１７】本発明の他の実施例によるＤＭＡＣを持つ制
御用処理装置のブロック図。

【図１８】本発明の他の実施例によるＭＭＵを持つ制御
用処理装置のブロック図。

【図１９】本発明の他の実施例によるＷＤＴを持つ制御
用処理装置のブロック図。

【図２０】本発明との違いを示すために示した従来の制
御用処理装置のブロック図。

【図２１】本発明の実施例を用いた制御用処理装置のブ
ロック図。

【図２２】図２０の１チップマイクロコンピュータのチ
ップ構造。

【図２３】本発明により構成された１チップマイクロコ
ンピュータのチップ構造。

【図２４】本発明を用いた自動車用エンジン制御システ
ムのハードウェア構成図。

【図２５】エンジン制御のブロック図。

【図２６】エンジン制御のタイムチャート。

【図２７】バックグラウンド処理のフローチャート。

【図２８】１μｓ処理の全体フローチャート。

【図２９】図２８のタイマ処理のフローチャート。

【図３０】図２８の一定周期タスク起動要求処理のフロ
ーチャート。

【図３１】図２８のカウンタ処理のフローチャート。

【図３２】図２８のタスク起動要求管理処理のフローチ
ャート。

【図３３】１２０ｄｅｇ処理のフローチャート。

【図３４】１０ｍｓ処理のフローチャート。

【図３５】１ｒｅｖ処理のフローチャート。

【図３６】ＯＣＲ１処理のフローチャート。

【図３７】ＯＣＲ２処理のフローチャート。

【符号の説明】

１…１チップマイクロコンピュータ ６…タイマ手段 １０…Ａ／Ｄ変換器チャンネル拡張回路 １１…入出力ポートチャンネル拡張回路 １２…Ｄ／Ａ変換器チャンネル拡張回路 ＩＣＲ…インプットキャプチャレジスタ ＦＲＣ…フリーランカウンタ ＤＯ…ディジタルアウトデータ ＯＣＲ…アウトプットコンペアレジスタ ＴＩＭ…タイマカウンタ ＣＭＲ…コンペアマッチレジスタ ＳＣＩ…シリアルコミニュケーションインターフェース ＤＭＡＣ…ダイレクトメモリアクセスコントローラ ＭＭＵ…メモリマネージメントユニット ＷＤＴ…ウォッチドッグタイマ ＴＶＯ…スロットル開度 ＡＦＭ…空気流量センサ ＩＮＪ…燃料噴射信号 ＩＧＮ…点火信号 ＲＥＦ…１２０ｄｅｇパルス信号 ＰＯＳ…２ｄｅｇパルス信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｆ０２Ｄ 45/00 ３７４ Ｂ Ｇ０５Ｂ 19/05 Ｇ０６Ｆ 15/78 ５１０ Ｇ Ｇ１１Ｃ 17/00 (72)発明者 石井 潤市 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (25)

【特許請求の範囲】
1. 【請求項１】 演算処理を行うＣＰＵと、アナログ信号
   をディジタル信号に変換するＡ／Ｄ変換器と、ディジタ
   ル信号をアナログ信号に変換するＤ／Ａ変換器と、ディ
   ジタル信号を入出力するディジタル入出力ポートと、一
   定周期で割り込みを要求するタイマと、制御プログラム
   を格納するＲＯＭと、データの書き込み及び読み出し可
   能なＲＡＭと、を有する１チップマイクロコンピュータ
   を備えた制御用処理装置において、 前記１チップマイクロコンピュータは、該１チップマイ
   クロコンピュータから入出力される１本のアナログまた
   はディジタルデータを複数本に拡張する拡張回路を具備
   したことを特徴とする制御用処理装置。
2. 【請求項２】 前記拡張回路は、前記Ａ／Ｄ変換器の入
   力チャンネルを複数に拡張するＡ／Ｄ拡張回路、前記デ
   ィジタル入出力ポートの入出力チャンネルを複数に拡張
   するポート拡張回路、前記Ｄ／Ａ変換器の出力チャンネ
   ルを複数に拡張するＤ／Ａ拡張回路のうち少なくとも１
   つの拡張回路からなることを特徴とする請求項１記載の
   制御用処理装置。
3. 【請求項３】 前記１チップマイクロコンピュータは、
   該１チップマイクロコンピュータに内蔵されたＲＯＭ
   と、該ＲＯＭに記憶された制御プログラムとは独立した
   制御プログラムを記憶した外部拡張ＲＯＭと、を備えた
   ことを特徴とする請求項１記載の制御用処理装置。
4. 【請求項４】 前記外部拡張ＲＯＭは、エンジン制御、
   自動変速機制御、オンボード自己診断等からなる自動車
   用総合制御における複数の制御対象項目毎に各々独立し
   た別個のＲＯＭから構成されたことを特徴とする請求項
   １記載の制御用処理装置。
5. 【請求項５】 演算処理を行うＣＰＵと、アナログ信号
   をディジタル信号に変換するＡ／Ｄ変換器と、ディジタ
   ル信号をアナログ信号に変換するＤ／Ａ変換器と、ディ
   ジタル信号を入出力するディジタル入出力ポートと、一
   定周期で割り込みを要求するタイマと、制御プログラム
   を格納するＲＯＭと、データの書き込み及び読み出し可
   能なＲＡＭと、を有する１チップマイクロコンピュータ
   を備えた制御用処理装置において、 前記ディジタル入出力ポートは、燃料噴射信号、点火信
   号、クランク角センサ信号を入出力するようにしたこと
   を特徴とする制御用処理装置。
6. 【請求項６】ディジタル信号を入出力する入出力ポート
   手段と、一定周期割り込みを発生させるタイマ手段と、
   比較データを記憶するＲＡＭと、前記タイマ手段による
   一定周期割り込み時にソフトウェアカウンタ値をカウン
   トアップまたはカウントダウンするソフトウェアカウン
   タと、前記ソフトウェア値と前記比較データとを比較し
   て両者の値が一致したときに前記入出力ポート手段から
   １または０の信号を出力させるアウトプットコンペア処
   理を行う手段と、を備えたことを特徴とする制御用処理
   装置。
7. 【請求項７】 ディジタル信号を入出力する入出力ポー
   ト手段と、一定周期割り込みを発生させるタイマ手段
   と、データの書き込み及び読み出し可能なＲＡＭと、前
   記タイマ手段による一定周期割り込み時にソフトウェア
   カウンタ値をカウントアップまたはカウントダウンする
   ソフトウェアカウンタと、前記入出力ポート手段から入
   力したディジタル信号が０から１あるいは１から０にな
   ったときに前記ソフトウェアカウンタ値を前記ＲＡＭに
   格納するインプットキャプチャ処理を行う手段と、を備
   えたことを特徴とする制御用処理装置。
8. 【請求項８】 前記１チップマイクロコンピュータは、
   リセット割り込みとタイマ割り込みのみを受け付ける割
   り込み要求制御手段を備えたことを特徴とする請求項１
   記載の制御用処理装置。
9. 【請求項９】 前記割り込み要求制御手段は、請求項６
   記載の前記アウトプットコンペア処理および請求項７記
   載の前記インプットキャプチャ処理からなるタイマ処理
   と、一定の周期で演算を行いたいディジタルフィルタ処
   理などの起動要求を発生する一定周期タスク起動要求処
   理と、起動要求があったタスクの実行の管理を行うタス
   ク起動要求管理処理と、からなる各処理を行うことを特
   徴とする請求項８記載の制御用処理装置。
10. 【請求項１０】 前記１チップマイクロコンピュータの
    前記タイマのタイマカウンタが１本であることを特徴と
    する請求項１記載の制御用処理装置。
11. 【請求項１１】 前記１チップマイクロコンピュータの
    前記入出力ポート手段のポート入出力ピンが１本である
    ことを特徴とする請求項１記載の制御用処理装置。
12. 【請求項１２】 前記１チップマイクロコンピュータ
    は、ポート入出力ピン拡張用のアドレス信号出力を具備
    したことを特徴とする請求項１１記載の制御用処理装
    置。
13. 【請求項１３】 前記１チップマイクロコンピュータ
    は、アナログ入力ピン拡張用のアドレス信号出力を具備
    したことを特徴とする請求項１記載の制御用処理装置。
14. 【請求項１４】 前記１チップマイクロコンピュータ
    は、アナログ出力ピン拡張用のアドレス信号出力を具備
    したことを特徴とする請求項１記載の制御用処理装置。
15. 【請求項１５】 一定周期割り込みを発生させるタイマ
    手段を内蔵する１チップマイクロコンピュータにおい
    て、 前記１チップマイクロコンピュータは、リセット
    割り込みとタイマ割り込みのみを受け付ける割り込み要
    求制御手段を備えたことを特徴とする１チップマイクロ
    コンピュータ。
16. 【請求項１６】 一定周期割り込みを発生させるタイマ
    手段を内蔵する１チップマイクロコンピュータにおい
    て、 前記タイマ手段のタイマカウンタが１本であるこ
    とを特徴とする１チップマイクロコンピュータ。
17. 【請求項１７】 ディジタル信号を入出力する入出力ポ
    ート手段を内蔵する１チップマイクロコンピュータにお
    いて、 前記入出力ポート手段のポート入出力ピンが１本である
    ことを特徴とする１チップマイクロコンピュータ。
18. 【請求項１８】 ポート入出力ピン拡張用のアドレス信
    号出力を具備したことを特徴とする請求項１７記載の１
    チップマイクロコンピュータ。
19. 【請求項１９】 ディジタルデータをシリアル回線で送
    信あるいは受信するシリアルコミニュケーションインタ
    ーフェースを内蔵することを特徴とする請求項１８記載
    の１チップマイクロコンピュータ。
20. 【請求項２０】 ダイレクトメモリアクセスコントロー
    ラを内蔵することを特徴とする請求項１８記載の１チッ
    プマイクロコンピュータ。
21. 【請求項２１】 メモリマネージメントユニットを内蔵
    することを特徴とする請求項１８記載の１チップマイク
    ロコンピュータ。
22. 【請求項２２】 ウォッチドッグタイマを内蔵すること
    を特徴とする請求項１８記載の１チップマイクロコンピ
    ュータ。
23. 【請求項２３】 アナログ信号をディジタル信号に変換
    するＡ／Ｄ変換手段を内蔵する１チップマイクロコンピ
    ュータにおいて、 アナログ入力ピン拡張用のアドレス信号出力を具備した
    ことを特徴とする１チップマイクロコンピュータ。
24. 【請求項２４】 ディジタル信号をアナログ信号に変換
    するＤ／Ａ変換手段を内蔵する１チップマイクロコンピ
    ュータにおいて、 アナログ出力ピン拡張用のアドレス信号出力を具備した
    ことを特徴とする１チップマイクロコンピュータ。
25. 【請求項２５】 一定周期割り込みを発生させるタイマ
    手段と演算処理を行うＣＰＵ手段を内蔵する１チップマ
    イクロコンピュータにおいて、 前記タイマ手段のチップ面積が前記ＣＰＵ手段のチップ
    面積の１／１０以下であることを特徴とする１チップマ
    イクロコンピュータ。