JPH07264868A - コンバータ - Google Patents

Abstract

(57)【要約】 【目的】 複数の負荷が接続されたり、急激な回生がな
される負荷が接続されたコンバータの出力電圧の制御
を、応答性良く行なう。 【構成】 出力電流を検出する出力電流検出器５２をコ
ンバータの出力側に設け、補正回路７３の乗算器７４に
より出力電流Ｉdcと出力電圧Ｖdcとを乗算して消費電力
を求め、これに補正係数Ｋを掛けて、出力電流Ｉdcによ
る補正分に対応した信号Ｓ２とする。これに、出力電圧
Ｖdcの目標電圧Ｖ＊からの偏差に基づくフィードバック
制御の制御量Ｓ１を加えて、最終的な制御量を求め、駆
動回路６１，６２，６３を介して、スイッチング素子群
３０のトランジスタＴＲ１〜６のオン期間の割合（デュ
ーティ）を制御する。この結果、出力電流Ｉdcに基づく
制御が付加され、出力電圧は安定に制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンバータに関し、詳
しくは交流電源に接続され、交流各相のデューティを制
御して、負荷に対する出力電圧を一定電圧とするコンバ
ータに関する。

【０００２】

【従来の技術】従来、この種のコンバータは、商用交流
を一旦直流に変換し（コンバート）、負荷側に設けられ
たインバータにより周波数の異なる交流に再度変換し、
モータなどの負荷を駆動するのに用いられている。こう
したコンバータとしては、交流各相にスイッチング素子
を設け、出力電圧に基づいて、このスイッチング素子の
オン時間の割合（デューティ）を変更するいわゆるＰＷ
Ｍ制御を用いたものが知られている（例えば、特開平２
−５５５７２号）。

【０００３】コンバータは、負荷側の消費電力の変動に
対して、出力電圧を一定に保つことが要求されることか
ら、その出力電圧を検出し、実際の出力電圧と目標値と
の差に応じて、スイッチング素子のデューティを比例制
御するフィードバック制御が採用されている。こうした
フィードバック制御の応答性を高めるために、従来から
種々の工夫がなされており、負荷の急増時に帰還回路を
オープンにしてある種のフィードフォワード制御を実現
しようとするもの（特開平１−１６０３６０号）などが
提案されている。負荷の急増は、負荷側の制御装置、例
えばモータを駆動しているモータコントローラの制御に
よるから、このコントローラから負荷の増大を示す信号
を直接得て、予見制御を行なうことも可能である。

【０００４】

【発明が解決しようとする課題】しかしながら、こうし
たコンバータでも、以下の場合には、出力電圧の変動を
十分に抑えることができないという問題があった。一つ
は、負荷が複数存在する場合である。この場合、各負荷
を制御しているコントローラから負荷の変動を示す信号
を得たとしても、いかなる条件で、即ち複数の負荷のど
ういう組合わせの場合にフィードフォワード制御を行な
うか、その制御量をどの程度にするか等を適正に決定す
る方法は知られていない。また、負荷が複数になり、設
置箇所がコンバータから遠くなり、広範囲に渡る場合、
各コントローラからの信号を引き回すことも実際上は困
難になってしまう。

【０００５】また、いま一つの問題は、回生を行なうコ
ンバータにおいて負荷が急減した場合に生じる。従来の
コンバータは、負荷の急増時に出力電圧の不慮の低下を
防止するためのフィードフォワード制御を主眼としてお
り、最近種々の提案がなされている回生可能なコンバー
タにおける負荷の急減時には十分に対処することができ
ない。負荷側が回生制動を要求するような場合には、急
激な回生がかかり、出力電圧によるフィードバック制御
や負荷側のコントローラからの制御信号による単純なフ
ィードフォワード制御だけでは対処することができな
い。こうした場合、出力電圧が目標電圧に対して数十パ
ーセント変動することも珍しくない。

【０００６】本発明のコンバータは、こうした問題を解
決し、複数の負荷が接続されていたり、回生を伴う負荷
の急激な変動に対してもその出力電圧を安定に制御する
ことを目的としてなされ、次の構成を採った。

【０００７】

【課題を解決するための手段】本発明のコンバータは、
交流電源に接続され、交流各相のデューティを制御し
て、負荷に対する出力電圧を一定電圧とするコンバータ
であって、出力電圧を検出する電圧検出手段と、該検出
された出力電圧に応じて前記デューティをフィードバッ
ク制御する制御手段と、出力電流を検出する電流検出手
段と、該検出された出力電流に基づいて、前記フィード
バック制御を補正する補正手段とを備えたことを要旨と
する。

【０００８】ここで、補正手段としては、電圧検出手段
により検出された出力電圧と、電流検出手段によって検
出された出力電流とから、負荷側の消費電力を演算する
消費電力演算手段と、演算された消費電力に基づいて、
フィードバック制御を補正する手段とから構成すること
も可能である。

【０００９】

【作用】以上のように構成された本発明のコンバータ
は、電圧検出手段により検出された出力電圧に応じて制
御手段が、交流各相のデューティをフィードバック制御
するが、更に電流検出手段により検出された出力電流に
基づいて、補正手段がフィードバック制御を補正する。
負荷の増減は、出力電流に最も良く反映されるから、負
荷に対する出力電圧は、一定電圧に応答性良く制御され
る。

【００１０】また、フィードバック制御を出力電流に基
づいて単純に補正するのではなく、電圧検出手段により
検出された出力電圧と、電流検出手段によって検出され
た出力電流とから演算された負荷側の消費電力基づい
て、フィードバックの制御量を求めるものとすること
も、制御特性を向上する上で好適である。

【００１１】

【実施例】以上説明した本発明の構成・作用を一層明ら
かにするために、以下本発明の好適な実施例について説
明する。図１は、本発明の一実施例としてのコンバータ
の概略構成を負荷と共に示すブロック図である。

【００１２】図示するように、このコンバータ２０は、
三相の商用交流電源２２にチョークコイル２４，２５，
２６を介して接続されたスイッチング素子群３０、この
スイッチング素子群３０を制御する制御装置３２、スイ
ッチング素子群３０の出力側に接続された平滑用コンデ
ンサ３５を中心に構成されている。これらの回路には、
スイッチング素子群３０の入力側および出力側の電圧や
電流を検出する検出器群が備えられている。

【００１３】これらの検出器群について説明する。商用
交流電源のＵ相には、交流の位相を検出するための位相
検出器４１が、Ｖ相，Ｗ相には、その電流Ｉacを検出す
る入力電流検出器４３，４４が、各々設けられている。
また、スイッチング素子群３０の出力側には、コンデン
サ３５の両端電圧Ｖdcを検出する出力電圧検出器５１、
出力側の電流値Ｉdcを検出する出力電流検出器５２が設
けられている。

【００１４】コンバータ２０の出力側には、複数台のイ
ンバータ５５，５６・・・が設けられており、各インバ
ータ５５，５６・・は、モータＭ等の負荷を駆動してい
る。なお、図１においては、インバータ５５，５６・・
・を制御している負荷用のコントローラは省略したが、
各インバータ５５，５６・・・の負荷電流ＩL1，ＩL2・
・・は、負荷用のコントローラにより制御されており、
制動時には、モータＭを発電機として利用し、電力を回
収するいわゆる回生制御を行なっている。

【００１５】制御装置３２は、ディスクリートな回路構
成によって実現することもできるし、マイクロコンピュ
ータを用いた算術論理演算回路によりソフト的に実現す
ることもできる。まず、ディスクリートな回路構成によ
る実施例について説明する。図２は、制御装置３２およ
びスイッチング素子群３０の内部構成を中心に示すブロ
ック図である。

【００１６】図示するように、スイッチング素子群３０
は、６個のパワートランジスタＴＲ１〜ＴＲ６からなる
ブリッジ回路として構成されており、各トランジスタＴ
Ｒ１〜ＴＲ６のコレクタ−エミッタ間には逆電圧による
トランジスタの損傷を防止するダイオードＤ１〜Ｄ６が
設けられている。このトランジスタブリッジを構成する
各トランジスタＴＲ１〜ＴＲ６のベースには、制御装置
３２からの制御信号が入力されている。この制御信号
は、制御装置３２の出力段として設けられた駆動回路６
１，６２，６３から出力される。駆動回路６１，６２，
６３は、同一の回路であり、後述するＰＷＭ制御によ
り、必要な時間、ペアを構成するトランジスタＴＲ１，
２、ＴＲ３，４、ＴＲ５，６を排他的に駆動して、この
交流電源２２から取り出す電力量を制御している。

【００１７】駆動回路６１ないし６３に入力する電圧信
号Ｖｓを生成する回路について説明する。制御装置３２
には、出力電圧検出器５１により検出されたコンバータ
２０の出力電圧Ｖdc、出力電流検出器５２により検出さ
れた出力電流Ｉdc、入力電流検出器４３，４４により検
出されたコンバータ２０の入力側の電流Ｉacが入力され
ており、更に負荷側の目標電圧Ｖ＊も与えられている。
この目標電圧Ｖ＊は、図示しないコントローラから与え
られるものとしても良いし、固定的な値として制御装置
３２内部で作り出しているものとしても良い。制御装置
３２には、既述した駆動回路６１，６２，６３の他に、
増幅器７１、補正回路７３、変調回路７６および増幅器
７７が設けられている。

【００１８】増幅器７１には、目標電圧Ｖ＊と出力電圧
Ｖdcとの偏差△Ｖdcが入力されている。また、補正回路
７３を構成する乗算器７４には、出力電流Ｉdcと出力電
圧Ｖdcとが入力されており、その演算結果、即ち出力電
流Ｉdc×出力電圧Ｖdcは、増幅器７５により所定の補正
係数ｋ倍に増幅される。補正回路７３が出力するこの補
正値Ｓ２と、増幅器７１により所定のゲインで増幅され
た偏差△Ｖdcに関する値Ｓ１とが加算され、これがスイ
ッチング素子群３０から取り出されるべき電流値Ｉ＊と
して扱われる。この信号は、直流成分のみからなるの
で、実際の入力電流Ｉacと比較するため、変調回路７６
により、交流信号に変調される。

【００１９】変調回路７６は、位相検出器４１からの位
相信号を入力して、目標電流値Ｉ＊の信号を、その大き
さ応じた振幅で、かつ入力電流Ｉacと位相の等しい信号
に変調する。変調回路７６の出力Ｉ＊と入力電流Ｉacの
信号との偏差△Ｉを演算し、これを増幅器７７で所定の
ゲインで増幅したものが駆動回路６１，６２，６３に入
力される信号Ｖｓとなる。増幅器７７の手前で入力電流
Ｉacとの偏差△Ｉを求めているのは、スイッチング素子
群３０の出力電圧が一定であることから、制御装置３２
により制御するものが結局電流であり、その不足分△Ｉ
を補償するためである。

【００２０】なお、上記説明では、入力電流Ｉacおよび
これとの偏差を取る目標電流値Ｉ＊はそれぞれ一つとし
て説明したが、実際には入力電流検出器４３，４４によ
りＶ相，Ｗ相について、個々に電流の検出はなされてお
り、変調回路７６からも、目標電流値Ｉ＊として、位相
が１２０度ずつ異なる信号が出力されている。従って、
実際には、差分の信号△Ｉも、各相毎に求められ、３個
の増幅器７７により個別に増幅されて、駆動回路６１な
いし６３に出力されている。実施例では、説明の都合
上、増幅器７７を一つとして示したに過ぎない。もとよ
り、位相毎の電力制御までは行なわないとして、入力電
流検出器４３，４４の検出値の平均を入力電流Ｉacとし
て扱い、一つの差分信号△Ｉにより駆動回路６１ないし
６３を駆動してもよい。

【００２１】駆動回路６１の内部構成を図３に示す。他
の駆動回路６２，６３も同一の構成を備えている。図示
するように、この駆動回路６１は、商用交流電源２２の
周波数よりかなり高い周波数の三角波を発生する三角波
発生回路６５、この三角波と増幅器７７の出力電圧Ｖｓ
とを比較するコンパレータ６６、コンパレータ６６の出
力を反転する反転増幅器６７、コンパレータ６６の出力
および反転増幅器６７の出力に接続されスイッチング素
子群３０のトランジスタＴＲ１，ＴＲ２駆動上のデッド
タイムを生成するデッドタイム生成器６８，６９からな
る。各回路の動作タイミングを図４に示した。図示する
ように、増幅器７７の出力電圧Ｖｓは、入力電圧（電
流）と等しい周波数の正弦波となっており、その大きさ
がコンパレータ６６により三角波と比較される。フィー
ドバック制御量は、この出力電圧Ｖｓの振幅に反映され
ているから、フィードバック制御量が大きいほど、全体
としてコンパレータ６６の出力のオン時間の割合（デュ
ーティ）は長くなる。デッドタイム生成器６８，６９
は、対のトランジスタＴＲ１，ＴＲ２が同時にオン状態
とならないよう、立ち上がりを遅らせ、立ち下がりをそ
のまま出力するディレイ回路として構成されている。従
って、増幅器７７の出力電圧Ｖｓが高くなれば、トラン
ジスタＴＲ１のオン時間、延いてはスイッチング素子群
３０から出力側に取り出し得る電力は増加する。なお、
増幅器７１，増幅器７５，増幅器７７の各ゲインや、変
調回路７６の三角波の振幅などは、システム全体の安定
性と応答性の観点から決定すれば良い。

【００２２】以上説明した本実施例によれば、出力電圧
Ｖdcが変化したとき、目標電圧Ｖ＊との偏差△Ｖdcによ
るフィードバック制御がなされる点は従来と同一だが、
更にこの電圧フィードバック制御に先んじて、出力電流
Ｉdcが変化することに着目し、補正回路７３による出力
電力に基づく制御が行なわれる。例えば、インバータ５
５等の負荷が増大すると、まず出力電流Ｉdcが増大し、
出力電圧Ｖdcの低下は、出力電流Ｉdcの増加の結果とし
て現われる。従って、まず出力電流Ｉdcの増加に伴う補
正回路７３側の信号Ｓ２が増加し、駆動回路６１，６
２，６３によるトランジスタＴＲ１〜６のオン時間の割
合（デューティ）が増加する。その後、出力電圧Ｖdcの
低下を補うべく、目標電圧Ｖ＊との偏差△Ｖdcによるフ
ィードバック制御が実施されることになる。従って、出
力電圧Ｖdcの低下に先だって、スイッチング素子群３０
のスイッチング期間の制御が行なわれ、出力電圧Ｖdcの
低下は抑制される。もとより、インバータ５５側が回生
動作に入り、負荷が急激に低下する場合も同様である。
この場合には、出力電圧Ｖdcの上昇に先だって、出力電
流Ｉdcの減少が起こるから、これによりスイッチング素
子群３０のスイッチング期間は短くされ、出力電圧の上
昇は最小限に抑えられる。実施例での制御は、出力電圧
Ｖdcと出力電流Ｉdcとの乗算値、即ち出力側の電力を反
映してなされるので、その安定性は極めて高い。

【００２３】この様子を図示したのが、図５，図６であ
る。図５は、本実施例において、負荷側のインバータ５
５が回生動作に入った場合の出力電圧Ｖdcの変化の様子
を示すグラフ、図６は、同じ条件下での従来技術（出力
電圧Ｖdcによるフィードバック制御のみ）における出力
電圧Ｖdcの変化の様子を示すグラフである。図示するよ
うに、負荷が急変した時、本実施例における出力電圧Ｖ
dcの目標電圧Ｖ＊からの変動の最大値Ｖpk1 は、従来技
術による変動の最大値Ｖpk2 と比べて数分の１程度に抑
え込まれていることが分かる。また、負荷変動による影
響の持続時間も本実施例では僅かな期間に抑え込まれ
た。

【００２４】以上ディスクリートな回路構成による実施
例の一つについて説明したが、出力電流Ｉdcによる補正
の方法は、図３の構成に限らない。例えば、図７に示す
ように、出力電流Ｉdcに基づく補正を、出力電流Ｉdcに
だけ基づいて信号Ｓ２′を出力する補正回路７３ａによ
り行なう構成とすることもできる。この補正回路７３ａ
は、出力電流Ｉdcを所定のゲインで増幅する増幅器７４
ａを備え、その出力信号Ｓ２′を増幅器７１の出力信号
Ｓ１に加算するだけの回路である。この構成によって
も、出力電圧Ｖdcの変動に先立つ出力電流Ｉdcの変動に
よる補正を実施することができ、出力電圧Ｖdcの変動を
低減することが可能となる。また、係る構成では、乗算
器やこれに伴う係数演算器が必要ないので、構成を簡単
にすることができる。

【００２５】次に本発明の第２実施例について説明す
る。第２実施例は、制御装置３２を、算術論理演算回路
により実現したものである。この制御装置３２は、図８
に示すように、周知のＣＰＵ８１を中心に構成され、Ｃ
ＰＵ８１がＲＯＭ８２に記憶した処理手順に従い、入力
ポート８４を介して読み取った出力電圧Ｖdc，出力電流
Ｉdc，入力電流Ｉacに基づいて、スイッチング素子群３
０を構成するトランジスタＴＲ１〜ＴＲ６のスイッチン
グの期間Ｔを演算し、出力ポート８６から交流の位相に
同期したこの期間に相当する幅のパルス信号を出力する
処理を行なうものである。図８に示した算術論理演算回
路の場合、処理のためのデータを一時的に記憶するＲＡ
Ｍ８８や時間を計時するタイマ８９なども設けられてい
る。

【００２６】次に、この制御装置３２が実行する処理に
ついて説明する。この処理は、トランジスタＴＲ１〜Ｔ
Ｒ６の駆動信号のパルス幅を制御する処理（ＰＷＭ処
理）である。図９に示すように、まず出力電圧検出器５
１からの信号を読み取って出力電圧Ｖdcを検出し（ステ
ップＳ１００）、次に出力電流検出器５２からの信号を
読み取って出力電流Ｉdcを検出する処理を行なう（ステ
ップＳ１１０）。その後、負荷側の消費電力Ｐout を計
算する処理を行なう（ステップＳ１２０）。消費電力Ｐ
out は、出力電流Ｉdc×出力電圧Ｖdcとして演算する。

【００２７】次に消費電力に見合う入力電流Ｉac1 を演
算する処理を行なう（ステップＳ１３０）。入力電流Ｉ
ac1 は、出力側の消費電力Ｐout を三相の商用交流電源
２２の相電圧Ｖacで割ることにより検出する。即ち、各
相当たりの電流を求めるのである。その後、電圧の偏差
を演算する（ステップＳ１４０）。即ち、負荷側の目標
電圧Ｖ＊と出力電圧Ｖdcとの差分△Ｖdcを演算するので
ある。こうして求めた目標電圧からの偏差△Ｖdcに基づ
いて、次に通常のフィードバック制御（比例分Ｐと偏差
の積算分Ｉとに基づくＰＩ制御）の制御量を演算する処
理を行なう（ステップＳ１５０）。即ち、次式（１）に
よりフィードバック制御量Ｉac2 を求めるのである。 Ｉac2 ＝ｋp・△Ｖdc＋Σｋ１・△Ｖdc … （１） 式（１）で右辺第１項は比例分に相当し、第２項は積算
分に相当する。

【００２８】次にステップＳ１３０で求めた入力電流Ｉ
ac1 とこのフィードバック制御量Ｉac2 とを加算し、入
力電流の指令値Ｉac＊を演算する処理を行なう（ステッ
プＳ１６０）。その後、この指令値Ｉac＊と検出された
実際の入力電流Ｉacとの偏差△Ｉacを求め（ステップＳ
１６５）、この偏差△Ｉacを補償するようトランジスタ
ＴＲ１〜ＴＲ６のスイッチングのデューティを計算し
（ステップＳ１７０）、位相検出器４１により検出され
た位相に同期して実際のトランジスタＴＲ１〜ＴＲ６の
オン期間を制御するデューティ制御を行なう（ステップ
Ｓ１８０）。その後、リターンに抜けて本ルーチンを終
了する。

【００２９】以上説明した実施例によれば、第１実施例
と同様、コンバータ２０の出力側電圧Ｖdcを、出力電流
Ｉdcに基づく補正分を加えてフィードバック制御するの
で、出力電圧Ｖdcを精度良く制御することができる。ま
た、算術論理演算回路により実現しているので、ソフト
ウェアの変更によりフィードバックゲインや補正分の割
合などを柔軟に変更することができるという利点も得ら
れる。

【００３０】この実施例では、消費電力の計算に実際の
出力電圧Ｖdcと出力電流Ｉdcを用いたが、図１０に示す
ように、消費電力Ｐout を出力電流Ｉdcと目標電圧Ｖ＊
との乗算値として求めても差し支えない（ステップＳ１
２２）。この場合には、消費電力Ｐout を求めていると
は言え目標電圧Ｖ＊は一定なので、出力電流Ｉdcのみに
依存して補正量を求めるものと等価と考えることができ
る。従って、制御は簡単になるという利点がある。

【００３１】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、例えばインバータ以外の負荷に適用した構成、他の
フィードフォワード制御なども併せ行なう構成など、本
発明の要旨を逸脱しない範囲内において、種々なる態様
で実施し得ることは勿論である。

【００３２】

【発明の効果】以上説明したように本発明のコンバータ
は、出力電流に基づいてフィードバック制御の制御量を
補正するから、単なる出力電圧のフィードバック制御と
比べて、出力電圧を応答性良く高精度に制御することが
可能となるという効果を奏する。従って、負荷の大きな
変動などを生じても負荷側の電圧を安定に保つことがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例であるコンバータの概略構成
図である。

【図２】制御装置３２の構成例を示すブロック図であ
る。

【図３】駆動回路６１の構成例を示すブロック図であ
る。

【図４】同じく駆動回路６１の動作を説明するグラフで
ある。

【図５】実施例における出力電圧の制御例を示すグラフ
である。

【図６】従来の出力電圧の制御例を示すグラフである。

【図７】補正回路の他の構成例を示すブロック図であ
る。

【図８】第２実施例における制御装置３２の内部構成を
示すブロック図である。

【図９】同じくその処理を示すフローチャートである。

【図１０】制御装置３２における他の処理の要部を示す
フローチャートである。

【符号の説明】

２０…コンバータ ２０…制御装置 ２２…商用交流電源 ２４，２５，２６…チョークコイル ３０…スイッチング素子群 ３２…制御装置 ３５…平滑用コンデンサ ４１…位相検出器 ４３，４４…入力電流検出器 ５１…出力電圧検出器 ５２…出力電流検出器 ５５，５６…インバータ ６１，６２，６３…駆動回路 ６５…三角波発生回路 ６６…コンパレータ ６７…反転増幅器 ６８，６９…デッドタイム生成器 ７１…増幅器 ７３…補正回路 ７４…乗算器 ７５…増幅器 ７６…変調回路 ７７…増幅器 ８１…ＣＰＵ ８２…ＲＯＭ ８４…入力ポート ８６…出力ポート ８８…ＲＡＭ ８９…タイマ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 交流電源に接続され、交流各相のデュー
   ティを制御して、負荷に対する出力電圧を一定電圧とす
   るコンバータであって、 出力電圧を検出する電圧検出手段と、 該検出された出力電圧に応じて前記デューティをフィー
   ドバック制御する制御手段と、 出力電流を検出する電流検出手段と、 該検出された出力電流に基づいて、前記フィードバック
   制御を補正する補正手段とを備えたコンバータ。
2. 【請求項２】 請求項１記載のコンバータであって、 前記補正手段は、 前記電圧検出手段により検出された出力電圧と、前記電
   流検出手段によって検出された出力電流とから、負荷側
   の消費電力を演算する消費電力演算手段と、 該演算された消費電力に基づいて、前記フィードバック
   制御を補正する手段とからなるコンバータ。